[go: up one dir, main page]

JP2012199510A - 複合基体および複合基板 - Google Patents

複合基体および複合基板 Download PDF

Info

Publication number
JP2012199510A
JP2012199510A JP2011220885A JP2011220885A JP2012199510A JP 2012199510 A JP2012199510 A JP 2012199510A JP 2011220885 A JP2011220885 A JP 2011220885A JP 2011220885 A JP2011220885 A JP 2011220885A JP 2012199510 A JP2012199510 A JP 2012199510A
Authority
JP
Japan
Prior art keywords
layer
substrate
composite
composite substrate
semiconductor crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011220885A
Other languages
English (en)
Inventor
Hiroki Seki
裕紀 関
Kazunari Sato
一成 佐藤
Koji Uematsu
康二 上松
Yoshiyuki Yamamoto
喜之 山本
Hideki Matsubara
秀樹 松原
Shinsuke Fujiwara
伸介 藤原
Masashi Yoshimura
雅司 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011220885A priority Critical patent/JP2012199510A/ja
Publication of JP2012199510A publication Critical patent/JP2012199510A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P90/1916—
    • H10W10/181—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2264/00—Composition or properties of particles which form a particulate layer or are present as additives
    • B32B2264/10—Inorganic particles
    • B32B2264/102—Oxide or hydroxide
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/704—Crystalline
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Recrystallisation Techniques (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

【課題】焼結基体と半導体結晶層とが貼り合わせられた複合基板およびかかる複合基板に好適に用いられる複合基体を提供する。
【解決手段】本複合基体１は、焼結基体１０と、焼結基体１０上に配置された基体表面平坦化層１２と、を含み、基体表面平坦化層１２の表面のＲＭＳ粗さが１０ｎｍ以下である。本複合基板は、複合基体１と、複合基体１の基体表面平坦化層１２側に配置された半導体結晶層と、を含み、焼結基体１０の熱膨張係数と半導体結晶層の熱膨張係数との差が４．５×１０-6Ｋ-1以下である。
【選択図】図１

Description

本発明は、半導体デバイスに好適に用いられる複合基板およびかかる複合基板に好適に用いられる複合基体に関する。
特性の高い半導体デバイスを効率よく製造するために、半導体結晶層と、その半導体結晶層とは化学組成が異なる異組成基体とを貼り合わせた複合基板が提案されている。
たとえば、特開２００３−１６５７９８号公報（特許文献１）は、基体に単結晶サファイア基板を貼り付けてサファイア複合基板を作製し、サファイア複合基板のサファイア面上に窒化ガリウム単結晶をエピタキシャル成長させた窒化ガリウム単結晶基板の製造方法を開示する。
特開２００３−１６５７９８号公報
しかし、特開２００３−１６５７９８号公報（特許文献１）に開示された方法では、基体が焼結体で形成されている焼結基体の場合、焼結基体は、表面粗さが粗くまた空孔を有しているため、その上に平坦な接合層を形成することが困難となり、焼結基体と半導体結晶層とを貼り合わせることが困難であるという問題がある。
また、焼結基体は、表面を研削または研磨しても、内部にも空孔がありまた基体の結晶粒が剥落しやすいため、その表面粗さを細かくすることが困難であるという問題がある。
本発明は、上記問題を解決して、焼結基体と半導体結晶層とが貼り合わせられた複合基板およびかかる複合基板に好適に用いられる複合基体を提供することを目的とする。
本発明は、焼結基体と、焼結基体上に配置された基体表面平坦化層と、を含み、基体表面平坦化層の表面のＲＭＳ粗さが１．０ｎｍ以下である複合基体である。
本発明にかかる複合基体において、基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含むことができる。
また、本発明は、上記の複合基体と、複合基体の基体表面平坦化層側に配置された半導体結晶層と、を含み、焼結基体の熱膨張係数と半導体結晶層の熱膨張係数との差が４．５×１０-6Ｋ-1以下である複合基板である。
本発明にかかる複合基板において、基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含むことができる。また、半導体結晶層は、ＩＩＩ−Ｖ族化合物半導体結晶、ＩＩ−ＶＩ族化合物半導体結晶および酸化物半導体結晶からなる群から選ばれる少なくともひとつを含むことができる。
また、本発明にかかる複合基板は、基体表面平坦化層と半導体結晶層との間に配置された接合層をさらに含むことができる。さらに、半導体結晶層と接合層との間にかつ半導体結晶層に接して配置された結晶表面平坦化層をさらに含むことができる。ここで、結晶表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含むことができる。
本発明によれば、焼結基体と半導体結晶層とが貼り合わせられた複合基板およびかかる複合基板に好適に用いられる複合基体を提供することができる。
本発明にかかる複合基体の一例を示す概略断面図である。 本発明にかかる複合基板の一例を示す概略断面図である。 本発明にかかる複合基板の別の例を示す概略断面図である。 本発明にかかる複合基板のさらに別の例を示す概略断面図である。 本発明にかかる複合基板の製造方法の例を示す概略断面工程図である。 典型的な複合基板の製造方法の一例を示す概略断面図である。
［実施形態１］
｛複合基体｝
図１を参照して、本発明の一実施形態である複合基体１は、焼結基体１０と、焼結基体１０上に配置された基体表面平坦化層１２と、を含み、基体表面平坦化層１２の表面のＲＭＳ（二乗平均平方根）粗さが１０ｎｍ以下である。
本実施形態の複合基体１は、焼結基体１０上に基体表面平坦化層１２が配置され、かつ、その基体表面平坦化層１２の表面のＲＭＳ粗さが１０ｎｍ以下であるため、その基体表面平坦化層１２に半導体結晶層を貼り合わせて複合基板を得ることができる。さらに、貼り合わせの際の歩留を向上させる観点から、焼結基体１０上に配置された基体表面平坦化層１２の表面のＲＭＳ粗さは１．０ｎｍ以下が好ましい。また、本実施形態の複合基体１は、同じ理由により、その基体表面平坦化層１２上に均一で平坦な表面を有する接合層を形成することができるため、基体表面平坦化層１２に接合層を介在させて半導体結晶層を貼り合わせて複合基板を得ることができる。
（焼結基体）
本実施形態の複合基体１においては、基体の化学組成を変えることによりその熱膨張係数の調整が容易な観点から、基体として焼結体で形成されている焼結基体１０が用いられる。ここで、焼結基体１０は、特に制限はないが、耐熱性と強度を向上させる観点から、ケイ素酸化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含むことが好ましい。ここで、ケイ素酸化物としてＳｉＯ2などが好適に挙げられ、ケイ素酸窒化物としてＳｉＯＮなどが好適に挙げられ、金属酸化物としてＭｇＯ、Ａｌ2Ｏ3、ＴｉＯ2、Ｙ2Ｏ3、ＺｒＯ2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてＭｇＯ−ＳｉＯ2、Ａｌ2Ｏ3−ＳｉＯ2、ＴｉＯ2−ＳｉＯ2、ＺｒＯ2−ＳｉＯ2、Ａｌ2Ｏ3−ＺｒＯ2−ＳｉＯ2などが好適に挙げられる。金属窒化物としてＴｉＮ、ＧａＮ、ＡｌＮ、ＨｆＮなどが好適に挙げられる。金属酸窒化物としてＡｌＯＮなどの酸窒化アルミニウム、ＴａＯＮなどの酸窒化タンタルなどが好適に挙げられる。
（基体表面平坦化層）
本実施形態の複合基体１における基体表面平坦化層１２は、その上に半導体結晶層を貼り合わせることができる観点、または、その上に均一で平坦な表面を有する接合層を形成しさらにその接合層に半導体結晶層を貼り合わせることができる観点から、その表面のＲＭＳ粗さが、１０ｎｍ以下が必要であり、１．０ｎｍ以下が好ましく、０．７ｎｍ以下がより好ましく、０．５ｎｍ以下がより好ましい。ここで、表面のＲＭＳ（二乗平均平方根）粗さとは、粗さ曲面において、その平均面の方向に基準面積だけ抜き取り、この抜き取り部分の平均面から測定曲面までの偏差の２乗を平均した値の平方根をいい、ＪＩＳ Ｂ０６０１−２００１に規定するＲｑに相当する。表面のＲＭＳ粗さは、ＡＦＭ（原子間力顕微鏡）で測定することができる。
また、基体表面平坦化層１２は、特に制限はないが、その表面の平坦性が高く、また、半導体結晶層および接合層との接合性が高い観点から、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含むことが好ましい。ここで、ケイ素酸化物としてＳｉＯ2などが好適に挙げられ、ケイ素窒化物としてＳｉ3Ｎ4などが好適に挙げられ、ケイ素酸窒化物としてＳｉＯＮなどが好適に挙げられ、金属酸化物としてＭｇＯ、Ａｌ2Ｏ3、ＴｉＯ2、Ｙ2Ｏ3、ＺｒＯ2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてＭｇＯ−ＳｉＯ2、Ａｌ2Ｏ3−ＳｉＯ2、ＴｉＯ2−ＳｉＯ2、ＺｒＯ2−ＳｉＯ2、Ａｌ2Ｏ3−ＺｒＯ2−ＳｉＯ2などが好適に挙げられる。金属窒化物としてＴｉＮ、ＧａＮ、ＡｌＮ、ＨｆＮなどが好適に挙げられる。金属酸窒化物としてＡｌＯＮなどの酸窒化アルミニウム、ＴａＯＮなどの酸窒化タンタルなどが好適に挙げられる。
また、基体表面平坦化層１２の厚さは、特に制限はないが、焼結基体１０上に配置される基体表面平坦化層１２の表面のＲＭＳ粗さを、焼結基体１０の表面ＲＭＳ粗さより細かく、好ましくは１．０ｎｍ以下に細かくする観点から、０．１μｍ以上が好ましく、０．５μｍ以上がより好ましい。また、基体表面平坦化層１２の形成コストを低減する観点から、５０μｍ以下が好ましく、２０μｍ以下がより好ましい。
｛複合基体の製造方法｝
図１を参照して、本実施形態の複合基体１の製造方法は、焼結基体１０を準備する工程と、焼結基体１０上に基体表面平坦化層１２を形成する工程とを含み、さらに基体表面平坦化層１２の表面を研磨する工程を含むことができる。
（焼結基体の準備工程）
焼結基体１０を準備する工程において、ケイ素酸化物および金属酸化物からなる群から選ばれる少なくともひとつを含む原料粉末を焼結することにより、焼結基体１０が得られる。ここで、ケイ素酸化物としてＳｉＯ2などが好適に挙げられ、金属酸化物としてＭｇＯ、Ａｌ2Ｏ3、ＴｉＯ2、ＺｒＯ2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてＭｇＯ−ＳｉＯ2、Ａｌ2Ｏ3−ＳｉＯ2、ＴｉＯ2−ＳｉＯ2、ＺｒＯ2−ＳｉＯ2、Ａｌ2Ｏ3−ＺｒＯ2−ＳｉＯ2などが好適に挙げられる。焼結においては、原料粉末の化学組成を変えることにより、熱膨張係数の異なる焼結基体１０が得られる。
（基体表面平坦化層の形成工程）
基体表面平坦化層１２を形成する工程において、基体表面平坦化層１２を形成する方法は、特に制限はないが、表面のＲＭＳ粗さが細かい基体表面平坦化層を形成する観点から、ＣＶＤ（化学気相堆積）法、スパッタ法、蒸着法などの気相法、スピンコート法、溶射法などの液相法などが好ましい。特に、表面のＲＭＳ粗さが１．０ｎｍ程度またはそれ以下と極めて細かい基体表面平坦化層を形成する観点から、スピンコート法、ＣＶＤ法、蒸着法などが好ましい。
（基体表面平坦化層の表面研磨工程）
本実施形態の複合基体１の製造方法は、焼結基体１０上に配置された基体表面平坦化層１２の表面のＲＭＳ粗さを確実に１０ｎｍ以下好ましくは１．０ｎｍ以下にするために、基体表面平坦化層１２を形成する工程の後に、基体表面平坦化層１２の表面を研磨する工程を含むことが好ましい。基体表面平坦化層１２の表面を研磨する方法には、表面のＲＭＳ粗さを１０ｎｍ以下好ましくは１．０ｎｍ以下にできるものであれば特に制限はなく、機械的研磨、化学機械的研磨（ＣＭＰ）、化学研磨などの方法が好適に挙げられる。
[実施形態２]
｛複合基板｝
図２〜４を参照して、本発明にかかる別の実施形態である複合基板３Ａ，３Ｂ，３Ｃは、実施形態１の複合基体１と、複合基体１の基体表面平坦化層１２側に配置された半導体結晶層２０ａと、を含み、焼結基体１０の熱膨張係数と半導体結晶層の熱膨張係数との差が４．５×１０-6Ｋ-1以下であり、好ましくは２．０×１０-6Ｋ-1以下である。
本実施形態の複合基板３Ａ，３Ｂ，３Ｃは、複合基体１と半導体結晶層２０ａとの接合性が高く、複合基体１中の焼結基体１０の熱膨張係数と半導体結晶層２０ａの熱膨張係数との差が４．５×１０-6Ｋ-1以下と小さいため、複合基板３Ａ，３Ｂ，３Ｃの半導体結晶層２０ａ上に、結晶性の高い半導体層を、クラックを発生させることなくエピタキシャル成長させて、特性の高い半導体デバイスを形成することができる。
本実施形態の複合基板３Ａ，３Ｂ，３Ｃにおいては、複合基体１と半導体結晶層２０ａとの接合形態の違いにより、いくつかの異なる具体的形態をとる。それらの具体的形態をそれぞれ以下に説明する。
（複合基板３Ａ）
図２を参照して、複合基板３Ａは、複合基体１と、複合基体１の基体表面平坦化層１２上に配置されている半導体結晶層２０ａと、を含む。たとえば、複合基板３Ａは、複合基体１の基体表面平坦化層１２と半導体結晶層２０ａとが直接接合された形態を有する。かかる複合基板３Ａは、焼結基体１０上に配置された基体表面平坦化層１２により、焼結基体１０と半導体結晶層２０ａとの接合が可能となったものである。ここで、複合基体１を構成する焼結基体１０および基体表面平坦化層１２は、上記の実施形態１で説明したとおりであり、ここでは繰り返さない。
（複合基板３Ｂ）
図３を参照して、複合基板３Ｂは、複合基板３Ａ（図２）の基体表面平坦化層１２と半導体結晶層２０ａとの間に配置された接合層１４をさらに含む。たとえば、複合基板３Ｂは、複合基体１の基体表面平坦化層１２と半導体結晶層２０ａとが接合層１４を介在させて接合された形態を有する。かかる複合基板３Ｂは、接合層１４により、複合基体１の基体表面平坦化層１２と半導体結晶層２０ａとの接合性が向上したものである。
ここで、接合層１４は、特に制限はないが、複合基体１の基体表面平坦化層１２と半導体結晶層２０ａとの接合性を向上させる効果が高い観点から、ケイ素酸化物、金属酸化物、金属窒化物などが好ましい。また、接合層１４の厚さは、特に制限はないが、基体表面平坦化層１２と半導体結晶層２０ａとの接合性を向上させる効果が高い観点から、１０ｎｍ以上１００００ｎｍ以下が好ましく、２００ｎｍ以上２０００ｎｍ以下がより好ましい。
（複合基板３Ｃ）
図４を参照して、複合基板３Ｃは、複合基板３Ｂ（図３）の半導体結晶層２０ａと接合層１４との間にかつ半導体結晶層２０ａに接して配置された結晶表面平坦化層２２をさらに含む。たとえば、複合基板３Ｃは、複合基体１の基体表面平坦化層１２と半導体結晶層２０ａに接する結晶表面平坦化層２２とが接合層１４を介在させて接合された形態を有する。かかる複合基板３Ｃは、接合層１４および結晶表面平坦化層２２により、複合基体１の基体表面平坦化層１２と半導体結晶層２０ａとの接合性がさらに向上したものである。
ここで、結晶表面平坦化層２２は、特に制限はないが、その表面の平坦性が高く接合層との接合性が高い観点から、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含むことが好ましい。ケイ素酸化物としてＳｉＯ2などが好適に挙げられ、ケイ素窒化物としてＳｉ3Ｎ4などが好適に挙げられ、ケイ素酸窒化物としてＳｉＯＮなどが好適に挙げられ、金属酸化物としてＭｇＯ、Ａｌ2Ｏ3、ＴｉＯ2、Ｙ2Ｏ3、ＺｒＯ2などが好適に挙げられ、ケイ素酸化物および金属酸化物の複合酸化物としてＭｇＯ−ＳｉＯ2、Ａｌ2Ｏ3−ＳｉＯ2、ＴｉＯ2−ＳｉＯ2、ＺｒＯ2−ＳｉＯ2、Ａｌ2Ｏ3−ＺｒＯ2−ＳｉＯ2などが好適に挙げられる。金属窒化物としてＴｉＮ、ＧａＮ、ＡｌＮ、ＨｆＮなどが好適に挙げられる。金属酸窒化物としてＡｌＯＮなどの酸窒化アルミニウム、ＴａＯＮなどの酸窒化タンタルなどが好適に挙げられる。
また、結晶表面平坦化層２２の厚さは、特に制限はないが、半導体結晶層２０ａに接して配置される結晶表面平坦化層２２の表面のＲＭＳ粗さを１．０ｎｍ以下に細かくする観点から、０．１μｍ以上が好ましく、０．５μｍ以上がより好ましい。また、基体表面平坦化層１２の形成コストを低減する観点から、５０μｍ以下が好ましく、２０μｍ以下がより好ましい。
また、半導体結晶層２０ａは、特に制限はないが、高価な結晶の使用量を削減し省資源およびコスト低減の効果が大きい観点から、ＩＩＩ−Ｖ族化合物半導体結晶、ＩＩ−ＶＩ族化合物半導体結晶および酸化物半導体結晶からなる群から選ばれる少なくともひとつを含むことが好ましい。ここで、ＩＩＩ−Ｖ族化合物半導体結晶としては、ＧａＡｓ結晶、ＧａＮ結晶、ＡｌＮ結晶、ＡｌxＧａ1-xＮ結晶（０＜ｘ＜１）、ＩｎyＧａ1-yＮ結晶（０＜ｙ≦１）などが好適に挙げられる。ＩＩ−ＶＩ族化合物半導体結晶にはＣｄＳｅ結晶、ＺｎＳ結晶などが好適に挙げられる。酸化物半導体結晶には、ＺｎＯ結晶、ＩＴＯ（インジウムスズ酸化物）結晶、ＴｉＯ2結晶などが好適に挙げられる。
｛複合基板の製造方法｝
図５を参照して、本実施形態の複合基板３Ａ，３Ｂ，３Ｃの製造方法は、複合基体１の基体表面平坦化層１２側に半導体結晶層２０ａを貼り合わせることにより行われる。かかる製造方法によれば、結晶性の高い半導体結晶層２０ａを有する複合基板３Ａ，３Ｂ，３Ｃが効率よく得られる。ここで、複合基板３Ａ、複合基板３Ｂおよび複合基板３Ｃは、複合基体１と半導体結晶層２０ａとの接合形態がそれぞれ互いに異なっており、それぞれ異なる以下の工程により製造される。
（複合基板３Ａの製造方法）
図５を参照して、複合基板３Ａの製造方法は、複合基体１を準備する工程（図５（Ａ１））、表面から所定の深さにイオン注入領域２０ｉが形成された半導体結晶体２０を準備する工程（図５（Ｂ１））、複合基体１の基体表面平坦化層１２の表面と上記の半導体結晶体２０のイオン注入領域２０ｉ側の表面とを貼り合わせる工程（図５（Ｃ１））、および半導体結晶体２０をイオン注入領域２０ｉで分離する工程（図５（Ｄ１））と、を含む。
図５（Ａ１）を参照して、複合基体１を準備する工程は、実施形態１の複合基体１の製造方法と同様であり、ここでは繰り返さない。
図５（Ｂ１）を参照して、イオン注入領域２０ｉが形成された半導体結晶体２０を準備する工程は、半導体結晶体２０の表面から所定の深さの領域にイオンＩを注入することにより行われる。注入されるイオンＩは、特に制限はないが、半導体結晶体２０のイオン注入による結晶性の低下を低減する観点から、質量数の小さいイオン、たとえば水素イオン、ヘリウムイオンなどが好ましい。半導体結晶体２０のイオン注入領域２０ｉは、イオン注入により、他の領域に比べて脆化する。
図５（Ｃ１）を参照して、複合基体１の基体表面平坦化層１２の表面と上記の半導体結晶体２０のイオン注入領域２０ｉ側の表面とを貼り合わせる工程における貼り合わせ方法は、特に制限はなく、互いに貼り合わせる表面を洗浄して直接貼り合わせその後３０℃〜１０００℃に昇温して接合する直接接合法、互いに貼り合わせる表面をプラズマやイオンなどで活性化させて接合する表面活性化法、などが好適に用いられる。こうして、複合基体１の基体表面平坦化層１２に直接半導体結晶体２０を接合させた基体結晶接合体２Ａが得られる。
図５（Ｄ１）を参照して、半導体結晶体２０をイオン注入領域２０ｉで分離する工程における分離方法は、特に制限はなく、貼り合わされた基体結晶接合体２Ａに熱および／または応力を加える方法が好適に用いられる。かかる方法によれば、半導体結晶体２０を、その脆化されたイオン注入領域２０ｉで、複合基体１の基体表面平坦化層１２に接合した半導体結晶層２０ａと残りの半導体結晶体２０ｂとに分離して、複合基体１と複合基体１の基体表面平坦化層１２に接合した半導体結晶層２０ａとを含む複合基板３Ａが効率よく得られる。
（複合基板３Ｂの製造方法）
図５を参照して、複合基板３Ｂの製造方法は、基体表面平坦化層１２に接合層１４ａが形成された複合基体１を準備する工程（図５（Ａ２））、表面に接合層１４ｂが形成され半導体結晶体２０と接合層１４との界面から所定の深さにイオン注入領域２０ｉが形成された半導体結晶体２０を準備する工程（図５（Ｂ２））、複合基体１の基体表面平坦化層１２に形成された接合層１４ａの表面と上記の半導体結晶体２０に形成された接合層１４ｂの表面とを貼り合わせる工程（図５（Ｃ２））、および半導体結晶体２０をイオン注入領域２０ｉで分離する工程（図５（Ｄ２））と、を含む。なお、半導体結晶体２０に形成する接合層１４ｂは省略することもできる。
図５（Ａ２）を参照して、上記の複合基体１を準備する工程において、複合基体１の基体表面平坦化層１２上に接合層１４ａを形成する方法には、特に制限はなく、スパッタ法、ＣＶＤ法、蒸着法などが好適に用いられる。
図５（Ｂ２）を参照して、上記の半導体結晶体２０を準備する工程において、半導体結晶体２０の表面に接合層１４ｂを形成する方法には、特に制限はなく、スパッタ法、ＣＶＤ法、蒸着法などが好適に用いられる。また、半導体結晶体２０と接合層１４との界面から所定の深さにイオン注入領域２０ｉが形成する方法は、上記界面から半導体結晶体２０の所定の深さの領域にイオンＩを注入することにより行われる。注入されるイオンＩは、質量数の小さいイオン、たとえば水素イオン、ヘリウムイオンなどが好ましい。半導体結晶体２０のイオン注入領域２０ｉは、イオン注入により、他の領域に比べて脆化する。
図５（Ｃ２）を参照して、複合基体１の基体表面平坦化層１２に形成された接合層１４ａの表面と上記の半導体結晶体２０に形成された接合層１４ｂの表面とを貼り合わせる工程における貼り合わせ方法は、上記と同様に、直接接合法、表面活性化法などが好適に用いられる。かかる貼り合わせにおいては、接合性を高める観点から、接合層１４ａと接合層１４ｂとは同じまたは近似する化学組成を有することが好ましい。同じ化学組成を有する接合層１４ａと接合層１４ｂとを接合すると一体化して接合層１４が形成される。こうして、複合基体１の基体表面平坦化層１２に接合層１４を介在させて半導体結晶体２０を接合させた基体結晶接合体２Ｂが得られる。
図５（Ｄ２）を参照して、半導体結晶体２０をイオン注入領域２０ｉで分離する工程における分離方法は、複合基板３Ａの製造方法の場合と同様であるので、ここでは繰り返さない。こうして、複合基体１と複合基体１の基体表面平坦化層１２に接合した接合層１４と、接合層１４に接合した半導体結晶層２０ａとを含む複合基板３Ｂが効率よく得られる。
（複合基板３Ｃの製造方法）
図５を参照して、複合基板３Ｃの製造方法は、基体表面平坦化層１２に接合層１４ａが形成された複合基体１を準備する工程（図５（Ａ２））、表面に結晶表面平坦化層２２および接合層１４ｂがこの順に形成され半導体結晶体２０と結晶表面平坦化層２２との界面から所定の深さにイオン注入領域２０ｉが形成された半導体結晶体２０を準備する工程（図５（Ｂ３））、複合基体１の基体表面平坦化層１２に形成された接合層１４ａの表面と上記の半導体結晶体２０に形成された結晶表面平坦化層２２に形成された接合層１４ｂの表面とを貼り合わせる工程（図５（Ｃ３））、および半導体結晶体２０をイオン注入領域２０ｉで分離する工程（図５（Ｄ３））と、を含む。なお、半導体結晶体２０に形成する接合層１４ｂは省略することもできる。
図５（Ａ２）を参照して、上記の複合基体１を準備する工程は、複合基板３Ｂの製造方法の場合と同様であるので、ここでは繰り返さない。
図５（Ｂ３）を参照して、上記の半導体結晶体２０を準備する工程において、半導体結晶体２０の表面に結晶表面平坦化層２２を形成する方法には、特に制限はなく、特に制限はないが、表面のＲＭＳ粗さが細かい基体表面平坦化層を形成する観点から、ＣＶＤ法、スパッタ法、蒸着法などの気相法、スピンコート法、溶射法などの液相法などが好ましい。特に、表面のＲＭＳ粗さが１．０ｎｍ程度またはそれ以下と極めて細かい基体表面平坦化層を形成する観点から、スピンコート法、ＣＶＤ法、蒸着法などが好ましい。また、結晶表面平坦化層２２の表面に接合層１４ｂを形成する方法には、特に制限はなく、スパッタ法、ＣＶＤ法、蒸着法などが好適に用いられる。また、半導体結晶体２０と結晶表面平坦化層２２との界面から所定の深さにイオン注入領域２０ｉが形成する方法は、上記界面から半導体結晶体２０の所定の深さの領域にイオンＩを注入することにより行われる。注入されるイオンＩは、質量数の小さいイオン、たとえば水素イオン、ヘリウムイオンなどが好ましい。半導体結晶体２０のイオン注入領域２０ｉは、イオン注入により、他の領域に比べて脆化する。
図５（Ｃ３）を参照して、複合基体１の基体表面平坦化層１２に形成された接合層１４ａの表面と上記の半導体結晶体２０に形成された結晶表面平坦化層２２に形成された接合層１４ｂの表面とを貼り合わせる工程における貼り合わせ方法は、上記と同様に、直接接合法、表面活性化法などが好適に用いられる。かかる貼り合わせにおいては、接合性を高める観点から、接合層１４ａと接合層１４ｂとは同じまたは近似する化学組成を有することが好ましい。同じ化学組成を有する接合層１４ａと接合層１４ｂとを接合すると一体化して接合層１４が形成される。こうして、複合基体１の基体表面平坦化層１２に接合層１４を介在させて結晶表面平坦化層２２が形成された半導体結晶体２０を接合させた基体結晶接合体２Ｃが得られる。
図５（Ｄ３）を参照して、半導体結晶体２０をイオン注入領域２０ｉで分離する工程における分離方法は、複合基板３Ａ，３Ｂの製造方法の場合と同様であるので、ここでは繰り返さない。こうして、複合基体１と複合基体１の基体表面平坦化層１２に接合した接合層１４と、接合層１４に接合した結晶表面平坦化層２２と、結晶表面平坦化層２２に接合した半導体結晶層２０ａとを含む複合基板３Ｃが効率よく得られる。
［実施例Ａ］
以下のようにして２３種類の複合基体（例Ａ１〜Ａ１１およびＡ２１〜Ａ３２）と２種類の基体（例ＡＲ１およびＡＲ２）を作製した。
（例Ａ１）
図１を参照して、焼結基体１０として、直径が２インチ（５０．８ｍｍ）で厚さが５００μｍの高密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（相対密度９８質量％）を準備した。この高密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体の表面を、機械研磨（ダイヤモンド砥粒）することにより、表面のＲＭＳ粗さを８．３ｎｍとした。ここで、表面のＲＭＳ粗さは、ＡＦＭを用いて測定した。
次に、ＣＶＤ法により、高密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（焼結基体１０）上に、基体表面平坦化層１２として厚さ１．５μｍのＳｉＯ2層を形成することにより、高密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（焼結基体１０）上に配置された厚さ１．５μｍのＳｉＯ2層（基体表面平坦化層１２）を含む複合基体１を得た。ＳｉＯ2層の原料としては、ＴＥＯＳ（テトラエトキシシラン）を用いた。得られた複合基体１のＳｉＯ2層（基体表面平坦化層１２）の表面を、機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを０．３ｎｍと細かくできた。結果を表１にまとめた。
（例Ａ２）
基体表面平坦化層１２として、スピンコート法により、厚さ１．５μｍのＳｉＯ2層を形成したこと以外は、例Ａ１と同様にして複合基体１を得た。具体的には、ＳｉＯ2層の原料としてのＳｉアルコキシド（メチルシロキサンポリマー）をスピンコートにより高密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（焼結基体１０）上に塗布し、４００℃で熱処理することにより、ＳｉＯ2層を形成した。得られた複合基体１のＳｉＯ2層（基体表面平坦化層１２）の表面を、機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを０．６ｎｍと細かくできた。結果を表１にまとめた。
（例Ａ３）
基体表面平坦化層１２として、ＣＶＤ法により、厚さ１．５μｍのＡｌ2Ｏ3層を形成したこと以外は、例Ａ１と同様にして複合基体１を得た。Ａｌ2Ｏ3層の原料としては、ＴＭＡ（トリメチルアルミニウム）を用いた。得られた複合基体１のＡｌ2Ｏ3層（基体表面平坦化層１２）の表面を、機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを０．６ｎｍと細かくできた。結果を表１にまとめた。
（例Ａ４）
基体表面平坦化層１２として、スピンコート法により、厚さ１．５μｍのＡｌ2Ｏ3層を形成したこと以外は、例Ａ１と同様にして複合基体１を得た。具体的には、Ａｌ2Ｏ3層の原料としてのＡｌアルコキシド(Ａｌ(ＯＣ3Ｈ7)3)をスピンコートにより高密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（焼結基体１０）上に塗布し、４００℃で熱処理することにより、Ａｌ2Ｏ3層を形成した。得られた複合基体１のＡｌ2Ｏ3層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを０．６ｎｍと細かくできた。結果を表１にまとめた。
（例Ａ５）
基体表面平坦化層１２として、スパッタ法により、厚さ１．５μｍのＴｉＯ2層を形成したこと以外は、例Ａ１と同様にして複合基体１を得た。得られた複合基体１のＴｉＯ2層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを０．５ｍと細かくできた。結果を表１にまとめた。
（例Ａ６）
基体表面平坦化層１２として、スピンコート法により、厚さ１．５μｍのＴｉＯ2層を形成したこと以外は、例Ａ１と同様にして複合基体１を得た。具体的には、ＴｉＯ2層の原料としてのＴｉアルコキシド（Ｔｉ（ＯＣ3Ｈ7）4）をスピンコートにより高密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（焼結基体１０）上に塗布し、４００℃で熱処理することにより、ＴｉＯ2層を形成した。得られた複合基体１のＴｉＯ2層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さは０．５ｎｍを細かくできた。結果を表１にまとめた。
（例Ａ７）
焼結基体１０として直径が２インチ（５０．８ｍｍ）で厚さが５００μｍの低密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（相対密度９５質量％）を準備した。この低密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体の表面を機械研磨（ダイヤモンド砥粒）することにより、表面のＲＭＳ粗さを２０ｎｍとした。
次に、ＣＶＤ法により、低密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（焼結基体１０）上に、基体表面平坦化層１２として厚さ２０μｍのＳｉＯ2層を形成することにより、低密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（焼結基体１０）上に配置された厚さ２０μｍのＳｉＯ2層（基体表面平坦化層１２）を含む複合基体１を得た。ＳｉＯ2層の原料としては、ＴＥＯＳを用いた。得られた複合基体１のＳｉＯ2層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを０．４ｎｍと細かくできた。結果を表１にまとめた。
（例Ａ８）
基体表面平坦化層１２として、スピンコート法により、厚さ３μｍのＭｇＯ−ＳｉＯ2層を形成したこと以外は、例Ａ１と同様にして複合基体１を得た。具体的には、ＭｇＯ−ＳｉＯ2層の原料としてのＳｉアルコキシド（Ｓｉ（ＯＣ2Ｈ5）4）およびＭｇアルコキシド（Ｍｇ（ＯＣ2Ｈ5）2）をスピンコートにより高密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（焼結基体１０）上に塗布し、４００℃で熱処理することにより、ＭｇＯ−ＳｉＯ2層を形成した。得られた複合基体１のＭｇＯ−ＳｉＯ2層（基体表面平坦化層１２）の表面を、機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを０．６ｎｍと細かくできた。結果を表１にまとめた。
（例Ａ９）
焼結基体１０として直径が２インチ（５０．８ｍｍ）で厚さが５００μｍの高密度ＭｇＯ−ＳｉＯ2焼結基体（相対密度９８質量％）を準備した。この高密度ＭｇＯ−ＳｉＯ2焼結基体の表面を機械研磨（ダイヤモンド砥粒）することにより、表面のＲＭＳ粗さを９．４ｎｍとした。
次に、ＣＶＤ法により、高密度ＭｇＯ−ＳｉＯ2焼結基体（焼結基体１０）上に、基体表面平坦化層１２として厚さ１．５μｍのＳｉＯ2層を形成することにより、高密度ＭｇＯ−ＳｉＯ2焼結基体（焼結基体１０）上に配置された厚さ１．５μｍのＳｉＯ2層（基体表面平坦化層１２）を含む複合基体１を得た。ＳｉＯ2層の原料としては、ＴＥＯＳを用いた。得られた複合基体１のＳｉＯ2層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを０．６ｎｍと細かくできた。結果を表１にまとめた。
（例Ａ１０）
基体表面平坦化層１２として、プラズマ・パウダー・スプレー法による溶射（プラズマ溶射）により、厚さ３μｍのＡｌ2Ｏ3−ＳｉＯ2層を形成したこと以外は、例Ａ９と同様にして複合基体１を得た。得られた複合基体１のＡｌ2Ｏ3−ＳｉＯ2層（基体表面平坦化層１２）の表面を、機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを０．６ｎｍと細かくできた。結果を表１にまとめた。
（例Ａ１１）
基体表面平坦化層１２として、ＣＶＤ法により、厚さ１．５μｍのＳｉ3Ｎ4層を形成したこと以外は、例Ａ１と同様にして複合基体１を得た。得られた複合基体１のＳｉ3Ｎ4層（基体表面平坦化層１２）の表面を、機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを０．５ｎｍと細かくできた。結果を表１にまとめた。
（例ＡＲ１）
焼結基体１０として、直径が２インチ（５０．８ｍｍ）で厚さが５００μｍの高密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（相対密度９８質量％）を準備した。この高密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体の表面を、機械研磨（ダイヤモンド砥粒）することにより、表面のＲＭＳ粗さを８．３ｎｍとした。結果を表１にまとめた。なお、例ＡＲ１のＣＭＰ研磨後の表面ＲＭＳ粗さの欄の括弧内の数値は、後述するように、高密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（焼結基体１０）上に直接厚さ１００ｎｍのＳｉＯ2層（接合層１４ａ）を形成し、その表面をＣＭＰ研磨した後の表面ＲＭＳ粗さの値である。
Figure 2012199510
表１を参照して、焼結基体上に基体表面平坦化層を形成することにより、基体表面平坦化層の表面のＲＭＳ粗さが１．０ｎｍ以下である複合基体が得られた。これに対して、焼結基体上に直接接合層を形成して、その接合層の表面を研磨しても、表面のＲＭＳ粗さを１．０ｎｍ以下に細かくすることはできなかった。
（例Ａ２１）
図１を参照して、焼結基体１０として、直径が２インチ（５０．８ｍｍ）で厚さが５００μｍの低密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（相対密度９５質量％）を準備した。この低密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体の表面を機械研磨（ダイヤモンド砥粒）することにより、表面のＲＭＳ粗さを２０ｎｍとした。
次に、スパッタ法により、低密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（焼結基体１０）上に、基体表面平坦化層１２として厚さ１．５μｍのＳｉＯ2層を形成することにより、低密度Ａｌ2Ｏ3−ＳｉＯ2焼結基体（焼結基体１０）上に配置された厚さ１．５μｍのＳｉＯ2層（基体表面平坦化層１２）を含む複合基体１を得た。得られた複合基体１のＳｉＯ2層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを８．５ｎｍとした。結果を表２にまとめた。
（例Ａ２２）
基体表面平坦化層１２として、スパッタ法により、厚さ１．５μｍのＡｌ2Ｏ3層を形成したこと以外は、例Ａ２１と同様にして複合基体１を得た。得られた複合基体１のＡｌ2Ｏ3層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを９．０ｎｍとした。結果を表２にまとめた。
（例Ａ２３）
基体表面平坦化層１２として、スパッタ法により、厚さ１．５μｍのＴｉＯ2層を形成したこと以外は、例Ａ２１と同様にして複合基体１を得た。得られた複合基体１のＴｉＯ2層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを８．７ｎｍとした。結果を表２にまとめた。
（例Ａ２４）
基体表面平坦化層１２として、スパッタ法により、厚さ１．５μｍのＺｒＯ2層を形成したこと以外は、例Ａ２１と同様にして複合基体１を得た。得られた複合基体１のＺｒＯ2層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを９．１ｎｍとした。結果を表２にまとめた。
（例Ａ２５）
基体表面平坦化層１２として、スパッタ法により、厚さ１．５μｍのＹ2Ｏ3層を形成したこと以外は、例Ａ２１と同様にして複合基体１を得た。得られた複合基体１のＹ2Ｏ3層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを８．９ｎｍとした。結果を表２にまとめた。
（例Ａ２６）
図１を参照して、焼結基体１０として、直径が２インチ（５０．８ｍｍ）で厚さが５００μｍの高密度ＺｒＯ2−ＳｉＯ2焼結基体（相対密度９９．９質量％）を準備した。この高密度ＺｒＯ2−ＳｉＯ2焼結基体の表面を機械研磨（ダイヤモンド砥粒）することにより、表面のＲＭＳ粗さを１５ｎｍとした。
次に、スパッタ法により、高密度ＺｒＯ2−ＳｉＯ2焼結基体（焼結基体１０）上に、基体表面平坦化層１２として厚さ１．５μｍのＳｉＯ2層を形成することにより、高密度ＺｒＯ2−ＳｉＯ2焼結基体（焼結基体１０）上に配置された厚さ１．５μｍのＳｉＯ2層（基体表面平坦化層１２）を含む複合基体１を得た。得られた複合基体１のＳｉＯ2層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを８．５ｎｍとした。結果を表２にまとめた。
（例Ａ２７）
基体表面平坦化層１２として、スパッタ法により、厚さ１．５μｍのＡｌ2Ｏ3層を形成したこと以外は、例Ａ２６と同様にして複合基体１を得た。得られた複合基体１のＡｌ2Ｏ3層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを９．０ｎｍとした。結果を表２にまとめた。
（例Ａ２８）
基体表面平坦化層１２として、スパッタ法により、厚さ１．５μｍのＴｉＯ2層を形成したこと以外は、例Ａ２６と同様にして複合基体１を得た。得られた複合基体１のＴｉＯ2層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを８．７ｎｍとした。結果を表２にまとめた。
（例Ａ２９）
基体表面平坦化層１２として、スパッタ法により、厚さ１．５μｍのＺｒＯ2層を形成したこと以外は、例Ａ２６と同様にして複合基体１を得た。得られた複合基体１のＺｒＯ2層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを９．１ｎｍとした。結果を表２にまとめた。
（例Ａ３０）
基体表面平坦化層１２として、スパッタ法により、厚さ１．５μｍのＹ2Ｏ3層を形成したこと以外は、例Ａ２６と同様にして複合基体１を得た。得られた複合基体１のＹ2Ｏ3層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを８．９ｎｍとした。結果を表２にまとめた。
（例Ａ３１）
図１を参照して、焼結基体１０として、直径が２インチ（５０．８ｍｍ）で厚さが５００μｍの高密度Ａｌ2Ｏ3−ＺｒＯ2−ＳｉＯ2焼結基体（相対密度９９．９質量％）を準備した。この高密度Ａｌ2Ｏ3−ＺｒＯ2−ＳｉＯ2焼結基体の表面を機械研磨（ダイヤモンド砥粒）することにより、表面のＲＭＳ粗さを１０ｎｍとした。
次に、スパッタ法により、高密度Ａｌ2Ｏ3−ＺｒＯ2−ＳｉＯ2焼結基体（焼結基体１０）上に、基体表面平坦化層１２として厚さ１．５μｍのＳｉＯ2層を形成することにより、高密度Ａｌ2Ｏ3−ＺｒＯ2−ＳｉＯ2焼結基体（焼結基体１０）上に配置された厚さ１．５μｍのＳｉＯ2層（基体表面平坦化層１２）を含む複合基体１を得た。得られた複合基体１のＳｉＯ2層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを８．５ｎｍとした。結果を表２にまとめた。
（例Ａ３２）
基体表面平坦化層１２として、溶射法により、厚さ１００μｍのＴｉＯ2層を形成したこと以外は、例Ａ２６と同様にして複合基体１を得た。得られた複合基体１のＴｉＯ2層（基体表面平坦化層１２）の表面を機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを９．８ｎｍとした。結果を表２にまとめた。
（例ＡＲ２）
焼結基体１０として、直径が２インチ（５０．８ｍｍ）で厚さが５００μｍの高密度ＺｒＯ2−ＳｉＯ2焼結基体（相対密度９９．９質量％）を準備した。この高密度ＺｒＯ2−ＳｉＯ2焼結基体の表面を、機械研磨（ダイヤモンド砥粒）することにより、表面のＲＭＳ粗さを１５ｎｍとした。結果を表２にまとめた。なお、例ＡＲ２のＣＭＰ研磨後の表面ＲＭＳ粗さの欄の括弧内の数値は、後述するように、高密度ＺｒＯ2−ＳｉＯ2焼結基体（焼結基体１０）上に直接厚さ１００ｎｍのＳｉＯ2層（接合層１４ａ）を形成し、その表面をＣＭＰ研磨した後の表面ＲＭＳ粗さの値である。
Figure 2012199510
表２を参照して、焼結基体上に基体表面平坦化層を形成することにより、基体表面平坦化の表面のＲＭＳ粗さが、基体の表面のＲＭＳ粗さよりも小さく、かつ、１０ｎｍ以下である複合基体が得られた。
[実施例Ｂ]
（例Ｂ１）
図５（Ａ１）および（Ａ２）を参照して、上記の例Ａ２において作製した複合基体１のＳｉＯ2層（基体表面平坦化層１２）上に、ＣＶＤ法により、厚さ１００ｎｍのＳｉＯ2層（接合層１４ａ）を形成した。
また、図５（Ｂ２）を参照して、半導体結晶体２０として直径が２インチ（５０．８ｍｍ）で厚さが５００μｍのＧａＮ結晶体の表面上に、ＣＶＤ法により、厚さ１００ｎｍのＳｉＯ2層（接合層１４ｂ）を形成し、さらに、ＧａＮ結晶体（半導体結晶体２０）とＳｉＯ2層（接合層１４ｂ）との界面から約１５０ｎｍの深さのＧａＮ結晶体（半導体結晶体２０）中に、水素イオンを注入した。
次に、図５（Ｃ２）を参照して、上記のＳｉＯ2層（接合層１４ａ）およびＳｉＯ2層（接合層１４ｂ）の表面をＣＭＰ（化学機械的研磨）によりＲＭＳ粗さを０．５ｎｍとし、酸素プラズマ処理により清浄化した後、両者を重ね合わせて、室温（２５℃）中で７ＭＰａの荷重で加圧することにより貼り合わせて、基体結晶接合体２Ｂを得た。得られた基体結晶接合体２Ｂを室温（２５℃）から３００℃まで３時間かけてゆっくりと昇温することにより、接合強度を高めた。かかる接合により２つのＳｉＯ2層（接合層１４ａ，１４ｂ）が一体化して厚さ２００ｎｍのＳｉＯ2層（接合層１４）が形成された。
次に、図５（Ｄ２）を参照して、基体結晶接合体２Ｂを５００℃に加熱して、応力をかけることにより、ＧａＮ結晶体（半導体結晶体２０）をそのイオン注入領域２０ｉにおいてＧａＮ結晶層（半導体結晶層２０ａ）と残りのＧａＮ結晶体（残りの半導体結晶体２０ｂ）とに分離させて、複合基体１の厚さ１．５μｍのＳｉＯ2層（基体表面平坦化層１２）上に厚さ２００ｎｍのＳｉＯ2層（接合層１４）を介在させて厚さ１５０ｎｍのＧａＮ結晶層（半導体結晶層２０ａ）が接合された複合基板３Ｂが得られた。
（例ＢＲ１）
図６（Ａ）を参照して、上記の例ＡＲ１で得られた焼結基体１０上に、ＣＶＤ法により、厚さ１００ｎｍのＳｉＯ2層（接合層１４ａ）を形成した。ＳｉＯ2層（接合層１４ａ）の表面を、機械研磨およびＣＭＰ（化学機械的研磨）することにより、表面のＲＭＳ粗さを７．９ｎｍとした。なお、さらにＣＭＰしても、表面のＲＭＳ粗さをさらに細かくすることはできなかった。
また、図６（Ｂ）を参照して、半導体結晶体２０として直径が２インチ（５０．８ｍｍ）で厚さが５００μｍのＧａＮ結晶体の表面上に、ＣＶＤ法により、厚さ１００ｎｍのＳｉＯ2層（接合層１４ｂ）を形成し、さらに、ＧａＮ結晶体（半導体結晶体２０）とＳｉＯ2層（接合層１４ｂ）との界面から約１５０ｎｍの深さのＧａＮ結晶体（半導体結晶体２０）中に、水素イオンを注入した。
次に、図６（Ｃ）を参照して、上記のＳｉＯ2層（接合層１４ｂ）およびＳｉＯ2層（接合層１４ｂ）の表面を酸素プラズマ処理により清浄化した後、両者を重ね合わせて、室温（２５℃）中で７ＭＰａの荷重で加圧したが、貼り合わせることができなかった。
（例Ｂ２）
上記の例Ａ２６において作製した高密度ＺｒＯ2−ＳｉＯ2焼結基体（焼結基体）上に厚さ１．５μｍのＳｉＯ2層（基体表面平坦化層）が配置された複合基体を用いたこと以外は、例Ｂ１と同様にして、複合基体の厚さ１．５μｍのＳｉＯ2層（基体表面平坦化層）上に厚さ２００ｎｍのＳｉＯ2層（接合層）を介在させて厚さ１５０ｎｍのＧａＮ結晶層（半導体結晶層）が接合された複合基板が得られた。
（例ＢＲ２）
上記の例ＡＲ２で得られた高密度ＺｒＯ2−ＳｉＯ2焼結基体（焼結基体）を用いたこと以外は、例ＢＲ１と同様の工程を行なったが、上記焼結基体上に形成されたＳｉＯ2層（接合層）と水素イオン注入されたＧａＮ結晶体（半導体結晶体）上に形成されたＳｉＯ2層（接合層）とを貼り合わせることができなかった。
例Ｂ１に示すように、焼結基体上に表面のＲＭＳ粗さが１．０ｎｍ以下の基体表面平坦化層が形成された複合基体を用いることにより、その基体表面平坦化層側に半導体結晶層が貼り合わされた複合基板を作製することができた。また、例Ｂ２に示すように、焼結基体上に表面のＲＭＳ粗さが１０ｎｍ以下の基体表面平坦化層が形成された複合基体を用いることにより、その基体表面平坦化層側に半導体結晶層が貼り合わされた複合基板を作製することができた。これに対して、例ＢＲ１および例ＢＲ２に示すように、焼結基体上に直接接合層を形成しても、焼結基体と半導体結晶層とが貼り合わされた複合基板を作製することができなかった。
今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
１ 複合基体、２Ａ，２Ｂ，２Ｃ 基体結晶接合体、３Ａ，３Ｂ，３Ｃ 複合基板、１０ 焼結基体、１２ 基体表面平坦化層、１４，１４ａ，１４ｂ 接合層、２０，２０ｂ 半導体結晶体、２０ａ 半導体結晶層、２０ｉ イオン注入領域、２２ 結晶表面平坦化層。

Claims (8)

  1. 焼結基体と、前記焼結基体上に配置された基体表面平坦化層と、を含み、
    前記基体表面平坦化層の表面のＲＭＳ粗さが１０ｎｍ以下である複合基体。
  2. 前記基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含む請求項１に記載の複合基体。
  3. 請求項１に記載の複合基体と、前記複合基体の前記基体表面平坦化層側に配置された半導体結晶層と、を含み、
    前記焼結基体の熱膨張係数と前記半導体結晶層の熱膨張係数との差が４．５×１０-6Ｋ-1以下である複合基板。
  4. 前記基体表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含む請求項３に記載の複合基板。
  5. 前記半導体結晶層は、ＩＩＩ−Ｖ族化合物半導体結晶、ＩＩ−ＶＩ族化合物半導体結晶および酸化物半導体結晶からなる群から選ばれる少なくともひとつを含む請求項３または請求項４に記載の複合基板。
  6. 前記基体表面平坦化層と前記半導体結晶層との間に配置された接合層をさらに含む請求項３から請求項５のいずれかに記載の複合基板。
  7. 前記半導体結晶層と前記接合層との間にかつ前記半導体結晶層に接して配置された結晶表面平坦化層をさらに含む請求項６に記載の複合基板。
  8. 前記結晶表面平坦化層は、ケイ素酸化物、ケイ素窒化物、ケイ素酸窒化物、金属酸化物、金属窒化物および金属酸窒化物からなる群から選ばれる少なくともひとつを含む請求項７に記載の複合基板。
JP2011220885A 2011-03-07 2011-10-05 複合基体および複合基板 Pending JP2012199510A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011220885A JP2012199510A (ja) 2011-03-07 2011-10-05 複合基体および複合基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011049246 2011-03-07
JP2011049246 2011-03-07
JP2011220885A JP2012199510A (ja) 2011-03-07 2011-10-05 複合基体および複合基板

Publications (1)

Publication Number Publication Date
JP2012199510A true JP2012199510A (ja) 2012-10-18

Family

ID=46794714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011220885A Pending JP2012199510A (ja) 2011-03-07 2011-10-05 複合基体および複合基板

Country Status (2)

Country Link
US (1) US9184228B2 (ja)
JP (1) JP2012199510A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015233130A (ja) * 2014-05-16 2015-12-24 株式会社半導体エネルギー研究所 半導体基板および半導体装置の作製方法
KR20180033153A (ko) * 2010-11-15 2018-04-02 엔지케이 인슐레이터 엘티디 복합 기판 및 복합 기판의 제조 방법
JP2021518663A (ja) * 2018-03-29 2021-08-02 ソイテックＳｏｉｔｅｃ 層を転写するための方法
WO2021157738A1 (ja) * 2020-02-07 2021-08-12 スタンレー電気株式会社 光学装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9227295B2 (en) * 2011-05-27 2016-01-05 Corning Incorporated Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer
CN104040685B (zh) * 2011-12-22 2016-11-02 信越化学工业株式会社 复合基板
JP5651278B1 (ja) * 2013-03-27 2015-01-07 日本碍子株式会社 半導体用複合基板のハンドル基板
CN118388263B (zh) * 2024-06-28 2024-10-18 四川富乐华半导体科技有限公司 一种用于减少dcb烧结治具中盖板粘连的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
US5357399A (en) 1992-09-25 1994-10-18 Avx Corporation Mass production method for the manufacture of surface mount solid state capacitor and resulting capacitor
EP0836238B1 (en) * 1995-06-28 2005-11-16 Ube Industries, Ltd. Nonaqueous secondary battery
JP3788104B2 (ja) 1998-05-28 2006-06-21 住友電気工業株式会社 窒化ガリウム単結晶基板及びその製造方法
JP3788041B2 (ja) 1998-06-30 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
TW417315B (en) 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
DE10051465A1 (de) 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP2002293697A (ja) 2001-03-29 2002-10-09 Sumitomo Electric Ind Ltd ＧａＮエピタキシャル層の成長方法
JP2003165798A (ja) 2001-11-28 2003-06-10 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法、窒化ガリウム単結晶のエピタキシャル成長自立基板、及びその上に形成したデバイス素子
EP1712662A4 (en) * 2003-06-30 2009-12-02 Kenichiro Miyahara SUBSTRATE FOR THE MANUFACTURE OF THIN FILMS, SUBSTRATE FOR THIN FILMS AND LIGHT EMITTING ELEMENT
FR2864970B1 (fr) 2004-01-09 2006-03-03 Soitec Silicon On Insulator Substrat a support a coefficient de dilatation thermique determine
JP2007246289A (ja) 2004-03-11 2007-09-27 Nec Corp 窒化ガリウム系半導体基板の作製方法
JP4815569B2 (ja) 2005-03-18 2011-11-16 農工大ティー・エル・オー株式会社 Ｓｉ基板結晶上における窒化ガリウム結晶成長方法
US8101498B2 (en) 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP4645622B2 (ja) 2007-06-01 2011-03-09 住友電気工業株式会社 ＧａＮ結晶の成長方法
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US8236668B2 (en) 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2011514848A (ja) 2008-03-10 2011-05-12 モルガン アドバンスド セラミックス， インコーポレイテッド 非平面のｃｖｄダイヤモンド被覆ｃｍｐパッドコンディショナーおよびその製造方法
CN101246899B (zh) 2008-03-20 2012-02-08 中国电子科技集团公司第十三研究所 碳化硅二次外延结构
JP5407385B2 (ja) 2009-02-06 2014-02-05 住友電気工業株式会社 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
JP5938871B2 (ja) 2010-11-15 2016-06-22 住友電気工業株式会社 ＧａＮ系膜の製造方法
US8709921B2 (en) 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
US8697564B2 (en) 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
US8497185B2 (en) * 2011-03-07 2013-07-30 Sumitomo Electric Industries, Ltd. Method of manufacturing semiconductor wafer, and composite base and composite substrate for use in that method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180033153A (ko) * 2010-11-15 2018-04-02 엔지케이 인슐레이터 엘티디 복합 기판 및 복합 기판의 제조 방법
JP2015233130A (ja) * 2014-05-16 2015-12-24 株式会社半導体エネルギー研究所 半導体基板および半導体装置の作製方法
JP2021518663A (ja) * 2018-03-29 2021-08-02 ソイテックＳｏｉｔｅｃ 層を転写するための方法
JP7279284B2 (ja) 2018-03-29 2023-05-23 ソイテック 層を転写するための方法
WO2021157738A1 (ja) * 2020-02-07 2021-08-12 スタンレー電気株式会社 光学装置
JPWO2021157738A1 (ja) * 2020-02-07 2021-08-12
CN115038997A (zh) * 2020-02-07 2022-09-09 斯坦雷电气株式会社 光学装置
JP7357082B2 (ja) 2020-02-07 2023-10-05 スタンレー電気株式会社 光学装置および光学装置の製造方法
US11933489B2 (en) 2020-02-07 2024-03-19 Stanley Electric Co., Ltd. Optical device, and method of fabricating optical device
CN115038997B (zh) * 2020-02-07 2025-11-14 斯坦雷电气株式会社 光学装置以及光学装置的制造方法

Also Published As

Publication number Publication date
US20120228612A1 (en) 2012-09-13
US9184228B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
JP2012199510A (ja) 複合基体および複合基板
TWI781132B (zh) 用於功率裝置之氮化鎵磊晶結構
US8748890B2 (en) Method of manufacturing semiconductor wafer, and composite base and composite substrate for use in that method
TWI358755B (en) Method of manufacturing a semiconductor heterostru
US9242444B2 (en) Method of fabricating a composite structure with a stable bonding layer of oxide
TWI580824B (zh) 單結晶鑽石成長用基材及單結晶鑽石基板之製造方法
US9337024B2 (en) Methods and structures for preparing single crystal silicon wafers for use as substrates for epitaxial growth of crack-free gallium nitride FILMS and devices
US10128107B1 (en) Wafers having III-Nitride and diamond layers
TW202406024A (zh) 工程基板結構
CN108140541B (zh) SiC复合基板的制造方法
TW201218312A (en) Semiconductor on glass substrate with stiffening layer and process of making the same
CN101925995A (zh) 在复合结构上制造外延生长层的方法
US9006083B1 (en) Epitaxially growing GaN layers on silicon (100) wafers
KR102723356B1 (ko) 첩합soi웨이퍼의 제조방법 및 첩합soi웨이퍼
JP2013258373A (ja) 複合基板およびその製造方法
JP5942483B2 (ja) 支持基板の製造方法および支持基板、ならびに半導体ウェハの製造方法
TWI907736B (zh) 用於功率裝置之氮化鎵磊晶結構