[go: up one dir, main page]

JP2012199398A - 複合GaN基板およびその製造方法、ならびにIII族窒化物半導体デバイスおよびその製造方法 - Google Patents

複合GaN基板およびその製造方法、ならびにIII族窒化物半導体デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2012199398A
JP2012199398A JP2011062795A JP2011062795A JP2012199398A JP 2012199398 A JP2012199398 A JP 2012199398A JP 2011062795 A JP2011062795 A JP 2011062795A JP 2011062795 A JP2011062795 A JP 2011062795A JP 2012199398 A JP2012199398 A JP 2012199398A
Authority
JP
Japan
Prior art keywords
layer
gan substrate
semi
gan
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011062795A
Other languages
English (en)
Inventor
Makoto Kiyama
誠 木山
Hideki Matsubara
秀樹 松原
Takuji Okahisa
拓司 岡久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011062795A priority Critical patent/JP2012199398A/ja
Priority to PCT/JP2011/076887 priority patent/WO2012127738A1/ja
Priority to EP11861340.5A priority patent/EP2701184A4/en
Priority to US13/824,148 priority patent/US20130175543A1/en
Priority to CN2011800511853A priority patent/CN103180935A/zh
Publication of JP2012199398A publication Critical patent/JP2012199398A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/015Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H10P14/24
    • H10P14/2908
    • H10P14/3416
    • H10P14/3444
    • H10P14/3446
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/80FETs having rectifying junction gate electrodes
    • H10D30/87FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】高特性かつ手頃な価格の複合GaN基板およびその製造方法ならびにIII族窒化物半導体デバイスおよびその製造方法を提供する。
【解決手段】本複合GaN基板1は、比抵抗が1Ωcm未満の導電性GaN基板10と、導電性GaN基板10上に配置された比抵抗が1×104Ωcm以上で厚さが5μm以上の半絶縁性GaN層20と、を含む。本III族窒化物半導体デバイス2は、上記の複合GaN基板1と、複合GaN基板1の半絶縁性GaN層20上に配置された少なくとも1層のIII族窒化物半導体層30と、を含む。
【選択図】図2

Description

本発明は、III族窒化物半導体デバイスに好適に用いられる複合GaN基板およびその製造方法、ならびにその複合GaN基板を含むIII族窒化物半導体デバイスおよびその製造方法に関する。
近年、III族窒化物半導体デバイスは、光デバイスのみならず、HEMT(高電子移動度トランジスタ、以下同じ。)などの電子デバイスなどにも広く適用されている。
たとえば、山田ら、「GaN−HEMTエピ構造最適化によるオフ電流低減」,信学技報,ED2009−48,電気情報通信学会,2009年6月,pp63−67(非特許文献1)は、半絶縁性のSiC基板上にi−GaN層、n−AlGaN層およびn−GaN層が順次形成されたHEMTを開示する。また、K. K. Chu et al, “9.4-W/mm Power Density AlGaN-GaN HEMTs on Free-Standing GaN Substrates”, IEEE ELECTRON DEVICE LETTERS, Institute of Electrical and Electronic Engineers, VOL. 25, NO. 9, SEPTEMBER 2004, pp596-598(非特許文献2)は、半絶縁性の自立GaN基板上にGaN層およびAlGaN層が順次形成されたHEMTを開示する。
山田ら、「GaN−HEMTエピ構造最適化によるオフ電流低減」,信学技報,ED2009−48,電気情報通信学会,2009年6月,pp63−67 K. K. Chu et al, "9.4-W/mm Power Density AlGaN-GaN HEMTs on Free-Standing GaN Substrates", IEEE ELECTRON DEVICE LETTERS, Institute of Electrical and Electronic Engineers, VOL. 25, NO. 9, SEPTEMBER 2004, pp596-598
しかし、山田ら、「GaN−HEMTエピ構造最適化によるオフ電流低減」,信学技報,ED2009−48,電気情報通信学会,2009年6月,pp63−67(非特許文献1)に開示された半絶縁性SiC基板上に形成されたGaN層/AlGaN層を含むHEMTは、SiC基板とGaN層/AlGaN層との間の結晶格子の不整合に起因した欠陥が多いため、電流ドリフトなどの不良が顕著であるという問題点があった。
また、K. K. Chu et al, “9.4-W/mm Power Density AlGaN-GaN HEMTs on Free-Standing GaN Substrates”, IEEE ELECTRON DEVICE LETTERS, Institute of Electrical and Electronic Engineers, VOL. 25, NO. 9, SEPTEMBER 2004, pp596-598(非特許文献2)に開示された半絶縁性GaN基板上に形成されたGaN層/AlGaN層を含むHEMTは、GaN基板とGaN層/AlGaN層との間の結晶格子の整合性が高いため欠陥が少なく電流ドリフトなどの不良が少ないが、半絶縁性GaN基板が極めて高価であるためHEMTが高価になるという問題点があった。
そこで、本発明は、高特性かつ手頃な価格の複合GaN基板およびその製造方法ならびにIII族窒化物半導体デバイスおよびその製造方法を提供することを目的とする。
本発明は、比抵抗が1Ωcm未満の導電性GaN基板と、導電性GaN基板上に配置された比抵抗が1×104Ωcm以上で厚さが5μm以上の半絶縁性GaN層と、を含む複合GaN基板である。
本発明にかかる複合GaN基板において、半絶縁性GaN層は、不純物としてC、Fe、CrおよびVからなる群から選ばれる少なくとも1つの原子を含むことができる。また、半絶縁性GaN層は、不純物としてC原子を含み、C原子の濃度を1×1017cm-3以上5×1019cm-3以下とすることができる。
また、本発明は、上記の複合GaN基板と、複合GaN基板の半絶縁性GaN層上に配置された少なくとも1層のIII族窒化物半導体層と、を含むIII族窒化物半導体デバイスである。
本発明にかかるIII族窒化物半導体デバイスにおいて、III族窒化物半導体層は、電子走行層と電子供給層とを含むことができる。
また、本発明は、比抵抗が1Ωcm未満の導電性GaN基板を準備する工程と、導電性GaN基板上に、HVPE(ハイドライド気相成長)法により、比抵抗が1×104Ωcm以上で厚さが5μm以上の半絶縁性GaN層を成長させる工程と、を含む複合GaN基板の製造方法である。
本発明にかかる複合GaN基板の製造方法において、半絶縁性GaN層は、不純物としてC、Fe、CrおよびVからなる群から選ばれる少なくとも1つの原子を含むことができる。また、半絶縁性GaN層は、不純物としてC原子を含み、C原子の濃度を1×1017cm-3以上5×1019cm-3以下とすることができる。
また、本発明は、上記の複合GaN基板の製造方法により得られる複合GaN基板を準備する工程と、複合GaN基板の半絶縁性GaN層上に、MOVPE(有機金属気相成長)法およびMBE(分子線成長)法の少なくともいずれかの方法により、少なくとも1層のIII族窒化物半導体層を成長させる工程と、を含むIII族窒化物半導体デバイスの製造方法である。
本発明にかかるIII族窒化物半導体デバイスの製造方法において、III族窒化物半導体層は、電子走行層と電子供給層とを含むことができる。
本発明によれば、高特性かつ手頃な価格の複合GaN基板およびその製造方法ならびにIII族窒化物半導体デバイスおよびその製造方法を提供することができる。
本発明にかかる複合GaN基板の一例を示す概略断面図である。 本発明にかかるIII族窒化物半導体デバイスの一例を示す概略断面図である。 本発明にかかる複合GaN基板およびIII族窒化物半導体デバイスの製造方法の一例を示す概略断面図である。 典型的なIII族窒化物半導体デバイスの一例を示す概略断面図である。
[実施形態1:複合GaN基板]
図1を参照して、本発明の一実施形態である複合GaN基板1は、比抵抗が1Ωcm未満の導電性GaN基板10と、導電性GaN基板10上に配置された比抵抗が1×104Ωcm以上で厚さが5μm以上の半絶縁性GaN層20と、を含む。本実施形態の複合GaN基板1は、上記の導電性GaN基板10と半絶縁性GaN層20とを含む構成とすることにより、手頃な価格の基板とすることができ、また、半絶縁性GaN層20上に結晶品質のよい少なくとも1層のIII族窒化物半導体層を成長させることができるため、高特性かつ手頃な価格のIII族窒化物半導体デバイスを好適に製造することができる。
(導電性GaN基板)
本実施形態の複合GaN基板1における導電性GaN基板10は、比抵抗が1Ωcm未満の単結晶である。ここで、導電性GaN基板10の比抵抗は、van der Pauw法などにより、測定することができる。
また、かかる導電性GaN基板を得る方法は、特に制限はないが、結晶品質のよい基板を得る観点から、単結晶基板の場合は、HVPE(ハイドライド気相成長)法、MOVPE(有機金属気相成長)法、MBE(分子線成長)法などの気相法、フラックス法、高窒素圧溶液法などの液相法などの方法が好適である。
また、導電性GaN基板10には、一般的に、ドナー性不純物が添加されている。たとえば、導電性GaN基板10は、その比抵抗を低減する観点から、ドナー性不純物として、O、Si、Geなどの原子を含むことができる。
(半絶縁性GaN層)
本実施形態の複合GaN基板1における半絶縁性GaN層20は、半導体デバイスとしてHEMTなどの電子デバイスを好適に形成する観点から、比抵抗が1×104Ωcm以上で厚さが5μm以上であることが必要である。
半絶縁性GaN層20は、比抵抗が1×104Ωcm以上で厚さが5μm以上であれば特に制限はないが、比抵抗1×104Ωcm以上の半絶縁性が効率的に得られる観点から、C、Fe、Cr、V、Mg、Znなどの不純物の原子を含むことが好ましい。さらに、安定に上記の半絶縁性が得られる観点から、半絶縁性GaN層20は、不純物としてC、Fe、CrおよびVからなる群から選ばれる少なくとも1つの原子を含むことが好ましい。さらに、半絶縁性GaN層20に含まれる不純物が、導電性GaN基板10ならびに半絶縁性GaN層20上に形成されるIII族窒化物半導体層に拡散するのを抑制する観点から、半絶縁性GaN層20は、不純物としてC原子を含み、そのC原子の濃度が1×1017cm-3以上5×1019cm-3以下であることがより好ましい。C原子の濃度が1×1017cm-3より低いと比抵抗が1×104Ωcm以上の高抵抗の半絶縁性GaN層20を得ることが困難となり、C原子の濃度が5×1019cm-3より高いと半絶縁性GaN層20の結晶品質が低下する。
また、上記の半絶縁性GaN層20を形成する方法は、特に制限はないが、結晶品質のよい基板を得る観点から、HVPE法、MOVPE法、MBE法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などの方法が好適であり、これらの方法の中で、厚い層を形成するのが有利な観点から、結晶品質が高く結晶成長速度が高いHVPE法が特に好適である。
[実施形態2:III族窒化物半導体デバイス]
図2を参照して、本発明にかかる別の実施形態であるIII族窒化物半導体デバイス2は、実施形態1の複合GaN基板1と、複合GaN基板1の半絶縁性GaN層20上に配置された少なくとも1層のIII族窒化物半導体層30と、を含む。本実施形態のIII族窒化物半導体デバイス2は、実施形態1の複合GaN基板1の半絶縁性GaN層20上に配置された少なくとも1層のIII族窒化物半導体層30の結晶品質が高いため、特性が高くなる。
(複合GaN基板)
本実施形態のIII族窒化物半導体デバイス2における複合GaN基板1は、実施形態1の複合GaN基板1と同様であるため、ここではその説明を繰り返さない。
(III族窒化物半導体層)
本実施形態のIII族窒化物半導体デバイス2におけるIII族窒化物半導体層30は、特に制限はないが、HEMTなどの電子デバイスを形成する観点から、電子走行層32と電子供給層34とを含むことが好ましい。また、III族窒化物半導体層30としての電子走行層32は、特に制限はないが、電子の移動度を高める観点から、GaN層が好ましい。また、III族窒化物半導体層30としての電子供給層34は、特に制限はないが、2DEG(2次元電子ガス)が高濃度で得られる観点から、AlxGa1-xN層(0<x<1)、InyAl1-yN層(0<y<0.3)などが好ましい。
また、上記のIII族窒化物半導体層30を形成する方法は、特に制限はないが、結晶品質のよい半導体層を得る観点から、HVPE法、MOVPE法、MBE法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などの方法が好適であり、これらの方法の中で、結晶品質の高い半導体層が得られかつその半導体層の厚さの調整に有利な観点から、MOVPE法およびMBE法の少なくともいずれかが特に好適である。
(電極)
図2を参照して、本実施形態のIII族窒化物半導体デバイス2は、上記の電子走行層32と電子供給層34とを含むIII族窒化物半導体層30に加えて、電極として、電子走行層32および電子供給層34に接触するソース電極42、電子走行層32および電子供給層34に接触するドレイン電極44、ならびに電子供給層34に接触するゲート電極46を含むことにより、HEMTを構成することができる。
ここで、ソース電極42およびドレイン電極44を形成する材料は、特に制限はなく、Ti層/Al層/Ti層/Au層からなる電極が好適に用いられる。また、ゲート電極46を形成する材料は、特に制限はなく、Ni層/Au層からなる電極が好適に用いられる。
[実施形態3:複合GaN基板の製造方法]
図3を参照して、本発明にかかるさらに別の実施形態である複合GaN基板1の製造方法は、比抵抗が1Ωcm未満の導電性GaN基板10を準備する工程(図3(A))と、導電性GaN基板10上に、HVPE法により、比抵抗が1×104Ωcm以上で厚さが5μm以上の半絶縁性GaN層20を成長させる工程(図3(B))と、を含む。本実施形態の複合GaN基板の製造方法によれば、高特性かつ手頃な価格のIII族窒化物半導体デバイスを好適に製造することができる実施形態1の複合GaN基板1を効率よく製造することができる。
(導電性GaN基板の準備工程)
図3(A)を参照して、導電性GaN基板10を準備する工程は、比抵抗が1Ωcm未満の導電性GaN基板10を準備できる工程であれば特に制限はなく、どのような方法であってもよい。たとえば、単結晶の導電性GaN基板を準備する場合は、単結晶基板の場合は、HVPE法、MOVPE法、MBE法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などの方法が好適である。
また、導電性GaN基板10には、比抵抗を低減する観点から、不純物として、O、Si、Geなどの原子を含むことができる。
(半絶縁性GaN層の成長工程)
図3(B)を参照して、半絶縁性GaN層20を成長させる工程は、III族窒化物半導体デバイスの製造に好適な複合GaN基板1を形成する観点から、上記の導電性GaN基板10上に、HVPE法により、比抵抗が1×104Ωcm以上かつ厚さが5μm以上の半絶縁性GaN層20を成長させる。成長方法として、HVPE法を用いることにより、結晶品質が高く厚さが大きいGaN層を効率的に成長させることができる。また、比抵抗が1×104Ωcm以上で厚さが5μm以上の半絶縁性GaN層20を成長させることにより、III族窒化物半導体デバイスとしてHEMTなどの電子デバイスを、半絶縁性基板を用いた場合とほぼ同等の高周波特性で、形成することができる。
ここで、半絶縁性GaN層20の成長において、その比抵抗を1×104Ωcm以上とするためには、特に制限はないが、半絶縁性GaN層20に、不純物として、C、Fe、Cr、V、Mg、Znなどの原子を含めることが好ましい。さらに、安定に上記の半絶縁性が得られる観点から、半絶縁性GaN層20に、不純物としてC、Fe、CrおよびVからなる群から選ばれる少なくとも1つの原子を含めることが好ましい。
さらに、半絶縁性GaN層20に含まれる不純物が、半絶縁性GaN層20上に形成されるIII族窒化物半導体層30に拡散するのを抑制する観点から、半絶縁性GaN層20は、不純物としてC原子を含み、そのC原子の濃度が1×1017cm-3以上5×1019cm-3以下であることがより好ましい。C原子の濃度が1×1017cm-3より低いと比抵抗が1×104Ωcm以上の半絶縁性GaN層20を得ることが困難となり、C原子の濃度が5×1019cm-3より高いと半絶縁性GaN層20の結晶品質が低下する。
[実施形態4:III族窒化物半導体デバイスの製造方法]
図3を参照して、本発明にかかるさらに別の実施形態であるIII族窒化物半導体デバイス2の製造方法は、実施形態3の複合GaN基板の製造方法により得られる実施形態1の複合GaN基板1を準備する工程(図3(A)および(B))と、複合GaN基板1の半絶縁性GaN層20上に、MOVPE法およびMBE法の少なくともいずれかの方法により、少なくとも1層のIII族窒化物半導体層30を成長させる工程(図3(C))と、を含む。本実施形態のIII族窒化物半導体デバイスの製造方法によれば、高特性かつ手頃な価格のIII族窒化物半導体デバイスを好適に製造することができる。
(複合GaN基板の準備工程)
図3(A)および(B)を参照して、実施形態3の複合GaN基板の製造方法により得られる実施形態1の複合GaN基板1を準備する工程は、実施形態1および3において説明した複合GaN基板の製造方法と同様であるため、ここでは繰り返さない。
(III族窒化物半導体層の成長工程)
図3(C)を参照して、III族窒化物半導体層30を成長させる工程は、複合GaN基板1の半絶縁性GaN層20上に、MOVPE法およびMBE法の少なくともいずれかの方法により、少なくとも1層のIII族窒化物半導体層30を成長させる。
ここで、III族窒化物半導体層30を成長させる方法は、結晶品質の高い半導体層が得られかつその半導体層の厚さの調整に有利な観点から、MOVPEおよびMBE法の少なくともいずれかが用いられる。
また、成長させるIII族窒化物半導体層30は、特に制限はないが、HEMTなどの電子デバイスを形成する観点から、電子走行層32と電子供給層34とを含むことが好ましい。また、電子走行層32は、特に制限はないが、電子の移動度を高める観点から、GaN層が好ましい。また、電子供給層34は、特に制限はないが、2DEG(2次元電子ガス)が高濃度で得られる観点から、AlxGa1-xN層(0<x<1)、InyAl1-yN層(0<y<0.3)などが好ましい。
(電極の形成工程)
図3(D)を参照して、本実施形態のIII族窒化物半導体デバイス2の製造方法は、上記の電子走行層32と電子供給層34とを含むIII族窒化物半導体層30を成長させる工程(図3(C))に加えて、電極として、電子走行層32および電子供給層34にオーミック接触するソース電極42、電子走行層32および電子供給層34にオーミック接触するドレイン電極44、ならびに電子供給層34にショットキー接触するゲート電極46を形成する工程(図3(D))を含むことにより、HEMTを構成することができる。
ここで、ソース電極42およびドレイン電極44を形成する方法には、特に制限はなく、たとえば、ソース電極42およびドレイン電極44を、電子供給層34の一部の表面上にフォトリソグラフィと蒸着を用いたリフトオフ法などにより形成し、さらに熱処理によりソース電極42およびドレイン電極44中の原子を電子供給層34の一部に拡散させることにより、電子供給層34および電子走行層32の一部にオーミック接触させる。
また、ゲート電極46を形成する方法には、特に制限はなく、たとえば、ゲート電極46を、電子供給層34の一部の表面上に、フォトリソグラフィと蒸着を用いたリフトオフ法などにより形成することにより、電子供給層34の一部にショットキー接触させる。
[実施例A:複合GaN基板]
1.導電性GaN基板の準備
図3(A)を参照して、下地基板として、比抵抗が0.02Ωcmで、O原子濃度が3×1018cm-3で、直径2インチ(5.08cm)、厚さ350μm、主表面の面方位が(0001)、転位密度が1×106cm-2の導電性GaN基板10を準備した。この導電性GaN基板10は、GaAs基板上にHVPE法により成長させたものであった。
2.半絶縁性GaN層の成長
図3(B)を参照して、上記導電性GaN基板10の上記主表面上に、HVPE法により、半絶縁性GaN層20として不純物としてのC原子を添加した厚さ10μmのGaN層を成長させた。Ga原料として金属Gaを、原料ガスとしてHClガスおよびNH3ガスを、キャリアガスとしてH2ガスを、C原子のドーピングガスとしてCH4ガスを用いて、比抵抗が互いに異なる6種類(例A−1〜例A−6)のGaN層を成長させた。
これらのGaN層の成長条件は、成長温度1100℃、成長時間10minで、HClガス分圧を3.2×10-2atm、NH3ガス分圧を0.04atmとして、CH4ガス分圧を5.0×10-5atm(例A−1)、1.0×10-4atm(例A−2)、1.0×10-3atm(例A−3)、1.0×10-2atm(例A−4)、5.0×10-2atm(例A−5)、7.0×10-2atm(例A−6)とした。
得られた6種のGaN層について、それらのC原子濃度をSIMS(2次イオン質量分析)法により測定し、それらの比抵抗を二端子法により測定し、それらの結晶品質をX線回折により評価し、それらの表面状態をノマルスキー干渉顕微鏡により観察した。結晶品質の評価基準は、GaN層の(0002)面に由来する回折強度ピークの半値幅が50arcsec以下のものを極めて良好、50arcsecより大きく200arcsec以下のものを良好、200arcsecより大きいものを不良とした。また、表面状態の評価基準は、表面にマクロステップおよびクラックが発生しなかったものを極めて良好、表面にマクロステップが発生したがクラックが発生しなかったものを良好、表面にマクロステップおよびクラックが発生したものを不良とした。
例A−1のGaN層は、C原子濃度が5×1016cm-3、比抵抗が5×10-2Ωcm、結晶品質および表面状態が極めて良好であった。例A−2のGaN層は、C原子濃度が1×1017cm-3、比抵抗が1×104Ωcm、結晶品質および表面状態が極めて良好であった。例A−3のGaN層は、C原子濃度が1×1018cm-3、比抵抗が1×107Ωcmより高く、結晶品質および表面状態が極めて良好であった。例A−4のGaN層は、C原子濃度が1×1019cm-3、比抵抗が1×107Ωcmより高く、結晶品質および表面状態が極めて良好であった。例A−5のGaN層は、C原子濃度が5×1019cm-3、比抵抗が1×107Ωcmより高く、結晶品質および表面状態が良好であった。例A−6のGaN層は、C原子濃度が7×1019cm-3、比抵抗が1×107Ωcmより高く、結晶品質および表面状態が不良であった。これらの結果を表1にまとめた。
Figure 2012199398
表1を参照して、GaN層を成長させる際のCH4ガス分圧の増加とともに、GaN層のC原子濃度および比抵抗が増大し、CH4ガス分圧が1.0×10-4atm以上のときにC原子濃度が1×1017cm-3以上で比抵抗が1×104Ωcm以上の半絶縁性GaN層が得られた。CH4ガス分圧が高くなりすぎると、GaN層の結晶品質および表面状態は低下した。たとえば、CH4ガス分圧が5.0×10-2atm以上のときには、X線回折における回折強度ピークの半値幅が100arcsecとなり、表面にはマクロステップが多数発生した。さらに、CH4ガス分圧が7.0×10-2atm以上のときには、X線回折における回折強度ピークの半値幅が1000arcsecとなり、表面にはマクロステップが多数発生するとともにクラックが多数発生した。
[実施例B:III族窒化物半導体デバイス(HEMT)]
1.複合GaN基板の準備
図3(A)および(B)を参照して、下地基板として、実施例Aと同様の導電性GaN基板を準備し、その上に、実施例Aの例A−4と同様の条件で成長時間を変えることにより、互いに厚さの異なる半絶縁性GaN層20を有する3種類(例B−1〜例B−3)の複合GaN基板1を準備した。ここで、半絶縁性GaN層20の厚さは、それぞれ10μm(例B−1)、5μm(例B−2)、および2μm(例B−3)とした。
また、実施例Aと同様の導電性GaN基板10を準備し、その上に、CH4ガスに替えてCpFe(フェロセン)を用いたこと以外は実施例Aと同様にして、Feが3×1019cm-3の濃度で添加された比抵抗が1×107Ωcmより高い厚さが10μmの半絶縁性GaN層20を成長させて、別種の複合GaN基板1(例B−4)を得た。
2.III族窒化物半導体層の成長
図3(C)を参照して、例B−1〜例B−4の4種類の複合GaN基板1の半絶縁性GaN層20上に、MOVPE法により、少なくとも1層のIII族窒化物半導体層30として、電子走行層32であるGaN層および電子供給層34,134であるAl0.2Ga0.8N層を成長させた。
III族窒化物半導体層30,130の成長は、以下の手順により行なった。まず、リアクタ中で、例B−1〜例B−4の4種類の複合GaN基板1の半絶縁性GaN層20をH2ガス、N2ガスおよびNH3ガスの雰囲気中で基板温度を1100℃として20min間熱処理した。次いで、基板温度を1130℃として、NH3ガスおよびTMG(トリメチルガリウム)をリアクタに供給して、電子走行層32,132として厚さ2.0μmのGaN層を成長させた。次いで、TMA(トリメチルアルミニウム)、TMG、およびNH3ガスをリアクタに供給して電子供給層34,134として厚さ30nmのAl0.2Ga0.8N層を成長させた。
また、図4を参照して、参考例として、比抵抗が1×107Ωcm以上で、直径2インチ(5.08cm)、厚さ400μm、主表面の面方位が(0001)の高抵抗SiC基板110を準備し、その上に、MOVPE法により、成長温度1150℃で、厚さ150nmのAlNバッファ層120を形成し、その上に例B−1〜例B−4と同様にして、電子走行層123である厚さ2.0μmのGaN層と、電子供給層134である厚さ30nmのAl0.2Ga0.8N層を成長させたもの(例B−5)を準備した。
こうして得られた、電子走行層32,132および電子供給層34,134の界面近傍に形成される2DEG(2次元電子ガス)の濃度(シートキャリア濃度)を、以下のC−V特性評価により測定した。すなわち、かかるC−V特性評価において、基板上に形成された電子走行層32,132上に形成された電子供給層34,134の表面上に、フォトリソグラフィ法により、直径200μmのダブルショットキーパターンをNi/Au電極により形成し、C−V測定から算出した2DEG層のキャリア濃度プロファイルを積分することにより、2DEGのシートキャリア濃度Nsを算出した。例B−1〜例B−5の電子走行層32,132および電子供給層34,134の界面近傍に形成される2DEGのシートキャリア濃度Nsは、それぞれ、1.1×1013cm-2(例B−1)、1.1×1013cm-2(例B−2)、1.1×1013cm-2(例B−3)、0.9×1013cm-2(例B−4)および1.0×1013cm-2(例B−5)であった。結果を表2にまとめた。
3.電極の形成
図3(D)および図4を参照して、例B−1〜例B−5において、電子供給層34であるAl0.2Ga0.8N層上の一部に、を、フォトリソグラフィおよびTi層/Al層/Ti層/Au層の電子ビームによる蒸着を行ない、リフトオフ法によりソース電極42およびドレイン電極44を形成し、さらに熱処理を行なった。熱処理条件は、窒素雰囲気中600℃で30秒間とした。また、電子供給層34上の一部に、リフトオフ法により、ゲート長が0.5μmでゲート幅が100μmのNi層/Au層の電極からなるゲート電極46を形成した。こうして、III族窒化物半導体デバイス2,102として、例B−1〜例B−5の5種類のHEMTが得られた。得られた5種類のHEMTの遮断周波数fTを、ネットワークアナライザーにより測定した。例B−1〜例B−5のHEMTの遮断周波数fTは、それぞれ、8GHz(例B−1)、6GHz(例B−2)、2GHz(例B−3)、6GHz(例B−4)および10GHz(例B−5)であった。結果を表2にまとめた。
Figure 2012199398
表2を参照して、2DEGのシートキャリア濃度Nsに関して、例B−1〜例B−3のC原子が添加された半絶縁性GaN層上に形成された電子走行層および電子供給層についてはいずれも1.1×1013cm-2と同様の高い値が得られた。これらの例B−1〜例B−3に対して、例B−4のFe原子が添加された半絶縁性GaN層上に形成された電子走行層および電子供給層については0.9×1013cm-2と幾分低くなった。これは、半絶縁性GaN層中に添加されたFe原子が、電子走行層および電子供給層の成長中にこれらの層に拡散したためと考えられる。また、これらの例B−1〜例B−3に対して、例B−5の半絶縁性SiC基板上にAlNバッファ層を介在させて形成された電子走行層および電子供給層については1.0×1013cm-2と幾分低くなった。これは、半絶縁性SiC基板とAlNバッファ層との間およびAlNバッファ層と電子走行層との間の界面で形成された転位によりキャリア補償がされたためと考えられる。
また、遮断周波数fTに関して、典型的な半絶縁性SiC基板を用いたHEMT(例B−5)では10GHzであったのに対し、半絶縁性GaN層の厚さが10μmのHEMT(例B−1)では8GHzと半絶縁性SiC基板を用いたHEMTと同等の高周波特性を有し、半絶縁性GaN層の厚さが5μmのHEMT(例B−2)では6GHzと実用可能な高周波特性を有していたが、半絶縁性GaN層の厚さが2μmのHEMT(例B−3)では2GHzと高周波特性が急激に低下した。したがって、導電性GaN基板を用いても、その上に厚さ5μm以上の半絶縁性GaN層を形成することにより実用可能なHEMTが得られ、その上に厚さ10μm以上の半絶縁性GaN層を形成することにより典型的な半絶縁性基板を用いたHEMTと同等以上の高周波特性を有するHEMTが得られることがわかった。
特に、本願発明の半導体デバイス(たとえばHEMT)は、導電性GaN基板および半絶縁性GaN層で形成される複合GaN基板上にIII族窒化物半導体層を成長させて得られたものであるため、複合GaN基板とIII族窒化物半導体層との結晶格子の整合性が極めて高いことから、転位密度の低い複合GaN基板を用いることにより、成長させるIII族窒化物半導体層の転位密度が低くなるため、典型的な半絶縁性SiC基板を用いた典型的な半導体デバイス(たとえばHEMT)では改善できなかった電流ドリフトなどの不良特性を改善することができる。
今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
1 複合GaN基板、2,102 III族窒化物半導体デバイス、10 導電性GaN基板、20 半絶縁性GaN層、30,130 III族窒化物半導体層、32,132 電子走行層、34,134 電子供給層、42,142 ソース電極、44,144 ドレイン電極、46,146 ゲート電極、110 半絶縁性SiC基板、120 AlNバッファ層。

Claims (10)

  1. 比抵抗が1Ωcm未満の導電性GaN基板と、
    前記導電性GaN基板上に配置された比抵抗が1×104Ωcm以上で厚さが5μm以上の半絶縁性GaN層と、を含む複合GaN基板。
  2. 前記半絶縁性GaN層は、不純物としてC、Fe、CrおよびVからなる群から選ばれる少なくとも1つの原子を含む請求項1に記載の複合GaN基板。
  3. 前記半絶縁性GaN層は、不純物としてC原子を含み、前記C原子の濃度が1×1017cm-3以上5×1019cm-3以下である請求項1または請求項2に記載の複合GaN基板。
  4. 請求項1に記載の複合GaN基板と、
    前記複合GaN基板の前記半絶縁性GaN層上に配置された少なくとも1層のIII族窒化物半導体層と、を含むIII族窒化物半導体デバイス。
  5. 前記III族窒化物半導体層は、電子走行層と電子供給層とを含む請求項4に記載のIII族窒化物半導体デバイス。
  6. 比抵抗が1Ωcm未満の導電性GaN基板を準備する工程と、
    前記導電性GaN基板上に、HVPE法により、比抵抗が1×104Ωcm以上で厚さが5μm以上の半絶縁性GaN層を成長させる工程と、を含む複合GaN基板の製造方法。
  7. 前記半絶縁性GaN層は、不純物としてC、Fe、CrおよびVからなる群から選ばれる少なくとも1つの原子を含む請求項6に記載の複合GaN基板の製造方法。
  8. 前記半絶縁性GaN層は、不純物としてC原子を含み、前記C原子の濃度が1×1017cm-3以上5×1019cm-3以下である請求項6または請求項7に記載の複合GaN基板の製造方法。
  9. 請求項6に記載の複合GaN基板の製造方法により得られる複合GaN基板を準備する工程と、
    前記複合GaN基板の前記半絶縁性GaN層上に、MOVPE法およびMBE法の少なくともいずれかの方法により、少なくとも1層のIII族窒化物半導体層を成長させる工程と、を含むIII族窒化物半導体デバイスの製造方法。
  10. 前記III族窒化物半導体層は、電子走行層と電子供給層とを含む請求項9に記載のIII族窒化物半導体デバイスの製造方法。
JP2011062795A 2011-03-22 2011-03-22 複合GaN基板およびその製造方法、ならびにIII族窒化物半導体デバイスおよびその製造方法 Pending JP2012199398A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011062795A JP2012199398A (ja) 2011-03-22 2011-03-22 複合GaN基板およびその製造方法、ならびにIII族窒化物半導体デバイスおよびその製造方法
PCT/JP2011/076887 WO2012127738A1 (ja) 2011-03-22 2011-11-22 複合GaN基板およびその製造方法、ならびにIII族窒化物半導体デバイスおよびその製造方法
EP11861340.5A EP2701184A4 (en) 2011-03-22 2011-11-22 VERBUND-GAN SUBSTRATE, METHOD FOR THE PRODUCTION THEREOF, AND GROUP III NITRIDE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THEREOF
US13/824,148 US20130175543A1 (en) 2011-03-22 2011-11-22 COMPOSITE GaN SUBSTRATE, METHOD FOR MANUFACTURING COMPOSITE GaN SUBSTRATE, GROUP III NITRIDE SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING GROUP III NITRIDE SEMICONDUCTOR DEVICE
CN2011800511853A CN103180935A (zh) 2011-03-22 2011-11-22 复合GaN衬底、制造复合GaN衬底的方法、III族氮化物半导体器件和制造III族氮化物半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011062795A JP2012199398A (ja) 2011-03-22 2011-03-22 複合GaN基板およびその製造方法、ならびにIII族窒化物半導体デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2012199398A true JP2012199398A (ja) 2012-10-18

Family

ID=46878926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011062795A Pending JP2012199398A (ja) 2011-03-22 2011-03-22 複合GaN基板およびその製造方法、ならびにIII族窒化物半導体デバイスおよびその製造方法

Country Status (5)

Country Link
US (1) US20130175543A1 (ja)
EP (1) EP2701184A4 (ja)
JP (1) JP2012199398A (ja)
CN (1) CN103180935A (ja)
WO (1) WO2012127738A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014196466A1 (ja) 2013-06-06 2014-12-11 日本碍子株式会社 13族窒化物複合基板、半導体素子、および13族窒化物複合基板の製造方法
JP2015115429A (ja) * 2013-12-11 2015-06-22 シャープ株式会社 窒化物半導体エピタキシャル基板および窒化物半導体デバイス
JP2016201433A (ja) * 2015-04-09 2016-12-01 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
WO2020188846A1 (ja) * 2019-03-20 2020-09-24 パナソニック株式会社 窒化物半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013225632A1 (de) * 2013-12-11 2015-06-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Schicht
CN104752162A (zh) * 2013-12-31 2015-07-01 江西省昌大光电科技有限公司 一种半绝缘GaN薄膜及其制备方法
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297713A (ja) * 1998-04-14 1999-10-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ
WO2003073514A1 (en) * 2002-02-28 2003-09-04 The Furukawa Electric Co., Ltd. Group iii-v nitride semiconductor multilayer structure and its production process
WO2005069357A1 (en) * 2004-01-07 2005-07-28 Cree, Inc. Co-doping for fermi level control in semi-insulating group iii nitrides
WO2006110204A2 (en) * 2005-04-11 2006-10-19 Cree, Inc. Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
CN100464393C (zh) * 2007-05-14 2009-02-25 武汉大学 一种GaN绝缘或半绝缘外延层的制备方法
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
CN102365747B (zh) * 2009-04-08 2014-07-30 宜普电源转换公司 补偿门极misfet及其制造方法
JP2011040676A (ja) * 2009-08-18 2011-02-24 Sanken Electric Co Ltd 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297713A (ja) * 1998-04-14 1999-10-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ
WO2003073514A1 (en) * 2002-02-28 2003-09-04 The Furukawa Electric Co., Ltd. Group iii-v nitride semiconductor multilayer structure and its production process
WO2005069357A1 (en) * 2004-01-07 2005-07-28 Cree, Inc. Co-doping for fermi level control in semi-insulating group iii nitrides
JP2007518266A (ja) * 2004-01-07 2007-07-05 クリー インコーポレイテッド 半絶縁iii族窒化物においてフェルミ準位を制御するための同時ドーピング
WO2006110204A2 (en) * 2005-04-11 2006-10-19 Cree, Inc. Thick semi-insulating or insulating epitaxial gallium nitride layers and devices incorporating same
JP2008536332A (ja) * 2005-04-11 2008-09-04 クリー インコーポレイテッド 厚い半絶縁性または絶縁性エピタキシャル窒化ガリウム層およびそれを組み込んだデバイス

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014196466A1 (ja) 2013-06-06 2014-12-11 日本碍子株式会社 13族窒化物複合基板、半導体素子、および13族窒化物複合基板の製造方法
KR20160015244A (ko) 2013-06-06 2016-02-12 엔지케이 인슐레이터 엘티디 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
US9882042B2 (en) 2013-06-06 2018-01-30 Ngk Insulators, Ltd. Group 13 nitride composite substrate semiconductor device, and method for manufacturing group 13 nitride composite substrate
EP3312870A1 (en) 2013-06-06 2018-04-25 NGK Insulators, Ltd. Group 13 nitride composite substrate, semiconductor element, and production method for group 13 nitride composite substrate
US10347755B2 (en) 2013-06-06 2019-07-09 Ngk Insulators, Ltd. Group 13 nitride composite substrate semiconductor device, and method for manufacturing group 13 nitride composite substrate
KR20200033982A (ko) 2013-06-06 2020-03-30 엔지케이 인슐레이터 엘티디 13족 질화물 복합 기판, 반도체 소자, 및 13족 질화물 복합 기판의 제조 방법
JP2015115429A (ja) * 2013-12-11 2015-06-22 シャープ株式会社 窒化物半導体エピタキシャル基板および窒化物半導体デバイス
JP2016201433A (ja) * 2015-04-09 2016-12-01 三菱電機株式会社 ヘテロ接合電界効果型トランジスタおよびその製造方法
WO2020188846A1 (ja) * 2019-03-20 2020-09-24 パナソニック株式会社 窒化物半導体装置
JPWO2020188846A1 (ja) * 2019-03-20 2020-09-24
JP7257498B2 (ja) 2019-03-20 2023-04-13 パナソニックホールディングス株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
US20130175543A1 (en) 2013-07-11
EP2701184A1 (en) 2014-02-26
CN103180935A (zh) 2013-06-26
WO2012127738A9 (ja) 2013-05-10
EP2701184A4 (en) 2014-11-12
WO2012127738A1 (ja) 2012-09-27

Similar Documents

Publication Publication Date Title
JP6730302B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP2012142629A (ja) 炭化シリコン基板上のiii族窒化物エピタキシャル層
JP2012199398A (ja) 複合GaN基板およびその製造方法、ならびにIII族窒化物半導体デバイスおよびその製造方法
CN108695385A (zh) 一种基于Si衬底的GaN基射频器件外延结构及其制造方法
US9382641B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US20110049571A1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP2009231561A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP6487989B2 (ja) 13族窒化物複合基板、半導体素子、および13族窒化物複合基板の製造方法
WO2011118433A1 (ja) 半導体素子用エピタキシャル基板および半導体素子
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP3753068B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP6730301B2 (ja) 半導体素子用エピタキシャル基板の製造方法
CN102222690B (zh) 氮化物系半导体晶片以及氮化物系半导体装置
CN111863945A (zh) 一种高阻氮化镓及其异质结构的制备方法
US7750351B2 (en) Epitaxial substrate for field effect transistor
WO2018234873A1 (ja) 窒化物半導体エピタキシャル基板および半導体装置
JP2015191925A (ja) 半導体デバイス、その製造方法およびその評価方法
JP6944569B2 (ja) 半導体素子用エピタキシャル基板および半導体素子
JP5583610B2 (ja) 半導体素子用エピタキシャル基板および半導体素子
JP2006339453A (ja) 電界効果トランジスタ、半導体素子、及びエピタキシャル基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150317