JP2012191015A - 電子装置 - Google Patents

Abstract

【課題】 ＩＣチップをＣＯＧ実装する際に、ＡＣＦ熱圧着時のＡＣＦバインダ流動によるＡＣＦ導電粒子の移動が起こり、バンプ間に導電粒子の密集が発生する。
【解決手段】 ＩＣチップの出力バンプ内側に対応するガラス基板上に壁状の突起を形成し、ＣＯＧ実装の際のＡＣＦ流動による導電粒子の移動を壁状の突起で抑制して導電粒子の密集が起こらないようにする。
【選択図】 図１

Description

本発明は、電子装置における異方性導電膜（以下ＡＣＦと称する）を使用した半導体（以下ＩＣと称する）チップのチップオンガラス（以下ＣＯＧと称する）実装構造に関する。

近年、携帯電話などの電子装置が広く利用されている。その携帯電話などの携帯情報機器に使う液晶表示素子の解像度は年々細かくなっている。それに伴い、液晶表示素子のガラス基板にＣＯＧ実装されるドライバＩＣから引き出される電極数が増えてきている。一方、ドライバＩＣのチップの価格はＩＣチップのサイズの大きさに比例して高くなる。そのため、ＩＣチップから引き出す電極数が増えているにもかかわらず、価格を抑えるためにＩＣチップサイズは小さくなってきている。

図７は従来の液晶表示素子のＣＯＧ実装部の断面を示す図である。ＩＣチップ６をＡＣＦ５によってガラス基板９にＣＯＧ実装してある。下ガラス基板９上には配線電極７が形成されている。ＩＣチップ６のバンプ２はＡＣＦ５の中にある導電粒子３で配線電極７の端子電極１７と電気的に接続されている。ＩＣチップ６と下ガラス基板９との間はＡＣＦ５のバインダ４で満たされている。図４はＣＯＧ実装部を下ガラス基板９側から見た図である。ＩＣチップ６のバンプは端子電極１７の奥側にあるので、ここでは見えていない。ＡＣＦの導電粒子３は省略してある。

ＩＣチップが小さくなると共にＩＣチップのバンプも小さくなってきている。小面積のＩＣバンプでも安定した電気的接続を得るためには十分な数の導電粒子がバンプとガラス基板上の電極との間に挟まなければならない。そこで、ＡＣＦ中の導電粒子の粒子径を小さくする、ＡＣＦ中の導電粒子の粒子密度を大きくする、導電粒子を含むＡＣＦ層と導電粒子を含まないＮＣＦ層の２層でＡＣＦを構成する、等の手段が行われている。２層構造のＡＣＦ５の断面図を図１０に示す。導電粒子を含まないバインダ４のみからなるＮＣＦ層１２と導電粒子３を含むバインダ４からなるＡＣＦ層１３の２層構造となっている。２層構造のＡＣＦ５を使ってＩＣチップ６を下ガラス基板９にＣＯＧ実装するところを図１１に模式的に示す。また、ＡＣＦの導電粒子が流出しないように壁を設ける構成が知られている（例えば、特許文献１を参照）。

特開２０１０−０２７８４７号公報（第１図）

図５は、ＩＣチップ６がＣＯＧ実装時にＡＣＦ５をはさんで熱圧着されたときのＡＣＦ５のバインダ流動１０を説明する図である。通常ＡＣＦの厚さは２０μｍ程度あり、ＩＣチップ６のバンプ１６の高さは１２μｍ〜１５μｍである。ＣＯＧ実装時にこの高さの差分のＡＣＦバインダ４が基板とＩＣチップ６との間から外側に流出する。このときにＡＣＦ５に含まれる導電粒子３も流動し、一部がバンプとバンプの間に滞留して電気的なショートを起こす場合がある。このときの様子を図６に模式的に示す。ＩＣチップ６のバンプ２の間に導電粒子３がＡＣＦ熱圧着時のバインダ流動１０によって運ばれている。バンプ２間の一部で導電粒子の密集部１１が発生している。図８にＣＯＧ実装後のバンプ２付近の拡大図を示す。導電粒子３がバンプ２の間で密集している。

ＩＣチップと近接する液晶表示素子の基板上に壁状の突起を設ける。より具体的に突起を設ける場所を説明すると、ＩＣチップのバンプが並んでいる場所の内側に対向する液晶表示素子のガラス基板上である。使用するＡＣＦはＡＣＦ層とＮＣＦ層から構成される２層型ＡＣＦとする。ＡＣＦ熱圧着の際にＩＣチップと液晶表示素子のガラス基板に挟まれた導電粒子が、ＩＣのバンプ間へと流動する。液晶表示素子のガラス基板上に設けた壁によって、ＩＣのバンプ間へと流動する導電粒子の数を減らすことができる。液晶表示素子側の突起は、液晶表示素子のセルギャップを一定に保つためのポストスペーサと同時に形成することで容易に実現できる。

ＣＯＧ実装の際のＡＣＦ熱圧着時に、ＩＣチップと液晶表示素子のガラス基板に挟まれた領域からＩＣチップのバンプ間へと流動するＡＣＦの導電粒子が減少することで、ＩＣチップのバンプ間ショートを減少することができる。または、ＩＣチップのバンプ間導電粒子密度を同じにしたまま、ＡＣＦ中の導電粒子密度を上げることができる。このことでＩＣバンプとガラス基板上の配線電極間の導電粒子数が多くできるので、接続信頼性の向上を図ることができる。

本発明の電子装置の構成の一部を模式的に示す図である。 実施例１の電子装置を模式的に示す斜視図である。 実施例１の電子装置の構成の一部を模式的に示す断面図である。 従来の電子装置の構成の一部を模式的に示す透視図である。 従来の電子装置におけるＡＣＦバインダ流動を説明する図である。 従来の電子装置の構成の一部を模式的に示す図である。 従来の電子装置の構成の一部を模式的に示す断面図である。 従来の電子装置の構成の一部を模式的に示す図である。 実施例２の電子装置の構成の一部を模式的に示す図である。 従来の電子装置で使われる２層ＡＣＦを模式的に示す断面図である。 従来の電子装置におけるＣＯＧ実装を模式的に示す図である。

本発明の電子装置は、バンプを設けたＩＣチップが基板の配線電極にＡＣＦにより電気的、機械的に接続してある。ＡＣＦを熱圧着するときにＩＣチップと基板とに挟まれたＡＣＦが外側へ向かって流動する。ここでＡＣＦにＡＣＦ層とＮＣＦ層からなる２層型のＡＣＦを用いる。ＩＣチップのバンプ列の内側に対向するガラス基板上に壁状の突起を設けることで、ＡＣＦを熱圧着するときのバインダ流動は主にＮＣＦ層のバインダとなる。ＡＣＦ層のバインダ流動が壁状の突起によって抑制されることでＡＣＦ層中の導電粒子がＩＣチップのバンプ間へと流動する数量を減らすことができる。
以下、実施例を図面に基づいて詳細に説明する。

本実施例の電子装置の構成について図を基に説明する。本実施例では、電子装置である携帯電話などで使う液晶表示素子を例にあげて説明する。図２は本実施例の液晶表示素子の構成を模式的に示す斜視図である。図３は液晶表示素子のＣＯＧ部の断面図である。ＩＣチップ６を実装する下ガラス基板９上に壁状の突起１が設けられている。突起１を設ける場所は、ＩＣチップ６のバンプ２と電気的に接続する端子電極１７の内側とする。ここで壁状の突起１は液晶表示素子を製造する際に、上ガラス基板８と下ガラス基板９との間隔を保つためにポストスペーサと同時に同じ方法で形成する。したがって突起１はポストスペーサと同じ材質であり、その高さもポストスペーサと同じであり、約５μｍほどである。また、バンプ２はＩＣチップ６の１辺側に２列で配置されている。したがって、これに対向する端子電極１７も２列に配置されている。

壁状の突起１周辺を拡大したところを図１に示す。図１では下側がＩＣチップ中心部、上側がＩＣチップ端部として示している。ＡＣＦ５を用いてＩＣチップ６をＣＯＧ実装すると、図５に示したようなバインダ流動１０が起こる。本実施例ではＩＣチップ６のバンプ２の高さは１２μｍ、隣接するバンプ２同士の間隔は１５μｍ、ＡＣＦ５の厚さは２０μｍ、ＡＣＦ５を構成するＮＣＦ層１２とＡＣＦ層１３の厚さはそれぞれ１０μｍ、導電粒子３の直径は３μｍである。下ガラス基板９側にＡＣＦ層１３がくるように配置されている。ここで導電粒子３の直径よりも大きい高さ５μｍの壁状の突起１を設けると、図１に示すように導電粒子３が壁状の突起１に邪魔される。導電粒子３はバンプ２の領域へは移動することなく突起１にそって導電粒子の密集１１が起きる。このためバンプ２の間の領域では導電粒子３の密度が高くならず、導電粒子３の密集や、導電粒子３によるバンプ２間のショートが発生しにくくなる。ポストスペーサを形成するマスクパターンに突起１のパターンを追加するだけでよいので、追加コストをかけることなく大きな効果を得ることができる。

実施例１と異なる本実施例の特徴的なところを図９に示す。ここでは壁状の突起１をバンプ２間の隙間に対応する位置にだけ形成している。本実施例ではバンプ２の幅が１５μｍ、隣接するバンプ２同士の間隔は１５μｍであるので、壁状の突起１も、長さを１５μｍとして間隔１５μｍで設けている。この構成とすることにより、バンプ２間の導電粒子３密度を抑制しつつバンプ２上の電気的接続に寄与する導電粒子の数量を増やすことができる。

なおここでは液晶表示素子にＣＯＧ実装する実施例で説明したが、それ以外の例えばプラズマ表示素子、有機ＥＬ表示素子、無機ＥＬ表示素子などのＣＯＧ実装でも同様な効果を得ることができる。この場合の壁状の突起は、軟質の樹脂をスクリーン印刷やディスペンサ等によって基板上に塗布することで形成することができる。

ＡＣＦを使ったＩＣチップのＣＯＧ実装が歩留まり良く製造できるので、携帯電話などの電子装置を安価に安定して供給することが出来るようになる。

１ 突起
２ バンプ
３ 導電粒子
４ バインダ
５ ＡＣＦ
６ ＩＣチップ
７ 配線電極
８ 上ガラス基板
９ 下ガラス基板
１０ ＡＣＦバインダ流動
１１ 導電粒子の密集
１２ ＮＣＦ層
１３ ＡＣＦ層
１７ 端子電極

Claims (4)

1. 複数のバンプを有するＩＣチップが、前記バンプと電気的に接続する端子電極を有する基板に異方性導電膜を用いて実装された電子装置において、
   前記基板上には、前記端子電極より内側の位置に突起が形成されたことを特徴とする電子装置。
2. 前記突起が、互いに隣接する前記バンプの間隙に対応する位置に設けられたことを特徴とする請求項１に記載の電子装置。
3. 前記端子電極が２列で配列されたことを特徴とする請求項１または２記載の電子装置。
4. 前記異方性導電膜は、導電粒子を含まないＮＣＦ層と導電粒子を含むＡＣＦ層の２層構造であり、
   前記異方性導電膜は、前記ＮＣＦ層がＩＣチップ側に、前記ＮＣＦ層が基板側になるよう設けられたことを特徴とする請求項１〜３のいずれか一項に記載の電子装置。