JP2012169530A - 固体撮像装置、および、その製造方法、電子機器 - Google Patents
固体撮像装置、および、その製造方法、電子機器 Download PDFInfo
- Publication number
- JP2012169530A JP2012169530A JP2011030840A JP2011030840A JP2012169530A JP 2012169530 A JP2012169530 A JP 2012169530A JP 2011030840 A JP2011030840 A JP 2011030840A JP 2011030840 A JP2011030840 A JP 2011030840A JP 2012169530 A JP2012169530 A JP 2012169530A
- Authority
- JP
- Japan
- Prior art keywords
- light
- pixel
- semiconductor substrate
- trench
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】撮像画像の画像品質を向上させる。
【解決手段】半導体基板101の画素分離部301に形成されたトレンチTRの内部に第1遮光部313Aを設ける。これと共に、その第1遮光部313Aの上面側に第2遮光部313Bを設ける。ここでは、画素領域PAの中心よりも周辺において、第2遮光部313Bの中心が、画素分離部301の中心に対して、画素領域PAの周辺の側へ多くシフトするように、第2遮光部313Bを形成する。つまり、少なくとも第2遮光部について「瞳補正」を実施する。
【選択図】図5
【解決手段】半導体基板101の画素分離部301に形成されたトレンチTRの内部に第1遮光部313Aを設ける。これと共に、その第1遮光部313Aの上面側に第2遮光部313Bを設ける。ここでは、画素領域PAの中心よりも周辺において、第2遮光部313Bの中心が、画素分離部301の中心に対して、画素領域PAの周辺の側へ多くシフトするように、第2遮光部313Bを形成する。つまり、少なくとも第2遮光部について「瞳補正」を実施する。
【選択図】図5
Description
本技術は、固体撮像装置、および、その製造方法、電子機器に関する。
デジタルビデオカメラ、デジタルスチルカメラなどの電子機器は、固体撮像装置を含む。たとえば、固体撮像装置として、CMOS(Complementary Metal Oxide Semiconductor)型イメージセンサ、CCD(Charge Coupled Device)型イメージセンサを含む。
固体撮像装置は、基板の画素領域に複数の画素が配列されている。各画素においては、光電変換部が設けられている。光電変換部は、たとえば、フォトダイオードであり、入射光を受光面で受光し光電変換することによって、信号電荷を生成する。
固体撮像装置のうち、CCD型イメージセンサは、画素領域において、垂直方向に並ぶ複数の画素の列の間に、垂直転送部が設けられている。垂直転送部は、垂直転送チャネル領域にゲート絶縁膜を介して対面するように複数の転送電極が設けられており、電荷読出し部によって光電変換部から読み出された信号電荷を、垂直方向へ転送するように構成されている。
これに対して、CMOS型イメージセンサは、光電変換部のほかに、画素トランジスタを含むように、画素が構成されている。画素トランジスタは、光電変換部で生成された信号電荷を読み出して、信号線へ電気信号として出力するように構成されている。
固体撮像装置では、一般に、基板において、複数の配線が積層された多層配線層が設けられた表面側に設けられており、その表面側から入射する光を、光電変換部が受光面で受光する。
「表面照射型」の場合には、マイクロレンズと受光面との間に、多層配線層が介在し集光面と受光面との間の距離が長い。このため、受光面に対して傾斜して光が入射したときには、その多層配線層に含まれる配線に、その光が遮られて、受光面に到達しない場合がある。よって、感度を向上させることが困難な場合がある。
このため、基板において多層配線層が設けられた表面とは反対側の裏面側から入射する光を、光電変換部が受光する「裏面照射型」が提案されている。
固体撮像装置においては、一の画素に入射した入射光が、その一の画素のフォトダイオードに入射せずに、隣接する他の画素のフォトダイオードに入射する場合がある。このため、このような光学的な現象に起因して信号にノイズが含まれることになり、撮像画像の画像品質が低下する場合がある。たとえば、カラー画像を撮像する場合において、入射光が受光面に対して傾斜して入射したときには、その直下の受光面に入射せずに、本来、他の色の着色光を受光する他の受光面へ入射する場合がある。このため、いわゆる「混色」が発生して、撮像したカラー画像において色調のズレが生じ、画像品質が低下する場合がある。このような不具合の発生を抑制するために、複数の画素の間に遮光膜を設けている(たとえば、特許文献1,2参照)。
また、複数の画素が配列された画素領域の中心部分においては、外付けの光学系を介して入射する主光線の角度が、受光面に対して、ほぼ垂直であるのに対して、その画素領域の周辺部分においては、入射する主光線の角度が傾斜している。このため、撮像画像の中心部分が明るい画像になり、周辺部分が暗い画像になる場合がある。つまり、いわゆるシェーディング現象が発生して、画像品質が低下する場合がある。このような不具合を改善するために、「瞳補正」と称して、オンチップレンズ等の配置を補正することが、実施されている。具体的には、画素領域の周辺において配置されるオンチップレンズの位置が、受光面に対して、画素領域の中心側へシフトするように、オンチップレンズを設けることが実施されている。たとえば、画素領域にて並ぶ複数の光電変換部のピッチよりも、オンチップレンズのピッチが狭くなるように、各部を配置している(たとえば、特許文献3などを参照)。
また、固体撮像装置では、光電変換部が設けられた半導体基板の界面準位に起因して暗電流が発生することを抑制して画像品質を向上させるために、光電変換部をHAD(Hole Accumulation Diode)構造にすることが提案されている。HAD構造では、n型の電荷蓄積領域の受光面上に正電荷蓄積(ホール)蓄積領域を形成することで、暗電流の発生を抑制している。そして、この正電荷蓄積領域を光電変換部の界面部分に形成するために、「負の固定電荷を有する膜」をピニング層として設けて、暗電流の発生を抑制することが提案されている。たとえば、酸化ハフニウム膜(HfO2膜)のような高誘電体膜を、「負の固定電荷を有する膜」として用いている(たとえば、特許文献4などを参照)。
また、暗電流の発生を抑制するために、「裏面照射型」の表面側に、制御ゲートを設け、その制御ゲートに負電圧を印加することが提案されている(たとえば、特許文献5などを参照)。その他、暗電流の発生を抑制するために、光を受光する受光面部分が開口した金属遮光膜に負電圧を印加することが提案されている(たとえば、特許文献6などを参照)
このように、固体撮像装置においては、撮像画像の画像品質を向上させるために、種々の技術が提案されている。
固体撮像装置においては、さらに、撮像画像の画像品質などを向上させることが望まれている。
したがって、本技術は、撮像画像の画像品質などを向上可能な、固体撮像装置、および、その製造方法、電子機器を提供する。
本技術の固体撮像装置および電子機器は、半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応して、複数が前記半導体基板の内部に設けられており、入射光を受光面で受光する光電変換部と、前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に設けられている画素分離部とを有し、前記画素分離部は、前記半導体基板の前記入射面側に形成されたトレンチの内部に設けられている第1遮光部と、前記半導体基板の前記入射面側の面上であって、前記第1遮光部の前記入射面側に設けられている第2遮光部とを少なくとも含み、前記第2遮光部は、前記画素領域の中心よりも周辺において、当該第2遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている。
本技術の固体撮像装置の製造方法は、入射光を受光面で受光する光電変換部を、半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応するように、前記半導体基板の内部に複数設ける光電変換部形成工程と、前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に画素分離部を設ける画素分離部形成工程とを有し、前記画素分離部形成工程では、前記半導体基板の前記画素分離部において前記入射面側に形成されたトレンチの内部に第1遮光部を設けると共に、前記半導体基板の前記入射面側の面上であって前記第1遮光部の前記入射面側に第2遮光部を少なくとも設け、前記第2遮光部の形成工程では、前記画素領域の中心よりも周辺において、前記第2遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように、前記第2遮光部を形成する。
本技術においては、半導体基板の画素分離部に形成されたトレンチの内部に第1遮光部を設けると共に、その第1遮光部の入射面側に第2遮光部を設ける。ここでは、画素領域の中心よりも周辺において、第2遮光部の中心が、画素分離部の中心に対して、画素領域の周辺の側へ多くシフトするように、第2遮光部を形成する。つまり、すくなくとも第2遮光部について「瞳補正」を実施する。
本技術によれば、撮像画像の画像品質等を向上可能な、固体撮像装置、および、その製造方法、電子機器を提供することができる。
実施形態について、図面を参照して説明する。
なお、説明は、下記の順序で行う。
1.実施形態1(画素分離部の遮光膜の上部を「瞳補正」する場合)
2.実施形態2(画素分離部の遮光膜の上部を「瞳補正」する場合)
3.実施形態3(画素分離部の遮光膜の上部を「瞳補正」する場合)
4.実施形態4(画素分離部に拡散層を設ける場合)
5.実施形態5(画素分離部の遮光膜の上部および下部を「瞳補正」する場合)
6.実施形態6(画素分離部の遮光膜の上部および下部を「瞳補正」する場合)
7.実施形態7(画素分離部の遮光膜の上部および下部を「瞳補正」する場合)
8.実施形態8(画素分離部の遮光膜を貫通させる場合)
9.実施形態9(画素分離部の遮光膜を貫通させる場合)
10.その他
1.実施形態1(画素分離部の遮光膜の上部を「瞳補正」する場合)
2.実施形態2(画素分離部の遮光膜の上部を「瞳補正」する場合)
3.実施形態3(画素分離部の遮光膜の上部を「瞳補正」する場合)
4.実施形態4(画素分離部に拡散層を設ける場合)
5.実施形態5(画素分離部の遮光膜の上部および下部を「瞳補正」する場合)
6.実施形態6(画素分離部の遮光膜の上部および下部を「瞳補正」する場合)
7.実施形態7(画素分離部の遮光膜の上部および下部を「瞳補正」する場合)
8.実施形態8(画素分離部の遮光膜を貫通させる場合)
9.実施形態9(画素分離部の遮光膜を貫通させる場合)
10.その他
<1.実施形態1>
(A)装置構成
(A−1)カメラの要部構成
図1は、実施形態1において、カメラの構成を示す構成図である。
(A)装置構成
(A−1)カメラの要部構成
図1は、実施形態1において、カメラの構成を示す構成図である。
図1に示すように、カメラ40は、固体撮像装置1と、光学系42と、制御部43と、信号処理部44とを有する。
カメラ40において、固体撮像装置1は、光学系42を介して被写体像として入射する入射光Hを撮像面PSで受光し光電変換して信号電荷を生成する。ここでは、固体撮像装置1は、制御部43から出力される制御信号に基づいて駆動し、生成した信号電荷を読み出して、電気信号を出力する。
光学系42は、結像レンズや絞りなどの光学部材を含み、入射光Hを、固体撮像装置1の撮像面PSへ集光するように配置されている。
制御部43は、各種の制御信号を固体撮像装置1と信号処理部44とに出力し、固体撮像装置1と信号処理部44とを制御して駆動させる。
信号処理部44は、固体撮像装置1から出力された電気信号をローデータとして信号処理を実施することによって、被写体像についてデジタル画像を生成するように構成されている。
本実施形態では、図1に示すように、撮像面PSの中心部分においては、光学系42から出射される光線H1が、撮像面PSに対して垂直な角度で、入射光Hとして入射する。一方で、撮像面PSの周辺部分においては、主光線H2が、撮像面PSに対して垂直な方向に対して傾斜した角度で、入射光Hとして入射する。ここでは、撮像面PSの中心から周囲へ向かって入射光の主光線H2が傾斜する。これは、後述の光学系42を構成する絞りによって形成される射出瞳距離が有限であることに起因する。
(A−2)固体撮像装置の要部構成
固体撮像装置1の全体構成について説明する。
固体撮像装置1の全体構成について説明する。
図2は、実施形態1において、固体撮像装置の全体構成を示す図である。
本実施形態の固体撮像装置1は、CMOS型イメージセンサであり、図2に示すように、半導体基板101を含む。半導体基板101においては、たとえば、単結晶シリコン基板が薄膜化されたものであり、画素領域PAと、周辺領域SAとが面に設けられている。
画素領域PAは、図2に示すように、矩形形状であり、複数の画素Pが水平方向xと垂直方向yとのそれぞれに等間隔で配置されている。つまり、画素Pがマトリクス状に並んでいる。
画素領域PAにおいて、画素Pは、入射光を受光して信号電荷を生成するように構成されている。そして、その生成した信号電荷が、画素トランジスタ(図示なし)によって読み出されて電気信号として出力される。画素Pの詳細な構成については、後述する。
周辺領域SAは、図2に示すように、画素領域PAの周囲に位置している。そして、この周辺領域SAにおいては、周辺回路が設けられている。
具体的には、図2に示すように、垂直駆動回路13と、カラム回路14と、水平駆動回路15と、外部出力回路17と、タイミングジェネレータ(TG)18と、シャッター駆動回路19とが、周辺回路として設けられている。
垂直駆動回路13は、図2に示すように、周辺領域SAにおいて、画素領域PAの側部に設けられており、画素領域PAの画素Pを行単位で選択して駆動させるように構成されている。
カラム回路14は、図2に示すように、周辺領域SAにおいて、画素領域PAの下端部に設けられており、列単位で画素Pから出力される信号について信号処理を実施する。ここでは、カラム回路14は、CDS(Correlated Double Sampling;相関二重サンプリング)回路(図示なし)を含み、固定パターンノイズを除去する信号処理を実施する。
水平駆動回路15は、図2に示すように、カラム回路14に電気的に接続されている。水平駆動回路15は、たとえば、シフトレジスタを含み、カラム回路14において画素Pの列ごとに保持されている信号を、順次、外部出力回路17へ出力させる。
外部出力回路17は、図2に示すように、カラム回路14に電気的に接続されており、カラム回路14から出力された信号について信号処理を実施後、外部へ出力する。外部出力回路17は、AGC(Automatic Gain Control)回路17aとADC回路17bとを含む。外部出力回路17においては、AGC回路17aが信号にゲインをかけた後に、ADC回路17bがアナログ信号からデジタル信号へ変換して、外部へ出力する。
タイミングジェネレータ18は、図2に示すように、垂直駆動回路13、カラム回路14、水平駆動回路15,外部出力回路17,シャッター駆動回路19のそれぞれに電気的に接続されている。タイミングジェネレータ18は、各種のタイミング信号を生成し、垂直駆動回路13、カラム回路14、水平駆動回路15,外部出力回路17,シャッター駆動回路19に出力することで、各部について駆動制御を行う。
シャッター駆動回路19は、画素Pを行単位で選択して、画素Pにおける露光時間を調整するように構成されている。
(A−3)固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置の詳細内容について説明する。
本実施形態にかかる固体撮像装置の詳細内容について説明する。
図3〜図7は、実施形態1において、固体撮像装置の要部を示す図である。
図3は、画素Pの断面図である。図3では、図2に示す画素領域PAの中心部分に配置された一の画素であって、X1−X2部分を示している。
図4は、画素Pの上面図であり、図2に示す画素領域PAの中心部分に配置された4つの画素Pを示している。図4では、説明の都合で、破線などの実線以外の線を用いて、各部材を示している部分がある。
図5は、画素分離部301の断面図である。図6は、画素分離部301の上面図である。図5,図6において、(a)は、図2に示す画素領域PAの中心部分に配置された画素Pの間の画素分離部301であって、X1C−X2C部分を示している。これに対して、(b)は、図2に示す画素領域PAの周辺部分に配置された画素Pの間の画素分離部301であって、X1S−X2S部分を示している。つまり、図5,図6では、水平方向xに並ぶ一対の画素Pの間に設けられた画素分離部301を示している。図示を省略しているが、垂直方向yに並ぶ一対の画素Pの間に設けられた画素分離部301についても、図5,図6と同様な形態で設けられている。
また、図7は、画素Pの回路構成を示している。
図3に示すように、固体撮像装置1は、半導体基板101の内部にフォトダイオード21が設けられている。ここでは、薄膜化された単結晶シリコンの半導体基板101に設けられている。
半導体基板101の裏面(図3では上面)には、カラーフィルタCF、マイクロレンズMLなどの部材が設けられている。
これに対して、半導体基板101の表面(図3では、下面)には、図3では図示していないが、図7に示す画素トランジスタTrが設けられている。そして、図3に示すように、その画素トランジスタTrを被覆するように配線層111が設けられており、配線層111において、半導体基板101の側に対して反対側の面には、支持基板SSが設けられている。
つまり、本実施形態の固体撮像装置1は、「裏面照射型CMOSイメージセンサ」であって、裏面(上面)側から入射する入射光Hを、フォトダイオード21が受光し、カラー画像を撮像によって生成するように構成されている。
各部の詳細について順次説明する。
(a)フォトダイオード21について
固体撮像装置1において、フォトダイオード21は、図2に示した複数の画素Pに対応するように、複数が画素領域PAに配置されている。つまり、撮像面(xy面)において、水平方向xと、この水平方向xに対して直交する垂直方向yとのそれぞれに並んで設けられている。
固体撮像装置1において、フォトダイオード21は、図2に示した複数の画素Pに対応するように、複数が画素領域PAに配置されている。つまり、撮像面(xy面)において、水平方向xと、この水平方向xに対して直交する垂直方向yとのそれぞれに並んで設けられている。
フォトダイオード21は、入射光Hを受光面JSで受光し光電変換することによって信号電荷を生成して蓄積するように、複数が半導体基板101の内部に間を隔てて設けられている。
ここでは、図3に示すように、半導体基板101の裏面(図3では上面)側から入射する入射光Hをフォトダイオード21が受光する。フォトダイオード21の上方には、図3に示すように、平坦化膜HT,カラーフィルタCF,マイクロレンズMLが設けられており、各部を順次介して入射した入射光Hを、受光面JSで受光して光電変換が行われる。
図3に示すように、フォトダイオード21は、半導体基板101内に設けられている。
たとえば、フォトダイオード21は、n型半導体領域101nが、電荷(ここでは、電子)を蓄積する電荷蓄積領域として形成されている。フォトダイオード21においては、n型半導体領域101nは、半導体基板101のp型半導体領域101pa,101pcの内部に設けられている。ここでは、n型半導体領域101nにおいて、半導体基板101の裏面(上面)側には、p型半導体領域101pcが設けられている。そして、n型半導体領域101nにおいて、半導体基板101の表面(下面)側には、裏面(上面)側よりも不純物濃度が高いp型半導体領域101pcが設けられている。つまり、フォトダイオード21は、HAD構造であり、n型半導体領域101nの上面側と下面側との各界面において、暗電流が発生することを抑制するように、p型半導体領域101pa,101pcが形成されている。
図3に示すように、複数の画素Pの間を電気的に分離する画素分離部301が設けられており、フォトダイオード21は、この画素分離部301で区画された画素Pの領域内に設けられている。たとえば、図4に示すように、画素分離部301が複数の画素Pの間に介在するように格子状に形成されており、フォトダイオード21は、この画素分離部301で区画された画素Pの領域内に形成されている。
そして、図7に示すように、各フォトダイオード21は、アノードが接地されており、蓄積した信号電荷(ここでは、電子)が、画素トランジスタTrによって読み出され、電気信号として垂直信号線27へ出力されるように構成されている。
(b)カラーフィルタCFについて
固体撮像装置1において、カラーフィルタCFは、図3に示すように、半導体基板101の裏面(図3では上面)の側に設けられている。
固体撮像装置1において、カラーフィルタCFは、図3に示すように、半導体基板101の裏面(図3では上面)の側に設けられている。
ここでは、図3に示すように、半導体基板101の裏面(上面)を被覆するように、平坦化膜HTが光透過材料で形成されており、その平坦化膜HTを介して、半導体基板101の裏面(上面)に、カラーフィルタCFが形成されている。
カラーフィルタCFは、図4に示すように、赤色フィルタ層CFRと、緑色フィルタ層CFGと、青色フィルタ層CFBとを含む。赤色フィルタ層CFRと、緑色フィルタ層CFGと、青色フィルタ層CFBとのそれぞれは、隣接して配置されており、いずれかが、複数の画素Pのそれぞれに対応して設けられている。
ここでは、図4に示すように、赤色フィルタ層CFRと、緑色フィルタ層CFGと、青色フィルタ層CFBとのそれぞれが、ベイヤー配列で並ぶように配置されている。すなわち、複数の緑色フィルタ層CFGが市松状になるように、対角方向へ並んで配置されている。そして、赤色フィルタ層CFRと青色フィルタ層CFBとが、複数の緑色フィルタ層CFGにおいて、対角方向に並ぶように配置されている。
カラーフィルタCFにおいて、赤色フィルタ層CFRは、赤色に対応する波長帯域(たとえば、625〜740nm)で光透過率が高い。つまり、赤色フィルタ層CFRは、入射光Hが赤色光として受光面JSへ透過するように形成されている。
また、カラーフィルタCFにおいて、緑色フィルタ層CFGは、緑色に対応する波長帯域(たとえば、500〜565nm)で光透過率が高い。つまり、緑色フィルタ層CFGは、赤色フィルタ層CFRよりも短い波長範囲の光について光透過率が高く、入射光Hが緑色光として受光面JSへ透過するように形成されている。
また、カラーフィルタCFにおいて、青色フィルタ層CFBは、青色に対応する波長帯域(たとえば、450〜485nm)で光透過率が高い。つまり、青色フィルタ層CFBは、緑色フィルタ層CFGよりも短い波長範囲の光について光透過率が高く、入射光が青色光として受光面JSへ透過するように形成されている。
このように、カラーフィルタCFは、互いに異なる波長範囲の光について透過率が高い複数種のフィルタ層CFR,CFG,CFBが、複数の画素Pのそれぞれに対応し、互いに隣接して配置されている。
(c)マイクロレンズMLについて
固体撮像装置1において、マイクロレンズMLは、図3に示すように、半導体基板101の裏面(図3では上面)の側において、カラーフィルタCFの上面に設けられている。
固体撮像装置1において、マイクロレンズMLは、図3に示すように、半導体基板101の裏面(図3では上面)の側において、カラーフィルタCFの上面に設けられている。
マイクロレンズMLは、各画素Pに対応するように複数が配置されている。マイクロレンズMLは、半導体基板101の裏面側において凸状に突き出した凸レンズであり、各画素Pのフォトダイオード21へ入射光Hを集光するように構成されている。たとえば、マイクロレンズMLは、樹脂などの有機材料を用いて形成されている。
(d)画素分離部301について
固体撮像装置1において、画素分離部301は、図3,図4に示すように、複数の画素Pの間を区画するように形成されている。そして、画素分離部301は、複数の画素Pのそれぞれの間を電気的に分離している。つまり、半導体基板301の内部において、各画素Pのフォトダイオード21の間を電気的に分離している。
固体撮像装置1において、画素分離部301は、図3,図4に示すように、複数の画素Pの間を区画するように形成されている。そして、画素分離部301は、複数の画素Pのそれぞれの間を電気的に分離している。つまり、半導体基板301の内部において、各画素Pのフォトダイオード21の間を電気的に分離している。
図3に示すように、画素分離部301においては、フォトダイオード21の電荷蓄積領域を構成するn型半導体領域101nの間に、p型半導体領域101pa,101pcが設けられている。
そして、図3に示すように、画素分離部301においては、半導体基板101において入射光Hが入射する裏面(上面)の側であって、フォトダイオード21の側部に位置する部分に、トレンチTRが設けられている。
そして、図3に示すように、画素分離部301は、絶縁層311と、遮光層313とを含み、これらの各部が、上記のトレンチTRの内部に設けられている。
図4に示すように、画素分離部301は、平面形状が格子状であって、複数の画素Pの間に介在している。そして、この画素分離部301に、平面形状が格子状になるように、トレンチTRが形成されている。そして、この格子状の画素分離部301で区画された矩形の領域内に、フォトダイオード21が形成されている。
具体的には、図4に示すように、画素分離部301は、水平方向xに並ぶ一対の画素Pの間において、その水平方向xに直交する垂直方向yへ直線状に延在するように設けられている。これと共に、画素分離部301は、垂直方向yに並ぶ一対の画素Pの間において、水平方向xへ直線状に延在するように設けられている。
そして、図4に示すように、トレンチTRは、画素分離部301と同様に、水平方向xに並ぶ一対の画素Pの間において、垂直方向yへ延在すると共に、垂直方向yに並ぶ一対の画素Pの間において、水平方向xへ延在するように設けられている。絶縁層311と、遮光層313についても、画素分離部301、トレンチTRと同様に、各画素Pの間において、垂直方向yおよび水平方向xへ延在するように設けられている。
図5,図6に示すように、画素分離部301は、画素領域PA(図2参照)の中心に位置する部分((a)の場合)と、画素領域PAの周辺に位置する部分((b)の場合)とにおいて、一部が異なる態様で形成されている。
図5,図6に示すように、画素分離部301において、トレンチTRは、画素領域PA(図2参照)の中心部分((a)の場合)と、画素領域PAの周辺部分((b)の場合)とにおいて、同様に形成されている。
具体的には、図5に示すように、トレンチTRは、水平方向xと深さ方向zとに沿った面(xz面)の断面が、テーパー状であって、半導体基板101の裏面(上面)側の幅TH2が、表面(下面)側の幅TH1よりも広くなるように形成されている。また、トレンチTRは、図5に示すように、この断面が、深さ方向zに沿った軸に対して対称になるように形成されている。
そして、図6に示すように、トレンチTRは、垂直方向yへ側面が延在するように形成されている。
本実施形態では、図5,図6の(a)で示すように、画素領域PA(図2参照)の中心部分では、トレンチTRは、一対の画素Pの間において、水平方向xにおける中心軸が、画素分離部301の水平方向xにおける中心軸301CXに一致している。(b)に示すように、画素領域PA(図2参照)の周辺部分についても、トレンチTRは、一対の画素Pの間において、水平方向xにおける中心軸が、画素分離部301の水平方向xにおける中心軸301CXに一致するように形成されている。
そして、図5,図6に示すように、半導体基板101の裏面(上面)側に形成されたトレンチTRの内面を被覆するように、絶縁層311が設けられている。絶縁層311は、画素領域PA(図2参照)の中心部分((a)の場合)と、画素領域PAの周辺部分((b)の場合)とにおいて、同様に形成されている。
そして、図5,図6に示すように、絶縁層311で内面が被覆されたトレンチTRの内部を埋め込むように、遮光層313が設けられている。遮光層313は、画素領域PA(図2参照)の中心部分((a)の場合)と、画素領域PAの周辺部分((b)の場合)とにおいて、一部が異なる態様で形成されている。
図5,図6では、水平方向xに並ぶ一対の画素Pの間に設けられた画素分離部301について示したが、垂直方向yに並ぶ一対の画素Pの間に設けられた画素分離部301についても、これと同様に形成されている。
画素分離部301を構成する各部の詳細について説明する。
(d−1)絶縁層311
絶縁層311は、図3に示すように、画素分離部301に設けられている。
絶縁層311は、図3に示すように、画素分離部301に設けられている。
ここでは、絶縁層311は、トレンチTRの内側であって、側面および底面を被覆するように形成されている。
これと共に、絶縁層311は、図3に示すように、画素分離部301の他に、半導体基板101の裏面(上面)において、入射光Hが入射する受光面JSを被覆するように形成されている。
本実施形態においては、絶縁層311は、図3に示すように、第1絶縁膜311Aと第2絶縁膜311Bとを含む。
第1絶縁膜311Aは、図3に示すように、画素分離部301においては、トレンチTRの内側であって、側面および底面を被覆するように形成されている。また、第1絶縁膜311Aは、図3に示すように、半導体基板101の裏面(上面)において、入射光Hが入射する受光面JSを被覆するように形成されている。
第2絶縁膜311Bは、図3に示すように、画素分離部301では、トレンチTRの内側において、第1絶縁膜311Aを介して、トレンチTRの側面および底面を被覆するように形成されている。また、第2絶縁膜311Bは、図3に示すように、半導体基板101の裏面(上面)において、第1絶縁膜311Aを介在して、受光面JSを被覆するように形成されている。
図5,図6に示すように、第1絶縁膜311Aおよび第2絶縁膜311Bは、画素領域PA(図2参照)の中心部分((a)の場合)と、画素領域PAの周辺部分((b)の場合)とにおいて、同様に形成されている。
第1絶縁膜311Aと第2絶縁膜311Bとのそれぞれは、SiO2,SiN,Low−k材料(SiOC,SiLK)などの絶縁材料を用いて形成されている。
ここでは、第1絶縁膜311Aは、屈折率が、第2絶縁膜311Bと、半導体基板101との間の材料を用いて形成されることが好適である。つまり、トレンチTR内において、順次、屈折率が低くなるように、第1絶縁膜311Aと第2絶縁膜311Bとを積層することが好適である。このようにすることで、半導体基板101の側からトレンチTRへ進行する光が、その界面で反射されることを好適に防止できる。
なお、絶縁層311については、第1絶縁膜311Aと第2絶縁膜311Bとの2つの膜で構成する場合について説明したが、これに限定されない。絶縁膜311を3以上の複数の膜で構成しても良い。この他に、絶縁層311を単一の材料で構成していも良い。
(d−2)遮光層313
遮光層313は、図3,図4に示すように、画素分離部301に設けられている。
遮光層313は、図3,図4に示すように、画素分離部301に設けられている。
本実施形態においては、遮光層313は、図3,図4に示すように、第1遮光部313Aと、第2遮光部313Bとを含み、第1遮光部313Aと、第2遮光部313Bとが一体になるように設けられている。
遮光層313のうち、第1遮光部313Aは、図3に示すように、絶縁層311を介して、トレンチTRの内部を埋め込むように形成されている。第1遮光部313Aは、半導体基板101の裏面(上面)において、トレンチTRが設けられた部分の範囲内に設けられている。
ここでは、第1遮光部313Aは、図3に示すように、水平方向xと深さ方向zとに沿った面(xz面)の断面が、テーパー状になるように形成されている。つまり、図5(a)に示すように、半導体基板101の裏面(上面)側の幅HA2が、表面(下面)側の幅HA1よりも広くなるように、第1遮光部313Aが形成されている。また、第1遮光部313Aは、この断面が、深さ方向zに沿った軸に対して対称になるように形成されている。
図5,図6に示すように、第1遮光部313Aは、画素領域PA(図2参照)の中心部分((a)の場合)と、画素領域PAの周辺部分((b)の場合)とにおいて、同様に形成されている。
具体的には、図5,図6の(a)に示すように、画素領域PAの中心部分では、第1遮光部313Aは、水平方向xに並ぶ一対の画素Pの間において、水平方向xにおける中心軸が、画素分離部301の水平方向xにおける中心軸301CXに一致している。
また、図5,図6の(b)に示すように、画素領域PAの周辺部分についても、第1遮光部313Aは、水平方向xにおける中心軸が、画素分離部301の水平方向xにおける中心軸301CXに一致するように形成されている。
遮光層313のうち、第2遮光部313Bは、図3に示すように、絶縁層311を介して、半導体基板101の裏面(上面)の上方に形成されている。第2遮光部313Bは、下面が第1遮光部313Aの上面と連結されている。また、第2遮光部313Bは、絶縁層311で被覆された半導体基板101の裏面(上面)の上方に、凸状に突出するように設けられている。第2遮光部313Bは、半導体基板101の裏面(上面)において、トレンチTRが設けられた部分の範囲内に設けられている。
ここでは、第2遮光部313Bは、図3に示すように、水平方向xに隣接して並ぶ一対の画素Pの間においては、水平方向xと深さ方向zとに沿った面(xz面)の断面が、矩形状になるように形成されている。そして、第2遮光部313Bは、図5(a)に示すように、水平方向xにおける幅HBが、第1遮光部313Aの幅HB1,HB2よりも広くなるように形成されている。また、第2遮光部313Bは、この断面が、深さ方向zに沿った軸に対して対称になるように形成されている。
図5,図6に示すように、第2遮光部313Bは、画素領域PA(図2参照)の中心部分((a)の場合)と、画素領域PAの周辺部分((b)の場合)とにおいて、互いに異なった位置に形成されている。
具体的には、図5,図6の(a)で示すように、画素領域PA(図2参照)の中心部分では、第2遮光部313Bは、断面(xz面)の水平方向xにおける中心軸が、画素分離部301の水平方向xにおける中心軸301CXに一致するように形成されている。
一方で、図5,図6の(b)に示すように、画素領域PA(図2参照)の周辺部分では、第2遮光部313Bは、この断面(xz面)の水平方向xにおける中心軸313BCXが、画素分離部301の水平方向xにおける中心軸301CXに一致していない。ここでは、第2遮光部313Bの中心軸313BCXが、画素分離部301の中心軸301CXよりも、画素領域PAの周辺側(図2参照。図5では右側)へシフトするように、第2遮光部313Bが形成されている。すなわち、第2遮光部313Bの中心軸313BCXと、画素分離部301の中心軸301CXとの間が、水平方向xにおいて所定のシフト量Dxで離れるように、第2遮光部313Bが形成されている。
このように、遮光層313のうち、第1遮光部313Aについては、いわゆる「瞳補正」が実施されておらず、第2遮光部313Bについては、「瞳補正」が実施されている。つまり、第1遮光部313Aのシフト量がゼロであるので、第1遮光部313Aのシフト量よりも、第2遮光部313Bのシフト量Dxが大きくなるように、第2遮光部313Bが形成されている。
本実施形態では、画素領域PAを中心部と、その周辺部とに区画し、画素領域PAを中心部については、図5,図6の(a)のように、第2遮光部313Bを設け、周辺部については、図5,図6の(b)のように、第2遮光部313Bを設けている。具体的には、画素領域PAの中心部では、図5(a)に示すように、水平方向xに等間隔で並ぶ第2遮光部313BのピッチPBcが、水平方向xに等間隔で並ぶ画素分離部301のピッチPGと同じになるように形成されている。つまり、図6(a)に示すように、第2遮光部313Bのうち垂直方向yへ延在する部分が水平方向xに並んだピッチPBcと、画素分離部301のうち垂直方向yへ延在する部分が水平方向xに並んだピッチPGとが、互いに同じである。これに対して、画素領域PAを周辺部では、図5(b)に示すように、水平方向xに等間隔で並ぶ第2遮光部313BのピッチPBsが、水平方向xに等間隔で並ぶ画素分離部301のピッチPGよりも広くなるように形成されている。つまり、図6(b)に示すように、第2遮光部313Bのうち垂直方向yへ延在する部分が水平方向xに並んだピッチPBcは、画素分離部301のうち垂直方向yへ延在する部分が水平方向xに並んだピッチPGよりも広い。図示を省略しているが、垂直方向yにおいても、これと同様に、第2遮光部313Bを設けている。
この他に、第2遮光部313Bについて、画素領域PAの中心から周辺へ向かうに伴って、第2遮光部313Bの中心軸313BCXと、画素分離部301の中心軸301CXとの間のシフト量Dxが大きくなるように形成してもよい。具体的には、水平方向xに並ぶ複数の画素Pの間の各画素分離部301に設けられる第2遮光部313Bのそれぞれについて、その水平方向xにおけるピッチが、その画素分離部301のピッチよりも広くなるように形成する。また、垂直方向yに並ぶ複数の画素Pの間の各画素分離部301に設けられる第2遮光部313Bのそれぞれについて、その垂直方向yにおけるピッチが、その画素分離部301のピッチよりも広くなるように形成する。すなわち、画素領域PAにおいて一対の画素Pの間のそれぞれに設けた画素分離部301と第2遮光部313とについて、その画素分離部301よりも第2遮光部313の方が広いピッチで等間隔に並ぶように形成する。
上記の遮光層313は、光を反射することで遮光する遮光材料を用いて形成されている。たとえば、Ti,TiN,W,Alなどの金属材料を用いて、遮光層313が形成されている。
本実施形態では、第1遮光部313Aと第2遮光部313Bとが同一材料であって、両者が一体になるように形成したが、これに限定されない。第1遮光部313Aと第2遮光部313Bとを互いに異なる材料で形成しても良い。つまり、遮光層313は、積層構造であってもよい。
(e)画素トランジスタTrについて
固体撮像装置1において、画素トランジスタTrは、図2に示した複数の画素Pに対応するように複数が設けられている。
固体撮像装置1において、画素トランジスタTrは、図2に示した複数の画素Pに対応するように複数が設けられている。
画素トランジスタTrは、図7に示すように、転送トランジスタ22と増幅トランジスタ23と選択トランジスタ24とリセットトランジスタ25とを含み、フォトダイオード21から信号電荷を読み出して電気信号として出力するように構成されている。
画素トランジスタTrを構成する各トランジスタ22〜25は、図3では図示していないが、半導体基板101において配線層111が設けられる表面に設けられている。たとえば、各トランジスタ22〜25は、NチャネルのMOSトランジスタであって、各ゲートが、たとえば、ポリシリコンを用いて形成されている。そして、各トランジスタ22〜25は、配線層111で被覆されている。
画素トランジスタTrにおいて、転送トランジスタ22は、図7に示すように、フォトダイオード21で生成された信号電荷を、フローティング・ディフュージョンFDに転送するように構成されている。具体的には、転送トランジスタ22は、図7に示すように、フォトダイオード21のカソードと、フローティング・ディフュージョンFDとの間に設けられている。そして、転送トランジスタ22は、ゲートに転送線26が電気的に接続されている。転送トランジスタ22では、転送線26からゲートに送信される転送信号TGに基づいて、フォトダイオード21において蓄積された信号電荷を、フローティング・ディフュージョンFDに転送する。
画素トランジスタTrにおいて、増幅トランジスタ23は、図7に示すように、フローティング・ディフュージョンFDにおいて、電荷から電圧へ変換された電気信号を増幅して出力するように構成されている。具体的には、増幅トランジスタ23は、図7に示すように、ゲートが、フローティング・ディフュージョンFDに電気的に接続されている。また、増幅トランジスタ23は、ドレインが電源供給線Vddに電気的に接続され、ソースが選択トランジスタ24に電気的に接続されている。増幅トランジスタ23は、選択トランジスタ24がオン状態になるように選択されたときには、定電流源Iから定電流が供給されて、ソースフォロアとして動作する。このため、増幅トランジスタ23では、選択トランジスタ24に選択信号が供給されることによって、フローティング・ディフュージョンFDにおいて、電荷から電圧へ変換された電気信号が増幅される。
画素トランジスタTrにおいて、選択トランジスタ24は、図7に示すように、選択信号に基づいて、増幅トランジスタ23によって出力された電気信号を、垂直信号線27へ出力するように構成されている。具体的には、選択トランジスタ24は、図7に示すように、選択信号が供給されるアドレス線28にゲートが接続されている。そして、選択トランジスタ24は、選択信号が供給された際にはオン状態になり、上記のように増幅トランジスタ23によって増幅された出力信号を、垂直信号線27に出力する。
画素トランジスタTrにおいて、リセットトランジスタ25は、図7に示すように、リセットトランジスタ25は、増幅トランジスタ23のゲート電位をリセットするように構成されている。具体的には、リセットトランジスタ25は、図7に示すように、リセット信号が供給されるリセット線29にゲートが電気的に接続されている。また、リセットトランジスタ25は、ドレインが電源供給線Vddに電気的に接続され、ソースがフローティング・ディフュージョンFDに電気的に接続されている。そして、リセットトランジスタ25は、リセット線29から送信されたリセット信号に基づいて、フローティング・ディフュージョンFDを介して、増幅トランジスタ23のゲート電位を、電源電圧にリセットする。
図8は、実施形態1において、撮像を実施する際に、画素Pの画素トランジスタTrへ送信する制御信号を示すタイミングチャートである。
図8において、(a)は、選択トランジスタ24のゲートへ入力する選択信号SELを示している。そして、(b)は、リセットトランジスタ25のゲートへ入力するリセット信号RSTを示している。そして、(c)は、転送トランジスタ22のゲートへ入力する転送信号TGを示している。(図7参照)。
図8に示すように、撮像を実施する際には、第1の時点t1において、選択信号SELをハイレベルとして、選択トランジスタ24をオン状態にする。そして、第2の時点t2において、リセット信号RSTをハイレベルとして、リセットトランジスタ25をオン状態にする。これにより、増幅トランジスタ23のゲート電位をリセットする(図7参照)。
そして、図8に示すように、第3の時点t3においては、リセット信号RSTをローレベルにして、リセットトランジスタ25をオフ状態にする。そして、この後、リセットレベルに対応した電圧を、出力信号として、カラム回路14へ読み出す(図2,図7参照)。
そして、図8に示すように、第4の時点t4においては、転送信号TGをハイレベルにして、転送トランジスタ22をオン状態にする。これにより、フォトダイオード21で蓄積された信号電荷をフローティングディフュージョンFDへ転送する(図7参照)。
そして、図8に示すように、第5の時点t5においては、転送信号TGをローレベルにして、転送トランジスタ22をオフ状態にする。この後、その蓄積された信号電荷の量に応じた信号レベルの電圧を、出力信号として、カラム回路4へ読み出す(図2,図7参照)。
カラム回路14においては、先に読み出したリセットレベルの信号と、後に読み出した信号レベルの信号とを差分処理して信号を蓄積する(図2,図7参照)。
これにより、画素Pごとに設けられた各トランジスタのVthのバラツキ等によって発生する固定的なパターンノイズが、キャンセルされる。
上記のように画素Pを駆動する動作は、各トランジスタ22,24,25の各ゲートが、水平方向xに並ぶ複数の画素Pからなる行単位で接続されていることから、その行単位に並ぶ複数の画素Pについて同時に行われる。
具体的には、上述した垂直駆動回路13によって供給される選択信号によって、水平ライン(画素行)単位で垂直な方向に順次選択される。そして、タイミングジェネレータ18から出力される各種タイミング信号によって各画素Pのトランジスタが制御される。これにより、各画素における信号が垂直信号線27を通して画素Pの列毎にカラム回路14に読み出される(図2,図7参照)。
そして、カラム回路14で蓄積された信号が、水平駆動回路15によって選択されて、外部出力回路17へ順次出力される(図2,図7参照)。
そして、この撮像で得た信号を信号処理部44がローデータとして信号処理を実施して、デジタル画像を生成する(図1参照)。
(f)配線層111について
固体撮像装置1において、配線層111は、図3に示すように、半導体基板101のうち、カラーフィルタCF、マイクロレンズMLなどの各部が設けられた裏面(上面)とは反対側の表面(下面)に設けられている。
固体撮像装置1において、配線層111は、図3に示すように、半導体基板101のうち、カラーフィルタCF、マイクロレンズMLなどの各部が設けられた裏面(上面)とは反対側の表面(下面)に設けられている。
配線層111は、配線111hと絶縁層111zとを含み、絶縁層111z内において、配線111hが各素子に電気的に接続するように形成されている。配線層111は、いわゆる多層配線層であり、絶縁層111zを構成する層間絶縁膜と配線111hとが交互に複数回、積層されて形成されている。ここでは、配線111hは、図7で示した、転送線26,アドレス線28,垂直信号線27,リセット線29などの各配線として機能するように、複数が絶縁層111zを介して積層して形成されている。
そして、配線層111において、半導体基板101が位置する側に対して反対側の面には、支持基板SSが設けられている。たとえば、厚みが数百μmのシリコン半導体からなる基板が、支持基板SSとして設けられている。
(B)製造方法
上記の固体撮像装置1を製造する製造方法の要部について説明する。
上記の固体撮像装置1を製造する製造方法の要部について説明する。
図9〜図13は、実施形態1において、固体撮像装置の製造方法を示す図である。
各図は、図3と同様に、断面を示している。
本実施形態では、各図に示す工程(a)〜(e)を順次経て、図3等に示した固体撮像装置1について製造をする。
各工程の詳細について、順次、示す。
(a)フォトダイオード21等の形成
まず、図9に示すように、フォトダイオード21等の形成を実施する。
まず、図9に示すように、フォトダイオード21等の形成を実施する。
ここでは、単結晶シリコン半導体からなる半導体基板101の表面から不純物をイオン注入することで、フォトダイオード21等の各部を形成する。たとえば、半導体基板101の全面に、p型半導体領域101paを形成後、これよりも不純物濃度が高いp型半導体領域101pcを形成する。そして、半導体基板101においてフォトダイオード21を形成する部分に、n型半導体領域101nを形成する。
たとえば、下記の不純物濃度になるように、各部を形成する。
・p型半導体領域101paの不純物濃度:5.0x1016〜5.0x1017cm−3
・p型半導体領域101pcの不純物濃度:5.0x1017〜5.0x1018cm−3
・n型半導体領域101nの不純物濃度:5.0x1015〜5.0x1016cm−3
・p型半導体領域101paの不純物濃度:5.0x1016〜5.0x1017cm−3
・p型半導体領域101pcの不純物濃度:5.0x1017〜5.0x1018cm−3
・n型半導体領域101nの不純物濃度:5.0x1015〜5.0x1016cm−3
そして、その半導体基板101の表面に、画素トランジスタTr(図7では図示なし)を形成後、その画素トランジスタTrを被覆するように、配線層111を形成する。そして、配線層111の表面に支持基板SSを貼り合わせる。
この後、半導体基板101を、薄膜化する。たとえば、下記の条件になるように、薄膜化を実施することが好適である。
・薄膜化後の半導体基板101の厚み:2〜10μm
・方法:化学機械研磨(CMP)法(その他、ドライエッチング、ウットエッチングでも可。または、CMPとドライエッチング、ウエットエッチングの組み合わせでも良い。)
・薄膜化後の半導体基板101の厚み:2〜10μm
・方法:化学機械研磨(CMP)法(その他、ドライエッチング、ウットエッチングでも可。または、CMPとドライエッチング、ウエットエッチングの組み合わせでも良い。)
なお、SOI基板(図示無し)の半導体層にフォトダイオード21,画素トランジスタTr等の部材を形成し、上記と同様に、配線層111,支持基板SSを設けた後に、薄膜化処理を実施しても良い。
(b)トレンチTRの形成
つぎに、図10に示すように、トレンチTRを形成する。
つぎに、図10に示すように、トレンチTRを形成する。
ここでは、半導体基板101において、複数の画素Pの間に位置する画素分離部301に、トレンチTRを形成する。
たとえば、半導体基板101の裏面(上面)に、トレンチTRを形成する部分が開口したマスク(図示無し)を形成後、そのマスクを用いて、半導体基板101について加工することで、トレンチTRを形成する。たとえば、半導体基板101についてドライエッチング処理を実施して、トレンチTRを形成する。そして、そのマスクについて除去する。
本実施形態では、たとえば、下記の条件になるように、トレンチTRを形成することが好適である。
・下面側の幅TH1:100nm〜400nm
(幅TH1が100nm以下では、絶縁膜311を埋め込む際、絶縁膜311自身が有する自己応力によって欠陥発生確率が多くなる場合がある。また、幅TH1が広すぎると、フォトダイオード21の形成領域の面積が減少してしまい、飽和電子量が減少する。)
・上面側の幅TH2:200nm〜500nm
(幅TH2は、リソグラフィー解像で決まる。幅YH2は、例えばKrFを光源指定使用する露光機での値である。
・深さDT:100nm〜600nm
(混色が発生しやすい領域は、受光面JSからの深さDTが100nm〜500nmの位置に分布しており、その部分をトレンチTRで分断することで混色を抑制できる。)
・下面側の幅TH1:100nm〜400nm
(幅TH1が100nm以下では、絶縁膜311を埋め込む際、絶縁膜311自身が有する自己応力によって欠陥発生確率が多くなる場合がある。また、幅TH1が広すぎると、フォトダイオード21の形成領域の面積が減少してしまい、飽和電子量が減少する。)
・上面側の幅TH2:200nm〜500nm
(幅TH2は、リソグラフィー解像で決まる。幅YH2は、例えばKrFを光源指定使用する露光機での値である。
・深さDT:100nm〜600nm
(混色が発生しやすい領域は、受光面JSからの深さDTが100nm〜500nmの位置に分布しており、その部分をトレンチTRで分断することで混色を抑制できる。)
(c)第1絶縁膜311Aの形成
つぎに、図11に示すように、第1絶縁膜311Aを形成する。
つぎに、図11に示すように、第1絶縁膜311Aを形成する。
ここでは、図11に示すように、第1絶縁膜311Aについて、画素分離部301においてトレンチTRの内側であって、側面および底面を被覆するように形成する。これと共に、第1絶縁膜311Aについて、半導体基板101の裏面(上面)を被覆するように形成する。
たとえば、第1絶縁膜311Aについては、下記の条件で形成することが好適である。
・材料:HfO2(屈折率n=2.1),TaO(屈折率n=2.2)、ZrO2(屈折率ん=2.3)、Al2O3(屈折率n=2.1)
・厚み:40nmから60nm
・形成方法:アトミックレイヤーデポジッション(ALD)法、スパッタ法、金属有機気相CVD法(MOCVD法)
・材料:HfO2(屈折率n=2.1),TaO(屈折率n=2.2)、ZrO2(屈折率ん=2.3)、Al2O3(屈折率n=2.1)
・厚み:40nmから60nm
・形成方法:アトミックレイヤーデポジッション(ALD)法、スパッタ法、金属有機気相CVD法(MOCVD法)
(d)第2絶縁膜311Bの形成
つぎに、図12に示すように、第2絶縁膜311Bを形成する。
つぎに、図12に示すように、第2絶縁膜311Bを形成する。
ここでは、図12に示すように、第2絶縁膜311Bについて、トレンチTRの内側において、第1絶縁膜311Aを介して、トレンチTRの側面および底面を被覆するように形成する。これと共に、第2絶縁膜311Bについて、第1絶縁膜311Aを介在して半導体基板101の裏面(上面)を被覆するように形成する。
第2絶縁膜311Bについては、たとえば、下記の条件で形成することが好適である。
・材料:SiO2(屈折率n=1.5),SiOC(屈折率n=1.1)
・厚み:50nm〜500nm
・形成方法:スパッタ法、CVD法
・材料:SiO2(屈折率n=1.5),SiOC(屈折率n=1.1)
・厚み:50nm〜500nm
・形成方法:スパッタ法、CVD法
(e)遮光層313の形成
つぎに、図13に示すように、遮光層313を形成する。
つぎに、図13に示すように、遮光層313を形成する。
ここでは、図13に示すように、遮光層313を画素分離部301に設ける。
本実施形態においては、第1遮光部313Aと第2遮光部313Bとの両者が一体になるように、遮光層313を設ける。
具体的には、第1遮光部313Aが絶縁層311を介してトレンチTRの内部を埋め込まれると共に、第2遮光部313Bが絶縁層311を介して半導体基板101の裏面(上面)を被覆するように、遮光層313を形成する。
遮光層313の形成については、まず、光を遮光する遮光材料を、絶縁層311を介してトレンチTRの内部に埋め込むことで、第1遮光部313Aを形成する。そして、これと共に、光を遮光する遮光材料を、半導体基板101の裏面(上面)を被覆するように成膜する。そして、その半導体基板101の裏面(上面)を被覆する部分をパターン加工することで、第2遮光部313Bを形成する。
たとえば、下記の条件で、遮光層313を形成する。
・材料:Ti,Ti,W,Alなどの金属材料
・第1遮光部313Aの下面側の幅HA1:0nm〜50nm
(幅としての制限はなく、トレンチTRの形状と絶縁膜311の膜厚により決定される。)
・第1遮光部313Aの上面側の幅HA2:50〜200nm
(幅としての制限はなく、トレンチTRの形状と絶縁膜311の膜厚により決定される。)
・第1遮光部313Aの深さDA:100nm〜300nm
(半導体基板101の上面から第1遮光部313Aが配線層111の側に、50nm以上入り込んでいることで、光学的特性の改善が顕著に現れる。)
・第2遮光部313Bの幅HB:200nm〜300nm
・第2遮光部313B厚みTB:100nm〜500nm
(遮光層313に使用する金属材料と成膜方法により最適化される。指標としては、600nm〜800nmの光減衰率がー80dBになるように、この厚みが設定される。)
・材料:Ti,Ti,W,Alなどの金属材料
・第1遮光部313Aの下面側の幅HA1:0nm〜50nm
(幅としての制限はなく、トレンチTRの形状と絶縁膜311の膜厚により決定される。)
・第1遮光部313Aの上面側の幅HA2:50〜200nm
(幅としての制限はなく、トレンチTRの形状と絶縁膜311の膜厚により決定される。)
・第1遮光部313Aの深さDA:100nm〜300nm
(半導体基板101の上面から第1遮光部313Aが配線層111の側に、50nm以上入り込んでいることで、光学的特性の改善が顕著に現れる。)
・第2遮光部313Bの幅HB:200nm〜300nm
・第2遮光部313B厚みTB:100nm〜500nm
(遮光層313に使用する金属材料と成膜方法により最適化される。指標としては、600nm〜800nmの光減衰率がー80dBになるように、この厚みが設定される。)
また、図5,図6に示したように、第2遮光部313Bについては、画素領域PA(図2参照)の中心部分((a)の場合)と、画素領域PAの周辺部分((b)の場合)とにおいて、互いに異なった位置になるように形成する。
ここでは、画素領域PAの周辺部分においては、第2遮光部313Bの中心軸313BCXが、画素分離部301の中心軸301CXよりも、画素領域PAの周辺側(図2参照。図5(b)では右側)へシフトするように、第2遮光部313Bを形成する。すなわち、第2遮光部313Bの中心軸313BCXと、画素分離部301の中心軸301CXとの間が、水平方向xにおいて所定のシフト量Dxで離れるように、第2遮光部313Bを形成する。
このように、第2遮光部313Bについては、いわゆる「瞳補正」を実施して形成する。
たとえば、シフト量Dxは、画素Pのサイズ及びマイクロレンズMLと受光面JSとの距離で決定される。シフト量Dxの算出は、たとえば、光線追跡方法やFDTD法を用いて実施される。
(f)カラーフィルタCF,マイクロレンズMLの形成
つぎに、図3に示したように、カラーフィルタCF,マイクロレンズMLの各部材を形成する。
つぎに、図3に示したように、カラーフィルタCF,マイクロレンズMLの各部材を形成する。
ここでは、遮光層313が設けられた半導体基板101の裏面(上面)に、平坦化膜HTを形成する。
この後、カラーフィルタCFを形成する。
たとえば、顔料や染料などの色素と感光性樹脂とを含む塗布液を、スピンコート法などのコーティング方法によって塗布して塗膜を形成後、リソグラフィ技術によって、その塗膜をパターン加工する。このようにして、各フィルタ層CFR,CFG,CFBを形成することで、カラーフィルタCFを設ける。
この後、カラーフィルタCFの上面に、マイクロレンズMLを設ける。
たとえば、感光性樹脂膜をフォトリソグラフィ技術でパターン加工した後に、リフロー処理でレンズ形状に変形させることで、マイクロレンズMLを形成する。この他に、レンズ材膜上にレンズ形状のレジストパターンを形成後、そのレジストパターンをマスクとしてエッチバック処理を実施することで、マイクロレンズMLを形成しても良い。
このように各工程を順次実施することで、「裏面照射型」のCMOS型イメージセンサを完成させる。
(C)まとめ
以上のように、本実施形態では、画素分離部301が、画素領域PAにおいて複数の画素Pの間に介在するように半導体基板101の内部に設けられている。画素分離部301においては、半導体基板101の裏面(上面)側に形成されたトレンチTRの内部に第1遮光部313Aが設けられている。これと共に、半導体基板101の裏面(上面)上には、第2遮光部313Bが、設けられている。ここでは、第2遮光部313Bは、画素領域PAの中心よりも周辺において、その第2遮光部313Bの中心が、画素分離部301の中心に対して、画素領域PAの周辺の側へ多くシフトするように形成されている。
以上のように、本実施形態では、画素分離部301が、画素領域PAにおいて複数の画素Pの間に介在するように半導体基板101の内部に設けられている。画素分離部301においては、半導体基板101の裏面(上面)側に形成されたトレンチTRの内部に第1遮光部313Aが設けられている。これと共に、半導体基板101の裏面(上面)上には、第2遮光部313Bが、設けられている。ここでは、第2遮光部313Bは、画素領域PAの中心よりも周辺において、その第2遮光部313Bの中心が、画素分離部301の中心に対して、画素領域PAの周辺の側へ多くシフトするように形成されている。
つまり、本実施形態では、第2遮光部313Bについて、「瞳補正」が実施されている。
図14は、実施形態1において、固体撮像装置に入射光が入射する様子を示す断面図である。
図14では、図5(b)と同様に、画素領域PAの周辺部分(図1,図2参照)を示している。図14において、(a)は、本実施形態と異なり、第2遮光部313Bについては、「瞳補正」を実施しなかった場合を示している。これに対して、(b)は、本実施形態の場合であり、「瞳補正」を実施した場合を示している。
図14に示すように、画素領域PAの周辺部分(図1,図2参照)においては、半導体基板101の裏面に対して垂直に光線が入射せず、傾斜した光線H2が入射する。ここでは、光線H2は、半導体基板101の裏面へ向かう際に、画素領域PAの中心から周辺へ進行するように傾斜する。
傾斜して入射する光線H2のうち、光ベクトルL1は、図14(a),(b)に示すように、絶縁層311に入射後、遮光層313の第1遮光部313Aで反射される。そして、その反射された光ベクトルL1が、フォトダイオード21に入射し、光電変換される。
また、傾斜して入射する光線H2のうち、光ベクトルL2,L3は、図14(a),(b)に示すように、遮光層313の第2遮光部313Bで遮光される。このうち、光ベクトルL2は、遮光層313の第2遮光部313Bの側面で反射される。
このとき、図14(a)に示すように、第2遮光部313Bについて、「瞳補正」を実施しなかった場合には、その反射した部分から、半導体基板101の裏面までの距離が長いので、光電変換される前に減衰する。
これに対して、図14(b)に示すように、第2遮光部313Bについて、「瞳補正」を実施した場合には、その反射した部分から、半導体基板101の裏面までの距離が短いので減衰されずに、フォトダイオード21へ入射し、光電変換される。このように、「瞳補正」を実施した場合には、効率的に光をフォトダイオード21へ到達可能である。よって、撮像画像の画像品質を向上可能である。
また、傾斜して入射する光線H2のうち、光ベクトルL4は、図14(a)に示すように、第2遮光部313Bについて、「瞳補正」を実施しなかった場合、第2遮光部313Bで遮光されず、隣接する画素Pのフォトダイオード21へ入射する。このため、「混色」などが生じ、撮像画像の画像品質が低下する場合がある。
しかしながら、図14(b)に示すように、第2遮光部313Bについて、「瞳補正」を実施した場合、光ベクトルL4は、第2遮光部313Bで遮光され、隣接する画素Pのフォトダイオード21へ入射しない。このため、本実施形態では、「混色」などの発生を抑制し、撮像画像の画像品質を向上可能である。
したがって、本実施形態においては、撮像画像の画像品質を向上できる。
また、本実施形態では、絶縁層311を構成する第1絶縁膜311Aが、トレンチTRの内側の面を被覆するように設けられている。また、第1絶縁膜311Aを介在してトレンチTRの内側の面を被覆するように、第2絶縁膜311Bが設けられている。第1絶縁膜311Aは、屈折率が半導体基板101と第2絶縁膜311Bとの間の材料を用いて形成されている。このため、半導体基板101とトレンチTRとの界面においては、屈折率の差が小さいので、その界面において光が反射することを抑制できる。
よって、穂実施形態では、表面反射率抑制の効果を更に好適に奏することができる。
よって、穂実施形態では、表面反射率抑制の効果を更に好適に奏することができる。
<2.実施形態2>
(A)装置構成など
図15は、実施形態2において、固体撮像装置の要部を示す図である。
(A)装置構成など
図15は、実施形態2において、固体撮像装置の要部を示す図である。
図15は、図5および図6の(b)と同様に、図2に示す画素領域PAの周辺部分に配置された画素Pの間の画素分離部301であって、X1S−X2S部分を示している。図15において、(a)は、画素分離部301の断面図であり、(b)は、画素分離部301の上面図である。
図15に示すように、本実施形態では、図5および図6の(b)と対比して判るように、画素領域PAの周辺部分において、遮光層313の第2遮光部313Bの位置が、実施形態1と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、適宜、記載を省略する。
図15に示すように、遮光層313のうち、第1遮光部313Aについては、実施形態1の場合と同様に、絶縁層311を介して、トレンチTRの内部を埋め込むように形成されている。
遮光層313のうち、第2遮光部313Bは、図15に示すように、絶縁層311を介して、半導体基板101の裏面(上面)の上方に形成されている。
また、画素領域PA(図2参照)の周辺部分では、第2遮光部313Bの中心軸313BCXが、画素分離部301の中心軸301CXよりも、画素領域PAの周辺側(図2参照。図5では右側)へシフトするように、第2遮光部313Bが形成されている。つまり、第2遮光部313Bについては、いわゆる「瞳補正」が実施されている。
しかし、本実施形態では、図15に示すように、第2遮光部313Bの中心軸313BCXと、画素分離部301の中心軸301CXとの間のシフト量Dxが、実施形態1の場合よりも大きくなるように、第2遮光部313Bが形成されている。
具体的には、実施形態1の場合には、半導体基板101の裏面(上面)において、トレンチTRの上面が位置する部分の範囲内に、第2遮光部313Bが位置するように形成されている(図5,図6の(b)などを参照)。
一方で、本実施形態では、図15(a),(b)に示すように、第2遮光部313Bは、半導体基板101の裏面(上面)において、トレンチTRの上面が位置する部分の範囲と、その範囲以外の部分に位置するように形成されている。すなわち、半導体基板101の裏面(上面)において、トレンチTRの上面が位置する部分の範囲から所定のシフト量Gxがシフトするように、第2遮光部313Bが形成されている。
これにより、本実施形態では、遮光層313は、第1遮光部313Aの上面が、第2遮光部313Bで被覆されず、露出して光が入射する部分を含むように形成されている。
(B)まとめ
以上のように、本実施形態では、第2遮光部313Bは、画素領域PAの中心よりも周辺において、その第2遮光部313Bの中心が、画素分離部301の中心に対して、画素領域PAの周辺の側へ多くシフトするように形成されている。
以上のように、本実施形態では、第2遮光部313Bは、画素領域PAの中心よりも周辺において、その第2遮光部313Bの中心が、画素分離部301の中心に対して、画素領域PAの周辺の側へ多くシフトするように形成されている。
つまり、本実施形態では、第2遮光部313Bについて、「瞳補正」が実施されている。
したがって、本実施形態においては、実施形態1の場合と同様に、撮像画像の画像品質を向上できる。
特に、本実施形態においては、第2遮光部313Bの中心軸313BCXと、画素分離部301の中心軸301CXとの間のシフト量Dxが、実施形態1の場合よりも大きくなるように、第2遮光部313Bが形成されている(図15参照)。
このため、本実施形態では、実施形態1の場合よりも、さらに効率的に光をフォトダイオード21へ到達可能である。また、「混色」などの発生をさらに効果的に抑制できる。
図16は、実施形態2において、固体撮像装置に入射光が入射する様子を示す断面図である。
図16では、図15(a)と同様に、画素領域PAの周辺部分(図1,図2参照)を示している。
図16に示すように、画素領域PAの周辺部分(図1,図2参照)においては、半導体基板101の裏面に対して垂直に光線が入射せず、傾斜した光線H2が入射する。ここでは、光線H2は、半導体基板101の裏面へ向かう際に、画素領域PAの中心から周辺へ進行するように傾斜する。
この傾斜して入射する光線H2のうち、光ベクトルL1は、図16に示すように、絶縁層311に入射後、遮光層313の第1遮光部313Aで反射される。そして、その反射された光ベクトルL1が、フォトダイオード21に入射し、光電変換される。
傾斜して入射する光線H2のうち、光ベクトルL2,L3は、図16に示すように、遮光層313の第2遮光部313Bで遮光される。このうち、光ベクトルL3は、遮光層313の第2遮光部313Bの側面で反射される。そして、フォトダイオード21へ入射し、光電変換される。このため、本実施形態では、効率的に光をフォトダイオード21へ到達可能である。よって、撮像画像の画像品質を向上可能である。
傾斜して入射する光線H2のうち、光ベクトルL4は、図16に示すように、第2遮光部313Bで遮光され、隣接する画素Pのフォトダイオード21へ入射しない。本実施形態では、実施形態1の場合よりも、第2遮光部313Bが画素領域PAの周辺側へシフトするように「瞳補正」がされている。このため、本実施形態では、さらに効果的に、「混色」などの発生を抑制し、撮像画像の画像品質を向上可能である。
<3.実施形態3>
(A)装置構成など
図17は、実施形態3において、固体撮像装置の要部を示す図である。
(A)装置構成など
図17は、実施形態3において、固体撮像装置の要部を示す図である。
図17は、図15と同様に、図2に示す画素領域PAの周辺部分に配置された画素Pの間の画素分離部301であって、X1S−X2S部分を示している。図17において、(a)は、画素分離部301の断面図であり、(b)は、画素分離部301の上面図である。
図17に示すように、本実施形態においては、図15と対比して判るように、遮光層313の第2遮光部313Bの幅HBSが、実施形態2と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態2と同様である。このため、重複する部分については、適宜、記載を省略する。
遮光層313のうち、第2遮光部313Bは、図17に示すように、実施形態2の場合と同様に、絶縁層311を介して、半導体基板101の裏面(上面)の上方に形成されている。
また、画素領域PA(図2参照)の周辺部分では、第2遮光部313Bの中心軸313BCXが、画素分離部301の中心軸301CXよりも、画素領域PAの周辺側(図2参照。図17では右側)へシフトするように、第2遮光部313Bが形成されている。つまり、第2遮光部313Bについては、いわゆる「瞳補正」が実施されている。
さらに、本実施形態では、第2遮光部313Bの中心軸313BCXと、画素分離部301の中心軸301CXとの間のシフト量Dxが、実施形態2と同様に、実施形態1の場合よりも大きくなるように、第2遮光部313Bが形成されている。
しかし、本実施形態では、第2遮光部313Bは、実施形態2の場合と異なり、半導体基板101の裏面(上面)において、トレンチTRの上面が位置する部分の範囲内に位置するように形成されている。
また、第2遮光部313Bは、図17に示すように、画素領域PAの周辺部分では、幅HBSが、中心部分よりも狭くなるように形成されている。第2遮光部313Bは、画素領域PAの中心部分では、実施形態1の場合と同様な幅HBで形成されている(図5(a)参照)。
これにより、本実施形態の遮光層313においては、実施形態2と同様に、第1遮光部313Aの上面が、第2遮光部313Bで被覆されず、露出する部分を含むように形成されている。
(B)まとめ
以上のように、本実施形態では、第2遮光部313Bは、画素領域PAの中心よりも周辺において、その第2遮光部313Bの中心が、画素分離部301の中心に対して、画素領域PAの周辺の側へ多くシフトするように形成されている。
以上のように、本実施形態では、第2遮光部313Bは、画素領域PAの中心よりも周辺において、その第2遮光部313Bの中心が、画素分離部301の中心に対して、画素領域PAの周辺の側へ多くシフトするように形成されている。
つまり、本実施形態では、第2遮光部313Bについて、「瞳補正」が実施されている。
したがって、本実施形態においては、実施形態2の場合と同様に、撮像画像の画像品質を向上できる。
実施形態2の場合には、図15(a)に示したように、画素領域PAの周辺部分では、トレンチTRの上面が位置する部分の範囲以外の部分にも、第2遮光部313Bが位置している。このため、実施形態2では、実効的な遮光幅EHは、第2遮光部313Bの幅HBと第1遮光部313Aの上面が露出した部分の幅とを加算した値になる。
これに対して、本実施形態では、図17に示すように、第2遮光部313Bは、画素領域PAの周辺部分では、半導体基板101の裏面(上面)において、トレンチTRの上面が位置する部分の範囲内に位置するように形成されている。そして、第2遮光部313Bは、画素領域PAの周辺部分では、幅HBSが、中心部分よりも狭くなるように形成されている。このため、本実施形態では、実効的な遮光幅EHは、第2遮光部313Bの幅HBSと第1遮光部313Aの上面が露出した部分の幅とを加算した値になる。
このように、画素領域PAの周辺部分では、本実施形態における第2遮光部313Bの幅HBSは、実施形態2の場合の幅HBよりも狭い。このため、実効的な遮光幅EHは、本実施形態の場合(図17(a)参照)が、実施形態2の場合(図15(a)参照)よりも狭い。
実施形態2の場合のように実効的な遮光幅EHが広い場合には、感度の低下が生ずる。そして、この感度の低下が画素領域PA内で連続的に発生するので、「シェーディング」が撮像画像に生じ、画像品質の低下が生ずる場合がある。しかしながら、本実施形態においては、上記したように、実効的な遮光幅EHは、実施形態2の場合よりも狭いので、「シェーディング」の発生を抑制し、画像品質を向上できる。
図18は、実施形態3において、固体撮像装置に入射光が入射する様子を示す断面図である。
図18では、図17(a)と同様に、画素領域PAの周辺部分(図1,図2参照)を示している。
図18に示すように、画素領域PAの周辺部分(図1,図2参照)において、第2遮光部313Bの幅HBSが狭い場合には、まわり込みによる光L5が、他の画素へ進行する場合がある。
第2遮光部313Bで反射した光が、屈折率が低い第2絶縁膜311Bの中に進入すると、回りこみが発生する。そうすると、第1遮光部313Aと、その第1遮光部311Aに囲まれた第2遮光部311Bは、光導波路として機能するため、その回りこんだ光L5が、他の画素Pへまわり込む場合がある。
第2遮光部313Bで反射した光が、屈折率が低い第2絶縁膜311Bの中に進入すると、回りこみが発生する。そうすると、第1遮光部313Aと、その第1遮光部311Aに囲まれた第2遮光部311Bは、光導波路として機能するため、その回りこんだ光L5が、他の画素Pへまわり込む場合がある。
このため、この光L5に起因して、「混色」の発生が増加することが考えられる。
しかしながら、本実施形態では、トレンチTR内に第1遮光部313Aが設けられているので、この光L5を第1遮光部313Aが遮光し、他の画素Pへ入射しない。よって、本実施形態では、「混色」の発生を効果的に抑制可能である。
<4.実施形態4>
(A)装置構成など
図19,図20は、実施形態4において、固体撮像装置の要部を示す図である。
(A)装置構成など
図19,図20は、実施形態4において、固体撮像装置の要部を示す図である。
図19は、図5と同様に、画素分離部301の断面図である。図20は、図6と同様に、画素分離部301の上面図である。図19,図20において、(a)は、図2に示す画素領域PAの中心部分に配置された画素Pの間の画素分離部301であって、X1C−X2C部分を示している。これに対して、(b)は、図2に示す画素領域PAの周辺部分に配置された画素Pの間の画素分離部301であって、X1S−X2S部分を示している。
図19,図20に示すように、本実施形態においては、図5,図6と対比して判るように、画素分離拡散層101pbが更に設けられている。この点、および、これに関連する点を除き、本実施形態は、実施形態1と同様である。このため、重複する部分については、適宜、記載を省略する。
図19,図20に示すように、画素分離拡散層101pbは、画素分離部301に設けられている。
画素分離拡散層101pbは、フォトダイオード21において信号電荷を蓄積するn型半導体領域101nとは異なる導電型の不純物が拡散されて形成されている。具体的には、画素分離拡散層101pbは、半導体基板101にp型不純物がイオン注入されることで形成されており、複数の画素Pのそれぞれに設けられたフォトダイオード21(図3参照)の間を電気的に分離している。
たとえば、画素分離拡散層101pbは、下記の条件で形成されている。
・不純物濃度:5x1016〜5x1018cm−3
・不純物濃度:5x1016〜5x1018cm−3
画素分離拡散層101pbは、図19,図20に示すように、画素領域PA(図2参照)の中心部分および周辺部分において、水平方向xにおける中心軸が、画素分離部301の水平方向xにおける中心軸301CXに一致するように形成されている。図示を省略しているが、垂直方向yにおいても、画素分離拡散層101pbは、垂直方向yにおける中心軸が、画素分離部301の垂直方向yにおける中心軸に一致するように形成されている。
そして、この画素分離拡散層101pbが設けられた半導体基板101に、実施形態1と同様に、トレンチTRが設けられ、絶縁層311と遮光層313とが、そのトレンチTRの内部に設けられている。
つまり、図19,図20に示すように、第2遮光部313Bは、画素領域PA(図2参照)の中心部分((a)の場合)と、画素領域PAの周辺部分((b)の場合)とにおいて、互いに異なった位置に形成されている。
(B)まとめ
以上のように、本実施形態では、第2遮光部313Bは、画素領域PAの中心よりも周辺において、その第2遮光部313Bの中心が、画素分離部301の中心に対して、画素領域PAの周辺の側へ多くシフトするように形成されている。
以上のように、本実施形態では、第2遮光部313Bは、画素領域PAの中心よりも周辺において、その第2遮光部313Bの中心が、画素分離部301の中心に対して、画素領域PAの周辺の側へ多くシフトするように形成されている。
つまり、本実施形態では、第2遮光部313Bについて、「瞳補正」が実施されている。
また、画素分離拡散層101pbを設けているので、複数の画素Pの間における分離を好適に発現させることができる。
したがって、本実施形態においては、実施形態1の場合と同様に、撮像画像の画像品質を向上できる。
本実施形態では、半導体基板101に、実施形態1と同様に、トレンチTRを設け、そのトレンチTRの内部に絶縁層311と遮光層313とを設ける場合について示したが、これに限定されない。実施形態2,実施形態3と同様に、遮光層313などを形成しても良い。
<5.実施形態5>
(A)装置構成など
図21は、実施形態5において、固体撮像装置の要部を示す図である。
(A)装置構成など
図21は、実施形態5において、固体撮像装置の要部を示す図である。
図21は、図19および図20の(b)と同様に、図2に示す画素領域PAの周辺部分に配置された画素Pの間の画素分離部301であって、X1S−X2S部分を示している。図21において、(a)は、画素分離部301の断面図であり、(b)は、画素分離部301の上面図である。
図21に示すように、本実施形態では、図19および図20の(b)と対比して判るように、画素領域PAの周辺部分においては、トレンチTR,絶縁層311,遮光層313の第1遮光部313Aの位置が、実施形態4と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態4と同様である。このため、重複する部分については、適宜、記載を省略する。
図21に示すように、画素分離部301は、実施形態4と同様に、画素分離拡散層101pbが設けられている。
そして、画素分離部301においては、図21に示すように、半導体基板101の裏面(上面)側に、トレンチTRが設けられている。また、画素分離部301においては、絶縁層311と遮光層313とのそれぞれが、トレンチTRの内部に設けられている。
具体的には、トレンチTRは、図21に示すように、実施形態4の場合と異なり、画素領域PA(図2参照)の周辺部分では、水平方向xにおける中心軸313ACXが、画素分離部301の水平方向xにおける中心軸301CXに一致しない。
ここでは、図21に示すように、トレンチTRの中心軸313ACXが、画素分離部301の中心軸301CXよりも、画素領域PAの周辺側(図2参照。図21では右側)へシフトするように、トレンチTRが形成されている。すなわち、トレンチTRの中心軸313ACXと、画素分離部301の中心軸301CXとの間が、水平方向xにおいて所定のシフト量Dxで離れるように、トレンチTRが形成されている。
本実施形態では、トレンチTRは、画素分離拡散層101pbが形成された部分に形成されている。
そして、図21に示すように、そのトレンチTRの内面を被覆するように、絶縁層311が、実施形態4と同様に設けられている。
ここでは、図21に示すように、画素領域PAの周辺部では、トレンチTRがシフトしているので、絶縁層311についても、これと同様に、シフトした位置に設けられている。つまり、トレンチTR内の絶縁層311の中心軸313ACXが、画素分離部301の中心軸301CXよりも、画素領域PAの周辺側(図2参照。図21では右側)へシフトするように、絶縁層311が形成されている。
そして、図21に示すように、絶縁膜311で内面が被覆されたトレンチTRの内部を埋め込むように、遮光層313が設けられている。
ここでは、遮光層313の第1遮光部313Aは、実施形態4の場合と異なり、画素領域PA(図2参照)の中心部分(図19(a)参照)と、画素領域PAの周辺部分(図21(a)の場合)とにおいて、異なった位置に形成されている。
具体的には、図21で示すように、画素領域PA(図2参照)の周辺部分では、第1遮光部313Aは、水平方向xにおける中心軸313ACXが、画素分離部301の水平方向xにおける中心軸301CXに一致していない。第1遮光部313Aの中心軸313ACXが、画素分離部301の中心軸301CXよりも、画素領域PAの周辺側(図2参照。図21では右側)へシフトするように、第1遮光部313Aが形成されている。すなわち、第1遮光部313Aの中心軸313ACXと、画素分離部301の中心軸301CXとの間が、水平方向xにおいて所定のシフト量Dxで離れるように、第1遮光部313Aが形成されている。
また、遮光層313の第2遮光部313Bは、実施形態4の場合と同様に、画素領域PA(図2参照)の中心部分(図19(a)参照)と、画素領域PAの周辺部分(図21(a)の場合)とにおいて、異なった位置に形成されている。ここでは、第2遮光部313Bの中心軸313BCXが、画素分離部301の中心軸301CXよりも、画素領域PAの周辺側(図2参照。図21では右側)へシフトするように、第1遮光部313Aが形成されている。すなわち、第2遮光部313Bの中心軸313BCXと、画素分離部301の中心軸301CXとの間が、水平方向xにおいて所定のシフト量Dxで離れるように、第2遮光部313Bが形成されている。
このように、本実施形態では、トレンチTR、絶縁層311、および、遮光層313を構成する第1遮光部313Aと第2遮光部313Bとの両者について、いわゆる「瞳補正」が実施されている。ここでは、各画素分離部301において、第1遮光部313Aの中心軸313ACXと第2遮光部313Bの中心軸313BCXとが互いに一致するように、遮光層313が形成されている。
本実施形態では、画素領域PAを中心部と、その周辺部とに区画し、画素領域PAを中心部では、図19および図20の(a)のように、遮光層313などの各部を設けている。これに対して、画素領域PAの周辺部では、図21の(a),(b)のように、遮光層313などの各部を設けている。
この他に、遮光層313などの各部については、画素領域PAの中心から周辺へ向かうに伴って、各部の中心軸313ACX,313BCXと、画素分離部301の中心軸301CXとの間のシフト量Dxが大きくなるように形成してもよい。
具体的には、水平方向xに並ぶ複数の画素Pの間の各画素分離部301に設けられるトレンチTR、第1遮光部313A、第2遮光部313Bについて、その水平方向xにおけるピッチが、その画素分離部301のピッチよりも広くなるように形成する。また、垂直方向yに並ぶ複数の画素Pの間の各画素分離部301に設けられるトレンチTR、第1遮光部313A、第2遮光部313Bについて、その垂直方向yにおけるピッチが、その画素分離部301のピッチよりも広くなるように形成する。
すなわち、画素領域PAにおいて一対の画素Pの間のそれぞれに設けた画素分離部301とトレンチTRとについて、画素分離部301よりもトレンチTRの方が広いピッチで画素領域PAに並ぶように形成する。また、画素領域PAにおいて一対の画素Pの間のそれぞれに設けた画素分離部301と第1遮光部313Aとについて、画素分離部301よりも第1遮光部313Aの方が広いピッチで画素領域PAに並ぶように形成する。また、画素領域PAにおいて一対の画素Pの間のそれぞれに設けた画素分離部301と、第2遮光部313Bとについて、画素分離部301よりも第2遮光部313Bの方が広いピッチで画素領域PAに並ぶように形成する。さらに、トレンチTRと第1遮光部313Aと第2遮光部313Bとについては、画素領域PAにおいて互いに同じピッチで並ぶように形成する。
(B)まとめ
以上のように、本実施形態では、第2遮光部313Bは、画素領域PAの中心よりも周辺において、その第2遮光部313Bの中心が、画素分離部301の中心に対して、画素領域PAの周辺の側へ多くシフトするように形成されている。
以上のように、本実施形態では、第2遮光部313Bは、画素領域PAの中心よりも周辺において、その第2遮光部313Bの中心が、画素分離部301の中心に対して、画素領域PAの周辺の側へ多くシフトするように形成されている。
したがって、本実施形態においては、実施形態4の場合と同様に、撮像画像の画像品質を向上できる。
この他に、本実施形態では、トレンチTR、絶縁層311、および、遮光層313を構成する第1遮光部313Aについても、いわゆる「瞳補正」が実施されている。
実施形態3のように、画素領域PAの周辺部において、第2遮光部313Bの幅を狭くする場合には(図17参照)、第2遮光部313Bの加工が容易でない場合がある。しかし、本実施形態では、画素領域PAの全体において、トレンチTR、絶縁層311、および、遮光層313の構造が同一であり、第2遮光部313Bの幅が狭くないので、好適に加工を実施できる。
また、本実施形態では、画素分離拡散層101pbが形成された部分にトレンチTRを形成している。このため、感度や飽和電子数を変えずに、「瞳補正」を実施できる。
<6.実施形態6>
(A)装置構成など
図22は、実施形態6において、固体撮像装置の要部を示す図である。
(A)装置構成など
図22は、実施形態6において、固体撮像装置の要部を示す図である。
図22は、図21と同様に、図2に示す画素領域PAの周辺部分に配置された画素Pの間の画素分離部301であって、X1S−X2S部分を示している。図22において、(a)は、画素分離部301の断面図であり、(b)は、画素分離部301の上面図である。
図22に示すように、本実施形態では、図21と対比して判るように、画素領域PAの周辺部分においては、遮光層313の第2遮光部313Bの位置が、実施形態5と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態5と同様である。このため、重複する部分については、適宜、記載を省略する。
図22に示すように、遮光層313のうち、第1遮光部313Aについては、実施形態5の場合(図21参照)と同様に、絶縁層311を介して、トレンチTRの内部を埋め込むように形成されている。
具体的には、画素領域PA(図2参照)の周辺部分では、第1遮光部313Aの中心軸313ACXが、画素分離部301の中心軸301CXよりも、画素領域PAの周辺側(図2参照。図21では右側)へシフトするように、第1遮光部313Aが形成されている。すなわち、第1遮光部313Aの中心軸313ACXと、画素分離部301の中心軸301CXとの間が、水平方向xにおいて所定のシフト量Dxで離れるように、第1遮光部313Aが形成されている。
また、第2遮光部313Bは、図22に示すように、絶縁層311を介して、半導体基板101の裏面(上面)の上方に形成されている。
具体的には、画素領域PA(図2参照)の周辺部分では、第2遮光部313Bの中心軸313BCXが、画素分離部301の中心軸301CXよりも、画素領域PAの周辺側(図2参照。図21では右側)へシフトするように、第2遮光部313Bが形成されている。すなわち、第2遮光部313Bの中心軸313BCXと、画素分離部301の中心軸301CXとの間が、水平方向xにおいて所定のシフト量Dxbで離れるように、第2遮光部313Bが形成されている。
本実施形態では、図22に示すように、シフト量Dxbが、実施形態5の場合(図21参照)よりも大きくなるように、第2遮光部313Bが形成されている。つまり、図22に示すように、第1遮光部313Aのシフト量Dxよりも、第2遮光部313Bのシフト量Dxbが大きくなるように、第2遮光部313Bが形成されている。
(B)まとめ
以上のように、本実施形態では、トレンチTR、絶縁層311、および、遮光層313を構成する第1遮光部313Aと第2遮光部313Bについて、いわゆる「瞳補正」が実施されている。
以上のように、本実施形態では、トレンチTR、絶縁層311、および、遮光層313を構成する第1遮光部313Aと第2遮光部313Bについて、いわゆる「瞳補正」が実施されている。
したがって、本実施形態においては、実施形態5の場合と同様に、撮像画像の画像品質を向上できる。
特に、本実施形態においては、第2遮光部313Bの中心軸313BCXと、画素分離部301の中心軸301CXとの間のシフト量Dxが、実施形態5の場合よりも大きくなるように、第2遮光部313Bが形成されている(図22参照)。つまり、実施形態5の遮光層313を、実施形態2の遮光層313で置換した構成である。
このため、本実施形態では、実施形態2で説明したように、実施形態5の場合よりも、さらに効率的に光をフォトダイオード21へ到達可能である。また、「混色」などの発生をさらに効果的に抑制できる。
本実施形態では、実施形態5の遮光層313を、実施形態2の遮光層313で置換した構成であるが、これに限定されない。実施形態5の遮光層313を、実施形態3の遮光層313で置換した構成でも良い。
<7.実施形態7>
(A)装置構成など
図23は、実施形態7において、固体撮像装置の要部を示す図である。
(A)装置構成など
図23は、実施形態7において、固体撮像装置の要部を示す図である。
図23は、図21と同様に、図2に示す画素領域PAの周辺部分に配置された画素Pの間の画素分離部301であって、X1S−X2S部分を示している。図23は、画素分離部301の断面を示している。
図23に示すように、本実施形態では、図21と対比して判るように、画素領域PAの周辺部分においては、トレンチTR,絶縁層311,遮光層313の各位置が、実施形態5と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態5と同様である。このため、重複する部分については、適宜、記載を省略する。
図23に示すように、画素分離部301においては、実施形態5と同様に、画素分離拡散層101pbが設けられている。
そして、画素分離部301においては、図23に示すように、トレンチTRの中心軸313ACXと、画素分離部301の中心軸301CXとの間が、水平方向xにおいて所定のシフト量Dxで離れるように、トレンチTRが形成されている。また、トレンチTR内の絶縁層311の中心軸313ACXが、画素分離部301の中心軸301CXよりも、画素領域PAの周辺側(図2参照。図21では右側)へシフトするように、絶縁層311が形成されている。そして、第1遮光部313Aおよび第2遮光部313Bの中心軸313ACX,313BCXと、画素分離部301の中心軸301CXとの間が、水平方向xにおいて所定のシフト量Dxで離れるように形成されている。
このように、本実施形態では、トレンチTR、絶縁層311、および、遮光層313を構成する第1遮光部313Aと第2遮光部313Bとのそれぞれについて、「瞳補正」が同様に実施されている。
しかしながら、本実施形態では、図23に示すように、実施形態5の場合よりも、シフト量Dxが大きくなるように、各部が形成されている。
ここでは、図23に示すように、トレンチTRは、半導体基板101の裏面(上面)において、画素分離拡散層101pbが形成された部分と、その部分以外の部分に位置するように形成されている。
また、本実施形態では、半導体基板101においてn型半導体領域101nの裏面側に設けられたp型半導体領域101paの内部に位置するように、トレンチTRが形成されている。たとえば、p型半導体領域101paは、半導体基板101の裏面からの深さが、300〜500nmになるように形成されており、トレンチTRは、この深さよりも浅い深さで形成されている。
(B)まとめ
以上のように、本実施形態では、トレンチTR、絶縁層311、および、遮光層313を構成する第1遮光部313Aと第2遮光部313Bについて、いわゆる「瞳補正」が実施されている。
以上のように、本実施形態では、トレンチTR、絶縁層311、および、遮光層313を構成する第1遮光部313Aと第2遮光部313Bについて、いわゆる「瞳補正」が実施されている。
したがって、本実施形態においては、実施形態5の場合と同様に、撮像画像の画像品質を向上できる。
フォトダイオード21の空乏層は、p型半導体領域101pa内の深くまでは広がらない。このため、p型半導体領域101paが存在する範囲は、光電変換や飽和電子数が変化しない。このため、本実施形態では、画素分離拡散層101pbが形成された部分以外の部分にも、トレンチTRが形成されているが、感度や、飽和電子数が変化しない。
<8.実施形態8>
(A)装置構成など
図24は、実施形態8において、固体撮像装置の要部を示す図である。
(A)装置構成など
図24は、実施形態8において、固体撮像装置の要部を示す図である。
図24は、図21と同様に、図2に示す画素領域PAの周辺部分に配置された画素Pの間の画素分離部301であって、X1S−X2S部分を示している。図24は、画素分離部301の断面を示している。
図24に示すように、本実施形態では、図21と対比して判るように、画素領域PAの周辺部分においては、トレンチTRが、実施形態5の場合と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態5と同様である。このため、重複する部分については、適宜、記載を省略する。
トレンチTRは、図24に示すように、半導体基板101の裏面(上面)から表面(下面)の間を貫通するように形成されている。
絶縁層311は、図24に示すように、トレンチTRの内側であって、側面を被覆するように形成されている。
遮光層313のうち、第1遮光部313Aは、図24に示すように、絶縁層311を介して、トレンチTRの内部を埋め込むように形成されている。ここでは、第1遮光部313Aは、半導体基板101の裏面(上面)から表面(下面)の間を貫通するように形成されている。
そして、第2遮光部313Bは、絶縁層311を介して、半導体基板101の裏面(上面)の上方に形成されている。
(B)まとめ
以上のように、本実施形態では、トレンチTR、絶縁層311、および、遮光層313を構成する第1遮光部313Aと第2遮光部313Bについて、いわゆる「瞳補正」が実施されている。
以上のように、本実施形態では、トレンチTR、絶縁層311、および、遮光層313を構成する第1遮光部313Aと第2遮光部313Bについて、いわゆる「瞳補正」が実施されている。
したがって、本実施形態においては、実施形態5の場合と同様に、撮像画像の画像品質を向上できる。
特に、本実施形態では、トレンチTRが半導体基板101の裏面(上面)から表面(下面)の間を貫通するように形成されている。そして、そのトレンチTRの内側に、絶縁層311と、遮光層313とが形成されている。遮光層313の第1遮光部313Aは、トレンチTRと同様に、半導体基板101の裏面(上面)から表面(下面)の間を貫通するように形成されている。
このため、本実施形態では、半導体基板101の深さ方向zの全体に渡って、画素Pの間を遮光可能である。よって、「混色」の発生などをさらに好適に防止できる。
本実施形態では、実施形態5の場合において、トレンチTRが貫通した構成を示したが、これに限定されない。他の実施形態の場合に、トレンチTRを貫通させても良い。
<9.実施形態9>
(A)装置構成など
図25は、実施形態9において、固体撮像装置の要部を示す図である。
(A)装置構成など
図25は、実施形態9において、固体撮像装置の要部を示す図である。
図25は、図24と同様に、図2に示す画素領域PAの周辺部分に配置された画素Pの間の画素分離部301であって、X1S−X2S部分を示している。図25は、画素分離部301の断面を示している。
図25に示すように、本実施形態では、図24と対比して判るように、画素領域PAの周辺部分においては、遮光層313の第1遮光部313Aが、実施形態8の場合と異なる。この点、および、これに関連する点を除き、本実施形態は、実施形態8と同様である。このため、重複する部分については、適宜、記載を省略する。
遮光層313の第1遮光部313Aは、図25に示すように、半導体基板101の裏面(上面)から表面(下面)の間を貫通している。
これと共に、遮光層313の第1遮光部313Aは、配線層111を構成する配線111hに接続するように設けられている。ここでは、配線層111において積層するように設けられた複数の配線111hのうち、半導体基板101に最も近い部分に設けられた配線111hに、第1遮光部313Aが接続している。第1遮光部313Aは、上記したように、金属材料であって、導電性を有するので、配線111hに電気的に接続されている。
遮光層313の第1遮光部313Aについては、配線111hを介して、電圧を印加しても良い。本実施形態においては、撮像動作の実施時に、たとえば、−1.0〜3.0Vの負電圧を第1遮光部313Aに印加することが好適である。これにより、正孔が界面付近に蓄積されるので、暗電流の発生を好適に防止できる(特開2007−258684号公報参照)。
(B)まとめ
以上のように、本実施形態では、トレンチTR、絶縁層311、および、遮光層313を構成する第1遮光部313Aと第2遮光部313Bについて、いわゆる「瞳補正」が実施されている。
以上のように、本実施形態では、トレンチTR、絶縁層311、および、遮光層313を構成する第1遮光部313Aと第2遮光部313Bについて、いわゆる「瞳補正」が実施されている。
したがって、本実施形態においては、実施形態5の場合と同様に、撮像画像の画像品質を向上できる。
また、本実施形態では、第1遮光部313Aは、半導体基板101において、裏面(上面)の側の面と、表面(下面)側の面との間を貫通し、配線層111において絶縁層111z中に設けられた配線111hに接続されている。そして、その配線111hを介して、第1遮光部313Aに電圧を印加することで、暗電流の発生を抑制している。よって、さらに、撮像画像の画像品質を向上できる。
<10.その他>
本技術の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。
本技術の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。
上記の実施形態においては、カメラに本技術を適用する場合について説明したが、これに限定されない。スキャナーやコピー機などのように、固体撮像装置を備える他の電子機器に、本技術を適用しても良い。
上記の実施形態では、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとの4種を、画素トランジスタとして設ける場合について説明したが、これに限定されない。たとえば、転送トランジスタと増幅トランジスタとリセットトランジスタとの3種を、画素トランジスタとして設ける場合に適用しても良い。
上記の実施形態では、1つのフォトダイオードに対して、転送トランジスタと増幅トランジスタと選択トランジスタとリセットトランジスタとのそれぞれを1つずつ設ける場合について説明したが、これに限定されない。たとえば、複数のフォトダイオードに対して、増幅トランジスタと選択トランジスタとリセットトランジスタのそれぞれを1つずつ設ける場合に適用しても良い。
また、CMOS型イメージセンサの他に、CCD型イメージセンサに本技術を適用しても良い。
また、上記の固体撮像装置の製造において、画素分離部301の形成する部分にトレンチTRを形成する際には、他の部分についても、同時に、トレンチを形成しても良い。たとえば、配線層111において配線111hと同様に形成されたパッド電極(図示無し)について表面を露出させる際に、その表面の上方に、上記と同一工程でトレンチを形成しても良い。このようにすることで、さらに、製造効率を向上させることができる。
また、上記の実施形態の絶縁層311については、いわゆるLOCOS(Local Oxidation of Silicon)プロセスによって形成しても良い。つまり、半導体基板101の面を局所的に酸化することで、絶縁層311を形成しても良い。
その他、上記の各実施形態を、適宜、組み合わせても良い。
つまり、本技術は、下記のような構成も取ることができる。
(1)半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応して、複数が前記半導体基板の内部に設けられており、入射光を受光面で受光する光電変換部と、
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に設けられている画素分離部と
を有し、
前記画素分離部は、
前記半導体基板の前記入射面側に形成されたトレンチの内部に設けられている第1遮光部と、
前記半導体基板の前記入射面側の面上であって、前記第1遮光部の前記入射面側に設けられている第2遮光部と
を少なくとも含み、
前記第2遮光部は、前記画素領域の中心よりも周辺において、当該第2遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
固体撮像装置。
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に設けられている画素分離部と
を有し、
前記画素分離部は、
前記半導体基板の前記入射面側に形成されたトレンチの内部に設けられている第1遮光部と、
前記半導体基板の前記入射面側の面上であって、前記第1遮光部の前記入射面側に設けられている第2遮光部と
を少なくとも含み、
前記第2遮光部は、前記画素領域の中心よりも周辺において、当該第2遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
固体撮像装置。
(2)
前記画素分離部は、
前記トレンチの内部の面を被覆する絶縁層
を更に含み、
前記第1遮光部は、前記絶縁層を介して前記トレンチの内部を埋め込むように形成されている、
上記(1)に記載の固体撮像装置。
前記画素分離部は、
前記トレンチの内部の面を被覆する絶縁層
を更に含み、
前記第1遮光部は、前記絶縁層を介して前記トレンチの内部を埋め込むように形成されている、
上記(1)に記載の固体撮像装置。
(3)
前記絶縁層は、
前記トレンチの内側の面を被覆する第1絶縁膜と、
前記第1絶縁膜を介在して前記トレンチの内側の面を被覆する第2絶縁膜と
を含み、
前記第1絶縁膜は、屈折率が前記半導体基板と前記第2絶縁膜との間の材料を用いて形成されている、
上記(2)に記載の固体撮像装置。
(4)
前記トレンチは、前記半導体基板において前記入射面側の幅が、前記入射面と反対側の面の側の幅よりも広くなるように形成されている、
上記(1)〜(3)のいずれかに記載の固体撮像装置。
前記絶縁層は、
前記トレンチの内側の面を被覆する第1絶縁膜と、
前記第1絶縁膜を介在して前記トレンチの内側の面を被覆する第2絶縁膜と
を含み、
前記第1絶縁膜は、屈折率が前記半導体基板と前記第2絶縁膜との間の材料を用いて形成されている、
上記(2)に記載の固体撮像装置。
(4)
前記トレンチは、前記半導体基板において前記入射面側の幅が、前記入射面と反対側の面の側の幅よりも広くなるように形成されている、
上記(1)〜(3)のいずれかに記載の固体撮像装置。
(5)
前記第2遮光部は、前記半導体基板の前記入射面側の面において、前記トレンチが位置する部分の範囲内に位置するように形成されている、
上記(1)〜(4)のいずれかに記載の固体撮像装置。
前記第2遮光部は、前記半導体基板の前記入射面側の面において、前記トレンチが位置する部分の範囲内に位置するように形成されている、
上記(1)〜(4)のいずれかに記載の固体撮像装置。
(6)
前記第2遮光部は、前記画素領域の周辺部分における幅が、前記画素領域の中心部分における幅よりも狭くなるように形成されている、
上記(5)に記載の固体撮像装置。
前記第2遮光部は、前記画素領域の周辺部分における幅が、前記画素領域の中心部分における幅よりも狭くなるように形成されている、
上記(5)に記載の固体撮像装置。
(7)
前記画素分離部は、
前記光電変換部において信号電荷を蓄積する半導体領域とは異なる導電型の不純物が拡散された画素分離拡散層
を有する、
上記(1)〜(6)のいずれかに記載の固体撮像装置。
前記画素分離部は、
前記光電変換部において信号電荷を蓄積する半導体領域とは異なる導電型の不純物が拡散された画素分離拡散層
を有する、
上記(1)〜(6)のいずれかに記載の固体撮像装置。
(8)
前記トレンチは、前記画素領域の中心よりも周辺において、当該トレンチの中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
上記(1)〜(7)のいずれかに記載の固体撮像装置。
前記トレンチは、前記画素領域の中心よりも周辺において、当該トレンチの中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
上記(1)〜(7)のいずれかに記載の固体撮像装置。
(9)
前記第1遮光部は、前記画素領域の中心よりも周辺において、当該第1遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
請求項(8)に記載の固体撮像装置。
前記第1遮光部は、前記画素領域の中心よりも周辺において、当該第1遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
請求項(8)に記載の固体撮像装置。
(10)
前記第1遮光部と前記第2遮光部とのそれぞれは、当該第1遮光部の中心軸と当該第2遮光部の中心軸とが互いに一致するように形成されている、
上記(9)に記載の固体撮像装置。
前記第1遮光部と前記第2遮光部とのそれぞれは、当該第1遮光部の中心軸と当該第2遮光部の中心軸とが互いに一致するように形成されている、
上記(9)に記載の固体撮像装置。
(11)
前記画素分離部は、
前記光電変換部において信号電荷を蓄積する半導体領域とは異なる導電型の不純物が拡散された画素分離拡散層
を有し、
前記トレンチは、前記半導体基板において前記画素分離拡散層が形成された部分に形成されている、
上記(8)に記載の固体撮像装置。
前記画素分離部は、
前記光電変換部において信号電荷を蓄積する半導体領域とは異なる導電型の不純物が拡散された画素分離拡散層
を有し、
前記トレンチは、前記半導体基板において前記画素分離拡散層が形成された部分に形成されている、
上記(8)に記載の固体撮像装置。
(12)
前記トレンチは、前記半導体基板において、前記入射面の側の面と、前記入射面とは反対側の面との間を貫通するように形成されている、
上記(1)〜(12)のいずれかに記載の固体撮像装置。
前記トレンチは、前記半導体基板において、前記入射面の側の面と、前記入射面とは反対側の面との間を貫通するように形成されている、
上記(1)〜(12)のいずれかに記載の固体撮像装置。
(13)
前記第1遮光部は、前記半導体基板において、前記入射面の側の面と、前記入射面とは反対側の面との間を貫通するように形成されている、
上記(12)に記載の固体撮像装置。
前記第1遮光部は、前記半導体基板において、前記入射面の側の面と、前記入射面とは反対側の面との間を貫通するように形成されている、
上記(12)に記載の固体撮像装置。
(14)
前記半導体基板において前記入射面とは反対側の面に設けられており、前記光電変換部で生成された信号電荷を電気信号として出力する画素トランジスタと、
前記半導体基板において前記入射面とは反対側の面にて、前記画素トランジスタを被覆するように設けられている配線層と
を有する、
上記(1)〜(13)のいずれかに記載の固体撮像装置。
(15)
前記第1遮光部は、前記半導体基板において、前記入射面の側の面と、前記入射面とは反対側の面との間を貫通し、前記配線層において絶縁層中に設けられた配線に接続されている、
上記(14)に記載の固体撮像装置。
前記半導体基板において前記入射面とは反対側の面に設けられており、前記光電変換部で生成された信号電荷を電気信号として出力する画素トランジスタと、
前記半導体基板において前記入射面とは反対側の面にて、前記画素トランジスタを被覆するように設けられている配線層と
を有する、
上記(1)〜(13)のいずれかに記載の固体撮像装置。
(15)
前記第1遮光部は、前記半導体基板において、前記入射面の側の面と、前記入射面とは反対側の面との間を貫通し、前記配線層において絶縁層中に設けられた配線に接続されている、
上記(14)に記載の固体撮像装置。
(16)
前記入射光が前記受光面へ透過するカラーフィルタ
を含み、
前記カラーフィルタは、
互いに異なる波長範囲の光について透過率が高い複数種のフィルタ層が、前記複数の画素のそれぞれに対応して互いに隣接して配置されている、
上記(1)〜(15)のいずれかに記載の固体撮像装置。
前記入射光が前記受光面へ透過するカラーフィルタ
を含み、
前記カラーフィルタは、
互いに異なる波長範囲の光について透過率が高い複数種のフィルタ層が、前記複数の画素のそれぞれに対応して互いに隣接して配置されている、
上記(1)〜(15)のいずれかに記載の固体撮像装置。
(17)
入射光を受光面で受光する光電変換部を、半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応するように、前記半導体基板の内部に複数設ける光電変換部形成工程と、
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に画素分離部を設ける画素分離部形成工程と
を有し、
前記画素分離部形成工程では、
前記半導体基板の前記画素分離部において前記入射面側に形成されたトレンチの内部に第1遮光部を設けると共に、前記半導体基板の前記入射面側の面上であって前記第1遮光部の前記入射面側に第2遮光部を少なくとも設け、
前記第2遮光部の形成工程では、前記画素領域の中心よりも周辺において、前記第2遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように、前記第2遮光部を形成する、
固体撮像装置の製造方法。
入射光を受光面で受光する光電変換部を、半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応するように、前記半導体基板の内部に複数設ける光電変換部形成工程と、
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に画素分離部を設ける画素分離部形成工程と
を有し、
前記画素分離部形成工程では、
前記半導体基板の前記画素分離部において前記入射面側に形成されたトレンチの内部に第1遮光部を設けると共に、前記半導体基板の前記入射面側の面上であって前記第1遮光部の前記入射面側に第2遮光部を少なくとも設け、
前記第2遮光部の形成工程では、前記画素領域の中心よりも周辺において、前記第2遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように、前記第2遮光部を形成する、
固体撮像装置の製造方法。
(18)
半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応して、複数が前記半導体基板の内部に設けられており、入射光を受光面で受光する光電変換部と、
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に設けられている画素分離部と
を有し、
前記画素分離部は、
前記半導体基板の前記入射面側に形成されたトレンチの内部に設けられている第1遮光部と、
前記半導体基板の前記入射面側の面上であって、前記第1遮光部の前記入射面側に設けられている第2遮光部と
を少なくとも含み、
前記第2遮光部は、前記画素領域の中心よりも周辺において、当該第2遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
電子機器。
半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応して、複数が前記半導体基板の内部に設けられており、入射光を受光面で受光する光電変換部と、
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に設けられている画素分離部と
を有し、
前記画素分離部は、
前記半導体基板の前記入射面側に形成されたトレンチの内部に設けられている第1遮光部と、
前記半導体基板の前記入射面側の面上であって、前記第1遮光部の前記入射面側に設けられている第2遮光部と
を少なくとも含み、
前記第2遮光部は、前記画素領域の中心よりも周辺において、当該第2遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
電子機器。
なお、上記の実施形態において、フォトダイオード21は、光電変換部の一例である。また、上記の実施形態において、カメラ40は、電子機器の一例である。
1:固体撮像装置、13:垂直駆動回路、14:カラム回路、15:水平駆動回路、17:外部出力回路、17a:AGC回路、17b:ADC回路、18:タイミングジェネレータ、19:シャッター駆動回路、21:フォトダイオード、22:転送トランジスタ、23:増幅トランジスタ、24:選択トランジスタ、25:リセットトランジスタ、26:転送線、27:垂直信号線、28:アドレス線、29:リセット線、40:カメラ、42:光学系、43:制御部、44:信号処理部、101:半導体基板、101n:n型半導体領域、101pa:p型半導体領域、101pc:p型半導体領域、111:配線層、111h:配線、111z:絶縁層、301:画素分離部、311:絶縁層、311A:第1絶縁膜、311B:第2絶縁膜、313:遮光層、311A:第1遮光部、311B:第2遮光部、CF:カラーフィルタ、CFB:青色フィルタ層、CFG:緑色フィルタ層、CFR:赤色フィルタ層、FD:フローティング・ディフュージョン、H:入射光、HM:ハードマスク、HT:平坦化膜、I:定電流源、JS:受光面、ML:マイクロレンズ、P:画素、PA:画素領域、PS:撮像面、SA:周辺領域、SS:支持基板、SZ、絶縁膜、TR:トレンチ、Tr:画素トランジスタ
Claims (18)
- 半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応して、複数が前記半導体基板の内部に設けられており、入射光を受光面で受光する光電変換部と、
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に設けられている画素分離部と
を有し、
前記画素分離部は、
前記半導体基板の前記入射面側に形成されたトレンチの内部に設けられている第1遮光部と、
前記半導体基板の前記入射面側の面上であって、前記第1遮光部の前記入射面側に設けられている第2遮光部と
を少なくとも含み、
前記第2遮光部は、前記画素領域の中心よりも周辺において、当該第2遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
固体撮像装置。 - 前記画素分離部は、
前記トレンチの内部の面を被覆する絶縁層
を更に含み、
前記第1遮光部は、前記絶縁層を介して前記トレンチの内部を埋め込むように形成されている、
請求項1に記載の固体撮像装置。 - 前記絶縁層は、
前記トレンチの内側の面を被覆する第1絶縁膜と、
前記第1絶縁膜を介在して前記トレンチの内側の面を被覆する第2絶縁膜と
を含み、
前記第1絶縁膜は、屈折率が前記半導体基板と前記第2絶縁膜との間の材料を用いて形成されている、
請求項2に記載の固体撮像装置。 - 前記トレンチは、前記半導体基板において前記入射面側の幅が、前記入射面と反対側の面の側の幅よりも広くなるように形成されている、
請求項1に記載の固体撮像装置。 - 前記第2遮光部は、前記半導体基板の前記入射面側の面において、前記トレンチが位置する部分の範囲内に位置するように形成されている、
請求項1に記載の固体撮像装置。 - 前記第2遮光部は、前記画素領域の周辺部分における幅が、前記画素領域の中心部分における幅よりも狭くなるように形成されている、
請求項5に記載の固体撮像装置。 - 前記画素分離部は、
前記光電変換部において信号電荷を蓄積する半導体領域とは異なる導電型の不純物が拡散された画素分離拡散層
を有する、
請求項1に記載の固体撮像装置。 - 前記トレンチは、前記画素領域の中心よりも周辺において、当該トレンチの中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
請求項1に記載の固体撮像装置。 - 前記第1遮光部は、前記画素領域の中心よりも周辺において、当該第1遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
請求項8に記載の固体撮像装置。 - 前記第1遮光部と前記第2遮光部とのそれぞれは、当該第1遮光部の中心軸と当該第2遮光部の中心軸とが互いに一致するように形成されている、
請求項9に記載の固体撮像装置。 - 前記画素分離部は、
前記光電変換部において信号電荷を蓄積する半導体領域とは異なる導電型の不純物が拡散された画素分離拡散層
を有し、
前記トレンチは、前記半導体基板において前記画素分離拡散層が形成された部分に形成されている、
請求項8に記載の固体撮像装置。 - 前記トレンチは、前記半導体基板において、前記入射面の側の面と、前記入射面とは反対側の面との間を貫通するように形成されている、
請求項1に記載の固体撮像装置。 - 前記第1遮光部は、前記半導体基板において、前記入射面の側の面と、前記入射面とは反対側の面との間を貫通するように形成されている、
請求項12に記載の固体撮像装置。 - 前記半導体基板において前記入射面とは反対側の面に設けられており、前記光電変換部で生成された信号電荷を電気信号として出力する画素トランジスタと、
前記半導体基板において前記入射面とは反対側の面にて、前記画素トランジスタを被覆するように設けられている配線層と
を有する、
請求項1に記載の固体撮像装置。 - 前記第1遮光部は、前記半導体基板において、前記入射面の側の面と、前記入射面とは反対側の面との間を貫通し、前記配線層において絶縁層中に設けられた配線に接続されている、
請求項14に記載の固体撮像装置。 - 前記入射光が前記受光面へ透過するカラーフィルタ
を含み、
前記カラーフィルタは、
互いに異なる波長範囲の光について透過率が高い複数種のフィルタ層が、前記複数の画素のそれぞれに対応して互いに隣接して配置されている、
請求項1に記載の固体撮像装置。 - 入射光を受光面で受光する光電変換部を、半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応するように、前記半導体基板の内部に複数設ける光電変換部形成工程と、
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に画素分離部を設ける画素分離部形成工程と
を有し、
前記画素分離部形成工程では、
前記半導体基板の前記画素分離部において前記入射面側に形成されたトレンチの内部に第1遮光部を設けると共に、前記半導体基板の前記入射面側の面上であって前記第1遮光部の前記入射面側に第2遮光部を少なくとも設け、
前記第2遮光部の形成工程では、前記画素領域の中心よりも周辺において、前記第2遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように、前記第2遮光部を形成する、
固体撮像装置の製造方法。 - 半導体基板の画素領域に間を隔てて並ぶ複数の画素のそれぞれに対応して、複数が前記半導体基板の内部に設けられており、入射光を受光面で受光する光電変換部と、
前記画素領域において前記複数の画素の間に介在するように前記半導体基板の内部に設けられている画素分離部と
を有し、
前記画素分離部は、
前記半導体基板の前記入射面側に形成されたトレンチの内部に設けられている第1遮光部と、
前記半導体基板の前記入射面側の面上であって、前記第1遮光部の前記入射面側に設けられている第2遮光部と
を少なくとも含み、
前記第2遮光部は、前記画素領域の中心よりも周辺において、当該第2遮光部の中心が、前記画素分離部の中心に対して、前記画素領域の周辺の側へ多くシフトするように形成されている、
電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011030840A JP2012169530A (ja) | 2011-02-16 | 2011-02-16 | 固体撮像装置、および、その製造方法、電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011030840A JP2012169530A (ja) | 2011-02-16 | 2011-02-16 | 固体撮像装置、および、その製造方法、電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012169530A true JP2012169530A (ja) | 2012-09-06 |
Family
ID=46973386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011030840A Pending JP2012169530A (ja) | 2011-02-16 | 2011-02-16 | 固体撮像装置、および、その製造方法、電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012169530A (ja) |
Cited By (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444098A (en) * | 1987-08-12 | 1989-02-16 | Fujikura Ltd | Superconducting electromagnetic shielding material |
| JP2013175494A (ja) * | 2011-03-02 | 2013-09-05 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法及び電子機器 |
| JP2014120610A (ja) * | 2012-12-17 | 2014-06-30 | Olympus Corp | 固体撮像素子 |
| KR101461804B1 (ko) | 2012-10-23 | 2014-11-13 | 가부시끼가이샤 도시바 | 고체 촬상 장치의 제조 방법 및 고체 촬상 장치 |
| JP2014229810A (ja) * | 2013-05-24 | 2014-12-08 | ソニー株式会社 | 固体撮像装置、および電子機器 |
| WO2015001987A1 (ja) * | 2013-07-03 | 2015-01-08 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| KR101543099B1 (ko) | 2013-07-31 | 2015-08-07 | 가부시끼가이샤 도시바 | 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 |
| JP2015162679A (ja) * | 2014-02-27 | 2015-09-07 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 負の電荷物質を含むトレンチを有するイメージセンサー及びその製造方法 |
| JP2016092178A (ja) * | 2014-11-04 | 2016-05-23 | 株式会社リコー | 固体撮像素子 |
| JP2017055127A (ja) * | 2016-10-28 | 2017-03-16 | ソニー株式会社 | 固体撮像装置、および電子機器 |
| JP2017076684A (ja) * | 2015-10-14 | 2017-04-20 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子及び撮像装置 |
| WO2017159361A1 (ja) * | 2016-03-15 | 2017-09-21 | ソニー株式会社 | 固体撮像素子、および電子機器 |
| KR20180004061A (ko) * | 2013-09-27 | 2018-01-10 | 소니 주식회사 | 촬상 소자 및 그 제조 방법 및 전자 기기 |
| JP2018088532A (ja) * | 2017-12-28 | 2018-06-07 | ソニー株式会社 | 固体撮像素子および電子装置 |
| JP2018093234A (ja) * | 2013-07-03 | 2018-06-14 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| JP2018129525A (ja) * | 2018-03-28 | 2018-08-16 | ソニー株式会社 | 固体撮像装置、および電子機器 |
| JP2018201054A (ja) * | 2013-11-06 | 2018-12-20 | ソニー株式会社 | 半導体装置、固体撮像素子、および電子機器 |
| US10224359B2 (en) | 2012-03-22 | 2019-03-05 | Sionyx, Llc | Pixel isolation elements, devices and associated methods |
| US10229951B2 (en) | 2010-04-21 | 2019-03-12 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US10269861B2 (en) | 2011-06-09 | 2019-04-23 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US10347682B2 (en) | 2013-06-29 | 2019-07-09 | Sionyx, Llc | Shallow trench textured regions and associated methods |
| JP2019122045A (ja) * | 2018-01-09 | 2019-07-22 | 三星電子株式会社Samsung Electronics Co.,Ltd. | イメージセンサー |
| US10361083B2 (en) | 2004-09-24 | 2019-07-23 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US10374109B2 (en) | 2001-05-25 | 2019-08-06 | President And Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| JP2019134186A (ja) * | 2018-03-28 | 2019-08-08 | ソニー株式会社 | 固体撮像装置 |
| US10411053B2 (en) | 2014-06-11 | 2019-09-10 | Sony Corporation | Solid state imaging element and electronic device to obtain high sensitivity of light on a long wavelength side |
| JP2019530215A (ja) * | 2016-09-23 | 2019-10-17 | アップル インコーポレイテッドApple Inc. | 積層背面照射型spadアレイ |
| US10505054B2 (en) | 2010-06-18 | 2019-12-10 | Sionyx, Llc | High speed photosensitive devices and associated methods |
| WO2020017338A1 (ja) * | 2018-07-18 | 2020-01-23 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子および測距モジュール |
| WO2020017343A1 (ja) * | 2018-07-18 | 2020-01-23 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子および測距モジュール |
| WO2020017344A1 (ja) * | 2018-07-18 | 2020-01-23 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子および測距モジュール |
| US10656251B1 (en) | 2017-01-25 | 2020-05-19 | Apple Inc. | Signal acquisition in a SPAD detector |
| US10801886B2 (en) | 2017-01-25 | 2020-10-13 | Apple Inc. | SPAD detector having modulated sensitivity |
| JP2020181947A (ja) * | 2019-04-26 | 2020-11-05 | キヤノン株式会社 | 光電変換装置、撮像システム、および、移動体 |
| JP2021005655A (ja) * | 2019-06-26 | 2021-01-14 | キヤノン株式会社 | 光電変換装置および機器 |
| CN112349737A (zh) * | 2020-10-27 | 2021-02-09 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法、图像传感器 |
| JP2021015957A (ja) * | 2019-07-11 | 2021-02-12 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
| US10962628B1 (en) | 2017-01-26 | 2021-03-30 | Apple Inc. | Spatial temporal weighting in a SPAD detector |
| JP2021086881A (ja) * | 2019-11-26 | 2021-06-03 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法、および機器 |
| JPWO2021131844A1 (ja) * | 2019-12-25 | 2021-07-01 | ||
| US11233966B1 (en) | 2018-11-29 | 2022-01-25 | Apple Inc. | Breakdown voltage monitoring for avalanche diodes |
| CN114447010A (zh) * | 2015-01-13 | 2022-05-06 | 索尼半导体解决方案公司 | 固态成像装置和电子设备 |
| CN114727037A (zh) * | 2018-05-25 | 2022-07-08 | 原相科技股份有限公司 | 改善背照式全局快门效率的像素结构 |
| US11476372B1 (en) | 2020-05-13 | 2022-10-18 | Apple Inc. | SPAD-based photon detectors with multi-phase sampling TDCs |
| WO2022224501A1 (ja) * | 2021-04-20 | 2022-10-27 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
| WO2023074157A1 (ja) * | 2021-10-27 | 2023-05-04 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置 |
| WO2024014145A1 (ja) * | 2022-07-12 | 2024-01-18 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
| WO2024237009A1 (ja) * | 2023-05-12 | 2024-11-21 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
| US12356735B2 (en) | 2019-12-13 | 2025-07-08 | Sony Semiconductor Solutions Corporation | Light receiving element and light receiving apparatus |
| US12356740B2 (en) | 2020-09-25 | 2025-07-08 | Apple Inc. | Transistor integration with stacked single-photon avalanche diode (SPAD) pixel arrays |
| TWI889735B (zh) * | 2019-12-25 | 2025-07-11 | 日商索尼半導體解決方案公司 | 受光元件及受光裝置 |
| TWI904123B (zh) * | 2019-12-13 | 2025-11-11 | 日商索尼半導體解決方案公司 | 受光元件及受光裝置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115581A (ja) * | 2001-10-03 | 2003-04-18 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
| JP2006304364A (ja) * | 2006-07-26 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2009088030A (ja) * | 2007-09-27 | 2009-04-23 | Fujifilm Corp | 裏面照射型撮像素子 |
| JP2009164385A (ja) * | 2008-01-08 | 2009-07-23 | Fujifilm Corp | 裏面照射型撮像素子 |
| JP2011003860A (ja) * | 2009-06-22 | 2011-01-06 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
-
2011
- 2011-02-16 JP JP2011030840A patent/JP2012169530A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115581A (ja) * | 2001-10-03 | 2003-04-18 | Sony Corp | 固体撮像素子および固体撮像素子の製造方法 |
| JP2006304364A (ja) * | 2006-07-26 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2009088030A (ja) * | 2007-09-27 | 2009-04-23 | Fujifilm Corp | 裏面照射型撮像素子 |
| JP2009164385A (ja) * | 2008-01-08 | 2009-07-23 | Fujifilm Corp | 裏面照射型撮像素子 |
| JP2011003860A (ja) * | 2009-06-22 | 2011-01-06 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
Cited By (117)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444098A (en) * | 1987-08-12 | 1989-02-16 | Fujikura Ltd | Superconducting electromagnetic shielding material |
| US10374109B2 (en) | 2001-05-25 | 2019-08-06 | President And Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| US10741399B2 (en) | 2004-09-24 | 2020-08-11 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US10361083B2 (en) | 2004-09-24 | 2019-07-23 | President And Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US10229951B2 (en) | 2010-04-21 | 2019-03-12 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US10505054B2 (en) | 2010-06-18 | 2019-12-10 | Sionyx, Llc | High speed photosensitive devices and associated methods |
| JP2013175494A (ja) * | 2011-03-02 | 2013-09-05 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法及び電子機器 |
| US10269861B2 (en) | 2011-06-09 | 2019-04-23 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US10224359B2 (en) | 2012-03-22 | 2019-03-05 | Sionyx, Llc | Pixel isolation elements, devices and associated methods |
| KR101461804B1 (ko) | 2012-10-23 | 2014-11-13 | 가부시끼가이샤 도시바 | 고체 촬상 장치의 제조 방법 및 고체 촬상 장치 |
| JP2014120610A (ja) * | 2012-12-17 | 2014-06-30 | Olympus Corp | 固体撮像素子 |
| US10615207B2 (en) | 2013-05-24 | 2020-04-07 | Sony Corporation | Solid-state imaging device and electronic apparatus |
| US9570501B2 (en) | 2013-05-24 | 2017-02-14 | Sony Corporation | Sold-state imaging device and electronic apparatus |
| US11569286B2 (en) | 2013-05-24 | 2023-01-31 | Sony Corporation | Solid-state imaging device and electronic apparatus |
| CN106847843A (zh) * | 2013-05-24 | 2017-06-13 | 索尼公司 | 成像装置和电子设备 |
| US20160211304A1 (en) * | 2013-05-24 | 2016-07-21 | Sony Corporation | Solid-state imaging device and electronic apparatus |
| US10319769B2 (en) | 2013-05-24 | 2019-06-11 | Sony Corporation | Solid-state imaging device and electronic apparatus |
| US9893106B2 (en) | 2013-05-24 | 2018-02-13 | Sony Corporation | Solid-state imaging device and electronic apparatus |
| US11894406B2 (en) | 2013-05-24 | 2024-02-06 | Sony Group Corporation | Solid-state imaging device and electronic apparatus |
| JP2014229810A (ja) * | 2013-05-24 | 2014-12-08 | ソニー株式会社 | 固体撮像装置、および電子機器 |
| US10347682B2 (en) | 2013-06-29 | 2019-07-09 | Sionyx, Llc | Shallow trench textured regions and associated methods |
| US11069737B2 (en) | 2013-06-29 | 2021-07-20 | Sionyx, Llc | Shallow trench textured regions and associated methods |
| JP7290185B2 (ja) | 2013-07-03 | 2023-06-13 | ソニーグループ株式会社 | 光検出装置およびその製造方法 |
| US10855893B2 (en) | 2013-07-03 | 2020-12-01 | Sony Corporation | Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus |
| US10044918B2 (en) | 2013-07-03 | 2018-08-07 | Sony Corporation | Solid-state imaging device having an anti-reflection feature and method for manufacturing the same |
| JP2018093234A (ja) * | 2013-07-03 | 2018-06-14 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| JP2022075774A (ja) * | 2013-07-03 | 2022-05-18 | ソニーグループ株式会社 | 光検出装置およびその製造方法 |
| KR102425588B1 (ko) * | 2013-07-03 | 2022-07-28 | 소니그룹주식회사 | 고체 촬상 장치 및 그 제조 방법, 및 전자 기기 |
| US9819846B2 (en) | 2013-07-03 | 2017-11-14 | Sony Corporation | Solid-state imaging device having a moth-eye structure and light blocking portions, method for manufacturing the same, and electronic apparatus |
| US10326920B2 (en) | 2013-07-03 | 2019-06-18 | Sony Corporation | Solid-state imaging device and method for manufacturing the same, and electronic apparatus |
| US11570387B2 (en) | 2013-07-03 | 2023-01-31 | Sony Group Corporation | Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus |
| US11076078B2 (en) | 2013-07-03 | 2021-07-27 | Sony Corporation | Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus |
| KR20200074257A (ko) * | 2013-07-03 | 2020-06-24 | 소니 주식회사 | 고체 촬상 장치 및 그 제조 방법, 및 전자 기기 |
| KR20200006185A (ko) * | 2013-07-03 | 2020-01-17 | 소니 주식회사 | 고체 촬상 장치 및 그 제조 방법, 및 전자 기기 |
| KR102179733B1 (ko) * | 2013-07-03 | 2020-11-17 | 소니 주식회사 | 고체 촬상 장치 및 그 제조 방법, 및 전자 기기 |
| US10771664B2 (en) | 2013-07-03 | 2020-09-08 | Sony Corporation | Solid-state imaging device with uneven structures and the method for manufacturing the same, and electronic apparatus |
| US10412287B2 (en) | 2013-07-03 | 2019-09-10 | Sony Corporation | Solid-state imaging device and method for manufacturing electronic apparatus |
| JP2015029054A (ja) * | 2013-07-03 | 2015-02-12 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| WO2015001987A1 (ja) * | 2013-07-03 | 2015-01-08 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| KR101543099B1 (ko) | 2013-07-31 | 2015-08-07 | 가부시끼가이샤 도시바 | 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 |
| US9165962B2 (en) | 2013-07-31 | 2015-10-20 | Kabushiki Kaisha Toshiba | Solid state imaging device |
| US11557623B2 (en) | 2013-09-27 | 2023-01-17 | Sony Corporation | Image pickup element, method of manufacturing image pickup element, and electronic apparatus |
| US10950644B2 (en) | 2013-09-27 | 2021-03-16 | Sony Corporation | Image pickup element, method of manufacturing image pickup element, and electronic apparatus |
| US11862652B2 (en) | 2013-09-27 | 2024-01-02 | Sony Group Corporation | Image pickup element, method of manufacturing image pickup element, and electronic apparatus |
| US12166058B2 (en) | 2013-09-27 | 2024-12-10 | Sony Group Corporation | Image pickup element, method of manufacturing image pickup element, and electronic apparatus |
| KR20180004061A (ko) * | 2013-09-27 | 2018-01-10 | 소니 주식회사 | 촬상 소자 및 그 제조 방법 및 전자 기기 |
| KR102183352B1 (ko) | 2013-09-27 | 2020-11-26 | 소니 주식회사 | 촬상 소자 및 그 제조 방법 및 전자 기기 |
| JP2018201054A (ja) * | 2013-11-06 | 2018-12-20 | ソニー株式会社 | 半導体装置、固体撮像素子、および電子機器 |
| JP2015162679A (ja) * | 2014-02-27 | 2015-09-07 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 負の電荷物質を含むトレンチを有するイメージセンサー及びその製造方法 |
| US10411053B2 (en) | 2014-06-11 | 2019-09-10 | Sony Corporation | Solid state imaging element and electronic device to obtain high sensitivity of light on a long wavelength side |
| US12015038B2 (en) | 2014-06-11 | 2024-06-18 | Sony Group Corporation | Solid state imaging element and electronic device |
| US11081508B2 (en) | 2014-06-11 | 2021-08-03 | Sony Corporation | Solid state imaging element and electronic device |
| US11329080B2 (en) | 2014-06-11 | 2022-05-10 | Sony Corporation | Solid state imaging element and electronic device |
| JP2016092178A (ja) * | 2014-11-04 | 2016-05-23 | 株式会社リコー | 固体撮像素子 |
| CN114447010A (zh) * | 2015-01-13 | 2022-05-06 | 索尼半导体解决方案公司 | 固态成像装置和电子设备 |
| JP2017076684A (ja) * | 2015-10-14 | 2017-04-20 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子及び撮像装置 |
| US10861893B2 (en) | 2015-10-14 | 2020-12-08 | Sony Semiconductor Solutions Corporation | Imaging element and imaging apparatus |
| US10692910B2 (en) | 2016-03-15 | 2020-06-23 | Sony Corporation | Solid-state imaging element and electronic device |
| WO2017159361A1 (ja) * | 2016-03-15 | 2017-09-21 | ソニー株式会社 | 固体撮像素子、および電子機器 |
| US10658419B2 (en) | 2016-09-23 | 2020-05-19 | Apple Inc. | Stacked backside illuminated SPAD array |
| CN109716525B (zh) * | 2016-09-23 | 2020-06-09 | 苹果公司 | 堆叠式背面照明spad阵列 |
| JP2019530215A (ja) * | 2016-09-23 | 2019-10-17 | アップル インコーポレイテッドApple Inc. | 積層背面照射型spadアレイ |
| US11271031B2 (en) | 2016-09-23 | 2022-03-08 | Apple Inc. | Back-illuminated single-photon avalanche diode |
| JP2017055127A (ja) * | 2016-10-28 | 2017-03-16 | ソニー株式会社 | 固体撮像装置、および電子機器 |
| US10928492B2 (en) | 2017-01-25 | 2021-02-23 | Apple Inc. | Management of histogram memory for a single-photon avalanche diode detector |
| US10656251B1 (en) | 2017-01-25 | 2020-05-19 | Apple Inc. | Signal acquisition in a SPAD detector |
| US10801886B2 (en) | 2017-01-25 | 2020-10-13 | Apple Inc. | SPAD detector having modulated sensitivity |
| US10962628B1 (en) | 2017-01-26 | 2021-03-30 | Apple Inc. | Spatial temporal weighting in a SPAD detector |
| JP2018088532A (ja) * | 2017-12-28 | 2018-06-07 | ソニー株式会社 | 固体撮像素子および電子装置 |
| JP7290418B2 (ja) | 2018-01-09 | 2023-06-13 | 三星電子株式会社 | イメージセンサー |
| JP2019122045A (ja) * | 2018-01-09 | 2019-07-22 | 三星電子株式会社Samsung Electronics Co.,Ltd. | イメージセンサー |
| US12170299B2 (en) | 2018-01-09 | 2024-12-17 | Samsung Electronics Co., Ltd. | Image sensors |
| US11631710B2 (en) | 2018-01-09 | 2023-04-18 | Samsung Electronics Co., Ltd. | Image sensors |
| JP2019134186A (ja) * | 2018-03-28 | 2019-08-08 | ソニー株式会社 | 固体撮像装置 |
| JP2018129525A (ja) * | 2018-03-28 | 2018-08-16 | ソニー株式会社 | 固体撮像装置、および電子機器 |
| CN114727037A (zh) * | 2018-05-25 | 2022-07-08 | 原相科技股份有限公司 | 改善背照式全局快门效率的像素结构 |
| JP7395462B2 (ja) | 2018-07-18 | 2023-12-11 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子および測距モジュール |
| JP7279014B2 (ja) | 2018-07-18 | 2023-05-22 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子および測距モジュール |
| JPWO2020017344A1 (ja) * | 2018-07-18 | 2021-08-19 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子および測距モジュール |
| US11362126B2 (en) | 2018-07-18 | 2022-06-14 | Sony Semiconductor Solutions Corporation | Light reception device and distance measurement module |
| US11378659B2 (en) | 2018-07-18 | 2022-07-05 | Sony Semiconductor Solutions Corporation | Light reception device and distance measurement module |
| JPWO2020017343A1 (ja) * | 2018-07-18 | 2021-08-19 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子および測距モジュール |
| TWI846709B (zh) * | 2018-07-18 | 2024-07-01 | 日商索尼半導體解決方案公司 | 受光元件及測距模組 |
| WO2020017344A1 (ja) * | 2018-07-18 | 2020-01-23 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子および測距モジュール |
| KR102828654B1 (ko) * | 2018-07-18 | 2025-07-07 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 수광 소자 및 거리측정 모듈 |
| WO2020017343A1 (ja) * | 2018-07-18 | 2020-01-23 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子および測距モジュール |
| US12072416B2 (en) | 2018-07-18 | 2024-08-27 | Sony Semiconductor Solutions Corporation | Back-illuminated current assisted photonic demodulator (CAPD) light-receiving element and distance-measuring module |
| CN110739322A (zh) * | 2018-07-18 | 2020-01-31 | 索尼半导体解决方案公司 | 受光元件以及测距模块 |
| KR20210032297A (ko) * | 2018-07-18 | 2021-03-24 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 수광 소자 및 거리측정 모듈 |
| WO2020017338A1 (ja) * | 2018-07-18 | 2020-01-23 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子および測距モジュール |
| US11233966B1 (en) | 2018-11-29 | 2022-01-25 | Apple Inc. | Breakdown voltage monitoring for avalanche diodes |
| JP2021100136A (ja) * | 2019-04-26 | 2021-07-01 | ソニーグループ株式会社 | 固体撮像装置、および電子機器 |
| JP7180706B2 (ja) | 2019-04-26 | 2022-11-30 | ソニーグループ株式会社 | 固体撮像装置、および電子機器 |
| JP7346072B2 (ja) | 2019-04-26 | 2023-09-19 | キヤノン株式会社 | 光電変換装置、撮像システム、および、移動体 |
| JP2020181947A (ja) * | 2019-04-26 | 2020-11-05 | キヤノン株式会社 | 光電変換装置、撮像システム、および、移動体 |
| JP2021005655A (ja) * | 2019-06-26 | 2021-01-14 | キヤノン株式会社 | 光電変換装置および機器 |
| JP2021015957A (ja) * | 2019-07-11 | 2021-02-12 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
| JP7680191B2 (ja) | 2019-07-11 | 2025-05-20 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
| JP2021086881A (ja) * | 2019-11-26 | 2021-06-03 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法、および機器 |
| US12356735B2 (en) | 2019-12-13 | 2025-07-08 | Sony Semiconductor Solutions Corporation | Light receiving element and light receiving apparatus |
| TWI904123B (zh) * | 2019-12-13 | 2025-11-11 | 日商索尼半導體解決方案公司 | 受光元件及受光裝置 |
| JPWO2021131844A1 (ja) * | 2019-12-25 | 2021-07-01 | ||
| KR20220115949A (ko) * | 2019-12-25 | 2022-08-19 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 수광 소자 및 수광 장치 |
| WO2021131844A1 (ja) * | 2019-12-25 | 2021-07-01 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子及び受光装置 |
| KR102877902B1 (ko) * | 2019-12-25 | 2025-10-30 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 수광 소자 및 수광 장치 |
| US12382738B2 (en) | 2019-12-25 | 2025-08-05 | Sony Semiconductor Solutions Corporation | Light receiving element and light receiving device |
| TWI889735B (zh) * | 2019-12-25 | 2025-07-11 | 日商索尼半導體解決方案公司 | 受光元件及受光裝置 |
| JP7696830B2 (ja) | 2019-12-25 | 2025-06-23 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子及び受光装置 |
| US12199197B2 (en) | 2020-05-13 | 2025-01-14 | Apple Inc. | SPAD-based photon detectors with multi-phase sampling TDCs |
| US11476372B1 (en) | 2020-05-13 | 2022-10-18 | Apple Inc. | SPAD-based photon detectors with multi-phase sampling TDCs |
| US12356740B2 (en) | 2020-09-25 | 2025-07-08 | Apple Inc. | Transistor integration with stacked single-photon avalanche diode (SPAD) pixel arrays |
| CN112349737A (zh) * | 2020-10-27 | 2021-02-09 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法、图像传感器 |
| CN112349737B (zh) * | 2020-10-27 | 2024-03-22 | 武汉新芯集成电路制造有限公司 | 半导体器件及其形成方法、图像传感器 |
| WO2022224501A1 (ja) * | 2021-04-20 | 2022-10-27 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
| WO2023074157A1 (ja) * | 2021-10-27 | 2023-05-04 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置 |
| WO2024014145A1 (ja) * | 2022-07-12 | 2024-01-18 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
| WO2024237009A1 (ja) * | 2023-05-12 | 2024-11-21 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE50032E1 (en) | Solid-state imaging device, method of manufacturing a solid-state imaging device, and electronic apparatus | |
| JP2012169530A (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
| KR101893325B1 (ko) | 고체 촬상 장치와 그 제조 방법, 및 전자 기기 | |
| KR101861964B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법, 및, 전자 기기 | |
| JP5708025B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
| JP5810551B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
| JP4751865B2 (ja) | 裏面照射型固体撮像素子及びその製造方法 | |
| JPWO2011142065A1 (ja) | 固体撮像装置及びその製造方法 | |
| JP5547260B2 (ja) | 固体撮像装置 | |
| JP2014022649A (ja) | 固体撮像素子、撮像装置、及び電子機器 | |
| JP2013016702A (ja) | 固体撮像装置及びカメラモジュール | |
| JP2012099743A (ja) | 固体撮像装置及びその製造方法 | |
| JP7008054B2 (ja) | 光電変換装置および機器 | |
| JP2017212453A (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
| JP6176313B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
| JP2007158312A (ja) | 固体撮像素子 | |
| JP2011238636A (ja) | 固体撮像素子及びその製造方法 | |
| JP6048483B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
| US20240162263A1 (en) | Imaging device | |
| JP2008028101A (ja) | 固体撮像素子および固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150317 |