JP2012169520A - Circuit device - Google Patents
Circuit device Download PDFInfo
- Publication number
- JP2012169520A JP2012169520A JP2011030691A JP2011030691A JP2012169520A JP 2012169520 A JP2012169520 A JP 2012169520A JP 2011030691 A JP2011030691 A JP 2011030691A JP 2011030691 A JP2011030691 A JP 2011030691A JP 2012169520 A JP2012169520 A JP 2012169520A
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- substrate
- circuit board
- mounting substrate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H10W72/884—
-
- H10W74/00—
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】放熱性が向上された回路装置を提供する。
【解決手段】本発明の混成集積回路装置10Aは、回路基板12と、回路基板12の上面に配置された制御素子23およびチップ素子24と、回路基板12を部分的に開口させた開口部18と、開口部18を下面から塞ぐ実装基板28と、実装基板28の上面に実装されたパワー素子22とを備えている。回路基板12よりも熱伝導性に優れる材料からなる実装基板28にパワー素子22を実装することにより、パワー素子22から発生した熱を実装基板28を経由して良好に外部に放出することができる。
【選択図】図1A circuit device with improved heat dissipation is provided.
A hybrid integrated circuit device 10A according to the present invention includes a circuit board 12, a control element 23 and a chip element 24 disposed on the upper surface of the circuit board 12, and an opening 18 in which the circuit board 12 is partially opened. And a mounting board 28 for closing the opening 18 from the lower surface, and a power element 22 mounted on the upper surface of the mounting board 28. By mounting the power element 22 on the mounting board 28 made of a material having higher thermal conductivity than the circuit board 12, the heat generated from the power element 22 can be discharged to the outside through the mounting board 28. .
[Selection] Figure 1
Description
本発明は回路装置に関し、特に、放熱性が向上された回路装置に関するものである。 The present invention relates to a circuit device, and more particularly to a circuit device having improved heat dissipation.
図4を参照して、従来型の回路装置の一例として混成集積回路装置100の構成を説明する(特許文献1)。先ず、アルミニウム等の金属からなる基板101の表面には、樹脂から成る絶縁層102を介して導電パターン103が形成され、この導電パターン103の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子105Aとチップ素子105Bが採用されている。半導体素子105Aは、例えばトランジスタまたはダイオードであり、上面の電極が金属細線107を経由して所定の導電パターン103と接続され、裏面の電極は導電パターン103に接続されている。一方、コンデンサまたは抵抗器であるチップ素子105Bは、両端の電極が半田等の接合材106を介して所定の導電パターン103と接合されている。また、封止樹脂108は、基板101の表面に形成された電気回路を封止する機能を有する。更に、リード109は装置全体の外部接続端子として機能し、内側の端部はパッド状に形成された導電パターン103に固着され、外側の端部は封止樹脂108から外部に導出する。
With reference to FIG. 4, a configuration of a hybrid
この様な構成の混成集積回路装置100は、金属からなる基板101の上面に各回路素子が実装されるので、動作状況下にて半導体素子105Aが発熱しても、発生した熱は基板101を経由して良好に外部に放出される。
In the hybrid
しかしながら、数十アンペアの大電流のスイッチングを行うパワー素子等の発熱量が大きい素子を回路素子として採用した場合、上記した構成の混成集積回路装置100でも放熱性が不十分な問題があった。
However, when an element that generates a large amount of heat, such as a power element that switches large currents of several tens of amperes, is employed as a circuit element, the hybrid integrated
具体的には、例えば半導体素子105Aから発生された熱が外部に至る経路は、導電パターン103、絶縁層102、基板101、封止樹脂108の順番である。この中でも、導電パターン103、基板101は金属から成るので熱伝導率は良いが、絶縁層102および封止樹脂108はエポキシ樹脂等の樹脂材料から成るので熱伝導性が悪い。このように、半導体素子105Aの熱が外部に放出される経路に、樹脂からなる部分が含まれることが、放熱性の更なる向上を阻害していた。 Specifically, for example, the path through which the heat generated from the semiconductor element 105A reaches the outside is the order of the conductive pattern 103, the insulating layer 102, the substrate 101, and the sealing resin 108. Among these, since the conductive pattern 103 and the substrate 101 are made of metal, the thermal conductivity is good. However, since the insulating layer 102 and the sealing resin 108 are made of a resin material such as an epoxy resin, the thermal conductivity is bad. As described above, the fact that the portion made of resin is included in the path through which the heat of the semiconductor element 105A is released to the outside has hindered further improvement in heat dissipation.
また、基板101の下面を外部に露出させると、裏面を被覆していた封止樹脂108が無くなる分、放熱性が向上する。しかしながら、この場合であっても、基板101の上面を被覆する絶縁層102が、熱の経路に存在するので、放熱性の向上に限界があった。更に、絶縁層102自体の熱伝導率を向上させるために、絶縁層102はシリカ等の無機フィラーを含むが、この様な対策を施しても絶縁層102の熱伝導率は金属には劣る。 Further, when the lower surface of the substrate 101 is exposed to the outside, the heat dissipation is improved by the amount of the sealing resin 108 covering the back surface. However, even in this case, since the insulating layer 102 covering the upper surface of the substrate 101 exists in the heat path, there is a limit to improvement in heat dissipation. Furthermore, in order to improve the thermal conductivity of the insulating layer 102 itself, the insulating layer 102 contains an inorganic filler such as silica, but even if such measures are taken, the thermal conductivity of the insulating layer 102 is inferior to that of a metal.
更に、上記した混成集積回路装置100では、耐圧性が十分でない場合があった。具体的には、導電材料である金属からなる基板101と、導電パターン103とは、両者の間に介在する絶縁層102により絶縁されている。しかしながら、例えば、導電パターン103に、1000V〜2000V程度の電圧を印加すると、エポキシ樹脂等の樹脂材料から成る絶縁層102が絶縁破壊し、導電パターン103と基板101とがショートしてしまう恐れがあった。
Further, the hybrid integrated
本発明は上記した問題を鑑みて成されたものであり、本発明の主たる目的は、放熱性が更に向上された回路装置を提供することにある。 The present invention has been made in view of the above problems, and a main object of the present invention is to provide a circuit device having further improved heat dissipation.
本発明の回路装置は、上面に導電パターンが配置された回路基板と、前記回路基板を部分的に開口した開口部と、前記開口部と重畳するように前記回路基板の下方に配置された実装基板と、前記実装基板の上面に配置されて前記導電パターンと電気的に接続された半導体素子と、を備えたことを特徴とする。 The circuit device of the present invention includes a circuit board having a conductive pattern disposed on an upper surface, an opening partly opening the circuit board, and a mounting part disposed below the circuit board so as to overlap the opening part. It is characterized by comprising a substrate and a semiconductor element disposed on the upper surface of the mounting substrate and electrically connected to the conductive pattern.
本発明によれば、回路素子が実装される基板に開口部を設け、開口部の下方に熱伝導性に優れた材料からなる実装基板を配置し、この実装基板の上面に半導体素子を実装している。このようにすることで、半導体素子から発生した熱は、熱伝導性に優れる実装基板を経由して直ちに外部に放出される。従って、動作時の半導体素子の過熱が抑制され、その誤動作や特性低下が抑制される。 According to the present invention, an opening is provided in a substrate on which a circuit element is mounted, a mounting substrate made of a material having excellent thermal conductivity is disposed below the opening, and a semiconductor element is mounted on the upper surface of the mounting substrate. ing. By doing in this way, the heat generated from the semiconductor element is immediately released to the outside through the mounting substrate having excellent thermal conductivity. Therefore, overheating of the semiconductor element during operation is suppressed, and its malfunction and characteristic deterioration are suppressed.
図1を参照して、本発明の回路装置の一例として混成集積回路装置10Aの構成を説明する。図1(A)は混成集積回路装置10Aを示す斜視図であり、図1(B)はその断面図であり、図1(C)は他の形態の混成集積回路装置10Bを示す断面図である。
With reference to FIG. 1, the configuration of a hybrid integrated
図1(A)および図1(B)を参照して、混成集積回路装置10Aは、導電パターン16および回路素子から成る混成集積回路が上面に組み込まれた回路基板12と、回路基板12を部分的に開口した開口部18と、開口部18と重畳する様に回路基板12の下方に配置された実装基板28と、実装基板28に実装されたパワー素子22(半導体素子)とを備えている。更に、混成集積回路装置10Aは、封止樹脂30と、一方が導電パターン16に固着されて他端が封止樹脂30から外部に導出するリード14とを備えている。
Referring to FIGS. 1A and 1B, a hybrid
具体的には、回路基板12は、回路素子を相互に接続するための導電パターン16が上面に形成された基板である。回路基板12の材料としては、ガラスエポキシ樹脂等の樹脂材料、セラミック基板またはアルミニウム等の金属基板が採用される。また、金属基板が回路基板12として採用される場合は、アルミナ等のフィラーが充填された樹脂からなる絶縁層により回路基板12の上面が被覆され、この絶縁層の上面に導電パターン16が形成される。回路基板12の具体的な大きさは、例えば、縦×横=60mm×80mm程度であり、厚みは1.0mm〜2.0mm程度である。 Specifically, the circuit board 12 is a board on which a conductive pattern 16 for connecting circuit elements to each other is formed on the upper surface. As a material of the circuit board 12, a resin material such as glass epoxy resin, a ceramic substrate, or a metal substrate such as aluminum is employed. When a metal substrate is employed as the circuit board 12, the upper surface of the circuit board 12 is covered with an insulating layer made of a resin filled with a filler such as alumina, and a conductive pattern 16 is formed on the upper surface of the insulating layer. The The specific size of the circuit board 12 is, for example, about vertical × horizontal = 60 mm × 80 mm, and the thickness is about 1.0 mm to 2.0 mm.
導電パターン16は厚みが35μm〜70μm程度の銅等の金属から成り、所定の電気回路が形成されるように回路基板12の上面に形成される。導電パターン16は、回路素子が固着されるアイランド、金属細線が接続されるパッド、リード14が固着されるパッドおよび、これらを相互に接続する配線部等を備える。ここでは単層の導電パターン16が図示されているが、絶縁層を介して積層された多層の導電パターン16が回路基板12の上面に形成されても良い。
The conductive pattern 16 is made of a metal such as copper having a thickness of about 35 μm to 70 μm, and is formed on the upper surface of the circuit board 12 so as to form a predetermined electric circuit. The conductive pattern 16 includes an island to which circuit elements are fixed, a pad to which a thin metal wire is connected, a pad to which a
導電パターン16に電気的に接続される回路素子としては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、LSIチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンスなどを回路素子として採用することができる。図1(A)を参照すると、回路基板12の上面には、制御素子23(LSI)、チップ素子24等が回路基板12の上面に固着されている。一方、MOSFET等であるパワー素子22は、開口部18の内部に配置されており、この事項は図1(B)を参照して後述する。 As a circuit element electrically connected to the conductive pattern 16, an active element or a passive element can be generally employed. Specifically, transistors, LSI chips, diodes, chip resistors, chip capacitors, inductances, and the like can be employed as circuit elements. Referring to FIG. 1A, a control element 23 (LSI), a chip element 24 and the like are fixed to the upper surface of the circuit board 12 on the upper surface of the circuit board 12. On the other hand, the power element 22 such as a MOSFET is disposed inside the opening 18, and this matter will be described later with reference to FIG.
封止樹脂30は、回路基板12およびその上面に固着された回路素子を封止するように形成されている。封止樹脂30は、フィラーが混入されたエポキシ樹脂等の熱硬化性樹脂から成り、トランスファーモールドにより形成される。 The sealing resin 30 is formed so as to seal the circuit board 12 and the circuit elements fixed to the upper surface thereof. The sealing resin 30 is made of a thermosetting resin such as an epoxy resin mixed with a filler, and is formed by transfer molding.
リード14は、回路基板12の対向する側辺に沿って、導電パターン16から成るパッドに固着されており、混成集積回路装置10Aの入出力端子として機能している。図1(A)を参照すると、紙面上にて右側の回路基板12の側辺に沿って多数のリード14が設けられているが、対向する2つの側辺に沿ってリード14が固着されても良い。
The
開口部18は回路基板12を部分的に開口した部位であり、パワー素子22を収納可能な大きさで四角形形状に開口されている。開口部18の平面視での大きさは、例えば、縦×横=0.4cm以上1.2cm以下である。このような開口部18は、回路基板12に対してプレス加工または研削加工を施すことで形成される。 The opening 18 is a part where the circuit board 12 is partially opened, and is opened in a rectangular shape with a size capable of accommodating the power element 22. The size of the opening 18 in plan view is, for example, length × width = 0.4 cm or more and 1.2 cm or less. Such an opening 18 is formed by subjecting the circuit board 12 to pressing or grinding.
実装基板28は、回路基板12の開口部18と重畳する領域で回路基板12の下方に配置された基板であり、回路基板12よりも熱伝導性に優れ且つ電気的には絶縁性の材料から成る。実装基板28の具体的な材料としては、例えばセラミック基板が採用される。実装基板28の平面視での大きさは、開口部18よりも若干大きい程度であり、縦×横=0.5cm以上1.5cm以下である。回路基板12の材料であるエポキシ樹脂の熱伝導率が0.2〔W・m−1・K−1〕であるのに対し、実装基板28の材料であるセラミックの熱伝導率は30〔W・m−1・K−1〕である。また、実装基板28の下面は封止樹脂30から外部に露出している。図1(A)を参照すると、回路基板12に2つの開口部18が設けられ、これらの開口部18にパワー素子22が配置されている。また、ここでは、開口部18の全域を下方から覆うように実装基板28が回路基板12の下面に当接しているが、開口部18を部分的に覆うように実装基板28が設けられても良い。 The mounting substrate 28 is a substrate disposed below the circuit board 12 in a region overlapping with the opening 18 of the circuit board 12, and is superior in thermal conductivity than the circuit board 12 and is made of an electrically insulating material. Become. As a specific material of the mounting substrate 28, for example, a ceramic substrate is employed. The size of the mounting substrate 28 in plan view is slightly larger than the opening 18, and the length × width = 0.5 cm or more and 1.5 cm or less. The thermal conductivity of the epoxy resin that is the material of the circuit board 12 is 0.2 [W · m −1 · K −1 ], whereas the thermal conductivity of the ceramic that is the material of the mounting board 28 is 30 [W · M -1 · K -1 ]. Further, the lower surface of the mounting substrate 28 is exposed to the outside from the sealing resin 30. Referring to FIG. 1A, two openings 18 are provided in the circuit board 12, and a power element 22 is disposed in these openings 18. Here, the mounting board 28 is in contact with the lower surface of the circuit board 12 so as to cover the entire area of the opening 18 from below, but the mounting board 28 may be provided so as to partially cover the opening 18. good.
実装基板28の上面には、銅などの金属箔を所定形状にパターニングした配線パターン32が形成されている。パワー素子22の下面に形成された電極は、半田等の導電性固着材を介して、配線パターン32と接続される。 On the upper surface of the mounting substrate 28, a wiring pattern 32 is formed by patterning a metal foil such as copper into a predetermined shape. The electrode formed on the lower surface of the power element 22 is connected to the wiring pattern 32 via a conductive fixing material such as solder.
実装基板28の上面に実装されるパワー素子22は、例えば1アンペア以上の大電流が通過する半導体素子であり、具体的には、MOSFET、IGBT、バイポーラトランジスタまたはダイオードが採用される。これらの複数が実装基板28に実装されても良い。 The power element 22 mounted on the upper surface of the mounting substrate 28 is a semiconductor element through which a large current of, for example, 1 ampere or more passes, and specifically, a MOSFET, IGBT, bipolar transistor, or diode is employed. A plurality of these may be mounted on the mounting board 28.
パワー素子22としてMOSFETが採用された場合は、パワー素子22の下面にドレイン電極が配置され、上面にソース電極およびゲート電極が設けられる。一方、パワー素子22としてIGBTが採用された場合は、下面にコレクタ電極が設けられ、上面にエミッタ電極およびゲート電極が配置される。また、パワー素子22としてバイポーラトランジスタが採用された場合は、下面にコレクタ電極が設けられ、上面にエミッタ電極およびベース電極が配置される。 When a MOSFET is adopted as the power element 22, a drain electrode is disposed on the lower surface of the power element 22, and a source electrode and a gate electrode are provided on the upper surface. On the other hand, when IGBT is adopted as power element 22, a collector electrode is provided on the lower surface, and an emitter electrode and a gate electrode are disposed on the upper surface. When a bipolar transistor is adopted as the power element 22, a collector electrode is provided on the lower surface, and an emitter electrode and a base electrode are disposed on the upper surface.
実装基板28の上面に配置されたパワー素子22は、金属細線20を経由して回路基板12の上面に形成された導電パターン16と接続される。具体的には、例えばパワー素子22がMOSFETの場合、パワー素子22の上面に設けられたソース電極およびゲート電極は、金属細線20を経由して回路基板12の上面に形成された導電パターン16から成るパッドに接続される。一方、パワー素子22の下面に設けられたドレイン電極は、先ず、半田を介してランド形状の配線パターン32に電気的に接続される。そして、この配線パターン32は、金属細線20を経由して、回路基板12の上面に形成されたパッド状の導電パターン16と接続される。 The power element 22 disposed on the upper surface of the mounting substrate 28 is connected to the conductive pattern 16 formed on the upper surface of the circuit substrate 12 through the fine metal wires 20. Specifically, for example, when the power element 22 is a MOSFET, the source electrode and the gate electrode provided on the upper surface of the power element 22 are formed from the conductive pattern 16 formed on the upper surface of the circuit board 12 via the fine metal wire 20. Connected to the pad. On the other hand, the drain electrode provided on the lower surface of the power element 22 is first electrically connected to the land-shaped wiring pattern 32 via solder. The wiring pattern 32 is connected to the pad-like conductive pattern 16 formed on the upper surface of the circuit board 12 through the fine metal wire 20.
上記した本形態の混成集積回路装置10Aによれば、パワー素子22から発生した熱を背景技術の場合よりも効率的に外部に放出させることができる。具体的には、本形態では、パワー素子22が配置される箇所を開口して開口部18を設け、この開口部を塞ぐように配置された実装基板28の上面にパワー素子22を固着している。これにより、パワー素子22が動作時に発生する熱は、配線パターン32および実装基板28を経由して良好に外部に放出される。従来例では、図4を参照すると、放熱の経路に基板101の上面を被覆する絶縁層102や、基板101の下面を覆う封止樹脂108が存在しおり、これらの熱伝導性が悪いことによって放熱性が阻害されていたが、本形態ではこの様な樹脂材料(有機材料)が放熱の経路に存在していない。即ち、パワー素子22の放熱の経路に存在するのは、金属からなる配線パターン32およびセラミックから成る実装基板28の無機材料のみであり、これらの熱伝導率は上記したように非常に良い。更に、パワー素子22の固着に用いられる半田も放熱の経路となるが、半田は錫等から成る金属材料であるので、樹脂材料と比較すると熱伝導性に優れている。更にまた、実装基板28は回路基板12よりも薄く形成されているので、その分熱抵抗が小さくなる。以上の理由により、パワー素子22が動作時に発生した熱は直ちに外部に放出されるので、パワー素子22が過熱されることによる破壊や特性劣化が抑制されている。
According to the hybrid
一方、回路基板12の上面には、発熱量が多いパワー素子22は載置されず、パワー素子22のスイッチングを制御する制御素子23やチップ素子24等の発熱量が比較的小さい素子のみが配置される。従って、放熱性に劣るが安価なガラスエポキシ基板を回路基板12として採用でき、コストダウンが図れる。更に、ガラスエポキシ基板は加工性に優れた材料であるので、容易に開口部18を形成できる。 On the other hand, the power element 22 that generates a large amount of heat is not placed on the upper surface of the circuit board 12, and only elements that generate a relatively small amount of heat such as the control element 23 and the chip element 24 that control the switching of the power element 22 are arranged. Is done. Therefore, an inexpensive glass epoxy substrate that is inferior in heat dissipation can be adopted as the circuit board 12, and the cost can be reduced. Furthermore, since the glass epoxy substrate is a material excellent in workability, the opening 18 can be easily formed.
更に、本形態では、他の素子と比較して発熱量が多いパワー素子22が実装される基板と、他の素子が実装される基板とを別体の基板としている。これにより、基板を経由してパワー素子22から他の素子に伝導する熱量が低減される。従って、パワー素子22から発生した熱により他の素子(制御素子23)が過熱されることが防止される。 Furthermore, in this embodiment, the substrate on which the power element 22 that generates a larger amount of heat than other elements is mounted and the substrate on which the other elements are mounted are separate substrates. Thereby, the amount of heat conducted from the power element 22 to other elements via the substrate is reduced. Therefore, the other element (control element 23) is prevented from being overheated by the heat generated from the power element 22.
更にまた、混成集積回路装置10Aでは、背景技術で述べた絶縁破壊の問題が回避される。具体的には、本形態では、実装基板28自体が絶縁材料であるセラミックから成るので、実装基板28と配線パターン32との間に、絶縁破壊を起こしやすい樹脂からなる絶縁層を設ける必要が無い。また、配線パターン32に、1000V〜2000V程度の電圧を印加しても、セラミックから成る実装基板28は絶縁破壊を起こし難い。この様な理由により、装置全体の耐圧性が向上されている。
Furthermore, in the hybrid
図1(C)を参照して、他の形態の混成集積回路装置10Bの構成を説明する。混成集積回路装置10Bの構成は上述した装置と基本的には同様であり、相違点は、実装基板28の裏面が封止樹脂30により被覆されることにある。このようにすることで、パワー素子22から発生した熱の経路に封止樹脂30が存在することに成るので、放熱性が若干低下する。しかしながら、実装基板28の下面も被覆されるように封止樹脂30を形成することにより、実装基板28と封止樹脂30との界面が外部に露出しないので、その界面を経由して水分が内部に侵入することが抑制され、耐湿性が向上する。また、下記する他の形態に関しても、このように実装基板28も被覆されるように樹脂封止を行っても良い。 With reference to FIG. 1C, a configuration of a hybrid integrated circuit device 10B of another form will be described. The configuration of the hybrid integrated circuit device 10B is basically the same as that of the above-described device. The difference is that the back surface of the mounting substrate 28 is covered with the sealing resin 30. By doing in this way, since the sealing resin 30 exists in the path | route of the heat | fever which generate | occur | produced from the power element 22, heat dissipation is reduced a little. However, by forming the sealing resin 30 so that the lower surface of the mounting substrate 28 is also covered, the interface between the mounting substrate 28 and the sealing resin 30 is not exposed to the outside. Intrusion into the water is suppressed and moisture resistance is improved. Further, with respect to other forms described below, resin sealing may be performed so that the mounting substrate 28 is also covered in this way.
図2の各図を参照して、他の形態の混成集積回路装置を説明する。これらの図に示す他の形態の混成集積回路装置は、上記した混成集積回路装置10Aと基本的には同様であるので、以下では相違点を中心に説明する。
A hybrid integrated circuit device according to another embodiment will be described with reference to FIGS. Since the hybrid integrated circuit device of the other form shown in these drawings is basically the same as the above-described hybrid
図2(A)に示す混成集積回路装置10Cでは、パワー素子22が実装される実装基板28として、金属からなる基板を採用している。このように、セラミックよりも熱伝導性に優れた金属を、実装基板28の材料として採用することにより、パワー素子22から放出された熱をより効率的に外部に放出することができる。また、この場合、パワー素子22の下面電極が半田を介して実装基板28と接続され、この実装基板28に接続する金属細線20を経由して、回路基板12条の導電パターン16とパワー素子22とが接続されても良い。 In the hybrid integrated circuit device 10C shown in FIG. 2A, a substrate made of metal is used as the mounting substrate 28 on which the power element 22 is mounted. As described above, by using a metal having higher thermal conductivity than ceramic as the material of the mounting substrate 28, the heat released from the power element 22 can be released to the outside more efficiently. In this case, the lower electrode of the power element 22 is connected to the mounting board 28 via solder, and the conductive pattern 16 on the circuit board 12 and the power element 22 are connected to the mounting board 28 via the fine metal wires 20. And may be connected.
図2(B)に示す混成集積回路装置10Dでは、セラミックから成る実装基板28の下面に、アルミニウムまたは銅等の金属材料から成る金属基板34が固着されている。そして、金属基板34の下面は封止樹脂30から外部に露出している。従って、パワー素子22から発生した熱は、配線パターン32、実装基板28および金属基板34をこの順番で経由した後に外部に放出される。
In the hybrid
ここで、金属基板34の平面視での大きさは、パワー素子22よりも大きい程度が好適であり、厚みは実装基板28と同程度で良い。このようにすることで、パワー素子22から発せられて実装基板28を伝導した熱が、金属基板34で拡散される。即ち、金属基板34がヒートスプレッダーとして作用し、パワー素子22よりも広い面積で熱が外部に放出され、放熱特性が向上する。 Here, the size of the metal substrate 34 in plan view is preferably larger than that of the power element 22, and the thickness may be the same as that of the mounting substrate 28. By doing so, the heat generated from the power element 22 and conducted through the mounting substrate 28 is diffused by the metal substrate 34. That is, the metal substrate 34 acts as a heat spreader, heat is released to the outside in a larger area than the power element 22, and heat dissipation characteristics are improved.
図2(C)に示す混成集積回路装置10Eでは、セラミックから成る実装基板28の上面に金属基板34を載置し、この金属基板34の上面にパワー素子22を実装している。従って、パワー素子22から発生した熱は、金属基板34、配線パターン32および実装基板28を経由して外部に放出される。図2(B)の場合と同様に、パワー素子22から発生した熱が、金属基板34にて周囲に拡散されて広い面積が伝導するので、放熱性が良好となる。 In the hybrid integrated circuit device 10E shown in FIG. 2C, a metal substrate 34 is placed on the upper surface of a mounting substrate 28 made of ceramic, and the power element 22 is mounted on the upper surface of the metal substrate 34. Therefore, the heat generated from the power element 22 is released to the outside through the metal substrate 34, the wiring pattern 32, and the mounting substrate 28. As in the case of FIG. 2B, heat generated from the power element 22 is diffused to the periphery by the metal substrate 34, and a large area is conducted, so that heat dissipation is improved.
図2(D)に示す混成集積回路装置10Fでは、開口部18の周辺部で回路基板12を厚み方向に窪ませて凹状部36を形成し、実装基板28を凹状部36に収納している。ここで、凹状部36の深さは、実装基板28が厚み方向に完全に収納される程度でも良いし、部分的に収納される程度でも良い。このようにすることで、実装基板28を設けることによる装置全体の厚みの増加が抑制される。この凹状部36を設ける事項は、上記した他の形態に適用可能である。
In the hybrid
図3を参照して、上記した構成の混成集積回路装置の熱抵抗を測定した実験結果を説明する。ここでは、上記した混成集積回路装置10A、10Dおよび10Eを用意し、従来例のものと共に熱抵抗の経時変化を測定した。この図に示すグラフでは、縦軸は熱抵抗を示し、横軸は経過時間を対数で示している。ここで、熱抵抗が小さいことは、放熱性に優れていることを示している。また、熱抵抗の値が時間と共に変化する領域での熱抵抗(グラフでは10秒までの領域)は過渡熱抵抗と称され、それ以降で経時的に熱抵抗が変化しない熱抵抗は(グラフでは10秒以降の領域)は定常熱抵抗と称される。
With reference to FIG. 3, the experimental results of measuring the thermal resistance of the hybrid integrated circuit device having the above-described configuration will be described. Here, the hybrid
図1(A)に示す混成集積回路装置10Aは、従来例と比較すると、10秒までの過渡熱抵抗では劣るが、それ以降の定常熱抵抗では良好な値を示している。過渡熱容量が従来例よりも劣る原因は、セラミックから成る実装基板28が、従来例のアルミから成る基板101よりも熱容量が小さいからである。また、混成集積回路装置10Aが定常熱抵抗に優れる原因は、上記したように、熱伝導率の低い樹脂材料が熱の経路に存在しないからである。
The hybrid
図2(B)に示す混成集積回路装置10Dの実験結果を従来例と比較すると、過渡熱抵抗は従来例よりも劣るが、定常熱抵抗では従来例よりも優れている。この理由は、混成集積回路装置10Aの場合と同様である。また、この結果を混成集積回路装置10Aと比較すると、過渡熱抵抗値ではこのケースの方が優れている。この原因は、実装基板28の下面に配置された金属基板34がヒートシンクとして機能し、パワー素子22の急激な温度上昇が抑制されたからである。
When the experimental result of the hybrid
図2(C)に示す混成集積回路装置10Eの実験結果を従来例と比較すると、過渡熱抵抗および定常熱抵抗の両方に於いて、混成集積回路装置10Eが従来例よりも優れている。過渡熱抵抗が優れる理由は、動作の初期段階に於いてはパワー素子22から発生した熱が金属基板34に吸収されて急激な温度上昇が抑制されるからである。また、定常熱抵抗が優れる理由は、パワー素子22から発生した熱が金属基板34によって四方に広げられた後に、広い面積で実装基板28から外部に放出されるからである。 Comparing the experimental result of the hybrid integrated circuit device 10E shown in FIG. 2C with the conventional example, the hybrid integrated circuit device 10E is superior to the conventional example in both transient thermal resistance and steady thermal resistance. The reason why the transient thermal resistance is excellent is that, in the initial stage of operation, the heat generated from the power element 22 is absorbed by the metal substrate 34 and a rapid temperature rise is suppressed. The reason why the steady thermal resistance is excellent is that the heat generated from the power element 22 is spread in all directions by the metal substrate 34 and then released to the outside from the mounting substrate 28 in a wide area.
以上の実験結果から、本形態の混成集積回路装置は、従来例のものよりも放熱性に優れているといえる。 From the above experimental results, it can be said that the hybrid integrated circuit device of this embodiment is superior in heat dissipation than the conventional one.
10A、10B、10C、10D、10E、10F 混成集積回路装置
12 回路基板
14 リード
16 導電パターン
18 開口部
20 金属細線
22 パワー素子
23 制御素子
24 チップ素子
28 実装基板
30 封止樹脂
32 配線パターン
34 金属基板
36 凹状部
10A, 10B, 10C, 10D, 10E, 10F Hybrid integrated circuit device 12
Claims (11)
前記回路基板を部分的に開口した開口部と、
前記開口部と重畳するように前記回路基板の下方に配置された実装基板と、
前記実装基板の上面に配置されて前記導電パターンと電気的に接続された半導体素子と、
を備えたことを特徴とする回路装置。 A circuit board having a conductive pattern disposed on the upper surface;
An opening partly opening the circuit board;
A mounting board disposed below the circuit board so as to overlap the opening,
A semiconductor element disposed on the upper surface of the mounting substrate and electrically connected to the conductive pattern;
A circuit device comprising:
前記金属基板に前記半導体素子を固着することを特徴とする請求項3に記載の回路装置。 A metal substrate made of metal is disposed on the upper surface of the mounting substrate,
The circuit device according to claim 3, wherein the semiconductor element is fixed to the metal substrate.
前記半導体素子の下面に設けられた電極は、前記配線パターンを経由して、前記回路基板の上面に配置された前記導電パターンと接続されることを特徴とする請求項3または請求項4に記載の回路装置。 A wiring pattern is formed on the upper surface of the mounting substrate,
The electrode provided on the lower surface of the semiconductor element is connected to the conductive pattern disposed on the upper surface of the circuit board via the wiring pattern. Circuit device.
前記実装基板の下面は前記封止樹脂から外部に露出することを特徴とする請求項1から請求項9の何れかに記載の回路装置。 A sealing resin that covers a part of the upper surface, side surface, and lower surface of the circuit board;
The circuit device according to claim 1, wherein a lower surface of the mounting substrate is exposed to the outside from the sealing resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011030691A JP2012169520A (en) | 2011-02-16 | 2011-02-16 | Circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011030691A JP2012169520A (en) | 2011-02-16 | 2011-02-16 | Circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012169520A true JP2012169520A (en) | 2012-09-06 |
Family
ID=46973379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011030691A Withdrawn JP2012169520A (en) | 2011-02-16 | 2011-02-16 | Circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012169520A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014034411A1 (en) * | 2012-08-27 | 2014-03-06 | 三菱電機株式会社 | Electric power semiconductor device |
-
2011
- 2011-02-16 JP JP2011030691A patent/JP2012169520A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014034411A1 (en) * | 2012-08-27 | 2014-03-06 | 三菱電機株式会社 | Electric power semiconductor device |
| US9433075B2 (en) | 2012-08-27 | 2016-08-30 | Mitsubishi Electric Corporation | Electric power semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9287231B2 (en) | Package structure with direct bond copper substrate | |
| JP5684747B2 (en) | Dual compartment semiconductor package with temperature sensor | |
| US9871463B2 (en) | Power module | |
| US9171773B2 (en) | Semiconductor device | |
| US11177236B2 (en) | Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof | |
| US8373197B2 (en) | Circuit device | |
| JP6813259B2 (en) | Semiconductor device | |
| US9030005B2 (en) | Semiconductor device | |
| US6841866B2 (en) | Power semiconductor device | |
| US9520369B2 (en) | Power module and method of packaging the same | |
| US8754462B2 (en) | Semiconductor device | |
| US10461024B2 (en) | Semiconductor device | |
| JP5285347B2 (en) | Circuit equipment | |
| WO2015029159A1 (en) | Semiconductor device | |
| JP6907931B2 (en) | Semiconductor module | |
| JP2010034350A (en) | Semiconductor device | |
| JP6248803B2 (en) | Power semiconductor module | |
| JPWO2008035614A1 (en) | Semiconductor module and method for manufacturing semiconductor module | |
| CN111312678A (en) | Power semiconductor module and method for manufacturing a power semiconductor module | |
| US20210082781A1 (en) | Semiconductor device | |
| JP2012169520A (en) | Circuit device | |
| JP2012178404A (en) | Circuit device and manufacturing method thereof | |
| JP5682511B2 (en) | Semiconductor module | |
| JP2019153651A (en) | Semiconductor device | |
| JP2004048084A (en) | Semiconductor power module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140513 |