[go: up one dir, main page]

JP2012169513A - Electronic circuit - Google Patents

Electronic circuit Download PDF

Info

Publication number
JP2012169513A
JP2012169513A JP2011030428A JP2011030428A JP2012169513A JP 2012169513 A JP2012169513 A JP 2012169513A JP 2011030428 A JP2011030428 A JP 2011030428A JP 2011030428 A JP2011030428 A JP 2011030428A JP 2012169513 A JP2012169513 A JP 2012169513A
Authority
JP
Japan
Prior art keywords
signal
coil
repeater
transmitter
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011030428A
Other languages
Japanese (ja)
Other versions
JP5616813B2 (en
Inventor
Tadahiro Kuroda
忠広 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keio University
Original Assignee
Keio University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keio University filed Critical Keio University
Priority to JP2011030428A priority Critical patent/JP5616813B2/en
Publication of JP2012169513A publication Critical patent/JP2012169513A/en
Application granted granted Critical
Publication of JP5616813B2 publication Critical patent/JP5616813B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Near-Field Transmission Systems (AREA)

Abstract

【課題】中継によって基板間にデータを転送する際に発生する復唱Ｃ22の問題や、受信信号の振動による誤動作の問題を解決する具体的な電子回路を提供すること。
【解決手段】送信信号Ｄ1が変化すると、送信器１１によって、やや遅れて送信用コイル１６に電流ＩT1が流れる。電流ＩT1の変化によってチップ２の受信用コイル２７に電圧ＶR2が誘起され、受信器２２によって中継信号Ｄ2となり、送信器２１によって、やや遅れて送信用コイル２６に電流ＩT2が流れる。電流ＩT2の変化は、同じチップ２に同軸に配置される受信用コイル２７に、大きく、かつ、振動する誘起電圧ＶR2を発生させる（復唱Ｃ22）。そこで、受信器制御回路２３は、受信器２２が信号を検出すると、すなわち、中継信号Ｄ2の立ち上がりで、パルス幅Ｔcのパルス信号Ｙを生成し、その間は受信器２２のノイズ耐性を高める。
【選択図】図１
To provide a specific electronic circuit that solves the problem of repetitive C22 that occurs when data is transferred between boards by relay and the problem of malfunction caused by vibration of a received signal.
When a transmission signal D1 changes, a current IT1 flows through a transmission coil 16 by a transmitter 11 with a slight delay. The voltage VR2 is induced in the receiving coil 27 of the chip 2 due to the change of the current IT1, becomes the relay signal D2 by the receiver 22, and the current IT2 flows through the transmitting coil 26 with some delay by the transmitter 21. The change of the current IT2 causes a large and oscillating induced voltage VR2 to be generated in the receiving coil 27 arranged coaxially on the same chip 2 (repeated C22). Therefore, the receiver control circuit 23 generates the pulse signal Y having the pulse width Tc when the receiver 22 detects the signal, that is, at the rising edge of the relay signal D2, and increases the noise resistance of the receiver 22 during that time.
[Selection] Figure 1

Description

本発明は、複数の半導体チップ（又は電子回路基板）を同一装置内に多層に積層した（又は横に配置して磁性体材料などを用いて磁束を導いた）際に、あるいは半導体チップ（又は電子回路基板）を備えた複数の装置を近接配置（装置をスロットに挿入したり所定の面に密着することで近接配置）した際に、無線で半導体チップ（又は電子回路基板）間でデータを伝送することができる電子回路に関するものである。例えば、ＮＡＮＤフラッシュメモリやＤＲＡＭなどの同一メモリーチップをパッケージ内に積層実装した際のチップ間のシリアルデータ通信に利用できる。あるいは、プロセッサとＤＲＡＭなど、異なるチップをパッケージ内に積層実装した際のチップ間のシリアルデータ通信にも同様に利用できる。更に、例えばメモリカードとパーソナルコンピュータの間のように、挿抜や着脱できるプリント回路基板が、互いに近接配置されてインタフェースを構成した際の基板間のシリアルデータ通信にも利用できる。   The present invention can be used when a plurality of semiconductor chips (or electronic circuit boards) are stacked in multiple layers in the same apparatus (or arranged sideways and a magnetic material is used to guide magnetic flux), or semiconductor chips (or When multiple devices equipped with an electronic circuit board) are placed close together (closely placed by inserting the device into a slot or closely contacting a predetermined surface), data is wirelessly transmitted between semiconductor chips (or electronic circuit boards). The present invention relates to an electronic circuit that can be transmitted. For example, it can be used for serial data communication between chips when the same memory chip such as a NAND flash memory or DRAM is stacked in a package. Alternatively, it can also be used for serial data communication between chips when different chips such as a processor and a DRAM are stacked in a package. Further, for example, a printed circuit board that can be inserted and removed, such as between a memory card and a personal computer, can be used for serial data communication between boards when they are arranged close to each other to form an interface.

本発明者らは、半導体集積回路チップや電子回路基板の配線により形成されるコイルの誘導結合を用いて、積層されるチップや基板間でデータ通信を行う電子回路を提案している（特許文献１〜１３、非特許文献１〜３参照）。   The present inventors have proposed an electronic circuit that performs data communication between stacked chips and substrates by using inductive coupling of coils formed by wiring of a semiconductor integrated circuit chip and an electronic circuit substrate (Patent Literature). 1-13, a nonpatent literature 1-3 reference).

その中で、送信元が送信した信号を送信元と受信先との間にある中継器が中継することによって遠方の受信先までデータを転送できる電子回路を提案している（特許文献９）。この電子回路には、各基板にクロックを分配してそのクロックによって制御して信号を復元する同期式と、クロックを分配せず受信信号の変化を検出して信号を復元する非同期式がある。また、中継器の送信用コイルと受信用コイルとを兼用する場合、及び、両者を同軸に配置する場合にはコイルが占めるスペースを小さくすることができる反面、中継する際に、受信先に送信する信号が回り込んで自身の受信器に意図しない信号（以下、この信号を「復唱」と言う）が入力してしまう。非同期式の場合には、特にこの復唱が問題となる。   Among them, an electronic circuit has been proposed that can transfer data to a distant receiver by relaying a signal transmitted from the transmitter by a repeater between the transmitter and the receiver (Patent Document 9). In this electronic circuit, there are a synchronous type in which a clock is distributed to each board and a signal is restored by controlling with the clock, and an asynchronous type in which a change in received signal is detected without distributing the clock and the signal is restored. In addition, when the transmitter coil and the receiver coil of the repeater are used together, and when both are arranged coaxially, the space occupied by the coil can be reduced, but on the other hand, when relaying, it is transmitted to the receiver. A signal that circulates and an unintended signal (hereinafter referred to as “return”) is input to its own receiver. In the case of asynchronous type, this repetition is particularly problematic.

さらに、非同期式の場合のこの復唱は比較的大きな信号となるが、受信用コイルには容量成分が寄生するので、インダクタンスとキャパシタンスで受信信号が振動する場合があり、その場合には受信信号が逆極性にも振れて、非同期に逆極性の新しい信号を受信するときと同様の信号を受信器が受信するので、誤動作の原因となり得る（いわゆるオーバーシュート又はアンダーシュート）。   Furthermore, this repetition in the case of the asynchronous type results in a relatively large signal, but since the capacitive component is parasitic in the receiving coil, the received signal may vibrate due to inductance and capacitance. Since the receiver receives the same signal as when receiving a new signal of the reverse polarity asynchronously, it can also cause a malfunction (so-called overshoot or undershoot).

特開２００５−２２８９８１号公報JP 2005-228981 A 特開２００５−３４８２６４号公報JP 2005-348264 A 特開２００６−０６６４５４号公報JP 2006-066644 A 特開２００６−１７３９８６号公報JP 2006-173986 A 国際公開第２００９／０６９５３２号International Publication No. 2009/069532 特開２００９−１８８４６８号公報JP 2009-188468 A 特開２００９−２６６１０９号公報JP 2009-266109 A 特開２００９−２７７８４２号公報JP 2009-277842 A 特開２００９−２９５６９９号公報JP 2009-295699 A 特開２０１０−０１５６５４号公報JP 2010-015654 A 特開２０１０−０４５１６６号公報JP 2010-045166 A 特開２０１０−１９９２８０号公報JP 2010-199280 A 特開２０１０−２８７１１３号公報JP 2010-287113 A

K. Niitsu, Y. Shimazaki, Y.Sugimori, Y. Kohama, K. Kasuga, I. Nonomura, M. Saen, S. Komatsu, K. Osada, N.Irie, T. Hattori, A. Hasegawa, and T. Kuroda, "An Inductive-Coupling Linkfor 3D Integration of a 90nm CMOS Processor and a 65nm CMOS SRAM," IEEEInternational Solid-State Circuits Conference (ISSCC'09), Dig. Tech. Papers,pp.480-481, Feb. 2009.K. Niitsu, Y. Shimazaki, Y. Sugimori, Y. Kohama, K. Kasuga, I. Nonomura, M. Saen, S. Komatsu, K. Osada, N. Irie, T. Hattori, A. Hasegawa, and T Kuroda, "An Inductive-Coupling Link for 3D Integration of a 90nm CMOS Processor and a 65nm CMOS SRAM," IEEE International Solid-State Circuits Conference (ISSCC'09), Dig. Tech. Papers, pp.480-481, Feb. 2009 . Y. Sugimori, Y. Kohama, M.Saito, Y. Yoshida, N. Miura, H. Ishikuro, T. Sakurai and T. Kuroda, "A2Gb/s 15pJ/b/chip Inductive-Coupling Programmable Bus for NAND Flash MemoryStacking," IEEE International Solid-State Circuits Conference (ISSCC'09),Dig. Tech. Papers, pp.244-245, Feb. 2009.Y. Sugimori, Y. Kohama, M. Saito, Y. Yoshida, N. Miura, H. Ishikuro, T. Sakurai and T. Kuroda, "A2Gb / s 15pJ / b / chip Inductive-Coupling Programmable Bus for NAND Flash MemoryStacking , "IEEE International Solid-State Circuits Conference (ISSCC'09), Dig. Tech. Papers, pp.244-245, Feb. 2009. S. Kawai, H. Ishikuro, and T.Kuroda, “A 2.5Gb/s/ch Inductive-Coupling Transceiverfor Non-Contact Memory Card,” IEEE International Solid-State Circuits Conference (ISSCC'10), Dig.Tech. Papers, pp.264-265, Feb. 2010.S. Kawai, H. Ishikuro, and T. Kuroda, “A 2.5Gb / s / ch Inductive-Coupling Transceiver for Non-Contact Memory Card,” IEEE International Solid-State Circuits Conference (ISSCC'10), Dig.Tech. Papers , pp.264-265, Feb. 2010.

これらの問題は、復唱時に受信器をdisable（休止）することによって解決できるとされるものの、その具体的な実現例は提案されていない。   Although these problems can be solved by disabling the receiver at the time of repetition, a specific implementation example thereof has not been proposed.

本発明は、上記問題点に鑑み、中継によって基板間にデータを転送する際に発生する上記復唱の問題や、受信信号の振動による誤動作の問題を解決する具体的な電子回路を提供することを目的とする。   In view of the above-described problems, the present invention provides a specific electronic circuit that solves the above-described problem of repetition that occurs when data is transferred between boards by relay and the problem of malfunction caused by vibration of a received signal. Objective.

請求項１記載の本発明の電子回路は、誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）とを積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記中継器は、接続される受信用コイルで受信する信号を検出するしきい値が、信号を検出したときに逆極性に変化し、中継が完了するまでの所定期間はより大きく変化するヒステリシス特性を有することを特徴とする。   An electronic circuit according to a first aspect of the present invention includes a substrate n (n is an integer of 1 to N (N is an integer of N ≧ 3)) having a transmitter that transmits a signal by inductive coupling. 1 ≦ n ≦ N−2) and a substrate n + x (x is 1 ≦ x ≦) having a relay that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling N−n−1) and a substrate n + y (y is an integer of x <y ≦ N−n) having a receiver that receives a signal relayed from the repeater, and the transmission The receiver, the receiver, and the repeater are all connected to a coil as an antenna and communicate wirelessly through the coil, and the transmitting coil and the receiving coil connected to the repeater are inductively coupled to each other. The transmitter is connected to a transmitting coil connected to the transmitter. A predetermined current corresponding to the data and a current that changes when the transmission data changes flows, and the repeater detects a signal with a threshold value for detecting a signal received by the connected receiving coil. When this occurs, it has a hysteresis characteristic that changes to a reverse polarity and changes more greatly for a predetermined period until the relay is completed.

請求項２記載の本発明の電子回路は、誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）とを積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記中継器は、接続される受信用コイルで受信する信号を検出するしきい値が、信号を検出したときに逆極性に変化するヒステリシス特性を有すると共に、中継が完了するまでの所定期間は受信感度をより低くすることを特徴とする。   According to a second aspect of the present invention, there is provided an electronic circuit according to a second aspect of the present invention, wherein a substrate n having a transmitter for transmitting a signal by inductive coupling (where n is 1 to N (N is an integer N ≧ 3)) 1 ≦ n ≦ N−2) and a substrate n + x (x is 1 ≦ x ≦) having a relay that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling N−n−1) and a substrate n + y (y is an integer of x <y ≦ N−n) having a receiver that receives a signal relayed from the repeater, and the transmission The receiver, the receiver, and the repeater are all connected to a coil as an antenna and communicate wirelessly through the coil, and the transmitting coil and the receiving coil connected to the repeater are inductively coupled to each other. The transmitter is connected to a transmitting coil connected to the transmitter. A predetermined current corresponding to the data and a current that changes when the transmission data changes flows, and the repeater detects a signal with a threshold value for detecting a signal received by the connected receiving coil. And having a hysteresis characteristic that changes to a reverse polarity at the same time, the reception sensitivity is further lowered during a predetermined period until the relay is completed.

請求項３記載の本発明の電子回路は、誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）とを積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記中継器は、接続される受信用コイルで受信する信号を検出するしきい値が、信号を検出したときに逆極性に変化するヒステリシス特性を有すると共に、中継が完了するまでの所定期間は入力信号がより小さくなるようにすることを特徴とする。   According to a third aspect of the present invention, there is provided an electronic circuit according to a third aspect of the present invention, wherein a substrate n having a transmitter for transmitting a signal by inductive coupling (n is an order of 1 to N (N is an integer of N ≧ 3)) is stacked. 1 ≦ n ≦ N−2) and a substrate n + x (x is 1 ≦ x ≦) having a relay that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling N−n−1) and a substrate n + y (y is an integer of x <y ≦ N−n) having a receiver that receives a signal relayed from the repeater, and the transmission The receiver, the receiver, and the repeater are all connected to a coil as an antenna and communicate wirelessly through the coil, and the transmitting coil and the receiving coil connected to the repeater are inductively coupled to each other. The transmitter is connected to a transmitting coil connected to the transmitter. A predetermined current corresponding to the data and a current that changes when the transmission data changes flows, and the repeater detects a signal with a threshold value for detecting a signal received by the connected receiving coil. And having a hysteresis characteristic that changes to a reverse polarity at the same time, the input signal becomes smaller during a predetermined period until the relay is completed.

請求項４記載の本発明の電子回路は、誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）とを積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記基板ｎ＋ｘは、前記中継器が受信するパルスのオーバーシュート又はアンダーシュートを抑制するダンピング抵抗を受信用コイルに並列に有することを特徴とする。   According to a fourth aspect of the present invention, there is provided an electronic circuit according to a fourth aspect of the present invention, wherein a substrate n having a transmitter for transmitting a signal by inductive coupling (where n is 1 to N (N is an integer N ≧ 3)) 1 ≦ n ≦ N−2) and a substrate n + x (x is 1 ≦ x ≦) having a relay that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling N−n−1) and a substrate n + y (y is an integer of x <y ≦ N−n) having a receiver that receives a signal relayed from the repeater, and the transmission The receiver, the receiver, and the repeater are all connected to a coil as an antenna and communicate wirelessly through the coil, and the transmitting coil and the receiving coil connected to the repeater are inductively coupled to each other. The transmitter is connected to a transmitting coil connected to the transmitter. The substrate n + x is a receiving resistor that suppresses overshoot or undershoot of the pulse received by the repeater. It has in parallel with a coil, It is characterized by the above-mentioned.

請求項５記載の本発明の電子回路は、誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）とを積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記基板ｎ＋ｘは、前記受信器が受信するパルスのオーバーシュート又はアンダーシュートを抑制するダンピング抵抗を送信用コイルに直列に有することを特徴とする。   According to a fifth aspect of the present invention, there is provided an electronic circuit according to a fifth aspect of the present invention, wherein a substrate n having a transmitter for transmitting a signal by inductive coupling (where n is an order of 1 to N (N is an integer of N ≧ 3)) is stacked. 1 ≦ n ≦ N−2) and a substrate n + x (x is 1 ≦ x ≦) having a relay that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling N−n−1) and a substrate n + y (y is an integer of x <y ≦ N−n) having a receiver that receives a signal relayed from the repeater, and the transmission The receiver, the receiver, and the repeater are all connected to a coil as an antenna and communicate wirelessly through the coil, and the transmitting coil and the receiving coil connected to the repeater are inductively coupled to each other. The transmitter is connected to a transmitting coil connected to the transmitter. The substrate n + x supplies a damping resistor that suppresses overshoot or undershoot of a pulse received by the receiver for transmitting a predetermined current corresponding to the data and changing when transmission data changes. It has in series with a coil, It is characterized by the above-mentioned.

請求項６記載の本発明の電子回路は、誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）とを積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記中継器は、受信するパルスのオーバーシュート又はアンダーシュートを抑制するのに十分に入力インピーダンスが低いことを特徴とする。   According to a sixth aspect of the present invention, there is provided an electronic circuit according to a sixth aspect of the present invention, wherein a substrate n having a transmitter for transmitting a signal by inductive coupling (n is a substrate stacked in order of 1 to N (N is an integer of N ≧ 3)). 1 ≦ n ≦ N−2) and a substrate n + x (x is 1 ≦ x ≦) having a relay that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling N−n−1) and a substrate n + y (y is an integer of x <y ≦ N−n) having a receiver that receives a signal relayed from the repeater, and the transmission The receiver, the receiver, and the repeater are all connected to a coil as an antenna and communicate wirelessly through the coil, and the transmitting coil and the receiving coil connected to the repeater are inductively coupled to each other. The transmitter is connected to a transmitting coil connected to the transmitter. The relay has a predetermined current that changes when transmission data changes, and the repeater has a sufficiently low input impedance to suppress overshoot or undershoot of the received pulse. It is characterized by.

請求項７記載の本発明の電子回路は、誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）とを積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記中継器は、受信するパルスのオーバーシュート又はアンダーシュートを抑制するのに十分に出力インピーダンスが高いことを特徴とする。   According to a seventh aspect of the present invention, there is provided an electronic circuit according to a seventh aspect of the present invention, wherein a substrate n having a transmitter for transmitting a signal by inductive coupling (n is a substrate stacked in the order of 1 to N (N is an integer of N ≧ 3)). 1 ≦ n ≦ N−2) and a substrate n + x (x is 1 ≦ x ≦) having a relay that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling N−n−1) and a substrate n + y (y is an integer of x <y ≦ N−n) having a receiver that receives a signal relayed from the repeater, and the transmission The receiver, the receiver, and the repeater are all connected to a coil as an antenna and communicate wirelessly through the coil, and the transmitting coil and the receiving coil connected to the repeater are inductively coupled to each other. The transmitter is connected to a transmitting coil connected to the transmitter. A current that changes according to the data and changes when transmission data changes, and the repeater has sufficiently high output impedance to suppress overshoot or undershoot of the received pulse. It is characterized by.

請求項８記載の本発明の電子回路は、誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）とを積層して備え、前記基板ｎ＋ｘが基板ｎからの信号を中継した後に、前記送信器は次の通信信号を送信することを特徴とする。   The electronic circuit of the present invention according to claim 8 is the substrate n (n is an integer of 1 to N (N is an integer of N ≧ 3)) having a transmitter that transmits a signal by inductive coupling. 1 ≦ n ≦ N−2) and a substrate n + x (x is 1 ≦ x ≦) having a relay that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling N−n−1) and a substrate n + y (y is an integer of x <y ≦ N−n) having a receiver for receiving a signal relayed from the repeater. After n + x relays the signal from the substrate n, the transmitter transmits the next communication signal.

本発明によれば、中継によって基板間にデータを転送する際に発生する意図しない干渉の問題や、受信信号の振動による誤動作の問題を解決することできる。   According to the present invention, it is possible to solve the problem of unintended interference that occurs when data is transferred between boards by relay and the problem of malfunction caused by vibration of the received signal.

本発明の実施例１による電子回路の構成を示す図である。It is a figure which shows the structure of the electronic circuit by Example 1 of this invention. 本発明の実施例１の具体的な回路例を示す図である。It is a figure which shows the specific circuit example of Example 1 of this invention. 本発明の実施例１の受信器及び送信器の具体的な第１の回路例を示す図である。It is a figure which shows the specific 1st circuit example of the receiver and transmitter of Example 1 of this invention. 本発明の実施例１の受信器及び送信器の具体的な第２の回路例を示す図である。It is a figure which shows the specific 2nd circuit example of the receiver and transmitter of Example 1 of this invention. 本発明の実施例１の受信器及び送信器の具体的な第３の回路例を示す図である。It is a figure which shows the specific 3rd circuit example of the receiver and transmitter of Example 1 of this invention. 本発明の実施例２による電子回路の構成を示す図である。It is a figure which shows the structure of the electronic circuit by Example 2 of this invention. 本発明の実施例２の具体的な回路例を示す図である。It is a figure which shows the specific circuit example of Example 2 of this invention. 本発明の実施例２による電子回路の効果を説明する図である。It is a figure explaining the effect of the electronic circuit by Example 2 of this invention. 本発明の実施例３による電子回路の構成を示す図である。It is a figure which shows the structure of the electronic circuit by Example 3 of this invention.

以下、添付図面を参照しながら本発明を実施するための形態について詳細に説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the accompanying drawings.

図１は、本発明の実施例１による電子回路の構成を示す図である。図１(a)は、電子回路の全体を示す概念図であり、図１(b)は、各部の波形を示す図である。各チップは基本的に同一の構成であって良いが、ここでは、動作の説明に必要な部分を図示して説明する。送信用のチップ１は、送信器１１及び送信用コイル１６を有する。中継用のチップ２は、送信器２１、受信器２２、受信器制御回路２３、送信用コイル２６、及び受信用コイル２７を有する。受信用のチップ３は、受信器３２及び受信用コイル３７を有する。各コイルは各基板に金属配線層によって形成され、各基板が積層された状態で重ね合わさり、送信用コイルは受信用コイルの内側に受信用コイルと同軸に配置される。チップ１において、送信信号Ｄ1が図１(b)に示すように変化すると、送信器１１によって、やや遅れて送信用コイル１６に電流ＩT1が流れる。電流ＩT1の変化によってチップ２の受信用コイル２７に電圧ＶR2が誘起され、受信器２２によって中継信号Ｄ2となり、送信器２１によって、やや遅れて送信用コイル２６に電流ＩT2が流れる。電流ＩT2の変化によってチップ３の受信用コイル３７に電圧ＶR3が誘起され、受信器３２によって受信信号Ｄ3が復元される。ここで、送信用コイル２６に流れる電流ＩT2の変化は、同じチップ２に同軸に配置される受信用コイル２７に、大きく、かつ、振動する誘起電圧ＶR2を発生させる（復唱Ｃ22）。そこで、受信器制御回路２３は、受信器２２が信号を検出すると、すなわち、中継信号Ｄ2の立ち上がりで、パルス幅Ｔcのパルス信号Ｙを生成し、その間は受信器２２のノイズ耐性を高める。パルス幅Ｔcの終了は、電流ＩT2の立ち上がりの終了から次の信号受信の開始までの任意の時期であれば良い。これによって、復唱の問題が解決される。   1 is a diagram illustrating a configuration of an electronic circuit according to a first embodiment of the present invention. FIG. 1A is a conceptual diagram showing the entire electronic circuit, and FIG. 1B is a diagram showing waveforms at various parts. Each chip may basically have the same configuration, but here, a portion necessary for explanation of the operation will be illustrated and described. The transmission chip 1 includes a transmitter 11 and a transmission coil 16. The relay chip 2 includes a transmitter 21, a receiver 22, a receiver control circuit 23, a transmission coil 26, and a reception coil 27. The receiving chip 3 includes a receiver 32 and a receiving coil 37. Each coil is formed on each substrate by a metal wiring layer, and is superposed in a state where each substrate is laminated, and the transmission coil is arranged coaxially with the reception coil inside the reception coil. In the chip 1, when the transmission signal D1 changes as shown in FIG. 1B, the current IT1 flows through the transmission coil 16 by the transmitter 11 with a slight delay. The voltage VR2 is induced in the receiving coil 27 of the chip 2 due to the change of the current IT1, becomes the relay signal D2 by the receiver 22, and the current IT2 flows through the transmitting coil 26 with some delay by the transmitter 21. The voltage VR3 is induced in the receiving coil 37 of the chip 3 by the change of the current IT2, and the received signal D3 is restored by the receiver 32. Here, the change of the current IT2 flowing through the transmitting coil 26 causes the receiving coil 27 arranged coaxially on the same chip 2 to generate a large and oscillating induced voltage VR2 (repeated C22). Therefore, the receiver control circuit 23 generates the pulse signal Y having the pulse width Tc when the receiver 22 detects the signal, that is, at the rising edge of the relay signal D2, and increases the noise resistance of the receiver 22 during that time. The end of the pulse width Tc may be any time from the end of rising of the current IT2 to the start of reception of the next signal. This solves the problem of repetition.

図２は、本発明の実施例１の具体的な回路例を示す図である。図２(a)は、受信器制御回路の回路例を示す図であり、図２(b)は、各部の波形を示す図である。受信器制御回路２３は、遅延回路４２及びＥＸＮＯＲ４３から成るパルス生成器４１、並びに遅延回路４４、４５から成る。パルス生成器４１は、受信器２２が受信した信号ＤであるＸ1と、その否定Ｄ・バー（Ｄの文字の上にバーがあることを表す。以下同じ。）を時間Ｔcの間だけ遅延したＸ2とのＥＸＮＯＲ（Exclusive NOR：排他的論理和の否定）である信号Ｙとしてパルス幅Ｔcのパルス信号を得て、受信器２２に帰還する。遅延回路４４、４５は、受信器２２が受信した信号Ｄ、Ｄ・バーを時間τの間だけ遅延して送信器２１に送る。遅延回路４４、４５によって、復唱が受信器２２のノイズ耐性が高まっている間に発生するようにタイミングを合わせる。遅延回路４２、４４、４５は、例えばインバータを複数接続することで実現できる。なお、パルス生成器４１の構成はこれに限られず、例えばラッチ回路を用いて構成することもできる。   FIG. 2 is a diagram illustrating a specific circuit example of the first embodiment of the present invention. FIG. 2A is a diagram illustrating a circuit example of the receiver control circuit, and FIG. 2B is a diagram illustrating waveforms of the respective units. The receiver control circuit 23 includes a pulse generator 41 including a delay circuit 42 and an EXNOR 43, and delay circuits 44 and 45. The pulse generator 41 delayed X1 which is the signal D received by the receiver 22 and its negative D · bar (representing that there is a bar above the letter D. The same applies hereinafter) by the time Tc. A pulse signal having a pulse width Tc is obtained as a signal Y which is EXNOR (Exclusive NOR), and is fed back to the receiver 22. The delay circuits 44 and 45 delay the signals D and D · bar received by the receiver 22 by a time τ and send them to the transmitter 21. The delay circuits 44 and 45 are timed so that the repetition occurs while the noise tolerance of the receiver 22 is increasing. The delay circuits 42, 44, and 45 can be realized by connecting a plurality of inverters, for example. Note that the configuration of the pulse generator 41 is not limited to this, and may be configured using, for example, a latch circuit.

図３は、本発明の実施例１の受信器及び送信器の具体的な第１の回路例を示す図である。受信器２２は、受信用コイル２７の両端がゲートに接続されるＮＭＯＳトランジスタ５１、５２、抵抗５３、５４、及びＮＭＯＳトランジスタ５５から成る差動増幅器と、これとゲートをたすきがけにしたＮＭＯＳトランジスタ５６、５７、及びＮＭＯＳトランジスタ５８から成るヒステリシス生成用の差動増幅器と、ＮＭＯＳトランジスタ５８と並列に信号Ｙをゲートに受けるＮＭＯＳトランジスタ５９と、論理否定回路６０、６１から成る。ＮＭＯＳトランジスタ５８と並列に設けられたＮＭＯＳトランジスタ５９は、パルス幅Ｔcの間だけドレイン電流を大きくして、受信器２２のヒステリシスの幅を大きくすることによって、ノイズ耐性を高める。すなわち、所定値以上の正の信号を受信するため正のしきい値とする場合には、そのしきい値を正側により大きくし、所定値以下の負の信号を受信するため負のしきい値とする場合には、そのしきい値を負側により大きくすることによって、ノイズ耐性を高める。送信器２１は、ＰＭＯＳトランジスタ６２、６３、及びＮＭＯＳトランジスタ６４、６５、６６から成る。   FIG. 3 is a diagram illustrating a specific first circuit example of the receiver and the transmitter according to the first embodiment of the present invention. The receiver 22 includes a differential amplifier composed of NMOS transistors 51 and 52, resistors 53 and 54, and an NMOS transistor 55 whose both ends of the receiving coil 27 are connected to the gate, and an NMOS transistor 56 having the gate as a counter. , 57 and an NMOS transistor 58, a hysteresis generating differential amplifier, an NMOS transistor 59 receiving the signal Y at its gate in parallel with the NMOS transistor 58, and logic negation circuits 60 and 61. The NMOS transistor 59 provided in parallel with the NMOS transistor 58 increases noise resistance by increasing the drain current only during the pulse width Tc and increasing the hysteresis width of the receiver 22. That is, when a positive threshold value is used to receive a positive signal greater than a predetermined value, the threshold value is increased on the positive side, and a negative threshold value is received to receive a negative signal less than the predetermined value. In the case of a value, noise resistance is increased by increasing the threshold value on the negative side. The transmitter 21 includes PMOS transistors 62 and 63 and NMOS transistors 64, 65 and 66.

図４は、本発明の実施例１の受信器及び送信器の具体的な第２の回路例を示す図である。受信器２２は、受信用コイル２７の両端がゲートに接続されるＮＭＯＳトランジスタ５１、５２、抵抗５３、５４、及びＮＭＯＳトランジスタ５５から成る差動増幅器と、これとゲートをたすきがけにしたＮＭＯＳトランジスタ５６、５７、及びＮＭＯＳトランジスタ５８から成るヒステリシス生成用の差動増幅器と、ＮＭＯＳトランジスタ５５と並列に信号Ｙをゲートに受けるＮＭＯＳトランジスタ６８と、論理否定回路６０、６１から成る。ＮＭＯＳトランジスタ５５と並列に設けられたＮＭＯＳトランジスタ６８は、パルス幅Ｔcの間だけ受信器２２のテール電流を小さくして、受信器２２の受信感度を低くすることによって、ノイズ耐性を高める。   FIG. 4 is a diagram illustrating a specific second circuit example of the receiver and the transmitter according to the first embodiment of the present invention. The receiver 22 includes a differential amplifier composed of NMOS transistors 51 and 52, resistors 53 and 54, and an NMOS transistor 55 whose both ends of the receiving coil 27 are connected to the gate, and an NMOS transistor 56 having the gate as a counter. , 57 and an NMOS transistor 58, a hysteresis generating differential amplifier, an NMOS transistor 68 receiving the signal Y at its gate in parallel with the NMOS transistor 55, and logic negation circuits 60 and 61. The NMOS transistor 68 provided in parallel with the NMOS transistor 55 increases the noise resistance by reducing the tail current of the receiver 22 only during the pulse width Tc and lowering the reception sensitivity of the receiver 22.

図５は、本発明の実施例１の受信器及び送信器の具体的な第３の回路例を示す図である。受信器２２は、受信用コイル２７の両端がゲートに接続されるＮＭＯＳトランジスタ５１、５２、抵抗５３、５４、及びＮＭＯＳトランジスタ５５から成る差動増幅器と、これとゲートをたすきがけにしたＮＭＯＳトランジスタ５６、５７、及びＮＭＯＳトランジスタ５８から成るヒステリシス生成用の差動増幅器と、受信用コイル２７の両端を接続し信号Ｙをゲートに受けるＮＭＯＳトランジスタ６９と、論理否定回路６０、６１から成る。ＮＭＯＳトランジスタ６９は、パルス幅Ｔcの間だけ受信器２２の差動入力の両端を短絡して、受信器２２の入力信号を十分に小さくすることによって、ノイズ耐性を高める。   FIG. 5 is a diagram illustrating a specific third circuit example of the receiver and the transmitter according to the first embodiment of the present invention. The receiver 22 includes a differential amplifier composed of NMOS transistors 51 and 52, resistors 53 and 54, and an NMOS transistor 55 whose both ends of the receiving coil 27 are connected to the gate, and an NMOS transistor 56 having the gate as a counter. , 57 and an NMOS transistor 58, a hysteresis generating differential amplifier, an NMOS transistor 69 for connecting the both ends of the receiving coil 27 and receiving the signal Y at the gate, and logic negation circuits 60 and 61. The NMOS transistor 69 short-circuits both ends of the differential input of the receiver 22 only during the pulse width Tc, thereby increasing the noise resistance by sufficiently reducing the input signal of the receiver 22.

図６は、本発明の実施例２による電子回路の構成を示す図である。図６(a)は、電子回路の全体を示す概念図であり、図６(b)は、各部の波形を示す図である。本実施例２は、実施例１を説明した図１(b)の電圧ＶR2の復唱（Ｃ22）におけるアンダーシュート（又はオーバーシュート）に着目し、これが誤動作の原因となる問題を解決するものである。   FIG. 6 is a diagram showing a configuration of an electronic circuit according to the second embodiment of the present invention. FIG. 6A is a conceptual diagram showing the entire electronic circuit, and FIG. 6B is a diagram showing waveforms at various parts. In the second embodiment, attention is paid to the undershoot (or overshoot) in the recurrence (C22) of the voltage VR2 in FIG. 1B explaining the first embodiment, and this solves the problem that causes the malfunction. .

図７は、本発明の実施例２の具体的な回路例を示す図である。図７(a)は、第１の回路例を示す図であり、図７(b)は、第２の回路例を示す図であり、図７(c)は、第３の回路例を示す図であり、図７(d)は、第４の回路例を示す図である。   FIG. 7 is a diagram illustrating a specific circuit example of the second embodiment of the present invention. FIG. 7A is a diagram showing a first circuit example, FIG. 7B is a diagram showing a second circuit example, and FIG. 7C is a third circuit example. FIG. 7D is a diagram illustrating a fourth circuit example.

図７(a)は、受信用コイル２７に並列にダンピング抵抗７１を挿入するものである。これによって、受信器２２が受信するパルスのオーバーシュート又はアンダーシュートを抑制する。   FIG. 7A shows a case where a damping resistor 71 is inserted in parallel with the receiving coil 27. Thereby, overshoot or undershoot of the pulse received by the receiver 22 is suppressed.

図７(b)は、受信器２２の入力用のＮＭＯＳトランジスタ５１、５２をベース接地として、ソースに入力するものである。すなわち、ＮＭＯＳトランジスタ７２、７３、及び電流源７４、７５によって入力用のＮＭＯＳトランジスタ５１、５２をベース接地とする。信号を入力インピーダンスが高いゲートに入力せずに、ソースに入力することによって、受信器２２の入力インピーダンスを低くして受信するパルスのオーバーシュート又はアンダーシュートを抑制する。入力インピーダンスは、トランジスタのトランスコンダクタンスｇmに反比例するので、トランジスタのチャネル幅を大きくしたり、ドレイン電流を大きくして、ｇmを大きくすることで、入力インピーダンスを下げることができる。   In FIG. 7B, the input NMOS transistors 51 and 52 of the receiver 22 are grounded at the base and input to the source. That is, the NMOS transistors 51 and 52 for input are grounded by the NMOS transistors 72 and 73 and the current sources 74 and 75. By inputting the signal to the source without inputting the signal to the gate having a high input impedance, the input impedance of the receiver 22 is lowered to suppress the overshoot or undershoot of the received pulse. Since the input impedance is inversely proportional to the transconductance gm of the transistor, the input impedance can be lowered by increasing the channel width of the transistor or increasing the drain current to increase gm.

図７(c)は、送信器２１の出力インピーダンスを低くするものである。回路構成としては従来例と変わらないが、トランジスタのチャネル幅を小さくすることで出力インピーダンスを下げることができる。あるいは送信器の出力波形の傾きを制御して送信コイルに流れる電流の時間変化を受信信号がオーバーシュート又はアンダーシュートしないように制御しても良い。   FIG. 7 (c) is for lowering the output impedance of the transmitter 21. Although the circuit configuration is not different from the conventional example, the output impedance can be lowered by reducing the channel width of the transistor. Alternatively, the change in the current flowing through the transmission coil may be controlled so that the received signal does not overshoot or undershoot by controlling the slope of the output waveform of the transmitter.

図７(d)は、送信用コイル２６に直列にダンピング抵抗７６、７７を挿入するものである。これによって、受信器２２が受信するパルスのオーバーシュート又はアンダーシュートを抑制する。   FIG. 7D shows a configuration in which damping resistors 76 and 77 are inserted in series with the transmission coil 26. Thereby, overshoot or undershoot of the pulse received by the receiver 22 is suppressed.

図８は、本発明の実施例２による電子回路の効果を説明する図である。図８(a)は、本実施例２による受信電圧ＶR2の波形を示す図であり、図８(b)は、従来の受信電圧ＶR2の波形を示す図である。本実施例２によって、受信するパルスのオーバーシュート及びアンダーシュートが抑制されることが分かる。   FIG. 8 is a diagram for explaining the effect of the electronic circuit according to the second embodiment of the present invention. FIG. 8A is a diagram illustrating a waveform of the reception voltage VR2 according to the second embodiment, and FIG. 8B is a diagram illustrating a waveform of the conventional reception voltage VR2. It can be seen that the second embodiment suppresses overshoot and undershoot of the received pulse.

図９は、本発明の実施例３による電子回路の構成を示す図である。図９(a)は、電子回路の全体を示す概念図であり、図９(b)は、各部の波形を示す図である。本実施例３は、送信のタイミングを制御するものである。すなわち、チップ１に信号送出回路９１を備え、Ｔcycleの間隔で信号を送信器１１に送出する。すなわち、チップ１がデータＤ1を送信してから、それがチップ２で中継されて復唱がチップ２の受信用コイル２７に戻ってきた後に、チップ１が次のデータＤ1を送信する。送信間隔Ｔcycleは、チップ１での送信とチップ２での中継の際の信号遅延時間の和を、デバイスの製造ばらつきや温度及び電源電圧などの環境変化を考慮し設計マージンを加えた期間に設定する。これによって、復唱が信号に干渉することを抑制することができる。   FIG. 9 is a diagram showing a configuration of an electronic circuit according to the third embodiment of the present invention. FIG. 9A is a conceptual diagram showing the entire electronic circuit, and FIG. 9B is a diagram showing waveforms at various parts. The third embodiment controls the transmission timing. That is, the chip 1 is provided with a signal transmission circuit 91 and transmits a signal to the transmitter 11 at intervals of Tcycle. That is, after chip 1 transmits data D1, chip 1 transmits the next data D1 after it is relayed by chip 2 and the repetition is returned to receiving coil 27 of chip 2. The transmission interval Tcycle is set to the sum of the signal delay time during transmission at chip 1 and relay at chip 2 in a period with design margin added, taking into account device manufacturing variations and environmental changes such as temperature and power supply voltage. To do. Thereby, it is possible to suppress the repetition of the signal from interfering with the signal.

なお、本発明は上記実施例に限定されるものではない。
各実施例は、送信用コイルと受信用コイルとを同軸に配置する例を説明したが、互いに誘導結合される位置に配置されていれば、本発明の課題が存在し、本発明は有益である。さらに、送信用コイルと受信用コイルとを兼用して送信と受信に使い分けることもできる。この場合も含めて、特許請求の範囲では「互いに誘導結合される位置に配置されており、」と表現した。
実施例１〜３は任意に重複して実施することができる。 In addition, this invention is not limited to the said Example.
In each of the embodiments, the example in which the transmission coil and the reception coil are arranged coaxially has been described. However, if the coils are arranged at positions where they are inductively coupled to each other, the problem of the present invention exists and the present invention is useful. is there. Furthermore, it is possible to use both the transmission coil and the reception coil for transmission and reception. Including this case, in the claims, it is expressed as “arranged at positions where they are inductively coupled to each other”.
Embodiments 1 to 3 can be arbitrarily repeated.

１１、２１ 送信器
１６、２６ 送信用コイル
２２、３２ 受信器
２３ 受信器制御回路
２７、３７ 受信用コイル
４１ パルス生成器
４２、４４、４５ 遅延回路
４３ ＮＥＸＯＲ
７１、７６ ダンピング抵抗
９１ 信号送出回路
11, 21 Transmitter 16, 26 Transmitting coil 22, 32 Receiver 23 Receiver control circuit 27, 37 Receiving coil 41 Pulse generator 42, 44, 45 Delay circuit 43 NEXOR
71, 76 Damping resistor 91 Signal transmission circuit

Claims (8)

誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、
前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、
前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）と
を積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記中継器は、接続される受信用コイルで受信する信号を検出するしきい値が、信号を検出したときに逆極性に変化し、中継が完了するまでの所定期間はより大きく変化するヒステリシス特性を有することを特徴とする電子回路。 Substrate n having a transmitter for transmitting a signal by inductive coupling (where n is 1 to N (N is an integer of N ≧ 3)), and one of the substrates 1 ≦ n ≦ N−2 is stacked. )When,
A substrate n + x (x is an integer of 1 ≦ x ≦ N−n−1) having a repeater that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling;
The substrate n + y (y is an integer of x <y ≦ N−n) having a receiver for receiving a signal relayed from the repeater, and the transmitter, the receiver, and the repeater are Is connected to a coil as an antenna, wirelessly communicates through the coil, and the transmitting coil and the receiving coil connected to the repeater are arranged at positions where they are inductively coupled to each other, and the transmitter is A current that changes when the transmission data changes is passed through the connected transmission coil, and the repeater detects a signal received by the connected reception coil. An electronic circuit characterized in that a threshold value to be changed to a reverse polarity when a signal is detected and has a hysteresis characteristic that changes more greatly for a predetermined period until the relay is completed. 誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、
前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、
前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）と
を積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記中継器は、接続される受信用コイルで受信する信号を検出するしきい値が、信号を検出したときに逆極性に変化するヒステリシス特性を有すると共に、中継が完了するまでの所定期間は受信感度をより低くすることを特徴とする電子回路。 Substrate n having a transmitter for transmitting a signal by inductive coupling (where n is 1 to N (N is an integer of N ≧ 3)), and one of the substrates 1 ≦ n ≦ N−2 is stacked. )When,
A substrate n + x (x is an integer of 1 ≦ x ≦ N−n−1) having a repeater that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling;
The substrate n + y (y is an integer of x <y ≦ N−n) having a receiver for receiving a signal relayed from the repeater, and the transmitter, the receiver, and the repeater are Is connected to a coil as an antenna, wirelessly communicates through the coil, and the transmitting coil and the receiving coil connected to the repeater are arranged at positions where they are inductively coupled to each other, and the transmitter is A current that changes when the transmission data changes is passed through the connected transmission coil, and the repeater detects a signal received by the connected reception coil. An electronic circuit having a hysteresis characteristic that a threshold value to be changed to a reverse polarity when a signal is detected, and lowering a reception sensitivity for a predetermined period until the relay is completed. 誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、
前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、
前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）と
を積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記中継器は、接続される受信用コイルで受信する信号を検出するしきい値が、信号を検出したときに逆極性に変化するヒステリシス特性を有すると共に、中継が完了するまでの所定期間は入力信号がより小さくなるようにすることを特徴とする電子回路。 Substrate n having a transmitter for transmitting a signal by inductive coupling (where n is 1 to N (N is an integer of N ≧ 3)), and one of the substrates 1 ≦ n ≦ N−2 is stacked. )When,
A substrate n + x (x is an integer of 1 ≦ x ≦ N−n−1) having a repeater that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling;
The substrate n + y (y is an integer of x <y ≦ N−n) having a receiver for receiving a signal relayed from the repeater, and the transmitter, the receiver, and the repeater are Is connected to a coil as an antenna, wirelessly communicates through the coil, and the transmitting coil and the receiving coil connected to the repeater are arranged at positions where they are inductively coupled to each other, and the transmitter is A current that changes when the transmission data changes is passed through the connected transmission coil, and the repeater detects a signal received by the connected reception coil. An electronic circuit characterized by having a hysteresis characteristic that the threshold value to be changed to a reverse polarity when a signal is detected, and the input signal becomes smaller during a predetermined period until the relay is completed. 誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、
前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、
前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）と
を積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記基板ｎ＋ｘは、前記中継器が受信するパルスのオーバーシュート又はアンダーシュートを抑制するダンピング抵抗を受信用コイルに並列に有することを特徴とする電子回路。 Substrate n having a transmitter for transmitting a signal by inductive coupling (where n is 1 to N (N is an integer of N ≧ 3)), and one of the substrates 1 ≦ n ≦ N−2 is stacked. )When,
A substrate n + x (x is an integer of 1 ≦ x ≦ N−n−1) having a repeater that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling;
The substrate n + y (y is an integer of x <y ≦ N−n) having a receiver for receiving a signal relayed from the repeater, and the transmitter, the receiver, and the repeater are Is connected to a coil as an antenna, wirelessly communicates through the coil, and the transmitting coil and the receiving coil connected to the repeater are arranged at positions where they are inductively coupled to each other, and the transmitter is A current that changes when the transmission data changes and a predetermined current corresponding to the transmission data flows through the connected transmission coil, and the substrate n + x has an overshoot or undershoot of the pulse received by the repeater. An electronic circuit comprising a damping resistor for suppressing a chute in parallel with a receiving coil. 誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、
前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、
前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）と
を積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記基板ｎ＋ｘは、前記受信器が受信するパルスのオーバーシュート又はアンダーシュートを抑制するダンピング抵抗を送信用コイルに直列に有することを特徴とする電子回路。 Substrate n having a transmitter for transmitting a signal by inductive coupling (where n is 1 to N (N is an integer of N ≧ 3)), and one of the substrates 1 ≦ n ≦ N−2 is stacked. )When,
A substrate n + x (x is an integer of 1 ≦ x ≦ N−n−1) having a repeater that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling;
The substrate n + y (y is an integer of x <y ≦ N−n) having a receiver for receiving a signal relayed from the repeater, and the transmitter, the receiver, and the repeater are Is connected to a coil as an antenna, wirelessly communicates through the coil, and the transmitting coil and the receiving coil connected to the repeater are arranged at positions where they are inductively coupled to each other, and the transmitter is A current that changes when the transmission data changes is supplied to the connected transmission coil, and the substrate n + x has an overshoot or an undershoot of a pulse received by the receiver. An electronic circuit comprising a damping resistor for suppressing a chute in series with a transmission coil. 誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、
前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、
前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）と
を積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記中継器は、受信するパルスのオーバーシュート又はアンダーシュートを抑制するのに十分に入力インピーダンスが低いことを特徴とする電子回路。 Substrate n having a transmitter for transmitting a signal by inductive coupling (where n is 1 to N (N is an integer of N ≧ 3)), and one of the substrates 1 ≦ n ≦ N−2 is stacked. )When,
A substrate n + x (x is an integer of 1 ≦ x ≦ N−n−1) having a repeater that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling;
The substrate n + y (y is an integer of x <y ≦ N−n) having a receiver for receiving a signal relayed from the repeater, and the transmitter, the receiver, and the repeater are Is connected to a coil as an antenna, wirelessly communicates through the coil, and the transmitting coil and the receiving coil connected to the repeater are arranged at positions where they are inductively coupled to each other, and the transmitter is A current that changes when transmission data changes according to transmission data flows through the connected transmission coil, and the repeater suppresses overshoot or undershoot of the received pulse. An electronic circuit characterized by sufficiently low input impedance. 誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、
前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、
前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）と
を積層して備え、前記送信器、受信器及び中継器は、いずれもアンテナとしてのコイルに接続され、該コイルを介して無線通信し、前記中継器に接続される送信用コイル及び受信用コイルは、互いに誘導結合される位置に配置されており、前記送信器は、接続される送信用コイルに、送信データに応じた所定の電流であって送信データが変化するときに変化する電流を流し、前記中継器は、受信するパルスのオーバーシュート又はアンダーシュートを抑制するのに十分に出力インピーダンスが高いことを特徴とする電子回路。 Substrate n having a transmitter for transmitting a signal by inductive coupling (where n is 1 to N (N is an integer of N ≧ 3)), and one of the substrates 1 ≦ n ≦ N−2 is stacked. )When,
A substrate n + x (x is an integer of 1 ≦ x ≦ N−n−1) having a repeater that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling;
The substrate n + y (y is an integer of x <y ≦ N−n) having a receiver for receiving a signal relayed from the repeater, and the transmitter, the receiver, and the repeater are Is connected to a coil as an antenna, wirelessly communicates through the coil, and the transmitting coil and the receiving coil connected to the repeater are arranged at positions where they are inductively coupled to each other, and the transmitter is A current that changes when transmission data changes according to transmission data flows through the connected transmission coil, and the repeater suppresses overshoot or undershoot of the received pulse. An electronic circuit characterized by a sufficiently high output impedance. 誘導結合によって信号を送信する送信器を有する基板ｎ（ｎは、１からＮ（Ｎは、Ｎ≧３の整数）の順に積層される基板の内１≦ｎ≦Ｎ−２の１つを表す）と、
前記送信器から送信される信号を受信して該受信信号を誘導結合によって中継する中継器を有する基板ｎ＋ｘ（ｘは、１≦ｘ≦Ｎ−ｎ−１の整数）と、
前記中継器から中継される信号を受信する受信器を有する基板ｎ＋ｙ（ｙは、ｘ＜ｙ≦Ｎ−ｎの整数）と
を積層して備え、前記基板ｎ＋ｘが基板ｎからの信号を中継した後に、前記送信器は次の通信信号を送信することを特徴とする電子回路。
Substrate n having a transmitter for transmitting a signal by inductive coupling (where n is 1 to N (N is an integer of N ≧ 3)), and one of the substrates 1 ≦ n ≦ N−2 is stacked. )When,
A substrate n + x (x is an integer of 1 ≦ x ≦ N−n−1) having a repeater that receives a signal transmitted from the transmitter and relays the received signal by inductive coupling;
A board n + y (y is an integer of x <y ≦ N−n) having a receiver for receiving a signal relayed from the repeater, and the board n + x relays a signal from the board n. Later, the transmitter transmits the next communication signal.
JP2011030428A 2011-02-16 2011-02-16 Electronic circuit Active JP5616813B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011030428A JP5616813B2 (en) 2011-02-16 2011-02-16 Electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011030428A JP5616813B2 (en) 2011-02-16 2011-02-16 Electronic circuit

Publications (2)

Publication Number Publication Date
JP2012169513A true JP2012169513A (en) 2012-09-06
JP5616813B2 JP5616813B2 (en) 2014-10-29

Family

ID=46973374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011030428A Active JP5616813B2 (en) 2011-02-16 2011-02-16 Electronic circuit

Country Status (1)

Country Link
JP (1) JP5616813B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113604A (en) * 2017-01-12 2018-07-19 ホシデン株式会社 Transmission antenna module, non-contact transmission module, non-contact communication system with the same and non-contact communication method
WO2021224982A1 (en) * 2020-05-08 2021-11-11 ウルトラメモリ株式会社 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102701A (en) * 1994-09-30 1996-04-16 Toshiba Corp Magnetic coupling circuit drive system
JP2005260616A (en) * 2004-03-12 2005-09-22 Olympus Corp Information terminal equipment
JP2008041009A (en) * 2006-08-10 2008-02-21 Nec Saitama Ltd Interface device for memory, electronic equipment using the same, memory communication method, and program
WO2009069532A1 (en) * 2007-11-26 2009-06-04 Keio University Electronic circuit
JP2009188498A (en) * 2008-02-04 2009-08-20 Hitachi Plant Technologies Ltd Antenna unit and information reader

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102701A (en) * 1994-09-30 1996-04-16 Toshiba Corp Magnetic coupling circuit drive system
JP2005260616A (en) * 2004-03-12 2005-09-22 Olympus Corp Information terminal equipment
JP2008041009A (en) * 2006-08-10 2008-02-21 Nec Saitama Ltd Interface device for memory, electronic equipment using the same, memory communication method, and program
WO2009069532A1 (en) * 2007-11-26 2009-06-04 Keio University Electronic circuit
JP2009188498A (en) * 2008-02-04 2009-08-20 Hitachi Plant Technologies Ltd Antenna unit and information reader

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6014021978; Ｍｉｔｓｕｋｏ　Ｓａｉｔｏ，　ｅｔ　ａｌ．: '４７％　Ｐｏｗｅｒ　Ｒｅｄｕｃｔｉｏｎ　ａｎｄ　９１％　Ａｒｅａ　Ｒｅｄｕｃｔｉｏｎ　ｉｎ　Ｉｎｄｕｃｔｉｖｅ-Ｃｏｕｐｌｉｎｇ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｂｕｓ　ｆｏｒ　ＮＡＮＤ　Ｆｌａｓｈ　Ｍｅｍ' ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃｉｒｃｕｉｔｓ　ａｎｄ　Ｓｙｓｔｅｍｓ　Ｉ：　Ｒｅｇｕｌａｒ　Ｐａｐｅｒｓ Ｖｏｌ．５７，　Ｉｓｓｕｅ．９, 201009, ｐａｇｅｓ．２２６９-２２７８, ＩＥＥＥ *
JPN6014021980; Ｎｏｒｉｙｕｋｉ　Ｍｉｕｒａ，　ｅｔ　ａｌ．: 'Ａ　Ｈｉｇｈ-Ｓｐｅｅｄ　Ｉｎｄｕｃｔｉｖｅ-Ｃｏｕｐｌｉｎｇ　Ｌｉｎｋ　Ｗｉｔｈ　Ｂｕｒｓｔ　Ｔｒａｎｓｍｉｓｓｉｏｎ' ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ-Ｓｔａｔｅ　Ｃｉｒｃｕｉｔｓ Ｖｏｌ．４４，　Ｉｓｓｕｅ．３, 200903, ｐａｇｅｓ．９４７-９５５, ＩＥＥＥ *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113604A (en) * 2017-01-12 2018-07-19 ホシデン株式会社 Transmission antenna module, non-contact transmission module, non-contact communication system with the same and non-contact communication method
WO2018131317A1 (en) * 2017-01-12 2018-07-19 ホシデン株式会社 Transmission antenna module, non-contact transmission module, non-contact communication system provided therewith and non-contact communication method
US10992349B2 (en) 2017-01-12 2021-04-27 Hosiden Corporation Transmission antenna module, non-contact transmission module, non-contact communication system provided therewith and non-contact communication method
US11956028B2 (en) 2017-01-12 2024-04-09 Hosiden Corporation Transmission antenna module, non-contact transmission module, non-contact communication system provided therewith and non-contact communication method
WO2021224982A1 (en) * 2020-05-08 2021-11-11 ウルトラメモリ株式会社 Semiconductor device
JPWO2021224982A1 (en) * 2020-05-08 2021-11-11
JP7278016B2 (en) 2020-05-08 2023-05-19 ウルトラメモリ株式会社 semiconductor equipment

Also Published As

Publication number Publication date
JP5616813B2 (en) 2014-10-29

Similar Documents

Publication Publication Date Title
JP5671200B2 (en) Electronic circuit
JP5433199B2 (en) Electronic circuit
JP4131544B2 (en) Electronic circuit
US6983023B2 (en) Data transmission system of directional coupling type using forward wave and reflection wave
JP4860637B2 (en) Signal transmission method and semiconductor integrated circuit device
JP4193060B2 (en) Electronic circuit
JP4677598B2 (en) Electronic circuit
JP2006173986A (en) Electronic circuit
US8547137B2 (en) Integrated circuit device and data transmission system
Maheshwari et al. Differential current-sensing for on-chip interconnects
US8983379B2 (en) Data transmitting and receiving apparatus and method, and solid state drive including the same
KR101283961B1 (en) Electronic circuit
JP5475962B2 (en) Electronic circuit
JP5616813B2 (en) Electronic circuit
Gopal et al. A hybrid 3D interconnect with 2x bandwidth density employing orthogonal simultaneous bidirectional signaling for 3D NoC
Papistas et al. Contactless heterogeneous 3-D ICs for smart sensing systems
JP2011066515A (en) Integrated circuit
Hwang et al. A 5 Gbps 1.6 mW/G bps/CH adaptive crosstalk cancellation scheme with reference-less digital calibration and switched termination resistors for single-ended parallel interface
JP4765034B2 (en) Receiver and semiconductor device
Saito et al. 2 Gb/s 15 pJ/b/chip inductive-coupling programmable bus for NAND flash memory stacking
JP2006325031A (en) Signal transmission device and signal transmission method
Swaminathan Signal integrity
JP5643673B2 (en) Electronic circuit
Fan Signal integrity
Papistas Design Methodologies for Heterogeneous 3-D Integrated Systems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140912

R150 Certificate of patent or registration of utility model

Ref document number: 5616813

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250