[go: up one dir, main page]

JP2012165081A - Optical transceiver, power supply control method and control program therefor - Google Patents

Optical transceiver, power supply control method and control program therefor Download PDF

Info

Publication number
JP2012165081A
JP2012165081A JP2011022126A JP2011022126A JP2012165081A JP 2012165081 A JP2012165081 A JP 2012165081A JP 2011022126 A JP2011022126 A JP 2011022126A JP 2011022126 A JP2011022126 A JP 2011022126A JP 2012165081 A JP2012165081 A JP 2012165081A
Authority
JP
Japan
Prior art keywords
circuit
power supply
main signal
optical transceiver
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011022126A
Other languages
Japanese (ja)
Inventor
Masaki Oe
将己 大江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011022126A priority Critical patent/JP2012165081A/en
Publication of JP2012165081A publication Critical patent/JP2012165081A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Optical Communication System (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an optical transceiver in which power consumption is reduced in standby mode, and to provide power supply control method and control program therefor.SOLUTION: A main signal output from a host side network device is corrected by a transmission side main signal correction circuit 50, converted by a transmission side optical element circuit 60 into an optical signal which is transmitted to the optical communication network side. An optical signal input from the optical communication network side to a reception side optical element circuit 66 is converted into the main signal of electrical signal and input to a reception side main signal correction circuit 68, which outputs a corrected main signal to a host side network device. When a switching is made from a normal mode to the standby mode, power supply from power switching circuits 58 and 74, respectively, to a post-stage circuit 56 and a pre-stage circuit 72 is interrupted while continuing power supply from a power supply circuit 52 to the first stage circuit 54 in the main signal correction circuit 50 connected with the host side network device, and the last stage circuit 70 in the reception side main signal correction circuit 68.

Description

本発明は、光通信網に光ファイバを介して接続する光トランシーバ、その電源供給制御方法およびそのプログラムに係り、とくに、ホスト側ネットワーク装置に接続され、そのホスト側ネットワーク装置と他の通信機器とを光通信網を介して情報の送受信を行う光トランシーバ、その電源供給制御方法およびその制御プログラムに関する。   The present invention relates to an optical transceiver connected to an optical communication network via an optical fiber, a power supply control method thereof, and a program thereof, and more particularly to a host-side network device connected to the host-side network device and other communication devices. The present invention relates to an optical transceiver that transmits and receives information via an optical communication network, a power supply control method thereof, and a control program thereof.

近年、ホスト側ネットワーク装置から光通信網を介して他の通信機器と情報の送受信を行う光通信システムが普及している。このようなシステムでは、ホスト側ネットワーク装置は光トランシーバに接続して光通信網にアクセスし、光通信網に接続された他の通信機器と情報の送受信を行う。   2. Description of the Related Art In recent years, optical communication systems that transmit and receive information to and from other communication devices via an optical communication network from a host side network device have become widespread. In such a system, the host-side network device connects to the optical transceiver, accesses the optical communication network, and transmits / receives information to / from other communication devices connected to the optical communication network.

光トランシーバは、ホスト側ネットワーク装置から出力される送信データを入力し、この送信データを光ファイバで伝送するための光信号に変換して光通信網へ送信するとともに、光通信網を介して伝送される光信号を受信し、受信した受信データを電気信号に変換してホスト側ネットワーク装置へ出力する送受信機能を有する光通信装置である。大容量データを送受信するために、光トランシーバは高速化および小型化が要求され、これに対応するために複数の光トランシーバを実装する構成とすることができる。また、光トランシーバ内部の消費電力をより低減化することが求められている。   The optical transceiver receives transmission data output from the network device on the host side, converts this transmission data into an optical signal for transmission over an optical fiber, transmits it to the optical communication network, and transmits it through the optical communication network. It is an optical communication device having a transmission / reception function for receiving received optical signals, converting received received data into electrical signals and outputting them to a host-side network device. In order to transmit and receive a large amount of data, an optical transceiver is required to be faster and smaller, and a plurality of optical transceivers can be mounted in order to meet this demand. Further, there is a demand for further reducing the power consumption inside the optical transceiver.

このような従来技術を構成する光モジュールとして、たとえば、特許文献1に記載の光モジュールでは、送信データがないときには増幅回路2と発光素子モジュール3との電源をオフにし(その公報段落0017参照)、受信データがないときにはブロック10の電源をオフにするものであった(その公報段落0023ないし段落0025参照)。   As an optical module constituting such a conventional technique, for example, in the optical module described in Patent Document 1, when there is no transmission data, the amplifier circuit 2 and the light emitting element module 3 are turned off (see paragraph 0017). When there is no received data, the power source of the block 10 is turned off (see paragraphs 0023 to 0025 of the publication).

また、通常動作モードの他に、パワーダウンモードとシャットダウンモードとを備える光送受信モジュールが特許文献2に開示されている。この光送受信モジュールは、パワーダウンモードでは、CDR (Clock Data Recovery)回路などへの電源供給をパワーダウン制御信号に応じて全チャンネル一括で遮断する構成であった。また、この光送受信モジュールは、シャットダウンモードでは、一部または全部のTOSAの光出力を停止するために、TOSAへの電源供給をシャットダウン制御信号に応じてチャンネルごとに遮断する構成であった(その公報段落0014および段落0027参照)。   In addition to the normal operation mode, Patent Document 2 discloses an optical transmission / reception module including a power down mode and a shutdown mode. In the power down mode, the optical transmission / reception module is configured to block power supply to a CDR (Clock Data Recovery) circuit and the like collectively in accordance with a power down control signal. In addition, this optical transceiver module is configured to shut off the power supply to the TOSA for each channel in accordance with the shutdown control signal in order to stop the optical output of some or all of the TOSA in the shutdown mode. See publication paragraphs 0014 and 0027).

また、光信号が入力している通信時には全回路に給電し、光信号が無入力である無通信時には前置増幅回路のみに給電して、前置増幅回路以降の回路の電源を遮断する特許文献3に記載の光受信回路があった(その公報段落0014参照)。   Also, a patent that supplies power to all circuits during communication when an optical signal is input, and supplies power only to the preamplifier circuit when there is no optical signal input, and shuts off the power supply for the circuits after the preamplifier circuit. There was an optical receiver circuit described in Document 3 (see paragraph 0014).

特開2006−108963号公報JP 2006-108963 A 特開2009−071345号公報JP 2009-071345 A 特開平05−251949号公報JP 05-251949 A

光トランシーバを複数実装して光通信装置を構成する場合にも低消費電力化が求められる。光トランシーバを備える光通信装置では、多くの場合、通信中の光トランシーバとは別に予備の光トランシーバを備えて冗長的構成が採用されている。この場合、通信中の光トランシーバがたとえば故障するなどの際に、予備の光トランシーバを使用するように待機モードから通常動作モードに切り替えて、その予備の光トランシーバを通常動作を行う通常動作モードとすることが考えられる。   Even when an optical communication apparatus is configured by mounting a plurality of optical transceivers, low power consumption is required. In many cases, an optical communication apparatus including an optical transceiver employs a redundant configuration including a spare optical transceiver in addition to an optical transceiver in communication. In this case, when the communicating optical transceiver fails, for example, the standby optical transceiver is switched from the standby mode to the normal operation mode so that the spare optical transceiver is used, and the spare optical transceiver performs normal operation. It is possible to do.

しかしながら、光トランシーバは、待機モードから通常動作モードへの切り替えを考慮して、ホスト側ネットワーク装置に接続されて情報のやりとりを行う主信号ラインの機能を動作状態に維持している必要がある。したがって、光トランシーバをそのまま待機モードにして動作を停止しておくことができないという問題があった。このため、従来の待機モード時において光トランシーバの消費電力を低減することが困難であった。   However, in consideration of switching from the standby mode to the normal operation mode, the optical transceiver needs to maintain the function of the main signal line that is connected to the host-side network device and exchanges information. Therefore, there has been a problem that the operation cannot be stopped by directly setting the optical transceiver in the standby mode. For this reason, it has been difficult to reduce the power consumption of the optical transceiver in the conventional standby mode.

〔発明の目的〕
本発明は、このような従来の課題を解決するために、待機モード時における消費電力を低減することのできる光トランシーバ、その電源供給制御方法およびその制御プログラムを提供することを目的とする。
(Object of invention)
In order to solve such a conventional problem, an object of the present invention is to provide an optical transceiver that can reduce power consumption in a standby mode, a power supply control method thereof, and a control program thereof.

上記課題を解決するために、本発明に係る光トランシーバは、信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、光通信網側から送り込まれる通信用の主信号を信号発信元側へ送出する受信側回路部と、送信側回路部の発信元側に位置する入力端部および受信側回路部の発信元側に位置する出力端部にそれぞれ装備された主信号補正回路とを備えた光トランシーバにおいて、入力端部に装備された主信号補正回路と出力端部に装備された主信号補正回路とは、それぞれ、信号発信元側に装備された一方の信号処理回路部と光通信網側に装備された他方の信号処理回路部とを有し、一方および他方の信号処理回路部には、予め設定された一方の電源回路と他方の電源回路とをそれぞれ個別に接続し、一方および他方の主信号補正回路のそれぞれの他方の信号処理回路部に接続された他方の電源回路のオン・オフ動作を外部指令に基づいて制御する主制御部を設けたことを特徴とする。   In order to solve the above-described problems, an optical transceiver according to the present invention includes a transmission-side circuit unit that transmits a main signal for communication input from a signal transmission source to the optical communication network side, and communication that is transmitted from the optical communication network side. Equipped at the receiving side circuit part that sends the main signal to the signal source side, the input end part located on the source side of the transmitting side circuit part and the output end part located on the source side of the receiving side circuit part In the optical transceiver having the main signal correction circuit, the main signal correction circuit provided at the input end and the main signal correction circuit provided at the output end are respectively provided on the signal source side. One signal processing circuit unit and the other signal processing circuit unit provided on the optical communication network side, and one and the other signal processing circuit unit have one power supply circuit and the other power supply circuit set in advance And connect each separately, and Characterized in that a main control unit for controlling based on a square of the respective other other connected to the signal processing circuit section of the power supply circuit on and off operation of the main signal correction circuit in the external command.

また、上記課題を解決するために、本発明に係る光トランシーバ用電源供給制御方法は、信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、光通信網側から送り込まれる通信用の主信号を信号発信元側へ送出する受信側回路部と、送信側回路部の発信元側に位置する入力端部および受信側回路部の発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、各主信号補正回路の信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、外部指令として主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定し、動作モード設定指令が通常モードの場合に機能し他方の電源回路を通常動作状態に設定し、動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定し、動作モード設定指令が待機モードの場合に機能し他方の電源回路を停止状態に設定制御するようにしたことを特徴とする。   In order to solve the above-described problems, a power supply control method for an optical transceiver according to the present invention includes a transmission-side circuit unit that transmits a communication main signal input from a signal source to an optical communication network side, Positioned on the receiving side circuit part for sending the main signal for communication sent from the communication network side to the signal source side, the input end part located on the source side of the transmitting side circuit part and the source side of the receiving side circuit part An optical transceiver comprising a main signal correction circuit provided at each output end and a main control unit for controlling the operation of each of these components, and is preliminarily provided on the signal source side of each main signal correction circuit. One power supply circuit and the other power supply set in advance are separately provided in one signal processing circuit portion provided and the other signal processing circuit portion provided in advance on the optical communication network side of each main signal correction circuit. Are connected individually to each other, and This function functions when a predetermined operation mode setting command is input to the main control unit as a command, determines whether the external command is in the normal mode, and functions when the operation mode setting command is in the normal mode. Sets to the normal operation state, functions when the operation mode setting command is not in the normal mode, determines whether the external command is in the standby mode, and functions when the operation mode setting command is in the standby mode, stops the other power circuit It is characterized by setting control to the state.

また、上記課題を解決するために、本発明に係る光トランシーバ用電源供給制御プログラムは、信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、光通信網側から送り込まれる通信用の主信号を信号発信元側へ送出する受信側回路部と、送信側回路部の発信元側に位置する入力端部および受信側回路部の発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、各主信号補正回路の信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、外部指令として主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定する通常モード判定処理機能、動作モード設定指令が通常モードの場合に機能し他方の電源回路を通常動作状態に設定する全体電源供給処理機能、動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定する待機モード判定処理機能、および動作モード設定指令が待機モードの場合に機能し他方の電源回路を停止状態に設定制御する電源回路一部停止制御処理機能を設け、これらを主制御部が備えているコンピュータに実現させるようにしたことを特徴とする。   In order to solve the above-described problems, an optical transceiver power supply control program according to the present invention includes a transmission-side circuit unit that transmits a communication main signal input from a signal transmission source to the optical communication network side, Positioned on the receiving side circuit part for sending the main signal for communication sent from the communication network side to the signal source side, the input end part located on the source side of the transmitting side circuit part and the source side of the receiving side circuit part An optical transceiver comprising a main signal correction circuit provided at each output end and a main control unit for controlling the operation of each of these components, and is preliminarily provided on the signal source side of each main signal correction circuit. One power supply circuit and the other power supply set in advance are separately provided in one signal processing circuit portion provided and the other signal processing circuit portion provided in advance on the optical communication network side of each main signal correction circuit. Are connected to each other individually. This function functions when a predetermined operation mode setting command is input to the main control unit as an external command, and functions as a normal mode determination processing function that determines whether the external command is in the normal mode. When the operation mode setting command is in the normal mode An overall power supply processing function that functions and sets the other power supply circuit in a normal operation state; a standby mode determination processing function that functions when the operation mode setting command is not in the normal mode and determines whether the external command is in the standby mode; and Provided a power supply circuit partial stop control processing function that functions when the operation mode setting command is in the standby mode and controls the other power supply circuit to be in a stop state, and these are realized by a computer provided in the main control unit It is characterized by that.

本発明は以上のように構成したので、一方の信号処理回路部に電源を供給して動作させている状態にて、他方の信号処理回路部を動作停止状態に制御することができ、これにより、待機モード中に消費される電力を大幅に削減するという優れた光トランシーバ、その電源供給制御方法およびその制御プログラムを提供することができる。   Since the present invention is configured as described above, it is possible to control the other signal processing circuit unit to the operation stopped state while supplying power to one signal processing circuit unit and operating it. It is possible to provide an excellent optical transceiver, a power supply control method thereof, and a control program thereof that can significantly reduce the power consumed during the standby mode.

本発明の第1の実施形態における光トランシーバの構成例を示すブロック図である。It is a block diagram which shows the structural example of the optical transceiver in the 1st Embodiment of this invention. 第1の実施形態における光トランシーバがホスト側ネットワーク装置と光通信網とに接続される状態を示すブロック図である。It is a block diagram which shows the state in which the optical transceiver in 1st Embodiment is connected to a host side network apparatus and an optical communication network. 送信側の電源スイッチング回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the power supply switching circuit of a transmission side. 受信側の電源スイッチング回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the power supply switching circuit of a receiving side. 送信側主信号補正回路の構成と接続とを示すブロック図である。It is a block diagram which shows the structure and connection of a transmission side main signal correction circuit. 受信側主信号補正回路の構成と接続とを示すブロック図である。It is a block diagram which shows the structure and connection of a receiving side main signal correction circuit. 第1の実施の形態における光トランシーバの動作を示すフローチャートである。3 is a flowchart showing an operation of the optical transceiver in the first embodiment. 第1の実施形態における光トランシーバの動作を示すタイミングチャートである。6 is a timing chart illustrating the operation of the optical transceiver in the first embodiment. 本発明の第2の実施形態における光トランシーバの構成例を示すブロック図である。It is a block diagram which shows the structural example of the optical transceiver in the 2nd Embodiment of this invention. 第2の実施形態における電源スイッチング回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the power supply switching circuit in 2nd Embodiment. 複数の光トランシーバをホスト側ネットワーク装置に接続する状態を示すブロック図である。It is a block diagram which shows the state which connects a some optical transceiver to a host side network apparatus.

以下、本発明に係る光トランシーバ、その電源供給制御方法およびその制御プログラムの第1の実施形態を図1ないし図8を参照して説明する。   Hereinafter, a first embodiment of an optical transceiver, a power supply control method thereof, and a control program thereof according to the present invention will be described with reference to FIGS.

〔第1の実施形態〕
図2を参照すると同図には、ホスト側ネットワーク装置10から接続線AおよびBと、接続線CおよびDとを介して光トランシーバ20が接続され、光トランシーバ20から光ファイバEおよびFを介して光通信網30と接続する光通信システム32が示されている。光通信網30にはホスト側ネットワーク装置10と通信可能な他の装置として、たとえば通信機器40および42がそれぞれ光ファイバGおよびHを介して接続される。なお接続線AないしDは、電気信号を伝達するための電線などの他に、たとえば、着脱可能に接続するための接続コネクタおよび接続端子などを含む。また、光ファイバGおよびHは、光ファイバを着脱可能に接続するための光コネクタなどを含む。
[First Embodiment]
Referring to FIG. 2, an optical transceiver 20 is connected from the host-side network device 10 via connection lines A and B and connection lines C and D, and from the optical transceiver 20 via optical fibers E and F. An optical communication system 32 connected to the optical communication network 30 is shown. For example, communication devices 40 and 42 are connected to the optical communication network 30 via optical fibers G and H, respectively, as other devices that can communicate with the host-side network device 10. The connection lines A to D include, for example, a connection connector and a connection terminal for detachably connecting, in addition to an electric wire for transmitting an electric signal. Moreover, the optical fibers G and H include an optical connector for detachably connecting the optical fibers.

本実施形態における光トランシーバ20は、情報を10 [Gbps]の速度にて高速伝送する10ギガビット・イーサネット(登録商標)着脱モジュールの標準規格XFP (10GbE(X) Form-factor Pluggable)に準拠する光トランシーバ、すなわち光モジュールである。本発明はXFPに限らず、他の標準規格に準拠する構成でもよい。   The optical transceiver 20 in this embodiment is an optical device that conforms to the standard XFP (10GbE (X) Form-factor Pluggable) of a 10 Gigabit Ethernet (registered trademark) detachable module that transmits information at a high speed of 10 [Gbps]. It is a transceiver, that is, an optical module. The present invention is not limited to XFP, and may be configured to comply with other standards.

光トランシーバ20は、信号発信元であるホスト側ネットワーク装置10から出力される通信用の主信号を光信号に変換して光通信網30に出力するとともに、光通信網30から伝送される光信号を電気信号である主信号に変換して、この通信用の主信号をホスト側ネットワーク装置10へ出力する送受信機能を有している。光トランシーバ20はさらに、ホスト側ネットワーク装置10から出力される制御情報に含まれる制御命令(外部指令)を受けて、通常動作を行う通常モードと一部機能の動作を停止させる待機モードとを切り替えて設定する動作モード設定指令機能を有している。   The optical transceiver 20 converts a main signal for communication output from the host-side network device 10 that is a signal transmission source into an optical signal, outputs the optical signal to the optical communication network 30, and transmits an optical signal transmitted from the optical communication network 30. Is converted into a main signal, which is an electrical signal, and this communication main signal is output to the host-side network device 10. The optical transceiver 20 further receives a control command (external command) included in the control information output from the host-side network device 10 and switches between a normal mode for performing normal operation and a standby mode for stopping the operation of some functions. The operation mode setting command function is set.

本実施形態における光トランシーバ20の構成例を図1に示す。図示するようにホスト側ネットワーク装置10に接続される接続線Aは、送信側回路部の入力端部に装備された送信側主信号補正回路50に接続されている。この送信側主信号補正回路50は、入力信号を整形して歪みを除去する波形整形機能(reshaping)と、入力信号を正しいタイミングで送出するタイミング再生機能(Retiming)と、信号を識別する識別再生機能(Regenerating)とを有し、主信号を補正するアイオープナー(EYE-OPENER)回路である。これら3つの機能のそれぞれ英語の頭文字を取って3R機能と称している。この送信側主信号補正回路50は集積(IC)化されており、入力信号を補正するための複数の回路部を含み、各回路部に個別の電源入力端子を有する。また、この送信側主信号補正回路50は、通常モードと待機モードとのそれぞれに応じた電源供給を受けて動作し、とくに待機モード時において、回路部に対する選択的な電源供給を受けて低消費電力がなされる構成となっている。   A configuration example of the optical transceiver 20 in this embodiment is shown in FIG. As shown in the figure, the connection line A connected to the host-side network device 10 is connected to the transmission-side main signal correction circuit 50 provided at the input end of the transmission-side circuit unit. This transmission-side main signal correction circuit 50 has a waveform shaping function (reshaping) that shapes the input signal to remove distortion, a timing reproduction function (Retiming) that sends the input signal at the correct timing, and an identification reproduction that identifies the signal. This is an eye opener circuit that has a function (Regenerating) and corrects the main signal. Each of these three functions is called the 3R function by taking the English initials. The transmission main signal correction circuit 50 is integrated (IC) and includes a plurality of circuit units for correcting an input signal, and each circuit unit has an individual power input terminal. The main signal correction circuit 50 on the transmission side operates by receiving power supply corresponding to each of the normal mode and the standby mode. In particular, in the standby mode, the transmission-side main signal correction circuit 50 receives a selective power supply to the circuit unit to reduce power consumption. It is configured to generate power.

さらに、この送信側主信号補正回路50は、ホスト側ネットワーク装置10(図2)側から出力される主信号が接続線Aを介して入力される最前段に配置された最前段回路54(一方の信号処理回路部)と、最前段回路54の後段に接続線Jを介して接続される後段回路56(他方の信号処理回路部)とを含む。最前段回路54には、電源供給回路52から直接電源供給を受ける接続線Iが接続される。最前段回路54は、この電源供給回路52から電源供給を受けて動作する。また、後段回路56には、接続線Kを介して電源スイッチング回路58が接続される。さらに、この後段回路56は、この電源スイッチング回路58から電源供給を受けて動作する。これら最前段回路54および後段回路56の詳細構成については後述する。   Further, the transmission-side main signal correction circuit 50 includes a foremost stage circuit 54 (one side) arranged at the foremost stage where the main signal output from the host-side network device 10 (FIG. 2) side is input via the connection line A. And a post-stage circuit 56 (the other signal processing circuit section) connected to the subsequent stage of the foremost stage circuit 54 via the connection line J. A connection line I that receives power supply directly from the power supply circuit 52 is connected to the forefront circuit 54. The foremost stage circuit 54 operates by receiving power supply from the power supply circuit 52. In addition, a power supply switching circuit 58 is connected to the subsequent circuit 56 via a connection line K. Further, the post-stage circuit 56 operates by receiving power supply from the power supply switching circuit 58. Detailed configurations of the foremost stage circuit 54 and the subsequent stage circuit 56 will be described later.

後段回路56の出力は上記送信側主信号補正回路50の出力を構成し、接続線Lを介して送信側光素子回路60に接続されている。送信側光素子回路60は、送信側主信号補正回路50にて補正された主信号を光信号に変換する半導体レーザダイオードと光変調器とを有している。送信側光素子回路60は、光出力制御回路62から接続線を介して供給される制御信号に応じた出力レベルの光信号に主信号を変換する。送信側光素子回路60は変換した光信号を光ファイバEを介して光通信網30に送信する。光出力制御回路62は、接続線を介して制御回路64に接続され、制御回路64の制御を受けて送信側光素子回路60が生成する光信号の出力レベルを制御する。このように、これら送信側主信号補正回路50、送信側光素子回路60および光出力制御回路62は光トランシーバ20の送信側回路部を構成している。   The output of the post-stage circuit 56 constitutes the output of the transmission side main signal correction circuit 50 and is connected to the transmission side optical element circuit 60 via the connection line L. The transmission-side optical element circuit 60 includes a semiconductor laser diode that converts the main signal corrected by the transmission-side main signal correction circuit 50 into an optical signal, and an optical modulator. The transmission side optical element circuit 60 converts the main signal into an optical signal having an output level corresponding to the control signal supplied from the optical output control circuit 62 via the connection line. The transmission side optical element circuit 60 transmits the converted optical signal to the optical communication network 30 via the optical fiber E. The optical output control circuit 62 is connected to the control circuit 64 via a connection line, and controls the output level of the optical signal generated by the transmission side optical element circuit 60 under the control of the control circuit 64. As described above, the transmission side main signal correction circuit 50, the transmission side optical element circuit 60, and the optical output control circuit 62 constitute a transmission side circuit unit of the optical transceiver 20.

光通信網30から光ファイバFを介して受信側光素子回路66が接続され、受信側光素子回路66は、入力される光信号を電気信号に変換し、変換した電気信号を接続線Mを介して受信側回路部の出力端部に装備された受信側主信号補正回路68に出力する。   A receiving-side optical element circuit 66 is connected from the optical communication network 30 via the optical fiber F. The receiving-side optical element circuit 66 converts the input optical signal into an electric signal, and the converted electric signal is connected to the connection line M. To the reception main signal correction circuit 68 provided at the output end of the reception circuit section.

上記受信側主信号補正回路68は、送信側主信号補正回路50と同様の機能構成(3R機能)を有し、受信側光素子回路66とともに受信側回路部を構成している。また、受信側主信号補正回路68は、各部のそれぞれに専用の電源入力端子を有し、通常モードと待機モードとのそれぞれに応じた電源供給を受けて動作する。しかし、受信側主信号補正回路68の内部回路における電源供給に関係する構成については、上述した送信側主信号補正回路50とは異なる。   The reception-side main signal correction circuit 68 has the same functional configuration (3R function) as that of the transmission-side main signal correction circuit 50, and constitutes a reception-side circuit unit together with the reception-side optical element circuit 66. The reception main signal correction circuit 68 has a dedicated power input terminal in each part, and operates by receiving power supply corresponding to the normal mode and the standby mode. However, the configuration related to the power supply in the internal circuit of the reception-side main signal correction circuit 68 is different from that of the transmission-side main signal correction circuit 50 described above.

この受信側主信号補正回路68は、接続線Mを介して入力される主信号を補正して、ホスト側ネットワーク装置10が接続された接続線Bに出力するアイオープナー回路である。この受信側主信号補正回路68は、電源供給回路52から直接電源供給を受けるための接続線Iが接続され、出力側の最後段に配置された最後段回路70(一方の信号処理回路部)と、最後段回路70の前段に接続線Nを介して接続される前段回路72(他方の信号処理回路部)とを含む。前段回路72は、接続線Pを介して電源スイッチング回路74に接続され、電源スイッチング回路74から供給される電源を受けて動作する。これら最後段回路70および前段回路72の詳細構成については後述する。   The reception-side main signal correction circuit 68 is an eye opener circuit that corrects the main signal input via the connection line M and outputs the correction signal to the connection line B to which the host-side network device 10 is connected. The reception-side main signal correction circuit 68 is connected to a connection line I for receiving power supply directly from the power supply circuit 52, and the last-stage circuit 70 (one signal processing circuit unit) arranged at the last stage on the output side. And a front-stage circuit 72 (the other signal processing circuit unit) connected to the front stage of the last-stage circuit 70 via the connection line N. The pre-stage circuit 72 is connected to the power switching circuit 74 via the connection line P, and operates by receiving power supplied from the power switching circuit 74. Detailed configurations of the last stage circuit 70 and the previous stage circuit 72 will be described later.

電源スイッチング回路58および74は、制御回路64の制御を受けて、送信側主信号補正回路50および受信側主信号補正回路68への電源供給を切り替える電源切替機能を有している。電源スイッチング回路58および74は、通常モード時には、電源供給回路52から供給される電源を制御回路64の制御に応じてそれぞれ接続線KおよびPを介して送信側主信号補正回路50および受信側主信号補正回路68に供給する。また、待機モード時には、電源スイッチング回路58および74は、送信側主信号補正回路50および受信側主信号補正回路68への電源供給を制御回路64の制御に応じて停止する(他方の電源回路)。   The power supply switching circuits 58 and 74 have a power supply switching function for switching power supply to the transmission side main signal correction circuit 50 and the reception side main signal correction circuit 68 under the control of the control circuit 64. In the normal mode, the power supply switching circuits 58 and 74 supply the power supplied from the power supply circuit 52 via the connection lines K and P, respectively, according to the control of the control circuit 64, and the transmission side main signal correction circuit 50 and the reception side main signal. The signal is supplied to the signal correction circuit 68. In the standby mode, the power supply switching circuits 58 and 74 stop supplying power to the transmission side main signal correction circuit 50 and the reception side main signal correction circuit 68 according to the control of the control circuit 64 (the other power supply circuit). .

電源供給回路52は、接続線Iを介して光トランシーバ20内の各部に直接接続されて、送信側主信号補正回路50および受信側主信号補正回路68と、送信側光素子回路60と、光出力制御回路62と、受信側光素子回路66と、電源スイッチング回路58および74と、制御回路64との各部に必要な電源を直接供給する(一方の電源回路)。電源供給回路52は、後述する制御回路64が電源オフモードを設定すると、各部に供給する電源をオフにする機能を有している。電源供給回路52へ供給される元の電源は、図示はしていないがホスト側ネットワーク装置10から供給されるとよい。   The power supply circuit 52 is directly connected to each part in the optical transceiver 20 through the connection line I, and transmits the transmission-side main signal correction circuit 50, the reception-side main signal correction circuit 68, the transmission-side optical element circuit 60, the light Necessary power is directly supplied to each part of the output control circuit 62, the receiving side optical element circuit 66, the power switching circuits 58 and 74, and the control circuit 64 (one power circuit). The power supply circuit 52 has a function of turning off the power supplied to each unit when a control circuit 64 described later sets a power-off mode. The original power supplied to the power supply circuit 52 is preferably supplied from the host-side network device 10 although not shown.

制御回路64は、回路全体の動作をホスト側ネットワーク装置10から接続線Cを介して送られる制御情報に含まれる制御命令等の外部指令、もしくはオペレータの指示命令等による外部指令に基づいて制御する主制御部である。とくに制御回路64は、送信側主信号補正回路50および受信側主信号補正回路68をそれぞれ通常動作させる通常モードと、これら主信号補正回路50および68の内部を部分的に動作停止して、低消費電力動作をさせる待機モードとのいずれかの動作モードを、上記制御命令もしくは外部指令に従って設定し、通常モードと待機モードとを切り替える制御信号を接続線PおよびQを介して電源スイッチング回路58および74に出力する。さらに制御回路64は、電源供給回路52に対して、回路全体の電源供給を制御する全体電源制御機能を有している。この電源供給回路52は、この制御回路64の制御を受けて、接続線Iを介して電源供給を行い、制御回路64の電源オフモード制御を受けると各部に対する電源の供給遮断を行う。制御回路64は、ホスト側ネットワーク装置10に対する応答を接続線Dに出力する。制御回路64は、これら制御を実行するためのコンピュータ・プログラムをメモリに格納し、このプログラムを実行するコンピュータとして、CPU (Central Processing Unit)およびコンピュータ周辺回路などを含む。   The control circuit 64 controls the operation of the entire circuit based on an external command such as a control command included in control information sent from the host-side network device 10 via the connection line C, or an external command such as an operator command. This is the main control unit. In particular, the control circuit 64 partially stops operation in the normal mode in which the transmission main signal correction circuit 50 and the reception main signal correction circuit 68 are normally operated, and the main signal correction circuits 50 and 68, respectively. One of the standby modes for performing the power consumption operation is set according to the control command or the external command, and a control signal for switching between the normal mode and the standby mode is set via the connection lines P and Q, and the power switching circuit 58 and Output to 74. Furthermore, the control circuit 64 has an overall power control function for controlling the power supply of the entire circuit to the power supply circuit 52. Under the control of the control circuit 64, the power supply circuit 52 supplies power via the connection line I. When the power supply off mode control of the control circuit 64 is received, power supply to each unit is cut off. The control circuit 64 outputs a response to the host side network device 10 to the connection line D. The control circuit 64 stores a computer program for executing these controls in a memory, and includes a CPU (Central Processing Unit), a computer peripheral circuit, and the like as a computer for executing the program.

ここで電源スイッチング回路58の構成例を図3を参照して説明する。図示するように電源スイッチング回路58は、制御回路64から出力される制御信号をバッファ76にて保持し、バッファ76の出力をスイッチングFET (Field Effect Transistor)78のゲート(G)に入力して動作点を設定する構成である。スイッチングFET78のドレイン(D)は電源供給回路52の出力に接続線Iを介して接続され、ソース(S)は3つの接続線Kb、KcおよびKdに分岐されてそれぞれが送信側主信号補正回路50に接続される。   Here, a configuration example of the power switching circuit 58 will be described with reference to FIG. As shown in the figure, the power switching circuit 58 holds the control signal output from the control circuit 64 in the buffer 76 and operates by inputting the output of the buffer 76 to the gate (G) of the switching FET (Field Effect Transistor) 78. In this configuration, points are set. The drain (D) of the switching FET 78 is connected to the output of the power supply circuit 52 via a connection line I, and the source (S) is branched into three connection lines Kb, Kc and Kd, each of which is a transmission side main signal correction circuit. 50.

本実施形態におけるスイッチングFET78は、ソース−ゲート間電圧に応じてオンまたはオフし、ソース−ドレイン間を導通状態または遮断状態とするN型電界効果トランジスタが適用されている。本実施形態では、通常モードにおいてバッファ76からローレベル"0"の制御信号がスイッチングFET78のゲートに入力されるとオン状態となり、待機モードではバッファ76からハイレベル"1"の制御信号がそのゲートに入力されてオフ状態となる。このような構成により、通常モードおよび待機モードに応じて送信側主信号補正回路50への電源供給が接続線Kを介して制御することができる。   The switching FET 78 in this embodiment is an N-type field effect transistor that is turned on or off in accordance with the source-gate voltage and that makes the source-drain conductive or cut-off. In the present embodiment, the low level “0” control signal is input to the gate of the switching FET 78 from the buffer 76 in the normal mode, and the high level “1” control signal is output from the buffer 76 in the standby mode. Is turned off. With such a configuration, the power supply to the transmission-side main signal correction circuit 50 can be controlled via the connection line K in accordance with the normal mode and the standby mode.

次に電源スイッチング回路74の構成例を図4を参照して説明する。電源スイッチング回路74は、図3に示した電源スイッチング回路58と同様の構成でよい。つまり、電源スイッチング回路74は、図4に示すように、制御回路64から出力される制御信号をバッファ80にて保持し、バッファ80の出力をスイッチングFET (Field Effect Transistor)82のゲート(G)に入力して動作点を設定する構成である。スイッチングFET82のドレイン(D)は電源供給回路52の出力に接続線Iを介して接続され、ソース(S)は3つの接続線Pa、PbおよびPcに分岐されてそれぞれが受信側主信号補正回路68に接続される。   Next, a configuration example of the power supply switching circuit 74 will be described with reference to FIG. The power switching circuit 74 may have the same configuration as the power switching circuit 58 shown in FIG. That is, as shown in FIG. 4, the power supply switching circuit 74 holds the control signal output from the control circuit 64 in the buffer 80, and outputs the output of the buffer 80 to the gate (G) of the switching FET (Field Effect Transistor) 82. The operating point is set by inputting to The drain (D) of the switching FET 82 is connected to the output of the power supply circuit 52 via the connection line I, and the source (S) is branched into three connection lines Pa, Pb and Pc, each of which is a receiving main signal correction circuit. 68.

スイッチングFET82は、スイッチングFET78と同様に、N型電界効果トランジスタが適用され、通常モードではスイッチングFET82はオン状態となり、待機モードではスイッチングFET82がオフ状態となる。このような構成により、通常モードおよび待機モードに応じて受信側主信号補正回路68への電源供給が接続線Pを介して制御することができる。   Similarly to the switching FET 78, the switching FET 82 is an N-type field effect transistor. In the normal mode, the switching FET 82 is turned on, and in the standby mode, the switching FET 82 is turned off. With such a configuration, the power supply to the reception-side main signal correction circuit 68 can be controlled via the connection line P in accordance with the normal mode and the standby mode.

ここで図5を参照して、送信側主信号補正回路50の内部構成例を説明する。図示するように送信側主信号補正回路50は、主信号を処理するための複数段の回路部を含み、ホスト側ネットワーク装置10から出力される主信号を接続線Aを介して入力する最前段回路54(一方の信号処理回路部)に、その主信号を増幅するリミッティングアンプ(LA)84を備えている。リミッティングアンプ84は、入力信号を差動増幅する演算増幅回路にて形成されて、最大信号レベルを予め設定したリミット電圧に制限して増幅し、増幅した主信号を出力する(信号増幅回路部)。リミッティングアンプ84は、送信側回路のうち、主信号発信元側であるホスト側ネットワーク装置10に接続される初段回路である。また、リミッティングアンプ84は、電源供給回路52からの電源供給を接続線Iを介して直接受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。リミッティングアンプ84の出力は、最前段回路54の出力を構成し、接続線Jを介して後段回路56(他方の信号処理回路部)に接続されている。   Here, an example of the internal configuration of the transmission-side main signal correction circuit 50 will be described with reference to FIG. As shown in the figure, the transmission-side main signal correction circuit 50 includes a plurality of stages of circuit units for processing the main signal, and the foremost stage for inputting the main signal output from the host-side network device 10 via the connection line A. The circuit 54 (one signal processing circuit unit) includes a limiting amplifier (LA) 84 that amplifies the main signal. The limiting amplifier 84 is formed by an operational amplifier circuit that differentially amplifies an input signal, amplifies the maximum signal level by limiting it to a preset limit voltage, and outputs the amplified main signal (signal amplifier circuit unit) ). The limiting amplifier 84 is a first-stage circuit connected to the host-side network device 10 that is the main signal transmission source side in the transmission-side circuit. Further, the limiting amplifier 84 has a power input that directly receives power supply from the power supply circuit 52 through the connection line I, and is driven by receiving power applied to the power input. The output of the limiting amplifier 84 constitutes the output of the front-stage circuit 54 and is connected to the rear-stage circuit 56 (the other signal processing circuit unit) via the connection line J.

後段回路56において接続線Sは分岐されて、一方は位相検出回路86に接続され、他方はD型フリップフロップ回路(D-FF)88に接続されている。位相検出回路86は、リミッティングアンプ84にて増幅された主信号の位相を検出し、位相差に応じた位相差信号をループフィルタ90に出力する。位相検出回路86は、電源スイッチング回路58(図1、図3)から供給される電源を接続線Kbを介して受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。   In the subsequent circuit 56, the connection line S is branched, one is connected to the phase detection circuit 86, and the other is connected to the D-type flip-flop circuit (D-FF) 88. The phase detection circuit 86 detects the phase of the main signal amplified by the limiting amplifier 84 and outputs a phase difference signal corresponding to the phase difference to the loop filter 90. The phase detection circuit 86 has a power input for receiving the power supplied from the power switching circuit 58 (FIGS. 1 and 3) via the connection line Kb, and is driven by receiving the power applied to the power input. .

ループフィルタ90は、入力される位相差信号から交流分を除去した信号を制御電圧として電圧制御型発振回路92に供給するローパスフィルタである。   The loop filter 90 is a low-pass filter that supplies a signal obtained by removing the AC component from the input phase difference signal to the voltage-controlled oscillation circuit 92 as a control voltage.

電圧制御型発振回路92は、ループフィルタ90から与えられる制御電圧に応じて周波数を可変とした発振信号を生成する発振回路である。これら位相検出回路86、ループフィルタ90および電圧制御型発振回路92を用いて、リミッティングアンプ84にて増幅された主信号からクロック抽出を行う。電圧制御型発振回路92の出力はD型フリップフロップ回路(D-FF)88のクロック(CLK)入力に接続されている。電圧制御型発振回路92は、電源スイッチング回路58から供給される電源を接続線Kcを介して受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。   The voltage-controlled oscillation circuit 92 is an oscillation circuit that generates an oscillation signal having a variable frequency according to the control voltage supplied from the loop filter 90. Using the phase detection circuit 86, the loop filter 90, and the voltage control type oscillation circuit 92, clock extraction is performed from the main signal amplified by the limiting amplifier 84. The output of the voltage controlled oscillation circuit 92 is connected to the clock (CLK) input of the D-type flip-flop circuit (D-FF) 88. The voltage controlled oscillation circuit 92 has a power input that receives the power supplied from the power switching circuit 58 via the connection line Kc, and is driven by receiving the power applied to the power input.

D型フリップフロップ回路(D-FF)88は、リミッティングアンプ84の出力に接続線Jを介して接続され、増幅された主信号を一時保持し、クロック(CLK)入力に応じたタイミングにて主信号を遅延出力する遅延回路である。D型フリップフロップ回路(D-FF)88の出力はバッファアンプ94に接続されている。   The D-type flip-flop circuit (D-FF) 88 is connected to the output of the limiting amplifier 84 via the connection line J, temporarily holds the amplified main signal, and at a timing according to the clock (CLK) input. This is a delay circuit that delays and outputs the main signal. The output of the D-type flip-flop circuit (D-FF) 88 is connected to the buffer amplifier 94.

バッファアンプ94は、D型フリップフロップ回路88の出力信号を入力して増幅する増幅回路である。本実施形態におけるバッファアンプ94には2つの増幅器が備えられて、入力した主信号を増幅してそれぞれの出力に出力する。バッファアンプ94の出力は、後段回路56の出力を構成するとともに送信側主信号補正回路50の出力を構成している。送信側主信号補正回路50にて補正された主信号は接続線Lを介して送信側光素子回路60(図1)に入力される。また、バッファアンプ94は、電源スイッチング回路58から供給される電源を接続線Kdを介して受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。   The buffer amplifier 94 is an amplifier circuit that receives and amplifies the output signal of the D-type flip-flop circuit 88. In the present embodiment, the buffer amplifier 94 includes two amplifiers, which amplify the input main signal and output it to the respective outputs. The output of the buffer amplifier 94 constitutes the output of the post-stage circuit 56 and the output of the transmission side main signal correction circuit 50. The main signal corrected by the transmission side main signal correction circuit 50 is input to the transmission side optical element circuit 60 (FIG. 1) via the connection line L. The buffer amplifier 94 has a power input for receiving the power supplied from the power switching circuit 58 via the connection line Kd, and is driven by receiving the power applied to the power input.

このように送信側主信号補正回路50は、ホスト側ネットワーク装置10に直接接続されたリミッティングアンプ84に対して、通常モード時および待機モード時に共通して電源供給回路52から電源が供給される構成である。また、送信側主信号補正回路50は、ホスト側ネットワーク装置10に直接には接続されていない後段回路56内の位相検出回路86と、電圧制御型発振回路92と、バッファアンプ94とに対しては、通常モード時と待機モード時とでは異なる電源供給を電源スイッチング回路58(図1)を介して受ける。送信側主信号補正回路50は、待機モード時にこれら選択される回路に対する電源供給が遮断されて、低消費電力動作となる。このように、送信側主信号補正回路50が通常モードと待機モードとに対応するために、2系統の電源供給経路が用意されている。   As described above, the transmission-side main signal correction circuit 50 is supplied with power from the power supply circuit 52 in common in the normal mode and the standby mode to the limiting amplifier 84 directly connected to the host-side network device 10. It is a configuration. Further, the transmission side main signal correction circuit 50 is connected to the phase detection circuit 86, the voltage control type oscillation circuit 92, and the buffer amplifier 94 in the post-stage circuit 56 that are not directly connected to the host side network device 10. Receives different power supplies in the normal mode and the standby mode via the power switching circuit 58 (FIG. 1). The transmission-side main signal correction circuit 50 operates in a low power consumption mode when power supply to these selected circuits is cut off in the standby mode. Thus, in order for the transmission side main signal correction circuit 50 to correspond to the normal mode and the standby mode, two power supply paths are prepared.

次に受信側主信号補正回路68の内部構成例を図6に示す。図示するように受信側主信号補正回路68は、前段回路72内にリミッティングアンプ(LA)100と、位相検出回路104と、ループフィルタ108と、電圧制御型発振回路112と、D型フリップフロップ回路(D-FF)116とを備え、最後段回路70にバッファアンプ120を備えている。これらリミッティングアンプ100、位相検出回路104、ループフィルタ108、電圧制御型発振回路112、D型フリップフロップ回路(D-FF)116およびバッファアンプ120は、それぞれ、図5に示した送信側主信号補正回路50の同一名称の各構成と同様の構成でよいのでその詳細説明を省略する。しかし、最後段回路70および前段回路72に対する電源供給については受信側主信号補正回路68と送信側主信号補正回路50とは異なるので主に異なる点について説明する。   Next, an internal configuration example of the reception-side main signal correction circuit 68 is shown in FIG. As shown in the figure, a reception-side main signal correction circuit 68 includes a limiting amplifier (LA) 100, a phase detection circuit 104, a loop filter 108, a voltage-controlled oscillation circuit 112, and a D-type flip-flop. Circuit (D-FF) 116, and the final stage circuit 70 includes a buffer amplifier 120. The limiting amplifier 100, the phase detection circuit 104, the loop filter 108, the voltage controlled oscillation circuit 112, the D-type flip-flop circuit (D-FF) 116, and the buffer amplifier 120 are respectively connected to the transmission side main signal shown in FIG. Since the configuration having the same name as that of the correction circuit 50 may be the same, detailed description thereof is omitted. However, the power supply to the last-stage circuit 70 and the front-stage circuit 72 is mainly different from the reception-side main signal correction circuit 68 and the transmission-side main signal correction circuit 50 because they are different.

まず、受信側主信号補正回路68のリミッティングアンプ100は、光通信網30側から伝送される光信号を電気信号に変換した主信号を入力して増幅する回路である。リミッティングアンプ100は、電源スイッチング回路74に接続線Paを介して接続されて電源供給を受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。リミッティングアンプ100の出力は接続線Tを介して位相検出回路104に接続され、位相検出回路104は電源スイッチング回路74に接続線Pbを介して接続されて電源供給を受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。   First, the limiting amplifier 100 of the reception-side main signal correction circuit 68 is a circuit that inputs and amplifies a main signal obtained by converting an optical signal transmitted from the optical communication network 30 side into an electric signal. The limiting amplifier 100 has a power input connected to the power switching circuit 74 via a connection line Pa and receives power supply, and is driven by receiving power applied to the power input. The output of the limiting amplifier 100 is connected to the phase detection circuit 104 via the connection line T, and the phase detection circuit 104 is connected to the power switching circuit 74 via the connection line Pb and has a power supply input that receives power supply. It is driven by receiving the power applied to the power input.

位相検出回路104の出力はループフィルタ108に接続され、ループフィルタ108の出力は電圧制御型発振回路112に接続されている。電圧制御型発振回路112は、電源スイッチング回路74に接続線Pcを介して接続されて電源供給を受ける電源入力を有し、この電源入力に印加される電源を受けて駆動される。電圧制御型発振回路112の出力はD型フリップフロップ回路(D-FF)116のクロック(CLK)入力に接続されている。   The output of the phase detection circuit 104 is connected to the loop filter 108, and the output of the loop filter 108 is connected to the voltage controlled oscillation circuit 112. The voltage controlled oscillation circuit 112 has a power supply input connected to the power supply switching circuit 74 via the connection line Pc and receives power supply, and is driven by receiving power applied to the power supply input. The output of the voltage controlled oscillation circuit 112 is connected to the clock (CLK) input of the D-type flip-flop circuit (D-FF) 116.

D型フリップフロップ回路(D-FF)116は、リミッティングアンプ100の出力に接続線Tを介して接続され、増幅された主信号をクロック(CLK)入力に応じたタイミングにて遅延して出力する。D型フリップフロップ回路116の出力は前段回路72(一方の信号処理回路部)の出力を構成し、接続線Nを介して最後段回路70(一方の信号処理回路部)に配置されたバッファアンプ120に接続されている。   The D-type flip-flop circuit (D-FF) 116 is connected to the output of the limiting amplifier 100 via the connection line T, and outputs the amplified main signal with a timing corresponding to the clock (CLK) input. To do. The output of the D-type flip-flop circuit 116 constitutes the output of the front-stage circuit 72 (one signal processing circuit unit), and is arranged in the last-stage circuit 70 (one signal processing circuit unit) via the connection line N. 120.

最後段回路70内のバッファアンプ120は、受信側主信号補正回路68の各機能部における最終段に配置された回路であり(信号増幅回路部)、その出力が接続線Bを介してホスト側ネットワーク装置14(図2)に接続される。このバッファアンプ120は、電源供給回路52に接続線Iを介して接続されて、電源供給回路52から直接電源が供給される電源入力を有し、この電源入力に印加される電源を受けて駆動される。   The buffer amplifier 120 in the last-stage circuit 70 is a circuit arranged at the last stage in each functional part of the reception-side main signal correction circuit 68 (signal amplification circuit part), and its output is connected to the host side via the connection line B. Connected to the network device 14 (FIG. 2). The buffer amplifier 120 is connected to the power supply circuit 52 via a connection line I, has a power input to which power is directly supplied from the power supply circuit 52, and is driven by receiving power applied to the power input. Is done.

このように、受信側主信号補正回路68は、ホスト側ネットワーク装置10に接続された最後段のバッファアンプ120に対して、通常モード時および待機モード時に共通して電源供給回路52から電源を供給する構成である。また、受信側主信号補正回路68は、ホスト側ネットワーク装置10に直接接続されていない前段のリミッティングアンプ100と、位相検出回路104と、電圧制御型発振回路112とに対しては、通常モード時と待機モード時とでは異なる電源供給を電源スイッチング回路74(図1)を介して行う。受信側主信号補正回路68は、待機モード時にこれら選択される回路に対する電源供給が遮断されて、低消費電力動作となる。このように受信側主信号補正回路68が通常モードと待機モードとに対応するために、2系統の電源供給経路が用意されている。   As described above, the reception-side main signal correction circuit 68 supplies power to the last stage buffer amplifier 120 connected to the host-side network device 10 from the power supply circuit 52 in the normal mode and the standby mode. It is the structure to do. In addition, the reception-side main signal correction circuit 68 is in normal mode for the preceding limiting amplifier 100, the phase detection circuit 104, and the voltage-controlled oscillation circuit 112 that are not directly connected to the host-side network device 10. Different power supply is performed through the power switching circuit 74 (FIG. 1) in the standby mode and the standby mode. The main signal correction circuit 68 on the reception side operates in a low power consumption mode by cutting off the power supply to these selected circuits in the standby mode. Thus, in order for the reception side main signal correction circuit 68 to correspond to the normal mode and the standby mode, two power supply paths are prepared.

また、ホスト側ネットワーク装置10から出力された主信号を光信号に変換して光通信網30へ送信する場合に、送信側主信号補正回路50では、最前段回路54を通常モードおよび待機モードの各動作モードにおいて動作状態とし、最前段よりも後に配置された後段回路56に対しては待機モード時に電源供給を遮断して動作を停止させるようにしている。さらに、光通信網30から伝送された光信号を電気信号の主信号に変換し、主信号補正してホスト側ネットワーク装置10に送信する場合に、受信側主信号補正回路68では、最終段回路70を各動作モードにおいて動作状態とし、最終段よりも前に配置された前段回路72に対しては待機モード時に電源供給を遮断して動作を停止させ、通常モード時に電源供給を行うようにしている。   When the main signal output from the host-side network device 10 is converted into an optical signal and transmitted to the optical communication network 30, the transmitting-side main signal correction circuit 50 sets the foremost circuit 54 in the normal mode and the standby mode. The operation state is set in each operation mode, and power supply to the subsequent circuit 56 arranged after the front stage is cut off in the standby mode to stop the operation. Further, when the optical signal transmitted from the optical communication network 30 is converted into the main signal of the electric signal, the main signal is corrected and transmitted to the host-side network device 10, the receiving-side main signal correction circuit 68 has a final stage circuit. 70 is set in an operation state in each operation mode, the power supply to the pre-stage circuit 72 arranged before the final stage is cut off in the standby mode to stop the operation, and the power supply is performed in the normal mode. Yes.

このような構成により第1の実施形態では、待機モード時における低消費電力化が実現される。これとともにホスト側ネットワーク装置10からは、待機モード中の光トランシーバ20が正常に動作している状態であることが検出される。   With such a configuration, in the first embodiment, low power consumption in the standby mode is realized. At the same time, the host-side network device 10 detects that the optical transceiver 20 in the standby mode is operating normally.

以上のような構成で、光トランシーバ20の電源供給動作を図7に示すフローチャートと、図8に示すタイミングチャートとを参照して説明する。   With the above configuration, the power supply operation of the optical transceiver 20 will be described with reference to the flowchart shown in FIG. 7 and the timing chart shown in FIG.

まず、時間t1において、ホスト側ネットワーク装置10から光トランシーバ20に対して電源供給を受けて電源が投入(オン)されると、電源供給回路52(図1)が各部に接続線Iを介して電源を供給する(図7:ステップS700)。このとき、とくに送信用主信号補正回路50内最前段回路54のリミッティングアンプ84(図5)動作用の電源と、受信用主信号補正回路68内最後段回路70のバッファアンプ120(図6)動作用の電源とが、電源供給回路52から接続線Iを介してそれぞれ供給されて、これらの回路が動作状態となる。   First, at time t1, when power is supplied to the optical transceiver 20 from the host-side network device 10 and the power is turned on (on), the power supply circuit 52 (FIG. 1) is connected to each part via the connection line I. Power is supplied (FIG. 7: Step S700). At this time, in particular, the power supply for operating the limiting amplifier 84 (FIG. 5) of the front-stage circuit 54 in the transmission main signal correction circuit 50 and the buffer amplifier 120 (FIG. 6) of the last-stage circuit 70 in the reception main signal correction circuit 68. ) Power for operation is supplied from the power supply circuit 52 via the connection line I, and these circuits are in an operating state.

次に、通常モードが設定されているか否かが制御回路64にて判定される(図7:ステップS701/通常モード判定工程)。   Next, it is determined by the control circuit 64 whether or not the normal mode is set (FIG. 7: step S701 / normal mode determination step).

ここで通常モードが設定されていると制御回路64が判定すると、送信側主信号補正回路50内後段回路56の位相検出回路86と、電圧制御型発振回路92と、バッファアンプ94とに対して、電源スイッチング回路58が、それぞれ接続線Kb、KcおよびKdを介して電源供給を開始して、これらの回路が動作状態となる。また、前段回路72内のリミッティングアンプ100と、位相検出回路104と、電圧制御型発振回路112とに対しては、電源スイッチング回路74が電源供給を開始して、これらの回路が動作状態となる(図7:ステップS702/全体電源供給制御工程)。こうして送信側主信号補正回路50および受信側主信号補正回路68の回路全体に対し電源供給が行われると、送信側主信号補正回路50および受信側主信号補正回路68の全体の動作が始まり、それぞれ接続線AおよびPから入力される主信号が補正される。   If the control circuit 64 determines that the normal mode is set, the phase detection circuit 86, the voltage control type oscillation circuit 92, and the buffer amplifier 94 of the post-stage circuit 56 in the transmission side main signal correction circuit 50 are determined. The power supply switching circuit 58 starts supplying power via the connection lines Kb, Kc and Kd, respectively, and these circuits are in an operating state. In addition, the power supply switching circuit 74 starts supplying power to the limiting amplifier 100, the phase detection circuit 104, and the voltage control type oscillation circuit 112 in the pre-stage circuit 72. (FIG. 7: Step S702 / Whole power supply control process). When power is supplied to the entire transmission side main signal correction circuit 50 and reception side main signal correction circuit 68 in this way, the overall operation of the transmission side main signal correction circuit 50 and the reception side main signal correction circuit 68 begins. The main signals input from the connection lines A and P are corrected.

通常モードが設定されていることが制御回路64にて判定されなかった場合には、次に、待機モードが設定されているか否かが制御回路64にて判定される(図7:ステップS703/待機モード判定工程)。ここで時間t2において、ホスト側ネットワーク装置10が通常モードから待機モードに切り替える制御命令が制御回路64に与えられると、待機モードが設定されたことが制御回路64にて判定される。待機モードの設定が判定されると、制御回路64の制御を受けた電源スイッチング回路58が、後段回路56内の位相検出回路86と、電圧制御型発振回路92と、バッファアンプ94とに供給している電源をそれぞれ遮断して、それぞれの回路が動作停止となる(図7:ステップS704/電源回路一部停止制御工程)。しかし、リミッティングアンプ84への電源は通常モード時と同様に電源供給回路52が供給し続けているので、送信側主信号補正回路50の入力側接続線Aの電位は、たとえばホスト側ネットワーク装置10の出力レベルに応じた電圧に保持され、ホスト側ネットワーク装置10はこの電圧を検出することができる。   If the control circuit 64 does not determine that the normal mode is set, then the control circuit 64 determines whether or not the standby mode is set (FIG. 7: Step S703 / Standby mode determination step). Here, at time t2, when the control command for switching the normal mode from the normal mode to the standby mode is given to the control circuit 64, the control circuit 64 determines that the standby mode has been set. When the setting of the standby mode is determined, the power switching circuit 58 under the control of the control circuit 64 supplies the phase detection circuit 86, the voltage control type oscillation circuit 92, and the buffer amplifier 94 in the subsequent circuit 56. Each power supply is cut off and the operation of each circuit is stopped (FIG. 7: step S704 / power supply circuit partial stop control step). However, since the power supply circuit 52 continues to supply power to the limiting amplifier 84 as in the normal mode, the potential of the input side connection line A of the transmission side main signal correction circuit 50 is, for example, the host side network device. The host-side network device 10 can detect this voltage.

また、この待機モードの設定が制御回路64にて判定されると、制御回路64の制御を受けた電源スイッチング回路74が、前段回路72内のリミッティングアンプ100と、位相検出回路104と、電圧制御型発振回路112とに対する電源供給をそれぞれ遮断して、それぞれの回路が動作停止となる(図7:ステップS704/電源回路一部停止制御工程)。しかし、出力バッファであるバッファアンプ120への電源は通常モード時と同様に供給され続けているので、出力側の接続線Bの電位は、信号出力がないレベル、たとえば出力0状態を表す所定の信号レベルに保持される。この信号レベルは、ホスト側ネットワーク装置10が検出することができる。   When the setting of the standby mode is determined by the control circuit 64, the power switching circuit 74 controlled by the control circuit 64 is connected to the limiting amplifier 100, the phase detection circuit 104, the voltage in the front circuit 72, and the voltage. The power supply to the control type oscillation circuit 112 is cut off, and the operation of each circuit is stopped (FIG. 7: Step S704 / power supply circuit partial stop control step). However, since the power to the buffer amplifier 120 as the output buffer is continuously supplied in the same manner as in the normal mode, the potential of the connection line B on the output side is a predetermined level indicating no signal output, for example, an output 0 state. Held at signal level. This signal level can be detected by the host-side network device 10.

こうして、待機モードにおける電源供給遮断がなされると、次に、電源オフモードが設定されたか否かを制御回路64が判定する(図7:ステップS705/電源オフモード判定工程)。また、上述の待機モードが設定されていないと判定された場合(ステップS703)も同様に、電源オフモードが設定されたか否かが制御回路64にて判定される(図7:ステップS705/電源オフモード判定工程)。   Thus, when the power supply is cut off in the standby mode, the control circuit 64 next determines whether or not the power-off mode is set (FIG. 7: step S705 / power-off mode determination step). Similarly, when it is determined that the standby mode is not set (step S703), the control circuit 64 determines whether the power-off mode is set (FIG. 7: step S705 / power supply). Off mode determination step).

電源オフモードが設定されたことを制御回路64が判定すると、制御回路64が、電源供給回路52と、電源スイッチング回路58および68との全体を動作停止状態に設定制御して、一連の処理が終了する(図7:ステップS706/装置電源停止制御工程)。また、電源オフモードが設定されたことが制御回路64にて判定されなかった場合には、通常モードが設定されているか否かの判定処理に戻る(図7:ステップS701)。ここで、通常モードが設定されていることが制御回路64にて判定されると、上述した通常モード時の電源供給状態となって、送信側主信号補正回路50および受信側主信号補正回路68全体が動作状態となる(図7:ステップS702)。   When the control circuit 64 determines that the power supply off mode has been set, the control circuit 64 sets and controls the power supply circuit 52 and the power supply switching circuits 58 and 68 to the operation stop state, and a series of processes is performed. The process ends (FIG. 7: step S706 / device power supply stop control step). If the control circuit 64 does not determine that the power-off mode has been set, the process returns to the determination process for determining whether or not the normal mode has been set (FIG. 7: step S701). Here, when the control circuit 64 determines that the normal mode is set, the power supply state in the normal mode is set, and the transmission side main signal correction circuit 50 and the reception side main signal correction circuit 68 are set. The whole is in an operating state (FIG. 7: Step S702).

(第1の実施形態の効果)
以上のように、第1の実施形態の光トランシーバ20によれば、機能ブロックごとに分けられた電源入力端子への給電を制御し、待機モード時に送信側主信号補正回路50および受信側主信号補正回路68内の一部回路部を動作停止状態とすることにより、待機モード中に消費される電力を削減することができる。このとき、送信側最前段の最前段回路54に配置されたリミッティングアンプ84と、受信側最後段の最後段回路70に配置されたバッファアンプ120とはそれぞれ電源供給回路52から直接給電されて、ホスト側ネットワーク装置10に接続した状態でそれぞれへの電源供給が維持されている。したがって、ホスト側ネットワーク装置10は、光トランシーバ20内の送信側主信号補正回路50および受信側主信号補正回路68が制御回路64とともに継続して動作しているように検出することができる。すなわち待機モードに切り替えても、主信号ラインの入出力機能は動作状態を維持することができ、この入出力機能を除く他の機能について、動作を停止させて電力消費を低減することができる。
(Effects of the first embodiment)
As described above, according to the optical transceiver 20 of the first embodiment, the power supply to the power input terminal divided for each functional block is controlled, and the transmission side main signal correction circuit 50 and the reception side main signal are controlled in the standby mode. By putting some circuit units in the correction circuit 68 into an operation stop state, the power consumed during the standby mode can be reduced. At this time, the limiting amplifier 84 arranged in the foremost stage circuit 54 at the foremost stage on the transmission side and the buffer amplifier 120 arranged in the last stage circuit 70 at the last stage on the receiving side are respectively directly fed from the power supply circuit 52. The power supply to each is maintained in a state where it is connected to the host-side network device 10. Therefore, the host-side network device 10 can detect that the transmission-side main signal correction circuit 50 and the reception-side main signal correction circuit 68 in the optical transceiver 20 continue to operate together with the control circuit 64. That is, even when the standby mode is switched, the input / output function of the main signal line can be maintained in the operating state, and the power consumption can be reduced by stopping the operation of other functions other than the input / output function.

また、待機モードが解除されて通常モードに切り替わると、送信側主信号補正回路50および受信側主信号補正回路68への電源が電源スイッチング回路58および74を介して投入される。このとき、動作が開始するまでの時間は、約10 [msec]と非常に短い時間であるので、主信号への影響がなく、光トランシーバ20の復帰動作完了時間を十分に満足する。   When the standby mode is canceled and the mode is switched to the normal mode, power to the transmission side main signal correction circuit 50 and the reception side main signal correction circuit 68 is turned on via the power switching circuits 58 and 74. At this time, since the time until the operation is started is as short as about 10 [msec], the main signal is not affected, and the return operation completion time of the optical transceiver 20 is sufficiently satisfied.

また、本実施形態における構成例では、光トランシーバ20の消費電力を待機モード時では通常モード時よりも約400[mW]削減することが可能となる。この場合、たとえば、伝送速度が10[Gbps]の光トランシーバであるXFPでは、待機モード時に規定されている1.5[W]の消費電力から約25パーセントもの大幅に電力を削減する効果がある。   In the configuration example in the present embodiment, the power consumption of the optical transceiver 20 can be reduced by about 400 [mW] in the standby mode than in the normal mode. In this case, for example, an XFP, which is an optical transceiver having a transmission rate of 10 [Gbps], has an effect of significantly reducing power by about 25% from the power consumption of 1.5 [W] defined in the standby mode.

〔第2の実施形態〕
(電源スイッチング回路の他の構成例)
次に、本発明の第2の実施形態について、図9および図10を参照して説明する。図9を参照すると、本発明が適用された光トランシーバの他の構成例が示されている。同図を参照すると、各送信側主信号補正回路50および受信側主信号補正回路68への電源供給を1つの電源スイッチング回路900を用いて行う光トランシーバ902が示されている。また、同図において、図1に示した構成と同様の構成には同じ参照符号を付すものとする。また、光トランシーバ902のホスト側ネットワーク装置10と光通信網30との接続は図2に示した接続例と同様の接続でよい。
[Second Embodiment]
(Other configuration examples of power supply switching circuit)
Next, a second embodiment of the present invention will be described with reference to FIG. 9 and FIG. Referring to FIG. 9, another configuration example of an optical transceiver to which the present invention is applied is shown. Referring to the figure, there is shown an optical transceiver 902 that uses one power switching circuit 900 to supply power to each transmission-side main signal correction circuit 50 and reception-side main signal correction circuit 68. In the figure, the same components as those shown in FIG. 1 are denoted by the same reference numerals. The connection between the host-side network device 10 of the optical transceiver 902 and the optical communication network 30 may be the same as the connection example shown in FIG.

図9に示すように本実施形態における電源スイッチング回路900は、通常モード時には、電源供給回路52から接続線Iを介して供給される電源を接続線KおよびPを介して送信側主信号補正回路50および受信側主信号補正回路68に制御回路64の制御に応じて供給する。また、待機モード時には電源スイッチング回路900は、送信側主信号補正回路50および受信側主信号補正回路68への電源供給を遮断して供給停止する。   As shown in FIG. 9, in the normal mode, the power switching circuit 900 according to the present embodiment supplies power supplied from the power supply circuit 52 via the connection line I to the transmission side main signal correction circuit via the connection lines K and P. 50 and the reception-side main signal correction circuit 68 are supplied in accordance with the control of the control circuit 64. In the standby mode, the power supply switching circuit 900 cuts off the power supply to the transmission side main signal correction circuit 50 and the reception side main signal correction circuit 68 and stops the supply.

次に図10を参照すると、電源スイッチング回路900の構成例が示されている。電源スイッチング回路900は、制御回路64(図1)から出力される制御信号を接続線Qを介して入力し、これをバッファ904にて保持し、バッファ904の出力をスイッチングFET906のゲート(G)に入力して動作点を設定する。スイッチングFET906のドレインは電源供給回路52の出力に接続線Iを介して接続され、ソース側Uは複数に分岐されて、一方は接続線Kb、KcおよびKdを介して送信側主信号補正回路50に接続され、他方は接続線Pa、PbおよびPcを介して受信側主信号補正回路68に接続されている。   Next, referring to FIG. 10, a configuration example of the power supply switching circuit 900 is shown. The power supply switching circuit 900 receives a control signal output from the control circuit 64 (FIG. 1) via the connection line Q, holds it in the buffer 904, and outputs the output of the buffer 904 to the gate (G) of the switching FET 906. To set the operating point. The drain of the switching FET 906 is connected to the output of the power supply circuit 52 via the connection line I, the source side U is branched into a plurality, and one of them is the transmission side main signal correction circuit 50 via the connection lines Kb, Kc and Kd. The other is connected to the reception-side main signal correction circuit 68 through connection lines Pa, Pb and Pc.

スイッチングFET906は、通常モードではオン状態となり、待機モードではオフ状態となる。このような構成により、通常モードおよび待機モードに応じて送信側主信号補正回路50および受信側主信号補正回路68への電源供給をともに制御することができる。   The switching FET 906 is turned on in the normal mode and turned off in the standby mode. With such a configuration, it is possible to control both power supply to the transmission side main signal correction circuit 50 and the reception side main signal correction circuit 68 in accordance with the normal mode and the standby mode.

本第2の実施の形態における光トランシーバ902の動作は、1つの電源スイッチング回路900が、送信側主信号補正回路50および受信側主信号補正回路68に対し電源供給制御を行う点を除いて、図1に示した光トランシーバ20の動作と同様の動作でよい。   The operation of the optical transceiver 902 in the second embodiment is that, except that one power switching circuit 900 performs power supply control on the transmission side main signal correction circuit 50 and the reception side main signal correction circuit 68. The operation may be the same as that of the optical transceiver 20 shown in FIG.

その他の構成およびその動作は、前述した第1の実施形態と同一となっている。   Other configurations and operations thereof are the same as those of the first embodiment described above.

(第2の実施形態の効果)
第2の実施形態の光トランシーバ902によれば、第1の実施形態と同様の効果があるとともに回路構成を簡略化することができる。
(Effect of 2nd Embodiment)
According to the optical transceiver 902 of the second embodiment, the same effect as that of the first embodiment can be obtained, and the circuit configuration can be simplified.

ここで、上記第1および第2の実施形態では、図2に示したように1つの光トランシーバ20がホスト側ネットワーク装置10に接続される接続例を説明したが、これに限らず、たとえば図11に示すように、複数の光トランシーバ20をホスト側ネットワーク装置10と光通信網30に接続する通信システム1000とするとよい。この場合、それぞれの光トランシーバ20は、たとえばホスト側ネットワーク装置10の制御を受けて、通常モードと待機モードとを個別に設定されるとよく、この場合、一部の光トランシーバ20を接続した状態にて待機モードに設定しておき、予備の光トランシーバ20とすることができる。いずれかの光トランシーバ20がたとえば故障した際には、その光トランシーバ20を待機モードに制御するとともに、予備の光トランシーバ20を待機モードから通常モードに切り替えて起動し、光通信網30との通信を継続させることができる。   Here, in the first and second embodiments, the example of connection in which one optical transceiver 20 is connected to the host-side network device 10 as shown in FIG. 2 has been described. 11, the communication system 1000 may be configured to connect a plurality of optical transceivers 20 to the host-side network device 10 and the optical communication network 30. In this case, each of the optical transceivers 20 may be set to the normal mode and the standby mode individually under the control of the host-side network device 10, for example. In this case, a state in which some of the optical transceivers 20 are connected The standby mode can be set to standby optical transceiver 20. For example, when any of the optical transceivers 20 breaks down, the optical transceiver 20 is controlled to the standby mode, and the spare optical transceiver 20 is switched from the standby mode to the normal mode and activated to communicate with the optical communication network 30. Can be continued.

また、上述した第1および第2の実施形態では、送信側主信号補正回路50および受信側主信号補正回路68の内部回路に対して選択的な電源供給と、電源遮断とを実行したが、本発明はこれに限定されない。本発明は、送信側主信号補正回路50および受信側主信号補正回路68の内部回路に対して電源供給を完全に遮断すること以外に、たとえば印加電圧や供給電流を可変に制御し、印加電圧や供給電流を制限することで、動作を実質的に停止させることも可能である。本発明は、このような電源供給制御を行って待機モードとすることで、電力消費を低減させることを含むことができる。   In the first and second embodiments described above, the selective power supply and the power shut-off are executed for the internal circuits of the transmission side main signal correction circuit 50 and the reception side main signal correction circuit 68. The present invention is not limited to this. In the present invention, in addition to completely shutting off the power supply to the internal circuits of the transmission side main signal correction circuit 50 and the reception side main signal correction circuit 68, for example, the applied voltage and the supply current are variably controlled to apply the applied voltage. It is also possible to substantially stop the operation by limiting the supply current. The present invention can include reducing power consumption by performing such power supply control and setting the standby mode.

ここで、上述した第1および第2の実施形態における動作にあって、上記各工程で実行される各実行内容をプログラム化し、そのプログラムをコンピュータに機能させるようにしてもよい。なお、この場合、本プログラムは、非一時的な記録媒体、たとえば、DVD(商標)、CD(商標)、フラッシュメモリなどに読み出し可能に記録されてもよい。その場合、本プログラムは、記録媒体からコンピュータによって読み出され、実行される。   Here, in the operations in the first and second embodiments described above, each execution content executed in each of the above steps may be programmed, and the program may be caused to function on a computer. In this case, the program may be recorded in a non-transitory recording medium such as a DVD (trademark), a CD (trademark), or a flash memory so as to be readable. In this case, the program is read from the recording medium by a computer and executed.

上述した各実施形態については、その新規な技術内容をまとめると、以下のようになる。
なお、上記各実施形態の一部または全部は、新規な技術として以下のようにまとめられるが、本発明は必ずしもこれに限定されるものではない。
About each embodiment mentioned above, it is as follows when the new technical content is put together.
In addition, although a part or all of each said embodiment is put together as follows as a novel technique, this invention is not necessarily limited to this.

(付記1)信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路とを備えた光トランシーバにおいて、
前記入力端部に装備された主信号補正回路と前記出力端部に装備された主信号補正回路とは、それぞれ、前記信号発信元側に装備された一方の信号処理回路部と前記光通信網側に装備された他方の信号処理回路部とを有し、
前記一方および他方の信号処理回路部には、予め設定された一方の電源回路と他方の電源回路とをそれぞれ個別に接続し、
前記一方および他方の主信号補正回路のそれぞれの前記他方の信号処理回路部に接続された前記他方の電源回路のオン・オフ動作を外部指令に基づいて制御する主制御部を設けたことを特徴とする光トランシーバ。
(Supplementary note 1) A transmission-side circuit unit for sending a communication main signal input from a signal transmission source to the optical communication network side, and a communication main signal sent from the optical communication network side to the signal transmission source side A main signal correction circuit provided on a receiving side circuit part to be transmitted, an input end part located on the transmitting side of the transmitting side circuit part, and an output end part located on the transmitting side of the receiving side circuit part, respectively In an optical transceiver with
The main signal correction circuit provided at the input end and the main signal correction circuit provided at the output end are respectively one signal processing circuit provided on the signal source side and the optical communication network. And the other signal processing circuit unit mounted on the side,
The one and the other signal processing circuit sections are respectively connected to a preset one power supply circuit and the other power supply circuit,
A main control unit is provided for controlling on / off operation of the other power supply circuit connected to the other signal processing circuit unit of each of the one and other main signal correction circuits based on an external command. And optical transceiver.

(付記2)付記1に記載の光トランシーバにおいて、
前記主制御部に、当該主制御部からの指令に基づいて作動し前記他方の電源回路のオン・オフ動作を設定する電源スイッチング回路部を併設したことを特徴とする光トランシーバ。
(Appendix 2) In the optical transceiver described in Appendix 1,
An optical transceiver characterized in that a power switching circuit unit that operates based on a command from the main control unit and sets an on / off operation of the other power circuit is provided in the main control unit.

(付記3)付記2に記載の光トランシーバにおいて、
前記電源スイッチング回路部を、スイッチングFETと、当該スイッチングFETの動作点を設定するバッファとを備えて構成したことを特徴とする光トランシーバ。
(Appendix 3) In the optical transceiver described in Appendix 2,
An optical transceiver characterized in that the power supply switching circuit section includes a switching FET and a buffer for setting an operating point of the switching FET.

(付記4)付記1または2に記載の光トランシーバにおいて、
前記主制御部は、外部から通常の動作モードが設定された場合に機能して前記他方の電源回路をオン状態に設定する電源オン設定機能と、外部から待機モードが設定された場合に機能して前記他方の電源回路をオフ状態に設定する電源オフ設定機能とを備えていることを特徴とする光トランシーバ。
(Additional remark 4) In the optical transceiver of Additional remark 1 or 2,
The main control unit functions when a normal operation mode is set from the outside and functions when the other power supply circuit is turned on and when a standby mode is set from the outside. And a power-off setting function for setting the other power supply circuit to an off state.

(付記5)付記1に記載の光トランシーバにおいて、
前記入力端部に装備された主信号補正回路と前記出力端部に装備された主信号補正回路とのそれぞれの前記一方の信号処理回路を、前記主信号を増幅する信号増幅回路部をそれぞれ備えて構成したことを特徴とする光トランシーバ。
(Appendix 5) In the optical transceiver described in Appendix 1,
The one signal processing circuit of each of the main signal correction circuit provided at the input end and the main signal correction circuit provided at the output end includes a signal amplification circuit that amplifies the main signal, respectively. An optical transceiver characterized by being configured.

(付記6)信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、
前記各主信号補正回路の前記信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の前記光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、
外部指令として前記主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定し(通常モード判定工程)、
前記動作モード設定指令が通常モードの場合に機能し前記他方の電源回路を通常動作状態に設定し(全体電源供給制御工程)、
前記動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定し(待機モード判定工程)、
前記動作モード設定指令が待機モードの場合に機能し前記他方の電源回路を停止状態に設定制御する(電源回路一部停止制御工程)ようにしたことを特徴とした光トランシーバ用電源供給制御方法。
(Additional remark 6) The transmission side circuit part which transmits the main signal for communication input from the signal transmission origin to the optical communication network side, and the main signal for communication sent from the said optical communication network side to the said signal transmission origin side A main signal correction circuit provided on a receiving side circuit part to be transmitted, an input end part located on the transmitting side of the transmitting side circuit part, and an output end part located on the transmitting side of the receiving side circuit part, respectively And an optical transceiver comprising a main controller that controls the operation of each of these components.
One signal processing circuit unit disposed in advance on the signal source side of each main signal correction circuit, and the other signal processing circuit unit disposed in advance on the optical communication network side of each main signal correction circuit Are separately connected to one power supply circuit and the other power supply circuit set separately in advance,
It functions when a predetermined operation mode setting command is input to the main control unit as an external command, and determines whether or not the external command is in a normal mode (normal mode determination step),
It functions when the operation mode setting command is in the normal mode and sets the other power supply circuit in the normal operation state (overall power supply control step),
It functions when the operation mode setting command is not the normal mode and determines whether or not the external command is in the standby mode (standby mode determination step),
A power supply control method for an optical transceiver, which functions when the operation mode setting command is in a standby mode and controls to set the other power supply circuit to a stopped state (power supply circuit partial stop control step).

(付記7)付記6に記載の光トランシーバ用電源供給制御方法において、
前記動作モード設定指令が待機モードでない場合に機能し当該動作モード設定指令が電源オフモードであるか否かを判定し(電源オフモード判定工程)、
前記動作モード設定指令が電源オフモードの場合に機能し前記一方および他方の電源回路の全体を停止状態に設定制御する(装置電源停止制御工程)構成としたことを特徴とする光トランシーバ用電源供給制御方法。
(Supplementary note 7) In the optical transceiver power supply control method according to supplementary note 6,
It functions when the operation mode setting command is not the standby mode and determines whether or not the operation mode setting command is the power-off mode (power-off mode determination step),
A power supply for an optical transceiver, which functions when the operation mode setting command is in a power-off mode, and is configured to set and control the entire one and the other power supply circuit to a stopped state (device power supply stop control process). Control method.

(付記8)信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、
前記各主信号補正回路の前記信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の前記光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、
外部指令として前記主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定する通常モード判定処理機能、
前記動作モード設定指令が通常モードの場合に機能し前記他方の電源回路を通常動作状態に設定する全体電源供給処理機能、
前記動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定する待機モード判定処理機能、
および前記動作モード設定指令が待機モードの場合に機能し前記他方の電源回路を停止状態に設定制御する電源回路一部停止制御処理機能を設け、
これらを前記主制御部が備えているコンピュータに実現させるようにしたことを特徴とした光トランシーバ用電源供給制御プログラム。
(Supplementary Note 8) A transmission-side circuit unit that transmits a communication main signal input from a signal transmission source to the optical communication network side, and a communication main signal that is transmitted from the optical communication network side to the signal transmission source side A main signal correction circuit provided on a receiving side circuit part to be transmitted, an input end part located on the transmitting side of the transmitting side circuit part, and an output end part located on the transmitting side of the receiving side circuit part, respectively And an optical transceiver comprising a main controller that controls the operation of each of these components.
One signal processing circuit unit disposed in advance on the signal source side of each main signal correction circuit, and the other signal processing circuit unit disposed in advance on the optical communication network side of each main signal correction circuit Are separately connected to one power supply circuit and the other power supply circuit set separately in advance,
A normal mode determination processing function that functions when a predetermined operation mode setting command is input to the main control unit as an external command and determines whether the external command is in a normal mode;
An overall power supply processing function that functions when the operation mode setting command is in a normal mode and sets the other power supply circuit in a normal operation state;
A standby mode determination processing function that functions when the operation mode setting command is not in the normal mode and determines whether the external command is in the standby mode;
And a power supply circuit partial stop control processing function that functions when the operation mode setting command is in a standby mode and controls the other power supply circuit to be in a stop state,
An optical transceiver power supply control program characterized in that the computer is provided in the main control unit.

(付記9)付記8に記載の光トランシーバ用電源供給制御プログラムにおいて、
前記動作モード設定指令が待機モードでない場合に機能し当該動作モード設定指令が電源オフモードか否かを判定する電源オフモード判定処理機能、
および前記動作モード設定指令が電源オフモードの場合に前記一方および他方の電源回路全体を停止状態に設定制御する装置電源停止制御処理機能を備える構成としたことを特徴とする光トランシーバ用電源供給制御プログラム。
(Supplementary note 9) In the optical transceiver power supply control program according to supplementary note 8,
A power-off mode determination processing function that functions when the operation mode setting command is not in the standby mode and determines whether the operation mode setting command is in a power-off mode;
And a power supply control for an optical transceiver, characterized in that the apparatus has a power supply stop control processing function for setting and controlling the one and the other power supply circuits in a stopped state when the operation mode setting command is a power off mode. program.

本発明は、電気信号と光信号とを変換して通信する光トランシーバなどの光通信装置に適用され、Multi Source Agreement (MSA) Groupによる標準規格であるXFPの着脱モジュールの他に、活線挿抜可能なトランシーバ規格であるCFP (100G(C) Form-factor Pluggable)および300PIN MSA (10Gbps)の電気/光インタフェースを使用する光通信装置などに適用可能である。   The present invention is applied to an optical communication device such as an optical transceiver that converts electrical signals and optical signals to communicate, and in addition to an XFP detachable module that is a standard by the Multi Source Agreement (MSA) Group, It is applicable to optical communication devices that use electrical / optical interfaces of CFP (100G (C) Form-factor Pluggable) and 300PIN MSA (10Gbps), which are possible transceiver standards.

20 光トランシーバ
50 送信側主信号補正回路
52 電源供給回路(一方の電源回路)
54 最前段回路(一方の信号処理回路部)
56 後段回路(他方の信号処理回路部)
60 送信側光素子回路
62 光出力制御回路
64 制御回路(主制御部)
66 受信側光素子回路
68 受信側主信号補正回路
58、74、900 電源スイッチング回路(他方の電源回路)
70 最後段回路(一方の信号処理回路部)
72 前段回路(他方の信号処理回路部)
20 Optical transceiver 50 Transmission side main signal correction circuit 52 Power supply circuit (one power circuit)
54 Front-stage circuit (one signal processing circuit)
56 Subsequent circuit (the other signal processing circuit)
60 Transmitting-side optical element circuit 62 Optical output control circuit 64 Control circuit (main control unit)
66 Reception-side optical element circuit 68 Reception-side main signal correction circuit 58, 74, 900 Power supply switching circuit (the other power supply circuit)
70 Last stage circuit (one signal processing circuit part)
72 Pre-stage circuit (the other signal processing circuit)

Claims (9)

信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路とを備えた光トランシーバにおいて、
前記入力端部に装備された主信号補正回路と前記出力端部に装備された主信号補正回路とは、それぞれ、前記信号発信元側に装備された一方の信号処理回路部と前記光通信網側に装備された他方の信号処理回路部とを有し、
前記一方および他方の信号処理回路部には、予め設定された一方の電源回路と他方の電源回路とをそれぞれ個別に接続し、
前記一方および他方の主信号補正回路のそれぞれの前記他方の信号処理回路部に接続された前記他方の電源回路のオン・オフ動作を外部指令に基づいて制御する主制御部を設けたことを特徴とする光トランシーバ。
A transmission side circuit section for transmitting a communication main signal input from a signal transmission source to the optical communication network side, and a reception side for transmitting a communication main signal transmitted from the optical communication network side to the signal transmission source side A circuit unit; and a main signal correction circuit provided at each of an input end located on the transmission side of the transmission side circuit unit and an output end located on the transmission side of the reception side circuit unit. In optical transceiver,
The main signal correction circuit provided at the input end and the main signal correction circuit provided at the output end are respectively one signal processing circuit provided on the signal source side and the optical communication network. And the other signal processing circuit unit mounted on the side,
The one and the other signal processing circuit sections are respectively connected to a preset one power supply circuit and the other power supply circuit,
A main control unit is provided for controlling on / off operation of the other power supply circuit connected to the other signal processing circuit unit of each of the one and other main signal correction circuits based on an external command. And optical transceiver.
請求項1に記載の光トランシーバにおいて、
前記主制御部に、当該主制御部からの指令に基づいて作動し前記他方の電源回路のオン・オフ動作を設定する電源スイッチング回路部を併設したことを特徴とする光トランシーバ。
The optical transceiver of claim 1.
An optical transceiver characterized in that a power switching circuit unit that operates based on a command from the main control unit and sets an on / off operation of the other power circuit is provided in the main control unit.
請求項2に記載の光トランシーバにおいて、
前記電源スイッチング回路部を、スイッチングFETと、当該スイッチングFETの動作点を設定するバッファとを備えて構成したことを特徴とする光トランシーバ。
The optical transceiver according to claim 2.
An optical transceiver characterized in that the power supply switching circuit section includes a switching FET and a buffer for setting an operating point of the switching FET.
請求項1または2に記載の光トランシーバにおいて、
前記主制御部は、外部から通常の動作モードが設定された場合に機能して前記他方の電源回路をオン状態に設定する電源オン設定機能と、外部から待機モードが設定された場合に機能して前記他方の電源回路をオフ状態に設定する電源オフ設定機能とを備えていることを特徴とする光トランシーバ。
The optical transceiver according to claim 1 or 2,
The main control unit functions when a normal operation mode is set from the outside and functions when the other power supply circuit is turned on and when a standby mode is set from the outside. And a power-off setting function for setting the other power supply circuit to an off state.
請求項1に記載の光トランシーバにおいて、
前記入力端部に装備された主信号補正回路と前記出力端部に装備された主信号補正回路とのそれぞれの前記一方の信号処理回路を、前記主信号を増幅する信号増幅回路部をそれぞれ備えて構成したことを特徴とする光トランシーバ。
The optical transceiver of claim 1.
The one signal processing circuit of each of the main signal correction circuit provided at the input end and the main signal correction circuit provided at the output end includes a signal amplification circuit that amplifies the main signal, respectively. An optical transceiver characterized by being configured.
信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、
前記各主信号補正回路の前記信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の前記光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、
外部指令として前記主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定し、
前記動作モード設定指令が通常モードの場合に機能し前記他方の電源回路を通常動作状態に設定し、
前記動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定し、
前記動作モード設定指令が待機モードの場合に機能し前記他方の電源回路を停止状態に設定制御するようにしたことを特徴とした光トランシーバ用電源供給制御方法。
A transmission side circuit section for transmitting a communication main signal input from a signal transmission source to the optical communication network side, and a reception side for transmitting a communication main signal transmitted from the optical communication network side to the signal transmission source side A main signal correction circuit equipped on each of a circuit part, an input end part located on the transmission side of the transmission side circuit part and an output end part located on the transmission side of the reception side circuit part, and An optical transceiver comprising a main control unit for controlling the operation of a component,
One signal processing circuit unit disposed in advance on the signal source side of each main signal correction circuit, and the other signal processing circuit unit disposed in advance on the optical communication network side of each main signal correction circuit Are separately connected to one power supply circuit and the other power supply circuit set separately in advance,
It functions when a predetermined operation mode setting command is input to the main control unit as an external command, and determines whether the external command is in a normal mode,
It functions when the operation mode setting command is in the normal mode and sets the other power supply circuit to the normal operation state,
It functions when the operation mode setting command is not the normal mode and determines whether the external command is a standby mode,
A power supply control method for an optical transceiver, which functions when the operation mode setting command is a standby mode and controls the other power supply circuit to be stopped.
請求項6に記載の光トランシーバ用電源供給制御方法において、
前記動作モード設定指令が待機モードでない場合に機能し当該動作モード設定指令が電源オフモードであるか否かを判定し、
前記動作モード設定指令が電源オフモードの場合に機能し前記一方および他方の電源回路の全体を停止状態に設定制御する構成としたことを特徴とする光トランシーバ用電源供給制御方法。
The power supply control method for an optical transceiver according to claim 6,
It functions when the operation mode setting command is not the standby mode and determines whether the operation mode setting command is the power-off mode,
A power supply control method for an optical transceiver, which functions when the operation mode setting command is in a power-off mode and is configured to set and control the whole of the one and the other power supply circuits in a stopped state.
信号発信元から入力される通信用の主信号を光通信網側へ送出する送信側回路部と、前記光通信網側から送り込まれる通信用の主信号を前記信号発信元側へ送出する受信側回路部と、前記送信側回路部の前記発信元側に位置する入力端部および前記受信側回路部の前記発信元側に位置する出力端部にそれぞれ装備された主信号補正回路と、これら各構成要素の動作を制御する主制御部とを備えて成る光トランシーバにあって、
前記各主信号補正回路の前記信号発信元側に予め配設された一方の信号処理回路部、および各主信号補正回路の前記光通信網側に予め配設された他方の信号処理回路部には、予め別に設定された一方の電源回路と他方の電源回路とがそれぞれ個別に接続されており、
外部指令として前記主制御部に所定の動作モード設定指令が入力された場合に機能し当該外部指令が通常モードか否かを判定する通常モード判定処理機能、
前記動作モード設定指令が通常モードの場合に機能し前記他方の電源回路を通常動作状態に設定する全体電源供給処理機能、
前記動作モード設定指令が通常モードでない場合に機能し当該外部指令が待機モードか否かを判定する待機モード判定処理機能、
および前記動作モード設定指令が待機モードの場合に機能し前記他方の電源回路を停止状態に設定制御する電源回路一部停止制御処理機能を設け、
これらを前記主制御部が備えているコンピュータに実現させるようにしたことを特徴とした光トランシーバ用電源供給制御プログラム。
A transmission side circuit section for transmitting a communication main signal input from a signal transmission source to the optical communication network side, and a reception side for transmitting a communication main signal transmitted from the optical communication network side to the signal transmission source side A main signal correction circuit equipped on each of a circuit part, an input end part located on the transmission side of the transmission side circuit part and an output end part located on the transmission side of the reception side circuit part, and An optical transceiver comprising a main control unit for controlling the operation of a component,
One signal processing circuit unit disposed in advance on the signal source side of each main signal correction circuit, and the other signal processing circuit unit disposed in advance on the optical communication network side of each main signal correction circuit Are separately connected to one power supply circuit and the other power supply circuit set separately in advance,
A normal mode determination processing function that functions when a predetermined operation mode setting command is input to the main control unit as an external command and determines whether the external command is in a normal mode;
An overall power supply processing function that functions when the operation mode setting command is in a normal mode and sets the other power supply circuit in a normal operation state;
A standby mode determination processing function that functions when the operation mode setting command is not in the normal mode and determines whether the external command is in the standby mode;
And a power supply circuit partial stop control processing function that functions when the operation mode setting command is in a standby mode and controls the other power supply circuit to be in a stop state,
An optical transceiver power supply control program characterized in that the computer is provided in the main control unit.
請求項8に記載の光トランシーバ用電源供給制御プログラムにおいて、
前記動作モード設定指令が待機モードでない場合に機能し当該動作モード設定指令が電源オフモードか否かを判定する電源オフモード判定処理機能、
および前記動作モード設定指令が電源オフモードの場合に前記一方および他方の電源回路全体を停止状態に設定制御する装置電源停止制御処理機能を備える構成としたことを特徴とする光トランシーバ用電源供給制御プログラム。
The power supply control program for an optical transceiver according to claim 8,
A power-off mode determination processing function that functions when the operation mode setting command is not in the standby mode and determines whether the operation mode setting command is in a power-off mode;
And a power supply control for an optical transceiver, characterized in that the apparatus has a power supply stop control processing function for setting and controlling the one and the other power supply circuits in a stopped state when the operation mode setting command is a power off mode. program.
JP2011022126A 2011-02-03 2011-02-03 Optical transceiver, power supply control method and control program therefor Withdrawn JP2012165081A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011022126A JP2012165081A (en) 2011-02-03 2011-02-03 Optical transceiver, power supply control method and control program therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011022126A JP2012165081A (en) 2011-02-03 2011-02-03 Optical transceiver, power supply control method and control program therefor

Publications (1)

Publication Number Publication Date
JP2012165081A true JP2012165081A (en) 2012-08-30

Family

ID=46844075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011022126A Withdrawn JP2012165081A (en) 2011-02-03 2011-02-03 Optical transceiver, power supply control method and control program therefor

Country Status (1)

Country Link
JP (1) JP2012165081A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104158595A (en) * 2014-07-21 2014-11-19 武汉中元华电科技股份有限公司 Power supply circuit and processing method for reducing optical fiber module power consumption in power equipment
CN115678018A (en) * 2022-11-04 2023-02-03 海洋化工研究院有限公司 Polyurethane-organic silicon resin prepolymer and preparation method and application thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104158595A (en) * 2014-07-21 2014-11-19 武汉中元华电科技股份有限公司 Power supply circuit and processing method for reducing optical fiber module power consumption in power equipment
CN104158595B (en) * 2014-07-21 2017-02-15 武汉中元华电科技股份有限公司 Processing method of power supply circuit for reducing optical fiber module power consumption in power equipment
CN115678018A (en) * 2022-11-04 2023-02-03 海洋化工研究院有限公司 Polyurethane-organic silicon resin prepolymer and preparation method and application thereof

Similar Documents

Publication Publication Date Title
KR101904520B1 (en) Electro-optical communications link
US7184667B2 (en) Wake-on LAN device
US20170068628A1 (en) Reducing ethernet latency in a multi-server chassis
US12066972B2 (en) Communication device and active cable
CN104301042A (en) SFP dual emission optical module and optical communication system
CN104009867A (en) Optical fiber Ethernet intelligent branching unit switching method based on FPGA
US20200386960A1 (en) Integrated passive optical tap and optical signal termination
US9843383B2 (en) Multifunctional laser diode driving circuit, a module comprising the same, and a method using the same
CN107294594B (en) Passive optical network device, switching method and system
US20140016944A1 (en) Method, device, and system for saving energy in optical communication
KR20120128847A (en) Optical transceiver module for controlling power in lane
US20130339559A1 (en) Method to control optical transceiver implemented with a plurality of inner serial buses
CN102769550A (en) Test access point device and method for adjusting operating modes of test access point device
JP2012165081A (en) Optical transceiver, power supply control method and control program therefor
CN108449219B (en) Method and system for automatically optimizing configuration of optical module
CN103580747B (en) A high-speed electronic switch type optical cable protector
CN105119652A (en) Optical cable main/standby routing controller
CN114915346A (en) Communication device, terminal device, and active optical cable
CN107241141A (en) A kind of driving chip, optical module, the switching method of optical module and PON equipment
CN102820930A (en) Light module transmit enable control method, control device and light module
CN116248136B (en) Transmitter circuit and bus transceiver with same
CN102104811B (en) Method, equipment and system for reducing energy consumption of optical transceiver in optical network equipment
CN207135101U (en) A kind of passive optical network equipment and system
CN104363046A (en) Intelligent bypass device and work method thereof
US9166693B2 (en) Optical transceiver having reset sequence

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513