JP2012164768A - 固体撮像装置 - Google Patents

Abstract

【課題】画質の劣化を抑制する固体撮像装置を提供する。
【解決手段】上部素子分離層５０Ａと、裏面と上部素子分離層５０Ａとの間に設けられる下部素子分離不純物層５１Ａと、不純物層２１を含むフォトダイオード１３１と、フローティングディフュージョン３９と、フォトダイオード１３１とフローティングディフュージョン３９との間に配置されるトランジスタ１３２と、を具備し、半導体基板１０の表面に対して水平方向において、不純物層２１を挟んでトランジスタ１３２に対向する下部素子分離不純物層５１Ａの側面は、上部素子分離層５０Ａの側面よりもトランジスタ１３２側に突出している。
【選択図】図５

Description

本発明の実施形態は、固体撮像装置に関する。

ＣＣＤイメージセンサやＣＯＭＳイメージセンサなどの固体撮像装置は、デジタルスチルカメラ、ビデオカメラ、或いは、監視カメラ等、多様な用途で使われている。近年では、単一の画素アレイで複数の色情報を取得する単板式イメージセンサが、主流となっている。

イメージセンサは、例えば、Ｐ型半導体基板（或いは半導体領域）内に形成されたＮ型不純物層を用いて、フォトダイオードが形成されている。フォトダイオードのＮ型不純物層は、その不純物濃度が比較的均一な面内分布を有するように形成される。そして、フォトダイオードが所定の電荷量を蓄積できるように、Ｎ型不純物層の全体の不純物濃度を濃く（高く）している。

フォトダイオードのＮ型不純物層の周囲には、画素間の素子分離を行うために、Ｐ型不純物層が半導体基板内に形成されている。このＰ型不純物層に起因して、Ｎ型不純物層のポテンシャル分布は、Ｎ型不純物層の周辺から中心に向かってなだらかに深くなっている。このため、Ｎ型不純物層の周辺部分が蓄積可能な電荷量は、Ｎ型不純物拡散層の中心部分が蓄積可能な電荷量より低い。

特開２０１０−２７７５０号公報

画質の劣化を抑制する技術を提案する。

本実施形態の固体撮像装置は、第１の面及び前記第１の面に対向する第２の面を有する半導体基板内の素子分離領域に囲まれた第１の素子形成領域と、前記素子分離領域内において前記第１の面側に設けられた上部素子分離層と、前記第２の面と前記上部素子分離層との間に設けられた下部素子分離層と、前記素子形成領域内に設けられた第１の不純物層を含む第１のフォトダイオードと、前記素子形成領域内に設けられたフローティングディフュージョンと、前記第１のフォトダイオードと前記フローティングディフュージョンとの間に配置され、前記第１の面上に設けられた第１のゲート電極を有するトランジスタと、を具備し、前記半導体基板の表面に対して水平方向において、前記第１の不純物層を挟んで前記トランジスタに対向する前記下部素子分離不純物層の側面は、その上方に位置する前記上部素子分離層の側面よりも前記トランジスタ側に突出している。

固体撮像装置のチップのレイアウトの一例を示す平面図。 画素アレイ及び画素アレイ近傍の回路構成を示す等価回路図。 固体撮像装置の構造の一例を示す断面図。 第１の実施形態の固体撮像装置の構造の一例を示す平面図。 第１の実施形態の固体撮像装置の構造の一例を示す断面図。 実施形態におけるフォトダイオードのポテンシャル及び等電位線を示す図。 第１の実施形態の固体撮像装置の製造工程の一工程を説明するための図。 第１の実施形態の固体撮像装置の製造方法の一工程を説明するための図。 第２の実施形態の固体撮像装置の単位セルを説明するための等価回路図。 第２の実施形態の固体撮像装置の構造の一例を示す断面図。 第３の実施形態の固体撮像装置の構造の一例を示す断面図。 第４の実施形態の固体撮像装置の構造の一例を示す断面図。 実施形態の固体撮像装置の変形例を説明するための図。 実施形態の固体撮像装置の変形例を説明するための図。

［実施形態］
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。

（１） 第１の実施形態
図１乃至図８を用いて、第１の実施形態に係る固体撮像装置について説明する。

（ａ） 構造
図１乃至図６を用いて、第１の実施形態に係る固体撮像装置の構造について、説明する。

図１は、固体撮像装置（以下、イメージセンサとよぶ）のチップのレイアウト例を示す模式図である。図２は、画素アレイ及びその近傍の回路構成を示す図である。
図１に示されるように、本実施形態のイメージセンサにおいて、画素アレイ２及びそれを制御するための回路（アナログ回路又はロジック回路）８が、１つの半導体基板（チップ）１０内に設けられている。

画素アレイ２は、複数の単位セル２０を含む。各単位セル２０は、外部からの入射光を電気信号へ変換するための光電変換部（以下では、画素ともよぶ）を含む。１つの単位セル２０は、少なくとも１つの画素を含む。例えば、本実施形態におけるイメージセンサは、単板式の画素アレイ２を含む。単板式の画素アレイ２は、単一の画素アレイ２で複数の色情報を取得する。１つの画素にそれぞれ対応するように、赤、青及び緑のうち少なくとも１色のカラーフィルタが取り付けられている。

互いに隣接する単位セル２０及びそれに含まれる画素は、素子分離領域（素子分離部）５によって、分離されている。各単位セル２０及び画素の形成領域は、素子分離領域５に取り囲まれている。

図２は、画素アレイ２及びその近傍の回路の回路構成例を示す図である。

複数の単位セル２０は、画素アレイ２内に、マトリクス状に配置されている。各単位セル２０は、読み出し信号線ＴＲＦと垂直信号線ＶＳＬとの交差位置に、設けられている。

単位セル２０は、例えば、光電変換部１３１及び信号走査回路部を含む。
単位セル２０の光電変換部（画素）１３１は、フォトダイオード１３１によって形成される。単位セルの信号走査回路部は、例えば、４つの電界効果トランジスタ１３２，１３３，１３４，１３５によって形成される。各電界効果トランジスタ１３２，１３３，１３４，１３５は、例えば、ｎチャネル型ＭＯＳトランジスタである。以下では、単位セル２０に含まれる４つの電界効果トランジスタのことを、トランスファゲート（リードトランジスタ）１３２、アンプトランジスタ１３３、アドレストランジスタ１３４及びリセットトランジスタ１３５とそれぞれよぶ。

フォトダイオード１３１において、カラーフィルタを通過してフォトダイオード１３１に入射した光の光量に応じて、フォトダイオード内部に電荷が発生し、フォトダイオードの端子間に電位差が生じる。フォトダイオード１３１は発生した電荷を蓄積できる。
フォトダイオード１３１のアノードは接地されている。フォトダイオード１３１のカソードは、トランスファゲート１３２の電流経路を介して、信号検出部としてのフローティングディフュージョン（浮遊拡散層）ＦＤに、接続されている。

トランスファゲート（リードトランジスタ）１３２は、フォトダイオード１３１の信号電荷の蓄積及び放出を制御する。トランスファゲート１３２のゲートは読み出し信号線ＴＲＦに接続されている。トランスファゲート１３２のソースはフォトダイオード１３１のカソードに接続され、トランスファゲート１３２のドレインはフローティングディフュージョンＦＤに接続されている。

アンプトランジスタ１３３は、フローティングディフュージョンＦＤからの信号を増幅する。アンプトランジスタ１３３のゲートは、フローティングディフュージョンＦＤに接続されている。アンプトランジスタ１３３のドレインは垂直信号線ＶＳＬに接続され、アンプトランジスタ１３３のソースはアドレストランジスタ１３４のドレインに接続されている。アンプトランジスタ１３３によって増幅された信号は、垂直信号線ＶＳＬに出力される。アンプトランジスタ１３３は、単位セル２０内において、ソースフォロワとして機能する。

リセットトランジスタ１３５は、アンプトランジスタ１３３のゲート電位（フローティングディフュージョンＦＤの電位）をリセットする。リセットトランジスタ１３５のゲートはリセット信号線ＲＳＴに接続されている。リセットトランジスタ１３５のドレインはフローティングディフュージョンＦＤに接続され、リセットトランジスタ１３５のソースは電源端子１２４に接続されている。電源端子１２４は、ドレイン電源に接続されている。

アドレストランジスタ１３４のゲートは、アドレス信号線ＡＤＲに接続されている。アドレストランジスタ１３４のドレインはアンプトランジスタ１３３のソースに接続され、アドレストランジスタ１３４のソースは電源端子１２４に接続されている。

本実施形態において、１つの単位セル２０が、１つのフォトダイオード１３１から形成される回路構成のことを、１画素１セル構造とよぶ。

垂直シフトレジスタ８９は、読み出し信号線ＴＲＦ、アドレス信号線ＡＤＲ及びリセット信号線ＲＳＴに接続されている。垂直シフトレジスタ８９は、読み出し信号線ＴＲＦ、アドレス信号線ＡＤＲ及びリセット信号線ＲＳＴの電位を制御することによって、画素アレイ２内の複数の単位セル２０をロウ単位で制御及び選択する。垂直シフトレジスタ８９は、各トランジスタ１３２，１３４，１３５のオン及びオフを制御するための制御信号（電圧パルス）を、各信号線ＴＲＦ，ＡＤＲ，ＲＳＴに出力する。

ＡＤ変換回路８０は、垂直信号線ＶＳＬに接続されている。ＡＤ変換回路８０は、複数のＣＤＳ（Corrected Double Sampling：相関二重サンプリング）ユニット８５を含む。１つのＣＤＳユニット８５が、１本の垂直信号線ＶＳＬに接続されている。ＡＤ変換回路８０は、垂直信号線ＶＳＬに出力された画素からの信号をデジタル値に変換する。ＡＤ変換回路８０は、ＣＤＳユニット８５によるＣＤＳ処理によって、各単位セル（画素）が含むノイズを除去する。

負荷トランジスタ１２１は、垂直信号線ＶＳＬに対する電流源として用いられる。負荷トランジスタ１２１のゲートは選択信号線ＳＦに接続されている。負荷トランジスタ１２１のドレインは、垂直信号線ＶＳＬを介して、アンプトランジスタ１３３のドレインに接続される。負荷トランジスタ１２１のソースは、制御信号線ＤＣに接続されている。

画素アレイ２の単位セル２０からの信号（電荷）の読み出し動作は、次のようになっている。

画素アレイ２の所定のロウが、垂直シフトレジスタ８９によって選択される。
選択されたロウに属するアドレストランジスタ１３４が、垂直シフトレジスタ８９からのロウ選択パルスによって、オン状態になる。また、垂直シフトレジスタ８９からのリセットパルスによって、リセットトランジスタ１３５が、オン状態になる。垂直信号線ＶＳＬの電位は、ソースフォロワを形成しているアンプトランジスタ１３３によって、フローティングディフュージョンＦＤの電位に近い電圧（リセット電圧）に、リセットされる。リセット電圧が垂直信号線ＶＳＬに出力された後、リセットトランジスタ１３５は、オフ状態になる。リセット電圧は、ＡＤ変換回路８０に入力される。

続いて、トランスファゲート１３２が、垂直シフトレジスタ８９からの読み出しパルスによって、オン状態になり、フォトダイオード１３１に蓄積された電荷（信号電荷）が、フローティングディフュージョンＦＤに読み出される。フローティングディフュージョンＦＤの電位は、読み出された信号電荷数に応じて変調される。変調された電位（信号電圧）が、ソースフォロワを形成しているアンプトランジスタ１３３により垂直信号線ＶＳＬに読み出される。信号電圧は、ＡＤ変換回路８０に入力される。

リセット電圧及び信号電圧は、ＡＤ変換回路８０によって、アナログ値からデジタル値へ順次変換される。これらの電圧値のＡＤ変換とともに、リセット電圧及び信号電圧に対するＣＤＳ処理が、ＣＤＳユニット８５によって実行される。リセット電圧と信号電圧との差分値が画素データＤｓｉｇとして、後段の回路（例えば、画像処理回路）へ出力される。

これによって、所定のロウに属する複数の単位セル（画素）からの信号の読み出し動作が、完了する。

このような、画素アレイ２に対するロウ単位の読み出し動作が順次繰り返されて、所定の画像が形成される。

尚、各画素２は、アドレストランジスタ１３４を含まなくともよい。この場合、単位セル２０は、３つのトランジスタ１３２，１３３，１３５を含み、リセットトランジスタ１３５のドレインが、アンプトランジスタ１３３のソースに接続された構成となる。また、この場合、アドレス信号線ＡＤＲも設けられない。

図３は、本実施形態における画素アレイ２の断面構造を示している。尚、図３において、図示の簡単化のため、単位セル２０の構成要素として、フォトダイオード１３１及びトランスファゲート１３２のみが図示されている。

半導体基板１０の画素アレイ内に、複数の単位セル２０が設けられている。

フォトダイオード１３１は、例えば、Ｐ型の半導体基板１０内に設けられている。フォトダイオード１３１は、例えば、Ｐ型の半導体基板１０内に設けられた不純物層２１を含んでいる。不純物層２１は、たとえば、Ｎ型の導電型を有する。尚、半導体基板は、シリコン単結晶基板でもよいし、ＳＯＩ（Silicon On Insulator）基板でもよい。

また、表面シールド層５９は、Ｎ型不純物層２１内に設けられている。表面シールド層５９は、例えば、Ｐ型不純物層である。表面シールド層５９は、トランスファゲート１３２のチャネル領域から離間するように、Ｎ型不純物層２１の表層部に形成されている。表面シールド層５９の上面は、層間絶縁膜７５に接触する。

フローティングディフュージョンＦＤは、半導体基板１０内に設けられたＮ型の不純物層３９によって、形成されている。

トランスファゲート１３２は、フォトダイオード１３１とフローティングディフュージョンＦＤとの間に設けられている。トランスファゲート１３２のゲート電極４１は、ゲート絶縁膜（例えば、酸化膜）を介して、半導体基板１０上に形成されている。
フォトダイオード１３１の蓄積電荷を読み出す際に、オン状態のトランスファゲート１３２のゲート電極４１下方の半導体基板１０内（即ち、チャネル領域内）に、チャネルが形成される。このチャネルを経由して、Ｎ型不純物層２１内の蓄積電荷が、フローティングディフュージョンＦＤに放出される。

層間絶縁膜７５は、半導体基板１０上に形成されたトランジスタ１３２のゲート電極４１を、覆っている。層間絶縁膜７５内には、配線や遮光層としての複数のメタル層７０が、設けられている。メタル層７０は、多層配線技術によって、層間絶縁膜７５内に形成されている。異なる配線レベルのメタル層７０は、層間絶縁膜７５内に埋め込まれたプラグ（図示せず）によって、接続されている。例えば、メタル層７０は、アルミニウム（Ａｌ）或いは銅（Ｃｕ）を用いて、形成される。

以下では、トランジスタのゲート電極４１及び層間絶縁膜７５が設けられた面を半導体基板１０の表面とよび、それに対向する面を半導体基板１０の裏面とよぶ。

隣接する単位セル２０は、半導体基板１０内の素子分離領域（素子分離部）５によって、電気的に分離されている。本実施形態において、素子分離領域５内に、例えば、素子分離のための不純物層（以下、素子分離不純物層とよぶ）が形成されている。
素子分離領域５内には、上部素子分離不純物層（上部素子分離層）５０Ａ，５０Ｂと下部素子分離不純物層５１Ａ，５１Ｂとが設けられている。上部素子分離不純物層５０Ａ，５０Ｂは、半導体基板１０の表面側に設けられている。下部素子分離不純物層５１Ａ，５１Ｂは、半導体基板１０の裏面側に設けられ、基板表面に対して垂直方向において上部素子分離不純物層５０Ａ，５０Ｂの下方に位置している。下部素子分離不純物層５１Ａ，５１Ｂは、上部素子分離不純物層５０Ａ，５０Ｂと半導体基板１０の裏面との間に位置している。
上部及び下部素子分離不純物層５０Ａ，５０Ｂ，５１Ａ，５１Ｂは、Ｐ型の不純物層である。

図３に示されるように、本実施形態において、カラーフィルタＣＦは、半導体基板１０上の層間絶縁膜７５を介して、画素アレイ２上方に設けられている。カラーフィルタＣＦと層間絶縁膜７５との間には、保護膜（図示せず）や接着層（図示せず）が設けられている。カラーフィルタＣＦは、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のうち、いずれか１つの色（対応する波長帯域の光）だけを透過するフィルタが、複数個配列されたパターンを有する。１つの画素に対して１色のフィルタが対応するように、複数のフィルタが配列されている。これによって、単板式のイメージセンサが形成される。
尚、カラーフィルタＣＦは、赤、緑、青に加え、可視光の全波長域を透過させる白（Ｗ）のフィルタを有してもよい。カラーフィルタＣＦは、例えば、ベイヤー配列や、ＷＲＧＢ配列などの配列パターンを有する。

マイクロレンズアレイＭＬは、カラーフィルタＣＦを介して、画素アレイ２上方に設けられている。マイクロレンズアレイＭＬは、１つの画素（フォトダイオード）に対応する１つのマイクロレンズが、２次元に配列されることによって、形成されている。マイクロレンズアレイＭＬは、入射光を集光する。入射光は、マイクロレンズＭＬ、カラーフィルタＣＦ及び層間絶縁膜７５を経由して、単位セル（画素、フォトダイオード）２０に照射される。

本実施形態のように、半導体基板１０表面上の層間絶縁膜７５上に、マイクロレンズＭＬ及びカラーフィルタＣＦが設けられ、半導体基板１０の表面側から入射した光が光電変換されるイメージセンサのことを、表面照射型イメージセンサとよぶ。

尚、アナログ回路及びロジック回路が設けられた領域の上方において、層間絶縁膜７５上に、パッド（図示せず）が設けられてもよい。パッドは、層間絶縁膜７５内に設けられたプラグによって、配線７０及び素子（トランジスタ）に接続される。また、半導体基板１０の裏面に、パッドが設けられてもよい。半導体基板１０の裏面に設けられたパッドは、半導体基板１０を貫通する電極（貫通電極ともよばれる）によって、配線７０及び素子に接続される。パッドによって、イメージセンサを含むチップが、他のチップ（例えば、ドライバチップ）又は電源に、電気的に接続される。

図４乃至図６を用いて、本実施形態のイメージセンサが含んでいる単位セル（画素）の構造について、より具体的に説明する。図４は、本実施形態のイメージセンサの画素アレイ及び画素の平面構造の一例を模式的に示す図である。図５は、本実施形態のイメージセンサの画素の断面構造の一例を示す模式的に示す図である。図５は、図４のＶ−Ｖ線に沿う断面構造を示している。図６は、本実施形態のイメージセンサにおけるフォトダイオード１３１のポテンシャル分布及び等電位線の分布の一例を説明するための模式図である。

図４乃至図６において、単位セル２０の構成要素として、図示の明確化のために、フォトダイオード１３１、トランスファゲート（リードトランジスタ）１３２及びフローティングディフュージョン３９（ＦＤ）のみを図示している。また、図４乃至図６において、層間絶縁膜の図示を省略する。尚、単位セルに含まれる他のトランジスタ１３３，１３４，１３５は、互いに隣接する画素間に確保された領域内、又は、画素に隣接しない他の領域内に、設けられる。

図４乃至図６に示される例において、単位セルが１画素１セル構造を有するように、複数の単位セル２０が、半導体基板１０上（画素アレイ２内）にレイアウトされている。

図４及び図５に示されるように、フォトダイオード１３１、トランスファゲート１３２及びフローティングディフュージョンＦＤは、素子分離領域５によって区画された素子形成領域（アクティブ領域）内に設けられている。

図４及び５に示されるように、複数のフォトダイオード１３１は、半導体基板１０内にマトリクス状に配置されている。

１つのフォトダイオード１３１は、電荷蓄積部としての不純物層２１を含んでいる。尚、図５において、図示の簡単化のために、フォトダイオード１３１の構成要素として１つのＮ型不純物層２１のみが図示されているが、フォトダイオード１３１の特性（例えば、感度）を向上させるために、基板の深さ方向において不純物濃度の異なる複数のＮ型及びＰ型不純物層が、フォトダイオード１３１の形成領域（フォトダイオード形成領域とよぶ）内に設けられてもよい。

フローティングディフュージョンＦＤは、トランスファゲート１３２を挟んでフォトダイオード１３１に対向するように、半導体基板１０内に設けられている。フォトダイオード１３１とフローティングディフュージョンＦＤとは、トランスファゲート１３２のチャネル長方向に配列している。

フローティングディフュージョンＦＤは、半導体基板１０内に形成されたＮ型の不純物層である。フローティングディシュージョンＦＤとしてのＮ型不純物層３９の不純物濃度は、フォトダイオード１２のＮ型不純物層２１の不純物濃度より高い。

トランスファゲート１３２は、フォトダイオード１３１とフローティングディフュージョンＦＤ（３９）とに隣接するように、半導体基板１０上に配置されている。
トランスファゲート１３２のゲート電極４１は、ゲート絶縁膜４２を介して、半導体基板１０上に設けられている。フォトダイオード１３１の構成要素としてのＮ型不純物層２１及びフローティングディフュージョンＦＤとしてのＮ型不純物層３９が、トランスファゲート１３２のソース及びドレインとしてそれぞれ機能する。そして、半導体基板１０内において、Ｎ型不純物層２１とフローティングディフュージョンＦＤ（Ｎ型不純物層３９）との間の半導体領域が、トランスファゲート１３２のチャネル領域となる。

トランスファゲート１３２のゲート電極４１は、基板表面に対して水平方向においてフォトダイオードの配列方向（ｘ方向又はｙ方向）に対して傾いている。つまり、トランスファゲート１３２のチャネル長方向及びチャネル幅方向は、ｘ方向及びｙ方向に対して、所定の傾斜角を有している。この場合、図４に示されるように、フォトダイオード（Ｎ型不純物層２１）の平面形状は、四角形の１つの角が欠けた平面形状となる。

このように、トランスファゲートのゲート電極４１をフォトダイオードに対して傾けて配置することで、所定の面積における単位セル（画素）の集積度を向上できる。また、トランスファゲート（トランジスタ）のチャネル長方向（又はチャネル幅方向）と基板の結晶方位とを最適化することによって、トランスファゲートの動作特性を向上できる。この結果として、フォトダイオードからの電荷の読み出し特性を、向上できる。

尚、フォトダイオード１３１とフローティングディフュージョンＦＤ（３９）との間にトランスファゲート１３２が配置されていれば、トランスファゲート１３２のチャネル長方向が、ｘ方向（又はｙ方向）に一致してもよい。

表面シールド層５９は、Ｎ型不純物層２１内に設けられている。表面シールド層５９は、例えば、Ｐ型不純物層である。表面シールド層５９は、トランスファゲート１３２のチャネル領域から離間するように、Ｎ型不純物層２１の表層部に形成されている。表面シールド層５９の上面は、層間絶縁膜７５に接触する。

上述のように、本実施形態において、素子分離領域５は、上部素子分離不純物層５０と下部素子分離不純物層５１とを含んでいる。下部素子分離不純物層５１は、基板表面に対して垂直方向において、上部素子分離不純物層５１の下方（裏面側）に設けられている。上部及び下部素子分離不純物層５０，５１は、例えば、Ｐ型不純物層である。

図４に示されるように、下部素子分離不純物層５１の形成位置（形成位置の中心）は、上部素子分離不純物層５０の形成位置（形成位置の中心）よりもトランスファゲート側にずれている。換言すると、下部素子分離不純物層５１Ａの形成位置は、上部素子分離不純物層５０Ａの形成位置に対して、トランスファゲート１３２のチャネル長方向にずれている。例えば、図４に示されるように、ｘ−ｙ平面において、下部素子分離不純物層５１の形成位置は、全体として、上部素子分離不純物層５０の形成位置に対して斜め方向（トランスファゲートのチャネル長方向）にずれている。

ここで、素子分離不純物層５０，５１の形成位置は、素子分離不純物層５０，５１の幅方向の中心を基準とする。

図５に示されるように、トランスファゲート１３２のチャネル長方向において、フォトダイオード１３１のＮ型不純物層２１は、素子分離不純物層５０Ａ，５１Ａとトランスファゲート１３２の形成領域との間の領域に設けられている。本実施形態において、フォトダイオード１３１の形成領域のことを、画素形成領域とよぶ場合もある。

以下では、Ｎ型不純物層２１において、上部素子分離不純物層５０Ａに隣接するＮ型不純物層２１の部分２５Ａのことを、上部Ｎ型不純物層２５Ａとよび、下部素子分離不純物層５１Ａに隣接するＮ型不純物層２１の部分２５Ｂのことを、下部Ｎ型不純物層２５Ａとよぶ。

図４及び図５に示されるように、トランスファゲート１３２のチャネル長方向において、Ｎ型不純物層２１を挟んでトランスファゲート１３２に対向する下部素子分離不純物層５１Ａの側面は、上部素子分離不純物層５０Ａの側面よりも、トランスファゲート１３２（フローティングディフュージョンＦＤ）に向かう側に突出している。

トランスファゲート１３２と素子分離領域５との間のＮ型不純物層２１において、基板表面に対して水平方向（チャネル長方向）における下部Ｎ型不純物層２５Ｂの寸法Ｄｂは、基板表面に対して水平方向における上部Ｎ型不純物層２５Ａの寸法Ｄａより小さくなっている。
下部Ｎ型不純物層２５Ｂの不純物濃度は、上部Ｎ型不純物層２５Ａの不純物濃度と実質的に同じである。

上部Ｎ型不純物層２５Ａの下端（底部）の一部は、下部素子分離不純物層５１Ｂの上端（上部）に接触する。下部素子分離不純物層５１Ａの上端（上部）の一部は、上部素子分離不純物層５０Ａの下端（底部）の一部に接触している。素子分離不純物層５０Ａ，５１Ａに接触する側のＮ型不純物層２１の側面において、下部素子分離不純物層５１Ａの突出によって、Ｎ型不純物層２１の側面は段差を有し、Ｎ型不純物層２１は階段状（Ｌ字状）の構造になっている。

基板表面に対して水平方向において、例えば、下部素子分離不純物層５１Ａの幅Ｗ１は、上部素子分離不純物層５０Ａの幅Ｗ０と実質的に同じ大きさである。下部素子分離不純物層５１Ａの不純物濃度は、例えば、上部素子分離不純物層５０Ｂの不純物濃度以下である。

図５に示されるように、フローティングディフュージョンＦＤとしてのＮ型不純物層３９は、上部素子分離絶縁不純物層５０Ｂに隣接している。上部素子分離不純物層５０Ｂの下方には、下部素子分離不純物層５１Ｂが設けられている。
Ｎ型不純物層３９の下端（底部）は、上部素子分離不純物層５０Ｂの下端（底部）の位置よりも上方（基板表面側）に位置している。換言すると、Ｎ型不純物層３９の下端は、下部素子分離不純物層５１Ｂの上端の位置よりも上方（基板表面側）に位置している。これによって、下部素子分離不純物層５１Ａ，５１Ｂの形成位置が上部素子分離不純物層５０Ａ，５０Ｂの形成位置に対して基板表面に対して水平方向にずれていても、その形成位置のずれが、Ｎ型不純物層３９から形成されるフローティングディフュージョンＦＤの特性（検出部の特性）に悪影響を及ぼすことは、ほとんどない。

上部素子分離不純物層５０Ｂの下端の一部は半導体基板１０に接触し、上部素子分離不純物層５０Ｂの下端の残りの部分は下部素子分離不純物層５１Ｂの上端の一部分に接触する。あるフォトダイオード（画素）を区画する素子分離領域において、フローティングディフュージョンＦＤ側の下部素子分離不純物層５１Ｂは、トランスファゲート側と反対側にずれている。但し、フォトダイオード形成領域に隣接する他のフォトダイオード形成領域において、その下部素子分離不純物層５１Ｂは、フォトダイオードのＮ型不純物層に隣接し、トランスファゲート側にずれている。

尚、本実施形態において、半導体基板がＰ型、フォトダイオード及びフローティングディフュージョンを形成するための不純物層がＮ型、素子分離不純物層がＰ型である場合を示しているが、これらの半導体領域の導電型は、それぞれ反対の導電型を示していてもよい。

本実施形態のイメージセンサにおいて、フォトダイオード１３１のＮ型不純物層２１を挟んでトランスファゲート１３２に対向する素子分離領域内の上部及び下部素子分離不純物層５０Ａ，５１Ａにおいて、その下部素子分離不純物層５１Ａの側面は、その上部素子分離不純物層５０Ａの側面よりも、トランスファゲート側へ突出している。下部素子分離不純物層５１Ａの形成位置は、上部素子分離不純物層５０Ａの形成位置よりも、トランスファゲート側へずれている。

図６においてフォトダイオード１３１内の等電位線の分布２００に示されるように、下部素子分離不純物層５１Ａの側面がトランスファゲート側へ突出することによって、フォトダイオード１３１の電位の中心は、トランスファゲート側へずれる。
フォトダイオード１３１の電位の中心は、下部素子分離不純物層５１Ａの上部よりも基板表面側にずれ、例えば、上部Ｎ型不純物層２５Ｕ内に位置している。フォトダイオード１３１内の等電位線は、半導体基板１０の表面側において密な分布となり、半導体基板１０の裏面側において表面側に比較して疎な分布となる。

図６に示されるフォトダイオード１３１のポテンシャル分布２５０は、Ｎ型不純物層２１の電位の中心のレベル（Ａ−Ａ’線）を基準としたポテンシャル分布を示している。

この場合、図６に示されるように、フォトダイオード１３１の電荷蓄積部（不純物層２１）のポテンシャル分布２５０は、フォトダイオードに隣接する素子分離領域５０Ａ，５１Ａからトランスファゲート側に向かって、徐々に深くなる。そして、基板表面に対して水平方向において、下部Ｎ型不純物層２５Ｂ内に形成されるポテンシャル分布２５０の最深部（ポテンシャルの中心）の位置Ｃ１は、表面側におけるフォトダイオードの形成位置の中心Ｃ２よりも、トランスファゲート側へずれ、ポテンシャル分布２５０の最深部は、トランスファゲート１３２に近づく。すなわち、フォトダイオード１３１の不純物層２１におけるポテンシャル分布２５０の最深部の位置Ｃ１とトランスファゲートとの間隔は、Ｎ型不純物２１の形成位置の中心Ｃ２とトランスファゲートとの間隔よりも小さくなる。

尚、本実施形態において、フォトダイオード１３１の形成位置の中心Ｃ２、より具体的には、Ｎ型不純物層２１（上部Ｎ型不純物層２５Ｕ）の形成位置の中心Ｃ２は、Ｎ型不純物層２１を経由して素子分離領域５からトランスファゲート１３２に至る直線（例えば、トランスファゲートのチャネル長方向に沿う直線）上において、上部素子分離不純物層５０Ａの形成位置の中心からトランスファゲート１３２のゲート電極４１の側面まで範囲（間隔）の中心に設定されている。

また、下部素子分離不純物層５１Ａが上部素子分離不純物層５０ＡよりもＮ型不純物層２１側へ突出することによって、Ｎ型不純物層２１は、その不純物プロファイルの変化を含む場合がある。

このように、本実施形態のイメージセンサにおいて、フォトダイオード１３１側の下部素子分離不純物層５１Ａの側面が、その上部素子分離不純物層５０Ａの側面よりも、トランスファゲート側へ突出することによって、フォトダイオード１３１（フォトダイオードに含まれる不純物層２１）のポテンシャル分布２５０の最深部の位置が、トランスファゲート１３２に近くなる。

従来のイメージセンサは、フォトダイオードに蓄積できる電荷量を確保するために、フォトダイオードに含まれる電荷蓄積部としてのＮ型不純物層の不純物濃度を高くしている。このＮ型不純物層の不純物濃度は、均一な面内分布を有する。このため、従来のフォトダイオードが含んでいるＮ型不純物層の形成位置の中心において、Ｎ型不純物層のポテンシャル分布が最も深くなっており、従来のイメージセンサは、基板表面に対して水平方向におけるＮ型不純物層の形成位置の中心とポテンシャル分布の中心とが一致する。
この場合、フォトダイオードのポテンシャルの最深部とトランスファゲートとの間隔が大きいため、フォトダイオードに蓄積された電荷を読み出す際に、ポテンシャルの深い部分に蓄積された電荷の読み出しが困難になる。それゆえ、従来のフォトダイオードは、信号電荷の一部がＮ型不純物層に残存することに起因して、取得される画像に残像が発生する場合がある。

また、従来のフォトダイオードにおいて、残像の発生を防止するために、フォトダイオードのＮ型不純物層の不純物濃度を低くすると、フォトダイオードに蓄積できる電荷量が減少し、イメージセンサのダイナミックレンジが低下する可能性がある。

これに対して、本実施形態のイメージセンサは、トランスファゲート１３２のチャネル長方向において、Ｎ型不純物層２１を挟んでトランスファゲート１３２に対向する下部素子分離不純物層５１Ａの側面は、上部素子分離不純物層５０Ａの側面よりも、トランスファゲート１３２（及びフローティングディフュージョンＦＤ）に向かう側に突出している。

これによって、本実施形態のイメージセンサは、基板表面に対して水平方向におけるフォトダイオード１３１のポテンシャル分布の最深部（ポテンシャルの中心）の位置は、フォトダイオード１３１のＮ型不純物層２１の表層部（上部Ｎ型不純物層２５Ａ）の形成位置の中心よりも、トランスファゲート側に近づく。すなわち、フォトダイオード１３１のポテンシャル分布の最深部とトランスファゲート１３２との間隔が、小さくなる。
それゆえ、本実施形態のイメージセンサは、フォトダイオード１３１のポテンシャル分布の深部に蓄積された電荷の読み出しが容易になり、フォトダイオードからの電荷の読み出し特性を向上できる。これによって、本実施形態において、取得される画像における残像の発生を抑制できる。

これに伴って、残像の発生を防止するためにフォトダイオード１３１を形成する不純物層２１の不純物濃度を低減せずともよくなる。その結果として、イメージセンサのダイナミックレンジを所定のレベルに維持できる。

したがって、本実施形態の固体撮像装置によれば、画質の劣化を抑制できる。

（ｂ） 製造方法
図３、図５、図７及び図８を用いて、第１の実施形態の固体撮像装置（例えば、イメージセンサ）の製造方法について、説明する。

図７及び図８は、本実施形態のイメージセンサの製造方法の一工程を示す断面図である。図７及び図８には、図４のＶ−Ｖ線に沿う断面における各工程が示されている。

図７に示されるように、所定のウェル領域（図示せず）が形成された半導体基板（例えば、Ｐ型シリコン基板）の表面に、マスク材（例えば、レジスト）が形成される。マスク材は、フォトリソグラフィ技術によって、パターニングが施される。このパターニングによって、素子分離領域が形成される位置において半導体基板１０の表面が露出するように、開口部がマスク材内に形成される。これによって、所定のパターンを有するマスク層９０Ａが、半導体基板１０上に形成される。
図７に示される例では、下部素子分離不純物層の形成位置に、開口部が形成されている。

マスク層９０Ａに覆われた半導体基板１０に対して、所定の不純物イオンの加速エネルギーのイオン注入が実行される。このイオン注入法によって、マスク層９０Ａの開口部の位置に対応するように、下部素子分離不純物層５１Ａ，５１Ｂが半導体基板１０Ａ内に形成される。

下部素子分離不純物層５１Ａ，５１Ｂが形成された後、マスク層９０Ａは除去される。

図８に示されるように、図７に示される工程と実質的に同様の工程によって、開口部を有するマスク層９０Ｂが、半導体基板１０表面上に形成される。このマスク層９０Ｂは、上部素子分離不純物層５０Ａ，５０Ｂを形成するためのマスク層である。

マスク層９０Ｂの開口部は、下部素子分離不純物層５１Ａ，５１Ｂの形成位置と基板表面に対して垂直方向において上下に完全に重ならない（一致しない）位置に、形成される。所定の素子形成領域２１０において、マスク層９０Ｂの開口部の形成位置は、基板表面に対して水平方向においてトランスファゲート形成領域１３２Ｘ側とは反対側にずれている。

マスク層９０Ｂに形成される開口部の寸法は、マスク層９０Ａに形成される開口部の寸法と実質的に同じである。

このマスク層９０Ｂで覆われた半導体基板１０に対して、所定の不純物イオンの加速エネルギーのイオン注入が実行される。

これによって、マスク層９０Ｂの開口部の位置に整合するように、上部素子分離不純物層５０Ａ，５０Ｂが、半導体基板１０内に形成される。

上部素子分離不純物層５０Ａ，５０Ｂを形成するためのイオン注入におけるイオンの加速エネルギーは、下部素子分離不純物層５１Ａ，５１Ｂを形成するためのイオン注入における加速エネルギーより小さく設定される。これによって、上部素子分離不純物層５０Ａ，５０Ｂは、下部素子分離不純物層５１Ａ，５１Ｂと半導体基板１０の表面との間の領域に形成される。

下部素子分離不純物層５１Ａ，５１Ｂを形成するためのマスク層９０Ｂにおいて、そのマスク層９０Ｂの開口部の形成位置は、上部素子分離不純物層５０Ａ，５０Ｂの形成位置よりもトランスファゲート側にずれている。

それゆえ、フォトダイオードの形成領域（画素形成領域）１３１Ｘを挟んでトランスファゲートの形成領域１３２Ｘに対向する素子分離不純物層５０Ａ，５１Ａにおいて、その下部素子分離不純物層５１Ａの形成位置は、上部素子分離不純物層５０Ａの形成位置よりもトランスファゲートの形成領域１３２Ｘ側へずれている。そして、下部素子分離不純物層５１Ａの側面は、上部素子分離不純物層５０Ａの側面よりも、フォトダイオード形成領域１３１Ｘ側（トランスファゲート形成領域１３２Ｘ側）に突出している。下部素子分離不純物層５１Ａの上部の一部分は、形成領域１３１Ｘに接触する。
尚、素子分離不純物層５１Ｂも、フォトダイオード形成領域１３１Ｘに隣接する他のフォトダイオード形成領域において、トランスファゲート形成領域側へずれている。

上部素子分離不純物層５０Ａ，５０Ｂが形成された後、マスク層９０Ｂは除去される。このように、半導体基板１０内に、素子形成領域２１０が区画される。

素子分離不純物層５０Ａ，５１Ａ，５０Ｂ，５１Ｂが形成された後、例えば、熱酸化法により、半導体基板１０の表面に、酸化膜が形成される。その酸化膜上に、導電体（たとえば、ポリシリコン又はシリサイド）が形成される。フォトリソグラフィ技術及びＲＩＥ（Reactive Ion Etching）法によって、導電体が加工される。
これによって、図５に示されるように、トランスファゲート１３２のゲート電極４１が、半導体基板１０上の酸化膜（ゲート絶縁膜）４２上に形成される。

そして、半導体基板１０上に、所定のパターンのマスク層が順次形成され、フォトダイオードのＮ型不純物層２１及びフローティングディフュージョンＦＤがそれぞれ形成される。例えば、図５に示されるように、マスク層（図示せず）を用いて、例えば、フォトダイオード形成領域内に、イオン注入によって、Ｎ型不純物層２１が形成される。Ｎ型不純物層２１は、共通のマスク層を用いた１度のイオン注入によって形成されてもよいし、異なるマスク層を用いて、上部Ｎ型不純物層２５Ｕと下部Ｎ型不純物層２５Ｂとに分けて、形成されてもよい。

例えば、フローティングディフュージョンＦＤとしてのＮ型不純物層３９が、所定の領域内に、イオン注入によって形成される。

また、表面シールド層（例えば、Ｐ型不純物層）５９が、イオン注入法によって、Ｎ型不純物層２１の表層部に形成される。

この後、層間絶縁膜及び所定のレイアウトの配線が、半導体基板１０の表面上に、順次積層される。これによって、図３に示されるように、多層配線技術による配線７０及び層間絶縁膜７５が形成される。

そして、層間絶縁膜７５上に、カラーフィルタＣＦ及びマイクロレンズアレイＭＬが順次取り付けられる。また、配線７０に接続されるパッド（図示せず）が、層間絶縁膜７５上又は半導体基板１０の裏面側に形成される。

以上の製造工程によって、本実施形態の固体撮像装置が作製される。

尚、基板の深さ方向における素子分離不純物層の形成位置は、注入される不純物イオンの加速エネルギーを変える（イオン注入深さを変える）ことによって、制御できる。それゆえ、図７及び図８に示される工程とは反対に、上部素子分不純物層５０Ａ，５０Ｂが形成された後に、下部素子分離不純物層５１Ａ，５１Ｂが形成されてもよい。
また、フォトダイオード１３１のＮ型不純物層２１が形成された後に、上部及び下部素子分離不純物層５０Ａ，５０Ｂ，５１Ａ，５１Ｂが形成されてもよい。

以上のように、本実施形態の固体撮像装置の製造方法によって、フォトダイオード１３１のＮ型不純物層を挟んでトランスファゲート１３２に対向する素子分離領域５０Ａ，５０Ｂにおいて、下部素子分離不純物層５１Ａの形成位置が、上部素子分離不純物層５０Ａの形成位置よりもトランスファゲート側にずれるように、それらの素子分離不純物層５０Ａ，５１Ａが半導体基板１０内に形成される。これによって、下部素子分離不純物層５１Ａの側面は、基板表面に対して水平方向において、上部素子分離不純物層５０Ａの側面よりもトランスファゲート側（Ｎ型不純物層側）へ突出する。
この結果として、フォトダイオード１３１のポテンシャルの最深部（ポテンシャル中心）がトランスファゲート側にシフトしたイメージセンサを作製できる。

それゆえ、本実施形態において、電荷の読み出し動作時において、ポテンシャルの深部における電荷の残存を低減でき、フォトダイオードから電荷の読み出しを容易に実行できる。また、Ｎ型不純物層の不純物層を低減せずに残像を抑制できるため、ダイナミックレンジが低下するのを抑制できる。

上部及び下部素子分離不純物層５０Ａ，５１Ａの寸法及び平面レイアウトが同じ場合、マスク層９０Ａ，９０Ｂに転写されるパターンを有するマスク（レチクル）は、上部素子分離不純物層と下部素子分離不純物層とで同じでよい。それゆえ、マスク層９０Ａ，９０Ｂに対するパターンの転写位置をずらすことによって、下部素子分離不純物層５１Ａをトランスファゲート側に突出させ、フォトダイオード１３１のポテンシャル中心をトランスファゲートへ近づけることができる。それゆえ、本実施形態のイメージセンサの製造方法によれば、製造コストを増大させずに、比較的簡便な工程で、画質の劣化を抑制したイメージセンサを作製できる。

したがって、本実施形態の固体撮像装置の製造方法によれば、画質の劣化を抑制できる固体撮像装置を提供できる。

（２） 第２の実施形態
図９及び図１０を用いて、第２の実施形態の固体撮像装置について、説明する。
図９は、第２の実施形態の固体撮像装置（イメージセンサ）の単位セル２０Ｘの回路構成を示す等価回路図である。図１０は、本実施形態のイメージセンサの画素アレイのレイアウト及び各画素の平面構造の一例を模式的に示す図である。

尚、図９に示されるＶ−Ｖ線に沿う断面構造は、図５に示される構造と実質的に同じであるため、ここでの説明は省略する。

第２の実施形態のイメージセンサは、画素アレイ２が含む単位セル２０Ｘの構成が、第１の実施形態のイメージセンサと異なる。

第２の実施形態のイメージセンサにおいて、単位セル２０Ｘは、２画素１セル構造を有する。

図９に示されるように、２画素１セル構造の単位セル２０Ｘは、第１及び第２のフォトダイオード（光電変換部）１３１Ａ，１３１Ｂを含む。また、単位セル２０Ｘは、第１及び第２のトランスファゲート１３２Ａ，１３２Ｂを含む。

第１のフォトダイオード１３１Ａは、第１のトランスファゲート１３２Ａを経由して、フローティングディフュージョンＦＤに接続される。第２のフォトダイオード１３１Ｂは、第２のトランスファゲート１３２Ｂを経由して、フローティングディフュージョンＦＤに接続されている。フローティングディフュージョンＦＤは、２つのフォトダイオード１３１Ａ，１３２Ｂに共通に接続されている。トランスファゲート１３２Ａのゲートは、第１の読み出し信号線ＴＲＦ１に接続され、トランスファゲート１３２Ｂのゲートは、第２の読み出し信号線ＴＲＦ２に接続されている。

単位セル２０Ｘ内の２つのフォトダイオード１３１Ａ，１３１Ｂは、互いに異なる画素に対応する。

２画素１セル構造の単位セル２０Ｘの読み出し動作は、１画素１セル構造の単位セルと実質的に同じ動作である。ただし、単位セル２０Ｘ内の第１及び第２のトランスファゲート１３２Ａ，１３２Ｂは、互いに異なるタイミングで、オン状態にされる。すなわち、信号電荷（蓄積電荷）の読み出し時、単位セルに含まれる２つのトランスファゲート１３２Ａ，１３２Ｂのうち、例えば、一方のトランジスタ１３２Ａがオン状態になり、他方のトランジスタ１３２Ｂがオフ状態にされる。そして、一方のトランスファゲート１３２Ａに対応するフォトダイオード１３１Ａから蓄積電荷が読み出された後、一方のトランスファゲート１３２Ａがオフ状態にされ、他方のトランスファゲート１３２Ｂがオン状態にされる。そして、他方のトランスファゲート１３２Ｂに対応するフォトダイオード１３１Ｂの信号電荷が、フローティングでフュージョンＦＤに読み出される。

図１０は、本実施形態のイメージセンサの画素アレイ及び画素の平面構造の一例を模式的に示す図である。

図１０に示されるように、２画素１セル構造の単位セル２０Ｘにおいて、フォトダイオード１３１Ａ，１３１Ｂの電荷蓄積部としてのＮ型不純物層２１Ａ，２１Ｂが、半導体基板１０内に設けられる。

Ｎ型不純物層２１Ａとフローティングディフュージョン３９（ＦＤ）との間に、トランスファゲート１３２Ａのゲート電極４１Ａが、配置される。Ｎ型不純物層２１Ｂとフローティングディフュージョン３９（ＦＤ）との間に、トランスファゲート１３２Ｂのゲート電極４１Ｂが、配置される。

図１０に示される例では、ｙ方向に隣接するＮ型不純物層２１Ａ，２１Ｂが、１つのフローティングディフュージョン３９（ＦＤ）に、共通に接続される。これによって、２画素１セル構造の単位セル２０Ｘが形成される。

単位セル２０Ｘが２画素１セル構造を有する場合、下部素子分離不純物層５１のｘ方向及びｙ方向にそれぞれ延在する部分のうち、ｙ方向に延在する部分が、トランスファゲート側へずれている。

下部素子分離不純物層５１のｘ方向に延在する部分は、上部素子分離不純物層５０のｘ方向に延在する部分と上下（基板表面に対して垂直方向）に重なるように、半導体基板１０内に設けられている。ｙ方向に隣接するフォトダイオードＰＤ間の下部素子分離不純物層５１の形成位置は、トランスファゲート側（又は、ｙ方向）にずれていない。

このように、２画素１セル構造の単位セル２０Ｘの場合、単位セル２０Ｘを形成する２つのフォトダイオードのＮ型不純物層２１Ａ，２１Ｂ間に設けられた下部素子分離不純物層５１の形成位置は、トランスファゲート側にずれていない。

本実施形態のイメージセンサのように、単位セル２０Ｘが２画素１セル構造を有する場合、画素にそれぞれ対応する２つのフォトダイオード１３１Ａ，１３１Ｂに対して、フローティングディフュージョンＦＤ、アンプトランジスタ、アドレストランジスタ、リセットトランジスタを共有できる。それゆえ、２画素１セル構造を用いることによって、画素アレイ内の単位セルの占有面積を縮小できる。

また、本実施形態のイメージセンサのように、素子分離領域５内の下部素子分離不純物層５１の一部分の形成位置が、上部素子分離不純物層５０の形成位置よりもトランスファゲート側にずれた場合においても、その下部素子分離不純物層５１の側面は、上部素子分離不純物５０の側面よりもフォトダイオード１３１のＮ型不純物層２１側に突出する。

それゆえ、２画素１セル構造の単位セルを用いたイメージセンサにおいても、第１の実施形態と同様に、単位セル２０Ｘに含まれる２つのフォトダイオード１３１Ａ，１３１Ｂのポテンシャル分布の最深部（ポテンシャル中心）は、トランスファゲート側にずれる（近づく）。
したがって、本実施形態のイメージセンサは、第１の実施形態と同様に、残像の発生や、ダイナミックレンジの低下を抑制できる。

以上のように、第２の実施形態の固体撮像装置（イメージセンサ）によれば、イメージセンサの画質の劣化を抑制できる。

（３） 第３の実施形態
図１１を参照して、第３の実施形態の固体撮像装置について、説明する。図１１は、第３の実施形態の固体撮像装置（イメージセンサ）の画素アレイ２の断面構造の一例を示している。尚、図１１において、図示の簡単化のため、単位セルの構成要素として、フォトダイオード１３１及びトランスファゲート１３２のみが図示されている。

第３の実施形態のイメージセンサは、裏面照射型イメージセンサである。

図１１に示されるように、半導体基板１０の表面上に、トランスファゲート（トランジスタ）１３２のゲート電極４１、配線７０及び層間絶縁膜７５が設けられている。

半導体基板１０の表面に対向する面、すなわち、半導体基板１０の裏面上に、カラーフィルタＣＦ及びマイクロレンズアレイＭＬが、単位セルに含まれている画素（光電変換部）に対応するように、設けられている。

層間絶縁膜７５には、支持基板１９が取り付けられている。支持基板１９には、例えば、半導体基板（例えば、Ｓｉ基板）や絶縁性基板が用いられる。

裏面照射型イメージセンサは、画像信号としての入射光が、カラーフィルタＣＦ及びマイクロレンズＭＬが設けられた裏面側から照射される。すなわち、裏面照射型イメージセンサは、配線が設けられる基板表面とは反対側の基板裏面から光が入射される。そのため、画素に入射する光が、配線７０に阻害されることなしに、基板内の受光領域（フォトダイオード、光電変換部）に到達し、微細な画素においても高い量子効率（例えば、光電変換効率）を実現できる。その結果として、画素が微細化された場合であっても、形成される画像の品質の劣化を抑制できる。

尚、裏面照射型イメージセンサにおいて、単位セルの構造は、図２及び図４に示されるような１画素１セル構造でもよいし、図９及び図１０に示されるような２画素１セル構造もよい。

裏面照射型イメージセンサの製造方法は、単位セル（画素）の構成要素、層間絶縁膜及び配線の形成工程に関して、表面照射型イメージセンサの製造方法と実質的に同じである。それゆえ、ここでは、主に、裏面照射型及び表面照射型のイメージセンサの製造方法の相違点について、説明する。

フォトダイオード１３１及び素子分離領域５が、半導体基板１０内に形成される。半導体基板１０表面に、トランジスタのゲート４１、層間絶縁膜７５及び配線７０が順次形成される。層間絶縁膜７５及び配線７０上に、支持基板１９が取り付けられる。

支持基板１９が取り付けられた後、例えば、ＣＭＰ（Chemical Mechanical Polishing）やエッチング（例えば、ウェットエッチング）が半導体基板１０の裏面側に施される。これによって、半導体基板１０が薄くされる。

そして、薄くされた半導体基板１０の裏面に、カラーフィルタＣＦ、マイクロレンズＭＬ及び保護膜（図示せず）などが取り付けられる。

これによって、本実施形態の裏面照射型イメージセンサが、作製される。

裏面照射型イメージセンサにおいて、単位セルに含まれるフォトダイオード１３１、トランスファゲート１３２の構造及び素子分離領域５内の素子分離不純物層５０Ａ，５１Ａの構造は、図５に示される表面照射型イメージセンサの構造と実質的に同じである。それと同様に、フォトダイオード内の等電位線及びフォトダイオードのポテンシャル分布は、図６に示される等電位線及びポテンシャル分布と実質的に同じである。

すなわち、本実施形態のような裏面照射型イメージセンサにおいて、第１及び第２の実施形態と同様に、フォトダイオード１３１のＮ型不純物層（光電変換部）２１を挟んでトランスファゲートに対向する素子分離不純物層５０Ａ，５１Ａにおいて、裏面側の下部素子分離不純物層５１Ａの側面が、表面側の上部素子分離不純物層５０Ａの側面よりもトランスファゲート１３２側に突出している。下部素子分離不純物層５１Ａの形成位置は、上部素子分離不純物層５０Ａの形成位置よりもトランスファゲート側へずれている。

そして、基板１０表面に対して水平方向における下部素子分離不純物層５１Ａの側面からトランスファゲートのチャネル領域までの間隔Ｄｂが、基板１０表面に対して水平方向における上部素子分離不純物層５０Ａの側面からトランスファゲートのチャネル領域まで間隔Ｄａよりも小さい。

これによって、図６に示されるように、フォトダイオード１３１に含まれているＮ型不純物層２１のポテンシャル分布の最深部（ポテンシャル中心）の位置が、表面側におけるフォトダイオードの形成位置の中心よりもトランスファゲート１３２側にずれる（近づく）。また、そのＮ型不純物層２１内の等電位線の中心は、上部Ｎ型不純物層２５Ｕ内に位置し、トランスファゲート側にずれる。

第１の実施形態のような表面照射型イメージセンサは、下部素子分離不純物層５１Ａ，５１Ｂの形成位置をトランスファゲート側へずらすことに伴って、基板表面に対して水平方向においてマイクロレンズＭＬの集光の中心とフォトダイオード１３１のポテンシャル分布の最深部の位置との間に、ずれが生じる。この場合、表面照射型イメージセンサは、下部素子分離不純物層５１Ａの形成位置をずらした分だけ、フォトダイオードの受光面積が小さくなる場合がある。画素サイズが小さくなると、形成位置のずれに起因する受光面積の縮小の影響は大きくなる。

本実施形態のような裏面照射型のイメージセンサは、光の受光面が裏面側に設けられている。それゆえ、裏面側の下部素子分離不純物層５１Ａの形成位置が、トランスファゲート側にずれたことに起因して、フォトダイオード１３１に含まれるＮ型不純物層２１のポテンシャル分布の最深部の位置がマイクロレンズの集光の中心からずれたとしても、入射光に対するフォトダイオード１３１の受光面積はほとんど変わらない。

したがって、本実施形態のイメージセンサは、画素が微細化されたとしても、フォトダイオードの光電変換効率が劣化するのを、抑制できる。

以上のように、第３の実施形態の固体撮像装置によれば、第１及び第２の実施形態と同様に、イメージセンサの画質の劣化を抑制できる。

（４） 第４の実施形態
図１２を参照して、第４の実施形態の固体撮像装置について、説明する。図１２は、本実施形態の固体撮像装置（イメージセンサ）の画素アレイ２の断面構造の一例を示している。

図１２に示されるように、半導体基板１０内の素子分離領域５の表面側において、上部素子分離不純物層の代わりに、シリコン酸化膜などの絶縁体（素子分離絶縁層）５５Ａ，５５Ｂが、互いに隣接する不純物層２１を分離するために設けられてもよい。素子分離絶縁層５５Ａの下方（裏面側）に、Ｐ型の素子分離不純物層５１Ａ，５１Ｂが設けられている。

所定の素子形成領域内において、素子分離絶縁層５５Ａは、フォトダイオード１３１のＮ型不純物層２１を挟んで、トランスファゲート１３２に対向する。素子分離絶縁層５５Ａは、上部Ｎ型不純物層２５Ｕに隣接する。素子分離絶縁層５５Ａの底部の一部は、素子分離不純物層５１Ａの上部に接触する。所定の素子形成領域内において、素子分離絶縁層５５Ｂは、フローティングディフュージョンＦＤとしてのＮ型不純物層３９を挟んで、トランスファゲート１３２に対向する。

本実施形態のイメージセンサの製造方法は、素子分離領域５の形成工程が、図７及び図８で述べた製造方法と異なる。
例えば、下部素子分離不純物層５１Ａ，５１Ｂが、イオン注入によって、半導体基板１０内の所定の位置に形成される。
そして、素子分離溝が、フォトリソグラフィ技術及びＲＩＥ法によって、半導体基板１０内の表面側に形成される。フォトダイオード形成領域を挟んでトランスファゲート形成領域に対向する素子分離領域において、素子分離溝の形成位置は、下部素子分離不純物層５１Ａの形成位置よりもトランスファゲート側に対して反対側（トランスファゲートから遠ざかる側）へずれている。

素子分離溝が形成された後、半導体基板１０上及び溝内に、絶縁体（例えば、酸化シリコン）が、例えば、ＣＶＤ（Chemical Vapor Deposition）法によって、堆積される。そして、絶縁体が素子分離溝内に選択的に残存するように、エッチングやＣＭＰ法によって、半導体基板１０の表面の絶縁体が除去される。
これによって、素子分離不純物層５１Ａ，５１Ｂの上方に、素子分離絶縁層５５Ａ，５５Ｂが形成される。１つの画素内においてＮ型不純物層２１を挟んでトランスファゲートに対向する素子分離領域において、素子分離絶縁層５５Ａの形成位置は、素子分離不純物層５１Ａの形成位置よりもトランスファゲート形成領域から遠ざかる側へずれている。
その結果として、下部素子分離不純物層５１Ａの側面が素子分離不純物層５５Ａの側面よりもトランスファゲート側へ突出するように、下部素子分離不純物層５１Ａが、半導体基板１０内に形成される。

この後、上述の例と同様に、フォトダイオード１３１、トランスファゲート１３２、フローティングディフュージョン３９などのイメージセンサの構成要素が、順次形成される。

尚、素子分離絶縁層５５Ａ，５５Ｂが形成されてから、下部素子分離不純物層５１Ａ，５１Ｂが形成されてもよい。この場合、イオン注入による不純物イオンの加速エネルギーが、不純物イオンが素子分離絶縁層を貫通する大きさに設定される。

このように、素子分離領域の表面側に絶縁体が用いられた場合、イメージセンサは、表面照射型でもよいし、裏面照射型でもよい。

本実施形態のイメージセンサにおいても、裏面側の素子分離不純物層５１Ａの形成位置が、表面側の素子分離絶縁層５５Ａの形成位置よりも、基板表面に対して水平方向においてトランスファゲート側にずれ、下部素子分離不純物層５１Ａの側面が素子分離絶縁層５５Ａの側面よりもトランスファゲート側（Ｎ型不純物層２１側）へ突出している。

それゆえ、第１乃至第３の実施形態と同様に、フォトダイオード１３１のポテンシャルの最深部の位置が、フォトダイオード１３１の形成位置の中心に比較して、トランスファゲート１３２側に近づく。その結果として、フォトダイオード１３１のポテンシャルの深部に蓄積された電荷を、比較的容易に取り出せる。また、残像を防止するために、Ｎ型不純物層の不純物濃度を低くしなくともよいため、所定のダイナミックレンジを確保できる。

したがって、第４の実施形態の固体撮像装置によれば、第１乃至第３の実施形態と同様に、イメージセンサの画質の劣化を抑制できる。

（５） 変形例
図１３及び図１４を参照して、実施形態の固体撮像装置（イメージセンサ）の変形例について、説明する。

図１３は、本変形例におけるイメージセンサの画素アレイの平面構造を示している。

上述の実施形態において、トランスファゲートのチャネル長方向及びチャネル幅方向が、ｘ方向及びｙ方向に対して傾いている例が示されている。
但し、図１３に示される変形例のように、トランスファゲートのチャネル長及びチャネル幅方向が、ｘ方向及びｙ方向と平行になっていてもよい。

図１３のＶ−Ｖ線に沿う断面構造は、図５に示される構造と実質的に同じである。
図１３に示される構造においても、下部素子分離不純物層５１Ａの形成位置が、上部素子分離不純物層５０Ａの形成位置よりも、トランスファゲート側（この例では、ｘ方向）にずれている。
そして、下部素子分離不純物層５１Ａの側面が、上部素子分離不純物層５０Ａの側面よりも、トランスファゲート側へ突出している。それゆえ、図１３に示される例においても、フォトダイオード１３１のポテンシャルの最深部はトランスファゲート側に近づく。

また、図１４は、図１３に示される例とは異なる変形例が示されている。図１４は、本変形例におけるイメージセンサの画素の断面構造を示している。

図１４に示されるように、基板表面に対して水平方向における下部素子分離不純物層５１Ｘの寸法Ｗ１Ｘが、基板表面に対して水平方向における上部素子分離不純物層５０Ａの寸法Ｗ０より大きい。例えば、下部素子分離不純物層５１Ｘの形成位置の中心は、上部素子分離不純物層５０Ａの形成位置の中心に一致している。

図１４に示される場合においても、裏面側の上部素子分離不純物層５１Ｘの側面が、表面側の上部素子分離不純物層５０Ａの側面よりもトランスファゲート側（Ｎ型不純物層側）に突出している。それゆえ、図１４に示される例においても、フォトダイオード１３１のポテンシャルの最深部はトランスファゲート側に近づく。

このように、図１３及び図１４に示される変形例においても、第１乃至第４の実施形態の構造と実質的に同じ構造を形成できる。

それゆえ、本変形例においても、フォトダイオードからの電荷の読み出し特性を向上できる。
したがって、本変形例においても、第１乃至第４の実施形態と同様に、イメージセンサの画質の劣化を抑制できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２：画素アレイ、２０：単位セル、５：素子分離領域、１３１：フォトダイオード、１３２：トランジスタ（トランスファゲート）、ＦＤ，３９：フローティングディフュージョン、２１：不純物層（電荷蓄積部）、５０，５０Ａ，５０Ｂ，５０Ｘ：上部素子分離層、５１，５１Ａ，５１Ｂ：下部素子分離不純物層。

Claims (7)

1. 第１の面及び前記第１の面に対向する第２の面を有する半導体基板内の素子分離領域に囲まれた第１の素子形成領域と、
   前記素子分離領域内において前記第１の面側に設けられた上部素子分離層と、
   前記第２の面と前記上部素子分離層との間に設けられた下部素子分離層と、
   前記素子形成領域内に設けられた第１の不純物層を含む第１のフォトダイオードと、
   前記素子形成領域内に設けられたフローティングディフュージョンと、
   前記第１のフォトダイオードと前記フローティングディフュージョンとの間に配置され、前記第１の面上に設けられた第１のゲート電極を有するトランジスタと、
   を具備し、
   前記半導体基板の表面に対して水平方向において、前記第１の不純物層を挟んで前記トランジスタに対向する前記下部素子分離不純物層の側面は、その上方に位置する前記上部素子分離層の側面よりも前記トランジスタ側に突出している、
   ことを特徴とする固体撮像装置。
2. 前記上部素子分離層及び前記下部素子分離層は、不純物層である、ことを特徴とする請求項１に記載の固体撮像装置。
3. 前記上部素子分離層は、絶縁体であり、前記下部素子分離層は、不純物層である、ことを特徴とする請求項１に記載の固体撮像装置。
4. 前記フォトダイオードのポテンシャル分布の最深部の位置は、前記フォトダイオードの形成位置の中心よりも前記トランジスタ側へずれている、ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
5. 前記下部素子分離不純物層の形成位置は、前記上部素子分離層の形成位置よりも前記トランジスタ側へずれている、ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
6. 前記第２の面側に設けられるマイクロレンズをさらに具備することを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
7. 前記素子分離領域を挟んで前記第１の素子形成領域に隣接する第２の素子形成領域と、
   前記第２の素子形成領域内に設けられた第２の不純物層を含む第２のフォトダイオードと、
   前記第２のフォトダイオードと前記フローティングディフュージョンとの間に配置され、前記第１の面上に設けられた第２のゲート電極を有する第２のトランジスタと、
   をさらに具備し、
   前記フローティングディフュージョンは、前記第１及び第２のフォトダイオードに共通に接続されている、ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。

Images