JP2012164194A - ストレージ制御装置及びストレージ制御装置のキャッシュデータ退避方法 - Google Patents
ストレージ制御装置及びストレージ制御装置のキャッシュデータ退避方法 Download PDFInfo
- Publication number
- JP2012164194A JP2012164194A JP2011024953A JP2011024953A JP2012164194A JP 2012164194 A JP2012164194 A JP 2012164194A JP 2011024953 A JP2011024953 A JP 2011024953A JP 2011024953 A JP2011024953 A JP 2011024953A JP 2012164194 A JP2012164194 A JP 2012164194A
- Authority
- JP
- Japan
- Prior art keywords
- cache data
- cache
- memory
- nonvolatile memory
- compressed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 18
- 230000015654 memory Effects 0.000 claims abstract description 124
- 238000013144 data compression Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 2
- 238000007906 compression Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】不揮発性メモリにキャッシュデータを退避させるために必要な電力を減少させること。
【解決手段】キャッシュデータの退避指示に基づいて、ＣＰＵ１１はキャッシュメモリ１３に保存するキャッシュデータを読み出して圧縮し、当該圧縮キャッシュデータを生成する。また、不揮発性メモリコントローラ１４は、ＣＰＵ１１で生成した圧縮キャッシュデータを不揮発性メモリ１５に書き込む。
【選択図】図１
【解決手段】キャッシュデータの退避指示に基づいて、ＣＰＵ１１はキャッシュメモリ１３に保存するキャッシュデータを読み出して圧縮し、当該圧縮キャッシュデータを生成する。また、不揮発性メモリコントローラ１４は、ＣＰＵ１１で生成した圧縮キャッシュデータを不揮発性メモリ１５に書き込む。
【選択図】図１
Description
本発明は、ストレージ制御装置及びストレージ制御装置のキャッシュデータ退避方法に関する。
ストレージ制御装置、例えば、ディスクアレイ装置におけるコントローラは、電源供給が遮断された場合、キャシュデータを保持するためにキャッシュデータを退避する必要がある。キャッシュデータを退避する方法として、不揮発性メモリにキャッシュデータを退避する方法が知れている。
また、キャッシュメモリ及び共有メモリに格納されているデータ、例えば、記憶装置に反映されていないダーティデータを不揮発性メモリに退避するディスクアレイ装置も知られている（例えば、特許文献１参照）。
電源供給が遮断されたときにキャシュメモリからデータを退避させる場合、キャッシュメモリに格納されている全てのデータ不揮発性メモリに書き込む必要がある。不揮発性メモリにデータを書き込むためにはストレージ制御装置内の２次電池からキャッシュメモリ等の各処理部に電源供給を行うため、全てのデータの書き込みが終了するまでの間、ストレージ制御装置内の２次電池が既述の各処理部への電源供給を維持できるようにする必要がある。
近年、キャッシュメモリの容量は大きくなっているため、キャッシュメモリに格納するデータ量も多くなっている。よって不揮発性メモリに退避するキャッシュデータの量も多くなっており、ストレージ制御装置内の各処理部を動作させるために必要な電力量も大きくなっている。
更に、例えば、キャッシュメモリからキャッシュデータを不揮発性メモリに退避する場合、先ず、キャッシュメモリから最初のキャッシュデータが読み出され、不揮発性メモリに書き込まれる。また、最初のキャッシュデータの不揮発性メモリへ読み出された後、次のキャッシュデータが直ちにキャッシュメモリから読み出されるが、一般的に、不揮発性メモリへデータを書き込む速度はキャッシュメモリからキャッシュデータを読み出す速度より十分遅いので、最初のキャッシュデータの書き込みが終了するまで次に読み出したキャッシュデータは転送されず、転送待ち時間が生じてしまう。
このようにキャッシュデータの転送待ち時間が生じることによって、キャッシュデータを不揮発性メモリに退避するための退避時間が更に長くなっており、ストレージ制御装置内の各処理部を動作させるために必要な電力量も更に大きくなっている。
本発明は、上記事情に鑑みてなされたものであり、その目的は、不揮発性メモリにキャッシュデータを退避させるために必要な電力を減少させることができるストレージ制御装置及びストレージ制御装置のキャッシュデータ退避方法を提供することにある。
本発明は、電源供給が遮断された場合、キャシュメモリに保存するキャッシュデータを不揮発性メモリに退避させるストレージ制御装置であって、キャッシュデータの退避指示に基づいて、キャッシュメモリに保存するキャッシュデータを読み出して圧縮し、当該圧縮キャッシュデータを生成する第１の制御部と、第１の制御部で生成した圧縮キャッシュデータを不揮発性メモリに書き込む第２の制御部と、を備えることを特徴とする。
他の本発明は、電源供給が遮断された場合、キャシュメモリに保存するキャッシュデータを不揮発性メモリに退避させるストレージ制御装置のキャッシュデータ退避方法であって、キャッシュデータの退避指示に基づいて、キャッシュメモリに保存するキャッシュデータを読み出すステップと、読み出したキャシュデータを圧縮し、圧縮キャッシュデータを生成するステップと、生成した圧縮キャッシュデータを不揮発性メモリに書き込むステップと、を有することを特徴とする。
本発明によると、不揮発性メモリにキャッシュデータを退避させるために必要な電力を減少させることができるストレージ制御装置及びストレージ制御装置のキャッシュデータ退避方法を提供できる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本発明のストレージ制御装置を適用したディスクアレイコントローラ１の構成を示す図である。ディスクアレイコントローラ１は、例えば、ディスクアレイ装置（図示を省略する。）に設けられ、ホスト装置（図示を省略する。）からのコマンドに基づいて、ディスクアレイ装置へのデータ書き込み制御、又はディスクアレイ装置からのデータ読み出し制御等を行う。
ディスクアレイコントローラ１は、図１に示すように、第１の制御部であるＣＰＵ（Centralprocessing Unit）１１、キャッシュメモリ１３、第２の制御部である不揮発性メモリコントローラ１４、不揮発性メモリ１５、プログラム格納メモリ１６、２次電池１７及び各種通信部２０を有している。
ＣＰＵ１１は、キャッシュメモリ１３、不揮発性メモリコントローラ１４、不揮発性メモリ１５、プログラム格納メモリ１６及び２次電池１７とそれぞれ通信可能に接続されている。ＣＰＵ１１は高速なインタフェースを有しており、各種制御通信部２０を用いてディスクアレイ装置及びホスト装置と通信を行う。
また、ＣＰＵ１１は、キャッシュデータ圧縮部１２を有しており、ＣＰＵ１１は、キャッシュデータの退避指示に基づいて、キャッシュメモリ１３に保存するキャッシュデータを読み出してキャッシュデータ圧縮部１２により圧縮し、圧縮キャッシュデータを生成する。
キャッシュメモリ１３は、揮発性のメモリであり、例えば、高速なＳＤＲＡＭ（シンクロナスＤＲＡＭ）で構成される。キャッシュメモリ１３は、例えば、ディスクアレイ装置への処理に関するキャッシュデータを格納する。
不揮発性メモリコントローラ１４は、ＣＰＵ１１から転送される圧縮キャッシュデータを不揮発性メモリ１５に書き込む。
不揮発性メモリ１５は、不揮発性メモリコントローラ１４から書き込まれた圧縮キャッシュデータを保持する。
プログラム格納メモリ１６は、例えば、ＲＯＭであり、キャッシュメモリ１３に格納されたキャッシュデータを退避するためのキャッシュデータ退避制御プログラムが格納される。キャッシュデータ退避制御プログラムが実行されて実現される処理の詳細は、図２を用いて後述する。
２次電池１７は、充放電可能な電池である。２次電池１７は、ディスクアレイコントローラ１に電源の供給が遮断された場合にキャッシュメモリ１３にキャッシュされたキャッシュデータを不揮発性メモリ１５へ退避するまでの間、ＣＰＵ１１、キャッシュメモリ１３、不揮発性メモリコントローラ１４、不揮発性メモリ１５及びプログラム格納メモリ１６を動作させる電力を供給する。図１における一点鎖線１０は、２次電池１７の電力供給囲を示している。
次に、ディスクアレイコントローラ１への電源供給が断絶した場合に、ＣＰＵ１１が既述のキャッシュデータ退避制御プログラムを実行することにより実現される処理について、図２を参照して説明する。
ＣＰＵ１１がキャッシュデータ退避指示を受信した場合（Ｓ１０１）、ＣＰＵは２次電池１７の放電を開始させる（Ｓ１０２）。これにより、ディスクアレイコントローラ１への電源供給が遮断されても、ＣＰＵ１１、キャッシュメモリ１３、不揮発性メモリコントローラ１４、不揮発性メモリ１５及びプログラム格納メモリ１６は動作する。
ＣＰＵ１１は、プログラム格納メモリ１６からキャッシュデータ退避制御プログラムを読み出し（Ｓ１０３）、キャッシュデータ退避制御プログラムを実行する（Ｓ１０４）。
次に、ＣＰＵ１１は全ての圧縮キャッシュデータが不揮発性メモリ１５に書き込まれたか否かを判断する（Ｓ１０５）。
全ての圧縮キャッシュデータが不揮発性メモリに書き込まれていないと判断した場合（Ｓ１０５：ＮＯ）、ＣＰＵ１１は、キャッシュメモリ１３にキャッシュされているキャッシュデータを１つ読み出す（Ｓ１０６）。
次に、ＣＰＵ１１は、キャッシュメモリ１３から読み出したキャッシュデータをキャッシュデータ圧縮部１２により圧縮し（Ｓ１０７）、圧縮した圧縮キャッシュデータを不揮発性メモリコントローラ１４へ転送する（Ｓ１０８）。
不揮発性メモリコントローラ１４は、ＣＰＵ１１から転送された圧縮キャッシュデータを不揮発性メモリ１５に書き込む（Ｓ１０９）。次にＣＰＵ１１は、既述のステップＳ１０５の処理に戻り、全ての圧縮キャッシュデータを不揮発性メモリ１５に書き込込まれたか否かを判断する。
全ての圧縮キャッシュデータが書き込まれていないと判断した場合（Ｓ１０５：ＮＯ）、既述のステップＳ１０６乃至Ｓ１０９の処理が繰り返される。したがって、キャッシュメモリ１３にキャッシュされている全てのキャッシュデータに対してステップＳ１０６乃至Ｓ１０９の処理が行われる。
一方、全ての圧縮キャッシュデータが不揮発性メモリ１５に書き込まれたと判断した場合（Ｓ１０５：ＹＥＳ）、ＣＰＵ１１は、キャッシュデータ退避制御プログラムの実行を終了し（Ｓ１１０）、２次電池１７の放電を終了させる（Ｓ１１１）。
次に、キャッシュデータＡ乃至Ｃをキャッシュメモリ１３から不揮発性メモリ１５に退避させる場合を例に挙げ、ディスクアレイコントローラ１がキャッシュデータを退避させる動作及び時間について図３を参照して説明する。
ＣＰＵ１１は、キャッシュメモリ１３からキャッシュデータＡを読み出し、キャッシュデータ圧縮部１２によりキャッシュデータＡを圧縮し、圧縮した圧縮キャッシュデータＡを不揮発性メモリコントローラ１４に転送する。
不揮発性メモリコントローラ１４は、ＣＰＵ１１から圧縮キャッシュデータＡが転送されると、当該圧縮キャッシュデータＡを不揮発性メモリ１５へ書き込む。
圧縮キャッシュデータＡの不揮発性メモリコントローラ１４への転送が完了した後、ＣＰＵ１１は直ちにキャシュメモリ１３からキャッシュデータＢを読み出し、キャッシュデータＢをキャッシュデータ圧縮部１２により圧縮する処理を行う。
ここで、不揮発性メモリ１５にデータを書き込む速度はキャッシュメモリ１３からキャッシュデータを読み出す速度より十分遅いため、圧縮キャッシュデータＡの不揮発性メモリ１５への書き込みが終了する前に、キャッシュデータＢの圧縮が完了する。
そして、ＣＰＵ１１は、圧縮キャッシュデータＡの不揮発性メモリ１５へ書き込まれた後、直ちに、圧縮キャッシュデータＢを不揮発性メモリコントローラ１４に転送する。
不揮発性メモリコントローラ１４は、ＣＰＵ１１から圧縮キャッシュデータＢが転送されると、当該圧縮キャッシュデータＢを不揮発性メモリ１５へ書き込む。
圧縮キャッシュデータＢの不揮発性メモリコントローラ１４への転送が完了した後、ＣＰＵ１１は直ちにキャシュメモリ１３からキャッシュデータＣを読み出し、キャッシュデータＣをキャッシュデータ圧縮部１２により圧縮する処理を行う。
以上のように、キャッシュデータＡ乃至Ｃをキャッシュメモリ１３から読み出し、圧縮キャッシュデータＡ乃至Ｃを不揮発性メモリ１５に書き込まれる動作が行われる。
この実施の形態のディスクアレイコントローラ１によると、ＣＰＵ１１内のキャッシュデータ圧縮部１２によりキャッシュメモリ１３から読み出したキャッシュデータを圧縮し、圧縮したキャッシュデータを不揮発性メモリ１５に書き込むため、不揮発性メモリ１５にキャッシュデータを書き込む時間を短くすることができる。
したがって、キャッシュメモリ１３から不揮発性メモリ１５にキャッシュデータを退避させるためにディスクアレイコントローラ１を動作させるために必要な電力を減少させることができる。よって、２次電池１７の蓄電容量を小さくすることができるとともに、２次電池１７のサイズを小さくすることができる。
また、不揮発性メモリ１５にデータを書き込む速度はキャッシュメモリ１３からキャッシュデータを読み出す速度より十分遅いため、図３に示すように、圧縮キャッシュデータの転送待ち時間が生じる。この転送待ち時間を利用して、キャッシュデータ圧縮部１２によりキャッシュデータを圧縮するように構成されているため、キャッシュデータを圧縮するための時間に影響されずに不揮発性メモリ１５への書き込み時間を短縮することができる。
更に、上述の実施の形態では、不揮発性メモリコントローラ１４をＣＰＵ１１とは別構成として説明しているがこれに限るものではなく、例えば既述の不揮発性メモリコントローラ１４をＣＰＵ１１内に設けるように構成しても良い。
より詳細には、例えば、キャッシュメモリ１３からのキャッシュデータの読み出し等の制御をＣＰＵ１１内のＩ／Ｏブロック（例えば、ＤＭＡ）が受け持ちようにした場合、Ｉ／Ｏブロックへキャッシュデータが転送されるとＣＰＵ１１は転送待ち状態になる。この転送待ち状態の間にＣＰＵ１１がキャッシュデータの圧縮を行うように構成する。
このように構成することによって、不揮発性メモリコントローラ１４を動作させる電力を省くことができ、２次電池１７の更なる省電力化を図ることができる。
なお、本発明は上述の実施の形態に限定されるものではなく、その実施に際して様々な変形が可能である。
上記実施の形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
電源供給が遮断された場合、キャシュメモリに保存するキャッシュデータを不揮発性メモリに退避させるストレージ制御装置であって、
キャッシュデータの退避指示に基づいて、前記キャッシュメモリに保存するキャッシュデータを読み出して圧縮し、当該圧縮キャッシュデータを生成する第１の制御部と、
前記第１の制御部で生成した圧縮キャッシュデータを不揮発性メモリに書き込む第２の制御部と、
を備えることを特徴とするストレージ制御装置。
電源供給が遮断された場合、キャシュメモリに保存するキャッシュデータを不揮発性メモリに退避させるストレージ制御装置であって、
キャッシュデータの退避指示に基づいて、前記キャッシュメモリに保存するキャッシュデータを読み出して圧縮し、当該圧縮キャッシュデータを生成する第１の制御部と、
前記第１の制御部で生成した圧縮キャッシュデータを不揮発性メモリに書き込む第２の制御部と、
を備えることを特徴とするストレージ制御装置。
（付記２）
前記第１の制御部は、前記第２の制御部が前記圧縮キャッシュデータを書き込むまでの間に前記キャッシュデータの圧縮を行う、ことを特徴とする付記１記載のストレージ制御装置。
前記第１の制御部は、前記第２の制御部が前記圧縮キャッシュデータを書き込むまでの間に前記キャッシュデータの圧縮を行う、ことを特徴とする付記１記載のストレージ制御装置。
（付記３）
前記第１の制御部は、前記第２の制御部を含むように構成されている、ことを特徴とする付記１又は２記載のストレージ制御装置。
前記第１の制御部は、前記第２の制御部を含むように構成されている、ことを特徴とする付記１又は２記載のストレージ制御装置。
（付記４）
電源供給が遮断された場合、キャシュメモリに保存するキャッシュデータを不揮発性メモリに退避させるストレージ制御装置のキャッシュデータ退避方法であって、
キャッシュデータの退避指示に基づいて、前記キャッシュメモリに保存するキャッシュデータを読み出すステップと、
前記読み出したキャシュデータを圧縮し、圧縮キャッシュデータを生成するステップと、
前記生成した圧縮キャッシュデータを不揮発性メモリに書き込むステップと、
を有することを特徴とするストレージ制御装置のキャッシュデータ退避方法。
電源供給が遮断された場合、キャシュメモリに保存するキャッシュデータを不揮発性メモリに退避させるストレージ制御装置のキャッシュデータ退避方法であって、
キャッシュデータの退避指示に基づいて、前記キャッシュメモリに保存するキャッシュデータを読み出すステップと、
前記読み出したキャシュデータを圧縮し、圧縮キャッシュデータを生成するステップと、
前記生成した圧縮キャッシュデータを不揮発性メモリに書き込むステップと、
を有することを特徴とするストレージ制御装置のキャッシュデータ退避方法。
本発明は、電源供給が遮断された場合に、キャシュメモリに格納するキャッシュデータを退避させるストレージ装置等に広く適用可能である。
１・・・ディスクアレイコントローラ
１０・・・２次電池の電力供給範囲
１１・・・ＣＰＵ
１２・・・キャッシュデータ圧縮部
１３・・・キャッシュ
１４・・・不揮発性メモリコントローラ
１５・・・不揮発性メモリ
１６・・・プログラム格納メモリ
１７・・・２次電池
１０・・・２次電池の電力供給範囲
１１・・・ＣＰＵ
１２・・・キャッシュデータ圧縮部
１３・・・キャッシュ
１４・・・不揮発性メモリコントローラ
１５・・・不揮発性メモリ
１６・・・プログラム格納メモリ
１７・・・２次電池
Claims (4)
- 電源供給が遮断された場合、キャシュメモリに保存するキャッシュデータを不揮発性メモリに退避させるストレージ制御装置であって、
キャッシュデータの退避指示に基づいて、前記キャッシュメモリに保存するキャッシュデータを読み出して圧縮し、当該圧縮キャッシュデータを生成する第１の制御部と、
前記第１の制御部で生成した圧縮キャッシュデータを不揮発性メモリに書き込む第２の制御部と、
を備えることを特徴とするストレージ制御装置。 - 前記第１の制御部は、前記第２の制御部が前記圧縮キャッシュデータを書き込むまでの間に前記キャッシュデータの圧縮を行う、ことを特徴とする請求項１記載のストレージ制御装置。
- 前記第１の制御部は、前記第２の制御部を含むように構成されている、ことを特徴とする請求項１又は２記載のストレージ制御装置。
- 電源供給が遮断された場合、キャシュメモリに保存するキャッシュデータを不揮発性メモリに退避させるストレージ制御装置のキャッシュデータ退避方法であって、
キャッシュデータの退避指示に基づいて、前記キャッシュメモリに保存するキャッシュデータを読み出すステップと、
前記読み出したキャシュデータを圧縮し、圧縮キャッシュデータを生成するステップと、
前記生成した圧縮キャッシュデータを不揮発性メモリに書き込むステップと、
を有することを特徴とするストレージ制御装置のキャッシュデータ退避方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011024953A JP2012164194A (ja) | 2011-02-08 | 2011-02-08 | ストレージ制御装置及びストレージ制御装置のキャッシュデータ退避方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011024953A JP2012164194A (ja) | 2011-02-08 | 2011-02-08 | ストレージ制御装置及びストレージ制御装置のキャッシュデータ退避方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012164194A true JP2012164194A (ja) | 2012-08-30 |
Family
ID=46843518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011024953A Pending JP2012164194A (ja) | 2011-02-08 | 2011-02-08 | ストレージ制御装置及びストレージ制御装置のキャッシュデータ退避方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012164194A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014192113A1 (ja) * | 2013-05-30 | 2014-12-04 | 株式会社日立製作所 | ストレージシステム及びデータバックアップ方法 |
| US12282421B2 (en) | 2023-02-28 | 2025-04-22 | Samsung Electronics Co., Ltd. | Method and apparatus for managing memory of storage system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11242631A (ja) * | 1998-02-26 | 1999-09-07 | Toshiba Corp | コンピュータシステムおよび同システムにおけるデータ保存／復元方法 |
| JP2000298621A (ja) * | 1999-04-14 | 2000-10-24 | Nec Eng Ltd | 磁気ディスク装置 |
| JP2008192028A (ja) * | 2007-02-07 | 2008-08-21 | Hitachi Ltd | ストレージ制御装置及びデータ管理方法 |
-
2011
- 2011-02-08 JP JP2011024953A patent/JP2012164194A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11242631A (ja) * | 1998-02-26 | 1999-09-07 | Toshiba Corp | コンピュータシステムおよび同システムにおけるデータ保存／復元方法 |
| JP2000298621A (ja) * | 1999-04-14 | 2000-10-24 | Nec Eng Ltd | 磁気ディスク装置 |
| JP2008192028A (ja) * | 2007-02-07 | 2008-08-21 | Hitachi Ltd | ストレージ制御装置及びデータ管理方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014192113A1 (ja) * | 2013-05-30 | 2014-12-04 | 株式会社日立製作所 | ストレージシステム及びデータバックアップ方法 |
| US9201601B2 (en) | 2013-05-30 | 2015-12-01 | Hitachi, Ltd. | Reducing required battery capacity for data backup in a storage system with multiple controllers |
| JP5963228B2 (ja) * | 2013-05-30 | 2016-08-03 | 株式会社日立製作所 | ストレージシステム及びデータバックアップ方法 |
| US12282421B2 (en) | 2023-02-28 | 2025-04-22 | Samsung Electronics Co., Ltd. | Method and apparatus for managing memory of storage system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130073812A1 (en) | Cache memory device, processor, and information processing apparatus | |
| JP2019159802A (ja) | 記憶装置の電力制御方法および記憶装置 | |
| CN113467712A (zh) | 用于固态驱动器的缓冲区优化 | |
| JP2010250512A5 (ja) | ||
| US9170887B2 (en) | Memory system and controlling method of memory system | |
| KR20070118533A (ko) | 불휘발성 메모리 | |
| CN103543815A (zh) | 信息处理设备和信息处理方法 | |
| CN104750227A (zh) | 休眠唤醒方法及电子装置 | |
| CN105760311A (zh) | trim命令响应方法和系统及操作系统 | |
| US20170269870A1 (en) | Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method | |
| JP4829370B1 (ja) | メモリ制御装置、メモリ装置および停止制御方法 | |
| US20150074330A1 (en) | Memory device, information-processing device and information-processing method | |
| US20110191553A1 (en) | Data Storage Control Apparatus and Data Storage Control Method | |
| KR102116984B1 (ko) | 메모리 스왑 오퍼레이션 제어 방법 및 이를 적용하는 데이터 처리 시스템 | |
| US9875051B2 (en) | Memory system that controls power state of buffer memory | |
| JP2012164194A (ja) | ストレージ制御装置及びストレージ制御装置のキャッシュデータ退避方法 | |
| JP6640776B2 (ja) | メモリシステム | |
| US20130073794A1 (en) | Memory system and control method thereof | |
| CN101727361A (zh) | 一种终端产品版本存储的方法与系统 | |
| CN113986001B (zh) | 芯片及控制方法 | |
| US9471227B2 (en) | Implementing enhanced performance with read before write to phase change memory to avoid write cancellations | |
| US20160210072A1 (en) | Controller and memory system | |
| US10846019B2 (en) | Semiconductor device | |
| JP2012022479A (ja) | マイクロコントローラ及びその制御方法 | |
| JP5521477B2 (ja) | メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130815 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140402 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141003 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141014 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20141205 |