JP2012160048A

JP2012160048A - 電源回路とその制御方法及び電子機器

Info

Publication number: JP2012160048A
Application number: JP2011019607A
Authority: JP
Inventors: Ippei Noda; 一平野田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2011-02-01
Filing date: 2011-02-01
Publication date: 2012-08-23
Also published as: US20120194149A1

Abstract

【課題】消費電流やチップサイズを増加させることなく寄生ＩＲ降下による電圧誤差を低減してＣＰＵなどの負荷に高精度な安定した電圧を供給する。
【解決手段】所定の基準電圧を発生して出力する基準電圧回路と、電源回路の負荷の電源側端子電圧に対応した電圧を発生して出力する負荷電圧検出手段と、負荷電圧検出手段の出力電圧と基準電圧回路の出力電圧との差電圧を発生して出力する誤差増幅器と、誤差増幅器からの差電圧に基づいて電源回路の出力電圧を一定電圧に制御する制御回路を備えた電源回路において、基準電圧回路は、負荷の接地側端子電圧を検出して、検出された負荷の接地側端子電圧に基づいて基準電圧回路の基準電圧を発生し、制御回路は、負荷の電源側端子と接地側端子との間の電圧を所定の電圧に制御する。
【選択図】図１

Description

本発明は、ＣＰＵなどの負荷に高精度な電圧を供給する電源回路に関し、特に消費電流やチップサイズを増加させることなく、寄生抵抗に電流が流れるときに発生する誘起電圧による低下（以下、「寄生ＩＲ降下」という。）による電圧誤差を低減することができるリモートセンス方式の電源回路とその制御方法、及び上記電源回路を用いた電子機器に関する。

近年、環境問題に対する配慮から電気機器の省電力化が求められている。さらに、携帯機器においては多様なアプリケーションが搭載されるようになってきており、大電流出力、低電圧出力に対応可能な電源回路が要求されている。また、電源回路の出力に接続されるＣＰＵなどの負荷回路は、微細化が進むことで動作保証電圧の範囲が小さくなり、これまで以上に出力電圧変動の小さな電源回路が要求されている。

図６は従来技術に係る電源回路４の構成を示す回路図である。図６において、電源回路４は、基準電圧ＶＲＥＦを所定の分圧比で分圧する分圧抵抗Ｒ１，Ｒ２と、電圧Ｖｒ，Ｖｆ間の誤差電圧を検出する誤差増幅器ＯＰ１と、スイッチングトランジスタＳＷ１と、電流源Ｉｒ１と、出力電圧ＶＯＵＴを所定の分圧比で分圧する分圧抵抗Ｒ３，Ｒ４とを備え、出力端子Ｔ１はＣＰＵなどの負荷回路１０に接続されている。当上記電源回路４は、出力電圧ＶＯＵＴが所定の電圧になるように制御されて動作する。従って、電源回路４の出力端子Ｔ１と負荷回路１０との間の寄生抵抗Ｒｐ、もしくは、負荷回路１０の接地側端子と接地（グランド）との間の寄生抵抗Ｒｍによる「寄生ＩＲ降下」が発生し、負荷回路１０の両端電圧Ｖｃｐｕは次式で表される。

［数１］
Ｖｃｐｕ＝Ｖｏｕｔ−（Ｉｃｐｕ×Ｒｐ）−Ｉｃｐｕ×Ｒｍ（１）

ここで、式（１）の右辺第２項と第３項が負荷回路１０の電圧誤差となる。負荷回路１０の電流が増大するとその影響は大きくなるため誤動作を引き起こす可能性が高まる。

「寄生ＩＲ降下」の影響を低減して電圧精度を向上することが可能な従来技術が特許文献１において開示されている。特許文献１に開示された従来技術においては、リモートセンス方式を採用することで上記電圧誤差を低減することができる。

しかしながら、差動演算増幅器で構成される誤差増幅器ＯＰ１がＤＣ−ＤＣコンバータの負帰還回路に直列に接続されるため、負帰還の周波数特性を劣化させる。また、誤差増幅器ＯＰ１による消費電流の増加、及びチップサイズの増大を招くため、特に携帯機器用の電源回路には適切ではないという問題点があった。

本発明の目的は以上の問題点を解決し、消費電流やチップサイズを増加させることなく寄生ＩＲ降下による電圧誤差を低減して、ＣＰＵなどの負荷に高精度な安定した電圧を供給することができる電源回路を提供することにある。

第１の発明に係る電源回路は、
所定の基準電圧を発生して出力する基準電圧回路と、
電源回路の負荷の電源側端子電圧に対応した電圧を発生して出力する負荷電圧検出手段と、
上記負荷電圧検出手段の出力電圧と上記基準電圧回路の出力電圧との差電圧を発生して出力する誤差増幅器と、
上記誤差増幅器からの差電圧に基づいて上記電源回路の出力電圧を一定電圧に制御する制御回路を備えた電源回路において、
上記基準電圧回路は、上記負荷の接地側端子電圧を検出して、上記検出された負荷の接地側端子電圧に基づいて上記基準電圧回路の基準電圧を発生し、
上記制御回路は、上記負荷の電源側端子と接地側端子との間の電圧を所定の電圧に制御することを特徴とする。

上記電源回路において、上記基準電圧回路は、上記検出された負荷の接地側端子電圧を基準として所定の基準電圧源電圧を調整することにより、上記基準電圧を発生することを特徴とする。

また、上記電源回路において、上記基準電圧回路は、上記検出された負荷の接地側端子電圧を基準として所定の基準電圧源電圧を２つの抵抗で分圧することにより、上記基準電圧を発生することを特徴とする。

さらに、上記電源回路において、上記負荷電圧検出手段は、上記電源回路の出力電圧を出力することを特徴とする。

またさらに、上記電源回路において、上記負荷電圧検出手段は、上記電源回路の負荷の電源側端子電圧に比例した電圧を発生して出力することを特徴とする。

ここで、上記負荷電圧検出手段は、上記電源回路の負荷の電源側端子電圧を２つの抵抗で分圧することにより上記電源回路の負荷の電源側端子電圧に比例した電圧を発生して出力することを特徴とする。

また、上記電源回路において、上記基準電圧回路の２つの抵抗の抵抗比と、上記負荷電圧検出手段の２つの抵抗の抵抗比とが等しくなるように設定されることを特徴とする。

さらに、上記電源回路において、上記基準電圧回路の出力電圧を出力する端子と上記電源回路の接地との間にコンデンサをさらに備えることを特徴とする。

またさらに、上記電源回路において、上記電源回路はリニアレギュレータであることを特徴とする。

またさらに、上記電源回路において、上記電源回路はスイッチングレギュレータであることを特徴とする。

第２の発明に係る電源回路の制御方法は、
所定の基準電圧を発生して出力する基準電圧回路と、
電源回路の負荷の電源側端子電圧に対応した電圧を発生して出力する負荷電圧検出手段と、
上記負荷電圧検出手段の出力電圧と上記基準電圧回路の出力電圧との差電圧を発生して出力する誤差増幅器と、
上記誤差増幅器からの差電圧に基づいて上記電源回路の出力電圧を一定電圧に制御する制御回路を備えた電源回路の制御方法において、
上記基準電圧回路が、上記負荷の接地側端子電圧を検出して、上記検出された負荷の接地側端子電圧に基づいて上記基準電圧回路の基準電圧を発生するステップと、
上記制御回路が、上記負荷の電源側端子と接地側端子との間の電圧を所定の電圧に制御するステップとを含むことを特徴とする。

第３の発明に係る電子機器は、上記電源回路を備えたことを特徴とする。

従って、本発明に係る電源回路とその制御方法並びに上記電源回路を用いた電子機器によれば、消費電流やチップサイズを増加させることなく寄生ＩＲ降下による電圧誤差を低減して、ＣＰＵなどの負荷回路に高精度な安定した電圧を供給することが可能となる。また、コンデンサをさらに備えることで、負荷の接地側に発生するグランドノイズや負荷とその接地側端子までの間に混入する高周波ノイズによる電源回路への電圧誤差を低減することができる。さらに、電源回路をスイッチングレギュレータとすることで、大電流で低電圧出力の用途に採用されやすいスイッチングレギュレータにおいて寄生ＩＲ降下による電圧誤差を低減できる効果が極めて高い。

本発明の第１の実施形態に係る電源回路１の構成を示す回路図である。本発明の第１の実施形態の変形例に係る電源回路１ａの構成を示す回路図である。本発明の第２の実施形態に係る電源回路２の構成を示す回路図である。本発明の第２の実施形態の変形例に係る電源回路２ａの構成を示す回路図である。本発明の第３の実施形態に係る電源回路３の構成を示す回路図である。従来技術に係る電源回路４の構成を示す回路図である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

第１の実施形態．
図１は本発明の第１の実施形態に係る、リニアレギュレータを用いた電源回路１の構成を示す回路図である。図１において、電源回路１は、
（ａ）基準電圧ＶＲＥＦ（基準電圧源電圧）を出力する基準電圧源（電源回路１の外部回路であってもよい。）と、分圧抵抗Ｒｒ１，Ｒｒ２と、例えばＣＰＵである負荷回路１０の接地側端子に接続され当上記接地電圧ＶＭを検出する接地電圧検出端子Ｔ３とからなり、接地電圧ＶＭを基準として基準電圧ＶＲＥＦを分圧抵抗Ｒｒ１，Ｒｒ２で分圧してなる基準検出電圧Ｖｒを発生して出力する基準電圧回路と、
（ｂ）負荷回路１０の電源側端子に接続され負荷電圧ＶＰを検出する負荷電圧検出端子Ｔ２と、上記負荷電圧ＶＰを分圧する分圧抵抗Ｒｆ３，Ｒｆ４とからなり、分圧された負荷検出電圧Ｖｆを出力する負荷電圧検出回路と、
（ｃ）反転入力端子に入力される基準検出電圧Ｖｒと、非反転入力端子に入力される負荷検出電圧Ｖｆとの誤差電圧Ｖｅを検出して出力する、例えば差動演算増幅器にてなる誤差増幅器ＯＰ１と、
（ｄ）互いに直列に接続されたスイッチングトランジスタＳＷ１と電流源Ｉｒ１と出力端子Ｔ１とからなり、誤差電圧Ｖｅに基づいて出力電圧ＶＯＵＴを一定電圧に制御して制御回路ＣＴＲＬ１とを備えて構成される。

ここで、基準電圧回路は、接地電圧ＶＭを基準として基準電圧ＶＲＥＦを分圧抵抗Ｒｒ１，Ｒｒ２で分圧してなる基準検出電圧Ｖｒを発生して出力する。基準電圧ＶＲＥＦを一定すれば、基準電圧回路は、接地電圧ＶＭに基づいて基準検出電圧Ｖｒを調整している。また、負荷電圧検出回路は、負荷電圧ＶＰを分圧抵抗Ｒｆ３，Ｒｆ４により分圧することにより、負荷電圧ＶＰに比例する負荷検出電圧Ｖｆを発生して出力しているが、本発明はこれに限らず、負荷電圧ＶＰに対応する負荷検出電圧Ｖｆ（例えば、負荷電圧ＶＰが上昇すれば負荷検出電圧Ｖｆが上昇する一方、負荷電圧ＶＰが下降すれば負荷検出電圧Ｖｆが下降すればよい。すなわち、非線形特性を有しても良い。）
を発生して出力してもよい。

図１において、負荷回路１０の両端電圧をＶｃｐｕ、出力端子ＶＯＵＴと負荷回路１０の電源側端子までの寄生抵抗をＲｐ、負荷回路１０と接地の間の寄生抵抗をＲｍ、負荷回路１０に流れる電流をＩｃｐｕとすると、誤差増幅器ＯＰ１に入力される電圧Ｖｒ，Ｖｆはそれぞれ次式で表される。

［数２］
Ｖｒ
＝Ｒｒ２／（Ｒｒ１＋Ｒｒ２）×（ＶＲＥＦ−Ｉｃｐｕ×Ｒｍ）＋Ｉｃｐｕ×Ｒｍ
（２）
［数３］
Ｖｆ＝Ｒｆ４／（Ｒｆ３＋Ｒｆ４）×ＶＰ（３）

電源回路１は誤差増幅器ＯＰ１の反転入力端子の電圧Ｖｒと非反転入力端子の電圧Ｖｆが等しくなるように制御するため、次式が成立する。

［数４］
Ｖｒ＝Ｖｆ（４）

また、負荷回路１０の両端電圧Ｖｃｐｕは次式で表される。

［数５］
Ｖｃｐｕ＝ＶＰ−Ｉｃｐｕ×Ｒｍ（５）

さらに、各抵抗の抵抗値について、Ｒｒ１：Ｒｒ２＝Ｒｆ４：Ｒｆ３となるように抵抗値を設定して、
［数６］
Ｒｒ１／（Ｒｒ１＋Ｒｒ２）＝Ｒｆ４／（Ｒｆ３＋Ｒｆ４）＝β０（６）
とおくと、式（２）〜（６）から次式を得る。

［数７］
Ｖｃｐｕ＝（１−β０）／β０×ＶＲＥＦ（７）

式（６）において、パラメータβ０及びＶＲＥＦは電源回路１において任意に設定することができ、右辺はパラメータＩｃｐｕ、Ｒｍ、及びＲｐの値に影響されないため、負荷回路１０に印加される負荷電圧Ｖｃｐｕは寄生ＩＲ降下による電圧誤差がなく所望の電圧となる。さらに、負荷電圧検出回路は従来技術と同様に、端子Ｔ２と抵抗Ｒｆ３、Ｒｆ４とで構成され、接地電圧検出回路は端子Ｔ３を介して基準電圧回路に作用するため、電源回路１の負帰還に影響することはない。また、従来回路と比較して異なるのは端子Ｔ２と端子Ｔ３が追加されただけであり、消費電流の増加やチップサイズの増大はない。

以上説明したように、本実施形態によれば、消費電流やチップサイズを増加させることなく寄生ＩＲ降下による電圧誤差を低減して、ＣＰＵなどの負荷回路１０に高精度な安定した電圧を供給することが可能となる。

第１の実施形態の変形例．
図２は本発明の第１の実施形態の変形例に係る電源回路１ａの構成を示す回路図である。第１の実施形態の変形例に係る電源回路１ａは、図１の電源回路１に比較して、端子Ｔ２及び抵抗Ｒｆ３，Ｒｆ４を削除して、端子Ｔ１の出力電圧ＶＯＵＴをそのまま負荷検出電圧Ｖｆとしたことを特徴とする。このように寄生抵抗Ｒｐは考慮されないが、寄生抵抗Ｒｍを考慮して、図１の電源回路１と同様に、消費電流やチップサイズを増加させることなく寄生ＩＲ降下による電圧誤差を低減して、ＣＰＵなどの負荷回路１０に高精度な安定した電圧を供給することが可能となる。

第２の実施形態．
図３は本発明の第２の実施形態に係る電源回路２の構成を示す回路図である。第２の実施形態に係る電源回路２は、図１の電源回路２と比較して、基準電圧Ｖｒの発生接続点である、抵抗Ｒｒ１，Ｒｒ２の接続点と接地との間にコンデンサＣｐを接続したことである。例えばＣＰＵなどの負荷回路１０の接地側端子で発生するグランドノイズや負荷回路１０と端子Ｔ３までの間に混入する高周波ノイズによって電源回路１の基準電圧Ｖｒが変動すると、電源回路１の出力端子Ｔ１の出力電圧ＶＯＵＴにもノイズが重畳され、電圧Ｖｃｐｕに誤差が発生する。そこで、コンデンサＣｐを接続することで端子Ｔ３から混入するノイズを抵抗Ｒｒ２とコンデンサＣｐで構成されるローパスフィルタで除去して、電圧Ｖｃｐｕに発生する誤差を低減することができる。

第２の実施形態の変形例．
図４は本発明の第２の実施形態の変形例に係る電源回路２ａの構成を示す回路図である。第２の実施形態の変形例に係る電源回路２ａは、図３の電源回路２に比較して、端子Ｔ２及び抵抗Ｒｆ３，Ｒｆ４を削除して、端子Ｔ１の出力電圧ＶＯＵＴをそのまま負荷検出電圧Ｖｆとしたことを特徴とする。このように寄生抵抗Ｒｐは考慮されないが、寄生抵抗Ｒｍを考慮して、図３の電源回路２と同様に、消費電流やチップサイズを増加させることなく寄生ＩＲ降下による電圧誤差を低減して、ＣＰＵなどの負荷回路１０に高精度な安定した電圧を供給することが可能となる。

第３の実施形態．
図５は本発明の第３の実施形態に係る電源回路３の構成を示す回路図である。第３の実施形態に係る電源回路３は、図１の電源回路１に比較して、リニアレギュレータの電源回路を、降圧型のスイッチングレギュレータの電源回路としたことを特徴としている。当該スイッチングレギュレータの制御回路は、クロック発生器１１と、ＳＲ型フリップフロップ１２と、インバータ１３と、スイッチングトランジスタＳＷ１，ＳＷ２からなるＣＭＯＳ回路と、電流検出器１４と、電流／電圧変換器（以下、Ｉ／Ｖ変換器という。）１５と、誤差増幅器ＯＰ２とを備えて構成される。なお、端子Ｔ１と寄生抵抗Ｒｐとの間に、インダクタＬ１及びコンデンサＣ１からなる高周波除去および平滑用ローパスフィルタを挿入した。

ここで、スイッチングレギュレータの動作について以下に説明する。図５において、基準検出電圧Ｖｒと負荷検出電圧Ｖｆの間の誤差電圧Ｖｅを、インダクタＬ１に流れる電流をＩ／Ｖ変換器１５によりＩ／Ｖ変換した電圧と比較し、その比較出力電圧はフリップフロップ１２のリセット端子に入力される。フリップフロップ１２はクロック発生器１１から出力される一定周波数のクロックでセットされ、フリップフロップ１２の出力信号によってスイッチングトランジスタＳＷ１とＳＷ２が一定の周期内で相補的にオンする。基準検出電圧Ｖｒよりも負荷検出電圧Ｖｆが低いときはスイッチングトランジスタＳＷ１のオン時間が長くなり、基準検出電圧Ｖｒよりも負荷検出電圧Ｖｆの電圧が高いときはスイッチングトランジスタＳＷ２のオン時間が長くなるよう制御することで、電圧ＶｒとＶｆが等しくなるように動作し、負荷電圧Ｖｃｐｕは所定の電圧となる。

スイッチングレギュレータはインダクタへのエネルギーの充放電を繰り返して出力に電流を供給するため、リニアレギュレータよりも高い効率で電圧を変換できる。よって、大電流で低電圧出力の用途に採用されやすく、寄生ＩＲ降下による電圧誤差を低減できる効果が極めて高い。

なお、図５において、図３及び図４と同様にコンデンサＣｐをさらに備えてもよい。

以上の各実施形態において、電源回路１，１ａ，２，２ａ，３について説明したが、本発明はこれに限らず、これらの各電源回路１，１ａ，２，２ａ，３を備えた電子機器を構成してもよい。ここで、負荷回路１０は電子機器本体の回路であり、電子機器は例えば携帯電話機、携帯無線端末装置、パーソナルコンピュータなどを含む。

以上詳述したように、本発明に係る電源回路とその制御方法並びに上記電源回路を用いた電子機器によれば、消費電流やチップサイズを増加させることなく寄生ＩＲ降下による電圧誤差を低減して、ＣＰＵなどの負荷回路に高精度な安定した電圧を供給することが可能となる。また、コンデンサをさらに備えることで、負荷の接地側に発生するグランドノイズや負荷とその接地側端子までの間に混入する高周波ノイズによる電源回路への電圧誤差を低減することができる。さらに、電源回路をスイッチングレギュレータとすることで、大電流で低電圧出力の用途に採用されやすいスイッチングレギュレータにおいて寄生ＩＲ降下による電圧誤差を低減できる効果が極めて高い。

１，２，３…電源回路、
１０…負荷回路、
１１…クロック発生器、
１２…ＳＲ型フリップフロップ、
１３…インバータ、
１４…電流検出器、
１５…Ｉ／Ｖ変換器、
２０…ローパスフィルタ、
Ｃｐ，Ｃ１…コンデンサ、
ＣＴＲＬ１，ＣＴＲＬ１ａ…制御回路、
Ｉｒ１…電流源、
Ｌ１…インダクタ、
ＯＰ１，ＯＰ２…誤差増幅器、
Ｒｐ，Ｒｍ…寄生抵抗、
ＳＷ１…スイッチングトランジスタ、
Ｒｒ１，Ｒｒ２，Ｒｆ３，Ｒｆ４…抵抗、
ＶＲＥＦ…基準電圧、
Ｔ１，Ｔ２，Ｔ３…端子。

特開２０１０−２２０４５４号公報

Claims

所定の基準電圧を発生して出力する基準電圧回路と、
電源回路の負荷の電源側端子電圧に対応した電圧を発生して出力する負荷電圧検出手段と、
上記負荷電圧検出手段の出力電圧と上記基準電圧回路の出力電圧との差電圧を発生して出力する誤差増幅器と、
上記誤差増幅器からの差電圧に基づいて上記電源回路の出力電圧を一定電圧に制御する制御回路を備えた電源回路において、
上記基準電圧回路は、上記負荷の接地側端子電圧を検出して、上記検出された負荷の接地側端子電圧に基づいて上記基準電圧回路の基準電圧を発生し、
上記制御回路は、上記負荷の電源側端子と接地側端子との間の電圧を所定の電圧に制御することを特徴とする電源回路。
上記基準電圧回路は、上記検出された負荷の接地側端子電圧を基準として所定の基準電圧源電圧を調整することにより、上記基準電圧を発生することを特徴とする請求項１記載の電源回路。
上記基準電圧回路は、上記検出された負荷の接地側端子電圧を基準として所定の基準電圧源電圧を２つの抵抗で分圧することにより、上記基準電圧を発生することを特徴とする請求項２記載の電源回路。
上記負荷電圧検出手段は、上記電源回路の出力電圧を出力することを特徴とする請求項１から３のうちのいずれか１つに記載の電源回路。
上記負荷電圧検出手段は、上記電源回路の負荷の電源側端子電圧に比例した電圧を発生して出力することを特徴とする請求項１から３のうちのいずれか１つに記載の電源回路。
上記負荷電圧検出手段は、上記電源回路の負荷の電源側端子電圧を２つの抵抗で分圧することにより上記電源回路の負荷の電源側端子電圧に比例した電圧を発生して出力することを特徴とする請求項５記載の電源回路。
上記基準電圧回路の２つの抵抗の抵抗比と、上記負荷電圧検出手段の２つの抵抗の抵抗比とが等しくなるように設定されることを特徴とする請求項６記載の電源回路。
上記基準電圧回路の出力電圧を出力する端子と上記電源回路の接地との間にコンデンサをさらに備えることを特徴とする請求項１から７のうちのいずれか１つに記載の電源回路。
上記電源回路はリニアレギュレータであることを特徴とする請求項１から８のうちのいずれか１つに記載の電源回路。
上記電源回路はスイッチングレギュレータであることを特徴とする請求項１から８のうちのいずれか１つに記載の電源回路。
所定の基準電圧を発生して出力する基準電圧回路と、
電源回路の負荷の電源側端子電圧に対応した電圧を発生して出力する負荷電圧検出手段と、
上記負荷電圧検出手段の出力電圧と上記基準電圧回路の出力電圧との差電圧を発生して出力する誤差増幅器と、
上記誤差増幅器からの差電圧に基づいて上記電源回路の出力電圧を一定電圧に制御する制御回路を備えた電源回路の制御方法において、
上記基準電圧回路が、上記負荷の接地側端子電圧を検出して、上記検出された負荷の接地側端子電圧に基づいて上記基準電圧回路の基準電圧を発生するステップと、
上記制御回路が、上記負荷の電源側端子と接地側端子との間の電圧を所定の電圧に制御するステップとを含むことを特徴とする電源回路の制御方法。
請求項１から１０のうちのいずれか１つに記載の電源回路を備えたことを特徴とする電子機器。