JP2012150645A

JP2012150645A - Semiconductor circuit

Info

Publication number: JP2012150645A
Application number: JP2011008720A
Authority: JP
Inventors: Shun Okada; 俊岡田
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2011-01-19
Filing date: 2011-01-19
Publication date: 2012-08-09

Abstract

【課題】ノーマルモードとスタンバイモードとの切替が、外部容量を必要とせず、レギュレータの出力電圧を安定できる半導体装置を提供することを課題とする。
【解決手段】回路の動作がノーマルモードとスタンバイモードを有し、ノーマルモードを設定する信号の入力とスタンバイモードを設定する信号の入力とで各々独立して一定の電圧を発生する電圧発生回路を備え、ノーマルモードを設定、および解除する信号に対し、すくなくともスタンバイモードを設定する信号を遅延させる遅延回路を具備することを特徴とする。
【選択図】図１An object of the present invention is to provide a semiconductor device in which switching between a normal mode and a standby mode does not require an external capacitor and the output voltage of a regulator can be stabilized.
A voltage generating circuit that has a normal mode and a standby mode and that generates a constant voltage independently by an input of a signal for setting the normal mode and an input of a signal for setting the standby mode. And a delay circuit for delaying at least a signal for setting the standby mode with respect to a signal for setting and canceling the normal mode.
[Selection] Figure 1

Description

本発明は、スタンバイモードとスリープモードを有する半導体回路に関する。 The present invention relates to a semiconductor circuit having a standby mode and a sleep mode.

半導体回路は通常、消費電力が少なくなることを求められる。近年では代表的に、携帯電話などのように、持ち運びして利用される電子装置（いわゆるモバイル装置）に使用する半導体回路に、低消費電流が求められている。特に、回路が活性化するノーマルモードと非活性化するスタンバイモードを有し、半導体回路をスタンバイ(スリープ)モードに設定した場合の消費電流は、極力抑えるように半導体回路設計を行う必要がある。 Semiconductor circuits are usually required to consume less power. In recent years, as a typical example, a semiconductor circuit used in an electronic device (so-called mobile device) that is carried and used, such as a mobile phone, is required to have low current consumption. In particular, it is necessary to design a semiconductor circuit so as to suppress current consumption as much as possible when a normal mode in which the circuit is activated and a standby mode in which the circuit is deactivated are set and the semiconductor circuit is set to a standby (sleep) mode.

このような設計に関し、内部電圧発生回路(以下：レギュレータ)の低消費電力について説明する。レギュレータとはICチップの外部電源を1端子のみで、内部に必要な電圧を供給する回路である。レギュレータが無い場合は、チップの外部端子に複数の外部電源を用意する必要がある。 Regarding such a design, the low power consumption of an internal voltage generation circuit (hereinafter referred to as a regulator) will be described. A regulator is a circuit that supplies the necessary voltage inside the IC chip with only one external power supply. When there is no regulator, it is necessary to prepare a plurality of external power supplies at the external terminals of the chip.

図５は、ノーマルモードとスタンバイモードを有する一般的なレギュレータの例を示した説明図である。図で、回路の活性化信号Ampenは、ノーマルモードとスタンバイモードを選択する信号で、活性化信号Ampenに応じ、ノーマルモード信号Ampactenか、スタンバイ信号Ampstnen（スリープモード）が選択され活性化された出力となる。図５（ｂ）に示すように、活性化信号Ampenを、バッファとしてインバータを２段（Ｉｎｖ２、Ｉｎｖ３）、あるいは１段（Ｉｎｖ１）通すことでノーマルモード信号Ampactenか、スタンバイ信号Ampstnenかを選択し、出力される。 FIG. 5 is an explanatory diagram showing an example of a general regulator having a normal mode and a standby mode. In the figure, the circuit activation signal Ampen is a signal for selecting the normal mode and the standby mode, and the normal mode signal Ampacten or the standby signal Ampstnen (sleep mode) is selected and activated according to the activation signal Ampen. It becomes. As shown in FIG. 5B, the normal mode signal Ampacten or the standby signal Ampstnen is selected by passing the activation signal Ampen as a buffer through two stages of inverters (Inv2, Inv3) or one stage (Inv1). Is output.

ノーマルモードが選択されると、差動増幅器ＡＭＰ１、ＰチャンネルトランジスタＰ１１、Ｐ１２、位相補償回路ＲＣ１、抵抗Ｒ１、Ｒ２で構成される回路が動作する。ＡＭＰ１の正入力には、リファレンス電圧が入力されている。ＡＭＰ１の出力は、Ｐ１１のゲートとＰ１２のドレインに接続されている。Ｐ１１は、そのソースが電源電圧にバイアスされ、ドレインがレギュレータ出力Voutとなる。Ｐ１２のゲートはノーマルモード信号Ampactenが入力しており、スタンバイモードのときに導通（ＯＮ状態）となりドレインがソースにバイアスされている電源電圧となって、Ｐ１１を遮断（ＯＦＦ状態）する。Ｐ１１のゲート−ドレイン間には発信を防止するためのＲＣ１が接続されている。Ｐ１１のドレインにはさらに、Ｒ１、Ｒ２が直列接続しており、Ｒ２の他端子は接地され、Ｒ１、Ｒ２の間からＡＭＰ１の負入力端子に接続している。これから、Ｐ１１、Ｒ１、Ｒ２でレギュレータの温度変化等に対する補償回路を構成している。 When the normal mode is selected, a circuit composed of a differential amplifier AMP1, P channel transistors P11 and P12, a phase compensation circuit RC1, and resistors R1 and R2 operates. A reference voltage is input to the positive input of AMP1. The output of AMP1 is connected to the gate of P11 and the drain of P12. In P11, the source is biased to the power supply voltage, and the drain is the regulator output Vout. The normal mode signal Ampacten is inputted to the gate of P12, and becomes conductive (ON state) in the standby mode, and the drain becomes the power supply voltage biased to the source, and P11 is cut off (OFF state). RC1 for preventing transmission is connected between the gate and drain of P11. Furthermore, R1 and R2 are connected in series to the drain of P11, the other terminal of R2 is grounded, and is connected between R1 and R2 to the negative input terminal of AMP1. Thus, P11, R1, and R2 constitute a compensation circuit for a temperature change of the regulator.

スタンバイモードが選択されると、差動増幅器ＡＭＰ２、ＰチャンネルトランジスタＰ１３、Ｐ１４、位相補償回路ＲＣ２、抵抗Ｒ１、Ｒ２で構成される回路が動作する。ＡＭＰ１の正入力には、リファレンス電圧が入力されている。ＡＭＰ２の出力は、Ｐ１３のゲートとＰ１４のドレインに接続されている。Ｐ１３は、そのソースが電源電圧にバイアスされ、ドレインがレギュレータ出力Voutとなる。Ｐ１４のゲートはスタンバイ信号Ampstnenが入力しており、ノーマルモードのときに導通（ＯＮ状態）となりドレインがソースにバイアスされている電源電圧となって、Ｐ１３を遮断（ＯＦＦ状態）する。Ｐ１３のゲート−ドレイン間には発信を防止するためのＲＣ２が接続されている。Ｐ１３のドレインにはさらに、Ｒ１、Ｒ２が直列接続しており、Ｒ２の他端子は接地され、Ｒ１、Ｒ２の間からＡＭＰ２の負入力端子に接続している。これから、Ｐ１３、Ｒ１、Ｒ２でレギュレータの温度変化等に対する補償回路を構成している。 When the standby mode is selected, a circuit composed of the differential amplifier AMP2, the P channel transistors P13 and P14, the phase compensation circuit RC2, and the resistors R1 and R2 operates. A reference voltage is input to the positive input of AMP1. The output of AMP2 is connected to the gate of P13 and the drain of P14. The source of P13 is biased to the power supply voltage, and the drain is the regulator output Vout. The standby signal Ampstnen is inputted to the gate of P14, and becomes conductive (ON state) in the normal mode, and the drain becomes the power supply voltage biased to the source, and P13 is cut off (OFF state). RC2 for preventing transmission is connected between the gate and drain of P13. Further, R1 and R2 are connected in series to the drain of P13, the other terminal of R2 is grounded, and is connected between R1 and R2 to the negative input terminal of AMP2. Thus, P13, R1, and R2 constitute a compensation circuit for a temperature change of the regulator.

図６は、差動増幅器ＡＭＰ１、ＡＭＰ２の例を示した説明図である。図で、ＡＭＰ１では、ＮチャンネルトランジスタＮ２１とＮチャンネルトランジスタＮ２２とで差動対を成し、ＰチャンネルトランジスタＰ２１とＰチャンネルトランジスタＰ２２とで、能動負荷を構成している。ＮチャンネルトランジスタＮ２３は、定電流源を担っている。ＰチャンネルトランジスタＰ２３とＮチャンネルトランジスタＮ２４とが、ノーマルモードAmpactenが選択されるとＰ２３が遮断され、Ｎ２４が導通状態となり、能動負荷、低電流源を活性化する。スタンバイ信号Ampstnen（スリープモード）が選択されると、Ｐ２３が導通し、能動負荷Ｐ２１、Ｐ２２が遮断され、Ｎ２４が遮断状態となる。 FIG. 6 is an explanatory diagram showing an example of the differential amplifiers AMP1 and AMP2. In the figure, in AMP1, the N channel transistor N21 and the N channel transistor N22 form a differential pair, and the P channel transistor P21 and the P channel transistor P22 constitute an active load. The N-channel transistor N23 serves as a constant current source. When the normal mode Ampacten is selected, the P-channel transistor P23 and the N-channel transistor N24 are cut off, and the N24 is turned on to activate the active load and the low current source. When the standby signal Ampstnen (sleep mode) is selected, P23 is turned on, the active loads P21 and P22 are cut off, and N24 is turned off.

同様に、ＡＭＰ２では、ＮチャンネルトランジスタＮ２５とＮチャンネルトランジスタＮ２６とで差動対を成し、ＰチャンネルトランジスタＰ２４とＰチャンネルトランジスタＰ２５とで、能動負荷を構成している。ＮチャンネルトランジスタＮ２７は、定電流源を担っている。ＰチャンネルトランジスタＰ２６とＮチャンネルトランジスタＮ２８とが、スタンバイモードAmpstnenが選択されるとＰ２６が遮断され、Ｎ２８が導通状態となり、能動負荷、低電流源を活性化する。ノーマルモードの信号Ampactenが選択されると、Ｐ２６が導通し、能動負荷Ｐ２１、Ｐ２２が遮断され、Ｎ２８が遮断状態となる。 Similarly, in AMP2, the N channel transistor N25 and the N channel transistor N26 form a differential pair, and the P channel transistor P24 and the P channel transistor P25 constitute an active load. The N channel transistor N27 serves as a constant current source. When the standby mode Ampstnen is selected, the P-channel transistor P26 and the N-channel transistor N28 are cut off, the N26 is turned on, and the active load and the low current source are activated. When the normal mode signal Ampacten is selected, P26 conducts, the active loads P21 and P22 are cut off, and N28 is cut off.

以上のように、（１）ノーマルモード、（２）スタンバイ(スリープ)モードに応じてレギュレータが動作する。ノーマルモード時はVout端子の負荷電流が大きい（チップの消費電流が多い）ため、負荷電流分を供給できるように、Ｐ１１の幅Wサイズを大きく設計する。逆にスタンバイモード時は、負荷電流は小さい（チップの消費電流が少ない）ため、Ｐ１３の幅Wサイズは小さく設計する。Ｐ１１、Ｐ１３を駆動できるようにＡＭＰ１、ＡＭＰ２の消費電流を最適（ＡＭＰ１の消費電流＞ＡＭＰ２の消費電流)に設計し、チップの消費電流を抑える。同様に、ＡＭＰ１、ＡＭＰ２の定電流源を担っているトランジスタの電流も（Ｎ２３での電流＞Ｎ２７での電流）最適化している。このようにして、スタンバイ(スリープ)モードの消費電流を抑えている。 As described above, the regulator operates in accordance with (1) normal mode and (2) standby (sleep) mode. Since the load current at the Vout terminal is large in the normal mode (the chip consumes a lot of current), the width W size of P11 is designed to be large so that the load current can be supplied. Conversely, in the standby mode, since the load current is small (the chip consumes less current), the width W size of P13 is designed to be small. The current consumption of AMP1 and AMP2 is designed to be optimal (the current consumption of AMP1> the current consumption of AMP2) so that P11 and P13 can be driven, and the current consumption of the chip is suppressed. Similarly, the currents of the transistors serving as the constant current sources of AMP1 and AMP2 are also optimized (current at N23> current at N27). In this way, current consumption in the standby (sleep) mode is suppressed.

特許第４０６４６１８号公報Japanese Patent No. 4064618

以上のようにしてスタンバイ(スリープ)モードの消費電流を抑えているが、ノーマルモードとスタンバイモードとが切り替わるときに、遅延が生じ、両方のレギュレータが停止してしまうことがある。モードの切替は、図５（ｂ）で示した回路で活性化信号Ampenにより実施される。すなわち、活性化信号Ampenをバッファのインバータ２段Ｉｎｖ２、Ｉｎｖ３を経由してノーマルモード信号Ampactenを出力し、インバータ１段Ｉｎｖ１を経由してスタンバイ信号Ampstnenを出力している。 As described above, the current consumption in the standby (sleep) mode is suppressed. However, when the normal mode and the standby mode are switched, a delay occurs, and both regulators may stop. The mode switching is performed by the activation signal Ampen in the circuit shown in FIG. That is, the normal mode signal Ampacten is output from the activation signal Ampen via the buffer inverters two stages Inv2 and Inv3, and the standby signal Ampstnen is output via the inverter first stage Inv1.

図７は、活性化信号Ampen、ノーマルモード信号Ampacten、スタンバイ信号Ampstnenのタイミングチャートの一例を示した説明図である。この例では各モードはそれぞれＨレベルの信号で設定、活性化される。図７（ａ）は理想的なタイミングチャートであって、図で示したように、スタンバイモードでは、活性化信号AmpenはＬレベルで、ノーマルモード信号AmpactenはＬレベル、スタンバイ信号AmpstnenはＨレベルである。差動増幅器ＡＭＰ２が活性化され、差動増幅器ＡＭＰ１は停止している。ノーマルモードへの切り替は活性化信号AmpenをＨレベルとし、ノーマルモード信号AmpactenはＨレベル、スタンバイ信号AmpstnenはＬレベルに変わる。この場合、差動増幅器ＡＭＰ１が活性化され、差動増幅器ＡＭＰ２は停止している。さらにスタンバイモードに切り替わるときには、活性化信号
AmpenはＬレベル、ノーマルモード信号AmpactenはＬレベル、スタンバイ信号AmpstnenはＨレベルに変わる。この場合、差動増幅器ＡＭＰ２が活性化され、差動増幅器ＡＭＰ１は停止している。 FIG. 7 is an explanatory diagram showing an example of a timing chart of the activation signal Ampen, the normal mode signal Ampacten, and the standby signal Ampstnen. In this example, each mode is set and activated by an H level signal. FIG. 7A is an ideal timing chart. As shown in the figure, in the standby mode, the activation signal Ampen is L level, the normal mode signal Ampacten is L level, and the standby signal Ampstnen is H level. is there. The differential amplifier AMP2 is activated and the differential amplifier AMP1 is stopped. Switching to the normal mode changes the activation signal Ampen to the H level, the normal mode signal Ampacten changes to the H level, and the standby signal Ampstnen changes to the L level. In this case, the differential amplifier AMP1 is activated and the differential amplifier AMP2 is stopped. When switching to standby mode, the activation signal
Ampen changes to L level, normal mode signal Ampacten changes to L level, and standby signal Ampstnen changes to H level. In this case, the differential amplifier AMP2 is activated and the differential amplifier AMP1 is stopped.

このとき、図５、図６に示した回路のレイアウトの配置、配線の寄生抵抗・寄生容量により遅延が起こると、差動増幅器ＡＭＰ１、ＡＭＰ２が一瞬共に停止するタイミングが発生する。図７（ｂ）は、ノーマルモード信号Ampactenがタイミング（１）で遅延した例であり、図７（ｃ）は、スタンバイ信号Ampstnenがタイミング（２）で遅延した例である。ノーマルモード信号Ampactenがタイミング（１）で遅延した場合、図７（ｂ）に示すように、このタイミング（１）でノーマルモード信号Ampacten、スタンバイ信号Ampstnen共にＬレベルになる状態が発生する。この結果図６に示したようにＡＭＰ１のトランジスタＰ２１、Ｐ２２（Ｐ２３が導通）、Ｎ２４、ＡＭＰ２のトランジスタＰ２４、Ｐ２５（Ｐ２６が導通）、Ｎ２８が遮断され、両方の差動増幅器が停止する。また、図７（ｃ）に示すスタンバイ信号Ampstnenのタイミング（２）の遅延発生でも同様にして差動増幅器が停止する。さらに図５で示すように、このような遅延でトランジスタＰ１２、Ｐ１４が活性化し、レギュレータ出力用のＰ１１、Ｐ１３も遮断状態となる。この結果、図５の出力端子Voutの負荷電流分を供給できなくなり、出力電圧がダウンする。特に、ノーマルモード信号Ampactenがタイミング（１）で遅延した場合、負荷電流がスタンバイモードに比較して大きく、出力電圧が急激に低下する。一方、スタンバイ信号Ampstnenがタイミング（２）で遅延した場合、負荷電流がノーマルモードに比較して小さく、出力電圧はある程度安定している。一般的にノーマルモード数ｍＡに対して、スタンバイモードは数百μＡ程度の負荷電流で約１／１０である。 At this time, if a delay occurs due to the layout layout of the circuit shown in FIGS. 5 and 6 and the parasitic resistance / capacitance of the wiring, the timing at which the differential amplifiers AMP1 and AMP2 stop instantaneously occurs. FIG. 7B is an example in which the normal mode signal Ampacten is delayed at timing (1), and FIG. 7C is an example in which the standby signal Ampstnen is delayed at timing (2). When the normal mode signal Ampacten is delayed at the timing (1), as shown in FIG. 7B, a state occurs in which both the normal mode signal Ampacten and the standby signal Ampstnen are at the L level at the timing (1). As a result, as shown in FIG. 6, transistors P21 and P22 of AMP1 (P23 is conductive), N24, transistors P24 and P25 (P26 of P26 are conductive) and N28 of AMP2 are cut off, and both differential amplifiers are stopped. Further, the differential amplifier is stopped in the same manner even when a delay at the timing (2) of the standby signal Ampstnen shown in FIG. Further, as shown in FIG. 5, the transistors P12 and P14 are activated by such a delay, and the regulator outputs P11 and P13 are also cut off. As a result, the load current of the output terminal Vout in FIG. 5 cannot be supplied, and the output voltage is lowered. In particular, when the normal mode signal Ampacten is delayed at the timing (1), the load current is larger than that in the standby mode, and the output voltage rapidly decreases. On the other hand, when the standby signal Ampstnen is delayed at the timing (2), the load current is smaller than that in the normal mode, and the output voltage is stabilized to some extent. In general, the standby mode is about 1/10 with a load current of about several hundred μA with respect to the normal mode of several mA.

このような問題の対応として、図８に示すような対策が考えられる。これは、図５のレギュレータ回路の出力端子をチップの外部に出し、外部容量(数μＦ程度)を追加した回路である。これにより、ＡＭＰ１とＡＭＰ２の動作切換えタイミングで両方停止しても外部容量に溜まった電荷により一定時間Vout出力端子の出力電圧を維持できる。ただしこの方法では二つの不都合がある。
（１）半導体回路の外部に端子を用意する必要があり半導体回路のPIN数が増える。
（２）外部容量(数μＦ)をチップごとに用意する必要があり、部品のコスト増になる。
また、半導体回路の内部に容量を作成する場合は、一般的に最大数ｎＦ程度の容量が限界であるため、負荷電流に対して十分確保できていない。また、占有面積も大きくなり、十分な対策とは言えない。 As a countermeasure for such a problem, a countermeasure as shown in FIG. 8 can be considered. This is a circuit in which the output terminal of the regulator circuit of FIG. 5 is provided outside the chip and an external capacitor (about several μF) is added. Thereby, even if both are stopped at the operation switching timing of AMP1 and AMP2, the output voltage of the Vout output terminal can be maintained for a certain period of time by the charge accumulated in the external capacitor. However, this method has two disadvantages.
(1) It is necessary to prepare a terminal outside the semiconductor circuit, and the number of PINs of the semiconductor circuit increases.
(2) An external capacitor (several μF) needs to be prepared for each chip, which increases the cost of components.
In addition, when a capacitor is created inside a semiconductor circuit, a capacity of about several nF at the maximum is generally the limit, so that a sufficient load current cannot be secured. In addition, the occupied area becomes large, which is not a sufficient measure.

本発明は、このような問題を解決するものであり、ノーマルモードとスタンバイモードとの切替が、外部容量を必要とせず、レギュレータの出力電圧を安定できる半導体回路を提供することを課題とする。 An object of the present invention is to solve such a problem, and an object of the present invention is to provide a semiconductor circuit in which switching between the normal mode and the standby mode does not require an external capacitor and the output voltage of the regulator can be stabilized.

本発明は係る課題に鑑みなされたものであり、請求項１の発明は、
回路の動作がノーマルモードとスタンバイモードを有し、ノーマルモードを設定する信号の入力とスタンバイモードを設定する信号の入力とで各々独立して一定の電圧を発生する電圧発生回路を備え、ノーマルモードを設定、および解除する信号に対し、すくなくともスタンバイモードを設定する信号を遅延させる遅延回路を具備することを特徴とする半導体回路としたものである。 The present invention has been made in view of the problems, and the invention of claim 1
The circuit has a normal mode and a standby mode, and has a voltage generation circuit that independently generates a constant voltage for the input of the signal for setting the normal mode and the input of the signal for setting the standby mode. The semiconductor circuit includes a delay circuit that delays at least a signal for setting a standby mode with respect to a signal for setting and canceling.

本発明の請求項２の発明は、
回路の動作がノーマルモードとスタンバイモードを有し、ノーマルモードを設定する信号の入力とスタンバイモードを設定する信号の入力とで各々独立して一定の電圧を発生する電圧発生回路を備え、ノーマルモードを設定する信号に対し、スタンバイモードを解除す
る信号を遅延させ、スタンバイモードを設定する信号に対し、ノーマルモードを解除する信号を遅延させる遅延回路を具備することを特徴とする半導体回路としたものである。 The invention of claim 2 of the present invention
The circuit has a normal mode and a standby mode, and has a voltage generation circuit that independently generates a constant voltage for the input of the signal for setting the normal mode and the input of the signal for setting the standby mode. A semiconductor circuit comprising a delay circuit for delaying a signal for canceling the standby mode with respect to a signal for setting the standby mode and for delaying a signal for canceling the normal mode with respect to the signal for setting the standby mode It is.

本発明の半導体回路は、以上のような構成であるので、ノーマルモードとスタンバイモードとの切替が、外部容量を必要とせず、レギュレータの出力電圧が安定している半導体回路とすることができる。 Since the semiconductor circuit of the present invention is configured as described above, switching between the normal mode and the standby mode does not require an external capacitor, and a semiconductor circuit in which the output voltage of the regulator is stable can be obtained.

本発明の半導体回路の一例を示した説明図である。It is explanatory drawing which showed an example of the semiconductor circuit of this invention. 図１の例の、活性化信号Ampen、ノーマルモード信号Ampacten、スタンバイ信号Ampstnenのタイミングチャートを示した説明図である。FIG. 2 is an explanatory diagram illustrating a timing chart of an activation signal Ampen, a normal mode signal Ampacten, and a standby signal Ampstnen in the example of FIG. 1. 本発明の半導体回路の他の例を示した説明図である。It is explanatory drawing which showed the other example of the semiconductor circuit of this invention. 図３の例の、活性化信号Ampen、ノーマルモード信号Ampacten、スタンバイ信号Ampstnenのタイミングチャートを示した説明図である。FIG. 4 is an explanatory diagram showing a timing chart of an activation signal Ampen, a normal mode signal Ampacten, and a standby signal Ampstnen in the example of FIG. 3. ノーマルモードとスタンバイモードを有する一般的なレギュレータの例を示した説明図である。It is explanatory drawing which showed the example of the general regulator which has normal mode and standby mode. 図５で示した回路の、差動増幅器ＡＭＰ１、ＡＭＰ２の例を示した説明図である。FIG. 6 is an explanatory diagram showing an example of differential amplifiers AMP1 and AMP2 in the circuit shown in FIG. 図５の、活性化信号Ampen、ノーマルモード信号Ampacten、スタンバイ信号Ampstnenのタイミングチャートの一例を示した説明図である。6 is an explanatory diagram showing an example of a timing chart of an activation signal Ampen, a normal mode signal Ampacten, and a standby signal Ampstnen in FIG. 図５のレギュレータ回路の出力をチップの外部に出力し、外部容量を追加した回路である。6 is a circuit in which the output of the regulator circuit of FIG. 5 is output to the outside of the chip and an external capacitor is added.

以下本発明を実施するための形態につき説明する。 Hereinafter, modes for carrying out the present invention will be described.

本発明の半導体回路は、回路の動作がノーマルモードとスタンバイモードを有し、ノーマルモードを設定する信号の入力とスタンバイモードを設定する信号の入力とで各々独立して一定の電圧を発生する電圧発生回路を備えていることを前提とする。そして、ノーマルモードを設定、および解除する信号に対し、すくなくともスタンバイモードを設定する信号を遅延させる遅延回路を具備する。 The semiconductor circuit of the present invention has a normal operation mode and a standby mode operation, and a voltage for generating a constant voltage independently for each of a signal input for setting the normal mode and a signal input for setting the standby mode. It is assumed that a generation circuit is provided. A delay circuit is provided for delaying at least a signal for setting the standby mode with respect to a signal for setting and canceling the normal mode.

あるいは、ノーマルモードを設定する信号に対し、スタンバイモードを解除する信号を遅延させ、スタンバイモードを設定する信号に対し、ノーマルモードを解除する信号を遅延させる遅延回路を具備する。 Alternatively, a delay circuit for delaying a signal for canceling the standby mode with respect to a signal for setting the normal mode and delaying a signal for canceling the normal mode with respect to the signal for setting the standby mode is provided.

本発明の半導体回路の実施の形態を、図を用いて具体的に説明する。図１は、本発明の半導体回路の一例を示した説明図である。図１（ｂ）は、図５（ｂ）で示した従来のレギュレータのモードの切替の回路が、ノーマルモードを設定、および解除する信号Ａmpactenに対し、すくなくともスタンバイモードを設定する信号Ａmpstnenを遅延させる遅延回路を具備した回路である。すなわち、活性化信号Ampenを、バッファのインバータＩｎｖ２、Ｉｎｖ３を経由してノーマルモード信号Ampactenを出力し、さらにインバータＩｎｖ１
を経由して遅延回路Ｄｅｌ１で遅延させた後に、スタンバイ信号Ampstnenを出力している。このような回路構成とすることで、Ampstnen信号の立ち上り/立ち下りを遅らせる。 Embodiments of a semiconductor circuit of the present invention will be specifically described with reference to the drawings. FIG. 1 is an explanatory view showing an example of a semiconductor circuit of the present invention. FIG. 1B shows that the conventional regulator mode switching circuit shown in FIG. 5B delays at least the signal Ampstnen for setting the standby mode with respect to the signal Ampacten for setting and canceling the normal mode. A circuit including a delay circuit. That is, the activation signal Ampen is output via the buffer inverters Inv2 and Inv3, and the normal mode signal Ampacten is output, and further the inverter Inv1
After being delayed by the delay circuit Del1, the standby signal Ampstnen is output. With such a circuit configuration, the rising / falling of the Ampstnen signal is delayed.

図２に、Ampstnen信号にディレイ回路を追加したタイミングチャートを示す。図２は、本例の、活性化信号Ampen、ノーマルモード信号Ampacten、スタンバイ信号Ampstnenのタイミングチャートを示した説明図である。この例では図７と同様に、各モードはそれぞれＨレベルの信号で設定、活性化される。スタンバイモードでは、活性化信号AmpenはＬレベルで、ノーマルモード信号AmpactenはＬレベル、スタンバイ信号AmpstnenはＨレベルである。ノーマルモードへの切り替は活性化信号AmpenをＨレベルとし、ノーマルモード信号AmpactenはＨレベル、スタンバイ信号AmpstnenはＬレベルに変わる。さらにスタンバイモードに切り替わるときには、活性化信号AmpenはＬレベル、ノーマルモード信号AmpactenはＬレベル、スタンバイ信号AmpstnenはＨレベルに変わる。このとき、スタンバイ信号Ampstnenは、遅延回路で遅延した後に出力しているので、Ｌレベルに変わる（スタンバイモード解除）ときと、Ｈレベルに変わる（スタンバイモード設定）ときとは、本来の理想とする信号（図７（ａ）のAmpstnen信号で、図の破線で示した部分）のタイミングに対し、遅延する。したがってノーマルモード信号AmpactenがＨレベルとなり、ノーマルモードが設定し、差動増幅器ＡＭＰ１が動作するまでは、スタンバイ信号Ampstnenは解除されず差動増幅器ＡＭＰ２は停止しない。レギュレータ出力のトランジスタＰ１１も遮断されない。また、ノーマルモードが解除されて差動増幅器ＡＭＰ１が停止してから、スタンバイ信号がＨレベルに変わり、スタンバイモード設定されてから、差動増幅器ＡＭＰ２が動作する。この場合は、両差動増幅器が停止することがある。 FIG. 2 shows a timing chart in which a delay circuit is added to the Ampstnen signal. FIG. 2 is an explanatory diagram showing a timing chart of the activation signal Ampen, the normal mode signal Ampacten, and the standby signal Ampstnen in this example. In this example, as in FIG. 7, each mode is set and activated by an H level signal. In the standby mode, the activation signal Ampen is at L level, the normal mode signal Ampacten is at L level, and the standby signal Ampstnen is at H level. Switching to the normal mode changes the activation signal Ampen to the H level, the normal mode signal Ampacten changes to the H level, and the standby signal Ampstnen changes to the L level. Further, when switching to the standby mode, the activation signal Ampen changes to L level, the normal mode signal Ampacten changes to L level, and the standby signal Ampstnen changes to H level. At this time, since the standby signal Ampstnen is output after being delayed by the delay circuit, when it changes to the L level (standby mode release) and when it changes to the H level (standby mode setting), it is the original ideal. It is delayed with respect to the timing of the signal (Ampstnen signal in FIG. 7A and indicated by a broken line in the figure). Therefore, until the normal mode signal Ampacten becomes H level, the normal mode is set, and the differential amplifier AMP1 is operated, the standby signal Ampstnen is not released and the differential amplifier AMP2 does not stop. The regulator output transistor P11 is not cut off. Further, after the normal mode is canceled and the differential amplifier AMP1 is stopped, the standby signal changes to H level, and after the standby mode is set, the differential amplifier AMP2 operates. In this case, both differential amplifiers may stop.

このような動作から、レギュレータの出力は、ノーマルモードからスタンバイモードに切り替えるときに、差動増幅器が共に動作停止することが無く、安定している。スタンバイモードからノーマルモードに切り替えるときに、差動増幅器が共に動作停止することがあるが、スタンバイ区間の負荷電流は、ノールマ区間に比べて少なく、出力電圧の低下は小さいので大きな問題にはならない。 Because of this operation, the output of the regulator is stable without stopping the operation of both the differential amplifiers when switching from the normal mode to the standby mode. When switching from the standby mode to the normal mode, the differential amplifiers may stop operating. However, the load current in the standby period is smaller than that in the norma period, and the decrease in the output voltage is small.

図３は、本発明の他の例を示した説明図である。図３（ｂ）は、図５（ｂ）で示した従来のレギュレータのモードの切替の回路が、ノーマルモードを設定する信号（Ａmpactenの立ち上がり）に対し、スタンバイモードを解除する信号（Ａmpstnenの立下り）を遅延させ、スタンバイモードを設定する信号（Ａmpstnenの立ち上がり）に対し、ノーマルモードを解除する信号（Ａmpactenの立ち下がり）を遅延させる遅延回路を具備した回路である。すなわち、活性化信号Ampenを、バッファのインバータＩｎｖ２、Ｉｎｖ３から、立下りを遅延する遅延回路Ｄｅｌ３を経由してノーマルモード信号Ampactenを出力し、インバータＩｎｖ１から、立下りを遅延する遅延回路Ｄｅｌ２を経由してスタンバイ信号Ampstnenを出力している。このような回路構成とすることで、Ampacten信号と、Ampstnen信号の立ち下りを遅らせる。 FIG. 3 is an explanatory view showing another example of the present invention. FIG. 3 (b) shows a signal for canceling the standby mode (rising of Ampstnen) with respect to the signal for setting the normal mode (rising of Ampacten) by the mode switching circuit of the conventional regulator shown in FIG. 5 (b). This is a circuit having a delay circuit that delays a signal for canceling the normal mode (fall of Ampacten) with respect to a signal for setting standby mode (rise of Ampstnen). That is, the activation signal Ampen is output from the inverters Inv2 and Inv3 of the buffer via the delay circuit Del3 that delays the fall, and the normal mode signal Ampacten is output from the inverter Inv1 via the delay circuit Del2 that delays the fall. The standby signal Ampstnen is output. With such a circuit configuration, the fall of the Ampacten signal and the Ampstnen signal is delayed.

図４は、本例の、活性化信号Ampen、ノーマルモード信号Ampacten、スタンバイ信号Ampstnenのタイミングチャートを示した説明図である。この例では図７と同様に、各モードはそれぞれＨレベルの信号で設定、活性化される。スタンバイモードでは、活性化信号AmpenはＬレベルで、ノーマルモード信号AmpactenはＬレベル、スタンバイ信号AmpstnenはＨレベルである。ノーマルモードへの切り替は活性化信号AmpenをＨレベルとし、ノーマルモード信号AmpactenはＨレベル、スタンバイ信号AmpstnenはＬレベルに変わる。スタンバイ信号は、立下りを遅延する遅延回路Ｄｅｌ２を経由して出力するから、ノーマル信号AmpactenがＨレベルなってから、立ち下がってＬレベルとなる。したがって、差動増幅器ＡＭＰ１が活性化してから、差動増幅器ＡＭＰ２が動作停止する。 FIG. 4 is an explanatory diagram showing a timing chart of the activation signal Ampen, the normal mode signal Ampacten, and the standby signal Ampstnen in this example. In this example, as in FIG. 7, each mode is set and activated by an H level signal. In the standby mode, the activation signal Ampen is at L level, the normal mode signal Ampacten is at L level, and the standby signal Ampstnen is at H level. Switching to the normal mode changes the activation signal Ampen to the H level, the normal mode signal Ampacten changes to the H level, and the standby signal Ampstnen changes to the L level. Since the standby signal is output via the delay circuit Del2 that delays the falling edge, the standby signal falls to the L level after the normal signal Ampacten becomes the H level. Therefore, the differential amplifier AMP2 stops operating after the differential amplifier AMP1 is activated.

さらにスタンバイモードに切り替わるときには、活性化信号AmpenはＬレベル、ノーマ
ルモード信号AmpactenはＬレベル、スタンバイ信号AmpstnenはＨレベルに変わる。このとき、ノーマルモード信号Ampactenは、立下りを遅延する遅延回路Ｄｅｌ３を経由して出力するから、スタンバイ信号AmpstnenがＨレベルに変わってから、Ｌレベルに変わる。したがって、差動増幅器ＡＭＰ２が活性化してから、差動増幅器ＡＭＰ１が動作停止する。 Further, when switching to the standby mode, the activation signal Ampen changes to L level, the normal mode signal Ampacten changes to L level, and the standby signal Ampstnen changes to H level. At this time, since the normal mode signal Ampacten is output via the delay circuit Del3 that delays the falling edge, the standby signal Ampstnen changes to the L level after the standby signal Ampstnen changes to the H level. Therefore, after the differential amplifier AMP2 is activated, the differential amplifier AMP1 stops operating.

このような動作から、レギュレータの出力は、ノーマルモードからスタンバイモードに切り替えるときに、また、スタンバイモードからノーマルモードに切り替えるときにも、差動増幅器が共に動作停止することが無く、安定している。この間、レギュレータ出力用のトランジスタｐ１１、ｐ１３が、同時に遮断されることがない。 Because of this operation, the output of the regulator is stable without switching off the differential amplifier when switching from the normal mode to the standby mode and when switching from the standby mode to the normal mode. . During this time, the regulator output transistors p11 and p13 are not simultaneously cut off.

図３（ｃ）には、本例に係る立下りで遅延する遅延回路の一例の説明図である。図で、抵抗Ｒ３とＮチャンネルトランジスタＮ３０とで、入力信号が接続されるインバータを形成している。その出力にコンデンサＣ１０を接続し、さらにインバータ３段を接続して遅延した信号を出力する。入力が０からＨレベルになる立ち上がりの場合は、Ｎ３０がＯＮとなり、Ｃ１０からの放電電流がトランジスタＮ３０を通じて流れるので、Ｎ３０のＯＮ抵抗を小さくすることにより急激に立ち上がれる。入力がＨレベルから０になる立下りでは、Ｎ３０が遮断ＯＦＦとなり、Ｃ１０の充電電流が抵抗Ｒ３を通じて流れるので、Ｒ３の値で電流量を制限することにより、立下りを遅延できる。 FIG. 3C is an explanatory diagram of an example of a delay circuit that delays at the falling edge according to the present example. In the figure, the resistor R3 and the N-channel transistor N30 form an inverter to which the input signal is connected. A capacitor C10 is connected to the output, and further three stages of inverters are connected to output a delayed signal. When the input rises from 0 to H level, N30 is turned on, and the discharge current from C10 flows through the transistor N30, so that the current rises rapidly by reducing the ON resistance of N30. At the falling edge when the input becomes 0 from the H level, N30 is cut off and the charging current of C10 flows through the resistor R3. Therefore, the falling edge can be delayed by limiting the amount of current with the value of R3.

本発明の半導体回路は、以上のような構成であるので、ノーマルモードとスタンバイモードとの切替が、レギュレータの出力電圧が安定してできる半導体回路とすることができる。 Since the semiconductor circuit of the present invention is configured as described above, the semiconductor circuit can be switched between the normal mode and the standby mode so that the output voltage of the regulator can be stabilized.

Claims

The circuit has a normal mode and a standby mode, and has a voltage generation circuit that independently generates a constant voltage for the input of the signal for setting the normal mode and the input of the signal for setting the standby mode. A semiconductor circuit comprising a delay circuit for delaying at least a signal for setting a standby mode with respect to a signal for setting and canceling

The circuit has a normal mode and a standby mode, and has a voltage generation circuit that independently generates a constant voltage for the input of the signal for setting the normal mode and the input of the signal for setting the standby mode. A semiconductor circuit comprising a delay circuit that delays a signal for canceling the standby mode with respect to a signal for setting the standby mode and delays a signal for canceling the normal mode with respect to a signal for setting the standby mode.