[go: up one dir, main page]

JP2012145775A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2012145775A
JP2012145775A JP2011004125A JP2011004125A JP2012145775A JP 2012145775 A JP2012145775 A JP 2012145775A JP 2011004125 A JP2011004125 A JP 2011004125A JP 2011004125 A JP2011004125 A JP 2011004125A JP 2012145775 A JP2012145775 A JP 2012145775A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
substrate
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011004125A
Other languages
Japanese (ja)
Inventor
Yasuharu Tanaka
康晴 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Priority to JP2011004125A priority Critical patent/JP2012145775A/en
Publication of JP2012145775A publication Critical patent/JP2012145775A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device capable of suppressing reduction in a numerical aperture.SOLUTION: A liquid crystal display device comprises: a first substrate including a signal line linearly extending through centers of respective pixels, an insulating film covering the signal line, and a belt-shaped pixel electrode positioned directly above the signal line with the insulating film and linearly extending substantially parallel to the signal line; a second substrate including belt-shaped counter electrodes each disposed between adjacent pixels and linearly extending substantially parallel to the pixel electrode; and a liquid crystal layer held between the first substrate and the second substrate.

Description

本発明の実施形態は、液晶表示装置に関する。   Embodiments described herein relate generally to a liquid crystal display device.

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、IPS(In−Plane Switching)モードやFFS(Fringe Field Switching)モードなどの横電界(フリンジ電界も含む)を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。   2. Description of the Related Art In recent years, flat display devices have been actively developed. In particular, liquid crystal display devices have attracted particular attention because of their advantages such as light weight, thinness, and low power consumption. In particular, an active matrix liquid crystal display device in which a switching element is incorporated in each pixel has a structure using a lateral electric field (including a fringe electric field) such as an IPS (In-Plane Switching) mode or an FFS (Fringe Field Switching) mode. Attention has been paid. Such a horizontal electric field mode liquid crystal display device includes a pixel electrode and a counter electrode formed on an array substrate, and switches liquid crystal molecules with a horizontal electric field substantially parallel to the main surface of the array substrate.

一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。   On the other hand, a technique for switching liquid crystal molecules by forming a lateral electric field or an oblique electric field between a pixel electrode formed on an array substrate and a counter electrode formed on the counter substrate has been proposed.

特開2009−192822号公報JP 2009-192822 A 特開平9−160041号公報JP-A-9-160041

本実施形態の目的は、開口率の低減を抑制することが可能な液晶表示装置を提供することにある。   An object of the present embodiment is to provide a liquid crystal display device capable of suppressing a reduction in aperture ratio.

本実施形態によれば、
各画素の中央を通り直線状に延在した信号配線と、前記信号配線を覆う絶縁膜と、前記絶縁膜を介して前記信号配線の直上に位置し且つ前記信号配線と略平行な直線状に延在した帯状の画素電極と、を備えた第1基板と、隣接する画素の間に配置されそれぞれ前記画素電極と略平行な直線状に延在した帯状の対向電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
According to this embodiment,
A signal line that extends straight through the center of each pixel, an insulating film that covers the signal line, and a straight line that is positioned directly above the signal line through the insulating film and substantially parallel to the signal line A first substrate including a strip-shaped pixel electrode extending; and a second substrate including a strip-shaped counter electrode disposed between adjacent pixels and extending in a straight line substantially parallel to the pixel electrode; A liquid crystal display device comprising: a liquid crystal layer held between the first substrate and the second substrate is provided.

本実施形態によれば、
第1方向に沿って延在したゲート配線と、各画素の中央を通り第1方向に交差する第2方向に沿って延在したソース配線と、前記ゲート配線及び前記ソース配線に電気的に接続されたスイッチング素子と、前記ソース配線を覆う絶縁膜と、前記スイッチング素子に電気的に接続されるとともに前記絶縁膜を介して前記ソース配線の直上に位置し第2方向に沿って延在した帯状の画素電極と、を備えた第1基板と、第1方向に隣接する画素の間にそれぞれ配置され第2方向に沿って延在した帯状の対向電極を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
According to this embodiment,
A gate wiring extending along the first direction, a source wiring extending along the second direction passing through the center of each pixel and intersecting the first direction, and electrically connected to the gate wiring and the source wiring A switching element, an insulating film covering the source wiring, and a strip that is electrically connected to the switching element and is located immediately above the source wiring through the insulating film and extends in the second direction A first substrate including a pixel electrode, a second substrate including a strip-shaped counter electrode that is disposed between pixels adjacent in the first direction and extends along the second direction, and the first substrate There is provided a liquid crystal display device comprising a liquid crystal layer held between a substrate and the second substrate.

図1は、本実施形態における液晶表示装置の構成を概略的に示す図である。FIG. 1 is a diagram schematically showing a configuration of a liquid crystal display device according to the present embodiment. 図2は、図1に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。FIG. 2 is a diagram schematically showing a configuration and an equivalent circuit of the liquid crystal display panel shown in FIG. 図3は、図2に示した液晶表示パネルの画素を対向基板の側から見たときのアレイ基板ARの構造を概略的に示す平面図である。FIG. 3 is a plan view schematically showing the structure of the array substrate AR when the pixels of the liquid crystal display panel shown in FIG. 2 are viewed from the counter substrate side. 図4は、図2に示した液晶表示パネルの対向基板における画素の構造を概略的に示す平面図である。FIG. 4 is a plan view schematically showing the pixel structure on the counter substrate of the liquid crystal display panel shown in FIG. 図5は、図3に示したアレイ基板のスイッチング素子を含むV−V線で切断した断面構造を概略的に示す図である。FIG. 5 schematically shows a cross-sectional structure taken along line VV including the switching elements of the array substrate shown in FIG. 図6は、図4に示した対向電極を含む画素をVI−VI線で切断した断面構造を概略的に示す図である。FIG. 6 is a diagram schematically showing a cross-sectional structure of the pixel including the counter electrode shown in FIG. 4 taken along line VI-VI. 図7は、本実施形態の変形例における液晶表示パネルの画素電極及び対向電極を含む断面構造を概略的に示す図である。FIG. 7 is a diagram schematically showing a cross-sectional structure including a pixel electrode and a counter electrode of a liquid crystal display panel according to a modification of the present embodiment.

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。   Hereinafter, the present embodiment will be described in detail with reference to the drawings. In each figure, the same reference numerals are given to components that exhibit the same or similar functions, and duplicate descriptions are omitted.

図1は、本実施形態における液晶表示装置の構成を模式的に示す図である。   FIG. 1 is a diagram schematically illustrating a configuration of a liquid crystal display device according to the present embodiment.

すなわち、液晶表示装置1は、アクティブマトリクスタイプの液晶表示パネルLPN、液晶表示パネルLPNに接続された駆動ICチップ2及びフレキシブル配線基板3などを備えている。   That is, the liquid crystal display device 1 includes an active matrix type liquid crystal display panel LPN, a drive IC chip 2 connected to the liquid crystal display panel LPN, a flexible wiring board 3, and the like.

液晶表示パネルLPNは、所定の間隔をおいて対向配置された第1基板としてのアレイ基板AR及び第2基板としての対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された図示しない液晶層と、を備えて構成されている。これらのアレイ基板ARと対向基板CTとは、図示しないシール材によって貼り合わせられている。   The liquid crystal display panel LPN is held between an array substrate AR as a first substrate and a counter substrate CT as a second substrate, which are arranged to face each other at a predetermined interval, and between the array substrate AR and the counter substrate CT. And a liquid crystal layer (not shown). The array substrate AR and the counter substrate CT are bonded together by a sealing material (not shown).

このような液晶表示パネルLPNは、シール材によって囲まれた内側に、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、例えば、略矩形状であり、m×n個のマトリクス状に配置された複数の画素PXによって構成されている(但し、m及びnは正の整数である)。   Such a liquid crystal display panel LPN is provided with an active area ACT for displaying an image on the inner side surrounded by a sealing material. The active area ACT has, for example, a substantially rectangular shape and includes a plurality of pixels PX arranged in an m × n matrix (where m and n are positive integers).

また、本実施形態においては、液晶表示パネルLPNは、透過表示機能を有しており、液晶表示装置1は、液晶表示パネルLPNを照明するバックライト4を備えている。このバックライト4は、図示した例では、液晶表示パネルLPNの背面側つまりアレイ基板ARの背面側に配置されている。このようなバックライト4としては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。   In the present embodiment, the liquid crystal display panel LPN has a transmissive display function, and the liquid crystal display device 1 includes a backlight 4 that illuminates the liquid crystal display panel LPN. In the illustrated example, the backlight 4 is disposed on the back side of the liquid crystal display panel LPN, that is, on the back side of the array substrate AR. As such a backlight 4, various forms are applicable, and any of those using a light emitting diode (LED) as a light source or a cold cathode tube (CCFL) is applicable. Description of the detailed structure is omitted.

図2は、図1に示した液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。   FIG. 2 is a diagram schematically showing a configuration and an equivalent circuit of the liquid crystal display panel LPN shown in FIG.

液晶表示パネルLPNは、アクティブエリアACTにおいて、n本のゲート配線G(G1〜Gn)、n本の補助容量線C(C1〜Cn)、m本のソース配線S(S1〜Sm)などを備えている。ゲート配線G及び補助容量線Cは、第1方向Xに沿ってそれぞれ延在している。また、ゲート配線G及び補助容量線Cは、第1方向Xに交差(ここでは直交)する第2方向Yに沿って交互に並列配置されている。ソース配線Sは、ゲート配線G及び補助容量線Cと交差する第2方向Yに沿ってそれぞれ延在している。また、ソース配線Sは、第1方向Xに沿って並列配置されている。つまり、ゲート配線G及び補助容量線Cと、ソース配線Sとは、略直交している。   In the active area ACT, the liquid crystal display panel LPN includes n gate lines G (G1 to Gn), n auxiliary capacitance lines C (C1 to Cn), m source lines S (S1 to Sm), and the like. ing. The gate line G and the auxiliary capacitance line C extend along the first direction X, respectively. The gate lines G and the auxiliary capacitance lines C are alternately arranged in parallel along the second direction Y that intersects (is orthogonal to) the first direction X. The source line S extends along the second direction Y that intersects the gate line G and the auxiliary capacitance line C, respectively. The source lines S are arranged in parallel along the first direction X. That is, the gate line G and the auxiliary capacitance line C and the source line S are substantially orthogonal.

各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ゲート配線Gは、スイッチング素子SWのON/OFFを制御する制御信号を供給するための信号配線に相当する。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。各ソース配線Sは、画素電極PEに書き込まれる信号電圧を供給するための信号配線に相当する。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。   Each gate line G is drawn outside the active area ACT and connected to the gate driver GD. Each gate line G corresponds to a signal line for supplying a control signal for controlling ON / OFF of the switching element SW. Each source line S is drawn outside the active area ACT and connected to the source driver SD. Each source line S corresponds to a signal line for supplying a signal voltage written to the pixel electrode PE. At least a part of the gate driver GD and the source driver SD is formed on, for example, the array substrate AR, and is connected to the driving IC chip 2 that incorporates the controller.

各画素PXは、スイッチング素子SW、画素電極PE、対向電極CEなどを備えている。保持容量Csは、例えば補助容量線Cと画素電極PEとの間に形成される。   Each pixel PX includes a switching element SW, a pixel electrode PE, a counter electrode CE, and the like. The storage capacitor Cs is formed, for example, between the storage capacitor line C and the pixel electrode PE.

なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で対向電極CEが対向基板CTに形成された構成であり、これらの画素電極PEと対向電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと対向電極CEとの間に形成される電界は、アレイ基板ARの主面あるいは対向基板CTの主面にほぼ平行な横電界(あるいは、基板主面に対してわずかに傾いた斜め電界)である。   In the present embodiment, the liquid crystal display panel LPN has a configuration in which the pixel electrode PE is formed on the array substrate AR and the counter electrode CE is formed on the counter substrate CT. The pixel electrode PE and the counter electrode The liquid crystal molecules in the liquid crystal layer LQ are switched mainly using an electric field formed between the CE and the CE. The electric field formed between the pixel electrode PE and the counter electrode CE is a lateral electric field substantially parallel to the main surface of the array substrate AR or the main surface of the counter substrate CT (or a slant slightly inclined with respect to the main surface of the substrate). Electric field).

スイッチング素子SWは、例えば、nチャネル薄膜トランジスタ(TFT)によって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sに電気的に接続されている。アクティブエリアACTには、m×n個のスイッチング素子SWが形成されている。   The switching element SW is constituted by, for example, an n-channel thin film transistor (TFT). The switching element SW is electrically connected to the gate line G and the source line S. In the active area ACT, m × n switching elements SW are formed.

画素電極PEは、スイッチング素子SWに電気的に接続されている。アクティブエリアACTには、m×n個の画素電極PEが形成されている。対向電極CEは、例えばコモン電位であり、液晶層LQを介して複数の画素電極PEに対して共通に配置されている。この対向電極CEは、図示しない導電部材を介して、アレイ基板ARに形成された給電部VSと電気的に接続されている。補助容量線Cは、補助容量電圧が印加される電圧印加部VCSと電気的に接続されている。   The pixel electrode PE is electrically connected to the switching element SW. In the active area ACT, m × n pixel electrodes PE are formed. The counter electrode CE has a common potential, for example, and is disposed in common with respect to the plurality of pixel electrodes PE via the liquid crystal layer LQ. The counter electrode CE is electrically connected to a power supply unit VS formed on the array substrate AR via a conductive member (not shown). The auxiliary capacitance line C is electrically connected to a voltage application unit VCS to which an auxiliary capacitance voltage is applied.

図3は、図2に示した液晶表示パネルLPNの画素PXを対向基板CTの側から見たときのアレイ基板ARの構造を概略的に示す平面図である。なお、ここでは、説明に必要な主要部のみを図示している。   FIG. 3 is a plan view schematically showing the structure of the array substrate AR when the pixel PX of the liquid crystal display panel LPN shown in FIG. 2 is viewed from the counter substrate CT side. Here, only main parts necessary for the description are shown.

ゲート配線G0及びG1は、それぞれ第1方向Xに沿って延在している。ソース配線Sは、各画素PXの中央を通り直線状に延在している。図示した例では、ソース配線Sは、第2方向Yに沿って延在している。これらのゲート配線G1及びソース配線Sは、スイッチング素子SWに電気的に接続されている。   The gate wirings G0 and G1 extend along the first direction X, respectively. The source line S passes through the center of each pixel PX and extends linearly. In the illustrated example, the source line S extends along the second direction Y. The gate line G1 and the source line S are electrically connected to the switching element SW.

画素電極PEは、画素PXの中央に配置されている。すなわち、画素電極PEは、画素PXの中央を通る信号配線の直上に位置し、且つ、当該信号配線と略平行な直線状に延在した帯状に形成されている。図示した例では、画素電極PEは、ソース配線Sの直上に位置し、且つ、ソース配線Sと略平行な第2方向Yに沿って延在した帯状に形成されている。このような構成の画素電極PEは、スイッチング素子SWに電気的に接続されている。なお、図示した例では、一画素PXに配置された画素電極PEのみが図示されているが、図示を省略した他の各画素についてもそれぞれ同一形状の画素電極PEが配置されている。   The pixel electrode PE is disposed at the center of the pixel PX. That is, the pixel electrode PE is formed in a strip shape that is located immediately above the signal wiring passing through the center of the pixel PX and extends in a straight line substantially parallel to the signal wiring. In the illustrated example, the pixel electrode PE is formed in a strip shape that is located immediately above the source line S and extends along a second direction Y substantially parallel to the source line S. The pixel electrode PE having such a configuration is electrically connected to the switching element SW. In the illustrated example, only the pixel electrode PE disposed in one pixel PX is illustrated, but the pixel electrodes PE having the same shape are disposed in the other pixels that are not illustrated.

なお、図中のRB1は、アレイ基板ARの表面に配置された第1配向膜の第1ラビング方向を示し、また、図中のRB2は、図示しない対向基板の表面に配置された第2配向膜の第2ラビング方向を示している。これらの第1ラビング方向RB1及び第2ラビング方向RB2は、互いに平行且つ逆向きである。また、これらの第1ラビング方向RB1及び第2ラビング方向RB2は、第2方向Yに対して数°程度わずかに傾いた方向であり、例えば、第1ラビング方向RB1及び第2ラビング方向RB2と第2方向Yとのなす角度は7°である。   In the figure, RB1 indicates the first rubbing direction of the first alignment film disposed on the surface of the array substrate AR, and RB2 in the figure indicates the second alignment disposed on the surface of the counter substrate (not shown). The second rubbing direction of the film is shown. The first rubbing direction RB1 and the second rubbing direction RB2 are parallel and opposite to each other. In addition, the first rubbing direction RB1 and the second rubbing direction RB2 are slightly inclined by several degrees with respect to the second direction Y. For example, the first rubbing direction RB1 and the second rubbing direction RB2 The angle formed by the two directions Y is 7 °.

図4は、図2に示した液晶表示パネルLPNの対向基板CTにおける画素PXの構造を概略的に示す平面図である。なお、ここでは、説明に必要な主要部のみを図示している。   FIG. 4 is a plan view schematically showing the structure of the pixel PX on the counter substrate CT of the liquid crystal display panel LPN shown in FIG. Here, only main parts necessary for the description are shown.

対向電極CEは、隣接する画素PXの間に配置され、画素電極PEと略平行な直線状に延在した帯状に形成されている。図示した例では、対向電極CEは、第1方向Xに隣接する画素PXの間に配置されており、第2方向Yに沿って延在した帯状に形成されている。このような対向電極CEは、画素PXの中央を通るソース配線Sや画素電極PEの直上の位置からずれた位置に配置されている。   The counter electrode CE is disposed between adjacent pixels PX, and is formed in a strip shape extending in a straight line substantially parallel to the pixel electrode PE. In the illustrated example, the counter electrode CE is disposed between the pixels PX adjacent to each other in the first direction X, and is formed in a strip shape extending along the second direction Y. Such a counter electrode CE is disposed at a position shifted from the position immediately above the source line S and the pixel electrode PE passing through the center of the pixel PX.

つまり、対向電極CEは、画素電極PEと重なることはなく、第1方向Xに沿って一定の間隔を置いて交互に並んでいる。ここで、画素電極PEを挟んだ両側に位置する対向電極CEをそれぞれCE1及びCE2としたとき、対向電極CE1及びCE2のそれぞれと画素電極PEとの間隔は略同一である。つまり、画素電極PEと対向電極CE1との第1方向Xに沿った間隔と、画素電極PEと対向電極CE2との第1方向Xに沿った間隔とが略同一である。   That is, the counter electrodes CE do not overlap with the pixel electrodes PE, but are alternately arranged along the first direction X at a certain interval. Here, when the counter electrodes CE located on both sides of the pixel electrode PE are CE1 and CE2, respectively, the distance between each of the counter electrodes CE1 and CE2 and the pixel electrode PE is substantially the same. That is, the distance along the first direction X between the pixel electrode PE and the counter electrode CE1 and the distance along the first direction X between the pixel electrode PE and the counter electrode CE2 are substantially the same.

なお、本実施形態において、画素PXとは、図中の破線で示したように、ゲート配線G0及びG1と対向電極CE1及びCE2とが成すマス目の領域に相当し、第1方向Xに沿った長さよりも第2方向Yに沿った長さの方が長い長方形状である。画素電極PEと対向電極CE1との間、及び、画素電極PEと対向電極CE2との間には、略長方形状の開口部が形成される。このような開口部は、各画素PXのうち、主として表示に寄与する透過部に相当する。画素電極PEと重なる領域、あるいは、対向電極CE1及びCE2と重なる領域は、ほとんど表示に寄与しない。   In the present embodiment, the pixel PX corresponds to a square area formed by the gate wirings G0 and G1 and the counter electrodes CE1 and CE2, as indicated by a broken line in the drawing, and extends along the first direction X. The length along the second direction Y is longer than the length. A substantially rectangular opening is formed between the pixel electrode PE and the counter electrode CE1 and between the pixel electrode PE and the counter electrode CE2. Such an opening corresponds to a transmission part that mainly contributes to display in each pixel PX. A region overlapping with the pixel electrode PE or a region overlapping with the counter electrodes CE1 and CE2 hardly contributes to display.

図中のD1は、画素電極PEと対向電極CE1との間の電位差によって形成された電界による液晶分子の主な配向方向を示している。また、図中のD2は、画素電極PEと対向電極CE2との間の電位差によって形成された電界による液晶分子の主な配向方向を示している。これらの配向方向D1及びD2は、第1方向Xと略平行であり、しかも、互いに逆向きの方向である。このように、ここに示した例では、画素電極PEと対向電極CEとの間に電界が形成された状態で、液晶層の液晶分子は、画素電極PEを挟んで互いに逆向きの方向に配向する。このため、各画素PXにおいては、液晶分子の配向方向は、2分割されている。   D1 in the figure indicates the main alignment direction of the liquid crystal molecules due to the electric field formed by the potential difference between the pixel electrode PE and the counter electrode CE1. Further, D2 in the figure indicates the main alignment direction of the liquid crystal molecules due to the electric field formed by the potential difference between the pixel electrode PE and the counter electrode CE2. These orientation directions D1 and D2 are substantially parallel to the first direction X and are directions opposite to each other. Thus, in the example shown here, the liquid crystal molecules in the liquid crystal layer are aligned in directions opposite to each other across the pixel electrode PE in a state where an electric field is formed between the pixel electrode PE and the counter electrode CE. To do. For this reason, in each pixel PX, the alignment direction of the liquid crystal molecules is divided into two.

図5は、図3に示したアレイ基板ARのスイッチング素子SWを含むV−V線で切断した断面構造を概略的に示す図である。   FIG. 5 schematically shows a cross-sectional structure taken along the line VV including switching elements SW of array substrate AR shown in FIG.

すなわち、アレイ基板ARは、ガラス基板などの光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、第1絶縁基板10の上にスイッチング素子SWや、画素電極PEなどを備えている。ここでは、スイッチング素子SWがアモルファスシリコン半導体層を備えたボトムゲート型の薄膜トランジスタである場合について説明するが、この例に限らず、多結晶シリコン半導体層を備えた薄膜トランジスタであっても良いし、トップゲート型の構造を有する薄膜トランジスタであっても良い。   That is, the array substrate AR is formed by using a first insulating substrate 10 having light transparency such as a glass substrate. The array substrate AR includes a switching element SW, a pixel electrode PE, and the like on the first insulating substrate 10. Here, the case where the switching element SW is a bottom gate type thin film transistor provided with an amorphous silicon semiconductor layer will be described. However, the present invention is not limited to this example, and a thin film transistor provided with a polycrystalline silicon semiconductor layer may be used. A thin film transistor having a gate type structure may be used.

スイッチング素子SWのゲート電極WGは、第1絶縁基板10の上に形成されている。このゲート電極WGは、図示しないゲート配線(G1)に電気的に接続されている、あるいは、ゲート配線の一部である。ゲート配線Gやゲート電極WGは、例えば、モリブデン、アルミニウム、タングステン、チタン、タンタル、クロムなどの導電材料によって形成されている。このようなゲート電極WGは、第1絶縁膜11によって覆われている。この第1絶縁膜11は、第1絶縁基板10の上にも配置されている。   The gate electrode WG of the switching element SW is formed on the first insulating substrate 10. The gate electrode WG is electrically connected to a gate wiring (G1) (not shown) or is a part of the gate wiring. The gate wiring G and the gate electrode WG are made of a conductive material such as molybdenum, aluminum, tungsten, titanium, tantalum, or chromium, for example. Such a gate electrode WG is covered with the first insulating film 11. The first insulating film 11 is also disposed on the first insulating substrate 10.

スイッチング素子SWの半導体層SCは、第1絶縁膜11の上に形成され、ゲート電極WGの直上に位置している。この半導体層SCは、島状のアモルファスシリコンによって形成されている。このような半導体層SCは、第2絶縁膜12によって覆われている。この第2絶縁膜12は、第1絶縁膜11の上にも配置されている。   The semiconductor layer SC of the switching element SW is formed on the first insulating film 11 and is located immediately above the gate electrode WG. The semiconductor layer SC is made of island-shaped amorphous silicon. Such a semiconductor layer SC is covered with the second insulating film 12. The second insulating film 12 is also disposed on the first insulating film 11.

スイッチング素子SWのソース電極WSは、第2絶縁膜12の上に形成され、半導体層SCにコンタクトしている。このソース電極WSは、ソース配線Sに電気的に接続されている。図示した例では、ソース電極WSは、ソース配線Sの一部である。ソース配線Sやソース電極WSは、例えば、モリブデン、アルミニウム、タングステン、チタン、タンタル、クロムなどの導電材料によって形成されている。これらのソース電極WS及びソース配線Sは、第3絶縁膜13によって覆われている。この第3絶縁膜13は、第2絶縁膜12の上にも配置されている。このような第3絶縁膜13は、信号配線を覆う絶縁膜、あるいは、ソース配線Sを覆う絶縁膜に相当する。   The source electrode WS of the switching element SW is formed on the second insulating film 12 and is in contact with the semiconductor layer SC. The source electrode WS is electrically connected to the source line S. In the illustrated example, the source electrode WS is a part of the source wiring S. The source wiring S and the source electrode WS are formed of a conductive material such as molybdenum, aluminum, tungsten, titanium, tantalum, or chromium, for example. The source electrode WS and the source line S are covered with the third insulating film 13. The third insulating film 13 is also disposed on the second insulating film 12. Such a third insulating film 13 corresponds to an insulating film covering the signal wiring or an insulating film covering the source wiring S.

スイッチング素子SWのドレイン電極WDは、第3絶縁膜13の上に形成され、半導体層SCにコンタクトしている。このドレイン電極WDは、画素電極PEに電気的に接続されている。図示した例では、ドレイン電極WDは、画素電極PEの一部であるが、他の形態、例えば、ソース電極WSと同一層に形成された電極であっても良い。   The drain electrode WD of the switching element SW is formed on the third insulating film 13 and is in contact with the semiconductor layer SC. The drain electrode WD is electrically connected to the pixel electrode PE. In the illustrated example, the drain electrode WD is a part of the pixel electrode PE, but may be another form, for example, an electrode formed in the same layer as the source electrode WS.

アレイ基板ARの表面は、第1配向膜14によって覆われている。この第1配向膜14は、第3絶縁膜13の上、さらにはドレイン電極WDや画素電極PEの上にも配置されている。   The surface of the array substrate AR is covered with the first alignment film 14. The first alignment film 14 is disposed on the third insulating film 13 and also on the drain electrode WD and the pixel electrode PE.

図6は、図4に示した対向電極CEを含む画素PXをVI−VI線で切断した断面構造を概略的に示す図である。   FIG. 6 is a diagram schematically showing a cross-sectional structure of the pixel PX including the counter electrode CE shown in FIG. 4 taken along line VI-VI.

アレイ基板ARにおいて、ソース配線Sは、第2絶縁膜12の上に形成されている。第3絶縁膜13は、ソース配線Sを覆っている。画素電極PEは、第3絶縁膜13を介してソース配線Sの直上に位置している。図示した例では、画素電極PEは、第3絶縁膜13の上に形成されている。このような画素電極PEは、光透過性を有する導電材料、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などによって形成されている。   In the array substrate AR, the source line S is formed on the second insulating film 12. The third insulating film 13 covers the source line S. The pixel electrode PE is located immediately above the source line S via the third insulating film 13. In the illustrated example, the pixel electrode PE is formed on the third insulating film 13. Such a pixel electrode PE is formed of a light-transmitting conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

画素電極PEの表面は、第1配向膜14によって覆われている。この第1配向膜14は、第3絶縁膜13の上にも配置され、アレイ基板ARの液晶層LQに接する面に設けられている。この第1配向膜14は、水平配向性を示す材料によって形成されており、上述したような第1ラビング方向RB1にラビング処理されている。   The surface of the pixel electrode PE is covered with the first alignment film 14. The first alignment film 14 is also disposed on the third insulating film 13 and is provided on the surface in contact with the liquid crystal layer LQ of the array substrate AR. The first alignment film 14 is made of a material exhibiting horizontal alignment, and is rubbed in the first rubbing direction RB1 as described above.

一方、対向基板CTは、ガラス基板などの光透過性を有する第2絶縁基板20を用いて形成されている。この対向基板CTは、第2絶縁基板20の内面(すなわち、アレイ基板ARに対向する面)に、カラーフィルタ層21、対向電極CEなどを備えている。   On the other hand, the counter substrate CT is formed using a second insulating substrate 20 having optical transparency such as a glass substrate. The counter substrate CT includes a color filter layer 21, a counter electrode CE, and the like on the inner surface of the second insulating substrate 20 (that is, the surface facing the array substrate AR).

カラーフィルタ層21は、第2絶縁基板20の上に形成されている。このカラーフィルタ層21は、互いに異なる複数の色、例えば赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。詳述しないが、赤色に着色された樹脂材料は赤色画素に対応して配置され、同様に、青色に着色された樹脂材料は青色画素に対応して配置され、緑色に着色された樹脂材料は緑色画素に対応して配置されている。   The color filter layer 21 is formed on the second insulating substrate 20. The color filter layer 21 is formed of resin materials colored in a plurality of different colors, for example, three primary colors such as red, blue, and green. Although not described in detail, the resin material colored in red is arranged corresponding to the red pixel. Similarly, the resin material colored in blue is arranged corresponding to the blue pixel, and the resin material colored in green is It is arranged corresponding to the green pixel.

対向電極CEは、カラーフィルタ層21の上に形成されている。この対向電極CEは、画素電極PEとの間に横電界を形成するように配置されている。すなわち、画素電極PEが画素PXの中央に配置されているのに対して、画素電極PEを挟んだ両側の対向電極CE1及びCE2は、各画素PXの周囲、あるいは、隣接する画素PXの間に配置されている。このような対向電極CEは、画素電極PEと同様に、ITOやIZOなどの光透過性を有する導電材料によって形成されている。   The counter electrode CE is formed on the color filter layer 21. The counter electrode CE is disposed so as to form a lateral electric field with the pixel electrode PE. That is, while the pixel electrode PE is arranged at the center of the pixel PX, the opposing electrodes CE1 and CE2 on both sides of the pixel electrode PE are around each pixel PX or between adjacent pixels PX. Has been placed. Similar to the pixel electrode PE, the counter electrode CE is formed of a light-transmitting conductive material such as ITO or IZO.

対向電極CEの表面は、第2配向膜22によって覆われている。この第2配向膜22は、カラーフィルタ層21の上にも配置され、対向基板CTの液晶層LQに接する面に設けられている。この第2配向膜22は、第1配向膜14と同様にポリイミドなどの水平配向性を示す材料によって形成されており、上述したような第2ラビング方向RB2にラビング処理されている。   The surface of the counter electrode CE is covered with the second alignment film 22. The second alignment film 22 is also disposed on the color filter layer 21 and is provided on the surface in contact with the liquid crystal layer LQ of the counter substrate CT. The second alignment film 22 is formed of a material having a horizontal alignment property, such as polyimide, like the first alignment film 14, and is rubbed in the second rubbing direction RB2 as described above.

上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜14及び第2配向膜22が対向するように配置されている。このとき、アレイ基板ARの第1配向膜14と対向基板CTの第2配向膜22との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で図示しないシール材によって貼り合わせられている。液晶層LQは、上述したセルギャップに封入されている。液晶層LQは、例えば、ポジ型の液晶材料によって構成されている。   The array substrate AR and the counter substrate CT as described above are arranged so that the first alignment film 14 and the second alignment film 22 face each other. At this time, between the first alignment film 14 of the array substrate AR and the second alignment film 22 of the counter substrate CT, for example, a columnar spacer formed integrally with one substrate by a resin material is disposed. As a result, a predetermined cell gap is formed. The array substrate AR and the counter substrate CT are bonded together with a sealing material (not shown) in a state where a predetermined cell gap is formed. The liquid crystal layer LQ is enclosed in the cell gap described above. The liquid crystal layer LQ is made of, for example, a positive liquid crystal material.

液晶表示パネルLPNの一方の外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面には、第1偏光板PL1が接着剤などにより貼付されている。また、液晶表示パネルLPNの他方の外面、つまり、対向基板CTを構成する第2絶縁基板20の外面には、第2偏光板PL2が接着剤などにより貼付されている。本実施形態においては、第1偏光板PL1の吸収軸と、第2偏光板PL2の吸収軸とが直交する位置関係にあり、ノーマリーブラックモードを実現している。   A first polarizing plate PL1 is attached to one outer surface of the liquid crystal display panel LPN, that is, the outer surface of the first insulating substrate 10 constituting the array substrate AR with an adhesive or the like. A second polarizing plate PL2 is attached to the other outer surface of the liquid crystal display panel LPN, that is, the outer surface of the second insulating substrate 20 constituting the counter substrate CT with an adhesive or the like. In this embodiment, the absorption axis of the first polarizing plate PL1 and the absorption axis of the second polarizing plate PL2 are orthogonal to each other, thereby realizing a normally black mode.

すなわち、画素電極PEと対向電極CEとの間に電位差が形成されていない無電界時には、液晶層LQの液晶分子は、第1ラビング方向RB1及び第2ラビング方向RB2に平行な方向に配向している。この状態では、バックライト4からのバックライト光が第2偏光板PL2を透過しないため、画素PXにおいて黒が表示される。   That is, when no electric field is generated between the pixel electrode PE and the counter electrode CE, the liquid crystal molecules of the liquid crystal layer LQ are aligned in a direction parallel to the first rubbing direction RB1 and the second rubbing direction RB2. Yes. In this state, since the backlight from the backlight 4 does not pass through the second polarizing plate PL2, black is displayed in the pixel PX.

一方、画素電極PEと対向電極CEとの間に電位差が形成された状態では、液晶分子は、その長軸が電界の向きと略平行となるように配向する。例えば、画素電極PEと対向電極CE1及びCE2との間にそれぞれ電界が形成された状態では、液晶分子は、これらの電界に沿って配向する。このため、画素電極PEと対向電極CE1及びCE2との間に形成された透過部では、バックライト4からのバックライトが透過し、画素PXにおいて白が表示される。   On the other hand, in a state where a potential difference is formed between the pixel electrode PE and the counter electrode CE, the liquid crystal molecules are aligned so that the major axis thereof is substantially parallel to the direction of the electric field. For example, in a state where electric fields are respectively formed between the pixel electrode PE and the counter electrodes CE1 and CE2, the liquid crystal molecules are aligned along these electric fields. For this reason, in the transmissive part formed between the pixel electrode PE and the counter electrodes CE1 and CE2, the backlight from the backlight 4 is transmitted, and white is displayed in the pixel PX.

なお、このとき、画素電極PE付近及び対向電極CE1及びCE2付近では、液晶分子の配向を制御するための電界がほとんど形成されない(あるいは、液晶分子を駆動するのに十分な電界が形成されない)ため、液晶分子は、無電界時と同様に、第1ラビング方向RB1及び第2ラビング方向RB2からほとんど動かない。このため、画素電極PE付近及び対向電極CE1及びCE2は、光透過性の導電材料によって形成されているが、これらの領域ではバックライト光が透過せず、表示に寄与しない。   At this time, an electric field for controlling the alignment of liquid crystal molecules is hardly formed near the pixel electrode PE and the counter electrodes CE1 and CE2 (or an electric field sufficient to drive the liquid crystal molecules is not formed). The liquid crystal molecules hardly move from the first rubbing direction RB1 and the second rubbing direction RB2 as in the case of no electric field. For this reason, although the vicinity of the pixel electrode PE and the counter electrodes CE1 and CE2 are formed of a light-transmitting conductive material, the backlight does not pass through these regions and does not contribute to display.

本実施形態によれば、画素電極PEは、第3絶縁膜13を介してソース配線Sの上に配置されている。ソース配線Sは、元々遮光性の導電材料によって形成されているため、画素電極PEに重なる領域の液晶分子が表示に寄与しない方位に配向したとしても、画素PXの開口率にはほとんど影響を与えない。また、アレイ基板ARと対向基板CTとの合わせずれが発生したとしても、表示に寄与しない領域が増大するわけではないため、各画素PXの開口率の低減を抑制することが可能となる。   According to the present embodiment, the pixel electrode PE is disposed on the source line S via the third insulating film 13. Since the source wiring S is originally formed of a light-shielding conductive material, even if the liquid crystal molecules in the region overlapping the pixel electrode PE are oriented in an orientation that does not contribute to display, the aperture ratio of the pixel PX is hardly affected. Absent. Further, even if misalignment between the array substrate AR and the counter substrate CT occurs, the area that does not contribute to display does not increase, and thus it is possible to suppress a reduction in the aperture ratio of each pixel PX.

なお、アレイ基板ARと対向基板CTとの合わせずれが発生した際に、画素電極PEと対向電極CE1との距離と、画素電極PEと対向電極CE2との距離の間に差が生じることがある。しかしながら、このような合わせずれは、全ての画素PXに共通に生じるため、画素PX間での電界分布に相違はなく、画像の表示品位の低下は抑制される。   When misalignment between the array substrate AR and the counter substrate CT occurs, a difference may occur between the distance between the pixel electrode PE and the counter electrode CE1 and the distance between the pixel electrode PE and the counter electrode CE2. . However, since such misalignment occurs in common for all the pixels PX, there is no difference in the electric field distribution among the pixels PX, and the deterioration of the display quality of the image is suppressed.

上記の通り、画素電極PEと対向電極CEとの間に電位差が形成された状態であっても、画素電極PEや対向電極CE1及びCE2に重なる領域の液晶分子は、表示に寄与する方位に配向しない場合が多い。このため、画素電極PE及び対向電極CEは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀などの導電材料を用いて形成しても良い。   As described above, even when a potential difference is formed between the pixel electrode PE and the counter electrode CE, the liquid crystal molecules in the region overlapping the pixel electrode PE and the counter electrodes CE1 and CE2 are aligned in the direction contributing to display. Often not. For this reason, the pixel electrode PE and the counter electrode CE are not necessarily formed of a transparent conductive material, and may be formed using a conductive material such as aluminum or silver.

次に、本実施形態の変形例について説明する。   Next, a modification of this embodiment will be described.

図7は、本実施形態の変形例における液晶表示パネルLPNの画素電極PE及び対向電極CEを含む断面構造を概略的に示す図である。   FIG. 7 is a diagram schematically showing a cross-sectional structure including the pixel electrode PE and the counter electrode CE of the liquid crystal display panel LPN in a modification of the present embodiment.

この変形例においては、ソース配線Sと画素電極PEとの間にシールド電極SLが配置されている点で、図6に示した例と相違している。すなわち、アレイ基板ARは、信号配線であるソース配線Sを覆う第3絶縁膜13と画素電極PEとの間に、第3絶縁膜13の上に形成されソース配線Sの直上に位置する固定電位のシールド電極SLと、シールド電極SLを覆うとともに画素電極PEの下地となる層間絶縁膜15と、を備えている。画素電極PEは、層間絶縁膜15の上に形成されている。このような画素電極PE及び層間絶縁膜15は、第1配向膜14によって覆われている。その他の構成については、図6に示した例と同様であり、説明を省略する。   This modification is different from the example shown in FIG. 6 in that a shield electrode SL is disposed between the source line S and the pixel electrode PE. That is, the array substrate AR is formed on the third insulating film 13 between the third insulating film 13 that covers the source wiring S that is a signal wiring and the pixel electrode PE, and is positioned directly above the source wiring S. And an interlayer insulating film 15 that covers the shield electrode SL and serves as a base of the pixel electrode PE. The pixel electrode PE is formed on the interlayer insulating film 15. The pixel electrode PE and the interlayer insulating film 15 are covered with the first alignment film 14. Other configurations are the same as the example shown in FIG.

このような変形例によれば、上記の効果に加えて、ソース配線Sがシールド電極SLによってシールドされているため、ソース配線Sと画素電極PEとの間の不所望な容量の発生を抑制することが可能となる。また、ソース配線Sと対向電極CEとの間での不所望な電界の発生も抑制することが可能となる。   According to such a modified example, in addition to the above-described effect, since the source line S is shielded by the shield electrode SL, generation of undesired capacitance between the source line S and the pixel electrode PE is suppressed. It becomes possible. In addition, it is possible to suppress generation of an undesired electric field between the source line S and the counter electrode CE.

以上説明したように、本実施形態によれば、開口率の低減を抑制することが可能な液晶表示装置を提供することができる。   As described above, according to the present embodiment, it is possible to provide a liquid crystal display device capable of suppressing a reduction in aperture ratio.

なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。   In addition, this invention is not limited to the said embodiment itself, In the stage of implementation, it can change and implement a component within the range which does not deviate from the summary. Further, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.

LPN…液晶表示パネル
AR…アレイ基板 CT…対向基板 LQ…液晶層
PE…画素電極 SW…スイッチング素子
S…ソース配線
G…ゲート配線
SL…シールド電極
11…第1絶縁膜 12…第2絶縁膜 13…第3絶縁膜
15…層間絶縁膜
CE…対向電極
LPN ... Liquid crystal display panel AR ... Array substrate CT ... Counter substrate LQ ... Liquid crystal layer PE ... Pixel electrode SW ... Switching element S ... Source wiring G ... Gate wiring SL ... Shield electrode 11 ... First insulating film 12 ... Second insulating film 13 ... Third insulating film 15 ... Interlayer insulating film CE ... Counter electrode

Claims (7)

各画素の中央を通り直線状に延在した信号配線と、前記信号配線を覆う絶縁膜と、前記絶縁膜を介して前記信号配線の直上に位置し且つ前記信号配線と略平行な直線状に延在した帯状の画素電極と、を備えた第1基板と、
隣接する画素の間にそれぞれ配置され前記画素電極と略平行な直線状に延在した帯状の対向電極を備えた第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。
A signal line that extends straight through the center of each pixel, an insulating film that covers the signal line, and a straight line that is positioned directly above the signal line through the insulating film and substantially parallel to the signal line A first substrate comprising an elongated strip-like pixel electrode;
A second substrate having a strip-shaped counter electrode that is disposed between adjacent pixels and extends in a straight line substantially parallel to the pixel electrode;
A liquid crystal layer held between the first substrate and the second substrate;
A liquid crystal display device comprising:
前記信号配線は、前記画素電極に書き込まれる信号電圧を供給するソース配線であることを特徴とする請求項1に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the signal line is a source line that supplies a signal voltage written to the pixel electrode. 前記第1基板は、さらに、前記信号配線を覆う前記絶縁膜と前記画素電極との間に、前記絶縁膜上に形成され前記信号配線の直上に位置する固定電位のシールド電極と、前記シールド電極を覆うとともに前記画素電極の下地となる層間絶縁膜と、を備えたことを特徴とする請求項1または2に記載の液晶表示装置。   The first substrate is further formed between the insulating film covering the signal wiring and the pixel electrode, the shield electrode having a fixed potential formed on the insulating film and positioned immediately above the signal wiring, and the shield electrode The liquid crystal display device according to claim 1, further comprising: an interlayer insulating film that covers the pixel electrode and serves as a base of the pixel electrode. 第1方向に沿って延在したゲート配線と、各画素の中央を通り第1方向に交差する第2方向に沿って延在したソース配線と、前記ゲート配線及び前記ソース配線に電気的に接続されたスイッチング素子と、前記ソース配線を覆う絶縁膜と、前記スイッチング素子に電気的に接続されるとともに前記絶縁膜を介して前記ソース配線の直上に位置し第2方向に沿って延在した帯状の画素電極と、を備えた第1基板と、
第1方向に隣接する画素の間にそれぞれ配置され第2方向に沿って延在した帯状の対向電極を備えた第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。
A gate wiring extending along the first direction, a source wiring extending along the second direction passing through the center of each pixel and intersecting the first direction, and electrically connected to the gate wiring and the source wiring A switching element, an insulating film covering the source wiring, and a strip that is electrically connected to the switching element and is located immediately above the source wiring through the insulating film and extends in the second direction A first substrate comprising: a pixel electrode;
A second substrate including a strip-shaped counter electrode that is disposed between pixels adjacent to each other in the first direction and extends along the second direction;
A liquid crystal layer held between the first substrate and the second substrate;
A liquid crystal display device comprising:
前記第1基板は、さらに、前記ソース配線を覆う前記絶縁膜と前記画素電極との間に、前記絶縁膜上に形成され前記ソース配線の直上に位置する固定電位のシールド電極と、前記シールド電極を覆うとともに前記画素電極の下地となる層間絶縁膜と、を備えたことを特徴とする請求項4に記載の液晶表示装置。   The first substrate is further formed between the insulating film covering the source wiring and the pixel electrode, the shield electrode having a fixed potential formed on the insulating film and located immediately above the source wiring, and the shield electrode The liquid crystal display device according to claim 4, further comprising: an interlayer insulating film that covers and covers the pixel electrode. 前記画素電極を挟んだ両側に位置する前記対向電極のそれぞれと前記画素電極との間隔は略同一であることを特徴とする請求項1乃至5のいずれか1項に記載の液晶表示装置。   6. The liquid crystal display device according to claim 1, wherein a distance between each of the counter electrodes located on both sides of the pixel electrode and the pixel electrode is substantially the same. 前記画素電極と前記対向電極との間に電界が形成された状態で、前記液晶層の液晶分子は、前記画素電極を挟んで互いに逆向きの方向に配向することを特徴とする請求項1乃至6のいずれか1項に記載の液晶表示装置。   The liquid crystal molecules of the liquid crystal layer are aligned in directions opposite to each other with the pixel electrode in between, with an electric field formed between the pixel electrode and the counter electrode. The liquid crystal display device according to any one of 6.
JP2011004125A 2011-01-12 2011-01-12 Liquid crystal display device Withdrawn JP2012145775A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011004125A JP2012145775A (en) 2011-01-12 2011-01-12 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011004125A JP2012145775A (en) 2011-01-12 2011-01-12 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2012145775A true JP2012145775A (en) 2012-08-02

Family

ID=46789389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011004125A Withdrawn JP2012145775A (en) 2011-01-12 2011-01-12 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2012145775A (en)

Similar Documents

Publication Publication Date Title
JP5035931B2 (en) Liquid crystal display
JP5530987B2 (en) Liquid crystal display
JP6257259B2 (en) Display device
JP5380416B2 (en) Liquid crystal display
JP5604457B2 (en) Liquid crystal display
JP5707488B2 (en) Liquid crystal display
JP5552457B2 (en) Liquid crystal display
JP5597557B2 (en) Liquid crystal display
JP2015125224A (en) Liquid crystal display device
JP5883721B2 (en) Liquid crystal display
TWI559063B (en) Liquid crystal display device
JP6063710B2 (en) Liquid crystal display
JP2013250411A (en) Liquid crystal display device
JP5572562B2 (en) Liquid crystal display
JP2013127558A (en) Liquid crystal display device
JP2014157315A (en) Liquid crystal display device
JP5903309B2 (en) Liquid crystal display
JP5707183B2 (en) Liquid crystal display
JP5572603B2 (en) Liquid crystal display
JP2013064800A (en) Liquid crystal display device
JP6010330B2 (en) Liquid crystal display
JP2016038539A (en) Liquid crystal display device
JP5771501B2 (en) Liquid crystal display
JP2012145775A (en) Liquid crystal display device
JP2013072954A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130711

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140401