JP2012039803A - 電子回路 - Google Patents

Abstract

【課題】、ラッチアップに起因する過大電流からＩＣ素子を保護する機能を有した電子回路を提供する。
【解決手段】電子回路は、電源電圧に接続する端子及びグランド電圧に接続する端子を有するＩＣ素子と、前記端子の何れか一方に接続された自動復帰型ヒューズとを含む。
【選択図】図１

Description

本発明は、一般に電子回路に関し、詳しくは過電流保護機能を備えた電子回路に関する。

機器同士をケーブルで接続する際、機器同士のグランド電位差や静電気等の電荷蓄積による電位差に起因して、サージ電流と呼ばれる電流が信号線やグランド線に流れる場合がある。このサージ電流が流れることにより、機器内に設けられた送信側のドライバ・デバイスや受信側のレシーバ・デバイスが破損するおそれがある。

従来から、サージ電流によるデバイス破損を防止するために、保護ダイオードが用いられている。保護ダイオードを信号線やグランド線と電源との間に接続することにより、サージ電流を電源へ逃がすことができる。保護ダイオードとしては、ショットキー・ダイオードやバリスタなどが用いられる。

保護ダイオードを設けることにより、サージ電流そのものによってデバイスが破損することはある程度防ぐことができる。しかし、デバイスにラッチアップが発生する可能性を完全に排除することはできない。デバイスにラッチアップが発生すると、デバイスの正側電源電圧とグランド側電源電圧との間に過大電流が流れるため、その過大電流によってデバイスが発熱して破損してしまう。

過大電流に対する保護回路の一例として、特許文献１には、ＣＰＵに供給する電源電圧を３相電圧供給回路により生成する構成において、３相の電圧制御モジュールのそれぞれの電源電圧側にリセッタブル・ヒューズを設ける構成が開示されている。具体的には、ハイ（ＨＩＧＨ：高）側とロー（ＬＯＷ：低）側のＭＯＳＦＥＴを交互にオン・オフしてＰＷＭ波形を生成するモジュールを３相設け、３相の出力を結合して更にインダクタとキャパシタとで平滑化してからＣＰＵへ電源電圧として供給する。この構成において、ＰＷＭ波形を生成する３つのモジュールに電源電圧を供給する３つの経路のそれぞれに、リセッタブル・ヒューズを挿入してある。

特許文献１に記載の技術では、リセッタブル・ヒューズ（７０、７１、７２）が電圧制御モジュール（２０、３０、４０）の直前に配置されており、ＣＰＵ（６０）に直結されていないので、ＣＰＵのラッチアップを防止することはできない。

特許文献２には、集積回路チップにおいて、内部回路に電源電圧を供給する経路にラッチアップ保護回路を設ける構成が開示されている。このラッチアップ保護回路は、内部回路へ供給する電流が事前設定値を超えると、内部回路に電力を供給するオンチップ電圧調整器をスイッチ・オフする。この構成では、集積回路チップ内にラッチアップ保護用の回路を内蔵する構成であり、ラッチアップ保護機能を備えたＩＣ素子が提供される。

特許文献２に記載の技術では、ラッチアップ保護回路を集積化路チップ内に予め内蔵する必要があり、ラッチアップ保護回路を内蔵しない集積回路には適用できないという問題点がある。また、ラッチアップ保護回路を集積回路に内蔵することは、集積回路の設計、製造段階でのコスト増を招くことになる。

米国特許出願公開第２００６／０２２７４８０号明細書 特開平６−８５１７９号公報

上述のような従来の問題点を鑑みると、ラッチアップに起因する過大電流からＩＣ素子を保護する機能を有した電子回路が望まれる。

本発明の一観点によれば、電源電圧に接続する端子及びグランド電圧に接続する端子を有するＩＣ素子と、前記端子の何れか一方に接続された自動復帰型ヒューズとを含む電子回路が提供される。

開示の電子回路によれば、ＩＣ素子にラッチアップが発生して電源電圧からグランド電圧に大電流が流れると、自動復帰型ヒューズが遮断状態となり、ＩＣ素子が発熱して破壊されるのを防ぐことができる。自動復帰型（リセッタブル）ヒューズは、ラッチアップが解消されたり電源がオフされたりすると、自動的に導通状態に復帰する。従って、復帰動作に手間をかける必要のないラッチアップ保護機能を、ラッチアップが発生しやすいＩＣ素子にピンポイント的に提供することができる。

ラッチアップに起因する過大電流からＩＣ素子を保護する機能を有した電子回路の一例を示す図である。 ラッチアップに起因する過大電流からＩＣ素子を保護する機能を有した電子回路の別の一例を示す図である。 通信インターフェースを介して２つの機器を接続する構成の一例を示す図である。 ラッチアップに起因する過大電流から差動インターフェースのドライバ及びレシーバを保護する機能を有した電子回路の一例を示す図である。 差動通信インターフェースを介して２つの機器を接続する構成の一例を示す図である。 過電流保護機能を有した回路基板の一例を示す図である。 過電流保護機能を有した回路基板の外観の一例を示す図である。

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。

図１は、ラッチアップに起因する過大電流からＩＣ素子を保護する機能を有した電子回路の一例を示す図である。図１に示す電子回路は、ＩＣ素子１０及び自動復帰型ヒューズ１１を含む。ＩＣ素子１０は、電源電圧ＶＣＣに接続する端子Ｎ１及びグランド電圧ＧＮＤに接続する端子Ｎ２を有する。自動復帰型ヒューズ１１は、端子Ｎ１及びＮ２の何れか一方に接続されてよい。図１の例では、自動復帰型ヒューズ１１は端子Ｎ１に接続され、ＩＣ素子１０と電源電圧ＶＣＣとの間に挿入される。

図２は、ラッチアップに起因する過大電流からＩＣ素子を保護する機能を有した電子回路の別の一例を示す図である。図２において、図１と同一の構成要素は同一の番号で参照し、その説明は適宜省略する。図１の例において自動復帰型ヒューズ１１がＩＣ素子１０と電源電圧ＶＣＣとの間に挿入されているのに対して、図２の例では、自動復帰型ヒューズ１２がＩＣ素子１０とグランド電圧ＧＮＤとの間に設けられている。

図１及び図２の例において、ＩＣ素子１０はラッチアップを発生する可能性のある素子であり、例えばＣＭＯＳ（相補型ＭＯＳ）素子である。ＣＭＯＳからなる素子の場合の場合、以下に説明するように、ラッチアップが発生し得る。ＣＭＯＳデバイスでは、例えばＮ型基板にＰウェルやＰチャネル・トランジスタのソース及びドレインが形成され、ＰウェルにはＮチャネル・トランジスタのソース及びドレインが形成される。例えばＰチャネル・トランジスタのソース又はドレイン、Ｎ型基板、及びＰウェルにより、寄生素子としてＰＮＰ型のバイポーラ・トランジスタが構成される。また、例えばＮ型基板、Ｐウェル、及びＮチャネル・トランジスタのソース又はドレインにより、寄生素子としてＮＰＮ型のバイポーラ・トランジスタが構成される。これらの寄生素子が組み合わされてＰＮＰＮ接合の寄生のサイリスタ構造を形成する。電源電圧変動やサージ電流等に起因して、寄生サイリスタのゲート部分にトリガ電流が流れると、寄生サイリスタがオン状態になるラッチアップが発生する。ラッチアップが発生すると、電源をオフしない限りは、電源電圧ＶＣＣとグランド電圧ＧＮＤとの間に大電流が流れ続ける。この結果、寄生トランジスタのオン抵抗に由来する大発熱が生じ、シリコンが焼けたり、配線が溶けたりして、デバイスが破壊される。

図１及び図２に示す電子回路において、ＩＣ素子１０には過電流から保護する機能は内蔵されていないが、自動復帰型ヒューズ１１又は自動復帰型ヒューズ１２が接続されている。従って、ＩＣ素子１０がラッチアップを起こして電源電圧ＶＣＣからグランド電圧ＧＮＤに大電流が流れても、この大電流により自動復帰型ヒューズ１１又は１２が一時的に遮断され、ＩＣ素子１０を大電流による発熱から保護することができる。ここで自動復帰型ヒューズは、所定の電流をトリガとして遮断状態となり、その後、外部からの介入動作がなくとも自動的に導通状態に復帰するものである。外部からの介入動作がなくとも自動時に復帰するとは、例えばヒューズ交換などの修復動作やスイッチ切り換えなどの回復動作を人手により或いは人からの指示を起因として機械的に実行しなくとも、時間が経過すると自発的に導通状態に戻ることである。大電流を流す原因がそのままの状態で存在する場合には、遮断状態が解除されなくてよく、また或いは自動的に導通状態に復帰しても、大電流が流れて再度遮断状態に遷移してよい。

自動復帰型ヒューズ１１及び１２は、ＰＴＣ（Positive Temperature Coefficient）素子からなるリセッタブル・ヒューズであってよい。ＰＴＣ素子は、温度が上昇すると抵抗値が増大するような働きをする電子素子である。保護対象回路の電源に直列に挿入すると、回路の動作電流により温度上昇を引き起こすが、通常動作範囲内の電流値では、保護対象回路の動作に影響を及ぼす程或いは動作を停止させる程の大きな抵抗値とはならない。ラッチアップ等の何らかの異常により保護対象回路に過電流が流れると、ＰＴＣ素子の温度が急激に上昇し、抵抗値が急激に増大する結果、僅かな電流しか通さない状態となる。この状態が、ヒューズが切れたのと等しい状態即ち遮断状態であり、保護対象回路を発熱による破壊から保護することができる。僅かな電流がＰＴＣ素子の高い温度を維持するに十分である場合、過電流の原因が消滅するか或いは電源をオフしない限り、高抵抗状態が維持される。僅かな電流では温度が徐々に下がる場合であっても、温度低下に伴い抵抗値が小さくなると電流が増大して大きい抵抗値に戻すように動作するので、過電流の原因が消滅するか或いは電源をオフしない限り、ＰＴＣ素子は高抵抗状態を維持することができる。過電流の原因が消滅するか電源をオフして温度を下げてやると、ＰＴＣ素子は抵抗値の小さな状態に復帰し、通常の動作電流を流せるようになる。ラッチアップが過電流の原因である場合であれば、回路に流れる電流値が十分に小さくなるか或いは電源をオフすることにより、寄生サイリスタをオフしてラッチアップ状態を解除することができる。

このようなリセッタブル・ヒューズを用いれば、異常が発生して遮断状態となった後も、ヒューズのように交換する必要が無いため、修理・交換の手間やコストを減らすことができる。リセッタブル・ヒューズは、メーカーによりＰｏｌｙＳｗｉｔｃｈ（登録商標）、ＯｐｔｉＲｅｓｅｔ（登録商標）、Ｅｖｅｒｆｕｓｅ（登録商標）、Ｐｏｌｙｆｕｓｅ（登録商標）、Ｍｕｌｔｉｆｕｓｅ（登録商標）等と呼ばれる。なお電源に流れる電流の検出結果に応じて適宜電源を遮断するような素子を電子回路で構成し、自動復帰型ヒューズ１１又は１２として用いてもよい。例えば、非常に低い値の抵抗器を電源と直列に挿入し、その抵抗の両端に発生する微小な電圧から電流を検出してよい。検出した電流が所定の範囲を超えたとき、過電流が流れていると判断し、電源を遮断するようなスイッチを設ければよい。

なおＩＣ素子１０と自動復帰型ヒューズ１１又は１２に過電流が流れると、自動復帰型ヒューズ１１又は１２が高温となるだけでなく、ＩＣ素子１０の温度もある程度上昇することが考えられる。その場合、ＩＣ素子１０と自動復帰型ヒューズ１１又は１２とが近接して配置されていると、それぞれの自然放熱による温度低下の速度が遅くなる。そこで迅速な自動復帰を図るためには、ＩＣ素子１０と自動復帰型ヒューズ１１又は１２との距離が、自然放熱による熱が一方から他方に伝搬しにくい程度に離れていることが好ましい。

上記のラッチアップは、一般に電源電圧変動や、サージ電流、信号レベルのオーバー・シュート等に起因して発生し得る。特に、ＩＣ素子１０が機器間の通信のために用いる通信用インターフェースのドライバ又はレシーバである場合、ラッチアップが発生する危険性は高くなる。これは、機器同士を接続する際に、各グランド電位差や静電気等の電荷蓄積による電位差に起因して、サージ電流が、電源線や、信号線、グランド線等に流れ、このサージ電流をトリガとしてラッチアップが発生し得るからである。図１及び図２の例で言えば、ＩＣ素子１０がドライバ又はレシーバである場合、外部機器に接続される出力端子ＯＵＴ又は入力端子ＩＮに、サージ電流が流れる可能性がある。またコネクタの電源端子やグランド端子を介して、機器同士を接続する際に、サージ電流が電源端子やグランド端子に流れる可能性がある。

図３は、通信インターフェースを介して２つの機器を接続する構成の一例を示す図である。図３に示す通信システムは、電子機器２１、電子機器２２、通信ケーブル２３、コネクタ２４、及びコネクタ２５を含む。電子機器２１は、ドライバＩＣ２６、自動復帰型ヒューズ２７、及び保護ダイオード２８及び２９を含む。コネクタ２４の一方（例えばレセプタクル側）が電子機器２１に取り付けられており、ドライバＩＣ２６の出力端が接続されている。ドライバＩＣ２６の出力端と電源電圧ＶＣＣとの間には保護ダイオード２８が挿入され、ドライバＩＣ２６の出力端とグランド電圧ＧＮＤとの間には保護ダイオード２９が挿入される。

電子機器２２は、レシーバＩＣ３０、自動復帰型ヒューズ３１、及び保護ダイオード３２及び３３を含む。コネクタ２５の一方（例えばレセプタクル側）が電子機器２２に取り付けられており、レシーバＩＣ３０の入力端が接続されている。レシーバＩＣ３０の入力端と電源電圧ＶＣＣとの間には保護ダイオード３２が挿入され、レシーバＩＣ３０の入力端とグランド電圧ＧＮＤとの間には保護ダイオード３３が挿入される。

図３に示す状態では、電子機器２１側のコネクタ２４の一方（例えばレセプタクル側）と他方（例えばプラグ側）とが分離されており、電子機器２２側はケーブル２３とコネクタ２５が接続されている。この状態から、コネクタ２４を接続して電子機器２１と電子機器２２とを通信ケーブル２３を介して接続する。この時、電子機器２１と電子機器２２との間でのグランド電位差や、静電気等により一方の機器に蓄積した電荷による電位差に起因して、サージ電流がドライバＩＣ２６の出力端及びレシーバＩＣ３０の入力端に流れる場合がある。このサージ電流は、それに起因する電圧が信号電圧の電圧範囲を超えると、保護ダイオード２８及び２９や保護ダイオード３２及び３３を介して電源電圧ＶＣＣ又はグランド電圧に流れることになる。これにより、サージ電流に直接に起因してドライバＩＣ２６やレシーバＩＣ３０が破壊されることを避けることはある程度可能である。しかしながら、このサージ電流をトリガとしてラッチアップがドライバＩＣ２６やレシーバＩＣ３０に発生すると、電源電圧ＶＣＣからグランド電圧に大電流が流れる状態となる。何らラッチアップ保護がなされていない場合には、この大電流が流れ続けて大量の熱が発生し、シリコンが焼けたり配線が溶けたりして、ドライバＩＣ２６やレシーバＩＣ３０のデバイスが破壊される。すなわち、保護ダイオード２８、２９、３２、３３を実装するだけでは、ドライバＩＣ２６およびレシーバＩＣ３０のラッチアップによる破損を防ぐことはできない。

図３に示す通信システムでは、自動復帰型ヒューズ２７がドライバＩＣ２６側に設けられ、自動復帰型ヒューズ３１がレシーバＩＣ３０側に設けられている。従って、ラッチアップがドライバＩＣ２６又はレシーバＩＣ３０に発生して電源電圧ＶＣＣからグランド電圧に大電流が流れる状態となっても、自動復帰型ヒューズ２７又は３１が大電流により発熱して遮断状態（又は高抵抗状態）となる。これによりドライバＩＣ２６又はレシーバＩＣ３０が発熱により破壊されるのを回避することができる。なお図３に示す構成では、自動復帰型ヒューズ２７及び３７は、それぞれ対応するＩＣ素子２６及び３０の電源電圧側に接続されている。仮に、図２に示す形態のように自動復帰型ヒューズがＩＣ素子のグランド電圧側に接続されているとすると、ラッチアップ発生に伴い自動復帰型ヒューズが遮断状態となった際に、通信コネクタ部分で機器の外部に露出される信号線が電源電圧に固定されてしまう可能性がある。それに対して図３に示す通信システムでは、ラッチアップ発生に伴い自動復帰型ヒューズ２７及び３１が遮断状態となった際に、コネクタ２４又は２５の部分において機器の外部に露出される信号線が、電源電圧に固定されてしまうことはない。従って、ラッチアップ発生時であっても、比較的安全な状態で機器の動作が停止することになる。

図３では、自動復帰型ヒューズを対象となるＩＣと電源電圧ＶＣＣの間に配置しているが、図２を用いて説明したように、自動復帰型ヒューズを対象となるＩＣとグランド電圧ＧＮＤの間に配置することも可能である。

前述のようにラッチアップは、ＩＣ素子１０が機器間の通信のために用いる通信用インターフェースのドライバ又はレシーバである場合に、発生する危険性が高くなる。特に、ＩＥＥＥ１３９４、ＨＤＭＩ（High-Definition Multimedia Interface）、ＵＳＢ（Universal Serial Bus）などの低電圧差動インターフェースを用いた機器において、ラッチアップが原因と推定されるデバイス故障が発生やすい。従って、そのような低電圧差動インターフェースを用いた機器において自動復帰型ヒューズを用いることにより、機器故障を避けるという観点から、大きな効果を見込むことができる。

図４は、ラッチアップに起因する過大電流から差動インターフェースのドライバ及びレシーバを保護する機能を有した電子回路の一例を示す図である。図４（ａ）はドライバ側の電子回路を示し、この電子回路は、差動インターフェースのドライバであるＩＣ素子４０及び自動復帰型ヒューズ４１を含む。ドライバＩＣ素子４０は、単相信号入力ＩＮに対して差動信号出力ＯＵＴを有する。自動復帰型ヒューズ４１は、ドライバＩＣ素子４０と電源電圧ＶＣＣとの間に挿入される。図２に示した構成と同様に、自動復帰型ヒューズ４１は、ドライバＩＣ素子４０とグランド電圧ＧＮＤとの間に挿入されてもよい。図４（ｂ）はレシーバ側の電子回路を示し、この電子回路は、差動インターフェースのレシーバであるＩＣ素子４２及び自動復帰型ヒューズ４３を含む。レシーバＩＣ素子４２は、差動信号入力ＩＮに対して単相信号出力ＯＵＴを有する。自動復帰型ヒューズ４３は、レシーバＩＣ素子２０と電源電圧ＶＣＣとの間に挿入される。図２に示した構成と同様に、自動復帰型ヒューズ４３は、レシーバＩＣ素子４２とグランド電圧ＧＮＤとの間に挿入されてもよい。ドライバＩＣ素子４０及びレシーバＩＣ素子４２におけるラッチアップの発生、及び、自動復帰型ヒューズ４１及び４３による素子の保護については、図１及び２で説明した場合と同様である。

図５は、差動通信インターフェースを介して２つの機器を接続する構成の一例を示す図である。図５に示す通信システムは、電子機器５１、電子機器５２、差動通信ケーブル５３、コネクタ５４、及びコネクタ５５を含む。電子機器５１は、ドライバＩＣ５６、自動復帰型ヒューズ５７、及び保護ダイオード５８乃至６１を含む。コネクタ５４の一方（例えばレセプタクル側）が電子機器５１に取り付けられており、ドライバＩＣ５６の差動出力端が接続されている。ドライバＩＣ５６の差動出力端と電源電圧ＶＣＣとの間には保護ダイオード５８及び６０が挿入され、ドライバＩＣ５６の差動出力端とグランド電圧ＧＮＤとの間には保護ダイオード５９及び６１が挿入される。

電子機器５２は、レシーバＩＣ６２、自動復帰型ヒューズ６３、及び保護ダイオード６４乃至６７を含む。コネクタ５５の一方（例えばレセプタクル側）が電子機器５２に取り付けられており、レシーバＩＣ６２の差動入力端が接続されている。レシーバＩＣ６２の差動入力端と電源電圧ＶＣＣとの間には保護ダイオード６４及び６６が挿入され、レシーバＩＣ６２の差動入力端とグランド電圧ＧＮＤとの間には保護ダイオード６５及び６７が挿入される。

図５に示す状態では、コネクタ５４の一方（例えばレセプタクル側）と他方（例えばプラグ側）とが分離されている。この状態から、コネクタ５４を接続して電子機器５１と電子機器５２とを差動通信ケーブル５３を介して接続する。この時、電子機器５１と電子機器５２との間でのグランド電位差や、静電気等により一方の機器に蓄積した電荷による電位差に起因して、サージ電流がドライバＩＣ５６の差動出力端及びレシーバＩＣ６２の差動入力端に流れる場合がある。このサージ電流は、それに起因する電圧が差動信号電圧の電圧範囲を超えると、保護ダイオード５８乃至６１や保護ダイオード６４乃至６７を介して電源電圧ＶＣＣ又はグランド電圧に流れることになる。低電圧差動インターフェースの場合には、信号電圧の動作電圧範囲が比較的狭いので、サージ電流に起因する電圧が差動信号電圧の電圧範囲を比較的超えやすい。このサージ電流をトリガとしてラッチアップがドライバＩＣ５６やレシーバＩＣ６２に発生すると、電源電圧ＶＣＣからグランド電圧に大電流が流れる状態となる。

しかしながら、自動復帰型ヒューズ５７がドライバＩＣ５６側に設けられ、自動復帰型ヒューズ６３がレシーバＩＣ６２側に設けられている。従って、ラッチアップがドライバＩＣ５６又はレシーバＩＣ６２に発生して電源電圧ＶＣＣからグランド電圧に大電流が流れる状態となっても、自動復帰型ヒューズ５７又は６３が大電流により発熱して遮断状態（又は高抵抗状態）となる。これによりドライバＩＣ５６又はレシーバＩＣ６３が発熱により破壊されるのを回避することができる。

一般に、過電流が流れる可能性がある回路をヒューズにより保護する技術はよく知られた技術である。しかしながら、通常の回路基板では、特定の要因（例えばラッチアップ）により過電流が流れる可能性が特に高いＩＣ素子を特別に保護するということはなく、回路基板の大元の電源位置にヒューズを配置する構成が用いられる。即ち、回路全体の何れの箇所であっても素子が破壊されるような大電流が流れれば、大元で一括して電源を遮断してしまうという設計思想が用いられる。

しかしながら大元の電源位置にヒューズを配置しているので、通常動作により回路全体で消費する最大電流では遮断しないような規格のヒューズが用いられることになる。このような回路基板で、例えば通信インターフェース部分のドライバＩＣ素子又はレシーバＩＣ素子でラッチアップが発生しても、ラッチアップに起因する過電流は、大元のヒューズを遮断するほどの大電流とはならないのが一般的である。この結果、従来の回路基板では、ヒューズによる過電流保護機能が搭載されているにも関わらず、ラッチアップによるＩＣ素子の破壊が実際に発生していた。

それに対して、大元の電源位置にヒューズを配置して回路を保護する機能に加え、回路基板上で特にラッチアップが起こりやすいＩＣ素子をピンポイント的に自動復帰型ヒューズにより保護することで、ラッチアップに起因する故障を的確に回避することができる。自動復帰型ヒューズにより自動的に復帰するので、回路基板上で何れの位置のヒューズが遮断したのかを特定する必要もない。大元の電源位置のヒューズについては、自動復帰型でなくとも、ヒューズの位置は分かっており、しかも通常は１つしかないので、交換作業も容易である。しかし、回路基板上でラッチアップが起こりやすいＩＣ素子をピンポイント的に保護するような場合、ヒューズの位置が分かり難く、しかも複数のヒューズのうち何れが遮断したのかを特定することが交換作業のためには必要となる。従って、回路基板上でラッチアップが起こりやすいＩＣ素子をピンポイント的に保護する場合には、自動復帰型ヒューズを用いることが好ましい。

図６は、過電流保護機能を有した回路基板の一例を示す図である。図６に示す回路基板７０は、電源プラグ７２からの商用電源を電源供給ユニット７１を介して受け取る。電源供給ユニット７１は例えばＡＣ−ＤＣコンバータであり、１００Ｖの商用交流電源を例えば１２ＶのＤＣ電源電圧に変換し、このＤＣ電圧を回路基板７０に供給する。なお図６の構成例では、電源供給ユニット７１は回路基板７０の外部に設けられているが、回路基板７０上に搭載される構成であってもよい。

回路基板７０は、ヒューズ７３、ＤＣ−ＤＣコンバータ７４−１乃至７４−３、ＩＣ素子７５−１乃至７５−９、通信用のドライバＩＣ素子７６、通信用のレシーバＩＣ素子７７、リセッタブル・ヒューズ７８及び７９を含む。ＤＣ−ＤＣコンバータ７４−１乃至７４−３は、ヒューズ７３を介して、電源供給ユニット７１から例えば１２ＶのＤＣ電源電圧を受け取る。ＤＣ−ＤＣコンバータ７４−１乃至７４−３は、例えば１２ＶのＤＣ電源電圧を降圧することにより、例えば５Ｖ、３．３Ｖ、１．８Ｖ等の電源電圧を生成する。ＤＣ−ＤＣコンバータ７４−１が生成するＤＣ電源電圧は、ＩＣ素子７５−１乃至７５−３に供給される。ＤＣ−ＤＣコンバータ７４−２が生成するＤＣ電源電圧は、ＩＣ素子７５−４乃至７５−６に供給される。ＤＣ−ＤＣコンバータ７４−３が生成するＤＣ電源電圧は、ＩＣ素子７５−７乃至７５−９並びにドライバＩＣ素子７６及びレシーバＩＣ素子７７に供給される。

ドライバＩＣ素子７６及びレシーバＩＣ素子７７は、通信用の例えば差動インターフェースのドライバ及びレシーバであり、ラッチアップが発生し得るＣＭＯＳデバイスである。ＤＣ−ＤＣコンバータ７４−３は、ドライバＩＣ素子７６及びレシーバＩＣ素子７７等のＩＣ素子を駆動する電圧レベルであるＤＣ電源電圧を発生する電圧発生回路として機能する。リセッタブル・ヒューズ７８は、ＤＣ−ＤＣコンバータ７４−３とドライバＩＣ素子７６との間に設けられ、リセッタブル・ヒューズ７９は、ＤＣ−ＤＣコンバータ７４−３とレシーバＩＣ素子７７との間に設けられる。これらのリセッタブル・ヒューズとは別個のヒューズ７３が、回路基板７０に搭載され、ＤＣ−ＤＣコンバータ７４−３に入力電圧を印加する経路に挿入されている。このヒューズ７３は、ＤＣ−ＤＣコンバータ７４−３と他の複数の回路（ＤＣ−ＤＣコンバータ７４−１及び７４−２やＩＣ素子７５−１乃至７５−６等）とに共通の電圧を供給する経路に挿入されている。

ヒューズ７３は、回路基板７０の大元の電源位置において、過電流保護機能を提供するために設けられている。大元の電源位置にヒューズを配置しているので、通常動作により回路基板７０全体で消費する最大電流では遮断しないような規格のヒューズが用いられる。従って、ドライバＩＣ素子７６やレシーバＩＣ素子７７でラッチアップが発生しても、ラッチアップに起因する過電流は、大元のヒューズ７３を遮断するほどの大電流とはならない。そこで大元の電源位置にヒューズ７３を配置して回路を保護する機能に加え、回路基板７０上で特にラッチアップが起こりやすいドライバＩＣ素子７６及びレシーバＩＣ素子７７を、ピンポイント的にリセッタブル・ヒューズ７８及び７９により保護する。これにより、ラッチアップに起因する故障を的確に回避することができる。リセッタブル・ヒューズ７８及び７９は、温度低下により自動的に復帰するので、ラッチアップが解消された後には、回路基板７０を検査する必要もなくそのまま使用することができる。

図７は、過電流保護機能を有した回路基板の外観の一例を示す図である。図７に示す基板１０４には、通信用のＩＣ１００、自動復帰型ヒューズ１０１、ヒューズ１０２、通信端子１０３が設けられている。ヒューズ１０２は、基板１０４の大元の電源位置で過電流に対する保護機能を提供するものであり、図６のヒューズ７３に相当する。通信用のＩＣ１００は、ドライバ機能及びレシーバ機能を備えたインターフェース用のトランシーバＩＣ素子であり、図６のドライバＩＣ素子７６及びレシーバＩＣ素子７７を含む。通信用のＩＣ１００の電源電圧端子には自動復帰型ヒューズ１０１が接続されている。外部から供給された電源は、ヒューズ１０２及びＤＣ−ＤＣコンバータ等を介し、更に自動復帰型ヒューズ１０１を経由して、通信用のＩＣ１００に供給される。通信用のＩＣ１００は、自動復帰型ヒューズ１０１を介して印加される電源電圧で駆動し、通信端子１０３を介して信号の送信及び受信を行なう。自動復帰型ヒューズ１０１は、例えばリセッタブル・ヒューズであり、例えば通信端子１０３を通って流れるサージ電流をトリガとしてラッチアップが通信用のＩＣ１００に発生した場合、発熱して高抵抗状態となることで、通信用のＩＣ１００を大電流から保護する。

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

以上の全ての実施形態に関し、更に以下の付記を開示する。

１０ ＩＣ素子
１１、１２ 自動復帰型ヒューズ
２１、２２ 電子機器
２３ 通信ケーブル
２４、２５ コネクタ
２６ ドライバＩＣ
２７ 自動復帰型ヒューズ
２８、２９ 保護ダイオード
３０ レシーバＩＣ
３１ 自動復帰型ヒューズ
３２、３３ 保護ダイオード
４０ ドライバＩＣ
４１、４３ 自動復帰型ヒューズ
４２ レシーバＩＣ
５１、５２
５３ 通信ケーブル
５４、５５ コネクタ
５６ ドライバＩＣ
５７、６３ 自動復帰型ヒューズ
５８〜６１ 保護ダイオード
６２ レシーバＩＣ
６４〜６７ 保護ダイオード
７１ 電源供給ユニット
７２ 電源プラグ
７３ ヒューズ
７４−１〜７４−３ ＤＣ−ＤＣコンバータ
７５−１〜７５−９ ＩＣ素子
７６ ドライバＩＣ
７７ レシーバＩＣ
７８，７９ 自動復帰型ヒューズ
１００ ＩＣ
１０１ 自動復帰型ヒューズ
１０２ ヒューズ
１０３ 通信端子
１０４ 基板

Claims (11)

1. 電源電圧に接続する端子及びグランド電圧に接続する端子を有するＩＣ素子と、
   前記端子の何れか一方に接続された自動復帰型ヒューズと
   を含む、電子回路。
2. 前記自動復帰型ヒューズはＰＴＣ素子である、請求項１に記載の電子回路。
3. 前記ＩＣ素子を駆動する電圧レベルである前記電源電圧を発生する電圧発生回路を更に含み、前記自動復帰型ヒューズは前記電圧発生回路と前記ＩＣ素子との間に設けられる、請求項１又は２に記載の電子回路。
4. 前記ＩＣ素子、前記自動復帰型ヒューズ、及び前記電圧発生回路が搭載される基板と、
   前記基板に搭載され、前記電圧発生回路に入力電圧を印加する経路に挿入される別のヒューズと
   を更に含む、請求項３に記載の電子回路。
5. 前記基板に搭載される１つ又は複数の回路を更に含み、前記別のヒューズは、前記電圧発生回路と前記１つ又は複数の回路とに共通の電圧を供給する経路に挿入される、請求項４に記載の電子回路。
6. 前記ＩＣ素子はＣＭＯＳである、請求項１乃至５何れか一項に記載の電子回路。
7. 前記ＩＣ素子はラッチアップが発生し得る素子である、請求項１乃至６何れか一項に記載の電子回路。
8. 前記ＩＣ素子は通信用インターフェースのドライバ及びレシーバの何れか一方である、請求項１乃至７何れか一項に記載の電子回路。
9. 前記ＩＣ素子は通信用の低電圧差動インターフェースのドライバ及びレシーバの何れか一方である、請求項１乃至８何れか一項に記載の電子回路。
10. 前記自動復帰型ヒューズは、前記ＩＣ素子と前記電源電圧との間に挿入される、請求項１乃至９何れか一項に記載の電子回路。
11. 前記自動復帰型ヒューズは、前記ＩＣ素子と前記グランド電圧との間に挿入される、請求項１乃至９何れか一項に記載の電子回路。

Images