JP2012039371A - 誤り訂正復号装置及び誤り訂正復号方法 - Google Patents
誤り訂正復号装置及び誤り訂正復号方法 Download PDFInfo
- Publication number
- JP2012039371A JP2012039371A JP2010177538A JP2010177538A JP2012039371A JP 2012039371 A JP2012039371 A JP 2012039371A JP 2010177538 A JP2010177538 A JP 2010177538A JP 2010177538 A JP2010177538 A JP 2010177538A JP 2012039371 A JP2012039371 A JP 2012039371A
- Authority
- JP
- Japan
- Prior art keywords
- check matrix
- coding rate
- row
- matrix
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6527—IEEE 802.11 [WLAN]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
Abstract
【解決手段】設定符号化率が第1の符号化率より符号化率が大きい第2の符号化率の場合、列処理行処理演算部120Aは、第2の符号化率に対応する第2検査行列に応じた分散検査行列から第1の部分行列が構成される列数と同数の列を選択して組み合わせた分散部分行列を用いる。ここで、分散検査行列は、第2検査行列の行数を拡張して、第2検査行列のうち第2検査行列の行重みが大きい行の要素が当該行と拡張した行とに分散して配置された行列である。このとき、列処理行処理演算部120Aは、行重みが第1の部分行列の行重み以下となる分散部分行列を用いる。
【選択図】図10
Description
本実施の形態は、回路を共有化して回路規模の増大を抑えつつ、複数の符号化率に対応したLDPC復号を行うことができる誤り訂正復号装置(以下、復号器と略記する)及び誤り訂正復号方法(以下、LDPC復号方法、又は、復号アルゴリズムと呼ぶ)について説明する。
LDPC符号全ビット分(本実施の形態では1024ビット)の対数尤度比が得られた後、本復号アルゴリズムは、LDPC復号を開始する。
本復号アルゴリズムは、更新処理回数を0回目として設定する。また、本復号アルゴリズムは、0回目の更新処理における全てのm、zに対する対数外部値比を以下のように設定する。ここでmは図1のように検査行列をサブ行列(サブブロック)で表したときの行番号を指す。またzはmによって選択されるサブ行列(サブブロック)を単位行列のサイクリックシフトに変換した際の行を示すインデクスである。
本復号アルゴリズムは、更新処理実施回数カウント用変数(以下、更新回数という)iを1にセットする。
本復号アルゴリズムは、復号順序を表す変数jを0にセットする。なお、復号順序jは、図2に示すように、部分行列(復号処理を施す列の集合)に付けた番号である。
まず、本復号アルゴリズムは、(i−1)回目の更新処理で求めた対数外部値比から、部分行列に対応した列処理への入力外部値eval(m、n、z1)を全てのm、n、z0に対して以下のように求める。
本復号アルゴリズムは、図2のように選択されたサブ行列の集合からなる部分行列に対して逐次行処理を行う。min−sum復号における行処理は最小値を探索する演算である。そこで、本復号アルゴリズムは、[6]において求めた対数事前値比とこれまでに求めた対数外部値比とを比較して、絶対値の最小値を探索し、探索した最小値を対数外部値比として更新する。
本復号アルゴリズムは、復号順序jを1インクリメントする。
本復号アルゴリズムは、jが最後の復号順序J以下であれば、[6]事前値の計算に戻って列処理を実行し、jがJを超えればループを抜ける。
本復号アルゴリズムは、更新回数iを1インクリメントする。
本復号アルゴリズムは、更新回数iが最大更新回数itmaxより小さければ、[4]外部値初期化に戻って復号処理を再開する。一方、更新回数iが最大更新回数itmax以上であればループを抜ける。
本復号アルゴリズムは、第2検査行列に対応した復号アルゴリズムとするために、ST108の後段で、階層結合処理を追加する。本復号アルゴリズムでは、図5に示す検査行列を図7に示す検査行列へと行列要素を分散させている。従って第2検査行列に対応するためには、元となる図5の検査行列を用いて復号した場合に得られる対数外部値比と同じ値を求める必要がある。図7の分散検査行列から前記同じ値の対数外部値比を求めるためには、分散した2つの行に対応する対数外部値比のうち小さいほうを選択し出力するという処理が必要となる。これを階層結合処理と定義し、以下の式に処理内容を示す。
110 尤度記憶部
120,120A,120B 列処理行処理演算部
130−0〜130−7,130A−0〜130A−7 外部値記憶部
140−0〜140−3,140A−0〜140A−3 行選択部
150−0〜150−3,150A−0〜150A−3 事前値生成部
160,160A 列選択部
170−0〜170−7,170A−0〜170A−7,170B−0〜170B−7 外部値更新部
180 硬判定部
190 階層結合部
Claims (10)
- 複数の符号化率から設定された設定符号化率で低密度パリティ検査符号化された符号化ビットを、前記設定符号化率に対応する検査行列に基づいて復号する誤り訂正復号装置であって、
前記符号化ビットを受信して得られる尤度を記憶する記憶手段と、
前記尤度と、前記設定符号化率に対応する検査行列に応じた部分行列とを用いて、列処理及び行処理を反復して軟判定値を算出する演算手段と、
前記軟判定値を用いて復号ビットを判定する判定手段と、を具備し、
前記演算手段は、
前記設定符号化率が第1の符号化率の場合、前記部分行列として、前記列処理における復号対象の列数に応じて、前記第1の符号化率に対応する第1の検査行列から、任意の列を選択して組み合わせた第1の部分行列を用い、前記設定符号化率が前記第1の符号化率より符号化率が大きい前記第2の符号化率の場合、前記部分行列として、前記第2の符号化率に対応する第2の検査行列に応じた分散検査行列から、前記第1の部分行列が構成される列数に応じて、任意の列を選択して組み合わせた分散部分行列を用い、前記分散検査行列は、前記第2の検査行列の行数を拡張して、前記第2の検査行列のうち前記第2の検査行列の行重みが大きい行の要素が当該行と拡張した行とに分散して配置された行列である、
誤り訂正復号装置。 - 前記演算手段は、前記分散部分行列として、行重みが前記第1の部分行列の行重み以下の行列を用いる、
請求項1に記載の誤り訂正復号装置。 - 前記演算手段は、前記分散部分行列として、列数が前記第1の部分行列の列数と同数の行列を用いる、
請求項1に記載の誤り訂正復号装置。 - 前記第1の部分行列は、前記第1の部分行列の行重みが最小となるように、前記第1の部分行列の列数に応じて前記第1の検査行列から選択される列から構成される、
請求項1に記載の誤り訂正復号装置。 - 前記第1の検査行列は、前記第2の検査行列より列重みが大きい、
請求項1に記載の誤り訂正復号装置。 - 前記演算手段は、
対数外部値比を出力する外部値記憶手段と、
設定符号化率に応じて、前記第1部分行列又は前記分散部分行列に対応する前記対数外部値比を設定する行設定手段と、
前記設定符号化率及び設定された前記対数外部値比に応じて、対数事前値比を生成し並べ替える事前値生成手段と、
前記設定符号化率に応じて、前記第1部分行列又は前記分散部分行列に対応する前記対数事前値比を設定する列設定手段と、
設定された前記対数事前値比に応じて、前記対数外部値比を更新する外部値更新手段と、
前記対数事前値比に基づいて復号ビットを判定する硬判定手段と、を具備する、
請求項1に記載の誤り訂正復号装置。 - 前記外部値更新手段の入力数は、前記第1の部分行列の行重みの数以下である、
請求項6に記載の誤り訂正復号装置。 - 前記演算手段は、
前記設定符号化率が前記第2の符号化率の場合、前記分散検査行列を構成する全ての前記分散部分行列を用いた前記列処理及び行処理が終了した時点で、更新された前記対数外部値比を合成する結合手段、を更に具備する、
請求項6に記載の誤り訂正復号装置。 - 前記外部値更新手段は、
前記設定符号化率が前記第2の符号化率の場合、更に、前記分散検査行列を構成する全ての前記分散部分行列を用いた前記列処理及び行処理が終了した時点で、更新された前記対数外部値比を合成する、
請求項6に記載の誤り訂正復号装置。 - 複数の符号化率から設定された設定符号化率で低密度パリティ検査符号化された符号化ビットを、前記設定符号化率に対応する検査行列に基づいて復号する誤り訂正復号方法であって、
前記符号化ビットを受信して得られる尤度を記憶し、
前記尤度と、前記設定符号化率に対応する検査行列に応じた部分行列とを用いて、列処理及び行処理を反復して軟判定値を算出し、
前記軟判定値を用いて復号ビットを判定する方法であり、
前記設定符号化率が第1の符号化率の場合、前記部分行列として、前記第1の符号化率に対応する第1の検査行列から、前記列処理における復号対象の列数に応じて選択して組み合わせた第1の部分行列を用い、
前記設定符号化率が前記第1の符号化率より符号化率が大きい前記第2の符号化率の場合、前記部分行列として、前記第2の符号化率に対応する第2の検査行列に応じた分散検査行列から、前記第1の部分行列が構成される列数に応じて選択して組み合わせた分散部分行列を用い、
前記分散検査行列は、前記第2の検査行列の行数を拡張して、前記第2の検査行列のうち前記第2の検査行列の行重みが大きい行の要素が当該行と拡張した行とに分散して配置された行列である、
誤り訂正復号方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010177538A JP5485069B2 (ja) | 2010-08-06 | 2010-08-06 | 誤り訂正復号装置及び誤り訂正復号方法 |
| US13/814,219 US8996965B2 (en) | 2010-08-06 | 2011-08-03 | Error correcting decoding device and error correcting decoding method |
| CN201180038008.1A CN103069720B (zh) | 2010-08-06 | 2011-08-03 | 纠错解码装置及纠错解码方法 |
| EP11814289.2A EP2602938A4 (en) | 2010-08-06 | 2011-08-03 | DEVICE AND METHOD FOR ERROR CORRECTION DECODING |
| PCT/JP2011/004396 WO2012017652A1 (ja) | 2010-08-06 | 2011-08-03 | 誤り訂正復号装置及び誤り訂正復号方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010177538A JP5485069B2 (ja) | 2010-08-06 | 2010-08-06 | 誤り訂正復号装置及び誤り訂正復号方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012039371A true JP2012039371A (ja) | 2012-02-23 |
| JP5485069B2 JP5485069B2 (ja) | 2014-05-07 |
Family
ID=45559173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010177538A Expired - Fee Related JP5485069B2 (ja) | 2010-08-06 | 2010-08-06 | 誤り訂正復号装置及び誤り訂正復号方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8996965B2 (ja) |
| EP (1) | EP2602938A4 (ja) |
| JP (1) | JP5485069B2 (ja) |
| CN (1) | CN103069720B (ja) |
| WO (1) | WO2012017652A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013140727A1 (ja) * | 2012-03-19 | 2013-09-26 | パナソニック株式会社 | 復号装置 |
| JP2013251864A (ja) * | 2012-06-04 | 2013-12-12 | Panasonic Corp | 復号装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8566667B2 (en) * | 2011-07-29 | 2013-10-22 | Stec, Inc. | Low density parity check code decoding system and method |
| US8762798B2 (en) | 2011-11-16 | 2014-06-24 | Stec, Inc. | Dynamic LDPC code rate solution |
| KR102019893B1 (ko) * | 2013-07-22 | 2019-09-09 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 지원하는 통신 시스템에서 신호 수신 장치 및 방법 |
| TWI541820B (zh) * | 2014-07-10 | 2016-07-11 | 群聯電子股份有限公司 | 解碼方法、記憶體控制電路單元及記憶體儲存裝置 |
| US10268539B2 (en) * | 2015-12-28 | 2019-04-23 | Intel Corporation | Apparatus and method for multi-bit error detection and correction |
| JP6907700B2 (ja) * | 2017-05-23 | 2021-07-21 | 富士通株式会社 | 情報処理装置、マルチスレッド行列演算方法、およびマルチスレッド行列演算プログラム |
| JP6789446B2 (ja) * | 2018-05-29 | 2020-11-25 | 三菱電機株式会社 | 送信機、受信機、通信システム、符号化率の変更方法、制御回路およびプログラム |
| CN109379087B (zh) * | 2018-10-24 | 2022-03-29 | 江苏华存电子科技有限公司 | Ldpc根据闪存组件错误率调变核编译码速率的方法 |
| US12476655B2 (en) * | 2023-10-04 | 2025-11-18 | Realtek Singapore Private Limited | Low-density parity check decoder |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110265A (ja) * | 2005-10-11 | 2007-04-26 | Samsung Electronics Co Ltd | 復号装置および復号方法 |
| JP2009021676A (ja) * | 2007-07-10 | 2009-01-29 | Sony Corp | 符号化方法および符号化装置 |
| JP2009060453A (ja) * | 2007-08-31 | 2009-03-19 | Panasonic Corp | 復号方法、復号装置、インタリーブ方法及び送信装置 |
| WO2011062111A1 (ja) * | 2009-11-17 | 2011-05-26 | 三菱電機株式会社 | 誤り訂正方法および装置ならびにそれを用いた通信システム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5181207A (en) * | 1988-04-14 | 1993-01-19 | Harris Corp. | Error correction mechanism using pattern predictive error correction codes |
| US6628723B1 (en) * | 1999-10-15 | 2003-09-30 | Cisco Technology | Coding rate reduction for turbo codes |
| GB0004765D0 (en) * | 2000-03-01 | 2000-04-19 | Mitel Corp | Soft-decision decoding of convolutionally encoded codeword |
| WO2001076079A2 (en) * | 2000-04-04 | 2001-10-11 | Comtech Telecommunication Corp. | Enhanced turbo product code decoder system |
| EP1686694A3 (en) * | 2001-01-31 | 2006-12-13 | Matsushita Electric Industrial Co., Ltd. | Decoding devices and decoding method f |
| US7224743B2 (en) * | 2003-04-24 | 2007-05-29 | Northrop Grumman Corporation | Efficient decoding of trellis coded modulation waveforms |
| JP2007215089A (ja) | 2006-02-13 | 2007-08-23 | Fujitsu Ltd | 復号装置及び復号方法 |
| JP5215537B2 (ja) * | 2006-06-28 | 2013-06-19 | 三星電子株式会社 | 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法 |
| JP4618293B2 (ja) * | 2007-12-12 | 2011-01-26 | 住友電気工業株式会社 | 復号装置及び検査行列生成方法 |
| JP2010177538A (ja) | 2009-01-30 | 2010-08-12 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
2010
- 2010-08-06 JP JP2010177538A patent/JP5485069B2/ja not_active Expired - Fee Related
-
2011
- 2011-08-03 EP EP11814289.2A patent/EP2602938A4/en not_active Ceased
- 2011-08-03 US US13/814,219 patent/US8996965B2/en not_active Expired - Fee Related
- 2011-08-03 WO PCT/JP2011/004396 patent/WO2012017652A1/ja not_active Ceased
- 2011-08-03 CN CN201180038008.1A patent/CN103069720B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110265A (ja) * | 2005-10-11 | 2007-04-26 | Samsung Electronics Co Ltd | 復号装置および復号方法 |
| JP2009021676A (ja) * | 2007-07-10 | 2009-01-29 | Sony Corp | 符号化方法および符号化装置 |
| JP2009060453A (ja) * | 2007-08-31 | 2009-03-19 | Panasonic Corp | 復号方法、復号装置、インタリーブ方法及び送信装置 |
| WO2011062111A1 (ja) * | 2009-11-17 | 2011-05-26 | 三菱電機株式会社 | 誤り訂正方法および装置ならびにそれを用いた通信システム |
Non-Patent Citations (2)
| Title |
|---|
| JPN6013041022; HYeong-Gun Joo, et al.: 'NEW CONSTRUCTION OF RATE-COMPATIBLE BLOCK-TYPE LOW-DENSITY PARITY-CHECK CODES USING SPLITTING' 2006 IEEE 17th International Symposium on Personal pp.1-5, 20060911, Indoor and Mobile Radio Communications * |
| JPN6013041023; Hyeong-Gun Joo, et al.: 'Design of Rate-Compatible RA-Type Low-Density Parity-Check Codes Using Splitting' IEEE Transactions on Communications pp.3524-3528, 200912 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013140727A1 (ja) * | 2012-03-19 | 2013-09-26 | パナソニック株式会社 | 復号装置 |
| US9141470B2 (en) | 2012-03-19 | 2015-09-22 | Panasonic Corporation | Decoding device |
| JP2013251864A (ja) * | 2012-06-04 | 2013-12-12 | Panasonic Corp | 復号装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5485069B2 (ja) | 2014-05-07 |
| WO2012017652A1 (ja) | 2012-02-09 |
| EP2602938A1 (en) | 2013-06-12 |
| CN103069720A (zh) | 2013-04-24 |
| US20130139038A1 (en) | 2013-05-30 |
| EP2602938A4 (en) | 2013-09-25 |
| CN103069720B (zh) | 2016-11-23 |
| US8996965B2 (en) | 2015-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5485069B2 (ja) | 誤り訂正復号装置及び誤り訂正復号方法 | |
| JP5442024B2 (ja) | 誤り訂正符号化方法および装置ならびにそれを用いた通信システム | |
| CN111162797A (zh) | 一种速率兼容的5g ldpc码的编码装置及编码方法 | |
| US9825650B2 (en) | Decoder architecture for cyclically-coupled quasi-cyclic low-density parity-check codes | |
| EP2951925B1 (en) | Ldpc code design and encoding apparatus enabling the adjustment of code rate and codelength | |
| JP2014180034A (ja) | パリティチェックデコーダで使用するノードプロセサ | |
| KR20160122261A (ko) | 구조적 ldpc의 인코딩 방법, 디코딩 방법, 인코딩 장치 및 디코딩 장치 | |
| JP2007295564A (ja) | 低密度のパリティ検査コードを用いた復号器 | |
| KR101227264B1 (ko) | Ldpc 코드용 디코더 | |
| CN116054844B (zh) | 校验矩阵构造方法、系统、电子设备及计算机存储介质 | |
| JP2007089064A (ja) | 復号装置および受信装置 | |
| US9037938B2 (en) | Hardware architecture and implementation of low power layered multi-level LDPC decoder | |
| Han et al. | Implementation of IEEE 802.11 n LDPC codes based on general purpose processors | |
| KR20090063948A (ko) | 복수의 기본 패리티 검사행렬을 이용한 저밀도 패리티 검사부호의 복호화 장치 및 그 방법 | |
| CN115102556B (zh) | 构建基矩阵的方法及处理装置、存储介质 | |
| JP5790029B2 (ja) | 復号装置、復号方法、およびプログラム | |
| JP4917023B2 (ja) | 誤り訂正符号化装置 | |
| JP4645645B2 (ja) | 復号装置及び検査行列生成方法 | |
| Ren et al. | The design and implementation of high-speed codec based on FPGA | |
| Boncalo et al. | Cost-efficient FPGA layered LDPC decoder with serial AP-LLR processing | |
| JP2015103866A (ja) | 誤り訂正符号方法及びシステム | |
| EP2951926B1 (en) | Ldpc code design and encoding apparatus for their application | |
| JP2006050622A (ja) | 低密度パリティチェック行列の生成装置及びその方法 | |
| WO2023272768A1 (en) | Low-latency segmented quasi-cyclic low-density parity-check (qc-ldpc) decoder | |
| HK40077490A (en) | Low-latency segmented quasi-cyclic low density parity-check (qc-ldpc) decoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140219 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5485069 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |