JP2012039211A - マイクロホンアレイ - Google Patents

Abstract

【課題】マイクロホンアレイにおいて、加算器を用いることなく、簡単な回路構成で各マイクロホンユニットから出力される音声信号を加算して狭指向性を得る。
【解決手段】単一指向性の各マイクロホンユニット１０ａ〜１０ｅを、それらの主軸を互いに平行とし、かつ、各振動板が同一平面上に存在する状態で主軸と直交する方向に沿って所定の間隔をもって直線的に一列に配置し、このコンデンサマイクロホンユニット列の一端１０ａ側から他端１０ｅ側にかけて、ＦＥＴ素子１２のソース極Ｓ（音声信号の出力端子）を隣接する次段のコンデンサマイクロホンユニット１０の振動板側に順次直列に接続し、最終段のマイクロホンユニット１０ｅのソース極Ｓから各マイクロホンユニットの出力が加算された出力を得る。
【選択図】図１

Description

本発明は、複数個の単一指向性コンデンサマイクロホンユニットを有するマイクロホンアレイに関し、さらに詳しく言えば、各コンデンサマイクロホンユニットの出力を加算することにより指向性を狭指向性としたマイクロホンアレイに関するものである。

特許文献１には、指向周波数応答が高域まで優れていて、しかも良好なＳ／Ｎ比を得るため、小口径（口径が２０ｍｍ以下）である複数個の単一指向性コンデンサマイクロホンユニット（以下、単に「マイクロホンユニット」と言うことがある）を、それらの主軸を互いに平行とし、かつ、各振動板を同一平面上に存在するように配置し、各マイクロホンユニットを一つのインピーダンス変換器に接続することが提案されている。

このように、複数個のマイクロホンユニットを同一平面上に並べたマイクロホンアレイにおいて、各マイクロホンユニットから出力される音声信号を加算することにより、その指向性を狭指向性とすることができる。その一例を図５により説明する。

この例において、マイクロホンアレイは、５個のマイクロホンユニット１０ａ〜１０ｅを備える。各マイクロホンユニット１０ａ〜１０ｅは、ともに単一指向性で同一構成であるため、それらを区別する必要がない場合には、総称としてマイクロホンユニット１０とする。

各マイクロホンユニット１０は、マイクロホンカプセル１１と、インピーダンス変換器としてのＦＥＴ（電界効果トランジスタ）素子１２とを有する。なお、マイクロホンカプセル１１とＦＥＴ素子１２は、図示しない黄銅合金もしくはアルミニウム等からなる金属製のユニットケース内に組み込まれている。

詳細な図示は省略するが、マイクロホンカプセル１１には、スペーサリングを介して対向的に配置された振動板１１ａと固定極１１ｂとが含まれている。

各マイクロホンユニット１０は、それらの主軸（振動板１１ａの中心軸で、指向軸，収音軸とも呼ばれる）を互いに平行とし、かつ、各振動板１１ａが同一平面上に存在するように配置される。

通常、ＦＥＴ素子１２には、そのゲート極Ｇとソース極Ｓとの間に、電流が流れる順方向を逆として並列に接続された２つのダイオードＤ１，Ｄ２と、このダイオード群に対して並列に接続された高抵抗素子Ｒ１とを含むバイアス内蔵型のＦＥＴが用いられる。

各マイクロホンユニット１０において、マイクロホンカプセル１１の振動板１１ａは接地され、固定極１１ｂはＦＥＴ素子１２のゲート極Ｇに接続される。また、ＦＥＴ素子１２のドレイン極Ｄは駆動電源＋Ｖに接続され、ソース極Ｓは接地される。なお、接地にはマイクロホンカプセル１１の図示しない金属材からなるカプセルケースもしくは上記ユニットケースが用いられる。

振動板１１ａが音源から到来する音波によって振動すると、固定極１１ｂとの間の静電容量が変化し、その変化分に応じた音声信号がＦＥＴ素子１２のソース極Ｓから出力される。

このマイクロホンアレイでは、狭指向性を得るため、各ＦＥＴ素子１２のソース極Ｓを直流阻止用のコンデンサＣを介して加算器１３に接続している。この種の信号用加算器１３には、通常、反転増幅器が用いられる。

特開２００６−５７１０号公報

上記のように、ともに単一指向性で同一構成である複数個のマイクロホンユニットを同一平面上に並べたマイクロホンアレイにおいて、各マイクロホンユニットから出力される音声信号を加算することにより、その指向性を狭指向性とすることができるが、上記従来例では、その加算を反転増幅器からなる加算器で行うようにしているため、その分、部品コストが高くなり、また、回路構成も複雑になる。

したがって、本発明の課題は、加算器を用いることなく、簡単な回路構成で各マイクロホンユニットから出力される音声信号を加算して狭指向性としたマイクロホンアレイを提供することにある。

上記課題を解決するため、本発明は、振動板と固定極とを所定の間隔で対向的に配置してなるマイクロホンカプセルと、上記振動板と固定極との間の静電容量を音声信号として出力するインピーダンス変換器としてのＦＥＴ素子とを含む単一指向性のコンデンサマイクロホンユニットを複数個備え、上記各コンデンサマイクロホンユニットの音声信号を加算して出力するマイクロホンアレイにおいて、上記各コンデンサマイクロホンユニットが、それらの主軸を互いに平行とし、かつ、上記各振動板が同一平面上に存在する状態で上記主軸と直交する方向に沿って所定の間隔をもって直線的に一列に配置され、上記各ＦＥＴ素子のゲート極に上記固定極がそれぞれ接続され、上記各振動板および上記各ＦＥＴ素子のソース極がそれぞれ接地され、上記各ＦＥＴ素子のドレイン極がそれぞれ所定の駆動電源に接続され、上記コンデンサマイクロホンユニット列の一端側から他端側にかけて、上記ＦＥＴ素子のソース極が隣接する次段の上記コンデンサマイクロホンユニットの振動板側に順次直列に接続され、上記他端側に存在する最終段のコンデンサマイクロホンユニットのソース極から上記各コンデンサマイクロホンユニットの音声信号が加算されて出力されることを特徴としている。

音声信号のみを加算するため、本発明においても、上記ＦＥＴ素子のソース極と、次段の上記コンデンサマイクロホンユニットの振動板とを接続する配線内に直流阻止用のコンデンサがそれぞれ介装される。

また、狭指向性をより良好とするうえで、上記コンデンサマイクロホンユニットが３個以上であり、それらが均等間隔で直線的に並べられていることが好ましい。

本発明によれば、コンデンサマイクロホンユニット列の一端側から他端側にかけて、ＦＥＴ素子のソース極を隣接する次段のコンデンサマイクロホンユニットの振動板側に順次直列に接続し、前段側のマイクロホンユニットのＦＥＴ出力で後段側のマイクロホンユニットの接地を駆動するようにしたことにより、加算器を必要とすることなく、各マイクロホンユニットから出力される音声信号を加算することができる。また、主軸と直交する９０゜方向からの音波には、音速とマイクロホンユニット間の距離による時間差が発生し相互に干渉することから、狭指向性とすることができる。

本発明によるマイクロホンアレイの実施形態を示す模式図。 上記マイクロホンアレイに含まれる各マイクロホンの配置関係を示す模式図。 上記マイクロホンアレイの実測ポーラパターンを示すグラフ。 上記マイクロホンアレイの実測周波数応答を示すグラフ。 狭指向性マイクロホンアレイの従来例を示す模式図。

次に、図１ないし図４により、本発明の実施形態について説明する。なお、この実施形態の説明において、先の図５で説明した従来例と同一の構成要素には同じ参照符号を付している。

図１を参照して、この実施形態に係るマイクロホンアレイは、先の図５で説明した従来例と同じく、５個のマイクロホンユニット１０ａ〜１０ｅを備える。各マイクロホンユニット１０ａ〜１０ｅは、ともに単一指向性で同一構成であるため、ここでの説明においても、それらを特に区別する必要がない場合には、総称としてマイクロホンユニット１０とする。

各マイクロホンユニット１０は、マイクロホンカプセル１１と、インピーダンス変換器としてのＦＥＴ（電界効果トランジスタ）素子１２とを有する。なお、マイクロホンカプセル１１とＦＥＴ素子１２は、図示しない黄銅合金もしくはアルミニウム等からなる金属製のユニットケース内に組み込まれている。

詳細な図示は省略するが、マイクロホンカプセル１１には、電気絶縁性のスペーサリングを介して対向的に配置された振動板１１ａと固定極１１ｂとが含まれている。

振動板１１ａには、片面に金属蒸着膜を有する合成樹脂の薄膜が用いられ、図示しない金属性の支持リング（ダイアフラムリング）に張設されている。金属蒸着膜は支持リングと対面しており、支持リングと電気的に導通している。

固定極１１ｂには、アルミニウム等の多孔の金属板が用いられ、図示しない合成樹脂製の絶縁座に支持されている。固定極１１ｂの振動板１１ａとの対向面に、エレクトレット誘電体膜が設けられてもよい。

この実施形態においても、ＦＥＴ素子１２には、ゲート極Ｇとソース極Ｓとの間に、電流が流れる順方向を逆として並列に接続された２つのダイオードＤ１，Ｄ２と、このダイオード群に対して並列に接続された高抵抗素子Ｒ１とを含むバイアス内蔵型のＦＥＴが用いられる。

各マイクロホンユニット１０において、マイクロホンカプセル１１の振動板１１ａは接地され、固定極１１ｂはＦＥＴ素子１２のゲート極Ｇに接続される。また、ＦＥＴ素子１２のドレイン極Ｄは駆動電源＋Ｖに接続され、ソース極Ｓは接地される。なお、接地にはマイクロホンカプセル１１の図示しない金属材からなるカプセルケースもしくは上記ユニットケースが用いられる。

振動板１１ａが音源から到来する音波によって振動すると、固定極１１ｂとの間の静電容量が変化し、その変化分に応じた音声信号がＦＥＴ素子１２のソース極Ｓから出力されるが、本発明においては、各マイクロホンユニット１０から出力される音声信号を加算して狭指向性とするため、次のような配置形態および配線形態が採用される。

図２を参照して、マイクロホンユニット１０ａ〜１０ｅは、それらの主軸ｘを互いに平行とし、かつ、各振動板１１ａが同一平面上に存在する状態で、主軸ｘと直交する方向に沿って所定の間隔（好ましくは一定間隔）をもって図示しない支持基板上に直線的に一列に配置される。

主軸ｘは、振動板１１ａの中心軸で指向軸，収音軸とも呼ばれるが、この実施形態において、マイクロホンアレイ全体としての主軸Ｘは、中央に配置されているマイクロホンユニット１０ｃの主軸ｘと一致している。

なお、図２において、矢印Ｙは主軸Ｘと直交する９０゜方向を指しており、マイクロホンユニット１０ａ〜１０ｅは、矢印Ｙ方向に沿って一列並びとされており、このマイクロホンユニット列において、その一端側から他端側にかけて配置されている順番で、マイクロホンユニット１０ａ〜１０ｅを第１〜第５マイクロホンユニットとする。

図１に示すように、各マイクロホンユニット１０から出力される音声信号を加算するため、第１マイクロホンユニット１０ａにおけるＦＥＴ素子１２のソース極Ｓを直流阻止用のコンデンサＣを有する配線１４ａを介して次段の第２マイクロホンユニット１０ｂの振動板１１ａ側に接続する。

以下同様に、第２マイクロホンユニット１０ｂにおけるＦＥＴ素子１２のソース極Ｓを直流阻止用のコンデンサＣを有する配線１４ｂを介して次段の第３マイクロホンユニット１０ｃの振動板１１ａ側に接続する。

第３マイクロホンユニット１０ｃにおけるＦＥＴ素子１２のソース極Ｓを直流阻止用のコンデンサＣを有する配線１４ｃを介して次段の第４マイクロホンユニット１０ｄの振動板１１ａ側に接続する。

第４マイクロホンユニット１０ｄにおけるＦＥＴ素子１２のソース極Ｓを直流阻止用のコンデンサＣを有する配線１４ｄを介して最終段の第５マイクロホンユニット１０ｅの振動板１１ａ側に接続する。

すなわち、前段側のマイクロホンユニット１０のＦＥＴ出力（音声信号）で、後段側のマイクロホンユニット１０の接地（振動板１１ａ）を駆動し、最終段の第５マイクロホンユニット１０ｅにおけるＦＥＴ素子１２のソース極Ｓをマイクロホンアレイの出力端子ＯＵＴとする。

これによると、各マイクロホンユニット１０の音声出力を例えば「１」とすれば、第２マイクロホンユニット１０ｂからは「１＋１＝２」が出力され、第３マイクロホンユニット１０ｃからは「１＋１＋１＝３」が出力され、第４マイクロホンユニット１０ｄからは「１＋１＋１＋１＝４」が出力され、最終段の第５マイクロホンユニット１０ｅから各マイクロホンユニットの出力が加算された「１＋１＋１＋１＋１＝５」の出力が得られることになる。

また、このマイクロホンアレイにおいて、図２の矢印Ｙで印す９０゜方向からの音波には、各マイクロホンユニット１０ａ〜１０ｄで、音速とマイクロホンユニット間の距離による時間差が発生し相互に干渉することから、狭指向性とすることができる。

上記実施形態では、最良の形態としてマイクロホンユニットを５個用いているが、３個以上であればよい。また、このマイクロホンアレイは狭指向性で、９０゜方向からの隣接する音源（例えば話者）の音をほとんど拾わないため、会議施設等において、個々の話者に割り当てられて使用されるのに好適である。

各マイクロホンユニット１０ａ〜１０ｅに口径１４ｍｍの単一指向性コンデンサマイクロホンユニットを用い、図２に示すように、これら各コンデンサマイクロホンユニットを相互のユニット間距離を７０ｍｍとして一例に並べてなるマイクロホンアレイの実測ポーラパターンを図３に示す。

また、指向周波数応答の実測グラフを図４に示す。図４のグラフによれば、６００Ｈｚ付近以上の周波数帯域で、一次音圧傾度型の性質がくずれて、指向性がより狭くなっていることが読み取れる。

１０（１０ａ〜１０ｅ） マイクロホンユニット
１１ マイクロホンカプセル
１１ａ 振動板
１１ｂ 固定極
１２ ＦＥＴ素子
１４ａ〜１４ｄ 接続配線
Ｇ ゲート極
Ｄ ドレイン極
Ｓ ソース極
ｘ マイクロホンユニットの主軸
Ｘ マイクロホンアレイの主軸

Claims (3)

1. 振動板と固定極とを所定の間隔で対向的に配置してなるマイクロホンカプセルと、上記振動板と固定極との間の静電容量を音声信号として出力するインピーダンス変換器としてのＦＥＴ素子とを含む単一指向性のコンデンサマイクロホンユニットを複数個備え、上記各コンデンサマイクロホンユニットの音声信号を加算して出力するマイクロホンアレイにおいて、
   上記各コンデンサマイクロホンユニットが、それらの主軸を互いに平行とし、かつ、上記各振動板が同一平面上に存在する状態で上記主軸と直交する方向に沿って所定の間隔をもって直線的に一列に配置され、
   上記各ＦＥＴ素子のゲート極に上記固定極がそれぞれ接続され、上記各振動板および上記各ＦＥＴ素子のソース極がそれぞれ接地され、上記各ＦＥＴ素子のドレイン極がそれぞれ所定の駆動電源に接続され、
   上記コンデンサマイクロホンユニット列の一端側から他端側にかけて、上記ＦＥＴ素子のソース極が隣接する次段の上記コンデンサマイクロホンユニットの振動板側に順次直列に接続され、上記他端側に存在する最終段のコンデンサマイクロホンユニットのソース極から上記各コンデンサマイクロホンユニットの音声信号が加算されて出力されることを特徴とするマイクロホンアレイ。
2. 上記ＦＥＴ素子のソース極と、次段の上記コンデンサマイクロホンユニットの振動板とを接続する配線内に直流阻止用のコンデンサがそれぞれ介装されている請求項１に記載のマイクロホンアレイ。
3. 上記コンデンサマイクロホンユニットが３個以上であり、それらが均等間隔で直線的に並べられている請求項１または２に記載のマイクロホンアレイ。

Images