JP2012039035A

JP2012039035A - 積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造

Info

Publication number: JP2012039035A
Application number: JP2010180366A
Authority: JP
Inventors: Masaaki Togashi; 正明富樫
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2010-08-11
Filing date: 2010-08-11
Publication date: 2012-02-23
Anticipated expiration: 2030-08-11
Also published as: US8395881B2; US20120039016A1; JP5120426B2

Abstract

【課題】回路基板に搭載した場合における配線密度の低下を抑制でき、且つＥＳＬの十分な低下を図ることが可能な積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造を提供すること。
【解決手段】第１信号用端子電極１１と信号用内部電極２０とは第１スルーホール導体２２を介して接続され、第２信号用端子電極１２と信号用内部電極２０とは第２スルーホール導体２３を介して接続されている。第１接地用端子電極１３と接地用内部電極２４とは、第３スルーホール導体２５を介して接続されている。第１信号用端子電極１１と第１接地用端子電極１３とは、互いに近接して第１領域６ａ，７ａに配置されている。第２信号用端子電極１２は、第２領域６ｂ，７ｂに配置されている。コンデンサ素体１の長手方向での第１領域６ａ，７ａと第２領域６ｂ，７ｂとの間の第３領域６ｃ，７ｃには、いかなる導体も配置されていない。
【選択図】図５

Description

本発明は、積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造に関する。

積層型貫通コンデンサとして、誘電体層と内部電極とが交互に積層されたコンデンサ素体と、当該コンデンサ素体の表面に形成された端子電極と、を備えているものが知られている（例えば、特許文献１参照）。

特開平０１−２０６６１５号公報

ところで、このような積層型貫通コンデンサの低インピーダンス化を図るためには、等価直列インダクタンス（ＥＳＬ）を低くする必要がある。特に、高周波動作を達成するにはＥＳＬを十分に低く保つことが必要とされている。しかしながら、特許文献１に記載された積層型貫通コンデンサでは、ＥＳＬを低くするための検討はなされていない。

また近年、製品の小型化が進んでおり、これに伴って回路基板における配線密度の向上が望まれている。しかしながら、特許文献１に記載された積層型貫通コンデンサでは、これを回路基板に搭載するとその分配線スペースが減ることになる。そのため、配線密度が低下してしまう。

本発明は、回路基板に搭載した場合における配線密度の低下を抑制でき、且つＥＳＬの十分な低下を図ることが可能な積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造を提供することを目的とする。

本発明に係る積層型貫通コンデンサは、複数の絶縁体層を積層してなる略直方体状のコンデンサ素体と、コンデンサ素体内に配置され、互いに対向する信号用内部電極及び接地用内部電極と、信号用内部電極と第１スルーホール導体を介して接続される第１信号用端子電極と、信号用内部電極と第２スルーホール導体を介して接続される第２信号用端子電極と、接地用内部電極と第３スルーホール導体を介して接続される第１接地用端子電極と、を備え、コンデンサ素体は、コンデンサ素体の長手方向で対向する第１及び第２端面と、複数の絶縁体層の積層方向と直交する実装面と、を含み、
第１信号用端子電極と第１接地用端子電極とは、互いに近接して実装面における第１端面寄りの第１領域に配置され、第２信号用端子電極は、実装面における第２端面寄りの第２領域に配置され、実装面における、コンデンサ素体の長手方向での第１領域と第２領域との間の第３領域には、いかなる導体も配置されていないことを特徴とする。

本発明に係る積層型貫通コンデンサでは、第１信号用端子電極と第１接地用端子電極とが第１領域において近接して配置されているため、ＥＳＬが低下する。また、第１信号用端子電極と第１接地用端子電極とが互いに近接して配置されていることから、第１スルーホール導体と第３スルーホール導体とも互いに近接して配置されることとなる。したがって、端子電極だけでなく、スルーホール導体もＥＳＬの低下に寄与することから、積層型貫通コンデンサのＥＳＬを十分に低下させることができる。

本発明では、第１信号用端子電極と第１接地用端子電極とが配置されている第１領域と第２信号用端子電極が配置されている第２領域との間の第３領域には、いかなる導体も配置されていない。このため、積層型貫通コンデンサを回路基板に搭載する場合には、積層型貫通コンデンサの実装面における第３領域の下方を配線スペースとして利用することが可能となり、積層型貫通コンデンサの搭載時に生じる配線密度の低下を抑制することができる。

第１及び第２信号用端子電極並びに第１接地用端子電極は、実装面と平行で且つコンデンサ素体の長手方向に交差する方向に伸びた帯状を呈しており、第１〜第３スルーホール導体は、実装面と平行で且つコンデンサ素体の長手方向に交差する方向に複数配置されていてもよい。この場合、各端子電極のサイズを比較的大きく設定することが可能となり、積層型貫通コンデンサの実装強度を高めることができる。

第１信号用端子電極と第１接地用端子電極とは、実装面と平行で且つコンデンサ素体の長手方向に交差する方向に交互に複数配置されており、第１スルーホール導体は、第１信号用端子電極毎に設けられ、第３スルーホール導体は、第１接地用端子電極毎に設けられていてもよい。この場合、複数の第１信号用端子電極と複数の第１接地用端子電極とが近接して配置されるだけでなく、複数の第１スルーホール導体と複数の第３スルーホール導体とが近接して配置されることとなる。このため、積層型貫通コンデンサのＥＳＬをより一層十分に低下させることができる。

接地用内部電極と第４スルーホール導体を介して接続される第２接地用端子電極を更に備え、第２接地用端子電極は、第２信号用端子電極と近接して第２領域に配置されていてもよい。この場合、第２信号用端子電極と第２接地用端子電極とが第２領域において近接して配置されているため、ＥＳＬがより一層低下する。また、第２信号用端子電極と第２接地用端子電極とが近接して配置されていることから、第２スルーホール導体と第４スルーホール導体とも近接して配置されることとなる。したがって、端子電極だけでなく、スルーホール導体もＥＳＬの低下に寄与することから、積層型貫通コンデンサのＥＳＬをより一層十分に低下させることができる。そして、第２接地用端子電極は、第２領域に配置されるため、第３領域には、依然としていかなる導体も配置されない。したがって、積層型貫通コンデンサの搭載時に生じる配線密度の低下の抑制を阻害することはない。

第２接地用端子電極は、実装面と平行で且つコンデンサ素体の長手方向に交差する方向に伸びた帯状を呈しており、第４スルーホール導体は、実装面と平行で且つコンデンサ素体の長手方向に交差する方向に複数配置されていてもよい。この場合、第２接地用端子電極のサイズを比較的大きく設定することが可能となり、積層型貫通コンデンサの実装強度を高めることができる。

第２信号用端子電極と第２接地用端子電極とは、実装面と平行で且つコンデンサ素体の長手方向に交差する方向に交互に複数配置されており、第２スルーホール導体は、第２信号用端子電極毎に設けられ、第４スルーホール導体は、第２接地用端子電極毎に設けられていてもよい。この場合、複数の第２信号用端子電極と複数の第２接地用端子電極とが近接して配置されるだけでなく、複数の第２スルーホール導体と複数の第４スルーホール導体とが近接して配置されることとなる。このため、積層型貫通コンデンサのＥＳＬをより一層十分に低下させることができる。

コンデンサ素体における複数の絶縁体層の積層方向で実装面に対向する面には、第１及び第２スルーホール導体に接続される外部導体が配置されていてもよい。この場合、積層型貫通コンデンサに大きな直流電流が流れた場合でも、その直流電流は外部導体を流れて、信号用内部電極を流れる直流電流が抑えられることとなる。この結果、積層型貫通コンデンサの内部での発熱が抑制され、大電流に対応した積層型貫通コンデンサを実現することができる。

信号用内部電極は、第１スルーホール導体に接続される部分と第２スルーホール導体に接続される部分とに分離されていてもよい。この場合、信号用内部電極には直流電流が流れなくなり、積層型貫通コンデンサの内部での発熱をより一層抑制することができる。

本発明に係る積層型貫通コンデンサの実装構造は、上記積層型貫通コンデンサと、表面に導体配線が形成された回路基板と、を備え、積層型貫通コンデンサは、複数の絶縁体層の積層方向から見たときに、第３領域が導体配線上に位置し且つ積層型貫通コンデンサの長手方向と導体配線の伸びる方向とが交差するように配置されていることを特徴とする。

本発明に係る積層型貫通コンデンサの実装構造では、積層型貫通コンデンサの実装面における第３領域の下方を配線スペースとして利用することが可能となり、積層型貫通コンデンサの搭載時に生じる配線密度の低下を抑制することができる。そして、各端子電極と回路基板の導体配線との間にショートが発生する確率をより低くすることができる。また、上記積層型貫通コンデンサでは、スルーホール導体もＥＳＬの低下に寄与しており、ＥＳＬを十分に低下させることができる。

本発明によれば、回路基板に搭載した場合における配線密度の低下を抑制でき、且つＥＳＬの十分な低下を図ることが可能な積層型貫通コンデンサ及び積層型貫通コンデンサの実装構造を提供することができる。

本実施形態に係る積層型貫通コンデンサの斜視図である。本実施形態に係る積層型貫通コンデンサの断面構成を説明するための図である。コンデンサ素体の分解斜視図である。本実施形態に係る積層型貫通コンデンサ及び当該積層型貫通コンデンサが実装された回路基板の上面図である。本実施形態に係る積層型貫通コンデンサ及び当該積層型貫通コンデンサが実装された回路基板の断面構成を説明するための図である。本実施形態の変形例に係る積層型貫通コンデンサの断面構成を説明するための図である。コンデンサ素体の分解斜視図である。本実施形態の変形例に係る積層型貫通コンデンサの斜視図である。コンデンサ素体の分解斜視図である。本実施形態の変形例に係る積層型貫通コンデンサの斜視図である。コンデンサ素体の分解斜視図である。本実施形態の変形例に係る積層型貫通コンデンサが備えるコンデンサ素体の分解斜視図である。本実施形態の変形例に係る積層型貫通コンデンサの斜視図である。本実施形態の変形例に係る積層型貫通コンデンサの斜視図である。コンデンサ素体の分解斜視図である。本実施形態の変形例に係る積層型貫通コンデンサ及び当該積層型貫通コンデンサが実装された回路基板の断面構成を説明するための図である。本実施形態の変形例に係る積層型貫通コンデンサが備えるコンデンサ素体の分解斜視図である。本実施形態の変形例に係る積層型貫通コンデンサ及び当該積層型貫通コンデンサが実装された回路基板の断面構成を説明するための図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

図１は、本実施形態に係る積層型貫通コンデンサの斜視図である。図２は、本実施形態に係る積層型貫通コンデンサの断面構成を説明するための図である。図３は、コンデンサ素体の分解斜視図である。図４は、本実施形態に係る積層型貫通コンデンサ及び当該積層型貫通コンデンサが実装された回路基板の上面図である。図５は、本実施形態に係る積層型貫通コンデンサ及び当該積層型貫通コンデンサが実装された回路基板の断面構成を説明するための図である。図３では、一部のスルーホール導体を一点鎖線で示している。図４及び図５では、図面を見易くするために、積層型貫通コンデンサと回路基板との半田付け部分の記載を省略している。

図１に示されるように、本実施形態に係る積層型貫通コンデンサＣ１は、コンデンサ素体１と、第１及び第２信号用端子電極１１，１２と、第１及び第２接地用端子電極１３，１４と、を備えている。

コンデンサ素体１は略直方体状であり、第１及び第２端面２，３と、第１及び第２側面４，５と、第３及び第４側面６，７と、を有している。第１及び第２端面２，３は、コンデンサ素体１の長手方向に直交し且つ互いに対向している。すなわち、第１及び第２端面２，３は、コンデンサ素体１の長手方向で互いに対向している。第１及び第２側面４，５は、第１及び第２端面２，３間を連結するようにコンデンサ素体１の長手方向に伸びており、互いに対向している。第３及び第４側面６，７は、第１及び第２端面２，３間を連結するようにコンデンサ素体１の長手方向に伸びており、互いに対向している。

第３側面６又は第４側面７は、コンデンサ素体１における主面であり、他の部品（例えば、回路基板や電子部品等）に対する実装面となる。第３及び第４側面６，７は、図２に示されるように、それぞれ第１端面２寄りの第１領域６ａ，７ａと、第２端面３寄りの第２領域６ｂ，７ｂと、第１領域６ａ，７ａと第２領域６ｂ，７ｂとの間の第３領域６ｃ，７ｃ、を含んでなる。

コンデンサ素体１は、図３に示されるように、複数の絶縁体層９を有している。コンデンサ素体１は、複数の絶縁体層９が第３側面６と第４側面７とが対向する方向に積層されることにより構成されており、誘電特性を有している。各絶縁体層９は、例えば誘電体セラミック（ＢａＴｉＯ_３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ_３系、又は（Ｂａ，Ｃａ）ＴｉＯ_３系等の誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成される。実際の積層型貫通コンデンサＣ１では、各絶縁体層９は、互いの間の境界が視認できない程度に一体化されている。

第１信号用端子電極１１は、第３及び第４側面６，７の第１領域６ａ，７ａに配置されている。第１信号用端子電極１１は、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向（本実施形態では、直交する方向）に伸びた帯状を呈している。第２信号用端子電極１２は、第３及び第４側面６，７の第２領域６ｂ，７ｂに配置されている。第２信号用端子電極１２は、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向（本実施形態では、直交する方向）に伸びた帯状を呈している。

第１接地用端子電極１３は、第１信号用端子電極１１と同じく、第３及び第４側面６，７の第１領域６ａ，７ａに配置されている。第１接地用端子電極１３は、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向（本実施形態では、直交する方向）に伸びた帯状を呈している。第１信号用端子電極１１と第１接地用端子電極１３とは、互いに近接して第１領域６ａ，７ａに配置されている。本実施形態では、第１信号用端子電極１１が第１接地用端子電極１３よりも第１端面２寄りに配置されているが、第１接地用端子電極１３が第１信号用端子電極１１よりも第１端面２寄りに配置されていてもよい。

第２接地用端子電極１４は、第２信号用端子電極１２と同じく、第３及び第４側面６，７の第２領域６ｂ，７ｂに配置されている。第２接地用端子電極１４は、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向（本実施形態では、直交する方向）に伸びた帯状を呈している。第２信号用端子電極１２と第２接地用端子電極１４とは、互いに近接して第２領域６ｂ，７ｂに配置されている。本実施形態では、第２信号用端子電極１２が第２接地用端子電極１４よりも第２端面３寄りに配置されているが、第２接地用端子電極１４が第２信号用端子電極１２よりも第２端面３寄りに配置されていてもよい。

第３及び第４側面６，７の第３領域６ｃ，７ｃには、第１及び第２信号用端子電極１１，１２並びに第１及び第２接地用端子電極１３，１４はもちろんのこと、いかなる導体も配置されていない。本実施形態では、コンデンサ素体１の長手方向における第３領域６ｃ，７ｃの長さは、コンデンサ素体１の長手方向における第１領域６ａ，７ａの長さ及びコンデンサ素体１の長手方向における第２領域６ｂ，７ｂの長さよりも大きく設定されている。

第１及び第２信号用端子電極１１，１２と第１及び第２接地用端子電極１３，１４とは、例えば導電性金属粉末及びガラスフリットを含む導電性ペーストをコンデンサ素体１の外表面に付与し、焼き付けることによって形成される。必要に応じて、形成された第１及び第２信号用端子電極１１，１２と第１及び第２接地用端子電極１３，１４との上にめっき層が形成されることもある。

積層型貫通コンデンサＣ１は、図２及び図３に示されるように、複数の信号用内部電極２０と複数の接地用内部電極２４とを備えている。信号用内部電極２０と接地用内部電極２４とは、第３及び第４の側面６，７の対向方向において異なる位置（層）に配置されている。すなわち、信号用内部電極２０と接地用内部電極２４とは、コンデンサ素体１内において、第３及び第４の側面６，７の対向方向に間隔を有して交互に配置されている。信号用内部電極２０と接地用内部電極２４とは、コンデンサ素体１内に配置されている。

信号用内部電極２０及び接地用内部電極２４は、積層型の電気素子の内部電極として通常用いられる導電性材料（例えば、卑金属であるＮｉ等）からなる。信号用内部電極２０及び接地用内部電極２４は、上記導電性材料を含む導電性ペーストの焼結体として構成される。

信号用内部電極２０は、略矩形状を呈しており、いずれの側面４〜７にも露出していない。信号用内部電極２０には、第１端面２寄りの位置及び第２端面３寄りの位置に、絶縁体層９が露出するように、複数の開口２１がそれぞれ形成されている。複数の開口２１は、信号用端子電極１１，１２が伸びる方向に沿って並んでいる。

各信号用内部電極２０は、複数の第１スルーホール導体２２を介して第１信号用端子電極１１に接続されている。すなわち、各信号用内部電極２０は、複数の第１スルーホール導体２２を通して、第１信号用端子電極１１に電気的に接続されている。

第１スルーホール導体２２は、コンデンサ素体１内を、第３側面６と第４側面７との対向方向（絶縁体層９の積層方向）に伸びている。複数の第１スルーホール導体２２は、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向（本実施形態では、直交する方向）、すなわち第１信号用端子電極１１が伸びる方向に沿って配置されている。複数の第１スルーホール導体２２は、コンデンサ素体１内における、第３側面６と第４側面７との対向方向から見て第１信号用端子電極１１と重複する領域に配置されている。

各信号用内部電極２０は、複数の第２スルーホール導体２３を介して第２信号用端子電極１２に接続されている。すなわち、各信号用内部電極２０は、複数の第２スルーホール導体２３を通して、第２信号用端子電極１２に電気的に接続されている。

第２スルーホール導体２３は、コンデンサ素体１内を、第３側面６と第４側面７との対向方向に伸びている。複数の第２スルーホール導体２３は、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向（本実施形態では、直交する方向）、すなわち第２信号用端子電極１２が伸びる方向に沿って配置されている。複数の第２スルーホール導体２３は、コンデンサ素体１内における、第３側面６と第４側面７との対向方向から見て第２信号用端子電極１２と重複する領域に配置されている。

接地用内部電極２４は、略矩形状を呈しており、いずれの側面４〜７にも露出していない。接地用内部電極２４は、第３側面６と第４側面７との対向方向から見て、複数の第１スルーホール導体２２と複数の第２スルーホール導体２３との間に位置している。

各接地用内部電極２４は、複数の第３スルーホール導体２５を介して第１接地用端子電極１３に接続されている。すなわち、各接地用内部電極２４は、複数の第３スルーホール導体２５を通して、第１接地用端子電極１３に電気的に接続されている。

第３スルーホール導体２５は、信号用内部電極２０に形成された開口２１内を通るように、コンデンサ素体１内を第３側面６と第４側面７との対向方向に伸びている。複数の第３スルーホール導体２５は、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向（本実施形態では、直交する方向）、すなわち第１接地用端子電極１３が伸びる方向に沿って配置されている。複数の第３スルーホール導体２５は、コンデンサ素体１内における、第３側面６と第４側面７との対向方向から見て第１接地用端子電極１３と重複する領域に配置されている。第３スルーホール導体２５は、コンデンサ素体１内において、第１スルーホール導体２２に近接して配置されることとなる。

各接地用内部電極２４は、複数の第４スルーホール導体２６を介して第２接地用端子電極１４に接続されている。すなわち、各接地用内部電極２４は、複数の第４スルーホール導体２６を通して、第２接地用端子電極１４に電気的に接続されている。

第４スルーホール導体２６は、信号用内部電極２０に形成された開口２１内を通るように、コンデンサ素体１内を第３側面６と第４側面７との対向方向に伸びている。複数の第４スルーホール導体２６は、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向（本実施形態では、直交する方向）、すなわち第２接地用端子電極１４が伸びる方向に沿って配置されている。複数の第４スルーホール導体２６は、コンデンサ素体１内における、第３側面６と第４側面７との対向方向から見て第２接地用端子電極１４と重複する領域に配置されている。第４スルーホール導体２６は、コンデンサ素体１内において、第２スルーホール導体２３に近接して配置されることとなる。

信号用内部電極２０と、接地用内部電極２４とは、コンデンサ素体１の一部である少なくとも一つの絶縁体層９を挟んで絶縁体層９の積層方向に互いに対向する領域を含んでいる。すなわち、信号用内部電極２０と接地用内部電極２４とは、第３の側面６と第４の側面７との対向方向から見て、互いに重なる領域を有している。したがって、絶縁体層９のうち、信号用内部電極２０と接地用内部電極２４とに重なる部分は、静電容量成分を実質的に生じさせる領域となる。

上述した構成を有する積層型貫通コンデンサＣ１は、図４及び図５に示されるような回路基板Ｂ１に複数（本実施形態では、３つ）実装されている。回路基板Ｂ１は、表面に導体配線３０〜３９が形成された回路基板であり、積層型貫通コンデンサＣ１のほかに半導体素子Ｅ１〜Ｅ３が搭載されている。半導体素子Ｅ１と半導体素子Ｅ２とは複数の導体配線３０で接続され、半導体素子Ｅ２と半導体素子Ｅ３とは複数の導体配線３１で接続され、半導体素子Ｅ３と半導体素子Ｅ１とは複数の導体配線３２で接続されている。本実施形態では、各積層型貫通コンデンサＣ１は、第４側面７を実装面として、回路基板Ｂ１に実装されている。

半導体素子Ｅ１と二つの積層型貫通コンデンサＣ１の第１の信号用端子電極１１とは、導体配線３３で接続されている。半導体素子Ｅ２と残り一つの積層型貫通コンデンサＣ１の第１の信号用端子電極１１とは、導体配線３４で接続されている。半導体素子Ｅ３と三つの積層型貫通コンデンサＣ１の第２の信号用端子電極１２とは、導体配線３５で接続されている。

半導体素子Ｅ１と二つの積層型貫通コンデンサＣ１の第１の接地用端子電極１３とは導体配線３７で接続されている。残り一つの積層型貫通コンデンサＣ１の第１の接地用端子電極１３は、導体配線３８と接続されている。三つの積層型貫通コンデンサＣ１の第２の接地用端子電極１４は、導体配線３９で接続されている。導体配線３３〜３５は電源ラインであり、導体配線３７〜３９はグランドラインである。導体配線３０〜３２は、半導体素子Ｅ１，Ｅ２，Ｅ３間の信号伝送ラインであり、互いに隣り合うと共に一部が同じ方向に伸びている。

各積層型貫通コンデンサＣ１は、第１及び第２の端面２，３の対向方向（長手方向）が導体配線３０〜３２が伸びる方向と交差するように、導体配線３０〜３２上に配置されている。第３及び第４の側面６，７の対向方向から見たとき、導体配線３０〜３２は、積層型貫通コンデンサＣ１の第１及び第２の接地用端子電極１３，１４の間を通る、すなわち第３及び第４側面６，７の第３領域６ｃ，７ｃを通っている。

以上のように、本実施形態では、第１信号用端子電極１１と第１接地用端子電極１３とが互いに近接して第１領域６ａ，７ａに配置されているため、ＥＳＬが低下する。また、第１信号用端子電極１１と第１接地用端子電極１３とが互いに近接して配置されていることから、第１スルーホール導体２２と第３スルーホール導体２５とも互いに近接して配置されることとなる。したがって、端子電極１１，１３だけでなく、スルーホール導体２２，２５もＥＳＬの低下に寄与することから、積層型貫通コンデンサＣ１のＥＳＬを十分に低下させることができる。

更に、本実施形態では、第２信号用端子電極１２と第２接地用端子電極１４とが互いに近接して第２領域６ｂ，７ｂに配置されているため、ＥＳＬがより一層低下する。また、第２信号用端子電極１２と第２接地用端子電極１４とが互いに近接して配置されていることから、第２スルーホール導体２３と第４スルーホール導体２６とも互いに近接して配置されることとなる。したがって、端子電極１２，１４だけでなく、スルーホール導体２３，２６もＥＳＬの低下に寄与することから、積層型貫通コンデンサＣ１のＥＳＬをより一層十分に低下させることができる。

本実施形態では、第１信号用端子電極１１と第１接地用端子電極１３とが配置されている第１領域６ａ，７ａと第２信号用端子電極１２と第２接地用端子電極１４とが配置されている第２領域６ｂ，７ｂとの間の第３領域６ｃ，７ｃには、いかなる導体も配置されていない。このため、積層型貫通コンデンサＣ１を回路基板Ｂ１に搭載する場合には、積層型貫通コンデンサＣ１の実装面（たとえば、第４側面７）における第３領域７ｃの下方を配線スペースとして利用することが可能となり、積層型貫通コンデンサＣ１の搭載時に生じる配線密度の低下を抑制することができる。そして、各端子電極１１〜１４と回路基板Ｂ１の導体配線３０〜３２との間にショートが発生する確率をより低くすることができる。

本実施形態では、第１及び第２信号用端子電極１１，１２並びに第１及び第２接地用端子電極１３，１４は、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向に伸びた帯状を呈しており、第１〜第４スルーホール導体２２，２３，２５，２６は、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向に複数配置されている。これにより、各端子電極１１〜１４のサイズを比較的大きく設定することが可能となり、積層型貫通コンデンサＣ１の実装強度を高めることができる。

本実施形態では、第１及び第２信号用端子電極１１，１２並びに第１及び第２接地用端子電極１３，１４は、第３及び第４側面６，７のみに配置されている。これにより、積層型貫通コンデンサＣ１をはんだにより実装した場合、はんだフィレットが生じ難く、積層型貫通コンデンサＣ１の実装密度をより一層向上することができる。

続いて、図６及び図７を参照して、本実施形態の変形例を説明する。図６は、本実施形態の変形例に係る積層型貫通コンデンサの断面構成を説明するための図である。図７は、コンデンサ素体の分解斜視図である。本変形例では、上記実施形態と、接地用内部電極２４の形状が相違する。図７では、一部のスルーホール導体を一点鎖線で示している。

接地用内部電極２４には、第１端面２寄りの位置及び第２端面３寄りの位置に、絶縁体層９が露出するように、複数の開口２７それぞれ形成されている。複数の開口２７は、接地用端子電極１３，１４が伸びる方向に沿って並んでいる。第１及び第２スルーホール導体２２，２３は、接地用内部電極２４に形成された開口２７内を通るように、コンデンサ素体１内を第３側面６と第４側面７との対向方向に伸びている。

本変形例では、上記実施形態に比して、第３の側面６と第４の側面７との対向方向において信号用内部電極２０と接地用内部電極２４とが互いに重なる領域が増加することとなる。これにより、高静電容量の積層型貫通コンデンサＣ１を実現することができる。

次に、図８及び図９を参照して、本実施形態の変形例を説明する。図８は、本実施形態の変形例に係る積層型貫通コンデンサの斜視図である。図９は、コンデンサ素体の分解斜視図である。本変形例では、上記実施形態と、各端子電極１１〜１４及び各スルーホール導体２２，２３，２５，２６の構成が相違する。図９では、一部のスルーホール導体を一点鎖線で示している。

第１信号用端子電極１１と第１接地用端子電極１３とは、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向（本実施形態では、直交する方向）に交互に複数配置されている。第１信号用端子電極１１と第１接地用端子電極１３とはそれぞれ、第１側面４と第２側面５との対向方向に見て、千鳥状に配置されている。第１スルーホール導体２２は、第１信号用端子電極１１毎に設けられ、第３スルーホール導体２５は、第１接地用端子電極１３毎に設けられている。

第２信号用端子電極１２と第２接地用端子電極１４とは、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向（本実施形態では、直交する方向）に交互に複数配置されている。第２信号用端子電極１２と第２接地用端子電極１４とはそれぞれ、第１側面４と第２側面５との対向方向に見て、千鳥状に配置されている。第２スルーホール導体２３は、第２信号用端子電極１２毎に設けられ、第４スルーホール導体２６は、第２接地用端子電極１４毎に設けられている。

本変形例では、複数の第１信号用端子電極１１と複数の第１接地用端子電極１３とが互いに近接して配置されるだけでなく、複数の第１スルーホール導体２２と複数の第３スルーホール導体２５とが互いに近接して配置されることとなる。また、複数の第２信号用端子電極１２と複数の第２接地用端子電極１４とが互いに近接して配置されるだけでなく、複数の第２スルーホール導体２３と複数の第４スルーホール導体２６とが互いに近接して配置されることとなる。このため、積層型貫通コンデンサＣ１のＥＳＬをより一層十分に低下させることができる。

次に、図１０及び図１１を参照して、本実施形態の変形例を説明する。図１０は、本実施形態の変形例に係る積層型貫通コンデンサの斜視図である。図１１は、コンデンサ素体の分解斜視図である。本変形例では、上記実施形態と、各端子電極１１〜１４の構成が相違する。図１１では、一部のスルーホール導体を一点鎖線で示している。

第１信号用端子電極１１と第１接地用端子電極１３とは、第１領域６ａ，７ａにおいて、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向（本実施形態では、直交する方向）に併置されている。第１信号用端子電極１１と第１接地用端子電極１３とは、矩形形状を呈している。

第２信号用端子電極１２と第２接地用端子電極１４とは、第２領域６ｂ，７ｂにおいて、第３及び第４側面６，７と平行で且つコンデンサ素体１の長手方向に交差する方向（本実施形態では、直交する方向）に併置されている。第２信号用端子電極１２と第２接地用端子電極１４とは、矩形形状を呈している。

次に、図１２を参照して、本実施形態の変形例を説明する。図１２は、本実施形態の変形例に係る積層型貫通コンデンサが備えるコンデンサ素体の分解斜視図である。本変形例では、図１０及び図１１に示された変形例と、内部電極２０，２４の構成が相違する。図１２では、一部のスルーホール導体を一点鎖線で示している。

信号用内部電極２０は、それぞれ複数の第３及び第４スルーホール導体２５，２６が配置される領域に対応する部分が切り欠かれた形状を呈している。接地用内部電極２４は、それぞれ複数の第１及び第２スルーホール導体２２，２３が配置される領域に対応する部分が切り欠かれた形状を呈している。

本変形例では、内部電極２０，２４が、スルーホール導体２２，２３，２５，２６が配置される領域に対応する部分全体が切り欠かれた形状を呈していることから、信号用内部電極２０と第３及び第４スルーホール導体２５，２６とのショート、及び、接地用内部電極２４と第１及び第２スルーホール導体２２，２３とのショートが生じ難い。このため、積層型貫通コンデンサＣ１の製造が容易となる。

次に、図１３〜図１６を参照して、本実施形態の変形例を説明する。図１３及び図１４は、本変形例に係る積層型貫通コンデンサの斜視図である。図１５は、コンデンサ素体の分解斜視図である。図１６は、本変形例に係る積層型貫通コンデンサ及び当該積層型貫通コンデンサが実装された回路基板の断面構成を説明するための図である。図１５では、一部のスルーホール導体を一点鎖線で示している。図１６では、図面を見易くするために、積層型貫通コンデンサと回路基板との半田付け部分の記載を省略している。本変形例では、第４側面７のみが実装面となる。

第１接地用端子電極１３は、第４側面７の第１領域７ａにおいて、第１信号用端子電極１１よりも第１端面２寄りに配置されている。第２接地用端子電極１４は、第４側面７の第２領域７ｂにおいて、第２信号用端子電極１２よりも第２端面３寄りに配置されている。実装面となる第４側面７の第３領域７ｃには、いかなる導体も配置されていない。

第３側面６には、第１及び第２スルーホール導体２２，２３に接続される外部導体２８が配置されている。外部導体２８は、第３側面６の第１領域６ａから第２領域６ｂにわたるように、第３領域６ｃ上にも設けられている。外部導体２８は、例えば導電性金属粉末及びガラスフリットを含む導電性ペーストをコンデンサ素体１の外表面に付与し、焼き付けることによって形成される。

本変形例では、積層型貫通コンデンサＣ１に大きな直流電流が流れた場合でも、その直流電流は外部導体２８を流れて、信号用内部電極２０を流れる直流電流が抑えられることとなる。この結果、積層型貫通コンデンサＣ１の内部での発熱が抑制され、大電流に対応した積層型貫通コンデンサＣ１を実現することができる。

本変形例では、第３側面６の第３領域６ｃに導体が配置されることとなる。しかしながら、第３側面６は実装面ではないため、回路基板Ｂ１の導体配線３０〜３２との間でショートが発生することはない。

次に、図１７及び図１８を参照して、本実施形態の変形例を説明する。図１７は、本実施形態の変形例に係る積層型貫通コンデンサが備えるコンデンサ素体の分解斜視図である。図１８は、本変形例に係る積層型貫通コンデンサ及び当該積層型貫通コンデンサが実装された回路基板の断面構成を説明するための図である。図１７では、一部のスルーホール導体を一点鎖線で示している。図１８では、図面を見易くするために、積層型貫通コンデンサと回路基板との半田付け部分の記載を省略している。本変形例では、第４側面７のみが実装面となる。本変形例では、図１３〜図１６に示された変形例と、信号用内部電極２０の構成が相違する。

各信号用内部電極２０は、第１スルーホール導体２２に接続される電極部分２０ａと、第２スルーホール導体２３に接続される電極部分２０ｂと、に分離されている。すなわち、電極部分２０ａと電極部分２０ｂとは、第１スルーホール導体２２、外部導体２８、及び第２スルーホール導体２３を通して電気的に接続されることとなる。

本変形例では、信号用内部電極２０が電極部分２０ａと電極部分２０ｂとに分離されているので、信号用内部電極２０には直流電流がより一層流れなくなる。この結果、積層型貫通コンデンサＣ１の内部での発熱をより一層抑制することができる。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

本実施形態及び変形例では、第３及び第４側面６，７それぞれに、端子電極１１〜１４が配置されているが、これに限られない。第３側面と第４側面７とのいずれか一方の側面のみに端子電極１１〜１４が配置されていてもよい。この場合には、端子電極１１〜１４が配置された側面が実装面として規定される。

本実施形態及び変形例では、第２接地用端子電極１４及び第４スルーホール導体２６が備えられているが、これに限られない。すなわち、第２接地用端子電極１４及び第４スルーホール導体２６が備えられることなく、第１接地用端子電極１３及び第３スルーホール導体２５のみが備えられていてもよい。

１…コンデンサ素体、２…第１端面、３…第２端面、６…第３側面、６ａ…第１領域、６ｂ…第２領域、６ｃ…第３領域、７…第４側面、７ａ…第１領域、７ｂ…第２領域、７ｃ…第３領域、９…絶縁体層、１１…第１信号用端子電極、１２…第２信号用端子電極、１３…第１接地用端子電極、１４…第２接地用端子電極、２０…信号用内部電極、２０ａ，２０ｂ…電極部分、２２…第１スルーホール導体、２３…第２スルーホール導体、２４…接地用内部電極、２５…第３スルーホール導体、２６…第４スルーホール導体、２８…外部導体、３０〜３９…導体配線、Ｂ１…回路基板、Ｃ１…積層型貫通コンデンサ。

Claims

複数の絶縁体層を積層してなる略直方体状のコンデンサ素体と、
前記コンデンサ素体内に配置され、互いに対向する信号用内部電極及び接地用内部電極と、
前記信号用内部電極と第１スルーホール導体を介して接続される第１信号用端子電極と、
前記信号用内部電極と第２スルーホール導体を介して接続される第２信号用端子電極と、
前記接地用内部電極と第３スルーホール導体を介して接続される第１接地用端子電極と、を備え、
前記コンデンサ素体は、前記コンデンサ素体の長手方向で対向する第１及び第２端面と、前記複数の絶縁体層の積層方向と直交する実装面と、を含み、
前記第１信号用端子電極と前記第１接地用端子電極とは、互いに近接して前記実装面における第１端面寄りの第１領域に配置され、
前記第２信号用端子電極は、前記実装面における第２端面寄りの第２領域に配置され、
前記実装面における、前記コンデンサ素体の長手方向での前記第１領域と前記第２領域との間の第３領域には、いかなる導体も配置されていないことを特徴とする積層型貫通コンデンサ。
前記第１及び第２信号用端子電極並びに前記第１接地用端子電極は、前記実装面と平行で且つ前記コンデンサ素体の長手方向に交差する方向に伸びた帯状を呈しており、
前記第１〜第３スルーホール導体は、前記実装面と平行で且つ前記コンデンサ素体の長手方向に交差する前記方向に複数配置されていることを特徴とする請求項１に記載の積層型貫通コンデンサ。
前記第１信号用端子電極と前記第１接地用端子電極とは、前記実装面と平行で且つ前記コンデンサ素体の長手方向に交差する方向に交互に複数配置されており、
前記第１スルーホール導体は、前記第１信号用端子電極毎に設けられ、
前記第３スルーホール導体は、前記第１接地用端子電極毎に設けられていることを特徴とする請求項１に記載の積層型貫通コンデンサ。
前記接地用内部電極と第４スルーホール導体を介して接続される第２接地用端子電極を更に備え、
前記第２接地用端子電極は、前記第２信号用端子電極と近接して前記第２領域に配置されていることを特徴とする請求項１〜３のいずれか一項に記載の積層型貫通コンデンサ。
前記第２接地用端子電極は、前記実装面と平行で且つ前記コンデンサ素体の長手方向に交差する方向に伸びた帯状を呈しており、
前記接地用端子電極は、前記実装面と平行で且つ前記コンデンサ素体の長手方向に交差する前記方向に複数配置されていることを特徴とする請求項４に記載の積層型貫通コンデンサ。
前記第２信号用端子電極と前記第２接地用端子電極とは、前記実装面と平行で且つ前記コンデンサ素体の長手方向に交差する方向に交互に複数配置されており、
前記第２スルーホール導体は、前記第２信号用端子電極毎に設けられ、
前記第４スルーホール導体は、前記第２接地用端子電極毎に設けられていることを特徴とする請求項４に記載の積層型貫通コンデンサ。
前記コンデンサ素体における前記複数の絶縁体層の積層方向で前記実装面に対向する面には、前記第１及び第２スルーホール導体に接続される外部導体が配置されていることを特徴とする請求項１〜６のいずれか一項に記載の積層型貫通コンデンサ。
前記信号用内部電極は、前記第１スルーホール導体に接続される部分と前記第２スルーホール導体に接続される部分とに分離されていることを特徴とする請求項７に記載の積層型貫通コンデンサ。
請求項１〜８のいずれか一項に記載の積層型貫通コンデンサと、
表面に導体配線が形成された回路基板と、を備え、
前記積層型貫通コンデンサは、前記複数の絶縁体層の積層方向から見たときに、前記第３領域が前記導体配線上に位置し且つ前記積層型貫通コンデンサの長手方向と前記導体配線の伸びる方向とが交差するように配置されていることを特徴とする積層型貫通コンデンサの実装構造。