JP2012039045A - パッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法 - Google Patents

Abstract

【課題】ＣＳＰ及びＢＧＡに搭載されている鉛フリーはんだボールに許容値内で高低差があった場合でも、未はんだやブリッジを防止することができるパッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法を提供する。
【解決手段】半導体デバイス１が配置されたトップパッケージと配線６が配置されたボトムパッケージとを電気接続したパッケージ接続方法であって、少なくとも１以上の半導体デバイス１が配置され、少なくとも１以上の接続パット３に導電性のはんだボール２を搭載したトップパッケージの全てのはんだボール２の高さを揃える高さ揃え工程と、配線６が配置され、少なくとも１以上の接続パット５が配置されたボトムパッケージの少なくとも１以上の接続パット５の上にはんだボール２より融点の低いはんだ４が溶融され、前記トップパッケージと前記ボトムパッケージとを電気接続する接続工程と、を有する。
【選択図】図４

Description

本発明は、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）及びＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）などのはんだ接続に関し、特に低温はんだを用いた基板への接続方法に関する。

携帯電話やノート型パソコン等の携帯情報端末機器の普及により、各種電子機器の小型化、軽量化、高機能化、高速化がますます進んでいる。それに伴いＩＣ（ＬＳＩ）の小型化も求められ、ＩＣ（ＬＳＩ）チップ等の半導体ベアチップを保護したり、応力緩和・寸法整合・規格化（汎用化）等のパッケージの機能を生かしながら、ベアチップ並に小型化し、特性の向上を図るためにＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）を用いた実装技術がある。このＢＧＡやＣＳＰははんだボール（以下はんだバンプとも記述する）によって配線基板上の電極と接続されている。

一方、従来複数のＩＣパッケージに分散していた機能を集約することによって面積を削減する技術としてシステム・オン・チップ（以下、ＳｏＣ：Ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ）やシステム・イン・パッケージ（以下、ＳｉＰ：Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）等がある。

ＳｏＣは，これまで複数のチップに分散していたプロセッサー、メモリーをはじめとする種々のシステム要素を１個のチップ上に集積する技術であり、ＳｉＰは，１個のパッケージの中に、プロセッサーＩＣやメモリーＩＣなどの要素を封入するパッケージング技術である。

このＳｉＰの考え方を更に推し進めたのがパッケージ・オン・パッケージ（ＰｏＰ：Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）と呼ばれる技術で、ＰｏＰは、これまで基板上に二次元的に配列されていたＩＣパッケージを積層することによって集積度を上げる技術である。このＰｏＰに使用されるパッケージは、はんだバンプを有するＢＧＡ型が主な形態であり、従来のリフロープロセスにて一括実装できるため生産性が高いというメリットがある。

またＬＳＩなどの半導体デバイスの接続工法としてフリップチップ接続（Ｆｌｉｐ ｃｈｉ ｂｏｎｄｉｎｇ）がある。フリップチップ接続は半導体チップの配線面のエリア上に接続パットを設けることができるため多ピン化に適している。また、ワイヤボンディングなどの半導体チップ接続工法と比較し、引き出し線を必要としないため配線長の短縮化が可能である。

一般的にフリップチップ接続される高機能半導体デバイスの多くは高付加価値のものであり、またこれらの半導体デバイスが搭載される微細配線基板は高多層なものが必要となるため非常に高価であり、実装歩留まりを向上させるための要求は非常に強いものがある。

また高付加価値の電子機器については、１枚の微細配線基板上に搭載される半導体デバイスが数十個に及ぶこともあり、１個の半導体デバイスの不良によりその他の良品部品全てが廃棄となってしまうことは非常に多額のコスト損失を招くことになる。

そこで不良な半導体デバイスを取り外してリペアする際に新しい半導体デバイスと配線基板（接続パット）との接続信頼性を向上させる必要がある。なお以下の記述では、リペアとは、パッケージにおいてトップパッケージを取り除いて、アンダーパッケージに新規トップパッケージを再度取り付けることを含むこととする。

さらには、リワークにおいて中古基板を再生して再利用する場合なども、例えば古い半導体デバイスを取り外してリペアする際に新しい半導体デバイスと配線基板（接続パット）との接続信頼性を向上させる必要がある。

接続信頼性のためにＣＳＰ及びＢＧＡなどのはんだ接続は、搭載しているはんだボールと同様のはんだを用いた接続をすることが一般的であり、通常ＣＳＰ及びＢＧＡなどに搭載しているはんだボールは、鉛フリーはんだ（例えばＳｎ−Ａｇ−Ｃｕなど）であることが多い。

例えば特許文献１においては、複数の半導体デバイスが配線基板上に導電性バンプを介して接続されて実装され、半導体デバイスと配線基板との隙間に封止樹脂（またはアンダーフィル）が充填されている半導体装置において、半導体デバイスを除去してリペアするための方法が開示されている。

特開２００７−８１２６６号公報

特許文献１に記載されている方法は、導電性バンプとして鉛フリーはんだを用いているのでリペアしたい半導体デバイス部分を高温にする必要があるという問題があった。

そこではんだ接続のために鉛フリーはんだを溶融するには融点温度（例えば約２２０℃）以上に加熱する必要があるが、有機材料を用いた実装基板や他の良品の半導体デバイスなどに対する熱膨張などの影響があるため、リペアをする際には配線基板側に低温はんだ（例えばＳｎ−Ｂｉなど）を用いた接続方法が用いられる場合がある。しかし配線基板側に低温はんだを用いた場合は、ＣＳＰ及びＢＧＡなどに搭載しているはんだボールと、それぞれ使用するはんだの融点が違うことにより、融点に満たないはんだボール部分は溶融をしないので、基板への接続が未はんだとなり、不良品となってしまうという問題があった。

また、初めから低温はんだを用いたはんだ接続が必要な場合には、ＣＳＰやＢＧＡなどに搭載するはんだボールを低温はんだに変更することもできるが、手間とコストがかかるという問題があった。

また、ＣＳＰ及びＢＧＡに搭載されている鉛フリーはんだボールの大きさは、許容値内で高低差があるが、融点が同じはんだの場合には、はんだボール自体が溶融するためにはんだボールの高低差は、配線基板に印刷されたはんだとの接触量に影響されない。しかし、融点が違う低温はんだを配線基板にはんだ印刷した場合は、はんだボールと配線基板のはんだとの接触量が多い場合にはブリッジが発生して短絡したり、接触量が僅かな場合やギリギリな場合では部品と基板が接続出来ない未はんだが発生したりするという問題があった。

また、ＣＳＰ及びＢＧＡに搭載されているはんだボールと同じはんだを配線基板に印刷する場合は、はんだの成分が同じ為に、はんだボールを加熱して部品に接続する場合に生じる酸化や劣化の影響が非常に少なくてすむが、それぞれ融点の違うはんだの場合には含まれる成分が違う為に酸化や劣化が接続を大きく阻害するという問題があった。

そこで本発明は、上記問題点に鑑みてなされたもので、ＣＳＰ及びＢＧＡに搭載されている鉛フリーはんだボールに許容値内で高低差があった場合でも、未はんだやブリッジを防止することができるパッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法を提供することを目的とする。

上記課題を解決するため、本発明に係るパッケージは、半導体デバイスが配置されたトップパッケージと配線が配置されたボトムパッケージとを電気接続したパッケージであって、少なくとも１以上の半導体デバイスが配置され、少なくとも１以上の接続パットに導電性のはんだボールを搭載したトップパッケージと、配線が配置され、少なくとも１以上の接続パットが配置されたボトムパッケージと、を有し、前記トップパッケージの全てのはんだボールの高さを揃え、前記ボトムパッケージの少なくとも１以上の接続パットの上に前記はんだボールより融点の低いはんだが溶融され、前記トップパッケージと前記ボトムパッケージとが電気接続されていることを特徴とするパッケージ。

本発明に係る電子機器は、上記に記載のパッケージを搭載したことを特徴とする。

本発明に係るパッケージ接続方法は、半導体デバイスが配置されたトップパッケージと配線が配置されたボトムパッケージとを電気接続したパッケージ接続方法であって、少なくとも１以上の半導体デバイスが配置され、少なくとも１以上の接続パットに導電性のはんだボールを搭載したトップパッケージの全てのはんだボールの高さを揃える高さ揃え工程と、配線が配置され、少なくとも１以上の接続パットが配置されたボトムパッケージの少なくとも１以上の接続パットの上に前記はんだボールより融点の低いはんだが溶融され、前記トップパッケージと前記ボトムパッケージとを電気接続する接続工程と、を有することを特徴とする。

本発明に係るパッケージ修理方法は、上記に記載のパッケージの低温はんだの基板接続方法を用いて、前記トップパッケージを取り除いた後に、前記ボトムパッケージと新たなトップパッケージとを電気接続することを特徴とする。

本発明により、ＣＳＰ及びＢＧＡに搭載されている鉛フリーはんだボールに許容値内で高低差があった場合でも、未はんだやブリッジを防止することができるパッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法を提供することが可能になる。

本発明の実施形態に係るＩＣパッケージを説明する図である。 未はんだ発生のメカニズムを説明する図である。 ブリッチ発生のメカニズムを説明する図である。 本発明の実施形態に係る低温はんだの接続方法を説明する図である。 本実施形態におけるはんだボールの削り方を説明する図である。 再生対象のＣＰＵ搭載鉛フリーはんだボールの状態（ａ）と他のＢＧＡ搭載鉛フリーはんだボールの状態（ｂ）を示す図である。 リフロープロセスの温度プロファイルを示す図である。 シェア強度測定結果を示す図である。 シェア強度測定後の破断面を示す図である。 はんだボールと低温はんだの接合面の縦断面図である。

本発明の好適な実施の形態について以下に図面を参照して詳細に説明する。

図１は、本発明の実施形態に係る、ＩＣパッケージを説明する図である。なお以下にはＩＣパッケージとしてＣＰＵを例にして説明するが、特にこれに限ることではない。また以下図１と同じものには同じ符号を付して詳細な説明は省略する。

本実施形態におけるＩＣパッケージ（例えばＢＧＡなど）は、半導体デバイス１とはんだボール２とチップ側パット３と低温はんだ４と基板側パット５と配線６とビルドアップ配線基板７とアンダーフィル８とを備えて構成されている。

半導体デバイス１は、ＩＣやＬＳＩなどの複数の半導体デバイスを実装した例えばＣＰＵなどである。

はんだボール２は、例えば、鉛フリーはんだ（例えばＳｎ−Ａｇ−Ｃｕなど）や共晶はんだなどで構成される。なお本実施形態のＣＰＵのはんだボール単体のサイズ規格は３００μｍ±５０μｍであり、はんだボールの高さの差異の規格は、ｍａｘ１００μｍである。図１に示すように本実施形態のはんだボールの高さ差異は、６０〜７６μｍである。

半導体デバイス１にはチップ側パット３が形成されており、チップ側パット３と基板側パット５とははんだボール２および低温はんだ４により電気的に接続されることになる。本実施形態の接続パット（基板側パット）のサイズは２６０μｍである。低温はんだ４は、メタルマスクの厚さ１４０μｍを用いて、はんだ印刷により転写しているが、容量減衰が３０％程度発生していると仮定すると、低温はんだ４の厚さは約１００μｍ程度である。

本実施形態における半導体デバイスは、配線基板上に導電性バンプを介して接続されるデバイスであれば、ベアチップ、ＣＳＰ、ＢＧＡ、ＰｏＰ等で何れであっても良い。なお、本明細書においてバンプとは、はんだボールのような導電性ボールをも含むものである。

また半導体チップなどのデバイスとビルドアップ配線基板の間の電気接続を取る材料は、はんだ材料のみに限るものではなく、導電性を有する材料であれば特に限定されない。例えば導電粒子を分散させた導電性樹脂による接続、あるいは金バンプの導電性塗料ないし、はんだによる接続等であってもよい。

ビルドアップ配線基板（またはボトムパッケージ基板）の表面を覆っているアンダーフィル、コア材等の配線基板を構成している有機ならびに無機材料については、金属配線、接続パット等に対し、腐食性等の悪影響を及ぼさない材料を選択する必要があり、また半導体デバイスのリペア工程に耐える耐熱性を有することが望ましい。例えば一般的に使用される鉛フリーはんだのリフロー温度２５０℃のプロセスにおいて、配線基板、半導体デバイス、電子部品等に対して悪影響を及ぼさないものが望ましい。

アンダーフィル（封止樹脂）の基材となる材料としては、アクリル樹脂、メラミン樹脂、エポキシ樹脂、ポリオレフィン樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリイミド樹脂、フッ素樹脂、ポリエステル樹脂、フェノール樹脂、フルオレン樹脂、ベンゾシクロブテン樹脂、シリコーン樹脂等の様々な材料があるが、特にこれらに限定されるものではなく、これらを２種あるいは２種以上組み合わせて用いることもできる。なお粘度、コスト、耐熱性等の面に優れるエポキシ樹脂が好適に用いられるが、２５℃の室温において液状である樹脂が望ましい。なお、公知のアンダーフィル剤であれば適用することが可能である。

また、アンダーフィル（封止樹脂）に添加される無機フィラーにはシリカ、炭酸カルシウム、アルミナ、ジルコニウム、酸化チタン等様々な材料が用いられるが、コスト、真球度、低線膨張化等のメリットが最も顕著なシリカを用いることが多い。なおアンダーフィルに添加される公知の無機フィラーであれば適用可能である。添加するシリカの平均粒子径は充填される半導体デバイス−配線基板間ギャップの１／１０以下のサイズのものが好適であり、平均粒径が０．１〜３０μｍ程度の範囲にあることが望ましい。

また、これらの無機添加剤の表面には封止樹脂との濡れ性を改善し、充填性を高めるためにカップリング剤を用いてもよい。カップリング剤はシラン系、チタネート系、アルミネート系、ジルコアルミネート系、クロメート系、ボレート系、スタネート系、イソシアネート系等といった共有結合性タイプのものや、β−ジケトンカプラーのように配位結合性のものなど各種用いることができる。なお公知のカップリング剤であれば適用可能である。

図２は、未はんだ発生のメカニズムを説明する図である。図２（ａ）は、低温はんだ４を溶融してはんだボール２を接続するところを示し、図２（ｂ）は、低温はんだ４が硬化してはんだボール２との接続を終了したところを示す図である。

まず上述したはんだボール２の高さの差異から、一番大きい（高い）はんだボール２を、低温はんだ４に最大限押し込むとすると、約２６〜４０μｍの押し込みが可能である。また、高いボール部が下面に完全接触しないので、低いボールの低温はんだ４への押し込み量はさらに少なくなる。従って図２（ｂ）に示すように、高さの低いはんだボール２の低温はんだ４への押し込みが不完全となり、未はんだが発生する。さらに低温はんだ４が溶融した際にフラックスの気化などで低温はんだ４の体積減少も起こるためはんだボールの高さに差異があることによって、未はんだの発生確率が高くなる。

図３は、ブリッチ発生のメカニズムを説明する図である。図３（ａ）は、低温はんだ４の溶融初期にはんだボール２を押し込んだところを示し、図３（ｂ）は、低温はんだ４が硬化してはんだボールとの接続を終了した所を示す図である。

まず高さが高いはんだボール２同士が隣接してあり、高さが低いはんだボールも混在する場合について説明する。

高さの低いはんだボール２を低温はんだ４に確実に接触させるために押し込んだ場合、高さの高いはんだボール２の押し込み量は多くなり、図３（ａ）に示すように低温はんだ４ａ、４ｂのはみ出しが発生する。このまま加熱をしてはんだ接続をすると図３（ｂ）に示すように低温はんだ４ａが下側に下がり隣接した低温はんだ４ａ同士が接触してブリッチが発生する。または浮遊するはんだ粒子がブリッチを誘導する。このようにはんだボール２の高さの差異のバラツキが大きい程、ブリッチの発生確率が高くなる。

図４は、本実施形態における低温はんだの接続方法を説明する図である。図４（ａ）は、従来のはんだボールによる低温はんだ接続を示し、図４（ｂ）は、本実施形態のはんだボールによる低温はんだ接続を示す図である。

図４（ａ）に示すように、高さの低いはんだボール２が低温はんだ４に確実に接触するように押し込むために、隣接する高さの高いはんだボール２同士は押し込み量が多くなり、その結果低温はんだ４のはみ出し量が多くなり加熱によりブリッチが発生する（上記の図３の説明参照）。

一方、本実施形態では、図４（ｂ）に示すように、高さの低いはんだボール２の高さに合わせて、高さの高いはんだボール２を削り、高さを揃える。このようにはんだボール２を削って高さを揃えることにより、はんだボール２を低温はんだ４に押し込む量は、全てのはんだボール２が同じとなるので、低温はんだ４のはみ出し量を最小にすることか可能となり、ブリッチを防止することができる。また、はんだボール４の高さが均一となるので、はんだボール２の低温はんだ４への押し込み量を統一（規格化）することが可能となり、未はんだを防止することができる。さらに、はんだ印刷により塗布する低温はんだの量を調節することが容易となる。

図５は、本実施形態におけるはんだボールの削り方を説明する図である。

図５（ａ）は、高さの低いはんだボール２ａを削らずに、高さの高いはんだボール２ｂ、２ｃを高さの低いはんだボール２ａの高さに合わせて削る場合を示している。図５（ｂ）は、高さの低いはんだボール２ａの先端を半分程度まで削り、その他のはんだボール２ｂ、２ｃは削ったはんだボール２ａの高さに合わせて削る場合を示している。図５（ｃ）は、高さの低いはんだボール２ａの径が一番大きくなるところまで削り、その他のはんだボール２ｂ、２ｃは削ったはんだボール２ａの高さに合わせて削る場合を示している。

高さの低いはんだボール２ａを削る場合には、高さの低いはんだボール２ａの一番径の大きい部分まで削るようにすることで、はんだ接続の強度（シェア強度）を保つことができるので好適である。なお、その時にはその他の高さの高いはんだボール２ｂ、２ｃも同じ高さまで削り、高さを均一化する。なお、はんだボールのバラツキは部品毎に異なることから最低高さの搭載はんだボールを１０〜５０μｍ程度削ることが好適である。また、はんだボールの削りには、＃２０００のペーパーヤスリが好適であるが、これに限ることはなく作業性にあわせて種々の選択が可能である。

このように高さの低いはんだボール２ａも削るようにして、全てのはんだボール２の高さを揃えることで、全てのはんだボール２の表面を削ることになる。その結果、はんだボール２表面に形成された酸化膜を除去することができるので、低温で加熱した場合でも鉛フリーはんだ（はんだボール２）と低温はんだ４との融合が促進されて、組織を一体化させることが可能となる（図１０参照）。なお加熱する温度は、低温はんだが溶融する約１３８℃〜１８０℃であることが望ましい。また１８０℃を超えると有機材料の基板や周囲の半導体デバイスに対して熱膨張による影響があるので好ましくない。しかし、はんだ接合に関して言えば温度が高い方がはんだが完全に溶融するので接合強度が上がる。

なお上述したはんだボール２の削り量は、図５に示したことに限ることはなく、はんだ印刷などの条件によって、適宜決定することができる。

（実施例）
上述した、低温はんだの接続方法に沿って低温はんだ接続をした例について説明する。
対象は、携帯電話の修理において中古基板のＣＰＵを取り外し、新チップを載せ替えるリワーク作業である。

再生対象のＣＰＵに搭載されている鉛フリーはんだボールは５２９個である。鉛フリーはんだボール単品のサイズ規格は３００μｍ±５０μｍである。試料として３つの基板について、これらの搭載鉛フリーはんだボールを基板接続面からの高さを測定し、一番高いはんだボールと一番低いはんだボールの差を求めた。結果は以下に示す通りであった。
試料１：ｍａｘ ７６ μｍ
試料２：ｍａｘ ７３ μｍ
試料３：ｍａｘ ６５ μｍ
この製品の搭載後の高さ差異の規格は、最大１００μｍであるので、規格内であった。

図６に、再生対象のＣＰＵ搭載鉛フリーはんだボールの状態（ａ）と他のＢＧＡ搭載鉛フリーはんだボールの状態（ｂ）を示す。図５（ａ）に示すように、再生対象ＣＰＵのはんだボールの表面は凹凸があり、ぬれ性（つや）は良くない状態である。はんだボール表面に酸化膜等が発生している。理由として再生対象ＣＰＵは、ＰｏＰ品であり２度の加熱履歴があり、他のＢＧＡは、１度の加熱履歴のためと考えられる。
再生対象ＣＰＵ搭載はんだボールを接続する接続パットのサイズは、２６０μｍである。

再生対象ＣＰＵ搭載はんだボールを図５（ａ）に示すように低いはんだボール２ａの高さまで削ったものと、図５（ｂ）に示すように低いはんだボール２ａの約半分まで削ったものを２種類作製した。はんだボールの削りには、＃２０００のペーパーヤスリを用いた。

メタルマスク（ｔ＝０．１４ｍｍ、φ＝０．３４ｍｍ）を用いて、はんだ印刷にて低温はんだ（クリームはんだともいう）を接続パット上に塗布した。

次にリフローにより低温はんだ接続を行った。図７にリフローの温度プロファイルを示す。常温から１１０℃まで５０秒で昇温し、１１０℃〜１２０℃を６０秒で昇温し、その後、１〜５℃／秒の昇温を約１０秒間行った。ピーク温度は約１７８℃で、ピーク温度から１５０℃までは２℃／秒で冷却し、その後は常温まで自然冷却である。１３８℃以上を保つ時間は、約７０秒間で、１５０℃以上を保つ時間は、約６０秒間である。

次に、低温はんだ接続した、はんだボールのシェア強度測定を行った。測定器はＲＨＥＳＣＡ製ＰＵＬＬＴＥＳＴＥＲ ＴＹＰＥ ＰＴＲ−１０を用い、ツール速度０．４０ｍｍ／ｓｅｃで各５ピンについて行った。測定試料は比較試料を含め、以下に示す３つについて行った。
比較例１：はんだボールを何も削らない場合
実施例１：図５（ａ）に示す低いはんだボール高さまで削った場合
実施例２：図５（ｂ）に示す低いはんだボールの半分まで削った場合

測定結果を、図８に示す。また、シェア強度測定後の破断面の写真を図９に示す。
平均のシェア強度を比較すると、実施例１において、若干の強度低下が見られるが問題ないレベルである。また実施例２においては、比較例１よりも平均シェア強度が高くなっており、従来の方法と比較してもはんだ接続の強度を保つことができることが分かった。
また図９に示す破断面についても実施例１と実施例２は比較例１と大きな差はないので、接続強度に問題はみられない。

図１０は、一番高さの低いはんだボールと低温はんだの接合面の縦断面図である。図１０において鉛フリーはんだ（Ｓｎ−Ａｇ−Ｃｕ）と低温はんだ（Ｓｎ−Ｂｉ）との境界は観察されず、組織が一体化していることから両者が融合して合金化している。なお本実施例においては、鉛フリーはんだが完全に溶融しない温度でも、低温はんだが溶融して鉛フリーはんだと接触した界面では鉛フリーはんだから成分が溶出して組織が一体化して合金化したものであると考えられる。

以上、本発明の実施形態について図面を参照して説明してきたが、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。

上記の実施形態によれば、搭載はんだボールの高低差は、ｍａｘ１００μｍである為に、搭載はんだボールそのものを物理的に削り搭載はんだボールの高低差をなくすことが可能となる。

また上記の実施形態によれば、搭載はんだボールの表面を削ることで搭載はんだボール表面の酸化や劣化した部分を削ることとなり低温はんだ接続が可能となる。

また上記の実施形態によれば、ＣＳＰ及びＢＧＡなど鉛フリーはんだを使用したはんだボール搭載品にて、低温はんだを用いての基板への接続方法に於いて、そのはんだ付け品質の向上を図ることが可能である。

また上記の実施形態によれば、融点の違うはんだによる接続が可能となる。

また上記の実施形態によれば、加熱温度の抑制を求められる場合のリワーク技術が可能となる。

また上記の実施形態によれば、使用するはんだの融点が違うことにより、融点に満たないはんだボール部分は溶解をしないので、基板への接続が未はんだとなり、不良品となってしまうということを防止することができる。

また上記の実施形態によれば、融点が違う低温はんだを配線基板にはんだ印刷した場合は、はんだボールと配線基板のはんだとの接触量が多い場合にはブリッジが発生して短絡したり、接触量が僅かな場合やギリギリな場合では部品と基板が接続出来ない未はんだが発生したりするということを防止することができる。

また上記の実施形態によれば、融点の違うはんだの場合には含まれる成分が違う為に酸化や劣化がはんだ接続を大きく阻害するということを防止することができる。

また本発明に係るパッケージの前記トップパッケージの全てのはんだボールの高さは、該はんだボールの先端を削ることにより揃えることを特徴とする。

また本発明に係るパッケージの前記全てのはんだボールの高さは、基板接続面からの高さが一番低い該はんだボールの径が最も大きい部分まで削ることにより揃えることを特徴とする。

また本発明に係るパッケージは、所定の温度で加熱することにより前記はんだボールと前記融点の低いはんだとを溶融し、組織が一体化して合金化することを特徴とする。

また本発明に係るパッケージの前記所定の温度は、１３８度〜１８０度であることを特徴とする。

また本発明に係るパッケージ接続方法の前記高さ揃え工程は、該はんだボールの先端を削って揃える削り工程を有することを特徴とする。

また本発明に係るパッケージ接続方法の前記高さ揃え工程は、前記全てのはんだボールを、基板接続面からの高さが一番低い該はんだボールの径が最も大きい部分まで削ることにより、全てのはんだボールの高さを揃えることを特徴とする。

また本発明に係るパッケージ接続方法の前記接続工程は、所定の温度で加熱することにより前記はんだボールと前記融点の低いはんだとが溶融し、組織が一体化して合金化することを特徴とする。

また本発明に係るパッケージ接続方法の前記接続工程の所定の温度は、１３８度〜１８０度であることを特徴とする。

本発明によれば、パッケージ、電子機器、ＣＳＰやＢＧＡに代表される基板搭載はんだボールを低温はんだにて接続する方法、半導体デバイスを基板に実装する方法、パッケージ基板をリペアする方法、加熱温度の抑制を求められるリワーク方法などの用途に適用できる。

１ 半導体デバイス
２ はんだボール
３ チップ側パット
４ 低温はんだ
５ 基板側パット
６ 配線
７ ビルドアップ配線基板
８ アンダーフィル

Claims (12)

1. 半導体デバイスが配置されたトップパッケージと配線が配置されたボトムパッケージとを電気接続したパッケージであって、
   少なくとも１以上の半導体デバイスが配置され、少なくとも１以上の接続パットに導電性のはんだボールを搭載したトップパッケージと、
   配線が配置され、少なくとも１以上の接続パットが配置されたボトムパッケージと、
   を有し、
   前記トップパッケージの全てのはんだボールの高さを揃え、
   前記ボトムパッケージの少なくとも１以上の接続パットの上に前記はんだボールより融点の低いはんだが溶融され、
   前記トップパッケージと前記ボトムパッケージとが電気接続されていることを特徴とするパッケージ。
2. 前記トップパッケージの全てのはんだボールの高さは、該はんだボールの先端を削ることにより揃えることを特徴とする請求項１に記載のパッケージ。
3. 前記全てのはんだボールの高さは、基板接続面からの高さが一番低い該はんだボールの径が最も大きい部分まで削ることにより揃えることを特徴とする請求項１または２に記載のパッケージ。
4. 所定の温度で加熱することにより前記はんだボールと前記融点の低いはんだとを溶融し、組織が一体化して合金化することを特徴とする請求項１から３のいずれか１項に記載のパッケージ。
5. 前記所定の温度は、１３８度〜１８０度であることを特徴とする請求項４に記載のパッケージ。
6. 請求項１から５のいずれか１項に記載のパッケージを搭載したことを特徴とする電子機器。
7. 半導体デバイスが配置されたトップパッケージと配線が配置されたボトムパッケージとを電気接続したパッケージ接続方法であって、
   少なくとも１以上の半導体デバイスが配置され、少なくとも１以上の接続パットに導電性のはんだボールを搭載したトップパッケージの全てのはんだボールの高さを揃える高さ揃え工程と、
   配線が配置され、少なくとも１以上の接続パットが配置されたボトムパッケージの少なくとも１以上の接続パットの上に前記はんだボールより融点の低いはんだが溶融され、前記トップパッケージと前記ボトムパッケージとを電気接続する接続工程と、
   を有することを特徴とするパッケージ接続方法。
8. 前記高さ揃え工程は、該はんだボールの先端を削って揃える削り工程を有することを特徴とする請求項７に記載のパッケージ接続方法。
9. 前記高さ揃え工程は、前記全てのはんだボールを、基板接続面からの高さが一番低い該はんだボールの径が最も大きい部分まで削ることにより、全てのはんだボールの高さを揃えることを特徴とする請求項７または８に記載のパッケージ接続方法。
10. 前記接続工程は、所定の温度で加熱することにより前記はんだボールと前記融点の低いはんだとが溶融し、組織が一体化して合金化することを特徴とする請求項７から９のいずれか１項に記載のパッケージ接続方法。
11. 前記接続工程の前記所定の温度は、１３８度〜１８０度であることを特徴とする請求項１０に記載のパッケージ接続方法。
12. 請求項７から１１のいずれか１項に記載のパッケージ接続方法を用いて、前記トップパッケージを取り除いた後に、前記ボトムパッケージと新たなトップパッケージとを電気接続することを特徴とするパッケージ修理方法。