JP2012033168A - 増分カウント値の分散 - Google Patents
増分カウント値の分散 Download PDFInfo
- Publication number
- JP2012033168A JP2012033168A JP2011166844A JP2011166844A JP2012033168A JP 2012033168 A JP2012033168 A JP 2012033168A JP 2011166844 A JP2011166844 A JP 2011166844A JP 2011166844 A JP2011166844 A JP 2011166844A JP 2012033168 A JP2012033168 A JP 2012033168A
- Authority
- JP
- Japan
- Prior art keywords
- value
- count value
- circuit
- encoded
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】回路内に位置し、増大するカウント値を保持するように構成された少なくとも1つの要素と、増大するカウント値のソースからその増大するカウント値を受信するためのエンコーダであり、その増大するカウント値を符号化された値に符号化するように構成されたエンコーダであって、その符号化された値が、少なくとも1つの要素に保持されたカウント値に適用される指数量を各々示すエンコーダと、符号化された値を受信し、その符号化された値を少なくとも1つの要素に送信するための相互接続回路を備え、その少なくとも1つの要素が、符号化された値を復号するため、および指数量に従ってカウント値を増やすためのデコーダを備える回路が開示される。
【選択図】図1
Description
TSBITVALID(マスター)
TSBIT用の有効な信号。この信号は、サイクルごとに1回カウントされるため、通常は必ずタイムスタンプジェネレータによってアサートされる。タイムスタンプバスが高速クロックドメインにブリッジされた場合には、必ずアサートされるとは限らない。
TSBIT[5:0](マスター)
TSBITVALIDがアサートされる場合に有効。
有効である場合には、このサイクルで設定されるビットを示す。この値は、タイムスタンプ内のどのビットが設定されるべきかを示し、下位ビットはすべてクリアされるべきである。このようにしてビットを設定およびクリアすることにより、二進カウンタがシミュレーションされる。
シーケンス(TSBITVALIDがLOWであるサイクルは無視)は、0、1、0、2、0、1、0、3、0、1、0、2、0、1、0、4などとなる。本実施例のシーケンスは、二進数シーケンス0〜16に対応する。
TSSYNC[1:0](マスター)
この信号は次のように符号化される。
0b00:このサイクルで有効な同期情報がない。
0b01:同期マーク(下記参照)。
0b10:同期ビット0(下記参照)。
0b11:同期ビット1(下記参照)。
TSSYNCREADY(スレーブ)
同期情報をTSSYNC[1:0]でストールする。この信号がLOWである場合、TSAUX[1:0]の値は必ず次のどちらかで処理される。
・次のサイクルで繰り返される。
・同期マークに変更される。この処理は、現在出力されているビット位置以上のTSBIT[5:0]の値が出力された場合に実行される。
この信号は、TSBIT[5:0]をストールしない。TSBIT[5:0]に即時応答できないスレーブは、小さい方の値を破棄して大きい方の値を保持する必要がある。
同期
同期情報は、TSSYNC[1:0]を経て出力される。この情報は、コンポーネントの電源が投入され、現在のタイムスタンプを再確立する必要があるときに使用される。シーケンスは以下のとおり。
1.同期マーク。
2.最重要ビットから下方に出力された現在のタイムスタンプに対応する同期ビットのシーケンス。
3.TSBIT[5:0]が、出力されているビット位置以上になると、直ちに同期ビットのシーケンスが終了する。TSBIT[5:0]がこの値を有する同一サイクルで同期マークが出力される。
4.ビットを同期するシーケンスは(2)から再開する。
実装
エンコーダ
エンコーダ25は、次のアルゴリズムに従って動作する。アルゴリズム中、TSVALUEBは64ビット二進数カウントを表す。
synchronized = TRUE;
bit = 0;
last_TSSYNCREADY = 1;
last_TSVALUEB = 0;
on each cycle
TSBITVALID = 0
for i = 63 downto 0
if TSVALUEB[i] != last_TSVALUEB[i] then
TSBITVALID = 1;
TSBIT = I;
break;
if TSBIT >= bit then
synchronized = TRUE;
if last_TSSYNCREADY then
if synchronized then
TSSYNC = 0b01;
bit = 63;
synchronized = FALSE;
else
TSSYNC[1] = 1;
TSSYNC[0] = last_TSVALUEB[bit];
bit = bit - 1;
last_TSSYNCREADY = TSSYNCREADY;
last_TSVALUEB = TSVALUEB;
TSSYNCが0b00になることはない。なぜならば、マスターは常に同期ストリームにおける次の時点を生成できるためである
TSVALUEBはいかなる速度でも増分することができるため、例えば、2のべき数で増分する必要はない。これにより、タイムスタンプの単位増分ごとに同じ時間値を維持しながら、クロック速度を変化することができる。この信号は、最大可能な解像度を提供するために、通常は各サイクルごとに一定量増分するため、タイムスタンプジェネレータが初期化されると、TSBITVALIDは必ず大きくなる。
デコーダ
デコーダは、次のアルゴリズムに従ってタイムスタンプを再構築する。
synchronizing = FALSE;
synchronized = FALSE;
TSVALUEB = 0;
bit = 0;
on each cycle
TSSYNCREADY = 1;
if synchronized then
if TSBITVALID then
TSVALUEB[TSBIT] = 1;
if TSBIT != 0 then
TSVALUEB[TSBIT−1:0] = 0;
else
if synchronizing then
if TSBITVALID and (TSBIT >= bit) then
synchronized = TRUE;
TSVALUEB[TSBIT] = 1;
if TSBIT != 0 then
TSVALUEB[TSBIT−1:0] = 0;
else
if TSSYNC[1] then
TSVALUEB[bit] = TSSYNC[0];
bit = bit - 1;
else
if TSSYNC == 0b01 then
synchronizing = TRUE;
bit = 63;
TSSYNCREADYは、スレーブがTSSYNC値を別のコンシューマに渡す必要がないので、必ずアサートされる。
20 TSジェネレータ
25 エンコーダ
30 スプリッタ
40 TSユーザ
42 デコーダ
Claims (23)
- 前記回路内に位置し、増大するカウント値を保持するように構成された少なくとも1つの要素と、
前記増大するカウント値のソースから前記増大するカウント値を受信するため、および前記増大するカウント値を、被符号化値に符号化するように構成されたエンコーダであって、前記被符号化値が、前記少なくとも1つの要素に保持された前記カウント値に適用される指数量を各々示すエンコーダと、
前記被符号化値を受信し、前記被符号化値を前記少なくとも1つの要素に送信するための相互接続回路と、
を備える回路であって、前記少なくとも1つの要素が、前記被符号化値を復号するため、および前記指数量に基づいて前記カウント値を増やすためのデコーダを備える回路。 - 前記最大被符号化値が前記最大カウント値よりも小さいため、前記相互接続回路が、前記カウント値を送信する場合に必要とされる数よりも少ない接続箇所を用いて、前記被符号化値を送信することができる、請求項1に記載の回路。
- 前記デコーダが、前記受信した被符号化値によって示された前記指数値を前記保持されたカウント値に加えるように構成されている、請求項1に記載の回路。
- 前記デコーダが、前記受信した被符号化値によって示された前記指数値の次の倍数まで前記保持されたカウント値を増分するように構成されている、請求項1に記載の回路。
- 前記カウント値が二進値を備え、前記被符号化値が、2に適用される指数量を示し、前記デコーダは、前記被符号化値を2のべき数として適用し、前記カウント値を増やす目的で使用される復号値を決定するように構成されている、請求項1に記載の回路。
- 前記デコーダが、前記受信した被符号化値によって示された前記指数値の次の倍数まで前記保持されたカウント値を増分するように構成されており、
前記被符号化値が前記カウント値の1ビットを示し、前記デコーダが、前記被符号化値によって示される前記ビットを設定し、すべての低位ビットをすべてクリアすることによって前記カウント値の前記被同期コピーを増やすように構成されている、請求項5に記載の回路。 - 前記回路が前記カウント値ソースを備える、請求項1に記載の回路。
- 前記カウント値ソースが、時間の経過を表す値を生成するためのタイムスタンプジェネレータを備え、前記少なくとも1つの要素が前記タイムスタンプのローカルコピーを保持する、請求項7に記載の回路。
- 前記回路が、複数の要素と、前記エンコーダから受信した信号を複数の信号に分割するため、および複数の相互接続回路経由で前記複数の信号を前記複数の要素に出力するための少なくとも1つのスプリッタとをさらに備えており、前記複数の要素の各々がデコーダを備え、前記カウント値を保持する、請求項1に記載の回路。
- 前記回路が、前記複数の要素が、既定公差内で互いに同期されている前記カウント値のコピーを保持するように構成されている、請求項9に記載の回路。
- 前記相互接続回路が複数のバスを備える、請求項1に記載の回路。
- 前記回路のうちの少なくともいくつかが、クロック信号によってクロックされる同期回路を備え、前記回路が様々なクロックドメインを有し、そのために、前記同期回路の少なくとも一部分が異なる周波数におけるクロック信号によって別の部分にクロックされ、前記回路が、前記異なってクロックされた部分の間の境界で前記相互接続回路上に配置されたクロック変換回路を備え、前記クロック変換回路が、第1のクロックドメインで動作している前記相互接続回路から前記被符号化値を受信し、前記被符号化値を記憶し、第2のクロックドメインにある前記相互接続回路に前記被符号化値を出力するように構成されたデータストアを備える、請求項1に記載の回路。
- 前記第2のクロックドメインが、前記第1のクロックドメインよりも高速のクロック周波数で動作しているときに、前記データストアが、前記第1のクロックドメインにある前記クロック信号の各々に対する被符号化値を受信および記憶し、前記第2のクロックドメインにある前記クロック信号の下位セットを対象とする被符号化値を前記データストアから出力するように構成されている、請求項12に記載の回路。
- 前記クロック変換回路が前記データストアへの入力に配置された追加ストアを備え、前記第2のクロックドメインが前記第1のクロックドメインより遅いクロック周波数で動作しているときに前記データストアが満杯になると、次の受信した被符号化値が前記追加回路に記憶され、前記回路は、前記次の受信値をその後受信した値と比較するためのコンパレータを備え、前記回路は、前記値のうちのどちらが前記カウント値のより大きな増分を生成するかを判断し、スペースを有する前記データストアに応答して前記データストアに前記値を入力し、前記値のもう一方を破棄するように構成されている、請求項12に記載の回路。
- 前記相互接続回路が、前記少なくとも1つの要素にカウント値を送信するために同期信号を伝えるための同期チャネルを備え、前記同期チャネルが、複数のサイクルを経て前記カウントソースから受信した前記カウント値の現在値を前記少なくとも1つの要素に出力するように構成されており、前記デコーダが、現在のカウント値を保持していない場合には同期を開始し、前記同期チャネル上で受信した前記現在値の少なくとも一部分を記憶するように構成されている、請求項1に記載の回路。
- 前記カウント値の前記現在値が最重要部分から開始して出力される、請求項15に記載の回路。
- 前記デコーダが、受信した被符号化値が前記同期チャネルで受信した値と重要度が同等以上の前記カウント値におけるビットのカウント値の変化を示す時期を検出するための検出器を備え、
前記デコーダが、同期時に、前記受信した同期信号を並行して受信した被符号化値と比較し、かつ、前記受信した被符号化値が、前記カウント値に適用されるときに、前記同期信号が現在出力しているビットと等しいかそれよりも高いビットを変更するであろうと前記検出器が示すまで、前記受信した同期信号を記憶するように構成されており、そこでは前記デコーダが、前記カウント値を更新するために前記被符号化値を適用し、かつ、前記被符号化値を使用して前記カウント値の更新を継続し、前記同期を停止するように構成されている、請求項16に記載の回路。 - 前記カウント値が二進値を備え、前記被符号化値が2のべき数を示し、前記コンパレータが、前記被符号化値を前記受信した同期信号のビット位置と比較し、前記被符号化値が前記受信した同期信号の前記ビット位置以上であることを前記コンパレータが示すことに応答して、前記少なくとも1つのデコーダが前記被符号化値を前記カウント値に適用するように構成されている、請求項17に記載の回路。
- 前記エンコーダが、現在のカウント値の連続バージョンによって後続される同期開始信号を前記同期チャネル上で継続的に出力するように構成されている、請求項15に記載の回路。
- 前記エンコーダが、同期リクエストに応答して、現在のカウント値の連続バージョンによって後続される同期開始信号を前記同期チャネルで出力するように構成されている、請求項15に記載の回路。
- 前記エンコーダが、現在のカウント値の連続バージョンによって後続される同期開始信号を、前記被符号化値が、前記カウント値に適用されたときに、前記同期信号が現在出力しているビットと等しいかそれよりも高いビットを変更すると前記エンコーダが判断するまで前記同期チャネル上に出力するように構成されており、前記エンコーダが前記開始信号から前記同期信号を送信する、請求項17に記載の回路。
- 少なくとも1つの要素に保持された増大するカウント値を更新する方法であって、
ソースから前記増大するカウント値を受信することと、
前記増大するカウント値を被符号化値に符号化することであって、前記被符号化値が、前記少なくとも1つの要素に保持された前記カウント値に適用される指数量を各々示すことと、
前記被符号化値を相互接続回路を介して前記少なくとも1つの要素に送信することと、
前記被符号化値を復号し、前記指数量に基づいて前記カウント値を増やすことと、
を含む方法。 - 増大するカウント値を更新するための手段であって、
前記増大するカウント値を保持するための少なくとも1つの手段と、
前記増大するカウント値のソースから前記増大するカウント値を受信するため、および前記増大するカウント値を、被符号化値に符号化するための符号化するための手段であって、前記被符号化値が、前記少なくとも1つの要素に保持された前記カウント値に適用される指数量を各々示す符号化手段と、
前記被符号化値を受信し、前記被符号化値を前記少なくとも1つの要素に送信するための相互接続手段と、
を備え、前記増大するカウント値を保持するための前記少なくとも1つの手段が、前記被符号化値を復号するため、および前記指数量に基づいて前記カウント値を増やすための復号手段を備える、手段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB1012796.7 | 2010-07-30 | ||
| GB1012796.7A GB2482329B (en) | 2010-07-30 | 2010-07-30 | Distribution of an incrementing count value |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012033168A true JP2012033168A (ja) | 2012-02-16 |
| JP5823203B2 JP5823203B2 (ja) | 2015-11-25 |
Family
ID=42799333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011166844A Active JP5823203B2 (ja) | 2010-07-30 | 2011-07-29 | 増分カウント値の分散 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8966309B2 (ja) |
| JP (1) | JP5823203B2 (ja) |
| CN (1) | CN102347771B (ja) |
| GB (1) | GB2482329B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102291507B1 (ko) * | 2014-05-20 | 2021-08-20 | 삼성전자주식회사 | 메모리 컨트롤러의 동작 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5974053A (en) * | 1996-03-22 | 1999-10-26 | Fore Systems, Inc. | Method and apparatus for encoding and/or decoding a time stamp |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5790840A (en) * | 1997-08-15 | 1998-08-04 | International Business Machines Corporation | Timestamp systems, methods and computer program products for data processing system |
| IT1295863B1 (it) * | 1997-10-22 | 1999-05-28 | Telital Spa | Metodo e apparato di trasmissione e ricezione di segnali digitali e stima dei canali di comunicazione |
| EP1146713B1 (en) * | 2000-03-03 | 2005-04-27 | NTT DoCoMo, Inc. | Method and apparatus for packet transmission with header compression |
| US20020089602A1 (en) * | 2000-10-18 | 2002-07-11 | Sullivan Gary J. | Compressed timing indicators for media samples |
| KR100793233B1 (ko) * | 2006-05-17 | 2008-01-10 | 엘지전자 주식회사 | 기기 정보 수정 방법 |
| US7552128B2 (en) * | 2007-01-25 | 2009-06-23 | Gaurav Bhalotia | Compression of timestamps |
-
2010
- 2010-07-30 GB GB1012796.7A patent/GB2482329B/en active Active
-
2011
- 2011-06-28 US US13/067,818 patent/US8966309B2/en active Active
- 2011-07-29 JP JP2011166844A patent/JP5823203B2/ja active Active
- 2011-08-01 CN CN201110220518.2A patent/CN102347771B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5974053A (en) * | 1996-03-22 | 1999-10-26 | Fore Systems, Inc. | Method and apparatus for encoding and/or decoding a time stamp |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120030499A1 (en) | 2012-02-02 |
| GB2482329A (en) | 2012-02-01 |
| GB2482329B (en) | 2018-02-14 |
| GB201012796D0 (en) | 2010-09-15 |
| US8966309B2 (en) | 2015-02-24 |
| CN102347771A (zh) | 2012-02-08 |
| CN102347771B (zh) | 2016-08-03 |
| JP5823203B2 (ja) | 2015-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5080448B2 (ja) | 2つのバスシステムを同期する方法および装置、並びに2つのバスシステムから成る構成 | |
| US10248615B2 (en) | Distributed processing in a network | |
| US8190942B2 (en) | Method and system for distributing a global timebase within a system-on-chip having multiple clock domains | |
| JP2007058854A (ja) | 時間認識システム | |
| CN105490675A (zh) | 时钟动态切换方法及装置 | |
| GB2505002A (en) | Monitoring buffer capacity when transferring data between domains using different clock signals | |
| CN105578585B (zh) | 一种确定链路延时的方法、装置和通信设备 | |
| JP2007501977A (ja) | イベントのタイムスタンプ | |
| CN109753368B (zh) | 一种实时数据发送方法及系统 | |
| JP5823203B2 (ja) | 増分カウント値の分散 | |
| EP3912033A1 (en) | Multichip timing synchronization circuits and methods | |
| AU2002340733B2 (en) | Method and device for producing program interruptions in subscribers to a bus system, and corresponding bus system | |
| US12407892B2 (en) | Method of synchronizing playback of digital content between plurality of connected devices and device using the same | |
| JP2011097124A (ja) | 車載ネットワーク装置 | |
| CN101257376A (zh) | 一种实现单板间时间同步的方法 | |
| US20160070669A1 (en) | Multi-port transmitter device for transmitting at least partly redundant data, an associated control system, an associated method and an associated computer program product | |
| WO2025140566A1 (zh) | 报文时间戳的获取方法、装置、设备及存储介质 | |
| US12537714B2 (en) | One-line synchronous interface | |
| KR102846012B1 (ko) | 항공전자 시스템을 위한 시각 동기된 다중 양방향 tmds 데이터 전송 기능을 갖는 지능형 전자 장치 | |
| CN117856961A (zh) | 时钟同步方法及相关装置 | |
| CN111193570A (zh) | 指令执行的方法、装置、系统、介质和电子设备 | |
| JP2007293845A (ja) | 直列データ源からのデータを並列フォーマットで読取る方法および装置 | |
| CN111614428B (zh) | 一种提高多个时钟间同步精度的方法及装置 | |
| US20170337316A1 (en) | Data processing system | |
| KR102519514B1 (ko) | 오디오 스트림 스위칭 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151007 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5823203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |