JP2012028381A - 半導体発光素子およびその製造方法 - Google Patents

Abstract

【課題】透明導電膜と半導体層との間のコンタクト抵抗が低減され、かつ、安定した発光特性を有する半導体素子を提供する。
【解決手段】半導体素子１００は、基板１１０、ｎ型半導体層１３０、半導体発光層１４０、及びｐ型半導体層１５０を、この順に備える。また、非露出部１０１においてｐ型半導体層１５０の一部の上方に位置している絶縁膜１７０と、非露出部１０１における絶縁膜１７０が位置していない部分のｐ型半導体層１５０の略全体の上方に位置している第１透明導電膜１６１と、絶縁膜１７０および第１透明導電膜１６１の上方に位置している第２透明導電膜１６４とを備える。さらに、露出部１０２においてｎ型半導体層１３０の上方に位置し、ｎ型半導体層１３０に電気的に接続されているｎ型電極１９０と、第２透明導電膜１６４上において絶縁膜１７０の上方に位置し、ｐ型半導体層１５０に電気的に接続されているｐ型電極１８０とを備える。
【選択図】図２

Description

本発明は、半導体発光素子およびその製造方法に関し、特に、半導体発光層から発せられる光に対して不透明なパッド電極を有する半導体発光素子およびその製造方法に関する。

ＡｌＧａＩｎＮ系の窒化物半導体を用いて作製された半導体発光素子であるＬＥＤ(Light Emitting Diode)チップは、青色などの短波長の光を高効率に発光することができる。このＬＥＤチップと蛍光体とが組み合わされることにより、白色光などを発光する発光装置が得られる。これらの発光装置は、蛍光灯の発光効率を凌駕する可能性を有し、今後の照明の主役になると考えられている。それに伴い、窒化物半導体発光素子には、さらなる発光効率および信頼性の改善と、それによる省エネルギ化の進展とが期待されている。

絶縁性基板上に窒化物半導体層が形成された窒化物半導体発光素子においては、基板の裏面側に電極を配置できないため、窒化物半導体層が形成された基板の上面側にｐ側電極およびｎ側電極が配置される。

ｎ側電極は、電気的にｎ型半導体層と接続される必要がある。そのため、ｎ型半導体層を形成するには、ｐ型窒化物半導体層および半導体発光層を除去してｎ型窒化物半導体層を露出させる必要がある。エッチングにより露出された露出部以外の非露出部は、メサ（台形）形状となる。

非露出部と露出部との境界において、ｎ型半導体層、半導体発光層およびｐ型半導体層の端部が露出している部分を露出端部と称する。露出端部においては、ｐｎ接合が露出しているため、露出している部分のｐｎ接合が汚染された場合、リーク電流が発生する。

そこで、露出端部を保護するために、絶縁膜を有する窒化物半導体発光素子を開示した先行文献として、特許文献１がある。特許文献１に記載された窒化物半導体発光素子においては、露出端部の表面に絶縁膜が形成されている。

また、ｐ型窒化物半導体層上に不透明なｐ側パッド電極が配置されているため、ｐ側パッド電極の下方に位置する半導体発光層から発せられた光は、ｐ側パッド電極に遮られて、窒化物半導体発光素子の上面から出射しない。そのため、半導体発光素子の光取り出し効率が低下する。

そこで、ｐ側パッド電極の下方に位置する部分のｐ型半導体層に流れる電流値を低減させるために、高抵抗層が形成された半導体発光素子を開示した先行文献として、特許文献２がある。特許文献２に記載された半導体発光素子においては、透明電極とｐ型半導体層との間に高抵抗層が配置されている。

さらに、絶縁膜上に透光性導電膜を間に挟んでｐ側パッド電極が配置された半導体発光素子を開示した先行文献として、特許文献３がある。特許文献３に記載された半導体発光素子においては、外部接続部を有する透光性導電膜とｐ型半導体層との間に透光性絶縁膜が配置されている。

また、透光性絶縁層の下方にも透明導電膜が形成された半導体発光素子が開示された先行文献として、特許文献４がある。特許文献４に記載された半導体発光素子においては、透光性絶縁層の下方に形成された部分の透明導電膜の層厚が、それ以外に形成された部分の透明導電膜の層厚より薄くされている。この構成により、パッド電極の周囲の発光を増やしつつ、電流を均一に分散して光の取り出し効率を改善している。

特開平９−２０５２２４号公報 特開平８−２５０７６９号公報 特開２００８−２１０９０３号公報 特開２００８−１３５５５４号公報

特許文献２，３に記載の半導体発光素子のように、ｐ側電極の下方に絶縁膜を有する構造においては、透明導電膜とｐ型半導体層とのオーミック接触が得られにくかった。透明導電膜とｐ型半導体層とのオーミック接触を得るためには、透明導電膜とｐ型半導体層との界面に存在する酸化物を除去することが必要である。そのため、透明導電膜をｐ型半導体層上に形成する際には、通常、酸化物を除去するために洗浄液によりｐ型半導体層の表面処理が行なわれる。

しかし、ｐ側電極の下方に絶縁膜を有する半導体発光素子においては、絶縁膜の上方に透明導電膜が形成されるため、ｐ型半導体層上には、透明導電膜より先に絶縁膜が形成される。絶縁膜が形成されたｐ型半導体層の表面を、酸化物を除去するために洗浄液で表面処理した場合、絶縁膜がその洗浄液により除去される。そのため、ｐ側電極の下方に絶縁膜を有する半導体発光素子においては、透明導電膜を形成する前のｐ型半導体層の表面処理において、酸化物除去能力の弱い洗浄液を使用しなければならなかった。その結果、透明導電膜とｐ型半導体層とのオーミック接触が得られにくかった。これは、ｎ型半導体層上に透明導電膜を有する半導体発光素子についても同様である。

特許文献４に記載の半導体発光素子においては、ｐ型半導体層上に透明導電膜が形成され、透明導電膜上に絶縁膜が形成されている。この半導体発光素子においては、絶縁膜より先に透明導電膜がｐ型半導体層上に形成されている。

しかし、透明導電膜が絶縁膜の上方および下方の両方に形成されているため、絶縁膜の上方に形成された透明導電膜の層厚と、絶縁膜の下方に形成された透明導電膜の層厚との関係により、半導体発光素子内を流れる電流の経路が変化する。そのため、絶縁膜の上下に形成された透明導電膜の層厚を厳密に管理しなければ、半導体発光素子の発光特性にばらつきが生じる。

本発明は上記の問題点に鑑みなされたものであって、透明導電膜と半導体層との間のコンタクト抵抗が低減され、かつ、安定した発光特性を有する、半導体発光素子およびその製造方法を提供することを目的とする。

本発明者らは、絶縁膜上に配置された透明導電膜と、それ以外の位置に配置された透明導電膜とでは、必要な特性が異なる点に着目した。

絶縁膜以外の位置に配置された透明導電膜に求められる特性は、（１）下地であるｐ型半導体層とのコンタクト抵抗が少ない、（２）比抵抗が小さく電流拡散性に優れる、（３）光の干渉を考慮し、λ／４ｎ（λはＬＥＤの発光波長、ｎはｐ側透明導電膜の屈折率）以下の厚さである、ことである。

一方、絶縁膜上に配置された透明導電膜に求められる特性は、その上に形成されるｐ側電極とのコンタクト抵抗が少ないことである。

以上の点に鑑み、以下の手段によって本発明の課題を解決する。
本発明に基づく半導体発光素子は、基板と、基板の上方に位置しているｎ型半導体層と、ｎ型半導体層の上方に位置している半導体発光層と、半導体発光層の上方に位置しているｐ型半導体層とを備えている。また、半導体発光素子は、基板の上方から基板を平面視して、ｎ型半導体層の上方に半導体発光層およびｐ型半導体層のいずれもが部分的に存在していない露出部と、露出部以外の非露出部とを備えている。さらに、半導体発光素子は、非露出部においてｐ型半導体層の一部の上方に位置している絶縁膜と、非露出部における絶縁膜が位置していない部分のｐ型半導体層の略全体の上方に位置している第１透明導電膜と、絶縁膜および第１透明導電膜の上方に位置している第２透明導電膜とを備えている。また、半導体発光素子は、露出部においてｎ型半導体層の上方に位置し、ｎ型半導体層に電気的に接続されているｎ側電極と、第２透明導電膜上において絶縁膜の上方に位置し、ｐ型半導体層に電気的に接続されているｐ側電極とを備えている。

好ましくは、露出部と非露出部との境界に位置する半導体発光層の端面を覆い、絶縁膜と同一の材料から構成されている第１保護膜と、第１保護膜を覆うように位置している第２保護膜とを備えている。

本発明の一形態においては、ｎ側電極とｎ型半導体層との間に位置している第３透明導電膜を備えている。

本発明の第１の局面においては、半導体発光素子の製造方法は、基板を準備する工程と、基板上にｎ型半導体層を形成する工程と、ｎ型半導体層が形成された基板上に半導体発光層を形成する工程と、半導体発光層が形成された基板上にｐ型半導体層を形成する工程と、ｐ型半導体層の上方に第１透明導電膜を形成する工程と、第１透明導電膜の一部を除去する工程とを備える。また、半導体発光素子の製造方法は、第１透明導電膜、ｐ型半導体層および半導体発光層をエッチングにより部分的に除去してｎ型半導体層を露出させた露出部および該露出部以外の非露出部を形成する工程と、第１透明導電膜が除去された部分に絶縁膜を形成する工程とを備える。さらに、半導体発光素子の製造方法は、絶縁膜および第１透明導電膜の上方に第２透明導電膜を形成する工程と、露出部においてｎ型半導体層の上方に、ｎ型半導体層に電気的に接続されるｎ側電極を形成する工程と、第２透明導電膜上において絶縁膜の上方に、ｐ型半導体層に電気的に接続されるｐ側電極を形成する工程とを備える。

本発明の第２の局面においては、半導体発光素子の製造方法は、基板を準備する工程と、基板上にｎ型半導体層を形成する工程と、ｎ型半導体層が形成された基板上に半導体発光層を形成する工程と、半導体発光層が形成された基板上にｐ型半導体層を形成する工程とを備える。また、半導体発光素子の製造方法は、ｐ型半導体層および半導体発光層をエッチングにより部分的に除去してｎ型半導体層を露出させた露出部およびこの露出部以外の非露出部を形成する工程と、非露出部におけるｐ型半導体層の上方に第１透明導電膜を形成する工程とを備える。さらに、半導体発光素子の製造方法は、第１透明導電膜の一部を除去する工程と、第１透明導電膜が除去された部分に絶縁膜を形成する工程と、絶縁膜および第１透明導電膜の上方に第２透明導電膜を形成する工程とを備える。また、半導体発光素子の製造方法は、露出部においてｎ型半導体層の上方に、ｎ型半導体層に電気的に接続されるｎ側電極を形成する工程と、第２透明導電膜上において絶縁膜の上方に、ｐ型半導体層に電気的に接続されるｐ側電極を形成する工程とを備える。

本発明の一形態においては、第２透明導電膜を形成する工程において、ｎ側電極とｎ型半導体層との間に第３透明導電膜を形成する。

本発明の第３の局面においては、半導体発光素子の製造方法は、基板を準備する工程と、基板上にｎ型半導体層を形成する工程と、ｎ型半導体層が形成された基板上に半導体発光層を形成する工程と、半導体発光層が形成された基板上にｐ型半導体層を形成する工程とを備える。また、半導体発光素子の製造方法は、ｐ型半導体層の上方に第１透明導電膜を形成する工程と、第１透明導電膜の一部を除去する工程と、第１透明導電膜が除去された部分に絶縁膜を形成する工程と、絶縁膜および第１透明導電膜の上方に第２透明導電膜を形成する工程とを備える。さらに、半導体発光素子の製造方法は、第２透明導電膜、第１透明導電膜、ｐ型半導体層および半導体発光層をエッチングにより部分的に除去してｎ型半導体層を露出させた露出部およびこの露出部以外の非露出部を形成する工程を備える。また、半導体発光素子の製造方法は、露出部においてｎ型半導体層の上方に、ｎ型半導体層に電気的に接続されるｎ側電極を形成する工程と、第２透明導電膜上において絶縁膜の上方に、ｐ型半導体層に電気的に接続されるｐ側電極を形成する工程とを備える。

本発明の一形態においては、第１透明導電膜を形成する工程の直前に、酸化物を除去するための洗浄液による表面処理工程を備える。

本発明によれば、透明導電膜と半導体層との間のコンタクト抵抗が低減され、かつ、安定した発光特性を有する、半導体発光素子およびその製造方法を提供できる。

本発明の実施形態１に係る半導体発光素子の構成を示す平面図である。 図１のＩＩ−ＩＩ線矢印方向から見た断面図である。 同実施形態に係る半導体発光素子に使用した基板を示す断面図である。 基板上にアンドープ窒化物半導体層が形成された状態を示す断面図である。 アンドープ窒化物半導体層上にｎ型半導体層が形成された状態を示す断面図である。 ｎ型半導体層上に半導体発光層が形成された状態を示す断面図である。 半導体発光層上にｐ型半導体層が形成された状態を示す断面図である。 ｐ型半導体層の表面上に第１透明導電膜が形成された状態を示す断面図である。 第１透明導電膜がパターニングされた状態を示す断面図である。 基板上に露出部と非露出部とが形成された状態を示す断面図である。 露出部および非露出部の表面上にＳｉＯ2膜が形成された状態を示す断面図である。 絶縁膜がパターニングされた状態を示す断面図である。 露出部および非露出部の表面上に透明導電膜が形成された状態を示す断面図である。 透明導電膜がパターニングされた状態を示す断面図である。 露出部および非露出部の表面上に電極材料層が形成された状態を示す断面図である。 電極材料層がパターニングされた状態を示す断面図である。 露出部および非露出部の表面上にＳｉＯ2膜が形成された状態を示す断面図である。 本発明の実施形態２に係る半導体発光素子の構成を示す平面図である。

以下、本発明の実施形態１に係る半導体発光素子およびその製造方法について図面を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰返さない。

実施形態１
図１は、本発明の実施形態１に係る半導体発光素子の構成を示す平面図である。図２は、図１のＩＩ−ＩＩ線矢印方向から見た断面図である。なお、図１においては、簡単のため、保護膜２００，２１０など細部については記載していない。

図１，２に示すように、基板１１０の上方から基板１１０を平面視して、長方形状の外形を有する基板１１０の表面上に、アンドープＧａＮからなるアンドープ窒化物半導体層１２０が形成されている。アンドープ窒化物半導体層１２０の表面上に、ＡｌＧａＩｎＮ系材料からなるｎ型半導体層１３０が形成されている。ｎ型半導体層１３０の一部の表面上に、ＡｌＧａＩｎＮ系材料からなる半導体発光層１４０が形成されている。半導体発光層１４０の表面上に、ＡｌＧａＩｎＮ系材料からなるｐ型半導体層１５０が形成されている。ＡｌＧａＩｎＮ系材料とは、ＩＩＩ族材料としてＡｌ，Ｇａ、Ｉｎの少なくとも一種類、および、Ｖ族材料としてＮを含む材料であり、その中で組成の異なる複数の層からなってもよい。

基板１１０の上方から基板１１０を平面視して、ｎ型半導体層１３０の上方に半導体発光層１４０およびｐ型半導体層１５０のいずれもが部分的に存在していない露出部１０２が形成されている。その一方、露出部１０２以外の非露出部１０１が形成されている。非露出部１０１は、台形の形状を有しておりいわゆるメサ領域である。非露出部１０１と露出部１０２との境界において、ｎ型半導体層１３０、半導体発光層１４０およびｐ型半導体層１５０の端部が露出している部分を露出端部１０３と称する。

露出部１０２において、ｎ型半導体層１３０の表面上に第３透明導電膜１６５が形成されている。第３透明導電膜１６５の表面上にｎ側電極１９０が形成されている。ｎ側電極１９０は、第３透明導電膜１６５を介してｎ型半導体層１３０に電気的に接続されている。

非露出部１０１において、ｐ型半導体層１５０の一部の表面上に絶縁膜１７０が形成されている。非露出部１０１において絶縁膜１７０が位置していない部分のｐ型半導体層１５０の略全体の上方に第１透明導電膜１６１が形成されている。絶縁膜１７０および第１透明導電膜１６１の上方に第２透明導電膜１６４が形成されている。第２透明導電膜１６４は、絶縁膜１７０の表面上に形成された部分の第１領域部１６３と、ｐ型半導体層１５０の表面上に形成された第２領域部１６２とを含む。

非露出部１０１において第１領域部１６３の表面上にｐ側電極１８０が形成されている。ｐ側電極１８０は、透明導電膜１６０を介してｐ型半導体層１５０に電気的に接続されている。

図１に示すように、ｐ側電極１８０は、円形状の外形を有している。また、ｎ側電極１９０は、円形状の外形を有している。本実施形態の基板１１０は、長手方向の長さが５５０μｍ程度であり、短手方向の長さが２８０μｍ程度である、長方形状の外形を有している。

以下、本実施形態に係る半導体発光素子１００の製造方法について説明する。
（基板）
まず、基板１１０が準備される。図３は、本実施形態に係る半導体発光素子に使用した基板を示す断面図である。本実施形態においては、図３に示すように、基板１１０として、表面に高さ１μｍ程度の凸部が４μｍピッチで残るように、凹部となる部分がドライエッチング法で除去されたサファイア基板が用いられる。なお、表面が平坦なサファイア基板が基板１１０として用いられてもよい。
（半導体層）
図４は、基板上にアンドープ窒化物半導体層が形成された状態を示す断面図である。図４に示すように、基板１１０上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、アンドープ窒化物半導体層１２０が形成される。図５は、アンドープ窒化物半導体層上にｎ型半導体層が形成された状態を示す断面図である。図５に示すように、ＭＯＣＶＤ法により、アンドープ窒化物半導体層１２０上に、ＡｌＧａＩｎＮ系材料からなるｎ型半導体層１３０が形成される。

図６は、ｎ型半導体層上に半導体発光層が形成された状態を示す断面図である。図６に示すように、ＭＯＣＶＤ法により、ｎ型半導体層１３０上に半導体発光層１４０が形成される。図７は、半導体発光層上にｐ型半導体層が形成された状態を示す断面図である。図７に示すように、ＭＯＣＶＤ法により、半導体発光層１４０上にｐ型半導体層１５０が形成される。
（第１透明導電膜）
図８は、ｐ型半導体層の表面上に第１透明導電膜が形成された状態を示す断面図である。図８に示すように、ＨＦ（フッ酸）による表面処理された後、第１透明導電膜１６１としてＩＴＯ（Indium Tin Oxide）が、スパッタ法によりｐ型半導体層１５０上に形成される。なお、ｐ型半導体層１５０が形成された直後であれば、表面処理が不要の場合がある。また、表面処理は、フッ酸によるものに限られず、バッファードフッ酸およびその混合物を含み酸化物を除去可能な洗浄液を好適に用いることができる。

図９は、第１透明導電膜がパターニングされた状態を示す断面図である。図９に示すように、第１透明導電膜１６１は、フォトリソグラフィ法によりパターニングされて不要部分が除去される。なお、第１透明導電膜１６１のパターニングにリフトオフ法を用いて、レジストが形成された後、第１透明導電膜１６１が形成されて、レジストとともに第１透明導電膜１６１の不要部分が除去されてもよい。

パターニング後、第１透明導電膜１６１はアニールされて、第１透明導電膜１６１の透明度が上げられる。アニールとしては、酸素中、窒素中または真空中において、３００℃以上８００℃以下程度の温度条件下で、１回または数回行なわれてもよい。なお、後述する第２透明導電膜の形成後においてもアニールが行われるため、第１透明導電膜１６１形成後のアニールは行なわれなくてもよい。
（露出部）
図１０は、基板上に露出部と非露出部とが形成された状態を示す断面図である。図１０に示すように、露出部１０２となる部分のｐ型半導体層１５０および半導体発光層１４０がドライエッチング法により除去されて、ｎ型半導体層１３０が露出される。それにより、残った部分が非露出部１０１となり、非露出部１０１と露出部１０２との境界において、露出端部１０３が形成される。
（絶縁膜、第１保護膜）
図１１は、露出部および非露出部の表面上にＳｉＯ₂膜が形成された状態を示す断面図である。図１１に示すように、プラズマＣＶＤ法によって、ＳｉＯ₂膜が、露出部１０２および非露出部１０１の全表面に形成される。

図１２は、絶縁膜がパターニングされた状態を示す断面図である。図１２に示すように、フォトリソグラフィ法によりＳｉＯ₂膜上にレジストパターンが形成された後、エッチングによりＳｉＯ₂膜のうちの不要部分が除去される。その結果、非露出部１０１においてｐ型半導体層１５０の一部の上方に絶縁膜１７０が形成される。また、露出端部１０３は、第１保護膜２００に覆われる。半導体発光層１４０が露出する露出端部１０３の形成直後に第１保護膜２００が形成されることにより、露出端部１０３におけるｐｎ接合でのリーク電流が低減されるとともに、半導体発光素子の信頼性が向上される。

本実施形態においては絶縁膜１７０および第１保護膜２００としてＳｉＯ₂が用いられたが、Ｓｉ₃Ｎ₄、Ａｌ₂Ｏ₃、ＴｉＯ₂およびＺｒＯ₂などが用いられてもよい。なお、絶縁膜１７０および第１保護膜２００のパターニングにリフトオフ法を用いて、レジストが形成された後、ＳｉＯ₂膜が形成されて、レジストとともにＳｉＯ₂膜の不要部分が除去されてもよい。なお、第１保護膜２００が形成されずに、絶縁膜１７０のみが形成されて、ＳｉＯ₂膜のその他の部分は不要部として除去されてもよい。その場合は、後述する第２保護膜によって所定部分が保護されるようにする。
（第２透明導電膜）
図１３は、露出部および非露出部の表面上に透明導電膜が形成された状態を示す断面図である。図１３に示すように、酸化物除去能力の弱い洗浄液を用いて表面処理された後、透明導電膜としてＩＴＯが、スパッタ法により露出部１０２および非露出部１０１の全表面に形成され、アニールされる。

図１４は、透明導電膜がパターニングされた状態を示す断面図である。図１４に示すように、透明導電膜は、フォトリソグラフィ法によりパターニングされて不要部分が除去される。非露出部１０１に形成される第２透明導電膜１６４は、絶縁膜１７０上に形成される第１領域部１６３と、第１透明導電膜１６１上に形成される第２領域部１６２とを含む。露出部１０２においては、ｎ型半導体層１３０上に第３透明導電膜１６５が形成される。

上記のように第１透明導電膜および第２透明導電膜が形成されることにより、非露出部１０１において、絶縁膜１７０が位置する部分では、透明導電膜は第１領域部１６３のみからなる単層構造で構成され、それ以外の部分では、透明導電膜は第１透明導電膜１６１と第２領域部１６２とからなる２層構造で構成される。その結果、非露出部１０１において、絶縁膜１７０が位置する部分の透明導電膜は、それ以外の部分の透明導電膜より薄く形成される。

なお、透明導電膜のパターニングにリフトオフ法を用いて、レジストが形成された後、透明導電膜が形成されて、レジストとともに透明導電膜の不要部分が除去されてもよい。本実施形態においては、透明導電膜１６０，１６５としてＩＴＯが用いられたが、ＩＺＯ（Indium Zinc Oxide）およびＺｎＯなどの材料が用いられてもよい。
（電極）
図１５は、露出部および非露出部の表面上に電極材料層が形成された状態を示す断面図である。図１５に示すように、下から順にＮｉ／Ｐｔ／Ａｕの層構造を有する電極材料層が、スパッタ法により露出部１０２および非露出部１０１の表面上に形成される。本実施形態においては、電極材料層の形成にスパッタ法が用いられたが、蒸着法が用いられてもよい。

図１６は、電極材料層がパターニングされた状態を示す断面図である。図１６に示すように、電極材料層は、フォトリソグラフィ法によりパターニングされて不要部分が除去される。その結果、露出部１０２においてｎ型半導体層１３０の上方に、第３透明導電膜１６５を介してｎ型半導体層１３０に電気的に接続されるｎ側電極１９０が形成される。非露出部において絶縁膜１７０の上方に、第２透明導電膜１６４の第１領域部１６３を介してｐ型半導体層１５０に電気的に接続されるｐ側電極１８０が形成される。

なお、電極材料層のパターニングにリフトオフ法を用いて、レジストが形成された後、電極材料層が形成されて、レジストとともに電極の不要部分が除去されてもよい。電極材料としては上記の材料に限定されず、たとえば、Ｎｉ／Ｐｄ／Ａｕの層構造、および、Ｎｉ／Ｒｈ／Ａｕの層構造を有する材料などが用いられる。
（第２保護膜）
図１７は、露出部および非露出部の表面上にＳｉＯ₂膜が形成された状態を示す断面図である。図１７に示すように、プラズマＣＶＤ法によって、ＳｉＯ₂膜が、露出部１０２および非露出部１０１の全表面に形成される。フォトリソグラフィ法により、ｐ側パッド電極部１８０ａおよびｎ側パッド電極部１９０ａ上のＳｉＯ₂膜が除去されることにより、図２に示す断面構造を有する半導体発光素子１００が形成される。本実施形態においては、第２保護膜２１０としてＳｉＯ₂が用いられたが、第２保護膜２１０としてＳｉ₃Ｎ₄、Ａｌ₂Ｏ₃、ＴｉＯ₂およびＺｒＯ₂などが用いられてもよい。
（チップ分割）
以上の工程は、数千個のＬＥＤチップを有するウエハ全体について行なわれる。ＬＥＤチップの検査がされた後、ウエハには、レーザスクライブ法により分割用傷が形成される。分割用傷が形成されたウエハは、シートに貼り付けられた後、ウエハ全体に圧力がかけられてチップに分割される。本実施形態においては、分割用傷の形成にレーザスクライブ法が用いられたが、ダイヤモンドなどの硬い針によるスクライブ法およびダイシング法などが用いられてもよい。
（デバイス化）
分割された半導体発光素子１００のそれぞれは、パッケージにダイボンドされて、ｐ側パッド電極部１８０ａおよびｎ側パッド電極部１９０ａのそれぞれは、Ａｕから主に構成されるワイヤとワイヤボンディングされて結線される。

パッケージにおいては、βサイアロンからなる緑色蛍光体およびＣａＡｌＳｉＮ₃からなる赤色蛍光体の粒子が混合されたシリコーン樹脂原料（流動物）が、半導体発光素子１００を覆うように注入された後、加熱されることにより硬化される。なお、蛍光体としては、青色ＬＥＤによって励起されて、緑色、黄色、橙色および赤色などを発する蛍光体が適宜用いられる。

上記の工程を経ることにより、半導体発光素子１００と蛍光体とを含む発光装置が製造される。

以下、本実施形態の半導体発光素子の発光特性の検証結果を示す。
上記デバイス化工程を省略し、半導体発光素子１００をステムにワイヤボンドした測定用サンプルを作成した。このサンプルは、樹脂封止されていないため上記の発光装置に比べて光の取り出し効率が低く、また蛍光体が用いられていないため波長変換されないものである。

ｐ型半導体層上に透明導電膜が形成される際に酸化力の弱い洗浄液が用いられた、従来の半導体発光素子においては、実用に耐えうるオーミック接触は得られなかった。一方、上記のサンプルにおいては、ＩＴＯからなる第２領域部１６２とｐ−ＧａＮからなるｐ型半導体層１５０とのコンタクト抵抗値は、１．７２×１０^-2Ωｃｍ²であった。また、サンプルに３０ｍＡの電流が流された時に、発光波長が約４５０ｎｍ、光出力が３５．０ｍＷ、順電圧(Ｖｆ)が３．３２Ｖであった。

比較例として、絶縁膜１７０を形成されていない半導体発光素子を作成した。比較例の半導体発光素子においては、コンタクト抵抗値は、１．８３×１０^-2Ωｃｍ²であった。また、比較例の半導体発光素子に３０ｍＡの電流が流された時に、発光波長が約４５０ｎｍ、光出力が３３．３ｍＷ、順電圧(Ｖｆ)が３．３０Ｖであった。

比較例の半導体発光素子は、絶縁膜１７０による無効発光低減効果がないため、サンプルに比べて光出力が約５％低かった。順電圧は、比較例の半導体発光素子とサンプルとは、ほぼ同等であった。

なお、本実施形態においては、ｎ側電極１９０の下方に第３透明導電膜１６５が形成されているが、第３透明導電膜１６５が形成されずに、ｎ型半導体層１３０の表面上にｎ側電極１９０が形成されてもよい。この場合、半導体発光素子の製造方法としては、製造される構成または工程を順に挙げると、（基板）→（半導体層）→（第１透明導電膜）→（絶縁膜）→（第２透明導電膜）→（露出部）→（電極）→（保護膜）→（チップ分割）→（デバイス化）の順に行なうことができる。

また、第１透明導電膜１６１と第３透明導電膜１６５とを同一工程において形成する場合、半導体発光素子の製造方法としては、製造される構成または工程を順に挙げると、（基板）→（半導体層）→（露出部）→（第１透明導電膜、第３透明導電膜１６５）→（絶縁膜）→（第２透明導電膜１６４）→（電極）→（保護膜）→（チップ分割）→（デバイス化）の順に行なうことができる。

電流拡散のために、ｐ型半導体層１５０上に、ｎ型半導体層である窒化物半導体からなる電流拡散層が形成されてもよい。この場合、電流拡散層とその下方のｐ型半導体層１５０との間のトンネル効果により電流が流れる。さらに、電流拡散層上に透明導電膜が形成されてもよい。

上記のように、ｐ型半導体層１５０上に絶縁膜１７０が形成される前に、ｐ型半導体層１５０上に第１透明導電膜１６１が形成されることにより、ｐ型半導体層１５０と第１透明導電膜１６１との間においてオーミック接触が得られる。つまり、第１透明導電膜１６１は、ｐ型半導体層１５０と第１透明導電膜１６１とのコンタクト抵抗を低減するために形成されている。

絶縁膜１７０と第１透明導電膜１６１との上方に、第２透明導電膜１６４が形成されることにより、ｐ側電極１８０と第１透明導電膜１６１とが電気的に接続される。よって、絶縁膜１７０上には第２透明導電膜１６４のみが形成されているため、半導体発光素子１００内における電流拡散経路が安定し、半導体発光素子１００の発光特性が安定する。

以下、本発明の実施形態２に係る半導体発光素子およびその製造方法について説明する。

実施形態２
図１８は、本発明の実施形態２に係る半導体発光素子の構成を示す平面図である。なお、簡単のため、図１８においては、第１保護膜および第２保護膜は図示していない。

図１８に示すように、本発明の実施形態２に係る半導体発光素子３００においては、基板３１０は、４００μｍ角の正方形の外形を有している。ｐ側電極３８０は、ｐ側パッド電極部３８０ａと、その端部から基板８１０の縁に沿って延伸しているｐ側延伸電極部３８０ｂとを含む。ｎ側電極３９０は、ｎ側パッド電極部３９０ａと、その端部から基板３１０の縁に沿って延伸しているｎ側延伸電極部３９０ｂとを含む。

ｐ側パッド電極部３８０ａとｎ側パッド電極部３９０ａとは、それぞれ基板３１０の対角に配置されている。ｐ側延伸電極部３８０ｂとｎ側延伸電極部３９０ｂとは、互いに対向するように配置されている。

なお、パッド電極部とは、電極のうち、ワイヤボンドを行なうための接続部となる部分をいう。延伸電極部とは、電極のうち、電流をＬＥＤチップ内に拡散するための部分であり、パッド電極部の幅より狭く、パッド電極部の長さより長い形状を有している。

ワイヤボンドまたはフリップチップ実装のためのバンプ形成のために、ｐ側パッド電極部３８０ａおよびｎ側パッド電極部３９０ａの大きさは、各々においてパッド電極部の内接円の直径として、６０μｍ以上１００μｍ以下程度必要である。また、ｐ側延伸電極部３８０ｂおよびｎ側延伸電極部３９０ｂは、電流拡散が可能な範囲内でなるべく狭い方がよく、幅が１０μｍ以上２０μｍ以下程度であることが好ましい。

ｐ側電極３８０の下方に、絶縁膜３７０が形成されている。ｎ側電極３９０の下方に、絶縁膜３６５が形成されている。絶縁膜３７０は、ｐ側パッド電極部３８０ａの下部に形成された部分３７０ａと、ｐ側延伸電極部３８０ｂの下部に形成された部分３７０ｂとを含む。絶縁膜３６５は、ｎ側パッド電極部３９０ａの下部に形成された部分３６５ａと、ｎ側延伸電極部３９０ｂの下部に形成された部分３６５ｂとを含む。

断面の構成は、ｐ側延伸電極部３８０ｂおよびｎ側延伸電極部３９０ｂ上に保護膜が形成されている点、および、各構成の寸法が異なる点については図２と異なるが、ｐ側パッド電極部３８０ａとｎ側パッド電極部３９０ａとを結ぶ断面の形状は、ほぼ図２と同様である。

なお、絶縁膜３７０が、ｐ側パッド電極部３８０ａの下方のみに形成され、絶縁膜３６５が、ｎ側パッド電極部３９０ａの下方のみに形成されてもよい。言い換えると、絶縁膜が延伸電極部の下方には形成されていなくてもよい。

本実施形態の半導体発光素子３００のサンプルを作成した。本実施形態の半導体発光素子３００に３０ｍＡの電流が流された時のＶｆは、延伸電極部の電圧低減効果のため、実施形態１の半導体発光素子１００に比較して約５．２％低下した。ただし、低電流領域（２ｍＡ）においては実施形態１の半導体発光素子とほぼ同様の特性となった。

半導体発光素子３００の製造方法については、実施形態１と同様であるため説明を繰返さない。本実施形態の半導体発光素子３００も、透明導電膜と半導体層との間のコンタクト抵抗が低減され、かつ、安定した発光特性を有する。

なお、今回開示した上記実施形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施形態のみによって解釈されるものではなく、特許請求の範囲の記載に基づいて画定される。また、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

１００，３００ 半導体発光素子、１０１ 非露出部、１０２ 露出部、１０３ 露出端部、１１０，３１０，８１０ 基板、１２０ アンドープ窒化物半導体層、１３０ ｎ型半導体層、１４０ 半導体発光層、１５０ ｐ型半導体層、１６０，１６５ 透明導電膜、１６１ 第１透明導電膜、１６２ 第２領域部、１６３ 第１領域部、１６４ 第２透明導電膜、１６５ 第３透明導電膜、１７０，３６５，３７０ 絶縁膜、１８０，３８０ ｐ側電極、１８０ａ，３８０ａ ｐ側パッド電極部、１９０，３９０ ｎ側電極、１９０ａ，３９０ａ ｎ側パッド電極部、２００ 第１保護膜、２１０ 第２保護膜、３６５ａ，３６５ｂ，３７０ａ，３７０ｂ 保護膜の一部分、３８０ｂ ｐ側延伸電極部、３９０ｂ ｎ側延伸電極部。

Claims (8)

1. 基板と、
   前記基板の上方に位置しているｎ型半導体層と、
   前記ｎ型半導体層の上方に位置している半導体発光層と、
   前記半導体発光層の上方に位置しているｐ型半導体層と、
   前記基板の上方から前記基板を平面視して、前記ｎ型半導体層の上方に前記半導体発光層および前記ｐ型半導体層のいずれもが部分的に存在していない露出部と、
   前記露出部以外の非露出部と、
   前記非露出部において前記ｐ型半導体層の一部の上方に位置している絶縁膜と、
   前記非露出部における前記絶縁膜が位置していない部分の前記ｐ型半導体層の略全体の上方に位置している第１透明導電膜と、
   前記絶縁膜および前記第１透明導電膜の上方に位置している第２透明導電膜と、
   前記露出部において前記ｎ型半導体層の上方に位置し、前記ｎ型半導体層に電気的に接続されているｎ側電極と、
   前記第２透明導電膜上において前記絶縁膜の上方に位置し、前記ｐ型半導体層に電気的に接続されているｐ側電極と
   を備えた、半導体発光素子。
2. 前記露出部と前記非露出部との境界に位置する前記半導体発光層の端面を覆い、前記絶縁膜と同一の材料から構成されている第１保護膜と、
   前記第１保護膜を覆うように位置している第２保護膜と
   を備えた、請求項１に記載の半導体発光素子。
3. 前記ｎ側電極と前記ｎ型半導体層との間に位置している第３透明導電膜を備えた、請求項１または２に記載の半導体発光素子。
4. 基板を準備する工程と、
   基板上にｎ型半導体層を形成する工程と、
   前記ｎ型半導体層が形成された基板上に半導体発光層を形成する工程と、
   前記半導体発光層が形成された基板上にｐ型半導体層を形成する工程と、
   前記ｐ型半導体層の上方に第１透明導電膜を形成する工程と、
   前記第１透明導電膜の一部を除去する工程と、
   前記第１透明導電膜、前記ｐ型半導体層および前記半導体発光層をエッチングにより部分的に除去して前記ｎ型半導体層を露出させた露出部および該露出部以外の非露出部を形成する工程と、
   前記第１透明導電膜が除去された部分に絶縁膜を形成する工程と、
   前記絶縁膜および前記第１透明導電膜の上方に第２透明導電膜を形成する工程と、
   前記露出部において前記ｎ型半導体層の上方に、前記ｎ型半導体層に電気的に接続されるｎ側電極を形成する工程と、
   前記第２透明導電膜上において前記絶縁膜の上方に、前記ｐ型半導体層に電気的に接続されるｐ側電極を形成する工程と
   を備える、半導体発光素子の製造方法。
5. 基板を準備する工程と、
   基板上にｎ型半導体層を形成する工程と、
   前記ｎ型半導体層が形成された基板上に半導体発光層を形成する工程と、
   前記半導体発光層が形成された基板上にｐ型半導体層を形成する工程と、
   前記ｐ型半導体層および前記半導体発光層をエッチングにより部分的に除去して前記ｎ型半導体層を露出させた露出部および該露出部以外の非露出部を形成する工程と、
   前記非露出部における前記ｐ型半導体層の上方に第１透明導電膜を形成する工程と、
   前記第１透明導電膜の一部を除去する工程と、
   前記第１透明導電膜が除去された部分に絶縁膜を形成する工程と、
   前記絶縁膜および前記第１透明導電膜の上方に第２透明導電膜を形成する工程と、
   前記露出部において前記ｎ型半導体層の上方に、前記ｎ型半導体層に電気的に接続されるｎ側電極を形成する工程と、
   前記第２透明導電膜上において前記絶縁膜の上方に、前記ｐ型半導体層に電気的に接続されるｐ側電極を形成する工程と
   を備える、半導体発光素子の製造方法。
6. 前記第２透明導電膜を形成する工程において、前記ｎ側電極と前記ｎ型半導体層との間に第３透明導電膜を形成する、請求項４または５に記載の半導体発光素子の製造方法。
7. 基板を準備する工程と、
   基板上にｎ型半導体層を形成する工程と、
   前記ｎ型半導体層が形成された基板上に半導体発光層を形成する工程と、
   前記半導体発光層が形成された基板上にｐ型半導体層を形成する工程と、
   前記ｐ型半導体層の上方に第１透明導電膜を形成する工程と、
   前記第１透明導電膜の一部を除去する工程と、
   前記第１透明導電膜が除去された部分に絶縁膜を形成する工程と、
   前記絶縁膜および前記第１透明導電膜の上方に第２透明導電膜を形成する工程と、
   前記第２透明導電膜、前記第１透明導電膜、前記ｐ型半導体層および前記半導体発光層をエッチングにより部分的に除去して前記ｎ型半導体層を露出させた露出部および該露出部以外の非露出部を形成する工程と、
   前記露出部において前記ｎ型半導体層の上方に、前記ｎ型半導体層に電気的に接続されるｎ側電極を形成する工程と、
   前記第２透明導電膜上において前記絶縁膜の上方に、前記ｐ型半導体層に電気的に接続されるｐ側電極を形成する工程と
   を備える、半導体発光素子の製造方法。
8. 前記第１透明導電膜を形成する工程の直前に、酸化物を除去するための洗浄液による表面処理工程を備える、請求項４から７のいずれかに記載の半導体発光素子の製造方法。

Images