JP2012019210A - 半導体パッケージ基板及びその製造方法 - Google Patents

Abstract

【課題】製品の薄板化やワンショット（ｏｎｅ ｓｈｏｔ）モールドに対応することができるとともに、パネル基板、ストリップ基板及び単位基板の全ての反りを改善することができる半導体パッケージ基板及びその製造方法を提供する。
【解決手段】一面に半導体実装のためのバンプパッド１０２ａを含む回路パターンが形成された部品面を有し、他面に外部部品との結合のための半田付けパッド１０２ｂを含む回路パターンが形成された半田面を有するベース基板と、前記部品面のバンプパッド１０２ａ上に形成された第１表面処理層（１０３ａ＋１０４ａ）と、前記半田面の半田付けパッド１０２ｂ上に形成された第２表面処理層（１０３ｂ＋１０４ｂ）と、を含み、第１表面処理層（１０３ａ＋１０４ａ）と第２表面処理層（１０３ｂ＋１０４ｂ）の厚さは相違する半導体パッケージ基板１００である。
【選択図】図３

Description

本発明は、半導体パッケージ基板及びその製造方法に関する。

製品のサイクルが短くなるにつれて、顧客の要求への迅速な対応と開発期間の短縮が必要となっている状況で、半導体用基板の薄板化傾向により、顧客社に納品するサイズであるストリップ（ｓｔｒｉｐ）基板及び単位（ｕｎｉｔ）基板の反り（Ｗａｒｐａｇｅ）は、解決すべき核心的な技術問題となっている。

基板に半導体チップをパッケージングする時、基板が反っているとチップが破損されてしまうという問題が発生するため、半導体パッケージング企業らは、新規基板を承認するにあたり、反りに対する仕様を要求している状況である。

基板の反りを減らすための従来方法は、大きく三つに分けられる。

第一の方法は、基板に貫通スリットを形成して基板に作用する基板の反りを解消する方法であり、第二の方法は、基板に剛性を高める層を挿入して反りに対する抵抗を大きくすることにより基板の反りを改善する方法であり、第三の方法は、基板の反りを発生させる主要原因となる半田レジスト層と銅層のダミー領域（ｄｕｍｍｙ ａｒｅａ）を調整して反りを減らす方法である。

しかし、このような方法は、ストリップサイズの基板の反りを改善することはできるが、単位サイズの基板で発生する反りを解決できないという問題点がある。

以下、図１及び図２を参照して、従来技術の一実施例による半導体パッケージ基板の構造を概略的に説明する。

図１を参照すると、半導体パッケージ基板１０は、コア絶縁層１１の一面、例えば、部品面に回路用金属層、例えば、バンプパッドを構成する第１銅層１２ａと第１表面処理層１３ａとを有し、コア絶縁層１１の他面、例えば、半田面に回路用金属層、例えば、半田付けパッドを構成する第２銅層１２ｂと第２表面処理層１３ｂとを有する。

前記コア絶縁層１１の両面に形成される第１銅層１２ａと第２銅層１２ｂ及び第１表面処理層１３ａと第２表面処理層１３ｂは、通常対称する形状を有し、実質的に同一の厚さに形成される。

この際、基板を構成する複数層の熱膨脹係数（ＣＴＥ）差及びパッケージ生産工程で伴われる温度変化により、単位サイズの最終製品で、図２に示したように、部品面（図面で上面）に凹状の反り、または反対に部品面に凸状の反り（ｗａｒｐａｇｅ）が発生する。

従って、ストリップサイズの基板の反りだけでなく、最終製品となる単位サイズの基板で発生する反りを解決することができる方案が強く求められている。

本発明は上述した従来技術の問題点を解決するためのものであり、本発明の目的は、基板の反りにもっとも実質的な影響を与え、製品の薄板化に対応することができる半導体パッケージ基板及びその製造方法を提供することにある。

本発明の他の目的は、基板の反りにもっとも大きい影響を与え、ワンショット（ｏｎｅ ｓｈｏｔ）モールドに対応可能な半導体パッケージ基板及びその製造方法を提供することにある。

本発明の更に他の目的は、パネル基板、ストリップ基板及び単位基板の全ての反りを改善することができる半導体パッケージ基板及びその製造方法を提供することにある。

本発明の好ましい一側面によると、一面に半導体実装のためのバンプパッドを含む回路パターンが形成された部品面を有し、他面に外部部品との結合のための半田付けパッドを含む回路パターンが形成された半田面を有するベース基板と、前記部品面のバンプパッド上に形成された第１表面処理層と、前記半田面の半田付けパッド上に形成された第２表面処理層と、を含み、前記第１表面処理層と前記第２表面処理層の厚さは相違する半導体パッケージ基板が提供される。

前記半導体パッケージ基板で、前記ベース基板は内層回路用金属層を有する多層基板であることができる。

好ましくは、前記第１表面処理層と前記第２表面処理層の厚さの差は３〜１０μｍであることができる。

好ましくは、前記第１表面処理層は第１ニッケルメッキ層と第１金メッキ層とを含み、前記第２表面処理層は第２ニッケルメッキ層と第２金メッキ層とを含み、前記第１ニッケルメッキ層と前記第２ニッケルメッキ層の厚さは相違することができる。

ここで、好ましくは、前記第１ニッケルメッキ層と前記第２ニッケルメッキ層の厚さの差は３〜１０μｍであることができる。

本発明の一実施例によると、前記第１ニッケルメッキ層の厚さは３〜１２μｍであり、前記第２ニッケルメッキ層の厚さは６〜１５μｍであることができる。

本発明の他の実施例によると、前記第１ニッケルメッキ層の厚さは６〜１５μｍであり、前記第２ニッケルメッキ層の厚さは３〜１２μｍであることができる。

さらに、前記ベース基板の両面に夫々形成され、前記バンプパッド及び前記半田付けパッドを露出させる開口部を有する半田レジスト層をさらに含むことができる。

本発明の好ましいさらに他の側面によると、一面に半導体実装のためのバンプパッドを含む回路パターンが形成された部品面を有し、他面に外部部品との結合のための半田付けパッドを含む回路パターンが形成された半田面を有するベース基板を提供する段階と、前記部品面のバンプパッド及び前記半田面の半田付けパッド上に第１表面処理層及び第２表面処理層を夫々形成する段階と、を含み、前記第１表面処理層と前記第２表面処理層の厚さを相違するように形成する半導体パッケージ基板の製造方法が提供される。

前記製造方法で、前記ベース基板は内層回路用金属層を有する多層基板であることができる。

好ましくは、前記提供されたベース基板が前記部品面に凸状に反る場合、前記第１表面処理層の厚さを前記第２表面処理層の厚さより大きく形成することができる。

好ましくは、前記提供されたベース基板が前記部品面に凹状に反る場合、前記第１表面処理層の厚さを前記第２表面処理層の厚さより小さく形成することができる。

好ましくは、前記第１表面処理層と前記第２表面処理層の厚さの差は３〜１０μｍであることができる。

好ましくは、前記第１表面処理層及び前記第２表面処理層を形成する段階は、前記ベース基板の部品面のバンプパッド及び半田面の半田付けパッド上に第１ニッケルメッキ層及び第２ニッケルメッキ層を夫々形成する段階と、前記第１ニッケルメッキ層及び前記第２ニッケルメッキ層上に第１金メッキ層及び第２金メッキ層を夫々形成する段階と、を含み、前記第１ニッケルメッキ層と前記第２ニッケルメッキ層の厚さを相違するように形成することができる。

ここで、前記ベース基板が前記部品面に凸状に反る場合、前記第１ニッケルメッキ層の厚さを前記第２ニッケルメッキ層の厚さより大きく形成することができ、本発明の一実施例によると、前記第１ニッケルメッキ層の厚さは６〜１５μｍであり、前記第２ニッケルメッキ層の厚さは３〜１２μｍであることができる。

前記ベース基板が前記部品面に凹状に反る場合、前記第１ニッケルメッキ層の厚さを前記第２ニッケルメッキ層の厚さより小さく形成することができ、本発明の一実施例によると、前記第１ニッケルメッキ層の厚さは３〜１２μｍであり、前記第２ニッケルメッキ層の厚さは６〜１５μｍであることができる。

さらに、前記ベース基板を提供する段階の後に、前記ベース基板の両面に前記バンプパッド及び前記半田付けパッドを夫々露出させる開口部を有する半田レジスト層を夫々形成する段階をさらに含むことができる。

本発明の特徴及び利点は、添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。

本発明の詳細な説明に先立ち、本明細書及び特許請求の範囲に用いられた用語や単語は、通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に従って本発明の技術的思想にかなう意味と概念に解釈されるべきである。

本発明によると、表面処理層の厚さを変化させて基板の反りを根本的に改善することができる。

また、生産工程に伴われる基板の温度減少によって、基板を構成する複数層の熱膨張率の差により基板の反りが発生する。本発明では、凸状に反る面の表面処理層の厚さを凹状に反る面の表面処理層より厚く形成して層の厚さを非対称に調整することにより、ベース基板で発生する基板収縮量を表面処理層で発生する基板収縮量と相殺させて、基板の反り量を大幅に減少させることができる。

更には、基板が薄板化されても、基板の反りを大幅に減らすための追加的な工程が不要であり、パネル、ストリップ及び単位基板サイズに関らず、多様な製品に適用することができる。

従来技術の一実施例による半導体パッケージ基板を説明するために概略的に示した断面図（１）である。 従来技術の一実施例による半導体パッケージ基板を説明するために概略的に示した断面図（２）である。 本発明の好ましい一実施例による半導体パッケージ基板を説明するために概略的に示した断面図（１）である。 本発明の好ましい一実施例による半導体パッケージ基板を説明するために概略的に示した断面図（２）である。 本発明の好ましい他の実施例による半導体パッケージ基板を説明するために概略的に示した断面図（１）である。 本発明の好ましい他の実施例による半導体パッケージ基板を説明するために概略的に示した断面図（２）である。 本発明の好ましい一実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図（１）である。 本発明の好ましい一実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図（２）である。 本発明の好ましい他の実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図（１）である。 本発明の好ましい他の実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図（２）である。

本発明の目的、特定の長所及び新規の特徴は、添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、図面に示された各構成要素の大きさは、説明のために簡略に示したものであり、実際の構成の大きさと実質的に対応されるわけではないということが理解されるべきである。

本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明は省略する。本明細書において、第１、第２などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。

本発明で用いられる用語、「部品面」は、通常半導体素子が搭載される面を意味し、「半田面」は、外部部品との結合のために通常半田ボールが搭載される面を意味する。

本発明で用いられる表現、「部品面に凸状に反る場合」は、基板のコア層を基準に部品面と半田面のうち部品面側の垂直方向に相対的に突出されて反る場合を意味する。これと同様に、本発明で用いられる表現、「部品面に凹状に反る場合」は、基板のコア層を基準に部品面と半田面のうち半田面側の垂直方向に相対的に突出されて反る場合を意味する。

半導体パッケージ基板の反り現象が発生する原因は、基板を構成する複数層の熱膨張率が相違し、基板及びパッケージの生産工程で伴われる温度変化に起因する。

そこで、本発明では、部品面と半田面の表面処理層の厚さを相違するように調整することにより、反りを発生させる応力方向に対して互いに相反する方向に応力が発生するようにし、結果的に互いに相反する熱応力の相殺によって基板の反りを改善しようとする。

以下、添付された図面を参照して、本発明の好ましい実施形態を詳細に説明する。

（半導体パッケージ基板）
図３及び図４は、本発明の好ましい一実施例による半導体パッケージ基板を説明するために概略的に示した断面図であり、図５及び図６は、本発明の好ましい他の実施例による半導体パッケージ基板を説明するために概略的に示した断面図である。

本発明の好ましい一実施形態による半導体パッケージ基板は、一面に半導体実装のためのバンプパッドを含む回路パターンが形成された部品面を有し、他面に外部部品との結合のための半田付けパッドを含む回路パターンが形成された半田面を有するベース基板と、前記部品面のバンプパッド上に形成された第１表面処理層と、前記半田面の半田付けパッド上に形成された第２表面処理層と、を含み、前記第１表面処理層と前記第２表面処理層の厚さは相違する。

前記ベース基板は、内層回路用金属層を有する多層基板であることができる。

好ましくは、前記第１表面処理層と前記第２表面処理層の厚さの差は、３〜１０μｍであることができる。

好ましくは、前記第１表面処理層は第１ニッケルメッキ層と第１金メッキ層とを含み、前記第２表面処理層は第２ニッケルメッキ層と第２金メッキ層とを含み、前記第１ニッケルメッキ層と前記第２ニッケルメッキ層の厚さは相違することができる。

更に、前記ベース基板の両面に夫々形成され、前記バンプパッド及び前記半田付けパッドを露出させる開口部を有する半田レジスト層をさらに含むことができる。

以下、図３及び図４を参照して、本発明の好ましい第１実施例による半導体パッケージ基板を説明する。

図３を参照すると、前記半導体パッケージ基板１００は、絶縁層１０１の一面に半導体実装のためのバンプパッド１０２ａを含む回路パターンが形成された部品面を有し、絶縁層１０１の他面に外部部品との結合のための半田付けパッド１０２ｂを含む回路パターンが形成された半田面を有するベース基板と、前記部品面のバンプパッド１０２ａ上に形成された第１表面処理層（１０３ａ＋１０４ａ）と、前記半田面の半田付けパッド１０２ｂ上に形成された第２表面処理層（１０３ｂ＋１０４ｂ）と、を含み、前記第１表面処理層（１０３ａ＋１０４ａ）の厚さは、第２表面処理層（１０３ｂ＋１０４ｂ）の厚さより大きい。

好ましくは、前記第１表面処理層（１０３ａ＋１０４ａ）と前記第２表面処理層（１０３ｂ＋１０４ｂ）の厚さの差は、前記ベース基板の反りを相殺して反りを補正することができるように、３〜１０μｍであることができる。

図３では、説明の便宜のためにベース基板の回路パターンのうち接続端子の部分のみを拡大して示したが、当業者であれば、部品面に接続端子として形成されたバンプパッド１０２ａ以外の回路パターン及び半田面に接続端子として形成された半田付けパッド１０２ｂ以外の回路パターンが備えられることを十分に認識できるであろう。

また、本図面では、前記ベース基板のコアとして絶縁層１０１のみを図示したが、前記ベース基板は、必要に応じて内層回路用金属層を有する多層基板であることができる。

前記絶縁層としては、通常の樹脂絶縁材が用いられることができる。前記樹脂絶縁材としては、通常の樹脂基板資材として公知されたＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）などのエポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグが用いられることができ、また熱硬化性樹脂及び／または光硬化性樹脂などが用いられることができるが、特にこれに限定されるものではない。

前記回路パターンは、回路基板分野で回路用伝導性金属として用いられるものであれば制限されずに適用可能であり、銅を用いることが一般的である。

前記表面処理層は、当業界で公知されたものであれば特に限定されるものではないが、例えば、電解金メッキ（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金メッキ（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（ｏｒｇａｎｉｃ ｓｏｌｄｅｒａｂｉｌｉｔｙ ｐｒｅｓｅｒｖａｔｉｖｅ）または無電解錫メッキ（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀メッキ（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＥＮＩＧ（ｅｌｅｃｔｒｏｌｅｓｓ ｎｉｃｋｅｌ ａｎｄ ｉｍｍｅｒｓｉｏｎ ｇｏｌｄ；無電解ニッケルメッキ／置換金メッキ）、ＤＩＧメッキ（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｌｉｎｇ）などによって形成されることができる。

本実施例によると、前記第１表面処理層（１０３ａ＋１０４ａ）は、第１ニッケルメッキ層１０３ａと第１金メッキ層１０４ａとを含み、前記第２表面処理層（１０３ｂ＋１０４ｂ）は、第２ニッケルメッキ層１０３ｂと第２金メッキ層１０４ｂとを含み、前記第１ニッケルメッキ層１０３ａの厚さが前記第２ニッケルメッキ層１０３ｂの厚さより大きく形成されることができる。

好ましくは、前記第１ニッケルメッキ層１０３ａと前記第２ニッケルメッキ層１０３ｂの厚さの差は、前記ベース基板の反りを相殺して反りを補正することができるように、３〜１０μｍであることができる。

好ましくは、前記第１ニッケルメッキ層１０３ａの厚さは、６〜１５μｍであり、前記第２ニッケルメッキ層１０３ｂの厚さは、３〜１２μｍである範囲を有し、ベース基板の反りを相殺して反りを補正することができる。

また、前記半導体パッケージ基板は、前記ベース基板の両面に夫々形成され、前記バンプパッド１０２ａ及び前記半田付けパッド１０２ｂを露出させる開口部を有する半田レジスト層（不図示）をさらに含むことができる。この際、前記開口部によって露出された接続端子、即ち、バンプパッド１０２ａ及び半田付けパッド１０２ｂ上に上述したような表面処理層が形成されることができる。

前記半田レジスト層は、最外層回路を保護する保護層としての機能をし、電気的絶縁のために形成されるものであり、最外層の接続端子を露出させるために開口部が形成される。前記半田レジストは、当業界で公知されたように、例えば、半田レジストインク、半田レジストフィルムまたはカプセル化材などで構成されることができ、適用目的に応じて熱硬化性樹脂や感光性樹脂のような絶縁材からなることができるが、特にこれに限定されるものではない。

上述したように部品面の第１表面処理層（１０３ａ＋１０４ａ）の厚さを、半田面の第２表面処理層（１０３ｂ＋１０４ｂ）の厚さより大きく形成することにより、図４に示したように、ベース基板１００ａで部品面に凸状に発生する反りを相殺して最終半導体パッケージ基板１００の反りを防止することができる。

以下、図５及び図６を参照して、本発明の好ましい第２実施例による半導体パッケージ基板を説明する。但し、第１実施例と重複される説明は省略する。

図５を参照すると、前記半導体パッケージ基板２００は、絶縁層２０１の一面に半導体実装のためのバンプパッド２０２ａを含む回路パターンが形成された部品面を有し、絶縁層２０１の他面に外部部品との結合のための半田付けパッド２０２ｂを含む回路パターンが形成された半田面を有するベース基板と、前記部品面のバンプパッド２０２ａ上に形成された第１表面処理層（２０３ａ＋２０４ａ）と、前記半田面の半田付けパッド２０２ｂ上に形成された第２表面処理層（２０３ｂ＋２０４ｂ）と、を含み、前記第１表面処理層（２０３ａ＋２０４ａ）の厚さは、前記第２表面処理層（２０３ｂ＋２０４ｂ）の厚さより小さい。

好ましくは、前記第１表面処理層（２０３ａ＋２０４ａ）と前記第２表面処理層（２０３ｂ＋２０４ｂ）の厚さの差は、前記ベース基板の反りを相殺して反りを補正することができるように、３〜１０μｍであることができる。

図５では、説明の便宜のためにベース基板の回路パターンのうち接続端子の部分のみを拡大して示したが、当業者であれば、部品面に接続端子として形成されたバンプパッド２０２ａ以外の回路パターン及び半田面に接続端子として形成された半田付けパッド２０２ｂ以外の回路パターンが備えられることを十分に認識できるであろう。

また、本図面では、前記ベース基板のコアとして絶縁層２０１のみを図示したが、前記ベース基板は必要に応じて内層回路用金属層を有する多層基板であることができる。

前記表面処理層は、当業界で公知されたものであれば特に限定されるものではないが、例えば、電解金メッキ（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金メッキ（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（ｏｒｇａｎｉｃ ｓｏｌｄｅｒａｂｉｌｉｔｙ ｐｒｅｓｅｒｖａｔｉｖｅ）または無電解錫メッキ（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀メッキ（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＥＮＩＧ（ｅｌｅｃｔｒｏｌｅｓｓ ｎｉｃｋｅｌ ａｎｄ ｉｍｍｅｒｓｉｏｎ ｇｏｌｄ；無電解ニッケルメッキ／置換金メッキ）、ＤＩＧメッキ（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｌｉｎｇ）などによって形成されることができる。

本実施例によると、前記第１表面処理層（２０３ａ＋２０４ａ）は、第１ニッケルメッキ層２０３ａと第１金メッキ層２０４ａとを含み、前記第２表面処理層（２０３ｂ＋２０４ｂ）は、第２ニッケルメッキ層２０３ｂと第２金メッキ層２０４ｂとを含み、前記第１ニッケルメッキ層２０３ａの厚さが前記第２ニッケルメッキ層２０３ｂの厚さより小さく形成されることができる。

好ましくは、前記第１ニッケルメッキ層２０３ａと前記第２ニッケルメッキ層２０３ｂの厚さの差は、前記ベース基板の反りを相殺して反りを補正することができるように、３〜１０μｍであることができる。

好ましくは、前記第１ニッケルメッキ層２０３ａの厚さが３〜１２μｍであり、前記第２ニッケルメッキ層２０３ｂの厚さが６〜１５μｍである範囲を有し、ベース基板の反りを相殺して反りを補正することができる。

また、前記半導体パッケージ基板は、前記ベース基板の両面に夫々形成され、前記バンプパッド２０２ａ及び前記半田付けパッド２０２ｂを露出させる開口部を有する半田レジスト層（不図示）をさらに含むことができる。この際、前記開口部によって露出された接続端子、即ち、バンプパッド２０２ａ及び半田付けパッド２０２ｂ上に上述したような表面処理層が形成されることができる。

上述したように、部品面の第１表面処理層（２０３ａ＋２０４ａ）の厚さを半田面の第２表面処理層（２０３ｂ＋２０４ｂ）の厚さより小さく形成することにより、図６に示したように、ベース基板２００ａで部品面に凹状に発生する反りを相殺して最終半導体パッケージ基板２００の反りを防止することができる。

（半導体パッケージ基板の製造方法）
図７及び図８は、本発明の好ましい一実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図であり、図９及び図１０は、本発明の好ましい他の実施例による半導体パッケージ基板の製造方法を説明するために概略的に示した工程フロー図である。

本発明の好ましい一実施例による半導体パッケージ基板の製造方法は、一面に半導体実装のためのバンプパッドを含む回路パターンが形成された部品面を有し、他面に外部部品との結合のための半田付けパッドを含む回路パターンが形成された半田面を有するベース基板を提供する段階と、前記部品面のバンプパッド及び前記半田面の半田付けパッド上に第１表面処理層及び第２表面処理層を夫々形成する段階と、を含み、前記第１表面処理層と前記第２表面処理層の厚さを相違するように形成する。

好ましくは、前記第１表面処理層と前記第２表面処理層の厚さの差は、３〜１０μｍであることができる。

好ましくは、前記第１表面処理層及び前記第２表面処理層を形成する段階は、前記ベース基板の部品面のバンプパッド及び半田面の半田付けパッド上に第１ニッケルメッキ層及び第２ニッケルメッキ層を夫々形成する段階と、前記第１ニッケルメッキ層及び前記第２ニッケルメッキ層上に第１金メッキ層及び第２金メッキ層を夫々形成する段階と、を含み、前記第１ニッケルメッキ層と前記第２ニッケルメッキ層の厚さを相違するように形成することができる。

さらに、前記ベース基板を提供する段階の後に、前記ベース基板の両面に前記バンプパッド及び前記半田付けパッドを夫々露出させる開口部を有する半田レジスト層を夫々形成する段階をさらに含むことができる。

以下、図７及び図８を参照して、本発明の好ましい第１実施例による半導体パッケージ基板の製造方法を説明する。但し、上述した半導体パッケージ基板と重複される説明は省略する。

まず、図７に示したように、絶縁層３０１の一面に半導体実装のためのバンプパッド３０２ａを含む回路パターンが形成された部品面を有し、絶縁層３０１の他面に外部部品との結合のための半田付けパッド３０２ｂを含む回路パターンが形成された半田面を有するベース基板３００ａを準備する。

この際、本実施例では、前記ベース基板３００ａで、図７の下側図面に示したように、部品面の基板収縮量が半田面に比べて相対的に小さいことにより部品面に凸状に反る現象が発生する場合を想定する。

次に、図８に示したように、上述したような反りを発生させる応力を相殺させるために、部品面のバンプパッド３０２ａ上に形成される第１表面処理層（３０３ａ＋３０４ａ）の厚さを半田面の半田付けパッド３０２ｂ上に形成される第２表面処理層（３０３ｂ＋３０４ｂ）の厚さより大きく形成する。これにより、図８の下側に示したように、ベース基板３００ａで発生する反りを相殺できる反りが反対方向に発生して、最終半導体パッケージ基板３００の反りを防止することができる。

本実施例によると、前記第１表面処理層（３０３ａ＋３０４ａ）及び前記第２表面処理層（３０３ｂ＋３０４ｂ）を形成する段階は、前記ベース基板３００ａの部品面のバンプパッド３０２ａ及び半田面の半田付けパッド３０２ｂ上に第１ニッケルメッキ層３０３ａ及び第２ニッケルメッキ層３０３ｂを夫々形成する段階と、前記第１ニッケルメッキ層３０３ａ及び前記第２ニッケルメッキ層３０３ｂ上に第１金メッキ層３０４ａ及び第２金メッキ層３０４ｂを夫々形成する段階と、を含み、前記第１ニッケルメッキ層３０３ａの厚さを前記第２ニッケルメッキ層３０３ｂの厚さより大きく形成することができる。

この際、前記ベース基板３００ａの部品面のバンプパッド３０２ａ及び半田面の半田付けパッド３０２ｂ上に第１ニッケルメッキ層３０３ａ及び第２ニッケルメッキ層３０３ｂを夫々形成する段階は、両面に当業界で公知された通常のメッキレジストパターンを形成した後、同時に行ってもよく、または必要に応じて、一面を全面マスキングして残りの他面にメッキ層を形成した後、さらに他面を全面マスキングして一面にメッキ層を形成する方式で、片面ずつ交互に行ってもよい。

これと同様に、前記第１ニッケルメッキ層３０３ａ及び前記第２ニッケルメッキ層３０３ｂ上に第１金メッキ層３０４ａ及び第２金メッキ層３０４ｂを夫々形成する段階も、両面に同時に行ってもよく、または片面ずつ交互に行ってもよい。

好ましくは、前記第１ニッケルメッキ層３０３ａと前記第２ニッケルメッキ層３０３ｂの厚さの差は、前記ベース基板３００ａの反りを相殺して反りを補正することができるように、３〜１０μｍであることができる。

好ましくは、前記第１ニッケルメッキ層３０３ａの厚さが６〜１５μｍであり、前記第２ニッケルメッキ層３０３ｂの厚さが３〜１２μｍである範囲を有して形成することにより、ベース基板３００ａの反りを相殺して反りを補正することができる。

前記ベース基板３００ａを準備した後、図示されていないが、前記ベース基板３００ａの両面に前記バンプパッド３０２ａ及び前記半田付けパッド３０２ｂを夫々露出させる開口部を有する半田レジスト層を形成する段階をさらに行うことができる。

この際、前記開口部を介して露出されたバンプパッド３０２ａ及び半田付けパッド３０２ｂには、上述したような表面処理層形成段階が行われることができる。

ここで、前記開口部は、通常のＬＤＡ（ｌａｓｅｒ ｄｉｒｅｃｔ ａｂｌａｔｉｏｎ）工法、フォトリソグラフィなど、特に限定されずに当業界で公知された工法によって形成されることができる。

上述したように、図８を参照すると、ベース基板３００ａの部品面に凸状に反る場合、部品面の第１表面処理層（３０３ａ＋３０４ａ）の厚さを半田面の第２表面処理層（３０３ｂ＋３０４ｂ）の厚さより大きく形成することにより、部品面に凸状に発生する反りを相殺して最終半導体パッケージ基板３００の反りを防止することができる。

以下、図９及び図１０を参照して、本発明の好ましい第２実施例による半導体パッケージ基板の製造方法を説明する。但し、上述した半導体パッケージ基板と重複される説明は省略する。

まず、図９に示したように、絶縁層４０１の一面に半導体実装のためのバンプパッド４０２ａを含む回路パターンが形成された部品面を有し、絶縁層４０１の他面に外部部品との結合のための半田付けパッド４０２ｂを含む回路パターンが形成された半田面を有するベース基板４００ａを準備する。

この際、本実施例では、前記ベース基板４００ａで、図９の下側図面に示したように、部品面の基板収縮量が半田面に比べて相対的に大きいことにより部品面に凹状に反る現象が発生する場合を想定する。

次に、図１０に示したように、上述したような反りを発生させる応力を相殺させるために、部品面のバンプパッド４０２ａ上に形成される第１表面処理層（４０３ａ＋４０４ａ）の厚さを半田面の半田付けパッド４０２ｂ上に形成される第２表面処理層（４０３ｂ＋４０４ｂ）の厚さより小さく形成する。これにより、ベース基板４００ａで発生する反りを相殺できる反りが反対方向に発生して、最終半導体パッケージ基板４００の反りを防止することができる。

本実施例によると、前記第１表面処理層（４０３ａ＋４０４ａ）及び前記第２表面処理層（４０３ｂ＋４０４ｂ）を形成する段階は、前記ベース基板４００ａの部品面のバンプパッド４０２ａ及び半田面の半田付けパッド４０２ｂ上に第１ニッケルメッキ層４０３ａ及び第２ニッケルメッキ層４０３ｂを夫々形成する段階と、前記第１ニッケルメッキ層４０３ａ及び前記第２ニッケルメッキ層４０３ｂ上に第１金メッキ層４０４ａ及び第２金メッキ層４０４ｂを夫々形成する段階と、を含み、前記第１ニッケルメッキ層４０３ａの厚さを前記第２ニッケルメッキ層４０３ｂの厚さより小さく形成することができる。

この際、前記ベース基板４００ａの部品面のバンプパッド４０２ａ及び半田面の半田付けパッド４０２ｂ上に第１ニッケルメッキ層４０３ａ及び第２ニッケルメッキ層４０３ｂを夫々形成する段階は、両面に当業界で公知された通常のメッキレジストパターンを形成した後、同時に行ってもよく、または必要に応じて、一面を全面マスキングして残りの他面にメッキ層を形成した後、さらに他面を全面マスキングして一面にメッキ層を形成する方式で、片面ずつ交互に行ってもよい。

これと同様に、前記第１ニッケルメッキ層４０３ａ及び前記第２ニッケルメッキ層４０３ｂ上に第１金メッキ層４０４ａ及び第２金メッキ層４０４ｂを夫々形成する段階も、両面に同時に行ってもよく、または片面ずつ交互に行ってもよい。

好ましくは、前記第１ニッケルメッキ層４０３ａと前記第２ニッケルメッキ層４０３ｂの厚さの差は、前記ベース基板の反りを相殺して反りを補正することができるように、３〜１０μｍであることができる。

好ましくは、前記第１ニッケルメッキ層４０３ａの厚さが３〜１２μｍであり、前記第２ニッケルメッキ層４０３ｂの厚さが６〜１５μｍである範囲を有し、ベース基板４００ａの反りを相殺して反りを補正することができる。

前記ベース基板４００ａを準備した後、図示されていないが、前記ベース基板４００ａの両面に前記バンプパッド４０２ａ及び前記半田付けパッド４０２ｂを夫々露出させる開口部を有する半田レジスト層を形成する段階をさらに行うことができる。

この際、前記開口部を介して露出されたバンプパッド４０２ａ及び半田付けパッド４０２ｂには、上述したような表面処理層形成段階が行われることができる。

ここで、前記開口部は、通常のＬＤＡ（ｌａｓｅｒ ｄｉｒｅｃｔ ａｂｌａｔｉｏｎ）工法、フォトリソグラフィなど、特に限定されずに当業界で公知された工法によって形成されることができる。

上述したように、図１０を参照すると、ベース基板４００ａの部品面に凹状に反る場合、部品面の第１表面処理層（４０３ａ＋４０４ａ）の厚さを半田面の第２表面処理層（４０３ｂ＋４０４ｂ）の厚さより小さく形成することにより、部品面に凹状に発生する反りを相殺して最終半導体パッケージ基板４００の反りを防止することができる。

上述したように、本発明によると、部品面と半田面の表面処理層の厚さを全体的に変化させて非対称に構成することにより、基板の反りにもっとも大きい影響を与え、製品の薄板化及びワンショットモールドに対応することができる。

また、パネル基板の反り、ストリップ基板の反り、及び単位基板の反りを根本的に改善することができる。

また、表面処理層が形成される前にベース基板で発生する反りを相殺することができるように、表面処理層の厚さを非対称に構成することにより、基板の反り量を大幅に減少させることができる。

更に、本発明によると、基板が薄板化されても、基板の反りを大幅に減らすための追加的な工程が不要であり、パネル、ストリップ及び単位基板サイズに関らず多様な製品に適用することができる。

以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは、本発明を具体的に説明するためのものであり、本発明による半導体パッケージ基板及びその製造方法は、これに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。

本発明の単純な変形乃至変更は、いずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は、添付の特許請求の範囲により明確になるであろう。

本発明は、製品の薄板化やワンショット（ｏｎｅ ｓｈｏｔ）モールドに対応することができるとともに、パネル基板、ストリップ基板及び単位基板の全ての反りを改善することができる半導体パッケージ基板及びその製造方法に適用可能である。

１０ 半導体パッケージ基板（従来）
１１ コア絶縁層
１２ａ 第１銅層
１２ｂ 第２銅層
１３ａ 第１表面処理層
１３ｂ 第２表面処理層
１００ａ、２００ａ、３００ａ、４００ａ ベース基板
１００、２００、３００、４００ 半導体パッケージ基板（本発明）
１０１、２０１、３０１、４０１ 絶縁層
１０２ａ、２０２ａ、３０２ａ、４０２ａ バンプパッド
１０２ｂ、２０２ｂ、３０２ｂ、４０２ｂ 半田付けパッド
１０３ａ、２０３ａ、３０３ａ、４０３ａ 第１ニッケルメッキ層
１０３ｂ、２０３ｂ、３０３ｂ、４０３ｂ 第２ニッケルメッキ層
１０４ａ、２０４ａ、３０４ａ、４０４ａ 第１金メッキ層
１０４ｂ、２０４ｂ、３０４ｂ、４０４ｂ 第２金メッキ層

Claims (20)

1. 一面に半導体実装のためのバンプパッドを含む回路パターンが形成された部品面を有し、他面に外部部品との結合のための半田付けパッドを含む回路パターンが形成された半田面を有するベース基板と、
   前記部品面のバンプパッド上に形成された第１表面処理層と、
   前記半田面の半田付けパッド上に形成された第２表面処理層と、
   を含み、
   前記第１表面処理層と前記第２表面処理層の厚さは相違する半導体パッケージ基板。
2. 前記ベース基板は内層回路用金属層を有する多層基板である請求項１に記載の半導体パッケージ基板。
3. 前記第１表面処理層と前記第２表面処理層の厚さの差は３〜１０μｍである請求項１に記載の半導体パッケージ基板。
4. 前記第１表面処理層は第１ニッケルメッキ層と第１金メッキ層とを含み、前記第２表面処理層は第２ニッケルメッキ層と第２金メッキ層とを含み、前記第１ニッケルメッキ層と前記第２ニッケルメッキ層の厚さは相違する請求項１に記載の半導体パッケージ基板。
5. 前記第１ニッケルメッキ層と前記第２ニッケルメッキ層の厚さの差は３〜１０μｍである請求項４に記載の半導体パッケージ基板。
6. 前記第１ニッケルメッキ層の厚さは３〜１２μｍであり、前記第２ニッケルメッキ層の厚さは６〜１５μｍである請求項４に記載の半導体パッケージ基板。
7. 前記第１ニッケルメッキ層の厚さは６〜１５μｍであり、前記第２ニッケルメッキ層の厚さは３〜１２μｍである請求項４に記載の半導体パッケージ基板。
8. 前記ベース基板の両面に夫々形成され、前記バンプパッド及び前記半田付けパッドを露出させる開口部を有する半田レジスト層をさらに含む請求項１に記載の半導体パッケージ基板。
9. 一面に半導体実装のためのバンプパッドを含む回路パターンが形成された部品面を有し、他面に外部部品との結合のための半田付けパッドを含む回路パターンが形成された半田面を有するベース基板を提供する段階と、
   前記部品面のバンプパッド及び前記半田面の半田付けパッド上に第１表面処理層及び第２表面処理層を夫々形成する段階と、
   を含み、
   前記第１表面処理層と前記第２表面処理層の厚さを相違するように形成する半導体パッケージ基板の製造方法。
10. 前記ベース基板は内層回路用金属層を有する多層基板である請求項９に記載の半導体パッケージ基板の製造方法。
11. 前記提供されたベース基板が前記部品面に凸状に反る場合、前記第１表面処理層の厚さを前記第２表面処理層の厚さより大きく形成する請求項９に記載の半導体パッケージ基板の製造方法。
12. 前記提供されたベース基板が前記部品面に凹状に反る場合、前記第１表面処理層の厚さを前記第２表面処理層の厚さより小さく形成する請求項９に記載の半導体パッケージ基板の製造方法。
13. 前記第１表面処理層と前記第２表面処理層の厚さの差は３〜１０μｍである請求項９に記載の半導体パッケージ基板の製造方法。
14. 前記第１表面処理層及び前記第２表面処理層を形成する段階は、
    前記ベース基板の部品面のバンプパッド及び半田面の半田付けパッド上に第１ニッケルメッキ層及び第２ニッケルメッキ層を夫々形成する段階と、
    前記第１ニッケルメッキ層及び前記第２ニッケルメッキ層上に第１金メッキ層及び第２金メッキ層を夫々形成する段階と、
    を含み、
    前記第１ニッケルメッキ層と前記第２ニッケルメッキ層の厚さを相違するように形成する請求項９に記載の半導体パッケージ基板の製造方法。
15. 前記第１ニッケルメッキ層と前記第２ニッケルメッキ層の厚さの差は３〜１０μｍである請求項１４に記載の半導体パッケージ基板の製造方法。
16. 前記ベース基板が前記部品面に凸状に反る場合、前記第１ニッケルメッキ層の厚さを前記第２ニッケルメッキ層の厚さより大きく形成する請求項１４に記載の半導体パッケージ基板の製造方法。
17. 前記第１ニッケルメッキ層の厚さは６〜１５μｍであり、前記第２ニッケルメッキ層の厚さは３〜１２μｍである請求項１６に記載の半導体パッケージ基板の製造方法。
18. 前記ベース基板が前記部品面に凹状に反る場合、前記第１ニッケルメッキ層の厚さを前記第２ニッケルメッキ層の厚さより小さく形成する請求項１４に記載の半導体パッケージ基板の製造方法。
19. 前記第１ニッケルメッキ層の厚さは３〜１２μｍであり、前記第２ニッケルメッキ層の厚さは６〜１５μｍである請求項１８に記載の半導体パッケージ基板の製造方法。
20. 前記ベース基板を提供する段階の後に、
    前記ベース基板の両面に前記バンプパッド及び前記半田付けパッドを夫々露出させる開口部を有する半田レジスト層を夫々形成する段階をさらに含む請求項９に記載の半導体パッケージ基板の製造方法。

Images