JP2012018320A - 表示装置 - Google Patents

Abstract

【課題】電荷を蓄積することのできるセルの配列への電荷供給を制御するドライバ回路において、電荷のチャージシェアリング駆動時に発生するＥＭＩ（Electro Magnetic Interference）を低減する。
【解決手段】クロック信号（ＣＬＫ１）により制御される先行導通手段（ＳＷ２２１）は、基準電位より高い電位である正極性を有する第１回路（２１１）の出力信号線と、基準電位より低い電位である負極性を有する第２回路（２１２）の出力信号線とを導通させる。所定時間経過後に、クロック信号（ＣＬＫ２）により制御される後続導通手段（ＳＷ２２２）は、正極性を有する第３回路（２１３）の出力信号線と、負極性を有する第４回路（２１４）の出力信号線とを導通させる。第１出力信号線（ＤＲ_０）、第２出力信号線（ＤＧ_０）、第３出力信号線（ＤＢ_０）及び第４出力信号線（ＤＲ_１）は、この順序で、順次隣接している。
【選択図】図１２

Description

本発明は、表示装置に関し、より詳しくは、液晶表示パネル、有機ＥＬ及びＤＲＡＭ等の電荷を蓄積することのできるセルの配列への電荷供給を制御するドライバ回路を用いた表示装置に関する。

コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置が広く用いられている。液晶表示装置は、２つの基板の間に封じ込められた液晶分子の配向を変えることにより、光の透過度合いを変化させて、表示させる画像を制御する装置である。この液晶分子の配向を変えるためには、基板に備えられた電極へ供給する電荷を制御して、基板間の電界を変化させる必要があるが、供給する電荷の極性に偏りがある場合には液晶パネルの短寿命化を招くため、電荷の極性を反転させながら駆動する、いわゆる反転駆動法により表示画像の制御を行うのが一般的である。また、電荷反転のために消費される電力を抑えるため、極性の異なる出力信号同士を所定のタイミングで短絡させて、電荷反転のために消費される電力を抑えるチャージシェアリング駆動と呼ばれる駆動方法が知られている（特許文献１、２及び３参照）。

特開２００３−１２２３１７号公報 特開昭６２−０５５６２５号公報 特開２００９−１０９８８１号公報

上述のチャージシェアリング駆動は、液晶表示装置の省電力化に重要な役割を果たしている。しかしながら、このチャージシェアリング駆動の際に液晶表示画面からＥＭＩ（Electro Magnetic Interference：電磁波妨害）が生じることがわかっており、ＥＭＩが大きくなった場合には、装置内外の他の電子機器の動作に影響を与える可能性がある。特に利用者の指等が画面に接触することにより、入力装置として動作するタッチパネル式の液晶表示装置においては、液晶表示画面に近接して配置されることから、表示画面で発生するＥＭＩの影響を受けやすく、誤った位置座標が認識されることによる誤作動を防ぐ必要がある。

本発明は上述の事情を鑑みてされたものであり、電荷を蓄積することのできるセルの配列への電荷供給を制御するドライバ回路において、電荷のチャージシェアリング駆動時に発生するＥＭＩの低減を図ることを目的とする。

本発明の表示装置は、電荷を蓄積することのできるセルの配列と、前記セルの配列への電荷供給を制御するドライバ回路とを有する表示装置であって、前記ドライバ回路は、前記配列内の異なる複数のセルに電荷を供給するための、順次隣接する第１出力信号線、第２出力信号線、第３出力信号線及び第４出力信号線がそれぞれ接続された第１回路、第２回路、第３回路及び第４回路と、前記第１出力信号線とは異なる電位を有する信号線と前記第１出力信号線とを導通させる第１先行導通手段と、前記先行導通手段による導通の後に、前記第４出力信号線とは異なる電位を有する信号線と前記第４出力信号線とを導通させる第１後続導通手段と、を備え、前記第１出力信号線、前記第２出力信号線、前記第３出力信号線及び前記第４出力信号線には、基準電位より高い電位である正極性の電圧、又は低い電位である負極性の電圧が印加され、前記第３出力信号線には、前記第１出力信号線と同じ極性の電圧が印加され、前記第２出力信号線及び前記第４出力信号線には、前記第１出力信号線とは異なる極性の電圧が印加される、ことを特徴とする表示装置である。

また、本発明の表示装置においては、前記第１出力信号線とは異なる電位を有する信号線は、前記第２出力信号線であり、前記第１先行導通手段は、前記第１出力信号線と前記第２出力信号線とを導通させ、前記第４出力信号線とは異なる電位を有する信号線は、前記第３出力信号線であり、前記第１後続導通手段は、前記第４出力信号線と前記第３出力信号線とを導通させる、こととしてもよい。

また、本発明の表示装置のドライバ回路は、前記第２出力信号線に接続され、前記第１先行導通手段と同一のタイミングで導通する第２先行導通手段と、前記第３出力信号線に接続され、前記第１後続導通手段と同一のタイミングで導通する第２後続導通手段と、を更に備え、前記第１出力信号線とは異なる電位を有する信号線、及び前記第４出力信号線とは異なる電位を有する信号線は、同一の信号線である共通線であり、前記第２先行導通手段及び前記第２後続導通手段は、それぞれ前記第２出力信号線及び前記第３出力信号線と、前記共通線とを導通させる、こととしてもよい。

また、本発明の表示装置のドライバ回路は、前記第３出力信号線に接続され、前記第１先行導通手段と同一のタイミングで導通する第２先行導通手段と、前記第２出力信号線に接続され、前記第１後続導通手段と同一のタイミングで導通する第２後続導通手段と、を更に備え、前記第１出力信号線とは異なる電位を有する信号線、及び前記第４出力信号線とは異なる電位を有する信号線は、同一の信号線である共通線であり、前記第２先行導通手段及び前記第２後続導通手段は、それぞれ前記第３出力信号線及び前記第２出力信号線と、前記共通線とを導通させる、こととしてもよい。

また、本発明の表示装置においては、電荷を蓄積することのできるセルの配列と、前記セルの配列への電荷供給を制御するドライバ回路とを有する表示装置であって、前記ドライバ回路は、前記配列内の、それぞれ異なる複数のセルに電荷を供給するための出力信号を出力する第１回路、第２回路、第３回路及び第４回路とを有し、前記出力信号は、基準電位より高い電位である正極性の電圧、又は低い電位である負極性の電圧であり、前記第１回路は、前記出力信号が印加される第１出力信号線を１つ有し、前記第２回路は、前記第１出力信号線に印加される出力信号とは、極性が異なる出力信号が印加される第２出力信号線を１つ有し、前記第３回路は、前記第１出力信号線に印加される出力信号とは、極性が同じ出力信号が印加される第３出力信号線を１つ有し、前記第４回路は、前記第１出力信号線に印加される出力信号とは、極性が異なる出力信号が印加される第４出力信号線を１つ有し、前記ドライバ回路は、前記第１出力信号線の電位と前記第２出力信号線の電位とを導通させる先行導通手段と、前記先行導通手段による導通の後に、前記第３出力信号線の電位と前記第４出力信号線の電位とを導通させる後続導通手段とを備え、前記第１出力信号線と前記第２出力信号線と前記第３出力信号線と前記第４出力信号線とは、この順序で、順次隣接していることを特徴としてもよい。

また、本発明の表示装置においては、前記第１回路から前記第４回路の各々は、前記第１出力信号線から前記第４出力信号線の何れか１本に接続されているスイッチを有し、前記スイッチの全ては、１本の共通線に接続されており、前記先行導通手段による導通及び前記後続導通手段による導通は、前記共通線を介する導通であることを特徴としてもよい。

また、本発明の表示装置においては、電荷を蓄積することのできるセルの配列と、前記セルの配列への電荷供給を制御するドライバ回路とを有する表示装置であって、前記ドライバ回路は、前記配列内の、それぞれ異なる複数のセルに電荷を供給するための出力信号を出力する第１回路、第２回路、第３回路及び第４回路とを有し、前記出力信号は、基準電位より高い電位である正極性の電圧、又は低い電位である負極性の電圧であり、前記第１回路は、前記出力信号が印加される第１出力信号線を１つと、前記第１出力信号線に接続される第１スイッチとを有し、前記第２回路は、前記第１出力信号線に印加される出力信号とは、極性が同じ出力信号が印加される第２出力信号線を１つと、前記第２出力信号線に接続される第２スイッチとを有し、前記第３回路は、前記第１出力信号線に印加される出力信号とは、極性が異なる出力信号が印加される第３出力信号線を１つと、前記第３出力信号線に接続される第３スイッチとを有し、前記第４回路は、前記第１出力信号線に印加される出力信号とは、極性が異なる出力信号が印加される第４出力信号線を１つと、前記第４出力信号線に接続される第４スイッチとを有し、前記第１スイッチから前記第４スイッチの全ては、１本の共通線に接続され、前記ドライバ回路は、前記第１出力信号線の電位と前記第３出力信号線の電位とを、前記共通線を介して導通させる先行導通手段と、前記先行導通手段による導通の後に、前記第２出力信号線の電位と前記第４出力信号線の電位とを、前記共通線を介して導通させる後続導通手段とを備え、前記第１出力信号線と前記第２出力信号線と前記第３出力信号線と前記第４出力信号線とは、この順序で、順次隣接していることを特徴としてもよい。

ここで、電荷を蓄積することのできるセルの配列とは、例えば、液晶表示装置で用いられる画素電極アレイ、有機ＥＬ表示装置で用いられる発光素子アレイ、及びＤＲＡＭ（Dynamic Random Access Memory）のメモリアレイ等を意味する。また、ここでの基準電位は、各回路の出力信号線が導通することにより、それらの出力信号線の電位の移動先を示す電位であるが、一定である必要はなく、基準電位は交流であってもよい。

また、第１〜４回路は、それぞれが周期的な電位変化を行い、先行導通手段及び後続導通手段による導通もこの周期で導通を繰り返すが、同一周期中の一定のタイミングで導通が行われることも特徴としてもよい。

また、本発明の表示装置は、前記先行導通手段の導通するタイミングを制御するクロック信号を生成する先行クロック信号生成手段と、前記先行クロック信号生成手段が生成するクロック信号とは、周期が同一で位相が異なるクロック信号であり、前記後続導通手段の導通するタイミングを制御するクロック信号を生成する後続クロック信号生成手段と、を更に備えることができる。

また、本発明の表示装置は、前記セルは液晶の配向を変えるための画素電極であり、前記第１回路、第２回路、第３回路及び第４回路は、それぞれ前記画素電極に電圧を印加して画像を表示する、液晶表示装置用のドライバ回路の一部である、とすることができる。すなわち、本発明の表示装置が有するドライバ回路は、液晶表示装置用のドライバ回路として用いることができる。

また、本発明の表示装置は、前記セルは発光素子であり、前記第１回路、第２回路、第３回路及び第４回路は、それぞれ前記発光素子に電圧を印加して画像を表示する、有機ＥＬ表示装置用のドライバ回路の一部である、とすることができる。すなわち、本発明の表示装置が有するドライバ回路は、有機ＥＬ表示装置用のドライバ回路として用いることができる。

本発明の第一の実施形態である液晶表示装置を概略的に示す図である。 図１の液晶パネル及びドライバ部を概略的に示す図である。 図２の領域の表示制御を説明するための図である。 図２の駆動部によるドレイン信号及びの制御を説明するための図である。 図４に示された各信号の時間的変化を示すタイミングチャートである。 図２の駆動部によるドレイン信号及びの制御を説明するための図である。 クロック信号及びドレイン信号の出力の時間的変化を示すタイミングチャートである。 図７のＡのタイミングでの導通に係る画素電極が配置されている領域を示す図である。 図７のＢのタイミングでの導通に係る画素電極が配置されている領域を示す図である。 第一の実施形態においてＴＦＴアレイ基板の分割数を４つにした場合を示す図である。 統合された駆動部を用いたソース・ドライバ部、ゲート・ドライバ部及び液晶パネルを概略的に示す図である。 図１１の駆動部の構成を概略的に示す図である。 本発明の第二の実施形態に係る液晶表示装置の駆動部の構成を概略的に示す図である。 本発明の第三の実施形態に係る液晶表示装置の駆動部の構成を概略的に示す図である。

以下、本発明のチャージシェアリング駆動の概要、及び本発明の第一の実施形態を、図１〜図１１を参照しつつ説明する。

図１には、本発明のドライバ回路を含む一実施形態であるＴＦＴ（Thin Film Transistor）液晶表示装置１０の構成が模式的に表されている。この液晶表示装置１０は、（ａ）ＴＦＴを含み、これを動作させることにより、画像が視覚的に表示される液晶パネル１１と、（ｂ）液晶パネル１１内のＴＦＴのドレイン端子に印加する電圧を制御するソース・ドライバ部１２と、（ｃ）液晶パネル１１内のＴＦＴのゲート端子に印加する電圧を制御するゲート・ドライバ部１３と、（ｄ）表示させる画像データを受信し、ソース・ドライバ部１２及びゲート・ドライバ部１３に動作を指令する表示制御回路１４と、（ｅ）液晶パネル１１、ソース・ドライバ部１２、ゲート・ドライバ部１３、表示制御回路１４に電力を供給する電源回路１５と、を備えている。

図２には、液晶パネル１１、ソース・ドライバ部１２及びゲート・ドライバ部１３の構成がより詳しく示されている。液晶パネル１１は、横１０２４画素、縦７６８画素のＴＦＴアレイ基板２０と、不図示のカラーフィルタ基板と、偏光板と、基板間に封止された液晶等とから構成されている。更に、ＴＦＴアレイ基板２０は、図に示されるように、領域２１及び領域２２から構成されており、領域２１は、ソース・ドライバ部１２内の第１駆動部３１からの出力信号線であるドレイン信号Ｄ_０〜Ｄ_５１１により制御される領域であり、領域２２は、同じくソース・ドライバ部１２内の第２駆動部３２からの出力信号であるドレイン信号Ｄ_５１２〜Ｄ_１０２３で制御される領域となっている。第１駆動部３１には第１クロック生成部３５により生成されたクロック信号ＣＬＫ１が入力され、第２駆動部３２には第２クロック生成部３６により生成され、クロック信号ＣＬＫ１とは異なるタイミングのクロック信号であるクロック信号ＣＬＫ２が入力されている。また、ゲート・ドライバ部１３は、液晶パネル１１全体のゲート信号Ｇ_０〜Ｇ_７６７を出力する。

図３は、第１駆動部３１とゲート・ドライバ部１３とによるＴＦＴアレイ基板２０の領域２１の表示制御を説明するための図である。この図に示されるように、１画素は、赤、緑及び青の表示を制御するための３種類の透明電極Ｒ、Ｇ及びＢにより構成され、それぞれＴＦＴのソース信号に接続されている。このＴＦＴのドレイン側にはドレイン信号ＤＲ_０〜ＤＲ_５１１、ＤＧ_０〜ＤＧ_５１１及びＤＢ_０〜ＤＢ_５１１が接続され、ゲート側にはゲート信号Ｇ０〜Ｇ７６７が接続されており、第１駆動部３１がドレイン信号ＤＲ_０〜ＤＲ_５１１、ＤＧ_０〜ＤＧ_５１１及びＤＢ_０〜ＤＢ_５１１を制御し、ゲート・ドライバ部１３がゲート信号Ｇ_０〜Ｇ_７６７を制御することにより、それぞれの画素において対応する色の表示を制御する。

図４は、図３の第１駆動部３１によるドレイン信号ＤＲ_０及びＤＧ_０の制御を説明するための図である。図に示されるように、第１駆動部３１は、透明電極Ｒに印加するためのドレイン信号ＤＲ_０を出力するＤＲ_０用回路６１と、透明電極Ｇに印加するためのドレイン信号ＤＧ_０を出力するＤＧ_０用回路６２と、ドレイン信号ＤＲ_０及びＤＧ_０を導通させるためのスイッチＳＷ１３とを備え、ＤＲ_０用回路６１及びＤＧ_０用回路６２は、それぞれ、アンプ４１及び４２と、これらのアンプ４１及び４２とドレイン信号ＤＲ_０及びＤＧ_０とをそれぞれ電気的に切り離すためのスイッチＳＷ１１及びＳＷ１２と、を有している。

スイッチＳＷ１１、ＳＷ１２及びＳＷ１３は、それぞれ入力クロック信号ＣＬＫ１により制御されるスイッチ制御信号ＥＱＷ１１、ＥＱＷ１２及びＥＱＷ１３により開閉動作が行なわれる。クロック信号ＣＬＫ１がＬｏｗ状態のときには、スイッチ制御信号ＥＱＷ１１、ＥＱＷ１２及びＥＱＷ１３は共にネガティブであり、スイッチＳＷ１１及びスイッチＳＷ１２は閉状態、スイッチＳＷ１３が開状態となる。一方、クロック信号ＣＬＫ１がＨｉｇｈ状態のときには、スイッチ制御信号ＥＱＷ１１、ＥＱＷ１２及びＥＱＷ１３は共にアクティブであり、スイッチＳＷ１１及びスイッチＳＷ１２は開状態、スイッチＳＷ１３が閉状態となる。ここで、ドレイン信号ＤＲ_０及びＤＧ_０は、周期的に極性の異なる信号を反転させながら出力するように制御され、更に、ドレイン信号ＤＲ_０とＤＧ_０とは同じタイミングで互いに異なる極性の出力を行うように制御されている。

図５は、クロック信号ＣＬＫ１、スイッチ制御信号ＥＱＷ１１、ＥＱＷ１２及びＥＱＷ１３、並びにドレイン信号ＤＲ_０及びＤＧ_０の動作を表したタイミングチャートである。このチャートに示されるように、まず、クロック信号ＣＬＫ１がＨｉｇｈになると、この動作に追従して、スイッチ制御信号ＥＱＷ１１がアクティブになり、これに伴い、スイッチＳＷ１１が開状態となり、アンプ４１とドレイン信号ＤＲ_０が電気的に切り離される。この後時間Ｔｄ１経過後に、スイッチ制御信号ＥＱＷ１２がアクティブになると、スイッチＳＷ１２が開状態となり、アンプ４２とドレイン信号ＤＧ_０が電気的に切り離される。更に時間Ｔｄ２経過後にスイッチ制御信号ＥＱＷ１３がアクティブになると、スイッチＳＷ１３が閉状態となり、ドレイン信号ＤＲ_０とＤＧ_０とが導通する。ドレイン信号ＤＲ_０とＤＧ_０とが導通すると、ドレイン信号ＤＲ_０の正（負）の極性とドレイン信号ＤＧ_０の負（正）の極性とが打ち消しあい、互いに基準電位Ｖｃｏｍに近づく。Ｔｓ時間経過すると、スイッチ制御信号ＥＱＷ１３は、ネガティブとなり、ドレイン信号ＤＲ_０とＤＧ_０とが電気的に切り離される。

この後時間Ｔｄ２経過後に、スイッチ制御信号ＥＱＷ１２がネガティブになると、スイッチＳＷ１２が閉状態となり、アンプ４２とドレイン信号ＤＧ_０が電気的に接続され、ドレイン信号ＤＧ_０は正（負）極性の電圧が印加される。更に時間Ｔｄ１経過後にスイッチ制御信号ＥＱＷ１１がネガティブになると、スイッチＳＷ１１が閉状態となり、アンプ４１とドレイン信号ＤＲ_０が電気的に接続され、ドレイン信号ＤＲ_０は負（正）極性の電圧が印加される。以降、水平同期の周期（１Ｈ）で同様の動作が繰り返される。

図６は、図３の第２駆動部３２によるドレイン信号ＤＲ_５１２及びＤＧ_５１２の制御を説明するための図である。第２駆動部３２の構成は、第１駆動部３１と同様に、透明電極Ｒに印加するためのドレイン信号ＤＲ_５１２を出力するＤＲ_５１２用回路６３と、透明電極Ｇに印加するためのドレイン信号ＤＧ_５１２を出力するＤＧ_５１２用回路６４と、ドレイン信号ＤＲ_５１２及びＤＧ_５１２を導通させるためのスイッチＳＷ２３とを備え、ＤＲ_５１２用回路６３及びＤＧ_５１２用回路６４は、それぞれ、アンプ４３及び４４と、これらのアンプ４３及び４４とドレイン信号ＤＲ_５１２及びＤＧ_５１２とをそれぞれ電気的に切り離すためのスイッチＳＷ２１及びＳＷ２２と、を有している。それぞれのスイッチＳＷ２１、ＳＷ２２及びＳＷ２３は、入力クロック信号ＣＬＫ２により制御されるスイッチ制御信号ＥＱＷ２１、ＥＱＷ２２及びＥＱＷ２３により開閉動作を行う。各信号は、入力クロック信号ＣＬＫ２のタイミングが、入力クロック信号ＣＬＫ１と異なる他は、図５のタイミングチャートと同様に動作する。

図７には、クロック信号ＣＬＫ１が入力された第１駆動部３１による出力であるドレイン信号Ｄ_０〜Ｄ_５１１と、クロック信号ＣＬＫ２が入力された第２駆動部３２による出力であるドレイン信号Ｄ_５１２〜Ｄ_１０２３とのタイミングが示されている。なお、この図７のタイミングチャートでは、ドレイン信号の極性については考慮されていない。図に示されるように、入力クロック信号ＣＬＫ２のタイミングは、入力クロック信号ＣＬＫ１から時間ＴＤ遅れており、このため、チャージシェアリングのタイミング、すなわち、ＳＷ１３及びＳＷ２３の導通（閉）のタイミングも時間ＴＤだけずれ、ドレイン信号Ｄ_０〜Ｄ_５１１の電位、及びドレイン信号Ｄ_５１２〜Ｄ_１０２３の電位が基準電位Ｖｃｏｍに移動するタイミングも時間ＴＤだけ異なることとなる。つまり、図７のＡのタイミングで、第１駆動部３１により制御される領域２１でチャージシェアリングが行われた後（図８斜線部分）、Ｂのタイミングで第２駆動部３２により制御される領域２２でチャージシェアリングが行われる（図９斜線部分）。これにより、ＴＦＴアレイ基板２０の全面で同時にチャージシェアリングが行われるときよりも、発生するＥＭＩを低減させることができる。

上述のチャージシェアリング駆動の概要では、ＴＦＴアレイ基板２０を領域２１及び２２の２つに分割することとしたが、図１０に示すように、領域１２１〜１２４の４つに分割することとしてもよい。この場合には、図に示されるように、クロック信号ＣＬＫ１及びＣＬＫ２をそれぞれ分岐させ、領域１２１〜１２４のドレイン信号Ｄを制御する第１駆動部１３１〜第４駆動部１３４に、それぞれを交互に入力させることにより、同時に発生するＥＭＩを分散させ、全体のＥＭＩの低減を図ることができる。

また、ＴＦＴアレイ基板２０を分割する領域の分割数が４つよりも増えた場合にも、同様にＥＭＩの低減を図ることができる。

図１１には、更に分割数を増やし、クロック信号ＣＬＫ１及びＣＬＫ２の両方が入力される、統合された駆動部２３１を用いたソース・ドライバ部１２、液晶パネル及びゲート・ドライバ部が概略的に示されている。駆動部２３１は、図１２に示すように、隣接する２ライン（２つの信号線）を分割された１つの領域にして、ＴＦＴアレイ基板２０を分割している。図１２に示されるように、ドレイン信号ＤＲ_０、ＤＧ_０、ＤＢ_０、ＤＲ_１、ＤＧ_１及びＤＢ_１は、それぞれＤＲ_０用回路２１１、ＤＧ_０用回路２１２、ＤＢ_０用回路２１３、ＤＲ_１用回路２１４、ＤＧ_１用回路２１５及びＤＢ_１用回路２１６に接続され、ドレイン信号ＤＲ_０及びＤＧ_０を導通させるスイッチＳＷ２２１、ドレイン信号ＤＢ_０及びＤＲ_１を導通させるスイッチＳＷ２２２、ドレイン信号ＤＧ_１及びＤＢ_１を導通させるスイッチＳＷ２２３が接続されている。即ち、図１２において、ドレイン信号ＤＲ_０の出力信号線とドレイン信号ＤＧ_０の出力信号線がペアを形成し、１つの領域を成す。さらにその隣のドレイン信号ＤＢ_０の出力信号線とドレイン信号ＤＲ_１の出力信号線がペアを形成し、１つの領域を成す。また、駆動部２３１は、隣接する２ラインのペア毎に形成される複数の単位駆動部（例えば、ＤＲ_０用回路２１１、ＤＧ_０用回路２１２、スイッチＳＷ２２１から成る）に分割される。

図１２の構成においても、図１０と同様に、入力クロック信号ＣＬＫ１及びＣＬＫ２をそれぞれ分岐させ、隣接する２ラインのペア毎に形成される複数の単位駆動部に、入力クロック信号ＣＬＫ１及びＣＬＫ２をそれぞれ交互に入力させることにより、同時に発生するＥＭＩを分散させ、全体のＥＭＩの低減を図ることができる。

ＴＦＴアレイ基板２０を分割する領域を、隣接する２ラインのペアから成る最小単位にしたことにより、図１２に示す構成では、発生するノイズ、即ちＥＭＩが小さい段階で、隣接する各領域でＥＭＩを相殺できるため、表示装置全体のＥＭＩ低減効果をより顕著に得ることができる。

尚、図１１に示すソース・ドライバ部１２が複数のドライバＩＣから形成される場合、図１２に示す構成において、上述の単位駆動部は、各ドライバＩＣ内に複数形成される。

以下、本発明の第二の実施形態を、図１３を参照しつつ説明する。

第二の実施形態に係る液晶表示装置は、第一の実施形態に係る図１１の駆動部２３１の内部構成が異なる他は、同様の構成であるため、説明を省略する。図１３は、第一の実施形態の駆動部２３１に対応する駆動部３３１の内部構成について概略的に示す図である。図１３に示されるように、ドレイン信号ＤＲ_０、ＤＧ_０、ＤＢ_０、ＤＲ_１及びＤＧ_１は、それぞれＤＲ_０用回路３１１、ＤＧ_０用回路３１２、ＤＢ_０用回路３１３、ＤＲ_１用回路３１４及びＤＧ_１用回路３１５に接続されると共に、それぞれスイッチＳＷ３２１、スイッチＳＷ３２２、スイッチＳＷ３２３、スイッチＳＷ３２４及びスイッチＳＷ３２５を介して、共通線ＣＬに接続されている。即ち、第一の実施形態の図１２においては、一つの領域毎に隣接する２ラインのペアを同電位にする、つまり、チャージシェアリング駆動をするスイッチＳＷ２２１〜ＳＷ２２３が形成されているが、図１３に示す構成においては、１ライン毎にチャージシェアリング駆動をするスイッチＳＷ３２１〜ＳＷ３２５が形成されている。また、入力クロック信号ＣＬＫ１或いはＣＬＫ２によりスイッチＳＷ３２１〜ＳＷ３２５を制御するスイッチ制御信号も、１ライン毎に形成されている。よって、駆動部３３１は、１ライン毎に形成される複数の単位駆動部（例えば、ＤＲ_０用回路３１１、スイッチＳＷ３２１から成る）に分割される。

また、スイッチＳＷ３２１〜ＳＷ３２５の各々は、共通線ＣＬと接続されているため、図１３においては、共通線ＣＬを介して全ラインをチャージシェアリングすることができる。共通線ＣＬには、所定の電位が印加されていることが望ましい。例えば、共通線ＣＬに基準電位Ｖｃｏｍを印加してもよい。また、例えば、共通線ＣＬを、コンデンサを介して接地電位に接続してもよい。

クロックタイミングが異なる入力クロック信号ＣＬＫ１とＣＬＫ２とは、隣接する２ラインのペア毎に、それぞれ交互に上述の単位駆動部へ入力される。即ち、入力クロック信号ＣＬＫ１が、ドレイン信号ＤＲ_０の単位駆動部とドレイン信号ＤＧ_０の単位駆動部とに入力され、入力クロック信号ＣＬＫ１とはクロックタイミングが異なる入力クロック信号ＣＬＫ２が、ドレイン信号ＤＢ_０の単位駆動部とドレイン信号ＤＲ_１の単位駆動部とに入力される。以降も、順次隣接する２ラインのペア毎に、交互に入力クロック信号ＣＬＫ１とＣＬＫ２とが入力される。

図１３に示す構成においても、クロックタイミングが異なる入力クロック信号ＣＬＫ１及びＣＬＫ２をそれぞれ交互に入力させることにより、同時に発生するＥＭＩを分散させ、全体のＥＭＩの低減を図ることができる。

以下、本発明の第三の実施形態を、図１４を参照しつつ説明する。

第三の実施形態に係る液晶表示装置は、第一の実施形態に係る図１１の駆動部２３１の内部構成が異なる他は、同様の構成であり、説明を省略する。図１４は、第一の実施形態の駆動部２３１に対応する駆動部４３１の内部構成について概略的に示す図である。図１４に示されるように、ドレイン信号ＤＲ_０、ＤＧ_０、ＤＢ_０及びＤＲ_１は、それぞれＤＲ_０用回路４１１、ＤＧ_０用回路４１２、ＤＢ_０用回路４１３及びＤＲ_１用回路４１４に接続されると共に、それぞれスイッチＳＷ４２１、スイッチＳＷ４２２、スイッチＳＷ４２３及びスイッチＳＷ４２４を介して、共通線ＣＬに接続されている。また、駆動部４３１は、１ライン毎に形成される複数の単位駆動部（例えば、ＤＲ_０用回路４１１、スイッチＳＷ４２１から成る）に分割される。ここで、図１４に示す構成においては、入力クロック信号ＣＬＫ１とＣＬＫ２とは、１ライン毎に交互に上述の単位駆動部へ入力されている点が図１３と異なっている。即ち、ドレイン信号ＤＲ_０の単位駆動部には入力クロック信号ＣＬＫ１が入力され、隣のドレイン信号ＤＧ_０の単位駆動部には入力クロック信号ＣＬＫ２が入力され、更に隣のドレイン信号ＤＢ_０の単位駆動部には入力クロック信号ＣＬＫ１が入力される。以降も、順次１ライン毎に、交互に入力クロック信号ＣＬＫ１とＣＬＫ２とが入力される。

図１４に示す構成においても、クロックタイミングが異なる入力クロック信号ＣＬＫ１及びＣＬＫ２をそれぞれ交互に入力させることにより、同時に発生するＥＭＩを分散させ、全体のＥＭＩの低減を図ることができる。

図１４に示す構成は、特に、隣接する２ライン（２つの信号線）毎に、基準電位より高い電位の信号と基準電位より低い電位の信号とが入れ替わる（反転する）駆動方式の場合において有効である。即ち、入力クロック信号ＣＬＫ１が単位駆動部に入力されるドレイン信号（ＤＲ_０、ＤＢ_０、ＤＧ_１・・・）は信号線の電位の極性が交互に反転している。同様に、入力クロック信号ＣＬＫ２が単位駆動部に入力されるドレイン信号（ＤＧ_０、ＤＲ_１、ＤＢ_１・・・）は信号線の電位の極性が交互に反転している。尚、図１２、図１３と同様に、隣接する１ライン毎に、基準電位より高い電位の信号と基準電位より低い電位の信号とが入れ替わる（反転する）駆動方式の場合においても、図１４に示す構成はＥＭＩの低減の効果を有する。

以上説明したように、本発明に係るドライバ回路では、電荷を蓄積することのできるセルの配列への電荷供給を制御し、第１回路（２１１、３１１、４１１）において、ドレイン信号線と、このドレイン信号線とは異なる電位を有する信号線とが、クロック信号ＣＬＫ１のタイミングに制御されて導通するとともに、これに遅れて、第４回路（２１４、３１４、４１４）において、ドレイン信号線と、このドレイン信号線とは異なる電位を有する信号線とが、クロック信号ＣＬＫ２のタイミングに制御されて導通する。したがって、本発明に係るドライバ回路は、導通（チャージシェアリング動作）の際に発生するＥＭＩのタイミングを分散し、その影響を低減することができる。

なお、上述の第一から第三の実施形態では、基準電位Ｖｃｏｍを一定とした駆動方式としたが、基準電位Ｖｃｏｍを交流とした場合のチャージシェアリングにも用いることができる。

また、上述の第一から第三の実施形態では、チャージする極性の反転駆動方式がドット反転駆動方式、フレーム反転駆動方式、水平ライン反転駆動方式、及び垂直反転駆動方式の場合、或いはその他の反転駆動方式の場合にも用いることができる。

また、上述の第一から第三の実施形態では、ＴＦＴにより液晶表示を行う表示装置について示したが、本発明は、チャージシェアリング機能を有するＴＦＤ（Thin Film Diode）やＭＩＭ（Metal Insulated Metal）等その他の方式により表示を行う液晶表示装置についても用いることができる。

以上説明したように、本発明は、電荷を蓄積することのできるセルの配列とセルの配列への電荷供給を制御するドライバ回路とを有する表示装置へ適用することができる。

１０ 液晶表示装置、１１ 液晶パネル、１２ ソース・ドライバ部、１３ ゲート・ドライバ部、１４ 表示制御回路、１５ 電源回路、２０ ＴＦＴアレイ基板、２１〜２２ 領域、３１ 第１駆動部、３２ 第２駆動部、３５ 第１クロック生成部、３６ 第２クロック生成部、４１〜４４ アンプ、６１ ＤＲ_０用回路、６２ ＤＧ_０用回路、６３ ＤＲ_５１２用回路、６４ ＤＧ_５１２用回路、１２１〜１２４ 領域、１３１ 第１駆動部、１３２ 第２駆動部、１３３ 第３駆動部、１３４ 第４駆動部、２１１ ＤＲ_０用回路、２１２ ＤＧ_０用回路、２１３ ＤＢ_０用回路、２１４ ＤＲ_１用回路、２１５ ＤＧ_１用回路、２１６ ＤＢ_１用回路、２３１，３３１，４３１ 駆動部、３１１ ＤＲ_０用回路、３１２ ＤＧ_０用回路、３１３ ＤＢ_０用回路、３１４ ＤＲ_１用回路、３１５ ＤＧ_１用回路、４１１ ＤＲ_０用回路、４１２ ＤＧ_０用回路、４１３ ＤＢ_０用回路、４１４ ＤＲ_１用回路、ＣＬＫ１，ＣＬＫ２ クロック信号、Ｄ ドレイン信号、Ｇ ゲート信号、ＳＷ１１〜ＳＷ１３ スイッチ、ＳＷ２１〜ＳＷ２３ スイッチ、ＳＷ２２１〜ＳＷ２２３ スイッチ、ＳＷ３２１〜ＳＷ３２５ スイッチ、ＳＷ４２１〜ＳＷ４２４ スイッチ、ＥＱＷ１１〜ＥＱＷ１３ スイッチ制御信号、ＥＱＷ２１〜ＥＱＷ２３ スイッチ制御信号、ＣＬ 共通線。

Claims (8)

1. 電荷を蓄積することのできるセルの配列と、前記セルの配列への電荷供給を制御するドライバ回路とを有する表示装置であって、前記ドライバ回路は、
   前記配列内の異なる複数のセルに電荷を供給するための、順次隣接する第１出力信号線、第２出力信号線、第３出力信号線及び第４出力信号線がそれぞれ接続された第１回路、第２回路、第３回路及び第４回路と、
   前記第１出力信号線とは異なる電位を有する信号線と前記第１出力信号線とを導通させる第１先行導通手段と、
   前記先行導通手段による導通の後に、前記第４出力信号線とは異なる電位を有する信号線と前記第４出力信号線とを導通させる第１後続導通手段と、を備え、
   前記第１出力信号線、前記第２出力信号線、前記第３出力信号線及び前記第４出力信号線には、基準電位より高い電位である正極性の電圧、又は低い電位である負極性の電圧が印加され、
   前記第３出力信号線には、前記第１出力信号線と同じ極性の電圧が印加され、
   前記第２出力信号線及び前記第４出力信号線には、前記第１出力信号線とは異なる極性の電圧が印加される、ことを特徴とする表示装置。
2. 前記第１出力信号線とは異なる電位を有する信号線は、前記第２出力信号線であり、前記第１先行導通手段は、前記第１出力信号線と前記第２出力信号線とを導通させ、
   前記第４出力信号線とは異なる電位を有する信号線は、前記第３出力信号線であり、前記第１後続導通手段は、前記第４出力信号線と前記第３出力信号線とを導通させる、ことを特徴とする請求項１に記載の表示装置。
3. 前記第２出力信号線に接続され、前記第１先行導通手段と同一のタイミングで導通する第２先行導通手段と、
   前記第３出力信号線に接続され、前記第１後続導通手段と同一のタイミングで導通する第２後続導通手段と、を更に備え、
   前記第１出力信号線とは異なる電位を有する信号線、及び前記第４出力信号線とは異なる電位を有する信号線は、同一の信号線である共通線であり、
   前記第２先行導通手段及び前記第２後続導通手段は、それぞれ前記第２出力信号線及び前記第３出力信号線と、前記共通線とを導通させる、ことを特徴とする請求項１に記載の表示装置。
4. 前記第３出力信号線に接続され、前記第１先行導通手段と同一のタイミングで導通する第２先行導通手段と、
   前記第２出力信号線に接続され、前記第１後続導通手段と同一のタイミングで導通する第２後続導通手段と、を更に備え、
   前記第１出力信号線とは異なる電位を有する信号線、及び前記第４出力信号線とは異なる電位を有する信号線は、同一の信号線である共通線であり、
   前記第２先行導通手段及び前記第２後続導通手段は、それぞれ前記第３出力信号線及び前記第２出力信号線と、前記共通線とを導通させる、ことを特徴とする請求項１に記載の表示装置。
5. 電荷を蓄積することのできるセルの配列と、前記セルの配列への電荷供給を制御するドライバ回路とを有する表示装置であって、
   前記ドライバ回路は、前記配列内の、それぞれ異なる複数のセルに電荷を供給するための出力信号を出力する第１回路、第２回路、第３回路及び第４回路とを有し、
   前記出力信号は、基準電位より高い電位である正極性の電圧、又は低い電位である負極性の電圧であり、
   前記第１回路は、前記出力信号が印加される第１出力信号線を１つ有し、
   前記第２回路は、前記第１出力信号線に印加される出力信号とは、極性が異なる出力信号が印加される第２出力信号線を１つ有し、
   前記第３回路は、前記第１出力信号線に印加される出力信号とは、極性が同じ出力信号が印加される第３出力信号線を１つ有し、
   前記第４回路は、前記第１出力信号線に印加される出力信号とは、極性が異なる出力信号が印加される第４出力信号線を１つ有し、
   前記ドライバ回路は、前記第１出力信号線の電位と前記第２出力信号線の電位とを導通させる先行導通手段と、
   前記先行導通手段による導通の後に、前記第３出力信号線の電位と前記第４出力信号線の電位とを導通させる後続導通手段とを備え、
   前記第１出力信号線と前記第２出力信号線と前記第３出力信号線と前記第４出力信号線とは、この順序で、順次隣接していることを特徴とする表示装置。
6. 前記第１回路から前記第４回路の各々は、前記第１出力信号線から前記第４出力信号線の何れか１本に接続されているスイッチを有し、
   前記スイッチの全ては、１本の共通線に接続されており、
   前記先行導通手段による導通及び前記後続導通手段による導通は、前記共通線を介する導通であることを特徴とする請求項５に記載の表示装置。
7. 電荷を蓄積することのできるセルの配列と、前記セルの配列への電荷供給を制御するドライバ回路とを有する表示装置であって、
   前記ドライバ回路は、前記配列内の、それぞれ異なる複数のセルに電荷を供給するための出力信号を出力する第１回路、第２回路、第３回路及び第４回路とを有し、
   前記出力信号は、基準電位より高い電位である正極性の電圧、又は低い電位である負極性の電圧であり、
   前記第１回路は、前記出力信号が印加される第１出力信号線を１つと、前記第１出力信号線に接続される第１スイッチとを有し、
   前記第２回路は、前記第１出力信号線に印加される出力信号とは、極性が同じ出力信号が印加される第２出力信号線を１つと、前記第２出力信号線に接続される第２スイッチとを有し、
   前記第３回路は、前記第１出力信号線に印加される出力信号とは、極性が異なる出力信号が印加される第３出力信号線を１つと、前記第３出力信号線に接続される第３スイッチとを有し、
   前記第４回路は、前記第１出力信号線に印加される出力信号とは、極性が異なる出力信号が印加される第４出力信号線を１つと、前記第４出力信号線に接続される第４スイッチとを有し、
   前記第１スイッチから前記第４スイッチの全ては、１本の共通線に接続され、
   前記ドライバ回路は、前記第１出力信号線の電位と前記第３出力信号線の電位とを、前記共通線を介して導通させる先行導通手段と、
   前記先行導通手段による導通の後に、前記第２出力信号線の電位と前記第４出力信号線の電位とを、前記共通線を介して導通させる後続導通手段とを備え、
   前記第１出力信号線と前記第２出力信号線と前記第３出力信号線と前記第４出力信号線とは、この順序で、順次隣接していることを特徴とする表示装置。
8. 前記ドライバ回路は、
   前記先行導通手段の導通するタイミングを制御するクロック信号を生成する先行クロック信号生成手段と、
   前記先行クロック信号生成手段が生成するクロック信号とは、周期が同一で位相が異なるクロック信号であり、前記後続導通手段の導通するタイミングを制御するクロック信号を生成する後続クロック信号生成手段と、を更に備えることを特徴とする請求項１から請求項７のいずれか一項に記載の表示装置。

Images