JP2012010461A - 統合ユニット、変成器、制御装置 - Google Patents

Abstract

【課題】プロセスバス経由で設定を変更できる変電機器制御システムを提供する。
【解決手段】本発明の一態様に係る変電機器制御システムは、変電所に設置された変電機器本体の主回路の交流電気量を抽出し、この抽出した交流電気量に応じた波形信号を生成する変成器と、生成された波形信号のうち低周波帯域を通過させるローパスフィルタ、およびローパスフィルタからの波形信号をデジタル変換するＡ／Ｄ変換器を有し、デジタル変換された波形信号を送信する統合ユニットと、統合ユニットとプロセスバスを介して接続され、統合ユニットから送信される波形信号に基づいて、変電機器本体の状態を監視および制御する監視制御装置と、統合ユニットが有するローパスフィルタの設定を変更する設定データを、プロセスバスを介して送信するサーバと、を具備する。
【選択図】図１

Description

この発明は、変電機器から抽出した電流値や電圧値等のデータをデジタル化してプロセスバスを介して送信する変電機器制御システムに関する。

従来の変電機器制御システムでは、変電機器主回路の電流または電圧を、変電機器本体に取り付けた変成器（計器用変流器（ＣＴ）または計器用変圧器（ＶＴ））で計測に適した電流または電圧に変換した後、保護制御装置で前記電流または電圧の波形（以下、波形信号）を計測していた。しかし、従来の変電機器制御システムでは、波形信号毎に電気ケーブルを変電機器本体から保護制御装置へ接続する必要があった。

一方、近年の通信およびデジタル制御技術の発展に伴い、プロセスバスを適用した変電機器制御システムが提案されている（特許文献１参照）。この変電機器制御システムでは、変電機器の近くに統合ユニット（Merging Unit）を配置し、複数の変成器から入力される波形信号を一旦この統合ユニットに入力する。

統合ユニットは、複数の変成器からの波形信号をデジタル化して統合し、プロセスバスと呼ばれるシリアル通信を経由して上位保護制御装置等（ＩＥＤ：Intelligent Electronic Device）に対して送信する。波形信号をデジタル化して、プロセスバスを介して送信することで、電気ケーブル類の削減、変成器の２次側負担の軽減および保護制御システムの標準化等が達成できる。

特許第３９０７９９８号

プロセスバスを適用した変電機器制御システムでは、上述のシリアル通信の規格を標準化することで、統合ユニットとＩＥＤの製造者が異なっていても相互の通信が可能となっている。一方、変電所で使用される変電機器の種類（変圧器、送電線等）やＩＥＤの種類（保護装置、制御装置等）およびその配置や要求される性能・特性は、変電所によりさまざまである。このため、統合ユニットの設定も変電所により異なる場合がある。

上記の設定には、例えば、変成器から出力される波形信号のサンプリング速度、入力可能な波形信号の最大値（フルスケール）および波形信号をデジタル変換する際に発生するエイリアシングを防止するために必要なアナログローパスフィルタ（ＬＰＦ）のフィルタ特性などが含まれる。

これら特性の組合せ毎に異なる統合ユニットのハードウェアを用意することは、統合ユニットの種類が非常に多くなり標準化の観点から合理的とは言えない。また、変電機器の配置構成は増設などにより変化することが考えられる。このため、統合ユニットの設定は現地（変電所）にて容易に変更可能であることが望ましい。しかし、現在、統合ユニットの設定を変更する点については規定がない。
本発明はかかる従来の課題を解決するためになされたものであり、プロセスバス経由で設定を変更できる変電機器制御システムを提供することを目的とする。

本発明の一実施形態に係る変電機器制御システムは、変電所に設置された変電機器本体の主回路の交流電気量を抽出し、この抽出した交流電気量に応じた波形信号を生成する変成器と、生成された波形信号のうち低周波帯域を通過させるローパスフィルタ、およびローパスフィルタからの波形信号をデジタル変換するＡ／Ｄ変換器を有し、デジタル変換された波形信号を送信する統合ユニットと、統合ユニットとプロセスバスを介して接続され、統合ユニットから送信される波形信号に基づいて、変電機器本体の状態を監視および制御する監視制御装置と、統合ユニットが有するローパスフィルタの設定を変更する設定データを、プロセスバスを介して送信するサーバと、を具備する。

本発明によれば、プロセスバス経由で設定を変更できる変電機器制御システムを提供できる。

第１の実施形態に係る変電機器制御システムの構成を示す図である。 第１の実施形態に係る設定データの一例を示す図である。 第２の実施形態に係る変電機器制御システムの構成を示す図である。 第３の実施形態に係る変電機器制御システムの構成を示す図である。

以下、図面を参照して、本発明の実施形態を詳細に説明する。
（第１の実施形態）
図１は、第１の実施形態に係る変電機器制御システム１の構成を示す図である。第１の実施形態に係る変電機器制御システム１は、変成器１０、統合ユニット２０、ＩＥＤ３０、サーバ４０、プロセスバス５０を具備する。この第１の実施形態に係る変電機器制御システム１は、複数の統合ユニット２０とＩＥＤ３０とがプロセスバス５０を介して接続された構成を有する。なお、図１中の２点鎖線は、後述する設定データの流れを示している。

変成器１０は、変電機器本体（図示せず）に取り付けられる。変成器１０は、変電機器本体の主回路を流れる交流電流を抽出し、計測に適した電流および電圧に変換する。変成器１０には、電子化変流器（電子化ＣＴ）１０１、電子化計器用変圧器（電子化ＶＴ）１０２、従来型の変流器（ＣＴ）１０３、従来型の計器用変圧器（ＶＴ）１０４などの種類がある。なお、図１では記載を省略しているが、３相交流に対応するため、変成器１０が具備する電子化ＣＴ１０１、電子化ＶＴ１０２、ＣＴ１０３、ＶＴ１０４は、それぞれ複数の電圧または電流を入力できる。

電子化ＣＴ１０１としては、ロゴスキーコイル単体、あるいはロゴスキーコイルと電子回路とを組み合わせた装置の他、ファラデー素子等の光学素子を利用した光ＣＴを使用できる。また電子化ＶＴ１０２としては、分圧器単体、または分圧器と電子回路とを組み合わせた装置の他、ポッケルス素子等の光学素子を利用した光ＶＴを使用できる。ＣＴ１０３、ＣＶ１０４としては、鉄心にコイルを巻回し電磁誘導により電流または電圧を変成する装置が使用できる。

統合ユニット２０は、変成器１０の近傍に配置される。統合ユニット２０には、変電機器本体に配置された複数の変成器２１から電流または電圧の波形（以下、波形信号）が入力される。統合ユニット２０は、これら複数の波形信号を統合してプロセスバス５０を介してＩＥＤ３０へ送信する。なお、この第１の実施形態では、変成器１０から入力される信号波形はアナログ信号である場合について説明する。

統合ユニット２０は、入力変換器２０１ａ，２０１ｂ、ＬＰＦ（Low Pass Filter）２０２ａないし２０２ｄ、マルチプレクサ（ＭＵＸ）２０３、Ａ／Ｄ（Analog/Digital）変換器２０４、制御部２０５、メモリ２０６、通信ポート２０７を具備する。

入力変換器２０１ａは、ＣＴ１０３からの電流信号（例えば定格電流５Ａ、１Ａといった電子回路にとっては大きな電流）を、電子回路に取扱い容易な電流レベル（例えば数ｍＡ）に変換してＬＰＦ２０２ｃへ入力する。同様に入力変換器２０１ｂは、ＶＴ１０４からの電圧信号（例えば定格電圧６３．５Ｖといった電子回路にとっては高い電圧）を、電子回路に取扱い容易な電圧レベル（例えば数Ｖ）に変換してＬＰＦ２０２ｄへ入力する。なお、電子化ＣＴ１０１，電子化ＶＴ１０２からの波形信号は直接ＬＰＦ２０２ａ，２０２ｂへ入力される。

ＬＰＦ２０２ａないし２０２ｄは、変成器１０から入力される波形信号を後段のＡ／Ｄ変換器２０４でデジタル変換する際に発生するエイリアシングを防止するために設けられたアナログローパスフィルタである。ＬＰＦ２０２ａないし２０２ｄは、それぞれ電子化ＣＴ１０１、電子化ＶＴ１０２、ＣＴ１０３、ＣＶ１０４から入力される波形信号のうち低周波数帯域を通過させる。ＬＰＦ２０２ａないし２０２ｄは、プログラマブルアンプまたはアナログＦＰＧＡ（Field Programmable Gate Array）で構成されており、ゲインおよびフィルタ特性を変更できる。

ＬＰＦ２０２ａないし２０２ｄの各出力は、マルチプレクサ２０３へ入力される。マルチプレクサ２０３は、制御部２０５から入力されるタイミング信号に基づいて、ＬＰＦ２０２ａないし２０２ｄから入力される波形信号を順次切り替えてＡ／Ｄ変換器２０４に入力する。Ａ／Ｄ変換器２０４は、マルチプレクサ２０３より入力される波形信号をアナログからデジタルへ変換する。Ａ／Ｄ変換器２０４は、デジタル変換した波形信号を制御部２０５へ入力する。

制御部２０５は、クロック周波数を生成するクロック生成部２０５ａを内部に具備する。制御部２０５は、クロック生成回路２０５ａのクロック周波数に基づいて、マルチプレクサ２０３へ切換のタイミングを指示する。また、制御部２０５は、クロック生成回路２０５ａのクロック周波数に基づいて、Ａ／Ｄ変換器２０４における波形信号のサンプリングのタイミングを指示する。

制御部２０５は、後述するサーバ４０から送信される設定データに基づいて、ＬＰＦ２０２ａないし２０２ｄのゲインおよびフィルタ特性（カットオフ周波数）を変更する。また、制御部２０５は、後述するサーバ４０から送信される設定データに基づいて、クロック生成回路２０５ａのクロック周波数を変更する。制御部２０５は、Ａ／Ｄ変換器２０４から入力されるデジタル変換された波形信号を通信ポート２０７、プロセスバス５０を介してＩＥＤ３０へ送信する。

メモリ２０６には、動作コードやプログラム等のデータが記憶されている。統合ユニット２０が具備する制御部が、メモリ２０６に記憶されているデータを読み込むことにより、上述した制御部２０５の機能が実現される。通信ポート２０７は、入力される波形信号を、プロセスバス５０を介してＩＥＤ３０へ送信する。クロック生成回路２０５ａは、クロック信号を生成して制御部２０５へ入力する。

なお、統合ユニット２０は、変成器１０の近傍に配置されるため、変成器１０から統合ユニット２０までの電気ケーブルの配線長さが短く抑えられる。したがって、変成器１０の２次側負担のうち、電気ケーブルのインピーダンスに起因する負担を小さくすることができる。このことは、変成器の誤差仕様を変更せずに変成器本体の外形・質量を小さくできることに結びつき、変電機器制御システムの合理化に寄与する。

ＩＥＤ３０は、統合ユニット２０から送信される波形信号に基づいて、変電機器本体の状態を認識（監視）する。ＩＥＤ３０は、変電機器本体の状態に応じて変電機器本体を制御する。

ＩＥＤ３０は、通信ポート３０１、通信ポート３０２、制御部３０３を具備する。
通信ポート３０１は、プロセスバス５０を介して統合ユニット２０から送信される波形信号を受信する。また、通信ポート３０１は、通信ポート３０２が受信する設定データを、プロセスバス５０を介して統合ユニット２０へ送信する。なお、設定データについては、図２を参照して後述する。

通信ポート３０２は、サーバ４０から送信される設定データを受信する。サーバ４０は、統合ユニット２０が具備するＬＰＦ２０２ａないし２０２ｄの設定を変更するための設定データをＩＥＤ３０へ送信する。

制御部３０３は、通信ポート３０１と通信ポート３０２との間で、波形信号や設定データ等を受け渡しする。なお、制御部３０３の機能は、図示しないメモリ２０６に記憶されているデータを読み込むことにより実現される。

図２は、設定データの一例を示す図である。設定データは、ＸＭＬ形式で記述される。
設定データには、以下の情報が含まれている。
１．クロック生成回路２０５ａのクロック周波数。
２．ＬＰＦ２０２ａないし２０２ｄのゲインおよびフィルタ特性（カットオフ周波数）。
３．Ａ／Ｄ変換器２０４の１サイクル当りのサンプリング数。
４．統合ユニット内に用意しているデジタルフィルタのいずれを使用するかを決める関数番号。
５．入力番号１〜８に割り当てる入力種別（電流／電圧）、定格値およびフルスケール。

なお、上記設定データは統合ユニットおよびＩＥＤの製造業者に公開されており、異なる製造者間での相互運用性を確保できる。

制御部２０５は、図２に示す設定データに基づいて、クロック生成回路２０５ａのクロック周波数を変更する。その結果、マルチプレクサ２０３の切換えタイミング、Ａ／Ｄ変換器２０４のサンプリングタイミングが変更される。また、制御部２０５は、図２に示す設定データに基づいて、ＬＰＦ２０２ａないし２０２ｄのゲインおよびフィルタ特性（カットオフ周波数）を変更する。

以上のように、この第１の実施形態に係る変電機器制御システム１では、サーバ４０から設定データを、プロセスバス５０を経由して統合ユニット２０に送信する。このため、統合ユニット２０の設定を容易に変更することが可能となる。従って、変電機器制御システム１の標準化および運用を合理化できる。

（第２の実施形態）
図３は、第２の実施形態に係る変電機器制御システム２の構成を示す図である。第２の実施形態に係る変電機器制御システム２は、変成器１０、統合ユニット２０Ａ、ＩＥＤ３０、サーバ４０、プロセスバス５０を具備する。この第２の実施形態に係る変電機器制御システム２も、変電機器制御システム１と同様に、複数の統合ユニット２０ＡとＩＥＤ３０とがプロセスバス５０を介して接続された構成を有する。以下、変電機器制御システム２が具備する各構成について説明するが、図１で説明した構成と同一の構成については、同一の符号を付して重複した説明を省略する。

この第２の実施形態に係る変電機器制御システム２が具備する統合ユニット２０Ａは、入力変換器２０１ａ，２０１ｂ、ＬＰＦ２０２ａないし２０２ｄ、変調器２０８ａないし２０８ｄ、ＤＦ（Digital Filter）２０９ａないし２０９ｄ、制御部２０５、メモリ２０６、通信ポート２０７を具備する。

ＬＰＦ２０２ａないし２０２ｄは、１次フィルタである。ＬＰＦ２０２ａないし２０２ｄは、それぞれ電子化ＣＴ１０１、電子化ＶＴ１０２、ＣＴ１０３、ＣＶ１０４から入力される波形信号のうち低周波数帯域を通過させる。Δ−Σ変調器２０８ａないし２０８ｄは、それぞれＬＰＦ２０２ａないし２０２ｄから入力される波形信号をアナログ信号からデジタル信号へと変換する。

ＤＦ２０９ａないし２０９ｄは、それぞれΔ−Σ変調器２０８ａないし２０８ｄから入力されるデジタル変換後の波形信号の量子化雑音を除去する。ＤＦ２０９ａないし２０９ｄは、デジタルＦＰＧＡで構成されている。ＤＦ２０９ａないし２０９ｄは、それぞれ異なる数種類のデジタルフィルタを備えており、制御部２０５からの指示によりデジタルフィルタを変更することができる。なお、ＤＦ２０９ａないし２０９ｄは、デシメーションフィルタを含む。また、ＤＦ２０９ａないし２０９ｄは、デジタルＦＰＧＡ以外の方法で実現してもよい。

制御部２０５は、サーバ４０から送信される設定データに基づいて、ＤＦ２０９ａないし２０９ｄで使用するデジタルフィルタの種類を変更する。

以上のように、第２の実施形態に係る変電機器制御システムでは、サーバ４０から設定データを、プロセスバス５０を経由して統合ユニット２０Ａに送信する。このため、統合ユニット２０Ａが具備するＤＦ２０９ａないし２０９ｄの設定（デジタルフィルタの種類）を容易に変更できる。その他の効果は、第１の実施形態と同様である。

（第３の実施形態）
図４は、第３の実施形態に係る変電機器制御システムの構成を示す図である。第３の実施形態に係る変電機器制御システム３は、変成器１０Ａ、統合ユニット２０Ｂ、ＩＥＤ３０、サーバ４０、プロセスバス５０を具備する。この第３の実施形態に係る変電機器制御システム３も、変電機器制御システム１と同様に、複数の統合ユニット２０ＢとＩＥＤ３０とがプロセスバス５０を介して接続された構成を有する。以下、変電機器制御システム２が具備する各構成について説明するが、図１で説明した構成と同一の構成については、同一の符号を付して重複した説明を省略する。

変成器１０Ａは、変電機器本体（図示せず）に取り付けられる。変成器１０Ａは、変電機器本体の大電流および高電圧を計測に適した電流および電圧に変換する。変成器１０Ａには、電子化ＣＴ１０１Ａ、電子化ＶＴ１０２Ａなどの種類がある。なお、図１では記載を省略しているが、３相交流に対応するため、変成器１０が具備する電子化ＣＴ１０１Ａ、電子化ＶＴ１０２Ａは、それぞれ複数の電圧または電流を入力できる。

電子化ＣＴ１０１Ａは、それぞれＬＰＦ１０１ａ、Ａ／Ｄ変換器１０１ｂ、通信ポート１０１ｃを具備する。ＬＰＦ１０１ａは、波形信号を後段のＡ／Ｄ変換器１０１ｂでデジタル変換する際に発生するエイリアシングを防止するために設けられたアナログローパスフィルタである。ＬＰＦ１０１ａは、波形信号のうち低周波数帯域を通過させる。ＬＰＦ１０１ａは、プログラマブルアンプまたはアナログＦＰＧＡ（Field Programmable Gate Array）で構成されており、ゲインおよびフィルタ特性を変更できる。このゲインおよびフィルタ特性は、プロセスバス５０および統合ユニット２０Ｂを介して、サーバ４０から送信される設定データに基づいて変更される。

Ａ／Ｄ変換器１０１ｂは、ＬＰＦ１０１ａより入力される波形信号をアナログからデジタルへ変換する。通信ポート１０１ｃは、デジタル変換された波形信号を統合ユニット２０Ｂへ送信する。

電子化ＶＴ１０２Ａは、ＬＰＦ１０２ａ、Ａ／Ｄ変換器１０２ｂ、通信ポート１０２ｃを具備する。なお、ＬＰＦ１０２ａ、Ａ／Ｄ変換器１０２ｂ、通信ポート１０２ｃは、それぞれＬＰＦ１０１ａ、Ａ／Ｄ変換器１０１ｂ、通信ポート１０１ｃに対応し、同一の構成であるため重複した説明を省略する。

統合ユニット２０Ｂは、制御部２０５Ａ、メモリ２０６、通信ポート２０７，２１０，２１１を具備する。通信ポート２１０は、電子化ＣＴ１０１Ａが具備する通信ポート１０１ｃと通信する。具体的には、通信ポート２１０は、通信ポート１０１ｃから送信される波形信号を受信し、プロセスバス５０を介してサーバ４０から送信される設定データを通信ポート１０１ｃへ送信する。

通信ポート２１１は、電子化ＣＴ１０２Ａが具備する通信ポート１０２ｃと通信する。具体的には、通信ポート２１１は、通信ポート１０２ｃから送信される波形信号を受信し、プロセスバス５０を介してサーバ４０から送信される設定データを通信ポート１０２ｃへ送信する。

以上のように、第３の実施形態に係る変電機器制御システム３は、プログラマブルアンプまたはアナログＦＰＧＡで構成されたＬＰＦ１０１ａ，１０２ａを変成器１０Ａに具備し、サーバ４０から送信される設定データに基づいて、ＬＰＦ１０１ａ，１０２ａの設定を変更できる。その他の効果は、第１の実施形態と同様である。

（その他の実施形態）
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、第１から第３の実施形態では、サーバ４０を、ＩＥＤ３０を介してプロセスバス５０へ接続していたが、サーバ４０を直接プロセスバス５０へ接続するようにしてもよい。また、ＩＥＤ３０にモニタ、キーボード、マウス等の表示デバイスと入力デバイスを備え、ユーザが、設定データを設定するようにしてもよい。

１から３…変電機器制御システム、１０…変成器、２０…統合ユニット、３０…ＩＥＤ、４０…サーバ、５０…プロセスバス、１０１…電子化ＣＴ、１０２…電子化ＶＴ、１０３…ＣＴ、１０４…ＣＶ、２０１…入力変換器、２０２…ＬＰＦ、２０３…マルチプレクサ、２０４…Ａ／Ｄ変換器、２０５，３０３…制御部、２０６…メモリ、２０７，２１０，２１１，３０１，３０２…通信ポート、２０８…Δ−Σ変調器、２０９…ＤＦ（Digital Filter）。

本発明の実施形態に係る統合ユニットは、変電機器本体の主回路の電気量を計測する複数の変成器からそれぞれ入力される複数の波形信号をデジタル変換し、変電機器本体の監視又は制御を行う制御装置に送信するデジタル信号を生成する送信信号生成部と、前記送信信号生成部により生成されたデジタル信号を、プロセスバスを介して前記制御装置に送信する通信ポートと、前記送信信号生成部の設定を行う制御部を有し、前記通信ポートは、前記プロセスバスを介して送信される設定データを受信し、前記制御部は、前記通信ポートにより受信された前記設定データに基づいて前記送信信号生成部の設定を行う。

ＬＰＦ２０２ａないし２０２ｄの各出力は、マルチプレクサ２０３へ入力される。マルチプレクサ２０３は、制御部２０５から入力されるタイミング信号に基づいて、ＬＰＦ２０２ａないし２０２ｄから入力される波形信号を順次切り替えてＡ／Ｄ変換器２０４に入力する。Ａ／Ｄ変換器２０４は、マルチプレクサ２０３より入力される波形信号をアナログからデジタルへ変換する。Ａ／Ｄ変換器２０４は、デジタル変換したデジタル信号を制御部２０５へ入力する。

制御部２０５は、後述するサーバ４０から送信される設定データに基づいて、ＬＰＦ２０２ａないし２０２ｄのゲインおよびフィルタ特性（カットオフ周波数）を変更する。また、制御部２０５は、後述するサーバ４０から送信される設定データに基づいて、クロック生成回路２０５ａのクロック周波数を変更する。制御部２０５は、Ａ／Ｄ変換器２０４から入力されるデジタル変換されたデジタル信号を通信ポート２０７、プロセスバス５０を介してＩＥＤ３０へ送信する。

メモリ２０６には、動作コードやプログラム等のデータが記憶されている。統合ユニット２０が具備する制御部が、メモリ２０６に記憶されているデータを読み込むことにより、上述した制御部２０５の機能が実現される。通信ポート２０７は、入力されるデジタル信号を、プロセスバス５０を介してＩＥＤ３０へ送信する。クロック生成回路２０５ａは、クロック信号を生成して制御部２０５へ入力する。

ＩＥＤ３０は、統合ユニット２０から送信されるデジタル信号に基づいて、変電機器本体の状態を認識（監視）する。ＩＥＤ３０は、変電機器本体の状態に応じて変電機器本体を制御する。

ＩＥＤ３０は、通信ポート３０１、通信ポート３０２、制御部３０３を具備する。
通信ポート３０１は、プロセスバス５０を介して統合ユニット２０から送信されるデジタル信号を受信する。また、通信ポート３０１は、通信ポート３０２が受信する設定データを、プロセスバス５０を介して統合ユニット２０へ送信する。なお、設定データについては、図２を参照して後述する。

制御部３０３は、通信ポート３０１と通信ポート３０２との間で、デジタル信号や設定データ等を受け渡しする。なお、制御部３０３の機能は、図示しないメモリ２０６に記憶されているデータを読み込むことにより実現される。

ＤＦ２０９ａないし２０９ｄは、それぞれΔ−Σ変調器２０８ａないし２０８ｄから入力されるデジタル信号の量子化雑音を除去する。ＤＦ２０９ａないし２０９ｄは、デジタルＦＰＧＡで構成されている。ＤＦ２０９ａないし２０９ｄは、それぞれ異なる数種類のデジタルフィルタを備えており、制御部２０５からの指示によりデジタルフィルタを変更することができる。なお、ＤＦ２０９ａないし２０９ｄは、デシメーションフィルタを含む。また、ＤＦ２０９ａないし２０９ｄは、デジタルＦＰＧＡ以外の方法で実現してもよい。

Ａ／Ｄ変換器１０１ｂは、ＬＰＦ１０１ａより入力される波形信号をアナログからデジタルへ変換する。通信ポート１０１ｃは、デジタル変換されたデジタル信号を統合ユニット２０Ｂへ送信する。

統合ユニット２０Ｂは、制御部２０５Ａ、メモリ２０６、通信ポート２０７，２１０，２１１を具備する。通信ポート２１０は、電子化ＣＴ１０１Ａが具備する通信ポート１０１ｃと通信する。具体的には、通信ポート２１０は、通信ポート１０１ｃから送信されるデジタル信号を受信し、プロセスバス５０を介してサーバ４０から送信される設定データを通信ポート１０１ｃへ送信する。

通信ポート２１１は、電子化ＣＴ１０２Ａが具備する通信ポート１０２ｃと通信する。具体的には、通信ポート２１１は、通信ポート１０２ｃから送信されるデジタル信号を受信し、プロセスバス５０を介してサーバ４０から送信される設定データを通信ポート１０２ｃへ送信する。

Claims (4)

1. 変電所に設置された変電機器本体の主回路の交流電気量を抽出し、前記抽出した交流電気量に応じた波形信号を生成する変成器と、
   前記生成された波形信号のうち低周波帯域を通過させるローパスフィルタ、および前記ローパスフィルタからの波形信号をデジタル変換するＡ／Ｄ変換器を有し、前記デジタル変換された波形信号を送信する統合ユニットと、
   前記統合ユニットとプロセスバスを介して接続され、前記統合ユニットから送信される波形信号に基づいて、前記変電機器本体の状態を監視および制御する監視制御装置と、
   前記統合ユニットが有するローパスフィルタの設定を変更する設定データを、前記プロセスバスを介して送信するサーバと、
   を具備することを特徴とする変電機器制御システム。
2. 前記ローパスフィルタは、ＦＰＧＡで構成されていることを特徴とする請求項１に記載の変電機器制御システム。
3. 前記監視制御装置は、
   前記設定データを入力するための入力手段を有し、この入力された設定データを、前記プロセスバスを介して前記統合ユニットへ送信することを特徴とする請求項１または請求項２に記載の変電機器制御システム。
4. 前記ローパスフィルタを前記変成器に具備したことを特徴とする請求項１ないし３のいずれか１項に記載の変電機器制御システム。

Images