JP2012099720A - スピントロニクス装置及び論理演算素子 - Google Patents

Abstract

【課題】 電流−スピン流変換効率が高く、高強度のスピン流が得られるスピントロニクス装置を提供する。
【解決手段】 互いに平行に対向する第１端面及び第２端面を有し、電子と正孔とが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなるスピン流生成領域３０と、第１端面にオーミック接続し、電子をスピン流生成領域３０に注入する第１主電極２０と、第２端面にオーミック接続し、正孔をスピン流生成領域３０に注入する第２主電極４０とを備える。第１端面に垂直な面に直交する方向の外部磁場にもとづく正常ホール効果に、磁場誘起磁化もしくは自発磁化にもとづく異常ホール効果が加わることによって、電子と正孔とを同一方向に輸送されるように偏向して、電子と正孔の電荷を互いに相殺し、スピン流生成領域３０における異常ホール効果によってスピン流を得る。
【選択図】 図１

Description

本発明は、スピン流を用いたスピントロニクス装置、及びこのスピントロニクス装置を用いた論理演算素子に関する。

電子のスピンは、スピノール空間において「上向き」又は「下向き」の２つの値のみをもつ。多くの個別のスピンは、すべて上向き又は下向きになり、材料が磁性をもつ原因になる。近年、電子のスピンの特性を活用して生まれるスピン依存伝導現象の理解が進み、電子がもっている電荷を活用した半導体装置に代わり、電子スピンの性質を積極的に利用したスピントロニクス装置の開発が急速に進んでいる（特許文献１参照。）。従来の半導体装置の特性が電荷の通路又は格納によって決まるのに対して、スピントロニクス装置はそれに付属するスピンの量子力学特性によって決まる。特に、情報を大容量で高速に処理することができるスピントロニクス装置などが開発のターゲットとなっている。又、最近では、漏れ磁場や熱・エネルギー損失の問題を低減できることから、伝導電子スピンと局在電子スピンの間に働くスピントルクを利用するスピントロニクス装置が注目され、外部磁場を用いない磁化方向制御技術が確立されつつある。

このスピントロニクス装置の実現の鍵を握る主役として、電荷の流れを伴う「スピン偏極電流」と電荷の流れを伴わない「スピン流」が知られている。金属強磁性体内では、磁化の原因が伝導電子のスピン状態によるため、電流を流すだけでスピン偏極電流が発生する。一方、非磁性体に電流を流しても、スピン軌道相互作用による散乱で、電流に対して垂直方向にスピン流が生成する現象が「スピンホール効果」として知られており、強磁性体を使わない新しいスピン流の生成手法として、近年、非常に注目されている（非特許文献１参照。）。ここで、スピン流とは、磁気モーメントの輸送現象のうち、個別粒子の移動は伴うが電荷の輸送を伴わないものを指す。

導体に電流を流して磁場をかけると、伝導電子は磁場に対して垂直方向のローレンツ力を受け、運動方向が曲げられる。この現象は正常ホール効果とよばれ、電子工学の様々なセンサーに応用されてきた。スピンホール効果は、粒子にもともと備わっている角運動量（スピン）と軌道運動との相対論的相互作用に由来して起きる。スピンホール効果は、古典的なホール効果と対をなす現象であり、試料に電場をかけると、こうしたスピン磁気モーメントをもつ粒子の軌道が電場に垂直な方向に曲げられる。例えば、白金（Ｐｔ）や金（Ａｕ）などの貴金属中を流れる電流には１／２スピンの電子と−１／２スピンの電子の割合がそれぞれ５０％ずつ含まれているが、スピン軌道相互作用によって散乱されるとき、１／２スピンの電子と−１／２スピンの電子が互いに反対方向に散乱され、互いに対向して蓄積されることを利用する。１／２スピンと−１／２スピンの電子が、一定距離を隔てて互いに対向して蓄積される結果、スピンホール効果によって、流している電流方向に対して垂直方向に、電荷輸送のない純粋なスピン流が生成する。

電荷の輸送としての電流は、キャリアの散乱体への衝突によってエネルギー散逸を受ける。これに対し、スピン流は電子の不純物やフォノンとの衝突の際に散乱を受けにくいため、スピン拡散長は平均自由行程よりかなり長いので弾道輸送（バリスティック輸送）も比較的容易になる。しかも、スピン流の舞台は、磁性体である必要はなく、非磁性の金属でも半導体でもよいので各種電子デバイスへの応用が可能である。しかしながら、スピン軌道相互作用はクーロン相互作用のような電気的相互作用よりも２桁以上弱いため、散乱確率が小さくなるので、従来のスピンホール効果による電流−スピン流変換効率が低い。そのため、従来のスピンホール効果によっては、高強度のスピン流が得られにくく、又スピン流が持続できる長さも数１００ｎｍ程度以下に限られるという不都合があった。

特開２００３−１８８３９０号公報

Ｌ．ヴィラ（Vila）等,「白金線中のホール効果の考察（Evolution of the Spin Hall Effect in Pt Nanowires）：サイズ及び温度の効果（Size and Temperature Effects)」，フィジカル・レビュー・レターズ（Phys. Rev. Lett.)，第９９巻、 ｐ．２２６６０４ （２００７年）

本発明は、電流−スピン流変換効率が高く、高強度のスピン流が得られるスピントロニクス装置、及びこのスピントロニクス装置を用いた論理演算素子を提供することを目的とする。

上記目的を達成するために、本発明の第１の態様は、(a)互いに平行に対向する第１端面及び第２端面を有し、第１導電型キャリアと第２導電型キャリアとが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなるスピン流生成領域と、(b)第１端面にオーミック接続し、第１導電型キャリアをスピン流生成領域に注入する第１主電極と、(c)第２端面にオーミック接続し、第２導電型キャリアをスピン流生成領域に注入する第２主電極とを備えるスピントロニクス装置であることを要旨とする。この第１の態様に係るスピントロニクス装置では、第１端面に垂直な面に直交する方向の外部磁場にもとづく正常ホール効果に、磁場誘起磁化もしくは自発磁化にもとづく異常ホール効果が加わることによって、第１導電型キャリアと第２導電型キャリアとを同一方向に輸送されるように偏向して、第１導電型キャリアと第２導電型キャリアの電荷を互いに相殺し、スピン流生成領域にスピン流を得ることを特徴とする。

本発明の第２の態様は、(a)互いに平行に対向する第１端面及び第２端面を有し、第１導電型キャリアと第２導電型キャリアとが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなるスピン流生成領域と、(b)第１端面にオーミック接続し、第１導電型キャリアをスピン流生成領域に注入する第１主電極と、(c)第２端面にオーミック接続し、第２導電型キャリアをスピン流生成領域に注入する第２主電極と、(d)第１端面に直交するスピン流生成領域の出力側面に設けられた、強磁性体からなる領域を含む検出電極とを備える論理演算素子であることを要旨とする。この第２の態様に係る論理演算素子では、第１端面に垂直な面に直交する方向の外部磁場にもとづく正常ホール効果に、磁場誘起磁化もしくは自発磁化にもとづく異常ホール効果が加わることによって、第１導電型キャリアと第２導電型キャリアとを共に出力側面に向かう方向に輸送されるように偏向して、第１導電型キャリアと第２導電型キャリアの電荷を互いに相殺し、検出電極の磁化の方向を入力信号、第１主電極と検出電極との間の抵抗を出力信号とすることを特徴とする。

本発明の第３の態様は、(a)互いに平行に対向する第１端面及び第２端面を有し、第１導電型キャリアと第２導電型キャリアとが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなるスピン流生成領域と、(b)第１端面にオーミック接続し、第１導電型キャリアをスピン流生成領域に注入する第１主電極と、(c)第２端面にオーミック接続し、第２導電型キャリアをスピン流生成領域に注入する第２主電極と、(d)第１端面に直交するスピン流生成領域の出力側面に設けられた、強磁性体からなる領域を含む検出電極とを備える論理演算素子であることを要旨とする。この第３の態様に係る論理演算素子では、第１端面に垂直な面に直交する方向の外部磁場にもとづく正常ホール効果に、磁場誘起磁化もしくは自発磁化にもとづく異常ホール効果が加わることによって、第１導電型キャリアと第２導電型キャリアとを共に出力側面に向かう方向に輸送されるように偏向して、第１導電型キャリアと第２導電型キャリアの電荷を互いに相殺し、外部磁場の方向を第１の入力信号、第２主電極の磁化の方向を第２の入力信号、第１主電極と第２主電極との間の抵抗を出力信号とすることを特徴とする。

本発明によれば、電流−スピン流変換効率が高く、高強度のスピン流が得られるスピントロニクス装置、及びこのスピントロニクス装置を用いた論理演算素子を提供できる。

本発明の第１の実施の形態に係るスピントロニクス装置の構成を説明する模式図である。 本発明の第１の実施の形態に係るスピントロニクス装置を論理演算素子（ＮＯＴ）として用いる場合の真理値表である。 本発明の第１の実施の形態に係るスピントロニクス装置の原理を説明するために、ホール抵抗の外部磁場依存性を示す図である。 本発明の第１の実施の形態に係るスピントロニクス装置のスピン流生成領域として用いる両極性伝導特性をもつ強磁性体の候補としてのＧｄ薄膜を、水素雰囲気処理した後のＸ線回折を示す図である。 Ｇｄ薄膜の水素化前後の、７７Ｋにおけるホール抵抗の磁場依存性を示す図である。 図６（ａ）は、７７ＫにおけるＧｄ薄膜の水素処理前後の磁化の磁場依存性の測定結果であり、図６（ｂ）は、３００ＫにおけるＧｄ薄膜の水素処理前後の磁化の磁場依存性の測定結果である。 水素処理前のＧｄ薄膜のホール抵抗の外部磁場依存性を示す図である。 水素処理後のＧｄ薄膜のホール抵抗の外部磁場依存性を示す図である。 本発明の第１の実施の形態に係るスピントロニクス装置のスピン流生成領域として用いる両極性伝導特性をもつ強磁性体の候補としてのニッケル・マンガン・アンチモン(Ｎｉ_1.15Ｍｎ_0.85Ｓｂ）のホール抵抗の外部磁場μ_oＨ/温度依存性を示す図である。 本発明の第１の実施の形態に係るスピントロニクス装置のスピン流生成領域として用いる両極性伝導特性をもつ強磁性体の候補としての酸化クロム(ＣｒＯ_２)のホール抵抗の外部磁場μ_oＨ依存性を示す図である。 本発明の第２の実施の形態に係るスピントロニクス装置の構成を説明する模式図である。 本発明の第３の実施の形態に係るスピントロニクス装置の構成を説明する模式図である。 本発明の第３の実施の形態に係るスピントロニクス装置を論理演算素子（ＸＯＲ）として用いる場合の真理値表である。 本発明の第４の実施の形態に係るスピン・メモリのメモリユニットを説明する模式図である。 本発明の第４の実施の形態に係るスピン・メモリの動作を説明する模式図である。 本発明の第４の実施の形態に係るスピン・メモリのセルアレイの一部を説明する平面図である。 本発明の第５の実施の形態に係る高強度のスピン流を発生可能なスピントロニクス装置の構成を説明する模式図である。

次に、図面を参照して、本発明の第１〜第５の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。例えば、図１，図１１，図１２、図１４及び図１７等において、スピン流生成領域３０の各図の縦方向に測られる厚さ（第１端面と第２端面との間の距離）は、便宜上誇張した大きさで図示されており、現実の厚さはスピン拡散長を考慮すると図示よりも薄い方が好ましいトポロジーがあり得るので、厚みと平面寸法との関係は現実のものとは異なり得ることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

又、以下に示す第１〜第５の実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。

（第１の実施の形態：ＮＯＴ）
本発明の第１の実施の形態に係るスピントロニクス装置は、図１に示すように、第１導電型キャリアと第２導電型キャリア（電子と正孔）とが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなる直方体状のスピン流生成領域３０、スピン流生成領域３０の端面（第１端面）にオーミック接合された第１主電極２０、第１端面に平行に対向する端面（第２端面）にオーミック接合された第２主電極４０、第１端面及び第２端面と直交する側面（出力側面）の中央部に金属学的に接合された強磁性体からなる領域を含む検出電極５０を有するスピン流変換素子１０と、スピン流変換素子１０の第１主電極２０と第２主電極４０との間に直流のバイアス電圧を印加する直流電源６とを備える。本発明において「ホール係数がゼロ」とは、ホール係数Ｒ_Ｈが、１．５×１０^‐11ｍ³／Ｃ以下の小さな値であり、実質的に「ホール係数がゼロ」が見なせればよい。

第１の実施の形態に係るスピントロニクス装置は、第１主電極２０の電位を示すノードＮ１と、検出電極５０の電位を示すノードＮ２との間に図示を省略した電圧計等の電位測定手段を更に備えており、電位測定手段が測定する電圧の変化により、スピン流変換素子１０の電流−スピン流変換したスピン流を検出する。即ち、第１主電極２０と検出電極５０との間の抵抗値の変化を検出して、スピン流生成領域３０で電流−スピン流変換したスピン流の有無を検出する。

図１に示すように、強磁性の両極性伝導金属からなるスピン流生成領域３０に，バイアス電流（Ｙ方向）と外部磁場（Ｚ方向）を印加すると、定常状態では正常ホール効果によってＸ方向とＺ方向に電流は流れず、Ｚ方向に電場も発生しないので、抵抗率テンソルのｘｙ成分としてホール抵抗ρ_xｙ（＝−ρ_ｙx）は、Ｚ方向の外部磁場Ｂ及び磁化Ｍを用いて、

ρ_xｙ＝Ｒ_oＢ＋Ｒ_sμ_oＭ ……（１）

で表すことができる。ここで、Ｒ_oは正常ホール係数であり、（１）式の右辺第１項がローレンツ力にもとづく正常ホール効果を示し、Ｒ_sは異常ホール係数で、μ_oは真空中の透磁率であり、右辺第２項が、スピン−軌道相互作用やスピンカイラリティ等による異常ホール効果を示す。正常ホール効果によるホール抵抗ρ_ｘｙの外部磁場Ｂ依存性を図３（ａ）に、異常ホール効果によるホール抵抗ρ_ｘｙの外部磁場Ｂ依存性を図３（ｂ）に示す。図３（ｃ）には、（１）式で示される正常ホール効果成分と異常ホール効果成分との和が示されている。

フェルミ面の曲率において正値と負値の領域がほぼ均等に分布し、曲率の平均値がゼロであれば、磁場に垂直な面内で互いに逆方向に注入された第１導電型キャリア及び第２導電型キャリア（電子及び正孔）は、電子濃度Ｎ_e＝正孔濃度Ｎ_h、且つ電子移動度μ_e＝正孔移動度μ_hとなるので、ローレンツ力の働く方向（Ｘ方向）に運ばれる総電荷量は電子と正孔によって相殺される。即ちフェルミ面の曲率の平均値が実質的にゼロであれば、正常ホール係数が実質的にゼロとなり、正常ホール効果におけるホール電圧が消失する。このため、正孔及び電子がホール電場から受ける力がなくなり、ローレンツ力との釣り合いがなくなる。よって、磁場に垂直な面内で互いに逆方向に注入された正孔及び電子が共にローレンツ力の働く方向（Ｘ方向）に偏向され、ローレンツ力の働く方向（Ｘ方向）への電荷の流れは０となる。このとき、電子スピンと正孔スピンの符号が同じならば、Ｘ方向にスピン流が発生する。

しかし、（１）式で示すように、スピン流生成領域３０では、正常ホール効果成分の他に異常ホール効果成分が加わり、キャリアはスピン−軌道相互作用等によって、量子論的確率にもとづいてスピンの符号（±１／２）に依存して＋Ｘと−Ｘ方向の両方に偏向する。このとき、スピン流生成領域３０が強磁性体であり磁化をもつ場合には、スピン偏極度に依存してどちらかのスピンの方がより多く＋Ｘ方向に偏向する。スピン流生成領域３０がさらに両極性の場合には、電子スピンの他に正孔スピンが発生する。このとき、電子スピンと正孔スピンが共に＋Ｘ方向に偏向するようなスピン−軌道相互作用特性をもつ場合には、＋Ｘ方向に運ぶ総電荷量は電子と正孔によって相殺され、異常ホール係数が実質的にゼロとなり、ホール電圧が消失する。さらに、電子スピンと正孔スピンが共に同じ符号をもつスピン構造をもつとき、Ｘ方向にスピン流が発生する。

このように、両極性の導電性強磁性体のホール効果では、(i)正常ホール係数と異常ホール係数が共にゼロになり、(ii) 電子スピンと正孔スピンが共に＋Ｘ方向に偏向するようなスピン−軌道相互作用特性をもち, (iii)電子スピンと正孔スピンが同じ符号をもつようなスピン構造をもつことによって横方向（＋Ｘ方向）に電荷輸送はないもののスピン輸送が行われる、スピン流を発生させることが可能である。上記の条件が揃えば、スピン流生成領域３０を構成する強磁性体は金属（縮退系）でもよいし、半導体（非縮体系）でもよいので、異種材料へのスピン流注入効率を悪くしている電気抵抗率の不整合の問題に対して利点がある。このような導電性強磁性体中のスピン流は磁場が印加できる領域ならばどこでも発生するものであるから、スピン拡散長が１００ｎｍ以下と短いものの、スピン偏極度が高く、ハーフメタルの場合は最大１００％とに及ぶという特徴をもつ。

上記の三つの条件は理想的な場合であって、これらの条件が満たされているときに最も大きい強度のスピン流が得られる。しかし、これらの条件が全て満たされなくても、スピン流を横方向（＋Ｘ方向）に生成することが実質的に可能である。横方向の電流ゼロ状態は、横回路を開放にする境界条件によって自動的に達成されるので、正常及び異常ホール係数が共にゼロでなくてもよい。ただし、両極性は必須条件である。単極性では回路開放状態のとき、キャリアは横方向に偏向できないからである。正常ホール係数が有限の値をもつことは電子スピンと正孔スピンの符号に関する条件（iii)を緩和する。なぜならば、正常ホール係数がゼロでないとき電子数密度と正孔数密度が等しくないので、互いに反対符号の電子スピンと正孔スピンが同じ方向に偏向しても、正味のスピン流が残るからである。

スピン流生成領域３０としての両極性伝導特性をもつ強磁性体としては、ガドリニウム(Ｇｄ)、Ｇｄの水素処理膜、酸化クロム(ＣｒＯ_２)、ニッケル・マンガン・アンチモン(ＮｉＭｎＳｂ）等が好適である。図４は、Ｇｄ薄膜を水素雰囲気処理した後のＸ線回折を示す。Ｇｄの水素処理膜は[１１１]方向に配向した立方晶ＧｄＨ₂相が８０％、[００１]方向に配向した六方晶Ｇｄ相が約２０％の共晶の可能性が高い。図５に示すように、Ｇｄ薄膜の水素化によってホール抵抗が約１０分の１になると共に，強磁性的振る舞いが明確になることが分かる。図６（ａ）は、７７ＫにおけるＧｄ薄膜の水素処理前後の磁化の磁場依存性の測定結果であり、図６（ｂ）は、３００ＫにおけるＧｄ薄膜の水素処理前後の磁化の磁場依存性の測定結果である。磁化は水素処理によって約３分の１に減少するが、ホール抵抗は約１０分の１まで減少するという特徴をもつ。

厚さ３００ｎｍのＧｄ薄膜に対してほぼ垂直に外部磁場Ｂ（Ｔ）を印加し、超伝導磁束量子干渉計（ＳＱＵＩＤ）による実験値を磁化Ｍ（単位体積あたりの磁気モーメント）として用い、（１）式のホール抵抗ρ_xｙの測定値を再現するように正常ホール係数Ｒ_oと異常ホール係数Ｒ_sを決定した解析結果を、図７及び図８に示す。図７は、水素処理前のＧｄ薄膜のホール抵抗ρ_xｙの外部磁場Ｂ（Ｔ）依存性を示す。図７（ａ）に示すように、３００Ｋでは正常ホール係数Ｒ_oは負値（−１．０×１０―⁹ｍ³／Ｃ）図７（ｂ）に示すように、７７Ｋでは正常ホール係数Ｒ_oは正値（２．０×１０−¹⁰ ｍ³／Ｃ）になる。したがって、水素処理前のＧｄ薄膜の正常ホール係数Ｒ_oは、７７Ｋと３００Ｋの間でゼロ値をとる。このことは、Ｇｄが両極性伝導であることを意味し、Ｇｄが両極伝導特性をもつ強磁性体であることが確認できる。

図８は、のＧｄの水素処理膜のホール抵抗ρ_xｙの外部磁場Ｂ（Ｔ）依存性を示す。図８（ａ）に示すように、３００Ｋでは正常ホール係数Ｒ_oは負値（−５．０×１０‐¹¹ｍ³／Ｃ）であるが、図８（ｂ）に示すように、７７Ｋでは正常ホール係数Ｒ_oは正値（９．５×１０−¹¹ｍ³／Ｃ）になる。したがって、Ｇｄの水素処理膜の正常ホール係数Ｒ_oは、７７Ｋと３００Ｋの間でゼロ値をとる。このことは、Ｇｄの水素処理膜が両極性伝導であることを意味し、Ｇｄの水素処理膜が両極伝導特性をもつ強磁性体であることが確認できる。このようにＧｄ及びその水素処理膜では、７７Ｋと３００Ｋの間で確実に正常ホール係数ゼロ条件を満たすことができる。

一方、異常ホール係数Ｒ_sについては、Ｇｄでは−４．４×１０^−８ｍ³／Ｃであるが（図７(a)）、水素処理後は、−４．１×１０⁻⁹ｍ³／Ｃのように約１０分の１に減少する（図7(b)）。このことは、水素処理工程が異常ホール係数ゼロ化に有効であることを意味する。

図７及び図８に示すとおり、Ｇｄ薄膜及びその水素処理膜共に、膜面に対して垂直方向に磁場を印加する場合は保持力が小さく軟磁性的振る舞いを示し、ゼロ磁場下では、磁化Ｍがほぼゼロである。したがって、スピン流を発生させるには、外部磁場Ｂが必要である。しかし、今後、結晶軸方向に対する磁場方向を制御するなど保持力を大きくする方法が見い出さられば、無磁場でも自発磁化による異常ホール効果を利用することによって、スピン流を生成できると期待できる。

図９は、スピン流生成領域３０としての両極性伝導特性をもつ強磁性体の他の例として、Ｎｉ_1.15Ｍｎ_0.85Ｓｂのホール抵抗ρ_xｙの外部磁場μ_oＨ/Ｔ依存性を示す。Ｎｉ_1.15Ｍｎ_0.85Ｓｂのキュリー温度は７２８Ｋであるが、図９は厚さ８０ｎｍのＮｉ_1.15Ｍｎ_0.85Ｓｂの、５０Ｋ，６０Ｋ，７０Ｋ，８０Ｋ，９０Ｋ，１００Ｋ，１１０Ｋ，１３０Ｋ，１５０Ｋ，２００Ｋ，２５０Ｋ，２９０Ｋのホール抵抗ρ_xｙを示す（図９中の挿入図は、厚さ５ｎｍのＮｉ_1.15Ｍｎ_0.85Ｓｂの、４．２Ｋ，１００Ｋ，１５０Ｋ，１７５Ｋ，２００Ｋ，２５０Ｋ，３００Ｋのホール抵抗ρ_xｙを示す。）。ホール抵抗ρ_xｙが５０Ｋと２９０Ｋの間でゼロ値をとるので、Ｎｉ_1.15Ｍｎ_0.85Ｓｂが両極性伝導であることが分かり、Ｎｉ_1.15Ｍｎ_0.85Ｓｂが両極伝導特性をもつ強磁性体であることが確認できる。

図１０は、スピン流生成領域３０としての両極性伝導特性をもつ強磁性体の他の例として、ＣｒＯ_２のホール抵抗ρ_Hの外部磁場μ_oＨ依存性を示す。ＣｒＯ_２のキュリー温度は３９５Ｋであるが、図１０では１０Ｋ〜１００Ｋまでのホール抵抗ρ_Hを示す。ホール抵抗ρ_Hが１０Ｋと１００Ｋの間でゼロ値をとるので、ＣｒＯ_２が両極性伝導であることが分かる。ＣｒＯ_２のスピン編極度は約９０％であることが知られている。

図１においては、スピン流生成領域３０は、第１主電極２０、スピン流生成領域３０、第２主電極４０及び検出電極５０がなす平面に垂直な方向（Ｚ方向）に磁場Ｂ_Ｈが印加されているが、検出電極５０は、磁場Ｂ_Ｈに対して平行又は反平行（Ｚ方向又は−Ｚ方向）検出電極５０は、比抵抗が１．０×１０^‐6Ωｍ以下とすることが好ましく、検出電極５０を構成する強磁性体として、例えばＣｏ_xＦｅ_yＮｉ_z（ｘ＝０．２〜０．７，ｙ＝０．２〜０．４，ｚ＝０．１〜０．２）のようなコバルト・鉄・ニッケル合金等を含む種々の強磁性体が採用可能である。検出電極５０を結晶性の強磁性体とする場合は磁化容易軸となる結晶軸方位をスピン流生成領域３０の側面（出力側面）に対して垂直となるようにそれぞれ選ぶのが好ましい。強磁性体が立方晶系であれば、［１００］，［０１０］，［−１００］，［０−１０］方向が磁化容易軸となる。

図１に示すように、スピン流変換素子１０の第１主電極２０をカソード、第２主電極４０をアノードとして、直流電源６から直流のバイアス電圧を印加すると、第１主電極２０において電子（第１導電型キャリア）がスピン流生成領域３０に注入され、スピン流生成領域３０中を第２主電極４０に向かう方向（−Ｙ方向）に進行する。又、第２主電極４０からは正孔（第２導電型キャリア）がスピン流生成領域３０に注入され、スピン流生成領域３０中を第１主電極２０に向かう方向（Ｙ方向）に進行する。

第１主電極２０から注入された電子（第１導電型キャリア）、第２主電極４０から注入された正孔（第２導電型キャリア）は、スピン流生成領域３０において、それぞれ検出電極５０に向かう方向（Ｘ方向）に作用するローレンツ力を磁場Ｂ_Ｈの下で受けて、検出電極５０に向かう方向（Ｘ方向）に湾曲して進行する。電子と正孔の移動度が等しいときそれぞれに作用するローレンツ力の大きさが等しく、且つ検出電極５０へ向かう正孔と電子の数がほぼ等しい場合、両キャリアが運ぶ総電荷量は０となるが、このとき、電子スピンと正孔スピンの符号が同じならば、＋Ｘ方向にスピン流が発生する。しかし、（１）式で示すように、スピン流生成領域３０では正常ホール効果成分の他に異常ホール効果成分が加わり、キャリアはスピン−軌道相互作用によって、スピンの符号（±１／２）に依存して＋Ｘと−Ｘ方向の両方に偏向する。スピン流生成領域３０が強磁性体であり磁化をもつ場合には、スピン偏極度に依存して、どちらかのスピンの方がより多く＋Ｘ方向に偏向する。スピン流生成領域３０がさらに両極性の場合には、電子スピンの他に正孔スピンが発生するが、電子スピンと正孔スピンが共に＋Ｘ方向に偏向するようなスピン−軌道相互作用特性をもつ場合には、＋Ｘ方向に運ばれる総電荷量は相殺され、異常ホール係数がゼロとなり、ホール電圧が消失する。さらに、電子スピンと正孔スピンが共に同じ符号をもつようなスピン構造をもつとき、正味の横電流＝０の条件で、検出電極５０へ向かうスピン流が発生する。

図２に真理値表を示すように、検出電極５０の磁化Ｍ_Ｃが外部磁場Ｂ_Hに平行（Ｚ方向：上向き）の場合が入力信号＝１と定義し、検出電極５０の磁化Ｍ_Ｃが、外部磁場Ｂ_Hに反平行（−Ｚ方向：下向き）の場合が入力信号＝０と定義すれば（図２において、Ｚ方向の磁化を上向きの矢印、−Ｚ方向を下向きの矢印で示す。）、第１の実施の形態に係るスピン流変換素子１０は、否定（ＮＯＴ）の出力信号を出力するＮＯＴゲートとして用いることが可能である。

検出電極５０の磁化Ｍ_Ｃが、外部磁場Ｂ_Hと同方向（Ｚ方向）にしておけば、スピン流生成領域３０の中央部付近にスピン蓄積は生じず、第１主電極２０、検出電極５０間の抵抗値は変化しない。このとき、ノードＮ１−Ｎ２間の検出電圧Ｖ_２＝Ｖ_UUとする（図２において、Ｚ方向の磁化を上向きの矢印、−Ｚ方向を下向きの矢印で示す。）。一方、検出電極５０の磁化Ｍ_Ｃを、外部磁場Ｂ_Hと逆方向（−Ｚ方向）にすると、スピン流があれば、スピン流生成領域３０の中央部付近にスピン蓄積が生じ、第１主電極２０、検出電極５０間の抵抗値が増加し、このときの検出電圧Ｖ_２＝Ｖ_UD＞Ｖ_UUとなるので、スピン流の有無を判定することができる。よって、図２の真理値表に示すように、入力信号が１の場合、出力電圧Ｖ_２は、スピン流生成領域３０で発生させたスピン流によって、スピン流生成領域３０の中央部付近にスピン蓄積が生じないので、ノードＮ１−Ｎ２間の抵抗値は変化せず、出力電圧Ｖ_２の値がロウレベル（＝０）になる。一方、入力信号が０の場合、出力電圧Ｖ_２は、スピン流生成領域３０で発生させたスピン流によって、スピン流生成領域３０の中央部付近にスピン蓄積が生じるので、ノードＮ１−Ｎ２間の抵抗値が増加し、出力電圧Ｖ_２の値がハイレベル（＝１）になる。

このように、本発明の第１の実施の形態に係る論理演算素子は、ハイレベル（＝１）の入力信号を反転してロウレベル（＝０）の出力信号を出力し、ロウレベル（＝０）の入力信号を反転してハイレベル（＝１）の出力信号を出力するインバータ（ＮＯＴゲート）として動作する。

第１の実施の形態に係る論理演算素子は、入力信号としての磁化の方向を保持することができるため、検出電極５０の磁化Ｍ_Ｃの方向を反転させるまで、検出電極５０に継続して外部磁場を与えずに、一定の出力が可能である。

なお、スピン流生成領域３０の形状は直方体に限定されるものではなく、第１端面と第２端面とが平行で、出力側面が第１端面と第２端面に対し互いに垂直であり、正孔及び電子がローレンツ力によって円弧状に軌道を変更する輸送経路が確保できるトポロジーであれば、第１端面と出力側面との間に凹部や穴部等を有する形状、或いは第２端面と出力側面との間に凹部や穴部等を有する形状等であっても、第１の実施の形態に係るスピントロニクス装置のスピン流生成領域３０として許容され得る。

（第２の実施の形態：ＮＯＴ）
図１に示す第１の実施の形態に係るスピントロニクス装置はバイアス電圧が直流の場合について例示的に説明したが、図１１に示すように２つの検出電極５１ａ，５１ｂをスピン流生成領域３０を挟み込むように配置することによって、バイアス電圧が交流の場合であってもスピン流の検出を行うことが可能である。

即ち、本発明の第２の実施の形態に係るスピントロニクス装置は、図１１に示すように、正孔と電子とが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなる直方体状のスピン流生成領域３０、スピン流生成領域３０の端面にオーミック接合された第１主電極２０、スピン流生成領域３０の第１主電極２０が配置された端面（第１端面）と対向する端面（第２端面）にオーミック接合された第２主電極４０、スピン流生成領域３０の第１主電極２０が配置された端面と直交する一方の側面（第１出力側面）の中央部に金属学的に接合された強磁性体からなる第１の検出電極５１ａ、第１の検出電極５１ａと電気的に短絡され、第１出力側面に対向する他方の側面（第２出力側面）にオーミック接合され、第１の検出電極５１ａと同一の強磁性体からなる第２の検出電極５１ｂを有するスピン流変換素子１１と、スピン流変換素子１１の第１主電極２０と第２主電極４０との間に交流電圧を印加する交流電源７とを備える。

スピン流生成領域３０は、第１主電極２０、スピン流生成領域３０、第２主電極４０、第１の検出電極５１ａ及び第２の検出電極５１ｂがなす平面に垂直な方向（Ｚ方向）に外部磁場Ｂ_Ｈが印加されている。スピン流生成領域３０中に注入された正孔と電子は、外部磁場Ｂ_Ｈと交流電源７からの交流電流によって、第１の検出電極５１ａに向かう方向（−Ｘ方向）に働くローレンツ力、第２の検出電極５１ｂに向かう方向（Ｘ方向）に働くローレンツ力を交互に受け、異常ホール効果によって、どちらかのスピンの方がより多く＋Ｘ方向に偏向するため、正味の横電流＝０の条件で、検出電極５０へ向かうスピン流が発生する。

第２の実施の形態に係るスピントロニクス装置は、第１の実施の形態に係るスピントロニクス装置と同様に、第１の検出電極５１ａ及び第２の検出電極５１ｂは、それぞれ同一方向の磁化Ｍ_Ｃを有しており、磁化Ｍ_Ｃの方向は、制御用磁場によって、外部磁場Ｂ_Hに対して平行又は反平行（Ｚ方向又は−Ｚ方向）に任意（自由）に設定可能である。

第２の実施の形態に係るスピントロニクス装置は、第１主電極２０の電位を示すノードＮ１、第１の検出電極５１ａ及び第２の検出電極５１ｂからそれぞれ引き出され、互いに接合されたノードＮ２は、それぞれロックイン増幅器（ロックインアンプ）９に接続されており、ノードＮ３の電圧をロックインアンプにおける位相検波の参照信号として使用し、ノードＮ１−Ｎ２間の交流電圧の変化をロックイン増幅器９で測定することにより、第１主電極２０と、第１の検出電極５１ａ及び第２の検出電極５１ｂとの間の抵抗値の変化を検出できる。

第１の実施の形態で説明したように、磁化Ｍ_Ｃが、外部磁場Ｂ_Hと平行（Ｚ方向）の場合、スピン流生成領域３０の中央部付近にスピン蓄積は生じず、ノードＮ１−Ｎ２間の抵抗値は変化しない。磁化Ｍ_Ｃが、外部磁場Ｂ_Hと反平行（−Ｚ方向）の場合、スピン流生成領域３０の中央部付近に異常ホール効果によってスピン蓄積が生じ、ノードＮ１−Ｎ２間の抵抗値が増加する。磁化Ｍ_Ｃ、外部磁場Ｂ_Hが互いに平行の場合の検出電圧Ｖ_２＝Ｖ_UU、反平行な場合の検出電圧Ｖ_２＝Ｖ_UDとすると、スピン流生成領域３０中にスピン流が生成される場合はＶ_UU＜Ｖ_UD、スピン流が生成されない場合はＶ_UU＝Ｖ_UDの関係が成り立つ。このことを利用して、スピン流の有無を判定することができる。

なお、スピン流生成領域３０の形状は直方体に限定されるものではなく、第１端面と第２端面とが平行、第１出力側面が第１端面と第２端面に対し互いに垂直、第２出力側面が第１端面と第２端面に対し互いに垂直であり、正孔及び電子がローレンツ力によって円弧状に軌道を変更する輸送経路が確保できるトポロジーであれば、第１端面と第１出力側面との間に凹部や穴部等を有する形状、第２端面と第１出力側面との間に凹部や穴部等を有する形状、第２端面と第２出力側面との間に凹部や穴部等を有する形状、第１端面と第２出力側面との間に凹部や穴部等を有する形状のような、種々の形状が第２の実施の形態に係るスピントロニクス装置のスピン流生成領域３０として許容され得る。

図２に示した真理値表の場合と同様に、検出電極５０の磁化Ｍ_Ｃが外部磁場Ｂ_Hに平行（Ｚ方向：上向き）の場合が入力信号＝１と定義し、検出電極５０の磁化Ｍ_Ｃが、外部磁場Ｂ_Hに反平行（−Ｚ方向：下向き）の場合が入力信号＝０と定義すれば、第２の実施の形態に係るスピン流変換素子１０も否定（ＮＯＴ）の出力信号を出力するＮＯＴゲートとして用いることが可能である。

（第３の実施の形態：ＸＯＲ）
本発明の第３の実施の形態に係る論理演算素子１２は、図１２に示すように、正孔と電子とが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなる直方体状のスピン流生成領域３０と、スピン流生成領域３０の端面にオーミック接合され、電子（第１導電型キャリア）をスピン流生成領域３０に注入する第１主電極２２と、スピン流生成領域３０の第１主電極２２が配置された端面と対向する端面にオーミック接合された第２主電極４０と、スピン流生成領域３０の第１主電極２２が配置された端面と直交する側面の中央部に金属学的に接合された強磁性体からなる領域を含む検出電極５０とを備える。

第３の実施の形態に係る論理演算素子１２は、外部磁場Ｂ_Ｈの方向を第１入力信号Ａ＝０，１、検出電極５０の磁化Ｍ_Ｃの方向を第２入力信号Ｃ＝０，１とし、図１３の真理値表に示されたような排他的論理和（ＸＯＲ）の出力信号を出力するＸＯＲゲートである。

第１主電極２２、スピン流生成領域３０、第２主電極４０及び検出電極５０がなすスピン流生成領域３０の平面に垂直な方向（Ｚ方向）に外部磁場Ｂ_Ｈが印加されるが、図１２及び図１３において、外部磁場Ｂ_ＨがＺ方向の場合の第１入力信号Ａを１とし、−Ｚ方向の場合の第１入力信号Ａを０とする。同様に、検出電極５０の磁化Ｍ_Ｃが、外部磁場Ｂ_Ｈと平行（Ｚ方向）の場合の第２入力信号Ｃを１、反平行（−Ｚ方向）の場合の第２入力信号Ｃを０とする（図１３において、Ｚ方向の磁化を上向きの矢印、−Ｚ方向を下向きの矢印で示す。）。

図１３に真理値表を示すように、第３の実施の形態に係る論理演算素子１２においては、第１入力信号Ａが１、第２入力信号Ｃが１の場合は、異常ホール効果によってスピン流生成領域３０で発生させたスピン流によって、スピン流生成領域３０の中央部付近にスピン蓄積が生じないので、ノードＮ１−Ｎ２間の抵抗値は変化せず、出力電圧Ｖ_２の値がロウレベル（＝０）になる。

第１入力信号Ａが１、第２入力信号Ｃが０の場合は、異常ホール効果によってスピン流生成領域３０で発生させたスピン流によって、スピン流生成領域３０の中央部付近にスピン蓄積が生じるので、ノードＮ１−Ｎ２間の抵抗値が増加し、出力電圧Ｖ_２の値がハイレベル（＝１）になる。

第１入力信号Ａが０、第２入力信号Ｃが１の場合は、第１主電極２２からスピン流生成領域３０に下向き（−Ｚ方向）に電子が注入され、異常ホール効果によって、第２主電極４０から注入される正孔と共に、検出電極５０に向かうスピン流となる。 検出電極５０は、上向き（Ｚ方向）の磁化Ｍ_Ｃを有しているので、スピン流生成領域３０の中央部付近にスピン蓄積が生じる。よってノードＮ１−Ｎ２間の抵抗値は増加し、出力電圧Ｖ_２の値がハイレベル（＝１）となる。

第１入力信号Ａが０、第２入力信号Ｃが０の場合は、第１主電極２２からスピン流生成領域３０に、下向き（−Ｚ方向）に電子が注入され、異常ホール効果によって、第２主電極４０から注入される正孔とで、検出電極５０に向かうスピン流となる。検出電極５０は、下向き（−Ｚ方向）の磁化Ｍ_Ｃを有しているので、スピン流生成領域３０の中央部付近にスピン蓄積は生じず、出力電圧Ｖ_２の値がロウレベル（＝０）となる。

（第４の実施の形態：スピン・メモリ）
本発明の第４の実施の形態に係るスピン・メモリのメモリユニットは、図１４に示すように、第１導電型キャリアと第２導電型キャリア（電子と正孔）とが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなる直方体状の第１スピン流生成領域３０_ijaと、第１スピン流生成領域３０_ijaの上部端部及び下部端部との間に第１スイッチＳ_ijaを介して直流のバイアス電圧を印加する第１直流電源Ｖ_ijaと、第１導電型キャリアと第２導電型キャリアとが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなる直方体状の第２スピン流生成領域３０_ijbと、第２スピン流生成領域３０_ijbの上部端部及び下部端部との間に第２スイッチＳ_ijbを介して直流のバイアス電圧を印加する第２直流電源Ｖ_ijbと、それぞれの上部端部及び下部端部との間の中央近傍に位置し、第１スピン流生成領域３０_ijaの側面（出力側面）と第２スピン流生成領域３０_ijbの間に金属学的に接合されて挟まれた強磁性金属層からなる磁化自由層６０_ijと、磁化自由層６０_ijの上に設けられた、厚さ１〜２ｎｍの絶縁体層からなる非磁性層６１_ijと、非磁性層６１_ijの上に設けられた強磁性金属層からなる磁化固定層６２_ijと、磁化固定層６２_ijに接続された第３スイッチＳ_ijcとを備える。 磁化自由層６０_ijと、磁化自由層６０_ijの上に設けられた非磁性層６１_ijと、非磁性層６１_ijの上に設けられた磁化固定層６２_ijとでトンネル磁気抵抗効果（ＴＭＲ）型検出電極を構成している。 磁化自由層６０_ij及び磁化固定層６２_ijとしては、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、又はそれらを主成分とする合金を用いることができる。この中で特にＦｅ−Ｎｉ、Ｆｅ−Ｃｏ−Ｎｉ、Ｆｅ−Ｃｏなどが望ましい。又これらの磁性体には、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、硼素（Ｂ）、炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、リン（Ｐ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブテン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などの非磁性元素を添加して、磁気特性、結晶性、機械的特性、化学的特性などの各種性質を調整してもよい。 なお、磁化自由層６０_ijと磁化固定層６２_ijは同じ材料である必要はなく、磁気特性、プロセス条件など必要に応じて上記材料より個別に任意に選択してよい。 非磁性層６１_ijとしては、例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化シリコン（ＳｉＯ_２）、酸化マグネシウム（ＭｇＯ）、窒化アルミニウム（ＡｌＮ）、などの絶縁体が好ましい。但し、他にＣｕ、Ｃｒ、Ａｌ、亜鉛（Ｚｎ）などの非磁性金属を用いることもできる。又非磁性層６１_ijに用いる絶縁体は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素などの過不足が存在してもよい。

図１４において、第３スイッチＳ_ijcを開いた状態（ＯＦＦ状態）で、左側の第１スイッチＳ_ijaを閉じる（ＯＮ状態）と、上部端部をカソード、下部端部をアノードとして、第１直流電源Ｖ_ijaから直流のバイアス電圧を印加すると、上部端部において電子（第１導電型キャリア）が第１スピン流生成領域３０_ijaに注入され、第１スピン流生成領域３０_ija中を下部端部に向かう方向（−Ｙ方向）に進行する。又、下部端部からは正孔（第２導電型キャリア）が第１スピン流生成領域３０_ijaに注入され、第１スピン流生成領域３０_ija中を上部端部に向かう方向（Ｙ方向）に進行する。上部端部から注入された電子（第１導電型キャリア）、下部端部から注入された正孔（第２導電型キャリア）は、第１スピン流生成領域３０_ijaにおいて、Ｚ方向に向かう外部磁場Ｂ_Ｈのローレンツ力を受けて、磁化自由層６０_ijに向かう方向（Ｘ方向）に湾曲して進行する。電子と正孔の移動度が等しいときそれぞれに作用するローレンツ力の大きさが等しく、且つ磁化自由層６０_ijへ向かう正孔と電子の数がほぼ等しい場合、両キャリアが運ぶ総電荷量は０となるが、このとき、電子スピンと正孔スピンの符号が同じならば、Ｘ方向にスピン流が発生する。しかし、（１）式に示すように、第１スピン流生成領域３０_ijaでは正常ホール効果の他に、異常ホール効果が加わり、キャリアはスピン−軌道相互作用等によって、スピンの符号（±１／２）に依存して＋Ｘと−Ｘ方向の両方に偏向する。第１スピン流生成領域３０_ijaが強磁性体であり磁化をもつ場合には、スピン偏極度に依存してどちらかのスピンの方がより多く＋Ｘ方向に偏向する。第１スピン流生成領域３０_ijaがさらに両極性の場合には、電子スピンの他に正孔スピンが発生するが、電子スピンと正孔スピンが共に＋Ｘ方向に偏向するようなスピン−軌道相互作用特性をもつ場合には、＋Ｘ方向に運ばれる総電荷量は相殺され、異常ホール係数がゼロとなり、ホール電圧が消失する。さらに、電子スピンと正孔スピンが共に同じ符号をもつようなスピン構造をもつとき、上向き（Ｚ方向）にスピン偏極した電子と正孔が磁化自由層６０_ijへ向かい、磁化自由層６０_ijへ向かうスピン流が発生する。

一方、図１４において、第３スイッチＳ_ijcを開いた状態（ＯＦＦ状態）で、右側の第２スイッチＳ_ijbを閉じる（ＯＮ状態）と、下部端部をカソード、上部端部をアノードとして、第２直流電源Ｖ_ijbから直流のバイアス電圧を印加すると、下部端部において電子（第２導電型キャリア）が第２スピン流生成領域３０_ijbに注入され、第２スピン流生成領域３０_ijb中を上部端部に向かう方向（Ｙ方向）に進行する。又、上部端部からは正孔（第２導電型キャリア）が第２スピン流生成領域３０_ijbに注入され、第２スピン流生成領域３０_ijb中を下部端部に向かう方向（−Ｙ方向）に進行する。下部端部から注入された電子（第２導電型キャリア）、上部端部から注入された正孔（第２導電型キャリア）は、第２スピン流生成領域３０_ijbにおいて、Ｚ方向に向かう外部磁場Ｂ_Ｈのローレンツ力を受けて、磁化自由層６０_ijに向かう方向（−Ｘ方向）に湾曲して進行する。電子と正孔の移動度が等しいときそれぞれに作用するローレンツ力の大きさが等しく、且つ磁化自由層６０_ijへ向かう正孔と電子の数がほぼ等しい場合、両キャリアが運ぶ総電荷量は０となるが、このとき、電子スピンと正孔スピンの符号が同じならば、Ｘ方向にスピン流が発生する。しかし、（１）式に示すように、第２スピン流生成領域３０_ijbでは正常ホール効果の他に、異常ホール効果が加わり、キャリアはスピン−軌道相互作用等によって、スピンの符号（±１／２）に依存して＋Ｘと−Ｘ方向の両方に偏向する。第２スピン流生成領域３０_ijbが強磁性体であり磁化をもつ場合には、スピン偏極度に依存して、どちらかのスピンの方がより多く−Ｘ方向に偏向する。第１スピン流生成領域３０_ijaがさらに両極性の場合には、電子スピンの他に正孔スピンが発生するが、電子スピンと正孔スピンが共に＋Ｘ方向に偏向するようなスピン−軌道相互作用特性をもつ場合には、＋Ｘ方向に運ばれる総電荷量は相殺され、異常ホール係数がゼロとなり、ホール電圧が消失する。さらに、電子スピンと正孔スピンが共に同じ符号をもつようなスピン構造をもつとき、下向き（−Ｚ方向）にスピン偏極した電子と正孔が磁化自由層６０_ijへ向かい、磁化自由層６０_ijへ向かうスピン流が発生する。

第１スイッチＳ_ija及び第２スイッチＳ_ijbを開いた状態（ＯＦＦ状態）で、第３スイッチＳ_ijcを閉じる（ＯＮ状態）と、第３スイッチＳ_ijcを介して、ＴＭＲ素子の膜面に対して垂直に電圧をかけるとトンネル効果により絶縁体層にトンネル電流が流れる。ＴＭＲ素子を構成する強磁性トンネル接合では、アップスピンとダウンスピンで電子が絶縁体をトンネルする確率が異なり、磁化自由層６０_ijと磁化固定層６２_ijの磁化の向きが平行のときに電流が流れやすく、反平行のときに流れにくい。強磁性体からなる磁化自由層６０_ij中の伝導電子は、第１スピン流生成領域３０_ijaから注入されたスピン流、若しくは第２スピン流生成領域３０_ijbから注入されたスピン流によって、スピン偏極してメモリー情報を記憶しているので、スピン偏極の状態によって、トンネル電流が変化し、トンネル電流が感じる抵抗の変化としてメモリー情報を読み出すことができる。

磁化固定層６２_ijの磁化の向きをダウンスピン（−Ｚ方向）として磁化を固定したとして、図１５を用いて、第４の実施の形態に係るスピン・メモリのメモリユニットの動作を説明する。

（ａ）図１５に示すとおり、先ず、第１スイッチＳ_ija及び第２スイッチＳ_ijbが共にＯＦＦ状態で、初期状態として、磁化自由層６０_ij がアップスピン（＋Ｚ方向）であれば、第３スイッチＳ_ijcを閉じる（ＯＮ状態）と、磁化自由層６０_ijと磁化固定層６２_ijの磁化の向きが反平行であり、ＴＭＲ抵抗が高いので、ハイレベル（＝１）のメモリー情報を読み出すことができる。

（ｂ）次に、第３スイッチＳ_ijc及び第２スイッチＳ_ijbが開いた状態（ＯＦＦ状態）で、第１スイッチＳ_ijaを閉じる（ＯＮ状態）と、上部端部をカソード、下部端部をアノードとして、直流のバイアス電圧が印加され、正常及び異常ホール効果によって、下向き（−Ｚ方向）にスピン偏極したキャリアが磁化自由層６０_ijへ向かい、磁化自由層６０_ijにダウンスピン（−Ｚ方向）のスピン流が注入され、磁化自由層６０_ijにダウンスピンが記憶される。その後、第１スイッチＳ_ija及び第２スイッチＳ_ijbを共にＯＦＦ状態として、第３スイッチＳ_ijcを閉じる（ＯＮ状態）と、磁化自由層６０_ijと磁化固定層６２_ijの磁化の向きが平行であるので、ＴＭＲ抵抗が低く、ロウレベル（＝０）のメモリー情報を読み出すことができる。

（ｃ）次に、第３スイッチＳ_ijc及び第１スイッチＳ_ijaが開いた状態（ＯＦＦ状態）で、第２スイッチＳ_ijbを閉じる（ＯＮ状態）と、下部端部をカソード、上部端部をアノードとして、直流のバイアス電圧が印加され、正常及び異常ホール効果によって、上向き（＋Ｚ方向）にスピン偏極したキャリアが磁化自由層６０_ijへ向かい、磁化自由層６０_ijにアップスピン（＋Ｚ方向）のスピン流が注入され、磁化自由層６０_ijにアップスピンが記憶される。その後、第１スイッチＳ_ija及び第２スイッチＳ_ijbを共にＯＦＦ状態として、第３スイッチＳ_ijcを閉じる（ＯＮ状態）と、磁化自由層６０_ijと磁化固定層６２_ijの磁化の向きが反平行であるので、ＴＭＲ抵抗が高く、ハイレベル（＝１）のメモリー情報を読み出すことができる。

図１６は、本発明の第４の実施の形態に係るスピン・メモリのセルアレイの一部を説明する平面図である。セルアレイの周辺には、Ｘセレクタ、Ｙセレクタ、センスアンプ等が配置されるが、図示を省略している。図１６に示すとおり、セルアレイは、Ｘ方向へ延在する第１のワード線１Ａ，２Ａ，３Ａ，…、第２のワード線１Ｂ，２Ｂ，３Ｂ，…、第３のワード線１Ｃ，２Ｃ，３Ｃ，…と、Ｙ方向へ延在するビット線１，２，３，…と、複数の第１のワード線１Ａ，２Ａ，３Ａ，…、第２のワード線１Ｂ，２Ｂ，３Ｂ，…、第３のワード線１Ｃ，２Ｃ，３Ｃ，…とビット線１，２，３，…との交点の各々に対応して行列状に設けられた複数のメモリユニットとを備える。 図１６の１行目の一番左の列のメモリユニットにおいて、第１スイッチＳ_11aは、そのゲート電極を第１のワード線１Ａに、一方のソース・ドレイン電極をビット線１に、他方のソース・ドレイン電極を第１スピン流生成領域３０_11aの上端部に、それぞれ接続されたＭＯＳトランジスタで、第２スイッチＳ_11bは、そのゲート電極を第２のワード線１Ｂに、一方のソース・ドレイン電極をビット線１に、他方のソース・ドレイン電極を第２スピン流生成領域３０_11bの下端部に、それぞれ接続されたＭＯＳトランジスタで、第３スイッチＳ_11cは、そのゲート電極を第３のワード線１Ｃに、一方のソース・ドレイン電極をビット線１に、他方のソース・ドレイン電極をＴＭＲ型検出電極の磁化固定層６２₁₁に、それぞれ接続されたＭＯＳトランジスタである。尚、図１６では省略されているが、第１スピン流生成領域３０_11aと接地部との間にはワード線１Ａをゲート電極とするＭＯＳトランジスタが、また、第２スピン流生成領域３０_11ｂと接地部との間にはワード線１Ｂをゲート電極とするＭＯＳトランジスタが、また、磁化自由層６０₁₁と接地部との間にはワード線１Ｃをゲート電極とするＭＯＳトランジスタが、それぞれ、接続される。同様に、図１６の１行目の左から２番目のメモリユニットにおいて、第１スイッチＳ_12aは、そのゲート電極を第１のワード線１Ａに、一方のソース・ドレイン電極をビット線２に、他方のソース・ドレイン電極を第１スピン流生成領域３０_12aの上端部に、それぞれ接続されたＭＯＳトランジスタで、第２スイッチＳ_12bは、そのゲート電極を第２のワード線１Ｂに、一方のソース・ドレイン電極をビット線２に、他方のソース・ドレイン電極を第２スピン流生成領域３０_12bの下端部に、それぞれ接続されたＭＯＳトランジスタで、第３スイッチＳ_12cは、そのゲート電極を第３のワード線１Ｃに、一方のソース・ドレイン電極をビット線２に、他方のソース・ドレイン電極をＴＭＲ型検出電極の磁化固定層６２₁₂に、それぞれ接続されたＭＯＳトランジスタであり、図１６の１行目の左から３番目のメモリユニットにおいて、第１スイッチＳ_13aは、そのゲート電極を第１のワード線１Ａに、一方のソース・ドレイン電極をビット線３に、他方のソース・ドレイン電極を第１スピン流生成領域３０_13aの上端部に、それぞれ接続されたＭＯＳトランジスタで、第２スイッチＳ_13bは、そのゲート電極を第２のワード線１Ｂに、一方のソース・ドレイン電極をビット線３に、他方のソース・ドレイン電極を第２スピン流生成領域３０_13bの下端部に、それぞれ接続されたＭＯＳトランジスタで、第３スイッチＳ_13cは、そのゲート電極を第３のワード線１Ｃに、一方のソース・ドレイン電極をビット線３に、他方のソース・ドレイン電極をＴＭＲ型検出電極の磁化固定層６２₁₃に、それぞれ接続されたＭＯＳトランジスタである。尚、図１６では省略されているが、第１スピン流生成領域３０_1２aと接地部との間にはワード線１Ａをゲート電極とするＭＯＳトランジスタが、また、第２スピン流生成領域３０_12ｂと接地部との間にはワード線１Ｂをゲート電極とするＭＯＳトランジスタが、また、磁化自由層６０₁₂と接地部との間にはワード線１Ｃをゲート電極とするＭＯＳトランジスタが、それぞれ、接続される。

更に、図１６の２行目の一番左の列のメモリユニットにおいて、第１スイッチＳ_21aは、そのゲート電極を第１のワード線２Ａに、一方のソース・ドレイン電極をビット線１に、他方のソース・ドレイン電極を第１スピン流生成領域３０_21aの上端部に、それぞれ接続されたＭＯＳトランジスタで、第２スイッチＳ_21bは、そのゲート電極を第２のワード線２Ｂに、一方のソース・ドレイン電極をビット線１に、他方のソース・ドレイン電極を第２スピン流生成領域３０_21bの下端部に、それぞれ接続されたＭＯＳトランジスタで、第３スイッチＳ_21cは、そのゲート電極を第３のワード線２Ｃに、一方のソース・ドレイン電極をビット線１に、他方のソース・ドレイン電極をＴＭＲ型検出電極の磁化固定層６２₂₁に、それぞれ接続されたＭＯＳトランジスタである。尚、図１６では省略されているが、第１スピン流生成領域３０_21aと接地部との間にはワード線１Ａをゲート電極とするＭＯＳトランジスタが、また、第２スピン流生成領域３０_21ｂと接地部との間にはワード線１Ｂをゲート電極とするＭＯＳトランジスタが、また、磁化自由層６０₂₁と接地部との間にはワード線１Ｃをゲート電極とするＭＯＳトランジスタが、それぞれ、接続される。図１６の２行目の左から２番目のメモリユニットにおいて、第１スイッチＳ_22aは、そのゲート電極を第１のワード線２Ａに、一方のソース・ドレイン電極をビット線２に、他方のソース・ドレイン電極を第１スピン流生成領域３０_22aの上端部に、それぞれ接続されたＭＯＳトランジスタで、第２スイッチＳ_22bは、そのゲート電極を第２のワード線２Ｂに、一方のソース・ドレイン電極をビット線２に、他方のソース・ドレイン電極を第２スピン流生成領域３０_22bの下端部に、それぞれ接続されたＭＯＳトランジスタで、第３スイッチＳ_22cは、そのゲート電極を第３のワード線２Ｃに、一方のソース・ドレイン電極をビット線２に、他方のソース・ドレイン電極をＴＭＲ型検出電極の磁化固定層６２₂₂に、それぞれ接続されたＭＯＳトランジスタである。尚、図１６では省略されているが、第１スピン流生成領域３０_22aと接地部との間にはワード線１Ａをゲート電極とするＭＯＳトランジスタが、また、第２スピン流生成領域３０_22ｂと接地部との間にはワード線１Ｂをゲート電極とするＭＯＳトランジスタが、また、磁化自由層６０₂₂と接地部との間にはワード線１Ｃをゲート電極とするＭＯＳトランジスタが、それぞれ、接続される。図１６の２行目の左から３番目のメモリユニットにおいて、第１スイッチＳ_23aは、そのゲート電極を第１のワード線２Ａに、一方のソース・ドレイン電極をビット線３に、他方のソース・ドレイン電極を第１スピン流生成領域３０_23aの上端部に、それぞれ接続されたＭＯＳトランジスタで、第２スイッチＳ_23bは、そのゲート電極を第２のワード線２Ｂに、一方のソース・ドレイン電極をビット線３に、他方のソース・ドレイン電極を第２スピン流生成領域３０_23bの下端部に、それぞれ接続されたＭＯＳトランジスタで、第３スイッチＳ_23cは、そのゲート電極を第３のワード線２Ｃに、一方のソース・ドレイン電極をビット線３に、他方のソース・ドレイン電極をＴＭＲ型検出電極の磁化固定層６２₂₃に、それぞれ接続されたＭＯＳトランジスタである。尚、図１６では省略されているが、第１スピン流生成領域３０_2３aと接地部との間にはワード線１Ａをゲート電極とするＭＯＳトランジスタが、また、第２スピン流生成領域３０_23ｂと接地部との間にはワード線１Ｂをゲート電極とするＭＯＳトランジスタが、また、磁化自由層６０₂₃と接地部との間にはワード線１Ｃをゲート電極とするＭＯＳトランジスタが、それぞれ、接続される。

更に、図１６の３行目の一番左の列のメモリユニットにおいて、第１スイッチＳ_31aは、そのゲート電極を第１のワード線３Ａに、一方のソース・ドレイン電極をビット線１に、他方のソース・ドレイン電極を第１スピン流生成領域３０_31aの上端部に、それぞれ接続されたＭＯＳトランジスタで、第２スイッチＳ_31bは、そのゲート電極を第２のワード線３Ｂに、一方のソース・ドレイン電極をビット線１に、他方のソース・ドレイン電極を第２スピン流生成領域３０_31bの下端部に、それぞれ接続されたＭＯＳトランジスタで、第３スイッチＳ_31cは、そのゲート電極を第３のワード線３Ｃに、一方のソース・ドレイン電極をビット線１に、他方のソース・ドレイン電極をＴＭＲ型検出電極の磁化固定層６２₃₁に、それぞれ接続されたＭＯＳトランジスタである。尚、図１６では省略されているが、第１スピン流生成領域３０_31aと接地部との間にはワード線１Ａをゲート電極とするＭＯＳトランジスタが、また、第２スピン流生成領域３０_31ｂと接地部との間にはワード線１Ｂをゲート電極とするＭＯＳトランジスタが、また、磁化自由層６０₃₁と接地部との間にはワード線１Ｃをゲート電極とするＭＯＳトランジスタが、それぞれ、接続される。図１６の３行目の左から２番目のメモリユニットにおいて、第１スイッチＳ_32aは、そのゲート電極を第１のワード線３Ａに、一方のソース・ドレイン電極をビット線２に、他方のソース・ドレイン電極を第１スピン流生成領域３０_32aの上端部に、それぞれ接続されたＭＯＳトランジスタで、第２スイッチＳ_32bは、そのゲート電極を第２のワード線３Ｂに、一方のソース・ドレイン電極をビット線２に、他方のソース・ドレイン電極を第２スピン流生成領域３０_32bの下端部に、それぞれ接続されたＭＯＳトランジスタで、第３スイッチＳ_32cは、そのゲート電極を第３のワード線３Ｃに、一方のソース・ドレイン電極をビット線２に、他方のソース・ドレイン電極をＴＭＲ型検出電極の磁化固定層６２₃₂に、それぞれ接続されたＭＯＳトランジスタである。尚、図１６では省略されているが、第１スピン流生成領域３０_32aと接地部との間にはワード線１Ａをゲート電極とするＭＯＳトランジスタが、また、第２スピン流生成領域３０_32ｂと接地部との間にはワード線１Ｂをゲート電極とするＭＯＳトランジスタが、また、磁化自由層６０₃₂と接地部との間にはワード線１Ｃをゲート電極とするＭＯＳトランジスタが、それぞれ、接続される。図１６の３行目の左から３番目のメモリユニットにおいて、第１スイッチＳ_33aは、そのゲート電極を第１のワード線３Ａに、一方のソース・ドレイン電極をビット線３に、他方のソース・ドレイン電極を第１スピン流生成領域３０_33aの上端部に、それぞれ接続されたＭＯＳトランジスタで、第２スイッチＳ_33bは、そのゲート電極を第２のワード線３Ｂに、一方のソース・ドレイン電極をビット線３に、他方のソース・ドレイン電極を第２スピン流生成領域３０_33bの下端部に、それぞれ接続されたＭＯＳトランジスタで、第３スイッチＳ_33cは、そのゲート電極を第３のワード線３Ｃに、一方のソース・ドレイン電極をビット線３に、他方のソース・ドレイン電極をＴＭＲ型検出電極の磁化固定層６２₃₃に、それぞれ接続されたＭＯＳトランジスタである。尚、図１６では省略されているが、第１スピン流生成領域３０_33aと接地部との間にはワード線１Ａをゲート電極とするＭＯＳトランジスタが、また、第２スピン流生成領域３０_33ｂと接地部との間にはワード線１Ｂをゲート電極とするＭＯＳトランジスタが、また、磁化自由層６０₃₃と接地部との間にはワード線１Ｃをゲート電極とするＭＯＳトランジスタが、それぞれ、接続される。

（第５の実施の形態）
本発明の第５の実施の形態に係るスピントロニクス装置は、図１７に示すように、正孔と電子とが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなる直方体状の第１のスピン流生成領域３４_-1、第１のスピン流生成領域３４_-1の一方の端面にオーミック接合され、電子を第１のスピン流生成領域３４_-1に注入する第１の第１主電極２４_-1、第１のスピン流生成領域３４_-1の第１の第１主電極２４_-1が配置された端面と対向する端面にオーミック接合され、正孔を第１のスピン流生成領域３４_-1に注入する第1の第２主電極４４_-1、第１のスピン流生成領域３４_-1の第１の第１主電極２４_-1が配置された端面と直交する側面の中央部に金属学的に接合され、強磁性体からなる磁化固定電極である第１の検出電極５４_-1を備える第１のスピン流変換素子１４_-1と；第１のスピン流生成領域３４_-1と第１の検出電極５４_-1を介して接続されるように、第１のスピン流生成領域３４_-1と並列に配置され、正孔と電子とが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなる直方体状の第２のスピン流生成領域３４_-2、第２のスピン流生成領域３４_-2の一方の端面にオーミック接合され、電子を第２のスピン流生成領域３４_-2に注入する第２の第１主電極２４_-2、第２のスピン流生成領域３４_-2の第２の第１主電極２４_-2が配置された端面と対向する端面にオーミック接合され、正孔を第２のスピン流生成領域３４_-2に注入する第２の第２主電極４４_-2、第２のスピン流生成領域３４_-2の第２の第１主電極２４_-2が配置された端面と直交する側面の中央部に金属学的に接合され、強磁性体からなる磁化固定電極である第２の検出電極５４_-2を備える第２のスピン流変換素子１４_-2と；第２のスピン流生成領域３４_-2と第２の検出電極５４_-2を介して接続されるように、第１のスピン流生成領域３４_-1，第２のスピン流生成領域３４_-2と並列に配置され、正孔と電子とが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなる直方体状の第３のスピン流生成領域３４_-3、第３のスピン流生成領域３４_-3の一方の端面にオーミック接合され、電子を第３のスピン流生成領域３４_-3に注入する第３の第１主電極２４_-3、第３のスピン流生成領域３４_-3の第３の第１主電極２４_-3が配置された端面と対向する端面にオーミック接合され、正孔を第３のスピン流生成領域３４_-3に注入する第３の第２主電極４４_-3、第３のスピン流生成領域３４_-3の第３の第１主電極２４_-3が配置された端面と直交する側面の中央部に金属学的に接合され、強磁性体からなる磁化固定電極である第３の検出電極５４_-3を備える第３のスピン流変換素子１４_-3と；……；第（ｎ−１）のスピン流生成領域（図示省略）と第（ｎ−１）の検出電極（図示省略）を介して接続されるように、第１のスピン流生成領域３４_-1，第２のスピン流生成領域３４_-2，第３のスピン流生成領域３４_-3，…，第（ｎ−１）のスピン流生成領域と並列に配置され、正孔と電子とが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなる直方体状の第ｎのスピン流生成領域３４_-n、第ｎのスピン流生成領域３４_-nの一方の端面にオーミック接合され、電子を第ｎのスピン流生成領域３４_-nに注入する第ｎの第１主電極２４_-n、第ｎのスピン流生成領域３４_-nの第ｎの第１主電極２４_-nが配置された端面と対向する端面にオーミック接合され、正孔を第ｎのスピン流生成領域３４_-nに注入する第ｎの第２主電極４４_-n、第ｎのスピン流生成領域３４_-nの第ｎの第１主電極２４_-nが配置された端面と直交する側面の中央部に金属学的に接合され、強磁性体からなる磁化固定電極である第ｎの検出電極５４_-nを備える第ｎのスピン流変換素子１４_-nと；このようにタンデムに多段接続された複数のスピン流変換素子１４_-1〜１４_-nがそれぞれ備える第１主電極２４_-1〜２４_-nと第２主電極４４_-1〜４４_-nとの間にそれぞれ直流のバイアス電圧を並列的に印加する直流電源５とを備え、高強度のスピン流を発生する。

図１７に示すように、タンデムに多段接続された複数のスピン流変換素子１４_-1〜１４_-nは、複数のスピン流変換素子１４_-1〜１４_-nがそれぞれ備える第１主電極２４_-1〜２４_-n、スピン流生成領域３４_-1〜３４_-n、第２主電極４４_-1〜４４_-n及び検出電極５４_-1〜５４_-nがなす平面に垂直な方向（Ｚ方向）に外部磁場Ｂ_Ｈが印加されるとき、検出電極５４_-1〜５４_-nは、外部磁場Ｂ_Ｈの方向に対して平行（Ｚ方向）にそれぞれ磁化Ｍ_Ｃの方向を有する。

検出電極５４_-1〜５４_-nは、好ましくは、保磁力が３００ｍＴ程度以上の強磁性体から構成することができ、比抵抗が１．０×１０^‐6Ωｍ以下とすることが好ましい。検出電極５４_-1〜５４_-nを構成する物質として、例えばＣｏ_xＦｅ_yＮｉ_z（ｘ＝０．２〜０．７，ｙ＝０．２〜０．４，ｚ＝０．１〜０．２）のような、コバルト・鉄・ニッケル合金等の種々の強磁性体が採用可能である。

図１７に示すように、タンデムに多段接続された複数のスピン流変換素子１４_-1〜１４_-nのそれぞれの第１主電極２４_-1〜２４_-nをカソード、それぞれの第２主電極４４_-1〜４４_-nをアノードとして、直流電源５から直流のバイアス電圧をそれぞれに印加すると、第１主電極２４_-1〜２４_-nから電子が、それぞれのスピン流生成領域３４_-1〜３４_-nに注入され、それぞれのスピン流生成領域３４_-1〜３４_-n中を第２主電極４４_-1〜４４_-nに向かう方向にそれぞれ進行する。又、それぞれの第２主電極４４_-1〜４４_-nからは正孔がスピン流生成領域３４_-1〜３４_-nにそれぞれ注入され、それぞれのスピン流生成領域３４_-1〜３４_-n中を第１主電極２４_-1〜２４_-nに向かう方向にそれぞれ進行する。

それぞれのスピン流生成領域３４_-1〜３４_-nにおいて、第１主電極２４_-1〜２４_-nからそれぞれ注入された電子、第２主電極４４_-1〜４４_-nから注入された正孔は、外部磁場Ｂ_Ｈによるローレンツ力を受けて、それぞれ第１のスピン流変換素子１４_-1から第ｎのスピン流変換素子１４_-nへ向かう方向（Ｘ方向）にそれぞれ湾曲し、第１のスピン流変換素子１４_-1から第ｎのスピン流変換素子１４_-nへ向かう方向（Ｘ方向）にそれぞれ進行する。上向き（Ｚ方向）に磁化Ｍ_Ｃの方向を固定したそれぞれの検出電極５４_-1〜５４_-nへ向かう正孔と電子の数はほぼ等しいので、両キャリアが運ぶ総電荷量は０と考えることができ、それぞれのスピン流生成領域３４_-1〜３４_-n内に、正常及び異常ホール効果によって、検出電極５４_-1〜５４_-nへ向かって、Ｘ方向にそれぞれスピン流が生成する。

即ち、第１の第１主電極２４_-1から第１のスピン流生成領域３４_-1に注入された電子と第１の第２主電極４４_-1から第１のスピン流生成領域３４_-1に注入された正孔に対する異常ホール効果によるスピン流は、第１の検出電極５４_-1が上向き（Ｚ方向）に磁化Ｍ_Ｃの方向を固定しているので、第１の検出電極５４_-1に電荷の流れを伴わずに流れ込ませることができる。このため、第２のスピン流生成領域３４_-2においては、第２の第１主電極２４_-2から第２のスピン流生成領域３４_-2に注入された電子と第２の第２主電極４４_-2から第２のスピン流生成領域３４_-2に注入された正孔に対する異常ホール効果によるスピン流と、第１の検出電極５４_-1を介して第２のスピン流生成領域３４_-2に注入された第１のスピン流生成領域３４_-1からのスピン流とが重畳される。重畳されたスピン流は、第２の検出電極５４_-2が上向き（Ｚ方向）に磁化Ｍ_Ｃの方向を固定しているので、第２の検出電極５４_-2に電荷の流れを伴わずに流れ込める。このため、第３のスピン流生成領域３４_-3においては、第３の第１主電極２４_-3から第３のスピン流生成領域３４_-3に注入された電子と第３の第２主電極４４_-3から第３のスピン流生成領域３４_-3に注入された正孔に対する異常ホール効果によるスピン流と、第２の検出電極５４_-2を介して第３のスピン流生成領域３４_-3に注入された第１のスピン流生成領域３４_-1及び第２のスピン流生成領域３４_-2からのスピン流とが重畳される。重畳されたスピン流は第３の検出電極５４_-3に電荷の流れを伴わずに流れ込める。同様にして、第ｎのスピン流生成領域３４_-nにおいては、第ｎの第１主電極２４_-nから第ｎのスピン流生成領域３４_-nに注入された電子と第ｎの第２主電極４４_-nから第ｎのスピン流生成領域３４_-nに注入された正孔に対する異常ホール効果によるスピン流と、第（ｎ−１）の検出電極（図示省略）を介して第ｎのスピン流生成領域３４_-nに注入された第１のスピン流生成領域３４_-1，第２のスピン流生成領域３４_-2，第３のスピン流生成領域３４_-3，…，第（ｎ−１）のスピン流生成領域（図示省略）からのスピン流とが重畳される。このようにして、タンデムに多段接続された複数のスピン流生成領域３４_-1〜３４_-n内でそれぞれ異常ホール効果によって発生したスピン流は、第１のスピン流変換素子１４_-1から第ｎのスピン流変換素子１４_-nにかけて次第に重畳され強度を増す。高強度のスピン流は、第ｎのスピン流変換素子１４_-nの第ｎの検出電極５４_-nから、図示を省略した外部装置に出力される。

図１７に示す第５の実施の形態に係るスピントロニクス装置においては、外部磁場Ｂ_Ｈの方向と、タンデムに多段接続された複数のスピン流変換素子１４_-1〜１４_-nがそれぞれ備える検出電極５４_-1〜５４_-nの磁化Ｍ_cの方向とは、それぞれ互いに平行であるので、すべてのスピン流変換素子１４_-1〜１４_-nにおいてスピン蓄積は生じず、検出電極５４_-1〜５４_-nを介してスピン流をタンデムに逐次重畳して増幅し、電荷の流れを伴わずに高強度のスピン流を発生させることができる。

（その他の実施の形態）
上記のように、本発明は第１〜第５の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

詳細な説明を省略するが、例えば、本発明のスピン流変換素子は、スピントルク型磁気抵抗ＲＡＭ、スピントランスファートルク型発振素子、スピンゼーベック効果素子、スピン流−熱流変換による冷却素子等にも適用可能であることは、上記の説明から理解できるであろう。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

Ｓ_ija…第１スイッチ
Ｓ_ijb…第２スイッチ
Ｓ_ijc…第３スイッチ
Ｖ_ija…第１直流電源
Ｖ_ijb…第２直流電源
１，２，３，…ビット線
１Ａ．２Ａ，３Ａ…第１のワード線
１Ｂ，２Ｂ，３Ｂ…第２のワード線
１Ｃ．２Ｃ，３Ｃ…第３のワード線
５…直流電源
６…直流電源
７…交流電源
９…ロックイン増幅器
１０，１１，１４_-1〜１４-n…スピン流変換素子
１２…論理演算素子
２０，２２，２３，２４_-1〜２４-n…第１主電極
３０，３４_-1〜３４-n…スピン流生成領域
４０，４４_-1〜４４-n，…第２主電極
５０，５１ａ，５１ｂ，５４_-1〜５４-n…検出電極
６０_ij…磁化自由層
６１_ij…非磁性層
６２_ij…磁化固定層

Claims (6)

1. 互いに平行に対向する第１端面及び第２端面を有し、第１導電型キャリアと第２導電型キャリアとが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなるスピン流生成領域と、
   前記第１端面にオーミック接続し、第１導電型キャリアを前記スピン流生成領域に注入する第１主電極と、
   前記第２端面にオーミック接続し、第２導電型キャリアを前記スピン流生成領域に注入する第２主電極
   とを備え、前記第１端面に垂直な面に直交する方向の外部磁場にもとづく正常ホール効果に、磁場誘起磁化もしくは自発磁化にもとづく異常ホール効果が加わることによって、第１導電型キャリアと第２導電型キャリアとを同一方向に輸送されるように偏向して、第１導電型キャリアと第２導電型キャリアの電荷を互いに相殺し、前記スピン流生成領域における異常ホール効果によってスピン流を得ることを特徴とするスピントロニクス装置。
2. 前記両極性伝導金属がガドリニウム、又は水素化ガドリニウムとガドリニウムの共存相、を含むことを特徴とする請求項１に記載のスピントロニクス装置。
3. 前記同一方向に直交する前記スピン流生成領域の出力側面に設けられた、強磁性体からなる領域を含む検出電極を更に備え、前記第１主電極と前記検出電極との間の抵抗測定により、前記スピン流の存在を検出することを特徴とする請求項１又は２に記載のスピントロニクス装置。
4. 互いに平行に対向する第１端面及び第２端面を有し、第１導電型キャリアと第２導電型キャリアとが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなるスピン流生成領域と、
   前記第１端面にオーミック接続し、第１導電型キャリアを前記スピン流生成領域に注入する第１主電極と、
   前記第２端面にオーミック接続し、第２導電型キャリアを前記スピン流生成領域に注入する第２主電極と、
   前記第１端面に直交する前記スピン流生成領域の出力側面に設けられた、強磁性体からなる領域を含む検出電極
   とを備え、前記第１端面に垂直な面に直交する方向の外部磁場にもとづく正常ホール効果に、磁場誘起磁化もしくは自発磁化にもとづく異常ホール効果が加わることによって、第１導電型キャリアと第２導電型キャリアとを共に前記出力側面に向かう方向に輸送されるように偏向して、第１導電型キャリアと第２導電型キャリアの電荷を互いに相殺し、前記検出電極の磁化の方向を入力信号、前記第１主電極と前記検出電極との間の抵抗を出力信号とすることを特徴とする論理演算素子。
5. 互いに平行に対向する第１端面及び第２端面を有し、第１導電型キャリアと第２導電型キャリアとが同程度のキャリア密度と移動度を有し、正常及び異常ホール係数が共にゼロである強磁性の両極性伝導金属からなるスピン流生成領域と、
   前記第１端面にオーミック接続し、第１導電型キャリアを前記スピン流生成領域に注入する第１主電極と、
   前記第２端面にオーミック接続し、第２導電型キャリアを前記スピン流生成領域に注入する第２主電極と、
   前記第１端面に直交する前記スピン流生成領域の出力側面に設けられた、強磁性体からなる領域を含む検出電極
   とを備え、前記第１端面に垂直な面に直交する方向の外部磁場にもとづく正常ホール効果に、磁場誘起磁化もしくは自発磁化にもとづく異常ホール効果が加わることによって、第１導電型キャリアと第２導電型キャリアとを共に前記出力側面に向かう方向に輸送されるように偏向して、第１導電型キャリアと第２導電型キャリアの電荷を互いに相殺し、前記外部磁場の方向を第１の入力信号、前記第２主電極の磁化の方向を第２の入力信号、前記第１主電極と前記第２主電極との間の抵抗を出力信号とすることを特徴とする論理演算素子。
6. 前記両極性伝導金属がガドリニウム、又は水素化ガドリニウムとガドリニウムの共存相、を含むことを特徴とする請求項４又は５に記載の論理演算素子。

Images