JP2012093124A - バーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法 - Google Patents
バーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法 Download PDFInfo
- Publication number
- JP2012093124A JP2012093124A JP2010238743A JP2010238743A JP2012093124A JP 2012093124 A JP2012093124 A JP 2012093124A JP 2010238743 A JP2010238743 A JP 2010238743A JP 2010238743 A JP2010238743 A JP 2010238743A JP 2012093124 A JP2012093124 A JP 2012093124A
- Authority
- JP
- Japan
- Prior art keywords
- test
- burn
- under test
- board
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- H10P74/27—
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】簡単な構成で任意の被試験デバイスを試験対象から除外する。
【解決手段】複数の被試験デバイスが装着されたバーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置は、前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するデバイスセレクト信号出力回路と、前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力する試験パターン出力回路と、を備えて構成されている。前記デバイスセレクト信号出力回路は、マスク設定データを格納しているマスク設定メモリを有し、前記マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする。
【選択図】図5
【解決手段】複数の被試験デバイスが装着されたバーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置は、前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するデバイスセレクト信号出力回路と、前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力する試験パターン出力回路と、を備えて構成されている。前記デバイスセレクト信号出力回路は、マスク設定データを格納しているマスク設定メモリを有し、前記マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする。
【選択図】図5
Description
本発明は、バーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法に関する。
電子部品等の半導体装置の初期不良を顕在化し、初期故障品の除去を行うためのスクリーニング試験の一種であるバーンイン(Burn-In)試験を行う装置として、バーンイン装置が知られている。このバーンイン装置は半導体テスト装置の一種であり、被試験デバイス(Device Under Test)である半導体装置(例えば、NAND型フラッシュメモリ)を複数装着したバーンインボードをバーンイン装置内に収容し、被試験デバイスに、電圧を印加して電気的ストレスを与えるとともに、恒温槽内部の空気を加熱して所定の温度の熱ストレスを与えることにより、初期不良を顕在化させる。また、このバーンイン試験においては、被試験デバイスに、所定のテスト信号を供給して、被試験デバイスの動作テストを行い、被試験デバイスが正常に動作しているかどうかを試す機能試験を行う。機能試験は複数の試験を含んでいる。
このようなバーンイン装置では、数時間から数十時間に亘る長時間のバーンイン試験が行われることから、試験効率を向上させるために、複数の被試験デバイスを1枚のバーンインボードに装着するとともに、このバーンインボードを複数毎、バーンイン装置に収納して、バーンイン試験を行うのが一般的である(例えば、特許文献1:特開2005−265665号公報参照)。
バーンイン試験の機能試験を行う際に必要となる試験パターンデータは、バーンイン装置で生成されて、バーンインボード上に装着された被試験デバイスに供給される。そして、この試験パターンデータに基づいて被試験デバイスを動作させ、その動作結果である被試験デバイスからの出力信号を、バーンイン装置がバーンインボードから読み出す。バーンイン装置では、読み出した出力信号を理論値と比較し、被試験デバイスが正常に動作しているかどうかを判定する。判定結果は、例えば、被試験デバイスが機能試験をパスしたのか、それともフェイルしたかを示しており、この判定結果が順次、試験結果としてバーンイン装置内のメモリに蓄積される。この判定結果は、例えば、バーンイン装置に設けられたディスプレイに試験結果として表示される。
コスト低減などのため、バーンイン装置とバーンインボードとの間の信号線数は限られている。そのため、1枚のバーンインボード上に載せられている全ての被試験デバイスに同時に機能試験を行うことは出来ない。そこで、1枚のバーンインボード上に載せられている複数の被試験デバイスを、所定数の被試験デバイス毎に区分して、複数のグループを構成し、グループ単位で、順次、被試験デバイスに、試験パターンデータを供給するとともに、被試験デバイスからの出力信号をバーンイン装置が読み込んで、動作判定を行い、判定結果を蓄積する。つまり、グループ毎に、順次切り替えて、被試験デバイスからの出力信号を読み出して、機能試験を行う。
具体的には、バーンイン装置は、デバイスセレクト信号をバーンインボードに供給し、デバイスセレクト信号により、同時に機能試験を行う所定数の被試験デバイスを選択して上記グループを構成している。そして、バーンイン装置は、選択された複数の被試験デバイスに、同一の試験パターンデータをALPG(アルゴリズミックパターンジェネレータ)などから供給して、同時に機能試験を行っている。
ところで、バーンイン装置では、例えば、最初に初期試験としてコンタクト試験を行い、次に機能試験を行う場合がある。機能試験においては、試験精度を向上するために、機能試験に含まれるある試験において一旦不良と判定された被試験デバイスに対して、同じ試験を、良と判定されるまで少なくとも1回以上繰り返すように構成されている。そして、同じ試験で繰り返し不良であった被試験デバイスを、その試験について最終的に不良と判定している。
ここで、コンタクト試験結果が不良であった被試験デバイスは、次の機能試験でも不良である可能性が極めて高い。コンタクト試験で不良であった被試験デバイスが機能試験においても不良と判定された場合、この被試験デバイスに対して上述のように同じ試験を繰り返し行うため、機能試験に長時間を要してしまう。そのため、このような被試験デバイスを試験対象から除外して、バーンイン試験時間の全体的な短縮が図れれば望ましいと言える。
しかしながら、従来のバーンイン装置では、1台のALPGから複数の被試験デバイスに同一の試験パターンデータが供給されるため、試験パターンデータを制御することによっては任意の被試験デバイスを試験対象から除外できないという問題がある。
簡単な構成で任意の被試験デバイスを試験対象から除外できるバーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法を提供する。
上記の課題を解決するために、本発明に係るバーンイン装置は、
複数の被試験デバイスが装着されたバーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するデバイスセレクト信号出力回路と、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力する試験パターン出力回路と、を備え、
前記デバイスセレクト信号出力回路は、マスク設定データを格納しているマスク設定メモリを有しており、前記マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクすることを特徴とする。
複数の被試験デバイスが装着されたバーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するデバイスセレクト信号出力回路と、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力する試験パターン出力回路と、を備え、
前記デバイスセレクト信号出力回路は、マスク設定データを格納しているマスク設定メモリを有しており、前記マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクすることを特徴とする。
また、前記機能試験に先立ち、コンタクト試験用信号を前記バーンインボードに出力して、前記バーンインボードに装着された前記複数の被試験デバイスに対して、その電気的接続を確認するコンタクト試験を実行するコンタクト試験実行回路と、
前記コンタクト試験用信号が供給された前記各被試験デバイスからの出力信号を読み出して、読み出した出力信号が理論値と一致するか否か判定してコンタクト試験判定結果を出力する判定回路と、
前記コンタクト試験判定結果をコンタクト試験結果として記録する試験結果記録部と、
前記複数の被試験デバイスの中から前記コンタクト試験結果が不良であったものを特定するように前記マスク設定データを設定するマスク設定回路と、をさらに備えても良い。
前記コンタクト試験用信号が供給された前記各被試験デバイスからの出力信号を読み出して、読み出した出力信号が理論値と一致するか否か判定してコンタクト試験判定結果を出力する判定回路と、
前記コンタクト試験判定結果をコンタクト試験結果として記録する試験結果記録部と、
前記複数の被試験デバイスの中から前記コンタクト試験結果が不良であったものを特定するように前記マスク設定データを設定するマスク設定回路と、をさらに備えても良い。
また、前記判定回路は、前記試験パターンデータが供給された前記各被試験デバイスからの出力信号を読み出して、読み出した出力信号が理論値と一致するか否か判定して機能試験判定結果を出力し、
前記試験結果記録部は、前記機能試験判定結果を機能試験結果として記録し、
前記マスク設定回路は、前記複数の被試験デバイスの中から前記機能試験結果が不良であったものを特定するように前記マスク設定データを設定しても良い。
前記試験結果記録部は、前記機能試験判定結果を機能試験結果として記録し、
前記マスク設定回路は、前記複数の被試験デバイスの中から前記機能試験結果が不良であったものを特定するように前記マスク設定データを設定しても良い。
また、前記試験パターンデータが供給された前記各被試験デバイスからの出力信号を読み出して、読み出した出力信号が理論値と一致するか否か判定して機能試験判定結果を出力する判定回路と、
前記機能試験判定結果を機能試験結果として記録する試験結果記録部と、
前記複数の被試験デバイスの中から前記機能試験結果が不良であったものを特定するように前記マスク設定データを設定するマスク設定回路と、をさらに備えても良い。
前記機能試験判定結果を機能試験結果として記録する試験結果記録部と、
前記複数の被試験デバイスの中から前記機能試験結果が不良であったものを特定するように前記マスク設定データを設定するマスク設定回路と、をさらに備えても良い。
また、前記機能試験は複数の試験を含み、
前記バーンインボード上に装着されている前記複数の被試験デバイスを所定数の被試験デバイス毎に区分して、これにより複数のグループを構成し、グループ単位で、順次、前記被試験デバイスに前記機能試験に含まれる所定の試験を行い、且つ、前記所定の試験において不良と判定された前記被試験デバイスに対して、同じ試験を、良と判定されるまで少なくとも1回以上繰り返すように、前記デバイスセレクト信号出力回路と前記試験パターン出力回路と前記判定回路とを制御する試験シーケンス制御回路をさらに備えても良い。
前記バーンインボード上に装着されている前記複数の被試験デバイスを所定数の被試験デバイス毎に区分して、これにより複数のグループを構成し、グループ単位で、順次、前記被試験デバイスに前記機能試験に含まれる所定の試験を行い、且つ、前記所定の試験において不良と判定された前記被試験デバイスに対して、同じ試験を、良と判定されるまで少なくとも1回以上繰り返すように、前記デバイスセレクト信号出力回路と前記試験パターン出力回路と前記判定回路とを制御する試験シーケンス制御回路をさらに備えても良い。
また、前記被試験デバイスは、NAND型フラッシュメモリであり、
前記デバイスセレクト信号で選択された前記機能試験が行われる被試験デバイスは、書き込みが許可され、
前記試験パターンデータは、書き込みが許可された前記被試験デバイスに書き込まれても良い。
前記デバイスセレクト信号で選択された前記機能試験が行われる被試験デバイスは、書き込みが許可され、
前記試験パターンデータは、書き込みが許可された前記被試験デバイスに書き込まれても良い。
本発明に係るバーンイン装置の制御方法は、
複数の被試験デバイスが装着されたバーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置の制御方法であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するステップと、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力するステップと、を備え、
マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とする。
複数の被試験デバイスが装着されたバーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置の制御方法であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するステップと、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力するステップと、を備え、
マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とする。
本発明に係るバーンインシステムは、
複数の被試験デバイスが装着されるバーンインボードと、
前記バーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置と、を備えるバーンインシステムであって、
前記バーンイン装置は、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するデバイスセレクト信号出力回路と、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力する試験パターン出力回路と、を備え、
前記デバイスセレクト信号出力回路は、マスク設定データを格納しているマスク設定メモリを有しており、前記マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とする。
複数の被試験デバイスが装着されるバーンインボードと、
前記バーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置と、を備えるバーンインシステムであって、
前記バーンイン装置は、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するデバイスセレクト信号出力回路と、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力する試験パターン出力回路と、を備え、
前記デバイスセレクト信号出力回路は、マスク設定データを格納しているマスク設定メモリを有しており、前記マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とする。
本発明に係るバーンインシステムの制御方法は、
複数の被試験デバイスが装着されるバーンインボードと、
前記バーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置と、を備えるバーンインシステムの制御方法であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するステップと、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力するステップと、を備え、
マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とする。
複数の被試験デバイスが装着されるバーンインボードと、
前記バーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置と、を備えるバーンインシステムの制御方法であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するステップと、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力するステップと、を備え、
マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とする。
以下、図面を参照して、本発明の実施形態を説明する。なお、以下に説明する実施形態は、本発明の技術的範囲を限定するものではない。
図1は、本発明の一実施形態に係るバーンイン装置10の全体的な正面図であり、ドア20を閉じた状態を示している。図2は、バーンイン装置10の内部構成の要部を説明するための正面レイアウト図であり、バーンイン装置10にバーンインボードBIBを挿入した状態を示している。これら図1及び図2に示したバーンイン装置10は、半導体テスト装置の一種であり、バーンイン装置10とバーンインボードBIBとにより、本実施形態に係るバーンインシステムが構成されている。
これら図1及び図2に示すように、本実施形態に係るバーンイン装置10の内部には、断熱壁30で区画された空間により、チャンバ40が形成されている。このチャンバ40の内部には、1又は複数のバーンインボードBIBが収納される。
本実施形態においては、図2に示すように、キャリアラックCRごとに、バーンインボードBIBがチャンバ40に収納される。すなわち、各キャリアラックCRには、バーンインボードBIBを支持するためのスロット50が形成されており、このスロット50にバーンインボードBIBを挿入した状態で、チャンバ40にキャリアラックCRが格納される。本実施形態においては、1つのキャリアラックCRには、15枚のバーンインボードBIBを挿入することが可能であるように構成されている。
また、本実施形態においては、4台のキャリアラックCRを、チャンバ40に格納することが可能なように構成されている。したがって、4台のキャリアラックCRをチャンバ40内に収納することにより、合計60枚のバーンインボードBIBを、チャンバ40内に収納することが可能である。但し、このチャンバ40内に収納可能なキャリアラックCRの台数や配置、キャリアラックCR内のバーンインボードBIBの枚数や配置は、任意に変更可能である。
さらには、キャリアラックCRを用いることなく、バーンインボードBIBを直接、チャンバ40内に収納するようにしてもよい。この場合、チャンバ40内にスロット50を形成し、このスロット50にバーンインボードBIBを直接挿入することとなる。
図1に示すように、このバーンイン装置10には、2枚のドア20が設けられており、ドア20を開状態にすることにより、キャリアラックCRをチャンバ40から出し入れできるようになる。また、このドア20にも断熱材が組み込まれており、ドア20を閉状態にすることにより、周囲から熱的に遮断された空間であるチャンバ40が構成される。
さらに、図2に示すように、本実施形態に係るバーンイン装置10には、加熱ヒーター60と、冷却ユニット70が設けられている。また、チャンバ40内には、その左側、上側、右側と延びる空気循環ダクトDTが設けられており、この空気循環ダクトDTに設けられたファン80により、空気循環ダクトDT内の空気が循環し、チャンバ内の温度が均一になるように空気が循環、攪拌するように構成されている。
冷却ユニット70は、2台の冷却コンプレッサ72と、2台の熱交換器74とにより、構成されている。本実施形態においては、この冷却ユニット70は、冷媒を用いた冷却方式を採用している。冷却コンプレッサ72は、冷媒を循環するためのコンプレッサであり、熱交換器74は、冷媒の冷熱を、チャンバ40の内部の空気と交換するための交換器である。2台の熱交換器74は、空気循環ダクトDT内に設けられている。このため、ファン70により空気を循環させることにより、循環された空気が熱交換器74で冷却され、チャンバ40の内部の温度を下げることができる。
また、ヒーター60は、例えば電熱ヒーターにより構成されており、ヒーター60に電源が供給されると発熱するように構成されている。ヒーター60が発熱している状態で、空気循環ダクトDT内の空気を循環させることにより、チャンバ40内の空気の温度を上げることができる。
一方、バーンイン装置10の右側には、制御部CLが設けられている。この制御部CLは、予め定められた設定やシーケンスにしたがって、このバーンイン装置10を制御し、バーンイン試験を行う。本実施形態においては、特に、バーンイン試験の際に、ヒーター60や冷却ユニット70を制御して、バーンインボードBIBの周囲の温度が、ユーザなどにより設定された目標温度になるようにする。
図3は、必要な制御信号や出力信号をバーンイン装置10と被試験デバイスとの間で遣り取りするための内部構成の一例を示すブロック図である。この図3に示すように、バーンイン装置10には、テスト制御装置100と、バッファーボード110と、ドライバーボード120と、エクステンションボード130とが設けられている。これらテスト制御装置100と、バッファーボード110とは、例えば、制御部CLの内部に設けられており、ドライバーボード120とエクステンションボード130は、チャンバ40内に設けられている。
テスト制御装置100は、このバーンイン装置10で行われるバーンイン試験における全体的な制御を行う。このテスト制御装置100の制御にしたがって、バーンイン試験は実行される。バーンイン試験の実行のために必要な制御信号は、出力バッファであるバッファーボード110を介して、複数のドライバーボード120に出力される。
ドライバーボード120とエクステンションボード130は、チャンバ40内において、各スロット50毎に対応して配設されている。すなわち、本実施形態においては、1枚のバーンインボードBIBに対応して、1組のドライバーボード120とエクステンションボード130とが設けられている。したがって、図1及び図2に示したバーンイン装置10においては、60組のドライバーボード120とエクステンションボード130とが設けられていることになる。ドライバーボード120に供給された制御信号は、エクステンションボード130を介して、最終的にバーンインボードBIBに供給される。
これとは逆に、バーンインボードBIBから出力された試験結果に関するデータなどの出力信号は、エクステンションボード130、ドライバーボード120、バッファーボード110を介して、テスト制御装置100に入力される。これにより、テスト制御装置100は、各種の試験結果に関するデータを取得することができる。
図4は、本実施形態に係るバーンインボードBIBの平面レイアウトの一例を示す図である。この図4に示すように、バーンインボードBIBの挿入方向端部には、挿入エッジ140が設けられている。この図4の例では、3箇所に、挿入エッジ140が配置されている。
バーンインボードBIBがチャンバ40内に収納されると、エクステンションボード130に設けられたコネクタに、この挿入エッジ140が挿入される。挿入エッジ140には、複数の信号パッドが形成されており、また、エクステンションボード130側のコネクタにも、複数の信号ピンが形成されている。これら信号ピンと信号パッドとがそれぞれ対応するように配置されており、信号ピンと信号パッドとが電気的に接続される。これにより、バーンインボードBIBがエクステンションボード130に電気的に接続され、バーンイン装置10とバーンインボードBIBとの間の信号の遣り取りが可能となる。そして、バーンイン試験が終了した場合、このバーンインボードBIBは抜去方向に抜去され、バーンインボードBIB側の挿入エッジ140と、エクステンションボード130側のコネクタとが切り離される。
バーンインボードBIB上には、256個のソケットSKが設けられている。この図4の例では、ソケットSKは挿抜方向に16個(A列からP列)、幅方向に16個(第1行から第16行)の配置で、並べられている。このソケットSKに被試験デバイスDUTが装着される。すなわち、都合、16個×16個=256個の被試験デバイスDUTが、1枚のバーンインボードBIB上に装着される。但し、ソケットSKの数は上記数量に限らず、任意の数で良い。
本実施形態では、被試験デバイスDUTは、NAND型フラッシュメモリであるものとして説明する。また、1つの被試験デバイスDUTは、4枚の半導体チップ(NAND型フラッシュメモリチップ)がパッケージ内に積層されて構成されているものとする。
バーンインボードBIBには、挿入エッジ140に形成された信号パッドを介して、バーンイン装置10で生成されたデバイスセレクト信号DSEL0〜DSEL79、試験パターンデータ、アドレスおよび電源等が入力される。
これらのうちデバイスセレクト信号DSEL0〜DSEL63は、それぞれ対応する被試験デバイスDUTのチップイネーブル端子/CE1〜4に供給される。これらチップイネーブル端子/CE1〜4は、被試験デバイスDUT内の対応する半導体チップを動作させるか否かを設定する端子である。この図4の例では、A列の16個の被試験デバイスDUTについて、それらのチップイネーブル端子/CE1にデバイスセレクト信号DSEL0が共通に供給され、それらのチップイネーブル端子/CE2にデバイスセレクト信号DSEL1が共通に供給され、それらのチップイネーブル端子/CE3にデバイスセレクト信号DSEL2が共通に供給され、それらのチップイネーブル端子/CE4にデバイスセレクト信号DSEL3が共通に供給される。B列〜P列の被試験デバイスDUTにも同様にデバイスセレクト信号DSEL4〜DSEL62が供給される。
また、デバイスセレクト信号DSEL64〜DSEL79は、対応する被試験デバイスDUTのライトイネーブル端子/WEに供給される。ライトイネーブル端子/WEは、被試験デバイスDUTの書き込みを許可するか否かを設定する端子である。この図4の例では、第1行の16個の被試験デバイスDUTについて、それらのライトイネーブル端子/WEにデバイスセレクト信号DSEL79が共通に供給される。第2行〜第16行の被試験デバイスDUTにも同様にデバイスセレクト信号DSEL64〜DSEL78の何れかが供給される。但し、デバイスセレクト信号の信号数は上記信号数に限らず、任意の信号数で良い。また、デバイスセレクト信号が供給される被試験デバイスDUTの端子も、上記例に限らない。
試験パターンデータ、アドレスおよび電源等も、各被試験デバイスDUTの端子に供給されるが、図示及び詳細な説明は省略する。
このような構成により、デバイスセレクト信号DSEL0〜DSEL79を設定することで、任意の被試験デバイスDUTにおける任意の半導体チップの書き込みを許可できる。これにより、任意の被試験デバイスDUTにおける任意の半導体チップの書き込み試験が行える。例えば、デバイスセレクト信号DSEL2,DSEL74をイネーブルとした場合、第6行、A列の被試験デバイスDUTを、機能試験が行われる被試験デバイスとして選択して、この被試験デバイスDUT内の第2番目の半導体チップに書き込み試験を行うことができる。
さらに、1枚のバーンインボードBIB上に装着されている複数の被試験デバイスDUTを、所定数の被試験デバイスDUT毎に区分して、複数のグループを構成し、グループ単位で、順次、被試験デバイスDUTに、テストパターン信号を供給して、書き込み試験が行える。例えば、本実施形態では、8個の被試験デバイスDUTを1グループとして、256個の被試験デバイスDUTを32グループに区分して書き込み試験を行う。つまり、最初に、A列における第1グループの8個の被試験デバイスDUTに書き込み試験を行い(第1回目のスキャン)、次に、A列における第2グループの残りの8個の被試験デバイスDUTに書き込み試験を行い(第2回目のスキャン)、以降同様にして、最後に、P列における第32グループの8個の被試験デバイスDUTに書き込み試験を行う(第32回目のスキャン)。
また、所定の信号を被試験デバイスDUTの所定の端子に供給することにより、グループ単位で、順次、被試験デバイスDUTからの出力信号をバーンイン装置10が読み込んで、動作判定を行い、判定結果を試験結果として蓄積できる。
図5は、本発明の一実施形態に係るテスト制御装置100の内部構成の一例を示すブロック図である。図5に示すように、テスト制御装置100は、試験シーケンス制御回路200と、試験パターン出力回路(ALPG)210と、デバイスセレクト信号出力回路220と、判定回路230と、試験結果記録部240と、マスク設定回路250と、コンタクト試験実行回路260と、を備える。デバイスセレクト信号出力回路220は、各バーンインボードBIBに対応して設けられている。即ち、本実施形態では、デバイスセレクト信号出力回路220は、バーンインボードBIBの枚数と同じ60個設けられている。
試験シーケンス制御回路200は、本実施形態においては、例えば、上述した制御部CLに設けられたパーソナルコンピューターなどの独立したコンピューターで構成されている。試験シーケンス制御回路200は、プログラムに従って、試験パターン出力回路210と、デバイスセレクト信号出力回路220と、判定回路230と、試験結果記録部240と、マスク設定回路250と、コンタクト試験実行回路260と、の動作状態を試験シーケンス制御信号により制御する。このプログラムは、例えば、上記パーソナルコンピューターの記憶装置に格納されている。
試験パターン出力回路210は、機能試験が行われる被試験デバイスDUTに供給される試験パターンデータを、バッファーボード110等を介してバーンインボードBIBに出力する。試験パターンデータは、パターンプログラムにより設定される。パターンプログラムは、例えば、上述した制御部CLに設けられたパーソナルコンピューターの記憶装置に格納されている。本実施形態では、試験パターン出力回路210は1つ設けられている。
各デバイスセレクト信号出力回路220は、複数の被試験デバイスDUTの中から機能試験が行われる被試験デバイスDUTを選択するデバイスセレクト信号DSEL0〜DSEL79を、バッファーボード110等を介して、対応するバーンインボードBIBに出力する。本実施形態では、デバイスセレクト信号がイネーブル(例えばハイレベル)の時に被試験デバイスDUTが選択され、デバイスセレクト信号がディスエーブル(例えばローレベル)の時に被試験デバイスDUTが選択されないものとする。デバイスセレクト信号で選択された機能試験が行われる被試験デバイスDUTは、書き込みが許可される。上述した試験パターンデータは、書き込みが許可された被試験デバイスDUTに書き込まれる。機能試験が行われる被試験デバイスとして選択されなかった被試験デバイスDUTは、書き込みが許可されない。
各デバイスセレクト信号出力回路220は、マスク設定データを格納しているマスク設定メモリを有しており、マスク設定データで特定された被試験デバイスDUTに対しては、デバイスセレクト信号DSEL0〜DSEL79をディスエーブルとする。つまり、各デバイスセレクト信号出力回路220は、マスク設定データで特定された被試験デバイスDUTが、機能試験が行われる被試験デバイスDUTとして選択されないように、デバイスセレクト信号DSEL0〜DSEL79をマスクする。
マスク設定データは、例えば、スキャン毎(グループ毎)にマスクするデバイスセレクト信号を特定したデータである。
コンタクト試験実行回路260は、機能試験に先立ち、バッファーボード110等を介して各バーンインボードBIBにコンタクト試験用信号を出力して、バーンインボードBIBに装着された複数の被試験デバイスDUTに対して、その電気的接続を確認するコンタクト試験を実行する。即ち、コンタクト試験では、被試験デバイスDUTとソケットSKとの対応する端子同士が電気的に接続しているか否か試験する。
判定回路230は、コンタクト試験の際に、コンタクト試験用信号が供給された各被試験デバイスからの出力信号を、バッファーボード110等を介して読み出して、読み出した出力信号が理論値と一致するか否か判定してコンタクト試験判定結果を出力する。
また、判定回路230は、機能試験の際に、試験パターンデータが供給された各被試験デバイスからの出力信号を、バッファーボード110等を介して読み出して、読み出した出力信号が理論値と一致するか否か判定して機能試験判定結果を出力する。
試験結果記録部240は、判定回路230におけるコンタクト試験判定結果をコンタクト試験結果として記録して、機能試験判定結果を機能試験結果として記録する。
マスク設定回路250は、試験結果記録部240に記録されているコンタクト試験結果と機能試験結果に基づいて、複数の被試験デバイスDUTの中から、コンタクト試験結果が不良であったものと、機能試験結果が不良であったものとの少なくとも何れかを特定するように、各デバイスセレクト信号出力回路220にマスク設定データを設定する。
また、試験シーケンス制御回路200は、バーンインボードBIB上に装着されている複数の被試験デバイスDUTを所定数の被試験デバイスDUT毎に区分して、これにより複数のグループを構成し、グループ単位で、順次、被試験デバイスDUTに機能試験に含まれる所定の試験を行い、且つ、その所定の試験において不良と判定された被試験デバイスDUTに対して、同じ試験を、良と判定されるまで少なくとも1回以上繰り返すように、試験パターン出力回路210とデバイスセレクト信号出力回路220と判定回路230を制御する。
図6は、本発明の一実施形態に係るデバイスセレクト信号出力回路220の内部構成の一例を示すブロック図である。図6に示すように、デバイスセレクト信号出力回路220は、デバイスセレクト信号設定機能回路300と、マスク設定メモリ310と、論理回路320と、を有する。論理回路320は、各デバイスセレクト信号DSEL0〜DSEL79に対応して備えられている。即ち、本実施形態では80個の論理回路320が備えられている。各論理回路320は、AND回路(論理積回路)330と、OR回路(論理和回路)340と、セレクタ350と、を有する。
デバイスセレクト信号設定機能回路300は、機能試験が行われる被試験デバイスDUTを設定するものであり、80個の論理回路320のうちの所定の回路にハイレベルの信号を出力する。例えば、デバイスセレクト信号設定機能回路300は、どの論理回路320に、どのタイミングでハイレベルの信号を出力するか、プログラムに従って制御される。本実施形態では、デバイスセレクト信号設定機能回路300は、同時に8つの論理回路320にハイレベルの信号を出力し、これら以外の論理回路320にローレベルの信号を出力する。
マスク設定メモリ310は、マスク設定データを格納している。マスク設定データは、デバイスセレクト信号DSELをマスクする被試験デバイスDUTを特定するデータである。マスク設定メモリ310は、80個の論理回路320のうちの、機能試験を行わない被試験デバイスDUTに対応する論理回路320にハイレベルの信号を出力する。
次に、この論理回路320の構成を詳細に説明する。ここでは、デバイスセレクト信号DSEL0を出力する論理回路320について説明する。
AND回路330は、一方の入力端子にデバイスセレクト信号設定機能回路300からの信号が入力され、他方の入力端子(反転入力端子)にマスク設定メモリ310からの信号が入力される。これにより、デバイスセレクト信号設定機能回路300からの信号がハイレベルであり、マスク設定メモリ310からの信号がローレベルである場合のみに、AND回路330はハイレベルの信号を出力する。
OR回路340は、一方の入力端子にPG_CMD信号が入力され、他方の入力端子にAND回路330の出力信号が入力される。PG_CMD信号は、全てのデバイスセレクト信号DSEL0〜DSEL79をイネーブルに設定したい場合にハイレベルに設定される信号である。
セレクタ350は、一方の入力端子「1」にイネーブル信号Enableが入力され、他方の入力端子「0」にディスエーブル信号Disableが入力され、選択端子「S」にOR回路340の出力信号が入力される。セレクタ350は、選択端子「S」にハイレベルの信号が入力された時に、デバイスセレクト信号DSEL0をイネーブルに設定し、選択端子「S」にローレベルの信号が入力された時に、デバイスセレクト信号DSEL0をディスエーブルに設定する。
デバイスセレクト信号DSEL1〜DSEL79を出力する各論理回路320についても同様の構成であるため、説明は省略する。
これにより、前述のように、各デバイスセレクト信号出力回路220は、複数の被試験デバイスDUTの中から機能試験が行われる被試験デバイスDUTを選択するデバイスセレクト信号DSEL0〜DSEL79を、対応するバーンインボードBIBに出力する。ただし、各デバイスセレクト信号出力回路220は、マスク設定データで特定された被試験デバイスDUTが、機能試験が行われる被試験デバイスとして選択されないように、デバイスセレクト信号DSEL0〜DSEL79をマスクする。
次に、図7を参照して、バーンインシステムのバーンイン試験の動作の一例を説明する。図7は、本発明の一実施形態に係るバーンインシステムのバーンイン試験の動作を説明するフローチャートである。
最初に、コンタクト試験実行回路260により、各バーンインボードBIBにおける各被試験デバイスDUTにコンタクト試験用信号を出力して、コンタクト試験を実行する(ステップS10)。本実施形態では、60枚×256個=15360個の被試験デバイスDUTにコンタクト試験が実行される。このとき、判定回路230により、上記各被試験デバイスDUTからの出力信号を読み出し、読み出した出力信号が理論値と一致するか否か判定することで、各被試験デバイスDUTの電気的接続が正常か否か判定する。そして、試験結果記録部240により、コンタクト試験判定結果をコンタクト試験結果として記録しておく。
次に、マスク設定回路250により、試験結果記録部240からコンタクト試験結果を読み出す(ステップS11)。本実施形態では、各被試験デバイスDUTに対応付けられた15360個のコンタクト試験結果が読み出される。
次に、マスク設定回路250により、読み出されたコンタクト試験結果に応じてマスク設定データにマスク設定する(ステップS12)。例えば、1枚目のバーンインボードBIBにおける第6行、A列の被試験デバイスDUTのコンタクト試験結果が不良であった場合、A列の機能試験時にデバイスセレクト信号DSEL74をディスエーブルに設定するように、マスク設定データにマスク設定する。このマスク設定は、例えば、プログラムを用いて自動的に行われる。但し、手動でマスク設定しても良い。
次に、マスク設定回路250により、マスク設定メモリ310を更新する(ステップS13)。上述の例では、1枚目のバーンインボードBIBに対応するデバイスセレクト信号出力回路220のマスク設定メモリ310を、ステップS12でマスク設定したマスク設定データで更新する。
続いて、機能試験を行う(ステップS14)。ここでは、機能試験として書き込み試験を行う一例について説明する。機能試験は、試験パターン出力回路210により試験パターンデータを発生して、この試験パターンデータを、デバイスセレクト信号DSEL0〜DSEL79で選択された被試験デバイスDUTに書き込むことで行う。
例えば、最初に、60枚のバーンインボードBIBの各々について、A列における第2行、第4行、第6行、第8行、第10行、第12行、第14行および第16行の8個の被試験デバイスDUTの第1番目の半導体チップに機能試験が行われるように、デバイスセレクト信号設定機能回路300はプログラムに従って信号を出力する。これにより、デバイスセレクト信号出力回路220は、デバイスセレクト信号DSEL0,DSEL64,DSEL66,DSEL68,DSEL70,DSEL72,DSEL74,DSEL76,DSEL78をイネーブルに設定する。
しかし、上述の例では、マスク設定データに基づいて、1枚目のバーンインボードBIBに関するデバイスセレクト信号DSEL74は強制的にディスエーブルに設定されるので、1枚目のバーンインボードBIBにおける第6行、A列の被試験デバイスDUTには書き込みが行われない。即ち、この被試験デバイスDUTには機能試験が行われない。
上述の例では、この第6行、A列の被試験デバイスDUTは、コンタクト試験結果が不良であるため、機能試験を行った場合、不良になる可能性が極めて高い。本実施形態に係るバーンイン装置10は、試験精度を向上するために、前述のように、機能試験に含まれる所定の試験において一旦不良と判定された被試験デバイスDUTに対して、同じ試験を、良と判定されるまで少なくとも1回以上繰り返すように構成されている。そして、同じ試験で繰り返し不良であった被試験デバイスDUTを、その試験について最終的に不良と判定している。
しかし、本実施形態では、コンタクト試験結果が不良であった被試験デバイスDUTに機能試験を行わないようにしたので、不良となった試験を繰り返し行うことによる時間の無駄を排除できる。
さらに、この第6行、A列の被試験デバイスDUTは、全ての端子に正常に信号や電源が供給されない可能性が高い。このような状態でライトイネーブル端子/WEに信号が供給されると、この被試験デバイスDUTは、例えば、通常より大きな異常電流を流す場合がある。この場合、複数の被試験デバイスDUTに電源を供給するバーンイン装置10内の電源装置の電流供給能力が不足することにより、コンタクト試験結果が良である他の被試験デバイスDUTに十分な電流が供給されない場合がある。これにより、本来良と判定されるべき被試験デバイスDUTの機能試験に悪影響が及ぼされ、誤って不良と判定される可能性がある。
しかし、本実施形態では、このコンタクト試験結果が不良である第6行、A列の被試験デバイスDUTはライトイネーブル端子/WEに信号が供給されないので、異常電流を流すことがない。
このように、本実施形態によれば、マスク設定メモリ310のマスク設定データで特定された被試験デバイスDUTが、機能試験が行われる被試験デバイスDUTとして選択されないように、デバイスセレクト信号をマスクするようにしたので、任意の被試験デバイスDUTを試験対象から除外できる。従って、コンタクト試験結果が不良である被試験デバイスDUTを特定するようにマスク設定データを設定することにより、このような被試験デバイスDUTを以降の機能試験の試験対象から除外できる。これにより、コンタクト試験結果が不良である被試験デバイスDUTに対して機能試験を繰り返し実行しないようにできるので、機能試験の試験時間を短縮できる。
また、本実施形態のバーンイン装置10は、従来のバーンイン装置にマスク設定メモリ310を追加して、コンタクト試験結果に応じてマスク設定するように構成すれば実現できる。従って、少ないハードウェアの追加により、簡単な構成で実現できる。
(変形例)
次に、図8を参照して、バーンインシステムの機能試験における動作の他の一例を説明する。図8は、本発明の一実施形態の変形例に係るバーンインシステムで実行されるバーンイン試験における機能試験の動作を説明するフローチャートである。
次に、図8を参照して、バーンインシステムの機能試験における動作の他の一例を説明する。図8は、本発明の一実施形態の変形例に係るバーンインシステムで実行されるバーンイン試験における機能試験の動作を説明するフローチャートである。
以下の各ステップは、例えば、図7のフローチャートにおけるステップS14の機能試験として実行されても良い。この場合、マスク設定には、コンタクト試験結果と機能試験結果が反映される。
あるいは、コンタクト試験結果をマスク設定に反映させずに、以下の各ステップが図7のフローチャートとは独立して実行されても良い。この場合、マスク設定には、機能試験結果が反映される。
最初に、試験パターン出力回路210により、試験パターンデータの出力をスタートする(ステップS20)。
次に、デバイスセレクト信号DSEL0〜DSEL79で選択された被試験デバイスDUTを試験する(ステップS21)。
このステップS21の試験について、以下に詳細に説明する。
例えば、最初に、60枚のバーンインボードBIBの各々について、A列における第2行、第4行、第6行、第8行、第10行、第12行、第14行および第16行の8個の被試験デバイスDUTの第1番目の半導体チップを選択するように、デバイスセレクト信号出力回路220によりデバイスセレクト信号DSEL0〜DSEL79を出力する(第1回目のスキャン)。
これにより、上記各被試験デバイスDUTの第1番目の半導体チップにおける各メモリセルに、試験パターンデータを書き込む。
そして、判定回路230により、上記8個の被試験デバイスDUTの第1番目の半導体チップから出力信号(つまり、書き込まれたデータ)を読み出し、読み出した出力信号が理論値(つまり、試験パターンデータ)と一致するか否か判定する。そして、試験結果記録部240により、判定回路230における機能試験判定結果を機能試験結果として記録しておく。ここで、例えば、被試験デバイスDUTにおいて不良メモリセル数が所定数以上あるブロックをバッドブロックと定義して、被試験デバイスDUT毎にバッドブロック数を機能試験結果として記録するようにしても良い。
そして、第2番目の半導体チップから第4番目の半導体チップまで、上記試験を繰り返す。
続いて、60枚のバーンインボードBIBの各々について、A列における第1行、第3行、第5行、第7行、第9行、第11行、第13行および第15行の8個の被試験デバイスDUTの第1番目の半導体チップを選択する(第2回目のスキャン)。
以降、プログラムにより予め定められた順番で同様に試験を行い、32回のスキャンによって、各バーンインボードBIBにおける256個の被試験デバイスDUTに対して試験が終了する。
次に、試験パターン出力回路210により、試験パターンデータの出力を終了する(ステップS22)。
次に、マスク設定回路250により、試験結果記録部240から機能試験結果を読み出す(ステップS23)。
次に、試験シーケンス制御回路200により、機能試験が終了したか判定し(ステップS24)、終了した場合(ステップS24:Yes)、処理を終了する。
機能試験が終了していない場合(ステップS24:No)、マスク設定回路250により、読み出された機能試験結果に応じてマスク設定データにマスク設定する(ステップS25)。例えば、機能試験結果においてバッドブロック数が所定数以上である被試験デバイスDUTを不良であると特定して、この被試験デバイスDUTを特定するようにマスク設定しても良い。前述のように、このマスク設定は、例えば、プログラムを用いて自動的に行われる。
次に、マスク設定回路250により、マスク設定メモリ310を、ステップS25でマスク設定したマスク設定データで更新する(ステップS26)。
続いて、試験パターン出力回路210により、新たな試験パターンデータの出力をスタートする(ステップS20)。
次に、デバイスセレクト信号DSEL0〜DSEL79で選択された被試験デバイスDUTを試験する(ステップS21)。ここで、前述した様に試験が行われるが、ステップS25でマスク設定された被試験デバイスDUTに対しては、デバイスセレクト信号DSEL0〜DSEL79がイネーブルとならないので、試験が行われない。
以降の処理は、前述の処理と同様である。
このように、本変形例によれば、ある機能試験結果が不良である被試験デバイスDUTを特定するようにマスク設定データを設定することにより、このような被試験デバイスDUTを以降の機能試験の試験対象から除外できる。これにより、不良である被試験デバイスDUTに対して機能試験を繰り返し実行しないようにできるので、試験時間を短縮できる。
なお、本発明は、上記実施形態に限定されずに種々に変形可能である。例えば、上述した各処理部の内部構成は一例に過ぎず、同様の処理を実現可能であれば、種々に変形することができる。一例を挙げると、図5に示したテスト制御装置100の内部構成、及び、図6に示したデバイスセレクト信号出力回路220の内部構成は、同様の処理を実現可能なように、様々な変形を施すことができる。
また、上述した実施形態で図示した各処理部は、本発明の一実施形態を説明するために必要な部分のみを図示している。したがって、実際のバーンイン装置10においては、これらの図に示されていない様々な機能部を各処理部に追加して構成されるものであると、解釈すべきである。
また、上述した実施形態で用いた様々な数値は一例に過ぎず、被試験デバイスDUTの仕様、供給する試験パターンデータのパターン等により、様々な値を採用することができる。
さらに、上述した実施形態では、コンタクト試験や機能試験で不良と判定された被試験デバイスDUTを試験対象から除外する一例について説明したが、任意の正常な被試験デバイスDUTを試験対象から除外するようにマスク設定しても良い。
また、上述した実施形態では、1つの被試験デバイスDUTは4枚の半導体チップを有している一例について説明したが、1枚の半導体チップを有していても良く、任意の枚数の半導体チップを有していても良い。
また、上述した実施形態では、被試験デバイスDUTはNAND型フラッシュメモリである一例について説明したが、他の半導体デバイスでも良い。
10 バーンイン装置
20 ドア
30 断熱壁
40 チャンバ
50 スロット
60 加熱ヒーター
70 冷却ユニット
80 ファン
100 テスト制御装置
110 バッファーボード
120 ドライバーボード
130 エクステンションボード
140 挿入エッジ
BIB バーンインボード
DUT 被試験デバイス
DT 空気循環ダクト
CL 制御部
20 ドア
30 断熱壁
40 チャンバ
50 スロット
60 加熱ヒーター
70 冷却ユニット
80 ファン
100 テスト制御装置
110 バッファーボード
120 ドライバーボード
130 エクステンションボード
140 挿入エッジ
BIB バーンインボード
DUT 被試験デバイス
DT 空気循環ダクト
CL 制御部
Claims (9)
- 複数の被試験デバイスが装着されたバーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するデバイスセレクト信号出力回路と、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力する試験パターン出力回路と、を備え、
前記デバイスセレクト信号出力回路は、マスク設定データを格納しているマスク設定メモリを有しており、前記マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とするバーンイン装置。 - 前記機能試験に先立ち、コンタクト試験用信号を前記バーンインボードに出力して、前記バーンインボードに装着された前記複数の被試験デバイスに対して、その電気的接続を確認するコンタクト試験を実行するコンタクト試験実行回路と、
前記コンタクト試験用信号が供給された前記各被試験デバイスからの出力信号を読み出して、読み出した出力信号が理論値と一致するか否か判定してコンタクト試験判定結果を出力する判定回路と、
前記コンタクト試験判定結果をコンタクト試験結果として記録する試験結果記録部と、
前記複数の被試験デバイスの中から前記コンタクト試験結果が不良であったものを特定するように前記マスク設定データを設定するマスク設定回路と、をさらに備える
ことを特徴とする請求項1に記載のバーンイン装置。 - 前記判定回路は、前記試験パターンデータが供給された前記各被試験デバイスからの出力信号を読み出して、読み出した出力信号が理論値と一致するか否か判定して機能試験判定結果を出力し、
前記試験結果記録部は、前記機能試験判定結果を機能試験結果として記録し、
前記マスク設定回路は、前記複数の被試験デバイスの中から前記機能試験結果が不良であったものを特定するように前記マスク設定データを設定する
ことを特徴とする請求項2に記載のバーンイン装置。 - 前記試験パターンデータが供給された前記各被試験デバイスからの出力信号を読み出して、読み出した出力信号が理論値と一致するか否か判定して機能試験判定結果を出力する判定回路と、
前記機能試験判定結果を機能試験結果として記録する試験結果記録部と、
前記複数の被試験デバイスの中から前記機能試験結果が不良であったものを特定するように前記マスク設定データを設定するマスク設定回路と、をさらに備える
ことを特徴とする請求項1に記載のバーンイン装置。 - 前記機能試験は複数の試験を含み、
前記バーンインボード上に装着されている前記複数の被試験デバイスを所定数の被試験デバイス毎に区分して、これにより複数のグループを構成し、グループ単位で、順次、前記被試験デバイスに前記機能試験に含まれる所定の試験を行い、且つ、前記所定の試験において不良と判定された前記被試験デバイスに対して、同じ試験を、良と判定されるまで少なくとも1回以上繰り返すように、前記デバイスセレクト信号出力回路と前記試験パターン出力回路と前記判定回路とを制御する試験シーケンス制御回路をさらに備える
ことを特徴とする請求項2から請求項4の何れかに記載のバーンイン装置。 - 前記被試験デバイスは、NAND型フラッシュメモリであり、
前記デバイスセレクト信号で選択された前記機能試験が行われる被試験デバイスは、書き込みが許可され、
前記試験パターンデータは、書き込みが許可された前記被試験デバイスに書き込まれる
ことを特徴とする請求項1から請求項5の何れかに記載のバーンイン装置。 - 複数の被試験デバイスが装着されたバーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置の制御方法であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するステップと、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力するステップと、を備え、
マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とするバーンイン装置の制御方法。 - 複数の被試験デバイスが装着されるバーンインボードと、
前記バーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置と、を備えるバーンインシステムであって、
前記バーンイン装置は、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するデバイスセレクト信号出力回路と、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力する試験パターン出力回路と、を備え、
前記デバイスセレクト信号出力回路は、マスク設定データを格納しているマスク設定メモリを有しており、前記マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とするバーンインシステム。 - 複数の被試験デバイスが装着されるバーンインボードと、
前記バーンインボードが挿入され、前記複数の被試験デバイスにバーンイン試験を行うバーンイン装置と、を備えるバーンインシステムの制御方法であって、
前記複数の被試験デバイスの中から機能試験が行われる被試験デバイスを選択するデバイスセレクト信号を、前記バーンインボードに出力するステップと、
前記機能試験が行われる被試験デバイスに供給される試験パターンデータを、前記バーンインボードに出力するステップと、を備え、
マスク設定データで特定された被試験デバイスが、前記機能試験が行われる被試験デバイスとして選択されないように、前記デバイスセレクト信号をマスクする
ことを特徴とするバーンインシステムの制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010238743A JP2012093124A (ja) | 2010-10-25 | 2010-10-25 | バーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法 |
| TW099139948A TW201217802A (en) | 2010-10-25 | 2010-11-19 | capable of eliminating arbitrary to-be-tested devices from being tested by means of a simple structure |
| KR1020100116202A KR20120042594A (ko) | 2010-10-25 | 2010-11-22 | 번-인 장치, 번-인 시스템, 번-인 장치의 제어 방법, 및 번-인 시스템의 제어 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010238743A JP2012093124A (ja) | 2010-10-25 | 2010-10-25 | バーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012093124A true JP2012093124A (ja) | 2012-05-17 |
Family
ID=46263316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010238743A Pending JP2012093124A (ja) | 2010-10-25 | 2010-10-25 | バーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2012093124A (ja) |
| KR (1) | KR20120042594A (ja) |
| TW (1) | TW201217802A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI456219B (zh) * | 2012-09-27 | 2014-10-11 | Chroma Ate Inc | 燒機測試裝置 |
| TWI465737B (zh) * | 2012-08-14 | 2014-12-21 | Accton Technology Corp | 老化測試系統 |
| TWI480564B (zh) * | 2012-08-30 | 2015-04-11 | Advantest Corp | 電腦測試程式產品以及用於半導體元件的測試系統 |
| CN111948523A (zh) * | 2020-09-17 | 2020-11-17 | 深圳市莱盎科技有限公司 | 灯带老化测试治具 |
| CN112114207A (zh) * | 2019-06-19 | 2020-12-22 | 泰克元有限公司 | 测试板及测试腔室 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103713207A (zh) * | 2012-10-08 | 2014-04-09 | 致茂电子(苏州)有限公司 | 烧机测试装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1186593A (ja) * | 1997-09-08 | 1999-03-30 | Ando Electric Co Ltd | 集積回路試験装置 |
| JP2000162267A (ja) * | 1998-11-25 | 2000-06-16 | Nippon Eng Kk | コンタクトチェック機能を有するバーンインボード用半導体デバイス自動挿抜装置 |
| JP2001330645A (ja) * | 2000-05-18 | 2001-11-30 | Ando Electric Co Ltd | バーンインテストシステム |
| JP2003004810A (ja) * | 2001-06-20 | 2003-01-08 | Advantest Corp | 半導体デバイス試験装置 |
-
2010
- 2010-10-25 JP JP2010238743A patent/JP2012093124A/ja active Pending
- 2010-11-19 TW TW099139948A patent/TW201217802A/zh unknown
- 2010-11-22 KR KR1020100116202A patent/KR20120042594A/ko not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1186593A (ja) * | 1997-09-08 | 1999-03-30 | Ando Electric Co Ltd | 集積回路試験装置 |
| JP2000162267A (ja) * | 1998-11-25 | 2000-06-16 | Nippon Eng Kk | コンタクトチェック機能を有するバーンインボード用半導体デバイス自動挿抜装置 |
| JP2001330645A (ja) * | 2000-05-18 | 2001-11-30 | Ando Electric Co Ltd | バーンインテストシステム |
| JP2003004810A (ja) * | 2001-06-20 | 2003-01-08 | Advantest Corp | 半導体デバイス試験装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI465737B (zh) * | 2012-08-14 | 2014-12-21 | Accton Technology Corp | 老化測試系統 |
| TWI480564B (zh) * | 2012-08-30 | 2015-04-11 | Advantest Corp | 電腦測試程式產品以及用於半導體元件的測試系統 |
| TWI456219B (zh) * | 2012-09-27 | 2014-10-11 | Chroma Ate Inc | 燒機測試裝置 |
| CN112114207A (zh) * | 2019-06-19 | 2020-12-22 | 泰克元有限公司 | 测试板及测试腔室 |
| CN112114207B (zh) * | 2019-06-19 | 2024-05-10 | 泰克元有限公司 | 测试板及测试腔室 |
| CN111948523A (zh) * | 2020-09-17 | 2020-11-17 | 深圳市莱盎科技有限公司 | 灯带老化测试治具 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201217802A (en) | 2012-05-01 |
| KR20120042594A (ko) | 2012-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6986118B2 (en) | Method for controlling semiconductor chips and control apparatus | |
| US8358548B2 (en) | Methods for efficiently repairing embedded dynamic random-access memory having marginally failing cells | |
| JP2012093124A (ja) | バーンイン装置、バーンインシステム、バーンイン装置の制御方法およびバーンインシステムの制御方法 | |
| US6940781B2 (en) | Semiconductor memory, method of testing semiconductor memory and method of manufacturing semiconductor memory | |
| JP5615852B2 (ja) | 電子デバイス試験システム | |
| US7473568B2 (en) | Memory-module manufacturing method with memory-chip burn-in and full functional testing delayed until module burn-in | |
| US9000789B2 (en) | Method and equipment for testing semiconductor apparatuses simultaneously and continuously | |
| US20090137070A1 (en) | Manufacturing Method for Partially-Good Memory Modules with Defect Table in EEPROM | |
| US6910162B2 (en) | Memory-module burn-in system with removable pattern-generator boards separated from heat chamber by backplane | |
| KR101354799B1 (ko) | 번-인 보드, 번-인 장치, 및 번-인 시스템 | |
| US20140258780A1 (en) | Memory controllers including test mode engines and methods for repair of memory over busses used during normal operation of the memory | |
| CN110161400A (zh) | 一种用于测试内存组件的测试室以及测试方法 | |
| KR101138199B1 (ko) | 시험용 웨이퍼 유닛 및 시험 시스템 | |
| JP2012002730A (ja) | バーンインボード、バーンイン装置、及び、バーンインシステム | |
| JP3031883B2 (ja) | 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板 | |
| US9620243B2 (en) | Test system simultaneously testing semiconductor devices | |
| JP4124206B2 (ja) | バーンインテスト方法 | |
| KR101924789B1 (ko) | 반도체 디바이스 인터페이스 보드 | |
| JP5314684B2 (ja) | 試験用ウエハ、および、試験システム | |
| KR20050047928A (ko) | 번-인 테스트 및 실장 테스트를 동시에 수행하기 위한테스트 보드 및 테스트 방법 | |
| US7159157B2 (en) | Apparatus and method for testing a device for storing data | |
| KR20160148350A (ko) | 반도체 메모리 테스트 장치 및 테스트 방법 | |
| JP2008076241A (ja) | 半導体テスト装置 | |
| CN118866072B (zh) | 固态硬盘可靠性测试系统及其测试方法 | |
| CN118571304B (zh) | 存储器测试装置和存储器测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130502 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140307 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140627 |