[go: up one dir, main page]

JP2012089800A - Semiconductor laser and manufacturing method thereof - Google Patents

Semiconductor laser and manufacturing method thereof Download PDF

Info

Publication number
JP2012089800A
JP2012089800A JP2010237712A JP2010237712A JP2012089800A JP 2012089800 A JP2012089800 A JP 2012089800A JP 2010237712 A JP2010237712 A JP 2010237712A JP 2010237712 A JP2010237712 A JP 2010237712A JP 2012089800 A JP2012089800 A JP 2012089800A
Authority
JP
Japan
Prior art keywords
layer
electrode
electrode layer
substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010237712A
Other languages
Japanese (ja)
Inventor
Tomoichiro Toyama
智一郎 外山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2010237712A priority Critical patent/JP2012089800A/en
Publication of JP2012089800A publication Critical patent/JP2012089800A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor laser which can be easily made into a thin package by wireless connection.SOLUTION: The semiconductor laser comprises a first conductive type cladding layer 14, an active layer 16, a second conductive type cladding layer 18 and a surface electrode layer 20 sequentially arranged on a substrate 10; a rear face electrode layer 22 arranged on a rear face of the substrate 10; a first insulator layer 24a formed along a first cleavage surface 42a of the substrate 10, the first conductive type cladding layer 14, the active layer 16 and the second conductive type cladding layer 18, and extending on the surfaces of the first cleavage surface 42a and the surface electrode layer 20 and on the surface of the rear face electrode layer 22; a second insulator layer 24b formed along a second cleavage surface 42b opposed to the first cleavage surface 42a and extending on the surfaces of the second cleavage surface 42b and the surface electrode layer 20 and on the surface of the rear face electrode layer 22; and a first electrode layer 26A arranged on one part on the first insulator layer 24a and on the surface electrode layer 20.

Description

本発明は、半導体レーザおよびその製造方法に関し、特に、ワイヤレス接続により、薄型パッケージ化が容易な半導体レーザおよびその製造方法に関する。   The present invention relates to a semiconductor laser and a manufacturing method thereof, and more particularly, to a semiconductor laser and a manufacturing method thereof that can be easily formed into a thin package by wireless connection.

従来の発光ダイオード(LED:Light Emitting Diode)や半導体レーザ(LD:Laser Diode)は、その構造上、基板上にエピタキシャル成長を行い、エピタキシャル成長層上に電極を形成している。   Conventional light emitting diodes (LEDs) and semiconductor lasers (LDs: Laser Diodes) are epitaxially grown on a substrate due to their structures, and electrodes are formed on the epitaxial growth layer.

素子の組み立て時には、エピタキシャル成長層上に配置された電極に対してワイヤボンディングを実施する必要があり、このため薄型パッケージを実現する上で、妨げとなっている(例えば、特許文献1および特許文献2参照。)。   At the time of assembling the element, it is necessary to perform wire bonding with respect to the electrode disposed on the epitaxial growth layer, which is an obstacle to realizing a thin package (for example, Patent Document 1 and Patent Document 2). reference.).

従来例に係るLDの実装マウント状態を説明する模式的鳥瞰構造は、図21に示すように表される。従来例に係るLDの実装マウント構造は、図21に示すように、レーザチップ401をジャンクションアップ(GaN系半導体基板の裏面側がヒートシンク407側)でサブマウント402に設置し、そのサブマウント402をステムのヒートシンク407上に設置して、p側電極をワイヤボンディングし、完成品とする。金(Au)ワイヤ405によって、通電用ピン403とp側電極を接続し、Auワイヤ406によって、通電用ピン404とn側電極を接続している。   A schematic bird's-eye view structure for explaining the mounting state of the LD according to the conventional example is expressed as shown in FIG. As shown in FIG. 21, the mounting structure of the LD according to the conventional example is configured such that the laser chip 401 is installed on the submount 402 with the junction up (the back side of the GaN-based semiconductor substrate is the heat sink 407 side). The p-side electrode is wire-bonded to obtain a finished product. The energization pin 403 and the p-side electrode are connected by a gold (Au) wire 405, and the energization pin 404 and the n-side electrode are connected by an Au wire 406.

従来のLDは、その構造上、素子の組み立て時には、ワイヤボンディングを実施する必要があり、薄型パッケージ化が難しい。また、面発光型LDの場合には、このため、素子上部からの光の取り出し効率が悪い。   Due to the structure of the conventional LD, it is necessary to perform wire bonding when assembling the element, and it is difficult to make a thin package. Further, in the case of a surface emitting LD, the light extraction efficiency from the upper part of the element is poor.

実開平5−4529号公報Japanese Utility Model Publication No. 5-4529 特開2000−77726号公報JP 2000-77726 A

本発明の目的は、ワイヤレス接続により、薄型パッケージ化の容易な半導体レーザおよびその製造方法を提供することにある。   An object of the present invention is to provide a semiconductor laser that can be easily made into a thin package by wireless connection and a method for manufacturing the same.

本発明の一態様によれば、基板と、前記基板上に配置された第1導電型クラッド層と、前記第1導電型クラッド層上に配置された活性層と、前記活性層上に配置された第2導電型クラッド層と、前記第2導電型クラッド層上に配置された表面電極層と、前記基板の裏面に配置された裏面電極層と、前記基板、前記第1導電型クラッド層、前記活性層、前記第2導電型クラッド層の第1劈開面に沿って形成され、前記第1劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第1絶縁層と、前記第1劈開面に対向する第2劈開面に沿って形成され、前記第2劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第2絶縁層と、前記第1絶縁層上および前記表面電極層上の一部に配置された第1電極層とを備える半導体レーザが提供される。   According to one aspect of the present invention, a substrate, a first conductivity type cladding layer disposed on the substrate, an active layer disposed on the first conductivity type cladding layer, and disposed on the active layer. A second conductivity type cladding layer, a surface electrode layer disposed on the second conductivity type cladding layer, a back electrode layer disposed on the back surface of the substrate, the substrate, the first conductivity type cladding layer, The active layer is formed along a first cleaved surface of the second conductivity type cladding layer, and is arranged to extend on the surface of the first cleaved surface and the surface electrode layer and on the surface of the back electrode layer. And a first insulating layer and a second cleaved surface opposite to the first cleaved surface, and extends on the second cleaved surface, the surface of the surface electrode layer, and the surface of the back electrode layer. A second insulating layer arranged on the first insulating layer and the surface electrode layer A semiconductor laser and a first electrode layer disposed on a part is provided.

本発明の他の態様によれば、基板と、前記基板上に配置された第1導電型クラッド層と、前記第1導電型クラッド層上に配置された活性層と、前記活性層上に配置された第2導電型クラッド層と、前記第2導電型クラッド層上に配置された表面電極層と、前記基板の裏面に配置された裏面電極層と、前記基板、前記第1導電型クラッド層、前記活性層、前記第2導電型クラッド層の第1側面に沿って形成され、前記第1側面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第1絶縁層と、前記第1絶縁層上および前記表面電極層上の一部に配置された第1電極層とを備える半導体レーザが提供される。   According to another aspect of the present invention, a substrate, a first conductivity type cladding layer disposed on the substrate, an active layer disposed on the first conductivity type cladding layer, and disposed on the active layer. Second conductive type cladding layer, surface electrode layer disposed on the second conductive type cladding layer, back electrode layer disposed on the back surface of the substrate, the substrate, and the first conductive type cladding layer The active layer is formed along the first side surface of the second conductivity type cladding layer, and extends on the surface of the first side surface and the surface electrode layer and on the surface of the back electrode layer. There is provided a semiconductor laser comprising a first insulating layer and a first electrode layer disposed on a part of the first insulating layer and on the surface electrode layer.

本発明の他の態様によれば、基板上に第1導電型クラッド層を形成する工程と、前記第1導電型クラッド層上に活性層を形成する工程と、前記活性層上に第2導電型クラッド層を形成する工程と、前記第2導電型クラッド層上に、表面電極層を形成する工程と、前記基板の裏面に裏面電極層を形成する工程と、前記基板、前記第1導電型クラッド層、前記活性層、前記第2導電型クラッド層の第1劈開面に沿って、前記第1劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第1絶縁層を形成する工程と、前記第1劈開面に対向する第2劈開面に沿って、前記第2劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第2絶縁層を形成する工程と、前記第1絶縁層上および前記表面電極層上の一部に第1電極層を形成する工程とを有する半導体レーザの製造方法が提供される。   According to another aspect of the present invention, a step of forming a first conductivity type cladding layer on a substrate, a step of forming an active layer on the first conductivity type cladding layer, and a second conductivity on the active layer. Forming a mold cladding layer, forming a surface electrode layer on the second conductivity type cladding layer, forming a back electrode layer on the back surface of the substrate, the substrate, the first conductivity type Extending along the first cleaved surface of the clad layer, the active layer, and the second conductivity type clad layer on the surface of the first cleaved surface and the surface electrode layer and on the surface of the back electrode layer A step of forming one insulating layer, and a second cleaved surface facing the first cleaved surface, and extending on the surface of the second cleaved surface and the surface electrode layer and on the surface of the back electrode layer. Forming a second insulating layer, and on the first insulating layer and the surface electrode The method of manufacturing a semiconductor laser and a step of forming a first electrode layer is provided on a part of the upper.

本発明の他の態様によれば、基板上に第1導電型クラッド層を形成する工程と、前記第1導電型クラッド層上に活性層を形成する工程と、前記活性層上に第2導電型クラッド層を形成する工程と、前記第2導電型クラッド層上に、表面電極層を形成する工程と、前記基板の裏面に裏面電極層を形成する工程と、前記基板、前記第1導電型クラッド層、前記活性層、前記第2導電型クラッド層の第1側面に沿って、前記第1側面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第1絶縁層を形成する工程と、前記第1絶縁層上および前記表面電極層上の一部に第1電極層を形成する工程とを有する半導体レーザの製造方法が提供される。   According to another aspect of the present invention, a step of forming a first conductivity type cladding layer on a substrate, a step of forming an active layer on the first conductivity type cladding layer, and a second conductivity on the active layer. Forming a mold cladding layer, forming a surface electrode layer on the second conductivity type cladding layer, forming a back electrode layer on the back surface of the substrate, the substrate, the first conductivity type The first insulation extends along the first side surface of the cladding layer, the active layer, and the second conductivity type cladding layer on the surface of the first side surface and the front electrode layer and on the surface of the back electrode layer. There is provided a method for manufacturing a semiconductor laser, comprising a step of forming a layer and a step of forming a first electrode layer on a part of the first insulating layer and the surface electrode layer.

本発明によれば、ワイヤレス接続により、薄型パッケージ化の容易な半導体レーザおよびその製造方法を提供することができる。   According to the present invention, it is possible to provide a semiconductor laser that can be easily packaged thinly and a manufacturing method thereof by wireless connection.

本発明の第1の実施の形態に係る半導体レーザの模式的鳥瞰図。1 is a schematic bird's-eye view of a semiconductor laser according to a first embodiment of the present invention. 本発明の第1の実施の形態に係る半導体レーザを半導体実装基板上に搭載する様子を示す模式的鳥瞰図。The typical bird's-eye view which shows a mode that the semiconductor laser which concerns on the 1st Embodiment of this invention is mounted on a semiconductor mounting board | substrate. 本発明の第1の実施の形態に係る半導体レーザを半導体実装基板上に搭載した模式的断面構造図。1 is a schematic cross-sectional structure diagram in which a semiconductor laser according to a first embodiment of the present invention is mounted on a semiconductor mounting substrate. 本発明の第1の実施の形態に係る半導体レーザの半導体実装基板上の電極パターンの模式的平面パターン構成図。The typical plane pattern block diagram of the electrode pattern on the semiconductor mounting board | substrate of the semiconductor laser which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係る半導体レーザを絶縁実装基板上に搭載する様子を示す模式的鳥瞰図。1 is a schematic bird's-eye view showing a state in which a semiconductor laser according to a first embodiment of the present invention is mounted on an insulating mounting substrate. 本発明の第1の実施の形態に係る半導体レーザを絶縁実装基板上に搭載した模式的断面構造図。1 is a schematic cross-sectional structure diagram in which a semiconductor laser according to a first embodiment of the present invention is mounted on an insulating mounting substrate. 本発明の第1の実施の形態に係る半導体レーザの絶縁実装基板上の電極パターンの模式的平面パターン構成図。The typical plane pattern block diagram of the electrode pattern on the insulated mounting board | substrate of the semiconductor laser which concerns on the 1st Embodiment of this invention. 本発明の第1の実施の形態に係る半導体レーザの製造方法において、(a)ウェハプロセスの一工程を示す模式的断面構造図(その1)、(b)ウェハプロセスの一工程を示す模式的断面構造図(その2)、(c)ウェハプロセスの一工程を示す模式的断面構造図(その3)、(d)ウェハプロセスの一工程を示す模式的断面構造図(その4)。In the manufacturing method of the semiconductor laser according to the first embodiment of the present invention, (a) a schematic cross-sectional structure diagram showing one step of a wafer process (part 1), (b) a schematic showing one step of a wafer process Sectional structure diagram (No. 2), (c) Schematic sectional structure diagram showing one step of wafer process (No. 3), (d) Schematic sectional structure diagram showing one step of wafer process (No. 4). 本発明の第1の実施の形態に係る半導体レーザの製造方法において、(a)LDウェハを分割する様子を示す模式的鳥瞰図、(b)LDウェハを分割して形成された複数のLDバーの模式的鳥瞰図。In the semiconductor laser manufacturing method according to the first embodiment of the present invention, (a) a schematic bird's-eye view showing a state of dividing an LD wafer, and (b) a plurality of LD bars formed by dividing the LD wafer. Schematic bird's-eye view. 本発明の第1の実施の形態に係る半導体レーザの製造方法において、LDバーとシリコンバーを積層し、LDバー固定装置に挿入する一工程を示す模式的鳥瞰図。FIG. 3 is a schematic bird's-eye view showing one step of stacking an LD bar and a silicon bar and inserting the LD bar and the silicon bar into the LD bar fixing device in the semiconductor laser manufacturing method according to the first embodiment of the present invention. 本発明の第1の実施の形態に係る半導体レーザの製造方法において、LDバーとシリコンバーを積層する一工程を示す模式的断面構造図。FIG. 3 is a schematic cross-sectional structure diagram showing one step of laminating an LD bar and a silicon bar in the semiconductor laser manufacturing method according to the first embodiment of the present invention. 本発明の第1の実施の形態に係る半導体レーザの製造方法に使用するシリコンバーの模式的鳥瞰図。The typical bird's-eye view of the silicon bar used for the manufacturing method of the semiconductor laser concerning a 1st embodiment of the present invention. 本発明の第1の実施の形態に係る半導体レーザの製造方法において、積層化されたLDバーの側壁、表面電極層の一部および裏面電極層の一部に絶縁層を形成する工程を示す模式的断面構造図。FIG. 5 is a schematic diagram showing a step of forming an insulating layer on a side wall of a laminated LD bar, a part of a front electrode layer, and a part of a back electrode layer in the method for manufacturing a semiconductor laser according to the first embodiment of the present invention. FIG. 本発明の第1の実施の形態に係る半導体レーザの製造方法において、図13の工程後、LDバーと反転されたシリコンバーを積層する一工程を示す模式的断面構造図。FIG. 14 is a schematic cross-sectional structure diagram showing a step of stacking an LD bar and an inverted silicon bar after the step of FIG. 13 in the semiconductor laser manufacturing method according to the first embodiment of the present invention. 本発明の第1の実施の形態に係る半導体レーザの製造方法において、積層化されたLDバーの絶縁層上および表面電極層の一部に電極層を形成する工程を示す模式的断面構造図。FIG. 3 is a schematic cross-sectional structure diagram showing a step of forming an electrode layer on the insulating layer of the laminated LD bar and a part of the surface electrode layer in the method for manufacturing a semiconductor laser according to the first embodiment of the present invention. 本発明の第1の実施の形態に係る半導体レーザに適用するGaAs系ストライプ型LDの模式的鳥瞰図。1 is a schematic bird's-eye view of a GaAs stripe LD applied to a semiconductor laser according to a first embodiment of the present invention. 本発明の第1の実施の形態に係る半導体レーザに適用するGaN系ストライプ型LDの模式的鳥瞰図。1 is a schematic bird's-eye view of a GaN-based stripe LD applied to a semiconductor laser according to a first embodiment of the present invention. 本発明の第1の実施の形態に係る半導体レーザに適用する別のGaN系ストライプ型LDの模式的鳥瞰図。FIG. 3 is a schematic bird's-eye view of another GaN-based stripe LD applied to the semiconductor laser according to the first embodiment of the present invention. 本発明の第2の実施の形態に係る半導体レーザの模式的鳥瞰図。FIG. 5 is a schematic bird's-eye view of a semiconductor laser according to a second embodiment of the present invention. 本発明の第2の実施の形態に係る半導体レーザに適用するGaAs系面発光型LDの模式的鳥瞰図。The typical bird's-eye view of GaAs type surface emitting LD applied to the semiconductor laser concerning a 2nd embodiment of the present invention. 従来例に係るLDの実装マウント状態を説明する模式的鳥瞰図。The typical bird's-eye view explaining the mounting mounting state of LD concerning a conventional example.

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。   Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

又、以下に示す第1〜第2の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。   The first to second embodiments described below exemplify apparatuses and methods for embodying the technical idea of the present invention, and the embodiments of the present invention include components. The material, shape, structure, arrangement, etc. are not specified below. Various modifications can be made to the embodiment of the present invention within the scope of the claims.

[第1の実施の形態]
本発明の第1の実施の形態に係る半導体レーザ1の模式的鳥瞰構成は、図1に示すように表される。また、第1の実施の形態に係る半導体レーザ1を半導体実装基板32S上に搭載する様子を示す模式的鳥瞰構成は、図2に示すように表される。また、実際に、半導体実装基板32S上に搭載した模式的断面構造は、図3に示すように表される。また、半導体実装基板32S上の電極パターンの模式的平面パターン構成は、図4に示すように表される。図4の電極パターンの上に、第1の実施の形態に係る半導体レーザ1を搭載した、I−I線に沿う模式的断面構造が、図3に対応する。
[First embodiment]
A schematic bird's-eye view configuration of the semiconductor laser 1 according to the first embodiment of the present invention is expressed as shown in FIG. Further, a schematic bird's-eye view showing a state in which the semiconductor laser 1 according to the first embodiment is mounted on the semiconductor mounting substrate 32S is expressed as shown in FIG. Further, a schematic cross-sectional structure actually mounted on the semiconductor mounting substrate 32S is expressed as shown in FIG. Further, a schematic planar pattern configuration of the electrode pattern on the semiconductor mounting substrate 32S is expressed as shown in FIG. A schematic cross-sectional structure taken along line II, in which the semiconductor laser 1 according to the first embodiment is mounted on the electrode pattern of FIG. 4, corresponds to FIG.

第1の実施の形態に係る半導体レーザ1は、図1に示すように、基板10と、基板10上に配置された第1導電型クラッド層14と、第1導電型クラッド層14上に配置された活性層16と、活性層16上に配置された第2導電型クラッド層18と、第2導電型クラッド層18上に配置された表面電極層20と、基板10の裏面に配置された裏面電極層22と、基板10・第1導電型クラッド層14・活性層16・第2導電型クラッド層18の第1劈開面42aに沿って形成され、第1劈開面42aおよび表面電極層20の表面上および裏面電極層22の表面上に延在して配置された第1絶縁層24aと、第1劈開面42aに対向する第2劈開面42bに沿って形成され、第2劈開面42bおよび表面電極層20の表面上および裏面電極層22の表面上に延在して配置された第2絶縁層24bと、第1絶縁層24a上および表面電極層20上の一部に配置された第1電極層26Aとを備える。   As shown in FIG. 1, the semiconductor laser 1 according to the first embodiment is disposed on a substrate 10, a first conductivity type cladding layer 14 disposed on the substrate 10, and the first conductivity type cladding layer 14. Active layer 16, second conductivity type cladding layer 18 disposed on active layer 16, surface electrode layer 20 disposed on second conductivity type cladding layer 18, and disposed on the back surface of substrate 10. The back electrode layer 22 is formed along the first cleaved surface 42 a of the substrate 10, the first conductivity type clad layer 14, the active layer 16, and the second conductivity type clad layer 18, and the first cleaved surface 42 a and the surface electrode layer 20 are formed. The first insulating layer 24a is disposed so as to extend on the front surface and the surface of the back electrode layer 22, and the second cleaved surface 42b is formed along the second cleaved surface 42b opposite to the first cleaved surface 42a. And on the surface of the front electrode layer 20 and the back electrode layer 2 Comprising the second insulating layer 24b which is arranged extending over the surface, and a first electrode layer 26A disposed on a part of the on the first insulating layer 24a and the surface electrode layer 20.

図1に示すように、第1の実施の形態に係る半導体レーザ1において、表面電極層20は、レーザストライプ80を備え、活性層16より第2絶縁層24bを介してレーザストライプ80に沿って、レーザ光hνfが放射される。   As shown in FIG. 1, in the semiconductor laser 1 according to the first embodiment, the surface electrode layer 20 includes a laser stripe 80, and extends from the active layer 16 along the laser stripe 80 via the second insulating layer 24b. The laser beam hνf is emitted.

図2および図3に示すように、第1の実施の形態に係る半導体レーザ1において、表面電極層20に接続された第1電極層26AはLDのアノードであり、裏面電極層22は、LDのカソードである。   As shown in FIG. 2 and FIG. 3, in the semiconductor laser 1 according to the first embodiment, the first electrode layer 26A connected to the front electrode layer 20 is an anode of the LD, and the back electrode layer 22 is an LD. The cathode.

図2および図3に示すように、第1の実施の形態に係る半導体レーザ1は、半導体実装基板32Sと、半導体実装基板32S上に配置されたアノード電極パターン30Aと、半導体実装基板32S上に絶縁層30Iを介して配置されたカソード電極パターン30Kとを備える。   As shown in FIGS. 2 and 3, the semiconductor laser 1 according to the first embodiment includes a semiconductor mounting substrate 32S, an anode electrode pattern 30A disposed on the semiconductor mounting substrate 32S, and a semiconductor mounting substrate 32S. And a cathode electrode pattern 30K disposed via an insulating layer 30I.

図2および図3に示すように、半導体実装基板32S上において、第1電極層26Aは、アノード電極パターン30A上に載置されて接続され、裏面電極層22は、カソード電極パターン30K上に載置されて接続される。ここで、カソード電極28は、カソード電極パターン30K上に一体的に形成されていても良い。また、カソード電極28は、裏面電極層22に予め接続されていても良い。この場合には、カソード電極28が、カソード電極パターン30K上に載置されて接続される。   As shown in FIGS. 2 and 3, on the semiconductor mounting substrate 32S, the first electrode layer 26A is placed on and connected to the anode electrode pattern 30A, and the back electrode layer 22 is placed on the cathode electrode pattern 30K. Placed and connected. Here, the cathode electrode 28 may be integrally formed on the cathode electrode pattern 30K. Further, the cathode electrode 28 may be connected to the back electrode layer 22 in advance. In this case, the cathode electrode 28 is placed on and connected to the cathode electrode pattern 30K.

なお、図2においては、光学距離を調整するために、半導体実装基板32S上にアライメントマーク(図示省略)を配置し、画像処理を行って、半導体レーザ1のレーザ端面の位置を調整する、または半導体レーザ1の端面と半導体実装基板32Sの端面を揃えるようにしても良い。   In FIG. 2, in order to adjust the optical distance, alignment marks (not shown) are arranged on the semiconductor mounting substrate 32S and image processing is performed to adjust the position of the laser end face of the semiconductor laser 1, or The end face of the semiconductor laser 1 and the end face of the semiconductor mounting substrate 32S may be aligned.

第1の実施の形態に係る半導体レーザ1において、半導体実装基板32Sには、例えば、シリコン基板が適用される。   In the semiconductor laser 1 according to the first embodiment, for example, a silicon substrate is applied to the semiconductor mounting substrate 32S.

第1の実施の形態に係る半導体レーザ1を絶縁実装基板32I上に搭載する様子を示す模式的鳥瞰構造は、図5に示すように表される。また、実際に、絶縁実装基板32I上に搭載した模式的断面構造は、図6に示すように表される。また、絶縁実装基板32I上の電極パターンの模式的平面パターン構成は、図7に示すように表される。図7の電極パターンの上に、第1の実施の形態に係る半導体レーザ1を搭載した、II−II線に沿う模式的断面構造が、図6に対応する。   A schematic bird's-eye view showing a state in which the semiconductor laser 1 according to the first embodiment is mounted on the insulating mounting substrate 32I is expressed as shown in FIG. Further, a schematic cross-sectional structure actually mounted on the insulating mounting board 32I is expressed as shown in FIG. Further, a schematic plane pattern configuration of the electrode pattern on the insulating mounting substrate 32I is expressed as shown in FIG. A schematic cross-sectional structure taken along the line II-II in which the semiconductor laser 1 according to the first embodiment is mounted on the electrode pattern of FIG. 7 corresponds to FIG.

図5および図6に示すように、第1の実施の形態に係る半導体レーザ1は、絶縁実装基板32Iと、絶縁実装基板32I上に配置されたアノード電極パターン30Aと、絶縁実装基板32I上に配置されたカソード電極パターン30Kとを備えていても良い。   As shown in FIGS. 5 and 6, the semiconductor laser 1 according to the first embodiment includes an insulating mounting board 32I, an anode electrode pattern 30A disposed on the insulating mounting board 32I, and an insulating mounting board 32I. The cathode electrode pattern 30K may be provided.

図5および図6に示すように、絶縁実装基板32I上において、第1電極層26Aは、アノード電極パターン30A上に載置されて接続され、裏面電極層22は、カソード電極パターン30K上に載置されて接続される。ここで、カソード電極28は、カソード電極パターン30K上に一体的に形成されていても良い。また、カソード電極28は、裏面電極層22に予め接続されていても良い。この場合には、カソード電極28が、カソード電極パターン30K上に載置されて接続される。   As shown in FIGS. 5 and 6, on the insulating mounting substrate 32I, the first electrode layer 26A is placed on and connected to the anode electrode pattern 30A, and the back electrode layer 22 is placed on the cathode electrode pattern 30K. Placed and connected. Here, the cathode electrode 28 may be integrally formed on the cathode electrode pattern 30K. Further, the cathode electrode 28 may be connected to the back electrode layer 22 in advance. In this case, the cathode electrode 28 is placed on and connected to the cathode electrode pattern 30K.

第1の実施の形態に係る半導体レーザ1において、絶縁実装基板32Iには、例えば、窒化アルミニウム(AlN)基板若しくはアルミナ(Al23)基板が適用可能である。 In the semiconductor laser 1 according to the first embodiment, for example, an aluminum nitride (AlN) substrate or an alumina (Al 2 O 3 ) substrate can be applied to the insulating mounting substrate 32I.

第1電極層26Aは、Auなどの薄膜金属層若しくは透明電極層を備えていても良い。透明電極層としては、例えば、ITO、ITZO、ZnOなどを適用することができる。   The first electrode layer 26A may include a thin metal layer such as Au or a transparent electrode layer. As the transparent electrode layer, for example, ITO, ITZO, ZnO or the like can be applied.

また、第1の実施の形態に係る半導体レーザ1において、図1・図3・図6に示すように、活性層16より、第1絶縁層24aおよび第1電極層26Aを介して出射されるモニター光hνrを検出するモニター光検出用フォトダイオード90を備えていても良い。なお、モニター光検出用フォトダイオード90は、半導体レーザ1から出射されるレーザ光hνfの波長に対する感度を有するものが望ましい。   Further, in the semiconductor laser 1 according to the first embodiment, as shown in FIGS. 1, 3, and 6, the light is emitted from the active layer 16 through the first insulating layer 24a and the first electrode layer 26A. A monitor light detecting photodiode 90 for detecting the monitor light hνr may be provided. Note that it is desirable that the monitor light detecting photodiode 90 has sensitivity to the wavelength of the laser beam hνf emitted from the semiconductor laser 1.

また、第1の実施の形態に係る半導体レーザ1において、アノード電極パターン30Aと第1電極層26A、およびカソード電極パターン30Kと裏面電極層22は半田付けされている。すなわち、第1電極層26Aは、それぞれアノード電極パターン30Aにダイボンディングによって接続され、裏面電極層22は、カソード電極28を介して、カソード電極パターン30Kにダイボンディングによって接続される。   In the semiconductor laser 1 according to the first embodiment, the anode electrode pattern 30A and the first electrode layer 26A, and the cathode electrode pattern 30K and the back electrode layer 22 are soldered. That is, the first electrode layer 26A is connected to the anode electrode pattern 30A by die bonding, and the back electrode layer 22 is connected to the cathode electrode pattern 30K via the cathode electrode 28 by die bonding.

ここで、例えば、基板10はGaAsで形成され、第1導電型クラッド層14および第2導電型クラッド層18は、AlInGaP層で形成され、活性層16は、InGaP/AlInGaPのペアで形成された多重量子井戸(MQW:Multi-Quantum Well)層で形成される。   Here, for example, the substrate 10 is formed of GaAs, the first conductivity type cladding layer 14 and the second conductivity type cladding layer 18 are formed of an AlInGaP layer, and the active layer 16 is formed of an InGaP / AlInGaP pair. A multi-quantum well (MQW) layer is formed.

ここで、(AlxGa1-x)yIn1-yP(0<=x<1,0<y<=1)層を、簡単化してAlInGaP層と表示し、x=0に相当するGayIn1-yP(0<y<=1)層を、簡単化してInGaP層と表示している。 Here, the (Al x Ga 1-x ) y In 1-y P (0 <= x <1, 0 <y <= 1) layer is simplified and expressed as an AlInGaP layer, and corresponds to x = 0. The Ga y In 1-y P (0 <y <= 1) layer is simplified and displayed as an InGaP layer.

第1絶縁層24a、第2絶縁層24bの一方若しくは両方は、シリコン絶縁膜、シリコン窒化膜などによって形成される。   One or both of the first insulating layer 24a and the second insulating layer 24b are formed of a silicon insulating film, a silicon nitride film, or the like.

また、第1絶縁層24a、第2絶縁層24bの一方若しくは両方は、分布ブラック反射(DBR:Distributed Bragg Reflector)層を備えていても良い。DBR層としては、ZrO2、Al23、SiO2 、TiO2、Ta25、Nb25、AlN、SiN、AlON、SiON、AlNx(0<x<1)いずれかを含む多層膜によって形成されていてもよい。ここで、AlNx(0<x<1)は、AlNのストイキオメトリ制御からずれている組成比の場合を示す。 One or both of the first insulating layer 24a and the second insulating layer 24b may include a distributed black reflection (DBR) layer. The DBR layer includes any one of ZrO 2 , Al 2 O 3 , SiO 2 , TiO 2 , Ta 2 O 5 , Nb 2 O 5 , AlN, SiN, AlON, SiON, and AlN x (0 <x <1). It may be formed of a multilayer film. Here, AlN x (0 <x <1) indicates a case where the composition ratio deviates from the stoichiometry control of AlN.

また、DBR層は、高光反射特性を有し、例えば、ZrO2膜とSiO2膜からなる積層構造を備えていてもよい。ZrO2膜の厚さd1およびSiO2膜の厚さd2は、d1=λ/4n1、d2=λ/4n2となるように形成する。ここで、n1はZrO2膜の屈折率2.18であり、n2はSiO2膜の屈折率1.46である。 Further, the DBR layer has a high light reflection characteristic, and may have a laminated structure including, for example, a ZrO 2 film and a SiO 2 film. The thickness d1 of the ZrO 2 film and the thickness d2 of the SiO 2 film are formed such that d1 = λ / 4n 1 and d2 = λ / 4n 2 . Here, n 1 is the refractive index 2.18 of the ZrO 2 film, and n 2 is the refractive index 1.46 of the SiO 2 film.

また、第1絶縁層24a、第2絶縁層24bの一方若しくは両方は、酸素吸収層を備えていても良い。酸素吸収層としては、ZrO2、Al23、SiO2 、TiO2、Ta25、Nb25、AlN、SiN、AlON、SiON、AlNx(0<x<1)いずれかを含む層が適用可能である。 One or both of the first insulating layer 24a and the second insulating layer 24b may include an oxygen absorption layer. As the oxygen absorbing layer, any one of ZrO 2 , Al 2 O 3 , SiO 2 , TiO 2 , Ta 2 O 5 , Nb 2 O 5 , AlN, SiN, AlON, SiON, AlN x (0 <x <1) is used. A containing layer is applicable.

(製造方法)
第1の実施の形態に係る半導体レーザの製造方法は、基板10上に第1導電型クラッド層14を形成する工程と、第1導電型クラッド層14上に活性層16を形成する工程と、活性層16上に第2導電型クラッド層18を形成する工程と、第2導電型クラッド層18上に、表面電極層20を形成する工程と、基板10の裏面に裏面電極層22を形成する工程と、基板10、第1導電型クラッド層14、活性層16、第2導電型クラッド層18の第1劈開面42aに沿って、第1劈開面42aおよび表面電極層20の表面上および裏面電極層22の表面上に延在して第1絶縁層24aを形成する工程と、第1劈開面42aに対向する第2劈開面42bに沿って、第2劈開面42bおよび表面電極層20の表面上および裏面電極層22の表面上に延在して第2絶縁層24bを形成する工程と、第1絶縁層24a上および表面電極層20上の一部に第1電極層26Aを形成する工程とを有する。
(Production method)
The semiconductor laser manufacturing method according to the first embodiment includes a step of forming a first conductivity type cladding layer 14 on a substrate 10, a step of forming an active layer 16 on the first conductivity type cladding layer 14, A step of forming the second conductivity type cladding layer 18 on the active layer 16, a step of forming the surface electrode layer 20 on the second conductivity type cladding layer 18, and a back electrode layer 22 on the back surface of the substrate 10. Process, along the first cleavage surface 42a of the substrate 10, the first conductivity type cladding layer 14, the active layer 16, and the second conductivity type cladding layer 18, on the front surface and the back surface of the first cleavage surface 42a and the surface electrode layer 20 The step of forming the first insulating layer 24a extending on the surface of the electrode layer 22, and the second cleaved surface 42b and the surface electrode layer 20 along the second cleaved surface 42b facing the first cleaved surface 42a. On the surface and on the surface of the back electrode layer 22 Mashimashi and a step of forming a second insulating layer 24b, and forming a first electrode layer 26A on a part of the on the first insulating layer 24a and the surface electrode layer 20.

また、第1の実施の形態に係る半導体レーザの製造方法は、半導体実装基板32S上にアノード電極パターン30Aを形成する工程と、半導体実装基板32S上に絶縁層30Iを形成する工程と、絶縁層30I上にカソード電極パターン30Kを形成する工程と、カソード電極パターン30K上にカソード電極28を形成する工程と、半導体実装基板32S上において、第1電極層26Aを、アノード電極パターン30A上に載置し、裏面電極層22を、カソード電極パターン30K上に載置する工程とを有する。   The semiconductor laser manufacturing method according to the first embodiment includes a step of forming the anode electrode pattern 30A on the semiconductor mounting substrate 32S, a step of forming the insulating layer 30I on the semiconductor mounting substrate 32S, and an insulating layer. The step of forming the cathode electrode pattern 30K on 30I, the step of forming the cathode electrode 28 on the cathode electrode pattern 30K, and the first electrode layer 26A are placed on the anode electrode pattern 30A on the semiconductor mounting substrate 32S. And a step of placing the back electrode layer 22 on the cathode electrode pattern 30K.

また、第1の実施の形態に係る半導体レーザの製造方法は、絶縁実装基板32I上にアノード電極パターン30Aを形成する工程と、絶縁実装基板32I上にカソード電極パターン30Kを形成する工程と、カソード電極パターン30K上にカソード電極28を形成する工程と、絶縁実装基板32I上において、第1電極層26Aを、アノード電極パターン30A上に載置し、裏面電極層22を、カソード電極パターン30K上に載置する工程とを有していても良い。   The semiconductor laser manufacturing method according to the first embodiment includes a step of forming the anode electrode pattern 30A on the insulating mounting substrate 32I, a step of forming the cathode electrode pattern 30K on the insulating mounting substrate 32I, and a cathode The step of forming the cathode electrode 28 on the electrode pattern 30K, and the first electrode layer 26A is placed on the anode electrode pattern 30A and the back electrode layer 22 is placed on the cathode electrode pattern 30K on the insulating mounting substrate 32I. And a step of placing.

第1の実施の形態に係る半導体レーザの製造方法において、ウェハプロセスの一工程を示す模式的断面構造は、図8(a)〜図8(d)に示すように表される。また、LDウェハ34を劈開面にそって劈開する様子を示す模式的鳥瞰構造、およびLDウェハ34を劈開面にそって劈開して形成された複数のLDバー36の模式的鳥瞰構造は、それぞれ図9(a)および図9(b)に示すように表される。   In the semiconductor laser manufacturing method according to the first embodiment, a schematic cross-sectional structure showing one step of the wafer process is expressed as shown in FIGS. 8 (a) to 8 (d). In addition, a schematic bird's-eye view structure showing how the LD wafer 34 is cleaved along the cleavage plane, and a schematic bird's-eye view structure of a plurality of LD bars 36 formed by cleaving the LD wafer 34 along the cleavage plane, respectively, It is expressed as shown in FIGS. 9 (a) and 9 (b).

また、LDバー36とシリコンバー40を複数積層化した積層化構造50をLDバー固定装置38に挿入する一工程を示す模式的鳥瞰構造は、図10に示すように表される。   Also, a schematic bird's-eye view structure showing one step of inserting the laminated structure 50 in which a plurality of LD bars 36 and silicon bars 40 are laminated into the LD bar fixing device 38 is expressed as shown in FIG.

また、LDバー36とシリコンバー40を複数積層化した積層化構造50を形成する一工程を示す模式的断面構造は、図11に示すように表される。   Further, a schematic cross-sectional structure showing one step of forming a laminated structure 50 in which a plurality of LD bars 36 and silicon bars 40 are laminated is expressed as shown in FIG.

第1の実施の形態に係る半導体発光素子の製造方法に使用するシリコンバー40の模式的鳥瞰構造は、図12に示すように表される。   A schematic bird's-eye view structure of the silicon bar 40 used in the method for manufacturing the semiconductor light emitting device according to the first embodiment is expressed as shown in FIG.

積層化されたLDバー36の側壁、表面電極層20の一部および裏面電極層22の一部に第1絶縁層24a、第2絶縁層24bを形成する工程を示す模式的断面構造は、図13に示すように表される。   A schematic cross-sectional structure showing a process of forming the first insulating layer 24a and the second insulating layer 24b on the side wall of the laminated LD bar 36, a part of the front electrode layer 20 and a part of the back electrode layer 22 is shown in FIG. As shown in FIG.

図13の工程後、LDバー36と反転されたシリコンバー40を積層する一工程を示す模式的断面構造は、図14に示すように表される。   A schematic cross-sectional structure showing one step of stacking the LD bar 36 and the inverted silicon bar 40 after the step of FIG. 13 is expressed as shown in FIG.

積層化されたLDバー36の第1絶縁層24a、第2絶縁層24b上および表面電極層20の一部に第1電極層26Aを形成する工程を示す模式的断面構造は、図15に示すように表される。   A schematic cross-sectional structure showing a step of forming the first electrode layer 26A on the first insulating layer 24a, the second insulating layer 24b, and a part of the surface electrode layer 20 of the laminated LD bar 36 is shown in FIG. It is expressed as follows.

第1の実施の形態に係る半導体レーザの製造方法を以下に説明する。   A method for manufacturing the semiconductor laser according to the first embodiment will be described below.

(a)まず、図8(a)に示すように、GaAs基板10上に、分子線エピタキシャル成長法(MBE:Molecular Beam Epitaxy)、MOCVD(Metal Organic Chemical Vapor Deposition)法などを用いて、第1導電型クラッド層14、活性層(MQW)16、第2導電型クラッド層18を順次形成する。 (A) First, as shown in FIG. 8A, a first conductive layer is formed on a GaAs substrate 10 by using molecular beam epitaxy (MBE), MOCVD (Metal Organic Chemical Vapor Deposition), or the like. The mold clad layer 14, the active layer (MQW) 16, and the second conductivity type clad layer 18 are sequentially formed.

(b)次に、図8(b)に示すように、第2導電型クラッド層18上に表面電極層20をスパッタリング法、真空蒸着法などを用いて形成する。 (B) Next, as shown in FIG. 8B, the surface electrode layer 20 is formed on the second conductivity type cladding layer 18 by using a sputtering method, a vacuum deposition method or the like.

(c)次に、図8(c)に示すように、GaAs基板10を裏面から薄層化する。この薄層化の工程は、例えば、ラッピング、ポリッシング、化学的機械的研磨(CMP:Chemical Mechanical Polishing)技術、エッチング技術などによって実施することができる。結果として、例えば、基板10の厚さを約90μmに形成することができる。厚さはこれに限るものではなく、約30μm〜250μm程度のいずれかとする。 (C) Next, as shown in FIG. 8C, the GaAs substrate 10 is thinned from the back surface. This thinning step can be performed by, for example, lapping, polishing, chemical mechanical polishing (CMP) technology, etching technology, or the like. As a result, for example, the thickness of the substrate 10 can be formed to about 90 μm. The thickness is not limited to this, and is about 30 μm to 250 μm.

(d)次に、図8(d)に示すように、基板10上に、裏面電極層22をスパッタリング法、真空蒸着法などを用いて形成する。裏面電極層22の材料としては、例えば、Au層、或いはAu/AuGe−Ni合金/Auからなる積層構造を用いることができる。 (D) Next, as shown in FIG. 8D, the back electrode layer 22 is formed on the substrate 10 using a sputtering method, a vacuum evaporation method, or the like. As the material of the back electrode layer 22, for example, an Au layer or a laminated structure made of Au / AuGe-Ni alloy / Au can be used.

(e)次に、図9(a)に示すように、LDウェハ34を劈開面に沿って劈開する。その結果、図9(b)に示すように、幅W、長さLを有する複数のLDバー36を形成することができる。 (E) Next, as shown in FIG. 9A, the LD wafer 34 is cleaved along the cleavage plane. As a result, as shown in FIG. 9B, a plurality of LD bars 36 having a width W and a length L can be formed.

(f)次に、図10に示すように、LDバー36とシリコンバー40を複数積層化した積層化構造50をLDバー固定装置38に挿入する。ここで、積層化構造50の詳細構造は、図11に示すように表される。シリコンバー40の構造は、図12に示すように、凸型形状を備えるため、積層化構造50において、表面電極層20の一部分と裏面電極層22の一部分は、シリコンバー40によって被覆されている。 (F) Next, as shown in FIG. 10, a laminated structure 50 in which a plurality of LD bars 36 and silicon bars 40 are laminated is inserted into the LD bar fixing device 38. Here, the detailed structure of the laminated structure 50 is expressed as shown in FIG. Since the structure of the silicon bar 40 has a convex shape as shown in FIG. 12, in the laminated structure 50, a part of the front electrode layer 20 and a part of the back electrode layer 22 are covered with the silicon bar 40. .

(g)次に、積層化構造50をLDバー固定装置38に挿入した状態で、図13に示すように、スパッタリング法によって、第1絶縁層24aおよび第2絶縁層24bを形成する。すなわち、W3の幅だけ表面電極層20の表面上にそれぞれ第1絶縁層24a、第2絶縁層24bが形成される。また、W2+W3の幅だけ裏面電極層22の表面上にそれぞれ第1絶縁層24a、第2絶縁層24bが形成される。ここで、LDバー36の幅Wに対して、W−(W1+2W2)=2W3の関係を有する。なお、図13において、シリコンバー40の側壁面上にも絶縁層が形成されるが、説明を簡単化するため、図示を省略している。ここで、第1絶縁層24aおよび第2絶縁層24bは、多層反射膜であり、第1絶縁層24aの反射率は約99%、第2絶縁層24bの反射率は約60%であり、通常の反射率調整のための多層膜を兼ねている。反射率の値は、これらに限定されるものではなく、例えば、第1絶縁層24aの反射率は約30〜100%、第2絶縁層24bの反射率は約5〜60%として選ぶこともできる。 (G) Next, with the stacked structure 50 inserted in the LD bar fixing device 38, as shown in FIG. 13, the first insulating layer 24a and the second insulating layer 24b are formed by sputtering. That is, the first insulating layer 24a and the second insulating layer 24b are formed on the surface of the surface electrode layer 20 by the width of W3, respectively. Further, a first insulating layer 24a and a second insulating layer 24b are formed on the surface of the back electrode layer 22 by the width of W2 + W3, respectively. Here, the width W of the LD bar 36 has a relationship of W− (W1 + 2W2) = 2W3. In FIG. 13, an insulating layer is also formed on the side wall surface of the silicon bar 40, but the illustration is omitted for the sake of simplicity. Here, the first insulating layer 24a and the second insulating layer 24b are multilayer reflective films, the reflectance of the first insulating layer 24a is about 99%, and the reflectance of the second insulating layer 24b is about 60%. It also serves as a multilayer film for normal reflectance adjustment. The values of the reflectance are not limited to these values. For example, the reflectance of the first insulating layer 24a may be selected to be about 30 to 100%, and the reflectance of the second insulating layer 24b may be selected to be about 5 to 60%. it can.

(h)次に、図14に示すように、LDバー36と反転されたシリコンバー40を複数積層化して、積層化構造50aを形成する。なお、図14において使用するシリコンバー40は、必ずしも図14において使用したシリコンバー40を適用する必要はなく、電極層を形成する幅の寸法に応じて、別の寸法を有するシリコンバーを適宜選択可能である。また、シリコンバー40ではなく、LDバー36を反転させるようにしても良い。 (H) Next, as shown in FIG. 14, a plurality of LD bars 36 and inverted silicon bars 40 are stacked to form a stacked structure 50a. Note that the silicon bar 40 used in FIG. 14 is not necessarily applied to the silicon bar 40 used in FIG. 14, and a silicon bar having a different size is appropriately selected according to the width of the electrode layer. Is possible. Further, instead of the silicon bar 40, the LD bar 36 may be reversed.

(i)次に、積層化構造50aをLDバー固定装置38に挿入した状態で、図15に示すように、第1電極層26Aをスパッタリング法、真空蒸着法などを用いて形成する。すなわち、W2+W3の幅だけ表面電極層20の表面上にそれぞれ第1電極層26Aが形成される。W2の幅で、第1電極層26Aは、表面電極層20と接続されている。また、W3の幅だけ裏面電極層22の表面上にそれぞれ第1電極層26Aが形成される。ここで、図12に示されるシリコンバー40の厚さD1、D2は、スパッタリング法、真空蒸着法などを用いて形成する第1電極層26Aの回り込みを充分に確保できる程度の厚さを備えていれば良い。また、図15において、シリコンバー40の側壁面上にも電極層が形成されるが、説明を簡単化するため、図示を省略している。 (I) Next, in a state where the laminated structure 50a is inserted into the LD bar fixing device 38, as shown in FIG. 15, the first electrode layer 26A is formed using a sputtering method, a vacuum evaporation method, or the like. That is, the first electrode layer 26A is formed on the surface of the surface electrode layer 20 by the width of W2 + W3. The first electrode layer 26A is connected to the surface electrode layer 20 with a width of W2. Further, the first electrode layer 26A is formed on the surface of the back electrode layer 22 by the width of W3. Here, the thicknesses D1 and D2 of the silicon bar 40 shown in FIG. 12 have a thickness that can sufficiently secure the wraparound of the first electrode layer 26A formed using a sputtering method, a vacuum deposition method, or the like. Just do it. In FIG. 15, an electrode layer is also formed on the side wall surface of the silicon bar 40, but the illustration is omitted for the sake of simplicity.

(j)次に、積層化構造50aをLDバー固定装置38から取り外し、シリコンバー40を取り外す。LDバー36を分割して、結果として、図1に示される第1の実施の形態に係る半導体レーザ1を得る。 (J) Next, the laminated structure 50a is removed from the LD bar fixing device 38, and the silicon bar 40 is removed. The LD bar 36 is divided, and as a result, the semiconductor laser 1 according to the first embodiment shown in FIG. 1 is obtained.

(k)次に、図2に示すように、半導体実装基板32S上にアノード電極パターン30Aおよびカソード電極パターン30Kを真空蒸着法、スパッタリング法などを用いて形成し、所定のストライプ形状などにパターニングする。 (K) Next, as shown in FIG. 2, the anode electrode pattern 30A and the cathode electrode pattern 30K are formed on the semiconductor mounting substrate 32S by using a vacuum deposition method, a sputtering method, etc., and patterned into a predetermined stripe shape or the like. .

(l)次に、図3に示すように、半導体実装基板32S上に半導体レーザ1を載置し、アノード電極パターン30Aおよびカソード電極パターン30Kをそれぞれ第1電極層26A、カソード電極パターン30Kを裏面電極層22にダイボンディングによって接続する。 (L) Next, as shown in FIG. 3, the semiconductor laser 1 is mounted on the semiconductor mounting substrate 32S, and the anode electrode pattern 30A and the cathode electrode pattern 30K are respectively placed on the first electrode layer 26A and the cathode electrode pattern 30K is placed on the back surface. The electrode layer 22 is connected by die bonding.

第1の実施の形態によれば、半導体レーザの組み立て時にワイヤボンディングが不要となるため、パッケージを薄くすることができる。   According to the first embodiment, wire bonding is not required when assembling the semiconductor laser, and the package can be made thin.

第1の実施の形態によれば、半導体レーザの製造方法が簡略化されるため、チップ化までの製造工程に要する時間を短縮することができる。   According to the first embodiment, since the semiconductor laser manufacturing method is simplified, the time required for the manufacturing process until chip formation can be shortened.

(GaAs系ストライプ型LD)
第1の実施の形態に係る半導体レーザ1に適用可能なGaAs系ストライプ型LDの模式的鳥瞰構成例は、図16に示すように表される。図16において、X方向は、レーザストライプの延長方向、すなわち、劈開面に垂直な方向であり、Y方向は、レーザストライプの延長方向に直交する方向、すなわち、劈開面に平行な方向である。
(GaAs stripe LD)
A schematic bird's-eye view configuration example of a GaAs stripe LD applicable to the semiconductor laser 1 according to the first embodiment is expressed as shown in FIG. In FIG. 16, the X direction is the extending direction of the laser stripe, that is, the direction perpendicular to the cleavage plane, and the Y direction is the direction orthogonal to the extending direction of the laser stripe, that is, the direction parallel to the cleavage plane.

第1の実施の形態に係る半導体レーザ1に適用するGaAs系ストライプ型LDは、図16に示すように、GaAs基板102と、GaAs基板102上に配置されたn型クラッド層130と、n型クラッド層130上に配置されたエッチングストップ層131と、エッチングストップ層131上に配置されたn型クラッド層132と、n型クラッド層132上に配置された活性層133と、活性層133上に配置されたp型クラッド層134と、p型クラッド層134上に配置されたキャップ層104と、p型クラッド層134およびキャップ層104の側壁部に配置された電流ブロック層105,106と、キャップ層104および電流ブロック層105,106上に配置されたコンタクト層101と、コンタクト層101上に配置された蒸着層135と、蒸着層135上に配置されたメッキ電極層136とを備える。   As shown in FIG. 16, the GaAs stripe LD applied to the semiconductor laser 1 according to the first embodiment includes a GaAs substrate 102, an n-type cladding layer 130 disposed on the GaAs substrate 102, and an n-type. An etching stop layer 131 disposed on the cladding layer 130, an n-type cladding layer 132 disposed on the etching stop layer 131, an active layer 133 disposed on the n-type cladding layer 132, and the active layer 133 The p-type cladding layer 134 disposed, the cap layer 104 disposed on the p-type cladding layer 134, the current blocking layers 105 and 106 disposed on the side walls of the p-type cladding layer 134 and the cap layer 104, and the cap A contact layer 101 disposed on the layer 104 and the current blocking layers 105, 106; and a contact layer 101 disposed on the contact layer 101. It comprises a deposited layer 135, and a plated electrode layer 136 disposed on the deposition layer 135.

メッキ電極層136の両端部は、図16に示すように、中央部に比べ薄い。   As shown in FIG. 16, both end portions of the plated electrode layer 136 are thinner than the center portion.

n型クラッド層130・132は、例えば、Alx1Ga1-x1As(0.3≦x1≦0.7、例えば、x1=0.5)からなる。n型クラッド層130・132には、例えば、Siを約2×1018cm-3程度ドープしている。 The n-type cladding layers 130 and 132 are made of, for example, Al x1 Ga 1-x1 As (0.3 ≦ x1 ≦ 0.7, for example, x1 = 0.5). The n-type cladding layers 130 and 132 are doped with, for example, about 2 × 10 18 cm −3 of Si.

エッチングストップ層131は、n型またはノンドープの、例えばIn0.49Ga0.51Pからなり、例えば、約0.01μm〜0.05μm程度に形成されている。 The etching stop layer 131 is made of n-type or non-doped, for example, In 0.49 Ga 0.51 P, and is formed to have a thickness of about 0.01 μm to 0.05 μm, for example.

n型クラッド層130、エッチングストップ層131およびn型クラッド層132の全体の厚さは、例えば、約2μm〜4μm程度に形成される。   The total thickness of the n-type cladding layer 130, the etching stop layer 131, and the n-type cladding layer 132 is, for example, about 2 μm to 4 μm.

活性層133は、Aly1Ga1-y1As(0.05≦y1≦0.2、例えば、y1=0.15)のバルク構造またはAly2Ga1-y2As(0.01≦y2≦0.1、例えば、y2=0.05)からなるウェル層とAly3Ga1-y3As(0.2≦y3≦0.5、y2<y3、例えば、y3=0.3)からなるバリア層とのシングル量子井戸(SQW:Single Quantum Well)
若しくはMQW構造によって、全体として、例えば、約0.01μm〜0.2μm程度に形成される。
The active layer 133 has a bulk structure of Al y1 Ga 1-y1 As (0.05 ≦ y1 ≦ 0.2, for example, y1 = 0.15) or Al y2 Ga 1-y2 As (0.01 ≦ y2 ≦ 0). .1, for example, y2 = 0.05) and a barrier layer made of Al y3 Ga 1-y3 As (0.2 ≦ y3 ≦ 0.5, y2 <y3, for example, y3 = 0.3) Single Quantum Well (SQW)
Alternatively, the overall thickness is, for example, about 0.01 μm to 0.2 μm by the MQW structure.

p型クラッド層134は、例えば、Alx2Ga1-x2As(0.3≦x2≦0.7、例えば、x2=0.5)からなり、例えば、約0.5μm〜4μm程度に形成される。p型クラッド層134内には、p型またはノンドープの、例えばIn0.49Ga0.51Pからなるエッチストップ層(図示省略)が、例えば、約0.01μm〜0.05μm程度に形成されている。 The p-type cladding layer 134 is made of, for example, Al x2 Ga 1-x2 As (0.3 ≦ x2 ≦ 0.7, for example, x2 = 0.5), and is formed to have a thickness of about 0.5 μm to 4 μm, for example. The In the p-type cladding layer 134, a p-type or non-doped etch stop layer (not shown) made of, for example, In 0.49 Ga 0.51 P is formed to a thickness of about 0.01 μm to 0.05 μm, for example.

尚、活性層133とn型クラッド層132との間、活性層133とp型クラッド層134との間に光ガイド層を設ける構造、活性層133とn型クラッド層132との間にビーム拡大層を設ける構造など、他の半導体層がいずれかの層間に介在されていても良い。   A structure in which a light guide layer is provided between the active layer 133 and the n-type cladding layer 132, and between the active layer 133 and the p-type cladding layer 134, and a beam expansion between the active layer 133 and the n-type cladding layer 132. Other semiconductor layers such as a structure in which layers are provided may be interposed between any of the layers.

前述の例では、AlGaAs系化合物半導体の例であったが、InGaAlP系化合物で構成する場合には、例えば、In0.49(Ga1-uAlu)0.51P(0.45≦u≦0.8、例えば、u=0.7)層によって、n型クラッド層132およびp型クラッド層134を形成することができ、In0.49(Ga1-v1Alv1)0.51P(0≦v1≦0.25、例えば、v1=0)/In0.49(Ga1-v2Alv2)0.51P(0.3≦v2≦0.7、例えば、v2=0.4)によるSQW構造若しくはMQW構造などによって、活性層133を形成することができる。 In the above-described example, the example is an AlGaAs-based compound semiconductor. However, in the case of an InGaAlP-based compound, for example, In 0.49 (Ga 1 -u Al u ) 0.51 P (0.45 ≦ u ≦ 0.8). For example, the n-type clad layer 132 and the p-type clad layer 134 can be formed by the u = 0.7) layer, and In 0.49 (Ga 1 -v 1 Al v 1 ) 0.51 P (0 ≦ v 1 ≦ 0.25) For example, the active layer may have an SQW structure or an MQW structure based on v1 = 0) / In 0.49 (Ga 1 -v2 Al v2 ) 0.51 P (0.3 ≦ v2 ≦ 0.7, for example, v2 = 0.4). 133 can be formed.

尚、エッチングストップ層131は、In0.49Ga0.51Pに限定されるものではなく、例えば、In0.49(Ga0.8Al0.20.51Pなどを使用することもできる。 The etching stop layer 131 is not limited to In 0.49 Ga 0.51 P, and for example, In 0.49 (Ga 0.8 Al 0.2 ) 0.51 P can be used.

また、p型クラッド層134にリッジ部を形成するためのエッチングは以下の通りである。例えば、CVD法などにより、SiO2またはSiNxなどからなるマスクを形成し、例えば、ドライエッチングなどにより、キャップ層104を選択的にエッチングし、引き続きHClのようなエッチング液により、p型クラッド層134をエッチングすることにより、図16に示されるように、リッジ部がストライプ状に形成される。 Etching for forming a ridge portion in the p-type cladding layer 134 is as follows. For example, a mask made of SiO 2 or SiN x or the like is formed by CVD or the like, and the cap layer 104 is selectively etched by dry etching or the like, and then the p-type cladding layer is etched by an etchant such as HCl. By etching 134, a ridge portion is formed in a stripe shape as shown in FIG.

キャップ層104は、例えば、p型In0.49Ga0.51Pからなり、厚さは、例えば、約0.01μm〜0.05μm程度である。キャップ層104は、後の工程でコンタクト層101を形成する際に、半導体積層部の表面に酸化膜などが形成されて、汚れるのを防止するためのものである。GaAsなどの他の半導体層で形成されていても良い。また、表面の汚れさえ防止することできるのであれば、無くても良い。 The cap layer 104 is made of, for example, p-type In 0.49 Ga 0.51 P and has a thickness of, for example, about 0.01 μm to 0.05 μm. The cap layer 104 is used to prevent the oxide layer or the like from being formed on the surface of the semiconductor stacked portion when the contact layer 101 is formed in a later step, thereby preventing contamination. It may be formed of other semiconductor layers such as GaAs. Further, as long as the surface can be prevented from being contaminated, it may be omitted.

コンタクト層101は、キャップ層104および電流ブロック層105,106上に、例えば、p型GaAs層により、その厚さが0.05μm〜10μm程度に形成される。   The contact layer 101 is formed on the cap layer 104 and the current blocking layers 105 and 106 by a p-type GaAs layer, for example, to a thickness of about 0.05 μm to 10 μm.

電流ブロック層105,106としては、AlGaAs、GaAs、INAlPなどを用いることができる。   As the current blocking layers 105 and 106, AlGaAs, GaAs, INAlP, or the like can be used.

第1の実施の形態に係る半導体レーザ1に適用するGaAs系ストライプ型LDにおいて、LDバー36上に配置されるLD素子の数を増加させて、クワッドビーム以上のマルチビームのレーザ光を発生することもできる。ここで、半導体実装基板32S上に実装する場合は、図3と同様の構成が可能であり、絶縁実装基板32I上に実装する場合は、図6と同様の構成が可能である。   In the GaAs stripe LD applied to the semiconductor laser 1 according to the first embodiment, the number of LD elements arranged on the LD bar 36 is increased to generate a multi-beam laser beam of quad beam or higher. You can also. Here, when mounting on the semiconductor mounting substrate 32S, the same configuration as in FIG. 3 is possible, and when mounting on the insulating mounting substrate 32I, the same configuration as in FIG. 6 is possible.

第1の実施の形態に係る半導体発光素子に適用するGaAs系ストライプ型LDにおいて、n型クラッド層132、活性層133、p型クラッド層134としては、例えば、赤外光である780nm波長発光用のAlGaAs系化合物半導体や、例えば、赤色光である650nm波長発光用のInGaAlP系化合物半導体が適用可能である。   In the GaAs stripe LD applied to the semiconductor light emitting device according to the first embodiment, the n-type cladding layer 132, the active layer 133, and the p-type cladding layer 134 are, for example, for infrared light emission at 780 nm wavelength. AlGaAs-based compound semiconductors and, for example, InGaAlP-based compound semiconductors that emit red light at a wavelength of 650 nm are applicable.

また、上述したGaAs系ストライプ型LDの実装構造は、図2〜図3、或いは、図5〜図6の構成が適用可能である。   Moreover, the structure of FIGS. 2 to 3 or FIGS. 5 to 6 can be applied to the mounting structure of the GaAs stripe LD described above.

(GaN系ストライプ型LD)
第1の実施の形態に係る半導体レーザに適用可能なGaN系ストライプ型LDの模式的鳥瞰構成例は、図17に示すように表される。
(GaN-based stripe LD)
A schematic bird's-eye view configuration example of a GaN-based stripe LD applicable to the semiconductor laser according to the first embodiment is expressed as shown in FIG.

第1の実施の形態に係る半導体レーザに適用するGaN系ストライプ型LD170は、図17に示すように、GaN単結晶基板171と、GaN単結晶基板171上に結晶成長によって形成されたIII族窒化物半導体積層構造172と、GaN単結晶基板171の裏面(III族窒化物半導体積層構造172と反対側の表面)に接触するように形成されたn側電極173と、III族窒化物半導体積層構造172の表面に接触するように形成されたp側電極140とを備えたファブリペロー型LDである。   As shown in FIG. 17, a GaN-based stripe-type LD 170 applied to the semiconductor laser according to the first embodiment includes a GaN single crystal substrate 171 and a group III nitride formed on the GaN single crystal substrate 171 by crystal growth. An n-side electrode 173 formed so as to be in contact with the back surface of the GaN single crystal substrate 171 (a surface opposite to the group III nitride semiconductor laminate structure 172), and a group III nitride semiconductor laminate structure. It is a Fabry-Perot LD including a p-side electrode 140 formed so as to be in contact with the surface of 172.

GaN単結晶基板171は、m面を主面とし、m面上における結晶成長によって、III族窒化物半導体積層構造172が形成される。したがって、III族窒化物半導体積層構造172は、m面を結晶成長主面とするIII族窒化物半導体からなる。   The GaN single crystal substrate 171 has an m-plane as a main surface, and a group III nitride semiconductor multilayer structure 172 is formed by crystal growth on the m-plane. Therefore, group III nitride semiconductor multilayer structure 172 is made of a group III nitride semiconductor having an m-plane as a crystal growth main surface.

III族窒化物半導体積層構造172は、発光層180と、n型半導体層181と、p型半導体層182とを備えている。   The group III nitride semiconductor multilayer structure 172 includes a light emitting layer 180, an n-type semiconductor layer 181, and a p-type semiconductor layer 182.

n型半導体層181は発光層180に対してGaN単結晶基板171側に配置されており、p型半導体層182は発光層180に対してp側電極140側に配置されている。   The n-type semiconductor layer 181 is disposed on the GaN single crystal substrate 171 side with respect to the light-emitting layer 180, and the p-type semiconductor layer 182 is disposed on the p-side electrode 140 side with respect to the light-emitting layer 180.

発光層180が、n型半導体層181およびp型半導体層182によって挟持されていて、ダブルヘテロ接合が形成される。   The light emitting layer 180 is sandwiched between the n-type semiconductor layer 181 and the p-type semiconductor layer 182 to form a double heterojunction.

n型半導体層181は、GaN単結晶基板171側から順に、n型GaNコンタクト層183(例えば2μm厚)、n型AlGaNクラッド層184(1.5μm厚以下、例えば1.0μm厚)およびn型GaNガイド層185(例えば0.1μm厚)を積層して構成される。   The n-type semiconductor layer 181 includes an n-type GaN contact layer 183 (for example, 2 μm thickness), an n-type AlGaN cladding layer 184 (1.5 μm thickness or less, for example, 1.0 μm thickness) and an n-type in order from the GaN single crystal substrate 171 side. A GaN guide layer 185 (for example, 0.1 μm thick) is laminated.

一方、p型半導体層182は、発光層180の上に、順に、p型AlGaN電子ブロック層186(例えば20nm厚)、p型GaNガイド層187(例えば0.1μm厚)、p型AlGaNクラッド層188(1.5μm厚以下。例えば0.4μm厚)およびp型GaNコンタクト層189(例えば0.3μm厚)を積層して構成される。   On the other hand, the p-type semiconductor layer 182 has a p-type AlGaN electron blocking layer 186 (for example, 20 nm thickness), a p-type GaN guide layer 187 (for example, 0.1 μm thickness), and a p-type AlGaN cladding layer on the light emitting layer 180 in order. 188 (1.5 μm thickness or less, for example, 0.4 μm thickness) and a p-type GaN contact layer 189 (for example, 0.3 μm thickness) are stacked.

n型GaNコンタクト層183およびp型GaNコンタクト層189は、それぞれn側電極173およびp側電極140とのオーミックコンタクトをとるための低抵抗層である。n型GaNコンタクト層183は、GaNに、例えばn型ドーパントとしてのSiを高濃度にドープ(ドーピング濃度は、例えば、3×1018cm-3)することによってn型半導体とされている。また、p型AlGaNコンタクト層189は、p型ドーパントとしてのMgを高濃度にドープ(ドーピング濃度は、例えば、3×1019cm-3)することによってp型半導体層とされている。 The n-type GaN contact layer 183 and the p-type GaN contact layer 189 are low resistance layers for making ohmic contact with the n-side electrode 173 and the p-side electrode 140, respectively. The n-type GaN contact layer 183 is made an n-type semiconductor by doping GaN with, for example, Si as an n-type dopant at a high concentration (doping concentration is, for example, 3 × 10 18 cm −3 ). The p-type AlGaN contact layer 189 is formed as a p-type semiconductor layer by doping Mg as a p-type dopant at a high concentration (doping concentration is 3 × 10 19 cm −3 , for example).

n型AlGaNクラッド層184およびp型AlGaNクラッド層188は、発光層180からの光をそれらの間に閉じ込める光閉じ込め効果を生じるものである。   The n-type AlGaN cladding layer 184 and the p-type AlGaN cladding layer 188 have a light confinement effect that confines light from the light emitting layer 180 therebetween.

n型AlGaNクラッド層184は、AlGaNに例えばn型ドーパントとしてのSiをドープ(ドーピング濃度は、例えば、1×1018cm-3)することによってn型半導体とされている。また、p型AlGaNクラッド層188は、p型ドーパントとしてのMgをドープ(ドーピング濃度は、例えば、1×1019cm-3)することによってp型半導体層とされている。n型AlGaNクラッド層184は、n型GaNガイド層185よりもバンドギャップが広く、p型AlGaNクラッド層188は、p型GaNガイド層187よりもバンドギャップが広い。これにより、良好な閉じ込めを行うことができ、低閾値および高効率の半導体レーザダイオードを実現できる。 The n-type AlGaN cladding layer 184 is made an n-type semiconductor by doping AlGaN with, for example, Si as an n-type dopant (doping concentration is, for example, 1 × 10 18 cm −3 ). The p-type AlGaN cladding layer 188 is made into a p-type semiconductor layer by doping Mg as a p-type dopant (doping concentration is, for example, 1 × 10 19 cm −3 ). The n-type AlGaN cladding layer 184 has a wider band gap than the n-type GaN guide layer 185, and the p-type AlGaN cladding layer 188 has a wider band gap than the p-type GaN guide layer 187. Thereby, good confinement can be performed, and a low threshold and high efficiency semiconductor laser diode can be realized.

発光層180は、例えばInGaNを含むMQW構造を有しており、電子と正孔とが再結合することにより光が発生し、その発生した光を増幅させるための層である。発光層180は、具体的には、InGaN層(例えば3nm厚)とGaN層(例えば9nm厚)とを交互に複数周期繰り返し積層して構成されている。この場合に、InGaN層は、Inの組成比が5%以上とされることにより、バンドギャップが比較的小さくなり、量子井戸層を構成する。一方、GaN層は、バンドギャップが比較的大きなバリア層(障壁層)として機能する。例えば、InGaN層とGaN層とは交互に2〜7周期繰り返し積層されて、MQW構造の発光層180が構成されている。発光波長は、量子井戸層(InGaN層)におけるInの組成を調整することによって、400nm〜550nmとされている。上記MQW構造は、Inを含む量子井戸の数が3以下とされることが好ましい。   The light emitting layer 180 has, for example, an MQW structure containing InGaN, and is a layer for generating light by recombination of electrons and holes and amplifying the generated light. Specifically, the light emitting layer 180 is configured by alternately laminating an InGaN layer (for example, 3 nm thickness) and a GaN layer (for example, 9 nm thickness) alternately for a plurality of periods. In this case, since the InGaN layer has an In composition ratio of 5% or more, the band gap becomes relatively small, and a quantum well layer is formed. On the other hand, the GaN layer functions as a barrier layer (barrier layer) having a relatively large band gap. For example, the InGaN layer and the GaN layer are alternately and repeatedly stacked for 2 to 7 periods to form the light emitting layer 180 having an MQW structure. The emission wavelength is set to 400 nm to 550 nm by adjusting the composition of In in the quantum well layer (InGaN layer). In the MQW structure, the number of quantum wells containing In is preferably 3 or less.

p型半導体層182は、その一部が除去されることによって、リッジストライプ120を形成している。より具体的には、p型コンタクト層189、p型AlGaNクラッド層188およびp型GaNガイド層187の一部がエッチング除去され、横断面視ほぼ台形形状(メサ形)のリッジストライプ120が形成されている。このリッジストライプ120は、c軸方向に沿って形成されている。   A part of the p-type semiconductor layer 182 is removed to form a ridge stripe 120. More specifically, a part of the p-type contact layer 189, the p-type AlGaN cladding layer 188, and the p-type GaN guide layer 187 is removed by etching to form a ridge stripe 120 having a substantially trapezoidal shape (mesa shape) in cross section. ing. The ridge stripe 120 is formed along the c-axis direction.

III族窒化物半導体積層構造172は、リッジストライプ120の長手方向両端における劈開により形成された一対の共振器端面191,192(劈開面)を有している。この一対の共振器端面191,192は、互いに平行であり、いずれもc軸に垂直である。   The group III nitride semiconductor multilayer structure 172 has a pair of resonator end faces 191 and 192 (cleavage planes) formed by cleavage at both longitudinal ends of the ridge stripe 120. The pair of resonator end faces 191 and 192 are parallel to each other, and both are perpendicular to the c-axis.

n型GaNガイド層185、発光層180およびp型GaNガイド層187によって、共振器端面191,192を共振器端面とするファブリペロー共振器が形成されている。   The n-type GaN guide layer 185, the light emitting layer 180, and the p-type GaN guide layer 187 form a Fabry-Perot resonator having the resonator end surfaces 191 and 192 as the resonator end surfaces.

すなわち、発光層180で発生した光は、共振器端面191,192の間を往復しながら、誘導放出によって増幅される。そして、増幅された光の一部が、共振器端面191,192からレーザ光として素子外に取り出される。   That is, light generated in the light emitting layer 180 is amplified by stimulated emission while reciprocating between the resonator end faces 191 and 192. A part of the amplified light is extracted from the resonator end faces 191 and 192 as laser light to the outside of the element.

n側電極173は、例えばAl金属からなり、p側電極140は、例えば、Al金属、Pd/Au合金からなり、それぞれp型コンタクト層189およびGaN単結晶基板171にオーミック接続されている。p側電極140がリッジストライプ120の頂面(ストライプ状の接触領域)のp型GaNコンタクト層189だけに接触するように、n型GaNガイド層187およびp型AlGaNクラッド層188の露出面を覆う絶縁層176が設けられている。これにより、リッジストライプ120に電流を集中させることができるので、効率的なレーザ発振が可能になる。また、リッジストライプ120の表面は、p側電極140との接触部を除く領域が絶縁層176で覆われて保護されているので、横方向の光閉じ込めを緩やかにして制御を容易にすることができるとともに、側面からのリーク電流を防ぐことができる。絶縁層176は、屈折率が1よりも大きな絶縁材料、例えば、SiO2やZrO2で構成することができる。 The n-side electrode 173 is made of, for example, Al metal, and the p-side electrode 140 is made of, for example, Al metal or a Pd / Au alloy, and is ohmically connected to the p-type contact layer 189 and the GaN single crystal substrate 171, respectively. The exposed surfaces of the n-type GaN guide layer 187 and the p-type AlGaN cladding layer 188 are covered so that the p-side electrode 140 contacts only the p-type GaN contact layer 189 on the top surface (stripe-shaped contact region) of the ridge stripe 120. An insulating layer 176 is provided. As a result, current can be concentrated on the ridge stripe 120, so that efficient laser oscillation is possible. Further, since the surface of the ridge stripe 120 is protected by covering the region excluding the contact portion with the p-side electrode 140 with the insulating layer 176, the lateral light confinement can be moderated to facilitate the control. In addition, leakage current from the side surface can be prevented. The insulating layer 176 can be made of an insulating material having a refractive index greater than 1, for example, SiO 2 or ZrO 2 .

さらに、リッジストライプ120の頂面はm面となっていて、このm面にp側電極140が形成されている。そして、n側電極173が形成されているGaN単結晶基板171の裏面もm面である。このように、p側電極140およびn側電極173のいずれもがm面に形成されているので、レーザの高出力化や高温動作に十分に耐えられる信頼性を実現できる。   Further, the top surface of the ridge stripe 120 is an m-plane, and a p-side electrode 140 is formed on the m-plane. The back surface of the GaN single crystal substrate 171 on which the n-side electrode 173 is formed is also m-plane. As described above, since both the p-side electrode 140 and the n-side electrode 173 are formed on the m-plane, it is possible to realize reliability that can sufficiently withstand high-power laser and high-temperature operation.

共振器端面191,192は、それぞれ絶縁膜(図17では図示省略)によって被覆されている。共振器端面191は、+c軸側共振器端面であり、共振器端面192は−c軸側共振器端面である。すなわち、共振器端面191の結晶面は+c面であり、共振器端面192の結晶面は−c面である。−c面側の絶縁膜は、アルカリに溶けるなど化学的に弱い−c面を保護する保護膜として機能することができ、GaN系ストライプ型LD170の信頼性の向上に寄与する。   The resonator end faces 191 and 192 are respectively covered with an insulating film (not shown in FIG. 17). The resonator end surface 191 is a + c-axis side resonator end surface, and the resonator end surface 192 is a −c-axis side resonator end surface. That is, the crystal face of the resonator end face 191 is a + c plane, and the crystal face of the resonator end face 192 is a −c plane. The insulating film on the −c plane side can function as a protective film that protects the chemically weak −c plane such as being dissolved in alkali, and contributes to improving the reliability of the GaN-based stripe-type LD 170.

第1の実施の形態に係る半導体レーザに適用可能な別のGaN系ストライプ型LDの模式的鳥瞰構成例は、図18に示すように表される。   A schematic bird's-eye view configuration example of another GaN-based stripe LD applicable to the semiconductor laser according to the first embodiment is expressed as shown in FIG.

第1の実施の形態に係る半導体レーザに適用する別のGaN系ストライプ型LDは、図18に模式的に示すように、窒化物半導体レーザ本体270と、窒化物半導体レーザ本体270上に配置されるレーザストライプ280と、窒化物半導体レーザ本体270およびレーザストライプ280のレーザ光の出射端面200上に配置される酸素吸収層250と、窒化物半導体レーザ本体270およびレーザストライプ280のレーザ光の出射端面200と対向する反対側に配置される後端面保護膜260とを備える。ここで、窒化物半導体レーザ本体270は、図17の構成と同様に構成されていても良い。   Another GaN-based stripe LD applied to the semiconductor laser according to the first embodiment is arranged on the nitride semiconductor laser body 270 and the nitride semiconductor laser body 270, as schematically shown in FIG. Laser stripe 280, nitride semiconductor laser body 270 and oxygen absorption layer 250 disposed on laser beam emission end face 200 of laser stripe 280, and laser beam emission end face of nitride semiconductor laser body 270 and laser stripe 280 200 and a rear end face protective film 260 disposed on the opposite side opposite to 200. Here, the nitride semiconductor laser body 270 may be configured similarly to the configuration of FIG.

酸素吸収層250および後端面保護膜260は、図18に示すように、窒化物半導体レーザ本体270およびレーザストライプ280の両方の端面を共通に被覆するように配置されている。   As shown in FIG. 18, the oxygen absorbing layer 250 and the rear end surface protective film 260 are arranged so as to cover both end surfaces of the nitride semiconductor laser main body 270 and the laser stripe 280 in common.

酸素吸収層250は、ZrO2、Al23、SiO2 、TiO2、Ta25、Nb25、AlN、SiN、AlON、SiON、AlNx(0<x<1)いずれかを含む。 The oxygen absorption layer 250 is made of ZrO 2 , Al 2 O 3 , SiO 2 , TiO 2 , Ta 2 O 5 , Nb 2 O 5 , AlN, SiN, AlON, SiON, AlN x (0 <x <1). Including.

後端面保護膜260は、ZrO2、Al23、SiO2 、TiO2、Ta25、Nb25、AlN、SiN、AlON、SiON、AlNx(0<x<1)いずれかを含む多層膜によって形成される。ここで、AlNx(0<x<1)は、AlNのストイキオメトリ制御からずれている組成比の場合を示す。 The rear end face protective film 260 is any one of ZrO 2 , Al 2 O 3 , SiO 2 , TiO 2 , Ta 2 O 5 , Nb 2 O 5 , AlN, SiN, AlON, SiON, AlN x (0 <x <1). It is formed by the multilayer film containing. Here, AlN x (0 <x <1) indicates a case where the composition ratio deviates from the stoichiometry control of AlN.

上述したGaN系ストライプ型LDの実装構造は、図2〜図3、或いは、図5〜図6の構成が適用可能である。   As the mounting structure of the GaN-based stripe LD described above, the configurations of FIGS. 2 to 3 or FIGS. 5 to 6 can be applied.

第1の実施の形態によれば、ワイヤレス接続により、薄型パッケージ化の容易なストライプ型の半導体レーザおよびその製造方法を提供することができる。   According to the first embodiment, it is possible to provide a stripe-type semiconductor laser that can be easily packaged thinly and a manufacturing method thereof by wireless connection.

[第2の実施の形態]
第2の実施の形態に係る半導体レーザ2の模式的鳥瞰構成は、図19に示すように表される。第2の実施の形態に係る半導体レーザ2は、ストライプ型LDの代わりに、面発光領域100を有する面発光型LDを備える。第2の実施の形態に係る半導体レーザ2は、レーザ発振に伴うキャビティー共振器が結晶成長面に対して、垂直方向に形成され、面発光領域100を開口部として、レーザ光hνは、図19に示すように垂直方向に放射される。
[Second Embodiment]
A schematic bird's-eye view configuration of the semiconductor laser 2 according to the second embodiment is expressed as shown in FIG. The semiconductor laser 2 according to the second embodiment includes a surface emitting LD having a surface emitting region 100 instead of the stripe LD. In the semiconductor laser 2 according to the second embodiment, a cavity resonator associated with laser oscillation is formed in a direction perpendicular to the crystal growth surface, the surface light emitting region 100 is used as an opening, and the laser beam hν is As shown in FIG.

第2の実施の形態に係る半導体レーザ2は、図19に示すように、基板10と、基板10上に配置された第1導電型クラッド層14と、第1導電型クラッド層14上に配置された活性層16と、活性層16上に配置された第2導電型クラッド層18と、第2導電型クラッド層18上に配置された表面電極層20と、基板10の裏面に配置された裏面電極層22と、基板10、第1導電型クラッド層14、活性層16、第2導電型クラッド層18の第1側面42aに沿って形成され、第1側面42aおよび表面電極層20の表面上および裏面電極層22の表面上に延在して配置された第1絶縁層24aと、第1絶縁層24a上および表面電極層20上の一部に配置された第1電極層26Aとを備える。   As shown in FIG. 19, the semiconductor laser 2 according to the second embodiment is disposed on the substrate 10, the first conductivity type cladding layer 14 disposed on the substrate 10, and the first conductivity type cladding layer 14. Active layer 16, second conductivity type cladding layer 18 disposed on active layer 16, surface electrode layer 20 disposed on second conductivity type cladding layer 18, and disposed on the back surface of substrate 10. The back electrode layer 22 is formed along the first side surface 42 a of the substrate 10, the first conductivity type cladding layer 14, the active layer 16, and the second conductivity type cladding layer 18, and the first side surface 42 a and the surface of the surface electrode layer 20. A first insulating layer 24a disposed extending on the top and back electrode layers 22, and a first electrode layer 26A disposed on the first insulating layer 24a and part of the front electrode layer 20 Prepare.

図19に示すように、第2の実施の形態に係る半導体レーザ2において、表面電極層20は、面発光領域100を備え、活性層16より第2導電型クラッド層18を介して面発光領域100にそって、レーザ光hνが放射される。   As shown in FIG. 19, in the semiconductor laser 2 according to the second embodiment, the surface electrode layer 20 includes a surface emitting region 100, and the surface emitting region is provided from the active layer 16 via the second conductivity type cladding layer 18. A laser beam hν is emitted along 100.

表面電極層20は、面発光領域100を備え、活性層16より第2導電型クラッド層18を介して面発光領域100にそって、レーザ光を出射する。   The surface electrode layer 20 includes a surface emitting region 100, and emits laser light along the surface emitting region 100 from the active layer 16 through the second conductivity type cladding layer 18.

第1電極層は、薄膜金属層若しくは透明電極層を備えていても良い。   The first electrode layer may include a thin film metal layer or a transparent electrode layer.

上記において、第1側面42aは、必ずしも劈開面で構成されている必要はない。同様に、第1側面42aに対向する第2側面42bは、必ずしも劈開面で構成されている必要はない。   In the above, the 1st side 42a does not necessarily need to be constituted by a cleavage plane. Similarly, the second side surface 42b facing the first side surface 42a does not necessarily have to be a cleavage plane.

第2の実施の形態に係る半導体レーザ2は、面発光型半導体レーザであるため、表面電極層20の材料としては、透明導電膜であることが望ましい。例えば、薄いチタン層およびAu層などを用いて形成することができる。また、ITO、IZTO、ZnOなどを用いて形成することができる。裏面電極層22は、例えばAu層で形成されている。   Since the semiconductor laser 2 according to the second embodiment is a surface emitting semiconductor laser, the material of the surface electrode layer 20 is preferably a transparent conductive film. For example, a thin titanium layer and an Au layer can be used. Alternatively, it can be formed using ITO, IZTO, ZnO, or the like. The back electrode layer 22 is formed of, for example, an Au layer.

その他の構成は、第1の実施の形態と同様であるため、重複説明は省略する。   The other configuration is the same as that of the first embodiment, and a duplicate description is omitted.

(製造方法)
第2の実施の形態に係る半導体レーザ2の製造方法は、基板10上に第1導電型クラッド層14を形成する工程と、第1導電型クラッド層14上に活性層16を形成する工程と、活性層16上に第2導電型クラッド層18を形成する工程と、第2導電型クラッド層18上に、表面電極層20を形成する工程と、基板10の裏面に裏面電極層22を形成する工程と、基板10、第1導電型クラッド層14、活性層16、第2導電型クラッド層18の第1側面42aに沿って、第1側面42aおよび表面電極層20の表面上および裏面電極層22の表面上に延在して第1絶縁層24aを形成する工程と、第1絶縁層24a上および表面電極層20上の一部に第1電極層26Aを形成する工程とを有する。
(Production method)
The manufacturing method of the semiconductor laser 2 according to the second embodiment includes a step of forming the first conductivity type cladding layer 14 on the substrate 10 and a step of forming the active layer 16 on the first conductivity type cladding layer 14. The step of forming the second conductivity type cladding layer 18 on the active layer 16, the step of forming the surface electrode layer 20 on the second conductivity type cladding layer 18, and the formation of the back electrode layer 22 on the back surface of the substrate 10. Along the first side surface 42 a of the substrate 10, the first conductivity type cladding layer 14, the active layer 16, and the second conductivity type cladding layer 18, and on the surface of the first side surface 42 a and the surface electrode layer 20, and the back electrode A step of extending the surface of the layer 22 to form the first insulating layer 24a, and a step of forming the first electrode layer 26A on the first insulating layer 24a and part of the surface electrode layer 20;

また、第2の実施の形態に係る半導体レーザ2の製造方法は、半導体実装基板32S上にアノード電極パターン30Aを形成する工程と、半導体実装基板32S上に絶縁層30Iを形成する工程と、絶縁層30I上にカソード電極パターン30Kを形成する工程と、カソード電極パターン30K上にカソード電極28を形成する工程と、半導体実装基板32S上において、第1電極層26Aを、アノード電極パターン30A上に載置し、裏面電極層22を、カソード電極パターン30K上に載置する工程とを有する。   In addition, the manufacturing method of the semiconductor laser 2 according to the second embodiment includes a step of forming the anode electrode pattern 30A on the semiconductor mounting substrate 32S, a step of forming the insulating layer 30I on the semiconductor mounting substrate 32S, The step of forming the cathode electrode pattern 30K on the layer 30I, the step of forming the cathode electrode 28 on the cathode electrode pattern 30K, and the first electrode layer 26A on the semiconductor mounting substrate 32S are mounted on the anode electrode pattern 30A. And placing the back electrode layer 22 on the cathode electrode pattern 30K.

また、第2の実施の形態に係る半導体レーザ2の製造方法は、絶縁実装基板32I上にアノード電極パターン30Aを形成する工程と、絶縁実装基板32I上にカソード電極パターン30Kを形成する工程と、カソード電極パターン30K上にカソード電極28を形成する工程と、絶縁実装基板32I上において、第1電極層26Aを、アノード電極パターン30A上に載置し、裏面電極層22を、カソード電極パターン30K上に載置する工程とを有していても良い。   The method for manufacturing the semiconductor laser 2 according to the second embodiment includes a step of forming the anode electrode pattern 30A on the insulating mounting substrate 32I, a step of forming the cathode electrode pattern 30K on the insulating mounting substrate 32I, The step of forming the cathode electrode 28 on the cathode electrode pattern 30K, and the first electrode layer 26A is placed on the anode electrode pattern 30A on the insulating mounting substrate 32I, and the back electrode layer 22 is placed on the cathode electrode pattern 30K. It may have a process of mounting on.

第2の実施の形態に係る半導体レーザ2の製造方法において、ウェハプロセス工程は、図8(a)〜図8(d)と同様に表される。また、LDウェハ34をスクライブ面にそってスクライブする様子を示す模式的鳥瞰構造、およびLDウェハ34をスクライブ面にそってスクライブして形成された複数のLDバー36の模式的鳥瞰構造は、それぞれ図9(a)および図9(b)と同様に表される。第2の実施の形態に係る半導体レーザ2の製造方法において、その他の製造工程は、第1の実施の形態と同様であるため、重複説明は省略する。   In the method of manufacturing the semiconductor laser 2 according to the second embodiment, the wafer process steps are expressed in the same way as in FIGS. 8A to 8D. Further, a schematic bird's-eye view structure showing a state where the LD wafer 34 is scribed along the scribe surface, and a schematic bird's-eye view structure of a plurality of LD bars 36 formed by scribing the LD wafer 34 along the scribe surface are respectively It is expressed in the same manner as in FIGS. 9A and 9B. In the manufacturing method of the semiconductor laser 2 according to the second embodiment, the other manufacturing steps are the same as those in the first embodiment, and thus the duplicate description is omitted.

(GaAs系面発光型LD)
第2の実施の形態に係る半導体レーザに適用可能なGaAs系面発光型LDの模式的鳥瞰構成例は、図20に示すように表される。
(GaAs surface emitting LD)
A schematic bird's-eye view configuration example of a GaAs surface emitting LD applicable to the semiconductor laser according to the second embodiment is expressed as shown in FIG.

第2の実施の形態に係る半導体レーザに適用するGaAs系面発光型LDは、図20に示すように、基板310と、基板310上に設けられ、AlaGa1-aAs層とAlbGa1-bAs層(a<b<1)を交互に積層して形成されたn型(第1導電型)DBR320と、n型DBR320上に設けられたn型クラッド層330と、第1導電型クラッド層330上に設けられた活性層332と、活性層332上に設けられたp型(第2導電型)クラッド層334と、n型クラッド層330、活性層332、及びp型クラッド層334を第1導電型DBRとで挟むように設けられ、AlaGa1-aAs層とAlbGa1-bAs層を交互に積層して形成されたp型DBR350とを備える。n型DBR320及びp型DBR350それぞれの合計膜厚は、例えば、レーザ発振波長の1/2程度の光学距離であり、AlaGa1-aAs層の膜厚はAlbGa1-bAs層の膜厚より薄く構成されている。 As shown in FIG. 20, the GaAs surface emitting LD applied to the semiconductor laser according to the second embodiment is provided on the substrate 310, the substrate 310, the Al a Ga 1-a As layer, and the Al b. An n-type (first conductivity type) DBR 320 formed by alternately laminating Ga 1-b As layers (a <b <1), an n-type cladding layer 330 provided on the n-type DBR 320, a first Active layer 332 provided on conductive clad layer 330, p-type (second conductive type) clad layer 334 provided on active layer 332, n-type clad layer 330, active layer 332, and p-type clad The layer 334 is provided so as to be sandwiched between the first conductivity type DBRs, and includes a p-type DBR 350 formed by alternately laminating Al a Ga 1-a As layers and Al b Ga 1-b As layers. The total film thickness of each of the n-type DBR 320 and the p-type DBR 350 is, for example, an optical distance of about ½ of the laser oscillation wavelength, and the film thickness of the Al a Ga 1-a As layer is the Al b Ga 1-b As layer. It is configured to be thinner than the film thickness.

基板310は、例えば、n型のドーパントとしてSiがドープされたn型GaAs基板である。   The substrate 310 is, for example, an n-type GaAs substrate doped with Si as an n-type dopant.

n型DBR320は、ペア数が50〜80程度となるように、AlaGa1-aAs層とAlbGa1-bAs層(a<b<1)を交互に積層して形成される。p型DBR350は、ペア数kが30〜50程度となるように、AlaGa1-aAs層とAlbGa1-bAs層(a<b<1)を交互に積層して形成される。AlaGa1-aAs層のAl組成比aは、45%≦a≦50%であることが好ましい。Al組成比は、45%以下であるとレーザ発振波長(660nm)において吸収係数が高くなり光を吸収してしまうので好ましくなく、50%以上であると高い共振器反射率を得るために好ましくない。また、AlbGa1-bAs層のAl組成比bは、90%≦b≦95%であることが好ましい。AlbGa1-bAs層のAl組成比は、上記の範囲以外であるときは、2種の半導体層の屈折率差が小さくなってしまい高反射率が得られなくなるので、高い共振器反射率を得るために好ましくない。 The n-type DBR 320 is formed by alternately laminating Al a Ga 1-a As layers and Al b Ga 1-b As layers (a <b <1) so that the number of pairs is about 50 to 80. . The p-type DBR 350 is formed by alternately laminating Al a Ga 1-a As layers and Al b Ga 1-b As layers (a <b <1) so that the number k of pairs is about 30-50. The The Al composition ratio a of the Al a Ga 1-a As layer is preferably 45% ≦ a ≦ 50%. If the Al composition ratio is 45% or less, the absorption coefficient increases at the laser oscillation wavelength (660 nm) and absorbs light, and it is not preferable, and if it is 50% or more, it is not preferable for obtaining a high resonator reflectance. . The Al composition ratio b of the Al b Ga 1-b As layer is preferably 90% ≦ b ≦ 95%. When the Al composition ratio of the Al b Ga 1-b As layer is outside the above range, the refractive index difference between the two semiconductor layers becomes small and a high reflectance cannot be obtained. Unfavorable to get rate.

n型DBR320とp型DBR350を構成する半導体層のそれぞれの膜厚は、低い熱抵抗、且つ、高い反射率となるように決定される。そこで、低い熱抵抗、且つ、高い反射率を得るためにn型DBR320とp型DBR350を構成する半導体層のうちAlaGa1-aAs層の膜厚は、レーザ発振波長の3/20の光学距離より厚く、レーザ発振波長の1/4の光学距離より薄いことが好ましい。 The thicknesses of the semiconductor layers constituting the n-type DBR 320 and the p-type DBR 350 are determined so as to have a low thermal resistance and a high reflectance. Therefore, in order to obtain a low thermal resistance and a high reflectance, the Al a Ga 1-a As layer of the semiconductor layers constituting the n-type DBR 320 and the p-type DBR 350 has a film thickness of 3/20 of the laser oscillation wavelength. It is preferably thicker than the optical distance and thinner than 1/4 of the laser oscillation wavelength.

n型DBR320とp型DBR350の反射率については、n型DBR320とp型DBR350を構成する層がAlを含む半導体層であるので、Al組成比の増加に伴ってワイドギャップ化し屈折率が小さくなる。そこで、n型DBR320とp型DBR350が高い反射率を得るためには、n型DBR320及びp型DBR350を構成する層のうち、Al組成比が大きい半導体層の厚さをなるべく減少させて構成することが好ましい。   Regarding the reflectivity of the n-type DBR 320 and the p-type DBR 350, since the layers constituting the n-type DBR 320 and the p-type DBR 350 are Al-containing semiconductor layers, the refractive index decreases as the Al composition ratio increases and the gap becomes wide. . Therefore, in order for the n-type DBR 320 and the p-type DBR 350 to obtain high reflectivity, the thickness of the semiconductor layer having a large Al composition ratio among the layers constituting the n-type DBR 320 and the p-type DBR 350 is reduced as much as possible. It is preferable.

n型クラッド層330は、例えば、n型のドーパントとしてSiがドープされたInGaAlPからなる。n型クラッド層330上には、n型のドーパントとしてSiがドープされたInGaAlPからなり、活性層332内の光密度を調整する機能を有するn型光ガイド層(図示略)を設けても構わない。   The n-type cladding layer 330 is made of, for example, InGaAlP doped with Si as an n-type dopant. An n-type light guide layer (not shown) made of InGaAlP doped with Si as an n-type dopant and having a function of adjusting the light density in the active layer 332 may be provided on the n-type cladding layer 330. Absent.

活性層332は、n型クラッド層330から供給される電子とp型クラッド層334から供給される正孔が再結合し光を発生する。活性層332は、例えば、井戸層を井戸層よりもバンドギャップの大きなバリア層でサンドイッチ状に挟んだ(QW構造とすることができる。なお、この量子井戸構造は、井戸層が1つではなく多重化してもよく、活性層332をMQWにすることもできる。MQWである活性層332は、InGaAlPとInGaPとが交互に2〜4ペア積層された構造とすることができる。活性層332上には、例えば、p型のドーパントとしてMgがドープされたInGaAlPからなり、活性層332内の光密度を調整する役割を持つp型光ガイド層(図示略)を設けることができる。   In the active layer 332, electrons supplied from the n-type cladding layer 330 and holes supplied from the p-type cladding layer 334 are recombined to generate light. In the active layer 332, for example, a well layer is sandwiched between barrier layers having a band gap larger than that of the well layer (a QW structure can be used. Note that this quantum well structure does not have one well layer. The active layer 332 may be MQW, and the active layer 332 that is an MQW may have a structure in which 2 to 4 pairs of InGaAlP and InGaP are alternately stacked. For example, a p-type light guide layer (not shown) made of InGaAlP doped with Mg as a p-type dopant and having a role of adjusting the light density in the active layer 332 can be provided.

p型クラッド層334は、例えば、p型のドーパントとしてMgがドープされたInGaAlPからなる。p型クラッド層334上には、酸化狭窄層340が設けられている。酸化狭窄層340は、導波路となる領域に選択的に電流を流すために電流狭窄構造を有する層である。酸化狭窄層340は一例として、図20に示すように、p型クラッド層334上に設けられるが、活性層332とp側コンタクト層との間にあればよい。酸化狭窄層340の電流狭窄構造は、酸化速度が異なるアルミニウムの組成層を選択的に酸化することによって形成することができる。   The p-type cladding layer 334 is made of, for example, InGaAlP doped with Mg as a p-type dopant. An oxidized constricting layer 340 is provided on the p-type cladding layer 334. The oxidized constricting layer 340 is a layer having a current confinement structure in order to allow a current to selectively flow through a region serving as a waveguide. As an example, the oxidized constricting layer 340 is provided on the p-type cladding layer 334 as shown in FIG. 20, but may be provided between the active layer 332 and the p-side contact layer. The current confinement structure of the oxidation confinement layer 340 can be formed by selectively oxidizing aluminum composition layers having different oxidation rates.

第2の実施の形態に係る半導体レーザに適用可能なGaAs系面発光型LDは、更に、n型クラッド層330に電圧を印加するカソード電極360と、p型クラッド層334に電圧を印加するアノード電極362を備える。図20に示すように、カソード電極360は基板310の裏面側に、アノード電極362はp型DBR350の表面に配置される。カソード電極360は、例えばAl金属からなり、アノード電極362は、例えばパラジウム(Pd)−金(Au)合金からなる。アノード電極362は、リング状の形状であり、8μm〜25μm程度のアパーチャ径を持ったレーザ光の面発光領域100である開口部を有する。そして、カソード電極360は基板310に、アノード電極362はp型DBR350に、それぞれオーミック接続される。なお、基板310とカソード電極360の間に、n型のn側コンタクト層を配置してもよい。また、p型DBR350とアノード電極362の間に、p型のp側コンタクト層を配置してもよい。   The GaAs surface emitting LD applicable to the semiconductor laser according to the second embodiment further includes a cathode electrode 360 that applies a voltage to the n-type cladding layer 330 and an anode that applies a voltage to the p-type cladding layer 334. An electrode 362 is provided. As shown in FIG. 20, the cathode electrode 360 is disposed on the back side of the substrate 310, and the anode electrode 362 is disposed on the surface of the p-type DBR 350. The cathode electrode 360 is made of, for example, Al metal, and the anode electrode 362 is made of, for example, a palladium (Pd) -gold (Au) alloy. The anode electrode 362 has a ring shape and has an opening which is a surface emitting region 100 of laser light having an aperture diameter of about 8 μm to 25 μm. The cathode electrode 360 and the anode electrode 362 are ohmically connected to the substrate 310 and the p-type DBR 350, respectively. Note that an n-type n-side contact layer may be disposed between the substrate 310 and the cathode electrode 360. A p-type p-side contact layer may be disposed between the p-type DBR 350 and the anode electrode 362.

第2の実施の形態によれば、ワイヤレス接続構成を採用したことにより、素子の組み立て時には、表面電極に対してワイヤボンディングを実施する必要がなくなり、素子上部からの光の取り出し効率が改善され、かつ薄型パッケージを実現することができる。   According to the second embodiment, by adopting the wireless connection configuration, it is not necessary to perform wire bonding on the surface electrode when the element is assembled, and the light extraction efficiency from the upper part of the element is improved. In addition, a thin package can be realized.

上述したGaAs系面発光型LDの実装構造は、図2〜図3、或いは、図5〜図6の構成が適用可能である。   The mounting structure of the above-described GaAs-based surface-emitting type LD can be applied to the configurations shown in FIGS. 2 to 3 or FIGS.

第2の実施の形態によれば、ワイヤレス接続により、薄型パッケージ化の容易な面発光型の半導体レーザおよびその製造方法を提供することができる。   According to the second embodiment, it is possible to provide a surface-emitting type semiconductor laser that can be easily made into a thin package and a method for manufacturing the same by wireless connection.

[その他の実施の形態]
上記のように、本発明は第1〜第2の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
[Other embodiments]
As described above, the present invention has been described according to the first to second embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

第1〜第2の実施の形態においては、基板10および第1導電型クラッド層14の導電型をn型とし、第2導電型クラッド層18の導電型をp型とする例が開示されているが、これらの導電型を反対にしても良い。この場合、アノード電極とカソード電極は逆の構成となり、表面電極層20に接続される第1電極層はカソード電極に接続され、裏面電極層22はアノード電極に接続される。   In the first to second embodiments, examples are disclosed in which the conductivity type of the substrate 10 and the first conductivity type cladding layer 14 is n-type, and the conductivity type of the second conductivity type cladding layer 18 is p-type. However, these conductivity types may be reversed. In this case, the anode electrode and the cathode electrode have opposite configurations, the first electrode layer connected to the front electrode layer 20 is connected to the cathode electrode, and the back electrode layer 22 is connected to the anode electrode.

シリコンバー40は、シリコンに限らず、他の材料を用いて形成したバーであっても良い。   The silicon bar 40 is not limited to silicon, and may be a bar formed using other materials.

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。   As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

本発明の半導体レーザは、半導体実装基板若しくは絶縁実装基板を有するLD全般に利用可能であり、光メモリ、レーザプリンタ、ディスプレイ、照明、超並列システム、光インターコネクトなど幅広い分野に適用可能である。   The semiconductor laser of the present invention can be used for all LDs having a semiconductor mounting substrate or an insulating mounting substrate, and can be applied to a wide range of fields such as an optical memory, a laser printer, a display, illumination, a massively parallel system, and an optical interconnect.

1、2…半導体レーザ
10…基板
14…第1導電型クラッド層(n型クラッド層)
16…活性層(MQW)
18…第2導電型クラッド層(p型クラッド層)
20…表面電極層
22…裏面電極層
24a、24b…絶縁層
26A…第1電極層
28…カソード電極
30A…アノード電極パターン
30K…カソード電極パターン
30I…絶縁層
30S、44…半田層
32I…絶縁実装基板
32S…半導体実装基板
34…LDウェハ
36…LDバー
38…LDバー固定装置
40…シリコンバー
42a、42b…側面(劈開面)
50、50a…積層化構造
80…レーザストライプ
90…モニター光検出用フォトダイオード
100…面発光領域
1, 2 ... Semiconductor laser 10 ... Substrate 14 ... First conductivity type cladding layer (n-type cladding layer)
16 ... Active layer (MQW)
18 ... Second conductivity type cladding layer (p-type cladding layer)
DESCRIPTION OF SYMBOLS 20 ... Front electrode layer 22 ... Back electrode layer 24a, 24b ... Insulating layer 26A ... 1st electrode layer 28 ... Cathode electrode 30A ... Anode electrode pattern 30K ... Cathode electrode pattern 30I ... Insulating layer 30S, 44 ... Solder layer 32I ... Insulation mounting Substrate 32S ... Semiconductor mounting substrate 34 ... LD wafer 36 ... LD bar 38 ... LD bar fixing device 40 ... Silicon bars 42a, 42b ... Side surfaces (cleavage surface)
50, 50a ... laminated structure 80 ... laser stripe 90 ... monitor light detecting photodiode 100 ... surface emitting region

Claims (17)

基板と、
前記基板上に配置された第1導電型クラッド層と、
前記第1導電型クラッド層上に配置された活性層と、
前記活性層上に配置された第2導電型クラッド層と、
前記第2導電型クラッド層上に配置された表面電極層と、
前記基板の裏面に配置された裏面電極層と、
前記基板、前記第1導電型クラッド層、前記活性層、前記第2導電型クラッド層の第1劈開面に沿って形成され、前記第1劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第1絶縁層と、
前記第1劈開面に対向する第2劈開面に沿って形成され、前記第2劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第2絶縁層と、
前記第1絶縁層上および前記表面電極層上の一部に配置された第1電極層と
を備えることを特徴とする半導体レーザ。
A substrate,
A first conductivity type cladding layer disposed on the substrate;
An active layer disposed on the first conductivity type cladding layer;
A second conductivity type cladding layer disposed on the active layer;
A surface electrode layer disposed on the second conductivity type cladding layer;
A back electrode layer disposed on the back surface of the substrate;
Formed along the first cleaved surface of the substrate, the first conductivity type clad layer, the active layer, and the second conductivity type clad layer, on the surface of the first cleaved surface and the surface electrode layer, and the back electrode A first insulating layer disposed extending over the surface of the layer;
A second insulation formed along a second cleavage surface opposite to the first cleavage surface and extending on the surface of the second cleavage surface, the surface electrode layer, and the surface of the back electrode layer Layers,
And a first electrode layer disposed on a part of the first insulating layer and on the surface electrode layer.
前記表面電極層は、レーザストライプを備え、
前記活性層より前記第2絶縁層を介して前記レーザストライプに沿って、レーザ光を出射することを特徴とする請求項1に記載の半導体レーザ。
The surface electrode layer comprises a laser stripe;
2. The semiconductor laser according to claim 1, wherein a laser beam is emitted from the active layer along the laser stripe through the second insulating layer.
前記表面電極層に接続された前記第1電極層はアノードであり、前記裏面電極層は、カソードであることを特徴とする請求項1に記載の半導体レーザ。   2. The semiconductor laser according to claim 1, wherein the first electrode layer connected to the surface electrode layer is an anode, and the back electrode layer is a cathode. 半導体実装基板と、
前記半導体実装基板上に配置されたアノード電極パターンと、
前記半導体実装基板上に絶縁層を介して配置されたカソード電極パターンと
を備え、前記半導体実装基板上において、前記第1電極層は、前記アノード電極パターン上に載置されて接続され、前記裏面電極は、前記カソード電極パターン上に載置されて接続されたことを特徴とする請求項3に記載の半導体レーザ。
A semiconductor mounting substrate;
An anode electrode pattern disposed on the semiconductor mounting substrate;
A cathode electrode pattern disposed on the semiconductor mounting substrate via an insulating layer, wherein the first electrode layer is mounted on and connected to the anode electrode pattern on the semiconductor mounting substrate, and the back surface 4. The semiconductor laser according to claim 3, wherein the electrode is placed on and connected to the cathode electrode pattern.
絶縁実装基板と、
前記絶縁実装基板上に配置されたアノード電極パターンと、
前記絶縁実装基板上に配置されたカソード電極パターンと
を備え、前記絶縁実装基板上において、前記第1電極層は、前記アノード電極パターン上に載置されて接続され、前記裏面電極は、前記カソード電極パターン上に載置されて接続されたことを特徴とする請求項3に記載の半導体レーザ。
An insulated mounting board; and
An anode electrode pattern disposed on the insulating mounting substrate;
A cathode electrode pattern disposed on the insulating mounting substrate, wherein the first electrode layer is placed on and connected to the anode electrode pattern on the insulating mounting substrate, and the back electrode is connected to the cathode electrode 4. The semiconductor laser according to claim 3, wherein the semiconductor laser is mounted on and connected to an electrode pattern.
前記半導体実装基板は、シリコン基板であることを特徴とする請求項4に記載の半導体レーザ。   The semiconductor laser according to claim 4, wherein the semiconductor mounting substrate is a silicon substrate. 前記絶縁実装基板は、窒化アルミニウム基板若しくはアルミナ基板であることを特徴とする請求項5に記載の半導体レーザ。   6. The semiconductor laser according to claim 5, wherein the insulating mounting substrate is an aluminum nitride substrate or an alumina substrate. 前記第1絶縁層、前記第2絶縁層の一方若しくは両方は、分布ブラック反射層を備えることを特徴とする請求項1に記載の半導体レーザ。   2. The semiconductor laser according to claim 1, wherein one or both of the first insulating layer and the second insulating layer includes a distributed black reflective layer. 前記活性層より、前記第1絶縁層および前記第1電極層を介して出射されるモニター光を検出するモニター光検出用フォトダイオードを備えることを特徴とする請求項8に記載の半導体レーザ。   9. The semiconductor laser according to claim 8, further comprising a monitor light detection photodiode for detecting monitor light emitted from the active layer through the first insulating layer and the first electrode layer. 前記アノード電極パターンと前記第1電極層、および前記カソード電極パターンと前記カソード電極は半田付けされたことを特徴とする請求項4または5に記載の半導体レーザ。   6. The semiconductor laser according to claim 4, wherein the anode electrode pattern and the first electrode layer, and the cathode electrode pattern and the cathode electrode are soldered. 基板と、
前記基板上に配置された第1導電型クラッド層と、
前記第1導電型クラッド層上に配置された活性層と、
前記活性層上に配置された第2導電型クラッド層と、
前記第2導電型クラッド層上に配置された表面電極層と、
前記基板の裏面に配置された裏面電極層と、
前記基板、前記第1導電型クラッド層、前記活性層、前記第2導電型クラッド層の第1側面に沿って形成され、前記第1側面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して配置された第1絶縁層と、
前記第1絶縁層上および前記表面電極層上の一部に配置された第1電極層と
を備えることを特徴とする半導体レーザ。
A substrate,
A first conductivity type cladding layer disposed on the substrate;
An active layer disposed on the first conductivity type cladding layer;
A second conductivity type cladding layer disposed on the active layer;
A surface electrode layer disposed on the second conductivity type cladding layer;
A back electrode layer disposed on the back surface of the substrate;
Formed along the first side surface of the substrate, the first conductivity type cladding layer, the active layer, and the second conductivity type cladding layer, on the surface of the first side surface and the surface electrode layer, and on the back electrode layer A first insulating layer disposed extending on the surface;
And a first electrode layer disposed on a part of the first insulating layer and on the surface electrode layer.
前記表面電極層は、面発光領域を備え、
前記活性層より前記第2導電型クラッド層を介して前記面発光領域にそって、レーザ光を出射することを特徴とする請求項11に記載の半導体レーザ。
The surface electrode layer includes a surface emitting region,
12. The semiconductor laser according to claim 11, wherein a laser beam is emitted from the active layer along the surface emitting region through the second conductivity type cladding layer.
前記第1電極層は、薄膜金属層若しくは透明電極層を備えることを特徴とする請求項11に記載の半導体レーザ。   The semiconductor laser according to claim 11, wherein the first electrode layer includes a thin metal layer or a transparent electrode layer. 基板上に第1導電型クラッド層を形成する工程と、
前記第1導電型クラッド層上に活性層を形成する工程と、
前記活性層上に第2導電型クラッド層を形成する工程と、
前記第2導電型クラッド層上に、表面電極層を形成する工程と、
前記基板の裏面に裏面電極層を形成する工程と、
前記基板、前記第1導電型クラッド層、前記活性層、前記第2導電型クラッド層の第1劈開面に沿って、前記第1劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第1絶縁層を形成する工程と、
前記第1劈開面に対向する第2劈開面に沿って、前記第2劈開面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第2絶縁層を形成する工程と、
前記第1絶縁層上および前記表面電極層上の一部に第1電極層を形成する工程と
を有することを特徴とする半導体レーザの製造方法。
Forming a first conductivity type cladding layer on a substrate;
Forming an active layer on the first conductivity type cladding layer;
Forming a second conductivity type cladding layer on the active layer;
Forming a surface electrode layer on the second conductivity type cladding layer;
Forming a back electrode layer on the back surface of the substrate;
Along the first cleavage surface of the substrate, the first conductivity type cladding layer, the active layer, and the second conductivity type cladding layer, on the surface of the first cleavage surface and the surface electrode layer, and on the back electrode layer Extending a surface to form a first insulating layer;
A step of forming a second insulating layer extending along the second cleaved surface facing the first cleaved surface, on the surface of the second cleaved surface, the surface electrode layer, and the surface of the back electrode layer When,
Forming a first electrode layer on a part of the first insulating layer and on the surface electrode layer. A method of manufacturing a semiconductor laser, comprising:
基板上に第1導電型クラッド層を形成する工程と、
前記第1導電型クラッド層上に活性層を形成する工程と、
前記活性層上に第2導電型クラッド層を形成する工程と、
前記第2導電型クラッド層上に、表面電極層を形成する工程と、
前記基板の裏面に裏面電極層を形成する工程と、
前記基板、前記第1導電型クラッド層、前記活性層、前記第2導電型クラッド層の第1側面に沿って、前記第1側面および前記表面電極層の表面上および前記裏面電極層の表面上に延在して第1絶縁層を形成する工程と、
前記第1絶縁層上および前記表面電極層上の一部に第1電極層を形成する工程と
を有することを特徴とする半導体レーザの製造方法。
Forming a first conductivity type cladding layer on a substrate;
Forming an active layer on the first conductivity type cladding layer;
Forming a second conductivity type cladding layer on the active layer;
Forming a surface electrode layer on the second conductivity type cladding layer;
Forming a back electrode layer on the back surface of the substrate;
Along the first side surface of the substrate, the first conductivity type cladding layer, the active layer, and the second conductivity type cladding layer, on the surface of the first side surface and the surface electrode layer, and on the surface of the back electrode layer Extending to and forming a first insulating layer;
Forming a first electrode layer on a part of the first insulating layer and on the surface electrode layer. A method of manufacturing a semiconductor laser, comprising:
半導体実装基板上にアノード電極パターンを形成する工程と、
前記半導体実装基板上に絶縁層を形成する工程と、
前記絶縁層上にカソード電極パターンを形成する工程と、
前記半導体実装基板上において、前記第1電極層を、前記アノード電極パターン上に載置し、前記裏面電極層を、前記カソード電極パターン上に載置する工程と
を有することを特徴とする請求項14または15に記載の半導体レーザの製造方法。
Forming an anode electrode pattern on a semiconductor mounting substrate;
Forming an insulating layer on the semiconductor mounting substrate;
Forming a cathode electrode pattern on the insulating layer;
The method includes: placing the first electrode layer on the anode electrode pattern and placing the back electrode layer on the cathode electrode pattern on the semiconductor mounting substrate. A method for manufacturing a semiconductor laser according to 14 or 15.
絶縁実装基板上にアノード電極パターンを形成する工程と、
前記絶縁実装基板上にカソード電極パターンを形成する工程と、
前記絶縁実装基板上において、前記第1電極層を、前記アノード電極パターン上に載置し、前記裏面電極層を、前記カソード電極パターン上に載置する工程と
を有することを特徴とする請求項14または15に記載の半導体レーザの製造方法。
Forming an anode electrode pattern on the insulating mounting substrate;
Forming a cathode electrode pattern on the insulating mounting substrate;
The method includes: placing the first electrode layer on the anode electrode pattern and placing the back electrode layer on the cathode electrode pattern on the insulating mounting substrate. A method for manufacturing a semiconductor laser according to 14 or 15.
JP2010237712A 2010-10-22 2010-10-22 Semiconductor laser and manufacturing method thereof Withdrawn JP2012089800A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010237712A JP2012089800A (en) 2010-10-22 2010-10-22 Semiconductor laser and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010237712A JP2012089800A (en) 2010-10-22 2010-10-22 Semiconductor laser and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2012089800A true JP2012089800A (en) 2012-05-10

Family

ID=46261067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010237712A Withdrawn JP2012089800A (en) 2010-10-22 2010-10-22 Semiconductor laser and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2012089800A (en)

Similar Documents

Publication Publication Date Title
JP5368957B2 (en) Manufacturing method of semiconductor laser chip
JP4352337B2 (en) Semiconductor laser and semiconductor laser device
JP6152848B2 (en) Semiconductor light emitting device
JP4966283B2 (en) Semiconductor laser device and manufacturing method thereof
JP2008288527A (en) Laser light-emitting device
JP2002353563A (en) Semiconductor light emitting device and method of manufacturing the same
US11710941B2 (en) Semiconductor laser element
CN101882755B (en) Semiconductor laser element and semiconductor laser device
US12068577B2 (en) Surface emitting laser, surface emitting laser device, light source device, and detection apparatus
JP3505478B2 (en) Nitride-based semiconductor laser device and method of manufacturing nitride-based semiconductor laser device
JP4697488B2 (en) Multi-beam semiconductor laser
JP5277066B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2005101483A (en) Ridge waveguide semiconductor laser
US10686291B2 (en) Semiconductor light emitting element and semiconductor light emitting element assembly
JPH10294533A (en) Nitride compound semiconductor laser and method of manufacturing the same
JPH1093186A (en) Nitride semiconductor laser device
JP3502527B2 (en) Nitride semiconductor laser device
JP5582025B2 (en) Semiconductor element
JP2004186708A (en) Gallium nitride based semiconductor laser device
JP5064072B2 (en) Light source device
JPH11340573A (en) Gallium nitride based semiconductor laser device
JP2000216476A (en) Semiconductor light emitting element
US20230335972A1 (en) Semiconductor laser and semiconductor laser device
JP2001284704A (en) Semiconductor laser device
JP2012089801A (en) Semiconductor light-emitting element, manufacturing method therefor, and package board

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140107