[go: up one dir, main page]

JP2012078379A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2012078379A
JP2012078379A JP2010220553A JP2010220553A JP2012078379A JP 2012078379 A JP2012078379 A JP 2012078379A JP 2010220553 A JP2010220553 A JP 2010220553A JP 2010220553 A JP2010220553 A JP 2010220553A JP 2012078379 A JP2012078379 A JP 2012078379A
Authority
JP
Japan
Prior art keywords
voltage
display device
driving transistor
source
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010220553A
Other languages
Japanese (ja)
Inventor
Hajime Akimoto
秋元  肇
Toru Kono
亨 河野
Takahide Kuranaga
卓英 倉永
Hiroshi Kageyama
景山  寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Japan Display Inc
Original Assignee
Canon Inc
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, Hitachi Displays Ltd filed Critical Canon Inc
Priority to JP2010220553A priority Critical patent/JP2012078379A/en
Publication of JP2012078379A publication Critical patent/JP2012078379A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】従来技術における有機EL表示装置においては、駆動トランジスタの特性の検出を高精度かつ高速度で行うことができない。
【解決手段】表示装置であって、発光素子と、階調値に応じた電流を前記発光素子に供給する駆動トランジスタと、をそれぞれ有する複数の画素と、前記各駆動トランジスタの特性を検出する検出手段と、前記各発光素子の発光後に、前記各駆動トランジスタのゲート・ソース間に第1の電圧信号を供給する手段と、前記第1の電圧信号が供給された後、前記各駆動トランジスタのゲート・ソース間に、前記第1の電圧信号とは異なる第2の電圧信号を供給する手段とを有し、前記検出手段は、前記第2の電圧信号を供給する期間に、前記各駆動トランジスタの特性を検出し、前記第1の電圧信号は、前記第2の電圧信号に比べ、前記駆動トランジスタのソース・ドレイン間により多くの電流を供給可能な電圧を有する電圧信号である。
【選択図】図3
In an organic EL display device according to the prior art, it is impossible to detect characteristics of a driving transistor with high accuracy and high speed.
A display device includes a plurality of pixels each having a light emitting element and a driving transistor that supplies a current corresponding to a gradation value to the light emitting element, and detection for detecting characteristics of each driving transistor. Means for supplying a first voltage signal between the gate and the source of each driving transistor after the light emission of each light emitting element; and after the first voltage signal is supplied, the gate of each driving transistor Means for supplying a second voltage signal different from the first voltage signal between the sources, and the detection means is configured to supply each of the drive transistors during a period of supplying the second voltage signal. A characteristic is detected, and the first voltage signal is a voltage signal having a voltage capable of supplying more current between the source and drain of the driving transistor than the second voltage signal.
[Selection] Figure 3

Description

本発明は、表示素子に関し、特には、自発光素子を有する表示装置に関する。   The present invention relates to a display element, and more particularly to a display device having a self-luminous element.

近年、有機発光ダイオード(Organic Light Emitting Diode)に代表される有機EL(Organic Electro-luminescent)素子と呼ばれる自発光体を用いた表示装置(以下、「有機EL表示装置」という。)が実用化段階にある。この有機EL表示装置は、従来の液晶表示装置と比較して、自発光体を用いているため、視認性、応答速度の点で優れているだけでなく、バックライトのような補助照明装置を要しないため、更なる薄型化が可能となっている。   In recent years, a display device using a self-luminous body called an organic EL (Organic Electro-luminescent) element typified by an organic light emitting diode (hereinafter referred to as “organic EL display device”) has been put into practical use. It is in. Since this organic EL display device uses a self-luminous body as compared with a conventional liquid crystal display device, it is not only superior in terms of visibility and response speed, but also has an auxiliary illumination device such as a backlight. Since it is not necessary, further thinning is possible.

このような有機EL表示装置は、マトリクス状に多数の画素を配置した表示パネルを有する。そして、各画素は、有機EL素子と当該有機EL素子を駆動する駆動トランジスタを含む。当該駆動トランジスタは、一般に薄膜トランジスタ(Thin Film-Transistor)で構成されることから、製造上の問題等により、当該各駆動トランジスタの閾値電圧にバラツキが生じる。よって、各画素の発光特性にバラツキが生じ、結果として、表示パネルの表示が不均一になるという問題がある。   Such an organic EL display device has a display panel in which a large number of pixels are arranged in a matrix. Each pixel includes an organic EL element and a drive transistor that drives the organic EL element. Since the driving transistor is generally composed of a thin film transistor (Thin Film-Transistor), the threshold voltage of each driving transistor varies due to manufacturing problems. Therefore, there is a problem in that the light emission characteristics of each pixel vary, and as a result, display on the display panel becomes non-uniform.

そこで、次のような従来技術における有機EL表示装置が知られている。当該有機EL表示装置においては、各画素に流れる電流を検出し、当該検出した電流値に基づいて補正用オフセットを算出する。そして、画像データに当該補正用オフセットを付加することにより、画面の表示の不均一の発生を防止する(下記特許文献1、2参照)。あるいは、駆動トランジスタのソースに定電流源を接続してその電圧を計測することにより閾値電圧のバラツキを検出する方法も提案されている(下記特許文献3参照)。   Accordingly, the following organic EL display device in the prior art is known. In the organic EL display device, a current flowing through each pixel is detected, and a correction offset is calculated based on the detected current value. Then, by adding the correction offset to the image data, non-uniform display of the screen is prevented (see Patent Documents 1 and 2 below). Alternatively, a method of detecting a variation in threshold voltage by connecting a constant current source to the source of a driving transistor and measuring the voltage has been proposed (see Patent Document 3 below).

特開2004−264793号公報JP 2004-264793 A 特開2005−284172号公報JP 2005-284172 A 特開2010−170079号公報JP 2010-170079

しかしながら、上記従来技術における有機EL表示装置においては、駆動トランジスタの特性の検出精度を高くすると、検出時間が長くなってしまうという課題がある。   However, in the organic EL display device according to the above-described prior art, there is a problem that if the detection accuracy of the characteristics of the drive transistor is increased, the detection time becomes longer.

具体的には、駆動トランジスタにおけるヒステリシスの影響を考慮すると、駆動トランジスタの特性が安定した状態になるまでの待機時間として、数msecの待機時間が必要となる。ここで、充分な待機時間を確保しない場合には、当該ヒステリシスの影響を受けるため、検出精度が大幅に低下するという問題がある。一方、電圧レンジを考慮した場合、最大でも1画素あたりμAオーダー程度の電流しか流すことができず、検出速度が制限され、結果として、十分な待機時間を確保できないという問題がある。   Specifically, considering the influence of hysteresis in the drive transistor, a standby time of several milliseconds is required as a standby time until the characteristics of the drive transistor become stable. Here, when a sufficient standby time is not secured, there is a problem that the detection accuracy is greatly lowered because of being affected by the hysteresis. On the other hand, when the voltage range is taken into consideration, only a current of the order of μA per pixel can flow at the maximum, the detection speed is limited, and as a result, a sufficient standby time cannot be secured.

そこで、本発明は、各画素に含まれる駆動トランジスタの特性を高精度かつ高速度で検出することができる表示装置を提供することを目的とする。   Accordingly, an object of the present invention is to provide a display device that can detect the characteristics of the drive transistor included in each pixel with high accuracy and high speed.

本発明の表示装置は、発光素子と、階調値に応じた電流を前記発光素子に供給する駆動トランジスタと、をそれぞれ有する複数の画素と、前記各駆動トランジスタの特性を検出する検出手段と、前記各発光素子の発光後に、前記各駆動トランジスタのゲート・ソース間に第1の電圧信号を供給する手段と、前記第1の電圧信号が供給された後、前記各駆動トランジスタのゲート・ソース間に、前記第1の電圧信号とは異なる第2の電圧信号を供給する手段とを有し、前記検出手段は、前記第2の電圧信号を供給する期間に、前記各駆動トランジスタの特性を検出し、前記第1の電圧信号は、前記第2の電圧信号に比べ、前記駆動トランジスタのソース・ドレイン間により多くの電流を供給可能な電圧を有する電圧信号であることを特徴とする。   The display device of the present invention includes a plurality of pixels each having a light emitting element and a driving transistor that supplies a current corresponding to a gradation value to the light emitting element, and a detection unit that detects characteristics of each driving transistor, Means for supplying a first voltage signal between the gate and source of each driving transistor after light emission of each of the light emitting elements; and between the gate and source of each driving transistor after the first voltage signal is supplied. And a means for supplying a second voltage signal different from the first voltage signal, and the detecting means detects the characteristics of the drive transistors during the period of supplying the second voltage signal. The first voltage signal is a voltage signal having a voltage that can supply more current between the source and drain of the driving transistor than the second voltage signal.

本発明の表示装置において、前記第2の電圧信号を供給する期間は、前記第1の電圧信号を供給する期間よりも長いことを特徴としてもよい。   In the display device of the present invention, the period for supplying the second voltage signal may be longer than the period for supplying the first voltage signal.

本発明の表示装置において、前記表示装置は、更に、前記検出手段の検出結果に基づいて、前記各複数の画素へ供給するデータ信号を補正する補正手段を有することを特徴としてもよい。   In the display device of the present invention, the display device may further include a correction unit that corrects a data signal supplied to each of the plurality of pixels based on a detection result of the detection unit.

本発明の表示装置において、前記検出手段は、前記各駆動トランジスタのソースへ定電流を供給する電流源を有し、前記検出手段は、前記各駆動トランジスタのソース電位を検出することを特徴としてもよい。   In the display device according to the aspect of the invention, the detection unit may include a current source that supplies a constant current to the source of each driving transistor, and the detection unit may detect a source potential of each driving transistor. Good.

本発明の表示装置において、前記検出手段は、前記各駆動トランジスタのソースへ定電圧を供給する電圧源を有し、前記検出手段は、前記各発光素子の一端における電位を検出することを特徴としてもよい。   In the display device according to the aspect of the invention, the detection unit includes a voltage source that supplies a constant voltage to the source of each driving transistor, and the detection unit detects a potential at one end of each light emitting element. Also good.

本発明の表示装置において、前記発光素子は、有機発光ダイオードであることを特徴としてもよい。   In the display device of the present invention, the light emitting element may be an organic light emitting diode.

本発明の表示装置において、前記駆動トランジスタは、TFTであることを特徴としてもよい。   In the display device of the present invention, the driving transistor may be a TFT.

本発明の表示装置において、前記TFTは、多結晶Si半導体デバイスであることを特徴としてもよい。   In the display device of the present invention, the TFT may be a polycrystalline Si semiconductor device.

本発明の表示装置において、前記TFTは、微結晶Si半導体デバイスであることを特徴としてもよい。   In the display device of the present invention, the TFT may be a microcrystalline Si semiconductor device.

本発明の表示装置において、前記TFTは、アモルファス半導体デバイスであることを特徴としてもよい。   In the display device of the present invention, the TFT may be an amorphous semiconductor device.

本発明の表示装置において、前記TFTは、酸化物半導体デバイスであることを特徴としてもよい。   In the display device of the present invention, the TFT may be an oxide semiconductor device.

各画素に含まれる駆動トランジスタの特性を高精度かつ高速度で検出することができる表示装置を提供することができる。   It is possible to provide a display device that can detect the characteristics of the drive transistor included in each pixel with high accuracy and high speed.

本発明の実施の形態における表示装置を示す図である。It is a figure which shows the display apparatus in embodiment of this invention. 図1に示した表示装置の構成を説明するための図である。It is a figure for demonstrating the structure of the display apparatus shown in FIG. 図1に示した表示装置の構成を説明するための図である。It is a figure for demonstrating the structure of the display apparatus shown in FIG. 図1に示したデータ線駆動部の構成を説明するための図である。FIG. 2 is a diagram for explaining a configuration of a data line driving unit illustrated in FIG. 1. 駆動トランジスタの特性の検出動作の概要について説明するための図である。It is a figure for demonstrating the outline | summary of the detection operation | movement of the characteristic of a drive transistor. 画素に含まれる駆動トランジスタのヒステリシス特性について説明するための図である。It is a figure for demonstrating the hysteresis characteristic of the drive transistor contained in a pixel. 画素に含まれる駆動トランジスタのヒステリシス特性について説明するための図である。It is a figure for demonstrating the hysteresis characteristic of the drive transistor contained in a pixel. 画素に含まれる駆動トランジスタのヒステリシス特性について説明するための図である。It is a figure for demonstrating the hysteresis characteristic of the drive transistor contained in a pixel. 表示装置全体としての検出動作の際に制御される信号のタイミングチャートについて説明するための図である。It is a figure for demonstrating the timing chart of the signal controlled in the case of the detection operation as the whole display apparatus. 本実施の形態における表示装置の実装についての例を説明するための図である。It is a figure for demonstrating the example about mounting of the display apparatus in this Embodiment. 本実施の形態における表示装置の実装についての例を説明するための図である。It is a figure for demonstrating the example about mounting of the display apparatus in this Embodiment. 本発明の変形例における各画素及び検出部を説明するための図である。It is a figure for demonstrating each pixel and the detection part in the modification of this invention. 変形例における駆動トランジスタの特性の検出動作の概要について説明するための図である。It is a figure for demonstrating the outline | summary of the detection operation | movement of the characteristic of the drive transistor in a modification.

以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。   Embodiments of the present invention will be described below with reference to the drawings. In addition, about drawing, the same code | symbol is attached | subjected to the same or equivalent element, and the overlapping description is abbreviate | omitted.

図1は、本発明の実施の形態に係る表示装置を示す図である。図1に示すように、表示装置100は、表示パネルを有するTFT(Thin Film Transistor)基板200を挟むように固定する上フレーム110及び下フレーム120と、表示する情報を生成する回路素子を備える回路基板140と、その回路基板140において生成されたRGBの情報をTFT基板200に伝えるフレキシブル基板130と、により構成される。   FIG. 1 is a diagram showing a display device according to an embodiment of the present invention. As shown in FIG. 1, a display device 100 is a circuit including an upper frame 110 and a lower frame 120 that are fixed so as to sandwich a TFT (Thin Film Transistor) substrate 200 having a display panel, and circuit elements that generate information to be displayed. The substrate 140 and a flexible substrate 130 that transmits RGB information generated on the circuit substrate 140 to the TFT substrate 200 are configured.

図2及び図3は、図1に示した表示装置の構成を説明するための図である。図2に示すように、表示装置100は、表示用走査部201、表示領域203、検出用走査部208、データ線駆動部211等を有する。なお、図2においては、説明の簡略化のため、DT(v)、Dt(v+1)、及び、Data(h)、Data(h+1)で表したスイッチを、それぞれ検出用走査部208及びデータ線駆動部211の外部に示しているが、実際には検出用走査部208及びデータ線駆動部211の内部に形成される。   2 and 3 are diagrams for explaining the configuration of the display device shown in FIG. As shown in FIG. 2, the display device 100 includes a display scanning unit 201, a display area 203, a detection scanning unit 208, a data line driving unit 211, and the like. In FIG. 2, for simplification of description, the switches represented by DT (v), Dt (v + 1), Data (h), and Data (h + 1) are respectively connected to the detection scanning unit 208 and the data line. Although shown outside the driving unit 211, it is actually formed inside the detection scanning unit 208 and the data line driving unit 211.

また、表示用走査部201、検出用走査部208、データ線駆動部211は、各々別々のLSI等で形成してもよいし、1つのLSI等で形成してもよい。また、表示用走査部201、検出用走査部208、データ線駆動部211等は、例えば、TFT基板200上に形成される。   The display scanning unit 201, the detection scanning unit 208, and the data line driving unit 211 may be formed of separate LSIs or the like, or may be formed of a single LSI or the like. The display scanning unit 201, the detection scanning unit 208, the data line driving unit 211, and the like are formed on the TFT substrate 200, for example.

表示用走査部201は、走査線202を介して、表示領域203へ表示用走査信号を出力することにより、表示動作時にデータ信号を書き込む画素204、205、206、207や発光させる画素204、205、206、207を選択する。   The display scanning unit 201 outputs a display scanning signal to the display region 203 via the scanning line 202, whereby the pixels 204, 205, 206, and 207 that write data signals during the display operation and the pixels 204 and 205 that emit light. , 206, 207 are selected.

なお、走査線202は、図2に示すように、マトリクス状に配置された各画素204、205、206、207の行方向に、検出線210及びデータ線209は、マトリクス状に配置された各画素204、205、206、207の列方向に、配置される。   As shown in FIG. 2, the scanning lines 202 are arranged in the row direction of the pixels 204, 205, 206, and 207 arranged in a matrix, and the detection lines 210 and the data lines 209 are arranged in a matrix. The pixels 204, 205, 206, and 207 are arranged in the column direction.

検出用走査部208は、走査線202を介して、表示領域203へ検査用走査信号を出力することにより、検出動作時にトラップ電圧及びデトラップ電圧を付加する画素204、205、206、207を選択する。   The detection scanning unit 208 selects the pixels 204, 205, 206, and 207 to which the trap voltage and the detrapping voltage are added during the detection operation by outputting an inspection scanning signal to the display region 203 through the scanning line 202. .

ここで、トラップ電圧とは、実際に駆動トランジスタ301の特性を検出する期間であるデトラップ期間において、駆動トランジスタ301のヒステリシスにおける変動を十分に抑制するために、駆動トランジスタ301のゲートに印加する電圧に相当する。また、デトラップ電圧とは、上記デトラップ期間において、駆動トランジスタ301のゲートに印加する電圧に相当する。なお、当該トラップ電圧、デトラップ電圧等については、後に詳述する。   Here, the trap voltage is a voltage applied to the gate of the drive transistor 301 in order to sufficiently suppress fluctuations in the hysteresis of the drive transistor 301 in the detrap period, which is a period during which the characteristics of the drive transistor 301 are actually detected. Equivalent to. The detrapping voltage corresponds to a voltage applied to the gate of the driving transistor 301 in the detrapping period. The trap voltage, detrap voltage, etc. will be described in detail later.

また、上記表示動作とは、各画素204、205、206、207の表示に関する動作をいい、具体的には、各画素204、205、206、207へのデータ信号の書き込み動作や、各画素204、205、206、207の発光についての動作等に相当する。検出動作とは、各画素204、205、206、207に含まれる各駆動トランジスタ301の特性の検出に関する動作をいうが、具体的には後述する。なお、当該検出動作は、例えば、上記表示動作の発光期間と書き込み動作の間に行われてもよいし、または、表示装置100が、例えば、携帯電話等である場合には、携帯電話の折りたたみ時等、画面の表示を行う必要がない時間に行われてもよい。   The display operation refers to an operation related to display of each of the pixels 204, 205, 206, and 207. Specifically, a data signal writing operation to each of the pixels 204, 205, 206, and 207, and each pixel 204 , 205, 206, and 207. The detection operation refers to an operation related to the detection of the characteristics of the drive transistors 301 included in the pixels 204, 205, 206, and 207, and will be specifically described later. The detection operation may be performed, for example, between the light emission period of the display operation and the writing operation, or when the display device 100 is, for example, a mobile phone, the mobile phone is folded. It may be performed at a time when it is not necessary to display the screen.

表示領域203は、マトリクス状に配置された複数の画素204、205、206、207を有する。また、各画素204、205、206、207は、駆動トランジスタ301、有機EL素子302、容量303、セレクトスイッチ304を有する。なお、図2においては、図面の簡略化のため、4の画素204、205、206、207のみを示しているが、必要に応じてその他の数が用いられることはいうまでもない。   The display area 203 includes a plurality of pixels 204, 205, 206, and 207 arranged in a matrix. Each pixel 204, 205, 206, and 207 includes a drive transistor 301, an organic EL element 302, a capacitor 303, and a select switch 304. In FIG. 2, only four pixels 204, 205, 206, and 207 are shown for simplification of the drawing, but it goes without saying that other numbers are used as necessary.

図3(a)に示すように、駆動トランジスタ301は、ソースが、容量303の一端に接続され、ドレインが有機EL素子302のアノードに接続され、ゲートがセレクトスイッチ304のドレインに接続される。   As shown in FIG. 3A, the drive transistor 301 has a source connected to one end of a capacitor 303, a drain connected to the anode of the organic EL element 302, and a gate connected to the drain of the select switch 304.

有機EL素子302は、アノードが上述のように接続され、カソードは、接地される。   The organic EL element 302 has the anode connected as described above and the cathode grounded.

セレクトスイッチ304は、ゲートが走査線202に接続され、ソースがデータ線209に接続され、ドレインが、容量303の他端に接続される。   The select switch 304 has a gate connected to the scanning line 202, a source connected to the data line 209, and a drain connected to the other end of the capacitor 303.

容量303は、一端が駆動トランジスタ301のソースに接続され、他端が駆動トランジスタ301のゲート及びセレクトスイッチ304のドレインに接続される。   The capacitor 303 has one end connected to the source of the drive transistor 301 and the other end connected to the gate of the drive transistor 301 and the drain of the select switch 304.

電流源213は、駆動トランジスタ301のソースにスイッチ214を介して、接続され、検出期間に各検出線210に定電流Iを出力する。また、電圧源215は、スイッチ216を介して、駆動トランジスタ301のソースに接続され、表示動作時に駆動トランジスタ301を駆動する電源Voledを供給する。また、スイッチ214は、駆動トランジスタ301の特性を検出する検出動作時にオンし、スイッチ216は、表示装置100の表示動作時にオンする。   The current source 213 is connected to the source of the drive transistor 301 via the switch 214, and outputs a constant current I to each detection line 210 during the detection period. The voltage source 215 is connected to the source of the driving transistor 301 via the switch 216, and supplies a power supply Voled that drives the driving transistor 301 during display operation. Further, the switch 214 is turned on during the detection operation for detecting the characteristics of the drive transistor 301, and the switch 216 is turned on during the display operation of the display device 100.

また、表示動作時には、表示用走査部201からの信号に応じてセレクトスイッチ304がオンし、容量303に、後述するデータ線駆動部211からのデータ信号に対応した信号が書き込まれる。そして、駆動トランジスタ301が、当該書き込まれた信号に応じて有機EL素子302を発光させることにより、表示領域203は、画像を表示する。なお、当該表示装置100の表示動作は周知であるため、詳細な説明については省略する。   In the display operation, the select switch 304 is turned on in response to a signal from the display scanning unit 201, and a signal corresponding to a data signal from the data line driving unit 211 described later is written in the capacitor 303. Then, the drive transistor 301 causes the organic EL element 302 to emit light according to the written signal, so that the display region 203 displays an image. Since the display operation of the display device 100 is well known, detailed description thereof is omitted.

データ線駆動部211は、図4に示すようにデータ信号駆動部401、検出信号駆動部402、補正部403を有する。データ信号駆動部401は、表示装置100の表示動作時に、データ線209を介して、表示する画素204、205、206、207の階調値に対応するデータ信号を各画素204、205、206、207に出力する。   As shown in FIG. 4, the data line driving unit 211 includes a data signal driving unit 401, a detection signal driving unit 402, and a correction unit 403. During the display operation of the display device 100, the data signal driving unit 401 transmits a data signal corresponding to the gradation values of the pixels 204, 205, 206, and 207 to be displayed via the data line 209 to each of the pixels 204, 205, 206, It outputs to 207.

検出信号駆動部402は、当該表示装置100の検出動作時に、データ線209を介してトラップ電圧及びデトラップ電圧を各画素204、205、206、207の駆動トランジスタ301のゲートに出力する。   The detection signal driver 402 outputs a trap voltage and a detrap voltage to the gate of the drive transistor 301 of each pixel 204, 205, 206, 207 via the data line 209 during the detection operation of the display device 100.

補正部403は、検出部212からの各駆動トランジスタ301のソース電圧、及び、検出期間における検出信号駆動部402からの対応する各駆動トランジスタ301のゲートに与えられるデトラップ電圧から、各駆動トランジスタ301の閾値電圧Vthを求める。   The correction unit 403 uses the source voltage of each driving transistor 301 from the detection unit 212 and the detrapping voltage applied to the gate of each corresponding driving transistor 301 from the detection signal driving unit 402 in the detection period. A threshold voltage Vth is obtained.

具体的には、後述するデトラップ期間に、セレクトスイッチ304がオンすると、データ線209から駆動トランジスタ301のゲート端子にゲート電圧(Vg)が与えられる。検出部212は、当該状態において、駆動トランジスタ301のソース端子の電圧を検出する。   Specifically, when the select switch 304 is turned on during a detrap period to be described later, a gate voltage (Vg) is applied from the data line 209 to the gate terminal of the drive transistor 301. In this state, the detection unit 212 detects the voltage at the source terminal of the drive transistor 301.

ここで、データ線209に与える電圧Vgから駆動トランジスタ301の閾値電圧Vthの絶対値を引いた値であるオーバードライブ電圧より、駆動トランジスタ301のソース・ドレイン間電圧Vdsが充分に大きい条件では、駆動トランジスタ301は、飽和領域を保つ。したがって、検出電圧(ソース電圧)とデータ線209に与える電圧(ゲート電圧Vg)から、電流源213から定電流Iを駆動トランジスタ301に流した時の駆動トランジスタ301のゲート・ソース間電圧Vgsを検出することができる。このゲート・ソース間電圧Vgsは、駆動トランジスタ301の持つ閾値電圧Vthのバラツキに対応する。よって、当該ゲート・ソース間電圧Vgsから、駆動トランジスタ301の持つ閾値電圧Vthを求めることができる。   Here, driving is performed under the condition that the source-drain voltage Vds of the driving transistor 301 is sufficiently larger than the overdrive voltage that is a value obtained by subtracting the absolute value of the threshold voltage Vth of the driving transistor 301 from the voltage Vg applied to the data line 209. The transistor 301 maintains a saturation region. Therefore, the gate-source voltage Vgs of the drive transistor 301 when the constant current I is supplied from the current source 213 to the drive transistor 301 is detected from the detection voltage (source voltage) and the voltage (gate voltage Vg) applied to the data line 209. can do. This gate-source voltage Vgs corresponds to the variation of the threshold voltage Vth of the drive transistor 301. Therefore, the threshold voltage Vth of the driving transistor 301 can be obtained from the gate-source voltage Vgs.

例えば、図3(b)に示したように、各画素204、205、206、207に含まれる駆動トランジスタ301のトランジスタ特性は、TFT特性1乃至3のいずれかとなる。そして、当該TFT特性1乃至3のそれぞれに対応するゲート・ソース間電圧Vgs1乃至Vgs3を検出することにより、各駆動トランジスタ301の閾値電圧Vthを求めることができる。なお、図3の例においては、当該ゲート電圧Vgがデトラップ電圧に相当するが、詳細には後述する。   For example, as illustrated in FIG. 3B, the transistor characteristics of the drive transistor 301 included in each of the pixels 204, 205, 206, and 207 are any of TFT characteristics 1 to 3. The threshold voltage Vth of each driving transistor 301 can be obtained by detecting the gate-source voltages Vgs1 to Vgs3 corresponding to the TFT characteristics 1 to 3, respectively. In the example of FIG. 3, the gate voltage Vg corresponds to a detrapping voltage, which will be described in detail later.

上記のように、補正部403は、検出部212からの各駆動トランジスタ301のソース電圧、及び、検出信号駆動部402から対応する各駆動トランジスタ301のゲートに与えられるゲート電圧Vgに基づいて、各駆動トランジスタ301の閾値電圧を求める。そして、当該各駆動トランジスタ301の閾値電圧Vthのバラツキに基づき、各画素204、205、206、207の輝度のバラツキが少なくなるようにデータ信号を補正する補正信号を算出し、データ信号駆動部401に出力する。   As described above, the correction unit 403 is based on the source voltage of each driving transistor 301 from the detection unit 212 and the gate voltage Vg applied from the detection signal driving unit 402 to the corresponding gate of each driving transistor 301. The threshold voltage of the driving transistor 301 is obtained. Then, based on the variation in the threshold voltage Vth of each driving transistor 301, a correction signal for correcting the data signal so as to reduce the variation in luminance of each pixel 204, 205, 206, 207 is calculated, and the data signal driving unit 401 Output to.

なお、データ信号駆動部401は、当該補正信号に基づき、データ信号を各画素204、205、206、207に出力することはいうまでもない。また、具体的な補正信号の算出等については、例えば、上記特許文献1及び2等に記載された方法等を用いればよい。   Needless to say, the data signal driver 401 outputs a data signal to each of the pixels 204, 205, 206, and 207 based on the correction signal. For specific calculation of the correction signal and the like, for example, the methods described in Patent Documents 1 and 2 may be used.

検出部212は、検出線210を介して、各駆動トランジスタ301のソースに接続され、検出期間に、電流源213からの定電流を駆動トランジスタ301に流した際の駆動トランジスタ301のソース電圧を検出する。   The detection unit 212 is connected to the source of each drive transistor 301 via the detection line 210, and detects the source voltage of the drive transistor 301 when a constant current from the current source 213 is supplied to the drive transistor 301 during the detection period. To do.

具体的には、検出部212は、図3(a)に示すように、例えば、バッファ回路305、ローパスフィルタ306、A/D変換器307を有する。   Specifically, the detection unit 212 includes, for example, a buffer circuit 305, a low-pass filter 306, and an A / D converter 307 as illustrated in FIG.

バッファ回路305は、電流源213とローパスフィルタ306との間に配置される。具体的には、例えば、バッファ回路305はOPアンプから形成される。そして、OPアンプの非反転入力端子は、駆動トランジスタ301のソースに接続され、OPアンプの反転入力端子はOPアンプの出力端子に接続される。   The buffer circuit 305 is disposed between the current source 213 and the low pass filter 306. Specifically, for example, the buffer circuit 305 is formed from an OP amplifier. The non-inverting input terminal of the OP amplifier is connected to the source of the driving transistor 301, and the inverting input terminal of the OP amplifier is connected to the output terminal of the OP amplifier.

ローパスフィルタ306は、入力側がバッファ回路305の出力端子に接続され、出力側は、A/D変換器307に接続される。   The low-pass filter 306 has an input side connected to the output terminal of the buffer circuit 305 and an output side connected to the A / D converter 307.

A/D変換器307は、駆動トランジスタ301のソース電圧をデジタルデータに変換し、当該データを補正部403に出力する。   The A / D converter 307 converts the source voltage of the driving transistor 301 into digital data and outputs the data to the correction unit 403.

次に、図5を用いて、各画素204、205、206、207の閾値電圧Vthの検出についての動作の概要について説明する。   Next, an outline of an operation for detecting the threshold voltage Vth of each of the pixels 204, 205, 206, and 207 will be described with reference to FIG.

まず、待機期間においては、駆動トランジスタ301はオフである。1つの画素の検出期間中、後述するようにその他の全ての画素がオフされる。   First, in the standby period, the drive transistor 301 is off. During the detection period of one pixel, all other pixels are turned off as described later.

次のトラップ期間においては、駆動トランジスタ301のゲートにトラップ電圧が入力される。なお、図5においては、当該トラップ電圧は、ΔVpに相当し、トラップ期間はΔTpに対応する。   In the next trap period, a trap voltage is input to the gate of the drive transistor 301. In FIG. 5, the trap voltage corresponds to ΔVp, and the trap period corresponds to ΔTp.

次のデトラップ期間においては、駆動トランジスタ301のゲートにデトラップ電圧が入力され、このとき、検出部212は、駆動トランジスタ301のソース電圧を検出する。なお、図5においては、当該デトラップ電圧は、ΔVdに相当する。   In the next detrapping period, a detrapping voltage is input to the gate of the driving transistor 301. At this time, the detection unit 212 detects the source voltage of the driving transistor 301. In FIG. 5, the detrapping voltage corresponds to ΔVd.

上記のように、トラップ期間にはトラップ電圧を印加し、デトラップ期間における各駆動トランジスタ301のヒステリシスによる変動を抑制する。この点につき、下記により具体的に説明する。   As described above, a trap voltage is applied during the trap period, and fluctuation due to hysteresis of each drive transistor 301 during the de-trap period is suppressed. This point will be described in detail below.

図6、図7、及び図8は、画素204、205、206、207内の各駆動トランジスタ301のヒステリシス特性について説明するための図である。   6, 7, and 8 are diagrams for explaining the hysteresis characteristics of the drive transistors 301 in the pixels 204, 205, 206, and 207.

駆動トランジスタ301のゲート電圧とドレイン電流の関係が図6に示すようなヒステリシス特性を有する場合がある。なお、図6において、縦軸は、駆動トランジスタ301のドレイン電流を表し、横軸は、駆動トランジスタ301のゲート・ソース間電圧を表す。   The relationship between the gate voltage and the drain current of the driving transistor 301 may have hysteresis characteristics as shown in FIG. In FIG. 6, the vertical axis represents the drain current of the driving transistor 301, and the horizontal axis represents the gate-source voltage of the driving transistor 301.

このヒステリシス特性は、図7に示すような駆動トランジスタ301のゲート酸化膜にトラップされるキャリア(主に正電荷)の数によって生じる。   This hysteresis characteristic is caused by the number of carriers (mainly positive charges) trapped in the gate oxide film of the drive transistor 301 as shown in FIG.

具体的には、駆動トランジスタ301のゲート酸化膜には、図7(a)に示すように、ゲートにキャリアをトラップする状態と、一方、図7(b)に示すような、ゲートにキャリアをデトラップする状態がある。そして、ゲートにキャリアがトラップされた状態では駆動トランジスタ301の閾値電圧がエンハンスされ、デトラップされた状態ではディプリートされる。また、ゲートにキャリアをトラップする時間に比べて、デトラップする時間の方が充分に大きい。   Specifically, the gate oxide film of the driving transistor 301 has a state where carriers are trapped in the gate as shown in FIG. 7A, while carriers are trapped in the gate as shown in FIG. There is a state to detrap. The threshold voltage of the driving transistor 301 is enhanced when carriers are trapped at the gate, and is depleted when the trapped carriers are detrapped. In addition, the time for detrapping is sufficiently longer than the time for trapping carriers at the gate.

また、図8(a)に示すように、所定の電位差を所定期間駆動トランジスタ301のゲート・ソース間に印加する場合、当該電位差ΔVgが大きい程、また当該期間tonが長い程、図8(b)に示すように、当該電位差印加後の駆動トランジスタ301の特性は時間を経ても変化しにくい。   As shown in FIG. 8A, when a predetermined potential difference is applied between the gate and source of the driving transistor 301 for a predetermined period, the larger the potential difference ΔVg and the longer the period ton, ), The characteristics of the drive transistor 301 after application of the potential difference hardly change over time.

具体的には、例えば、図8(a)に示すように、図8(c)に示した場合と比べて、長い時間、大きな電位差を与える場合、図8(b)に示すように、当該電位差印加後の駆動トランジスタ301のゲート電圧・ドレイン電流の関係は、図8(d)に示した場合に比べ、時間が経過しても変化が少ない。いいかえれば、図8(a)に示した場合は、時間が経過しても、図8(b)のBで示した状態に近い特性C1を保つのに対し、図8(d)に示した場合は、図8(d)に示した特性C2のように、図8(b)に示した場合と比べ速く図8(d)のAで示した特性に近づく。   Specifically, for example, as shown in FIG. 8 (a), when a large potential difference is given for a long time compared to the case shown in FIG. 8 (c), as shown in FIG. The relationship between the gate voltage and the drain current of the driving transistor 301 after the potential difference is applied is less changed over time than in the case shown in FIG. In other words, in the case shown in FIG. 8 (a), the characteristic C1 close to the state shown in B of FIG. 8 (b) is maintained even when time elapses, whereas that shown in FIG. 8 (d). In this case, the characteristic C2 shown in FIG. 8D approaches the characteristic indicated by A in FIG. 8D faster than the case shown in FIG. 8B.

なお、図6に示した場合において、駆動トランジスタ301にゲートに印加される電位差の大きさ及び時間に応じて、駆動トランジスタ301のドレイン電流と経過時間についての特性は、図6に示したAからBの状態までばらつくものとして説明した。また、図6及び図8に示した特性A及びBは、それぞれ対応し、特性CはC1またはC2に対応する。   In the case shown in FIG. 6, the characteristics of the drain current and elapsed time of the driving transistor 301 from A shown in FIG. 6 according to the magnitude and time of the potential difference applied to the gate of the driving transistor 301. It was explained that it varied to the state of B. Also, the characteristics A and B shown in FIGS. 6 and 8 correspond to each other, and the characteristic C corresponds to C1 or C2.

したがって、上記のようにΔVg及び当該ΔVgを与える期間を適切に調整することにより、図6及び図8に示した駆動トランジスタ301の特性Bから特性Aに回復する時定数を大きくし、実際に検出動作を行うデトラップ期間に各駆動トランジスタ301の特性を特性Bに近い特性に揃えてから、検出することができる。   Therefore, by appropriately adjusting ΔVg and the period during which ΔVg is applied as described above, the time constant for recovering from the characteristic B of the driving transistor 301 shown in FIGS. 6 and 8 to the characteristic A is increased and actually detected. Detection can be performed after the characteristics of the drive transistors 301 are made to be close to the characteristics B in the detrap period during which the operation is performed.

つまり、トラップ電圧及びトラップ期間とはそれぞれ、上記のようにΔVgの印加後のデトラップ期間に、駆動トランジスタ301の特性変動を十分に抑制することができるΔVg及びΔVgを与える期間tonに相当する。また、デトラップ期間とは、当該トラップ電圧を印加するトラップ期間の後、実際に検出動作を行う期間に相当する。言い換えれば、トラップ電圧とは、駆動トランジスタ301の特性変動を、デトラップ期間において十分に抑制するために、駆動トランジスタ301のゲート・ソース間に印加する電圧であって、駆動トランジスタ301のゲートに印加する電圧に相当する。つまり、図8の例を用いて説明すれば、図8(b)において特性Bに近接した特性(例えば図8(b)のC1)を有するように、トラップ期間に駆動トランジスタ301のゲートに印加する電圧に相当する。   That is, the trap voltage and the trap period correspond to a period ton that gives ΔVg and ΔVg, respectively, that can sufficiently suppress the characteristic variation of the drive transistor 301 in the detrap period after the application of ΔVg as described above. The detrapping period corresponds to a period during which a detection operation is actually performed after the trap period in which the trap voltage is applied. In other words, the trap voltage is a voltage applied between the gate and the source of the drive transistor 301 in order to sufficiently suppress the characteristic variation of the drive transistor 301 in the detrap period, and is applied to the gate of the drive transistor 301. Corresponds to voltage. In other words, if described with reference to the example of FIG. 8, the voltage is applied to the gate of the driving transistor 301 in the trap period so as to have a characteristic (for example, C1 in FIG. 8B) close to the characteristic B in FIG. Corresponds to the voltage to be applied.

具体的には、ΔVpは0.5V以上、10V以下の値が望ましいが、特に表示装置100に実装される電圧発生回路の負担を最小限に留めつつ最大限の効果を得るためには、1V以上5V以下であることがより望ましく、最適値は3V前後である。また、トラップ期間ΔTpは、0.1μ秒以上の値が望ましいが、特に多画素化に伴う高速駆動に支障なく最大限の効果を得るためには、1μ秒以上1m秒以下であることがより望ましく、最適値は10μ秒前後である。このように、トラップ期間tonよりデトラップ期間を長い状態とすることで、検出動作をより安定に行うことができる。   Specifically, ΔVp is preferably a value of 0.5 V or more and 10 V or less. In particular, in order to obtain the maximum effect while minimizing the burden on the voltage generation circuit mounted on the display device 100, 1V More preferably, the voltage is 5 V or less, and the optimum value is around 3 V. The trap period ΔTp is preferably 0.1 μs or more. In particular, in order to obtain the maximum effect without hindrance to high-speed driving associated with the increase in the number of pixels, the trap period ΔTp is more preferably 1 μs to 1 ms. Desirably, the optimum value is around 10 microseconds. Thus, the detection operation can be performed more stably by setting the detrap period longer than the trap period ton.

次に、図9を用いて、本実施の形態における表示装置100全体としての検出動作の際に制御される信号のタイミングチャートについて説明する。なお、図2及び図3に示したように、本実施の形態においては、セレクトスイッチ304は、nMOSであることからゲート電圧が高電圧の時にオンし、駆動トランジスタ301はpMOSであることから、ゲート電圧が低電圧の時にオンすることはいうまでもない。   Next, a timing chart of signals controlled in the detection operation of the display device 100 as a whole in this embodiment will be described with reference to FIG. 2 and 3, in this embodiment, since the select switch 304 is an nMOS, it is turned on when the gate voltage is high, and the drive transistor 301 is a pMOS. Needless to say, it is turned on when the gate voltage is low.

時刻T0においては、DT(v)、Dt(v+1)をオンし、Data(h)及びData(h+1)をハイ電圧とする。これにより、各画素204乃至207に含まれるセレクトスイッチ304がオンするとともに、駆動トランジスタ301のゲート電圧を、ハイ電圧とする。これにより、全ての画素204乃至207の駆動トランジスタ301は、オフする。   At time T0, DT (v) and Dt (v + 1) are turned on, and Data (h) and Data (h + 1) are set to a high voltage. As a result, the select switch 304 included in each of the pixels 204 to 207 is turned on, and the gate voltage of the drive transistor 301 is set to a high voltage. As a result, the drive transistors 301 of all the pixels 204 to 207 are turned off.

時刻T1においては、DT(v)をオンの状態に保ち、Dt(v+1)をオフする。また、Data(h)を上記トラップ電圧とする。これにより、画素204の駆動トランジスタ301のゲート端子にトラップ電圧を印加する。なお、図9においては、当該時刻T1から次の時刻T2までの期間がトラップ期間に相当する。また、ΔVpがトラップ電圧に相当する。   At time T1, DT (v) is kept on and Dt (v + 1) is turned off. Data (h) is the trap voltage. Thereby, a trap voltage is applied to the gate terminal of the driving transistor 301 of the pixel 204. In FIG. 9, a period from the time T1 to the next time T2 corresponds to a trap period. ΔVp corresponds to the trap voltage.

時刻T2においては、Data(h)を上記デトラップ電圧とする。よって、画素204の駆動トランジスタ301のゲート端子にデトラップ電圧が印加される。このとき、上述のように、画素204の駆動トランジスタ301のソースの電圧を検出する。なお、図9においては、当該時刻T2から次の時刻T3までの期間がデトラップ期間となる。また、ΔVdがデトラップ電圧に相当する。   At time T2, Data (h) is set as the detrapping voltage. Therefore, a detrapping voltage is applied to the gate terminal of the driving transistor 301 of the pixel 204. At this time, as described above, the source voltage of the driving transistor 301 of the pixel 204 is detected. In FIG. 9, the period from the time T2 to the next time T3 is a detrapping period. ΔVd corresponds to the detrapping voltage.

その他の画素205乃至207についても、上記と同様にトラップ期間及びデトラップ期間を設ける。具体的には、時刻T3においては、DT(v)をオンの状態に保ち、Dt(v+1)をオンする。また、Data(h)をハイ電圧とし、及びData(h+1)をハイ電圧の状態に保つ。これにより、時刻T1と同様に、全ての画素204乃至207の駆動トランジスタ301は、オフする。   For the other pixels 205 to 207, a trapping period and a detrapping period are provided in the same manner as described above. Specifically, at time T3, DT (v) is kept on and Dt (v + 1) is turned on. Further, Data (h) is set to a high voltage, and Data (h + 1) is maintained at a high voltage state. As a result, similarly to the time T1, the driving transistors 301 of all the pixels 204 to 207 are turned off.

時刻T4においては、DT(v)をオフし、Dt(v+1)などDT(V)以外のスイッチをオンの状態に保つ。また、Data(h)をトラップ電圧とする。Data(h)以外のデータ線はハイ電圧のままとする。これにより、画素205の駆動トランジスタ301のゲート端子にトラップ電圧を印加する。なお、当該時刻T4から次の時刻T5までの期間がトラップ期間に相当する。   At time T4, DT (v) is turned off, and switches other than DT (V) such as Dt (v + 1) are kept on. Data (h) is a trap voltage. Data lines other than Data (h) remain at a high voltage. Thereby, a trap voltage is applied to the gate terminal of the driving transistor 301 of the pixel 205. Note that the period from the time T4 to the next time T5 corresponds to the trap period.

時刻T5においては、Data(h)を、デトラップ電圧とする。このとき、画素Bの駆動トランジスタ301のソースの電圧を検出する。なお、当該時刻T5から次の時刻T6までの期間がデトラップ期間となる。   At time T5, Data (h) is set as a detrapping voltage. At this time, the voltage of the source of the driving transistor 301 of the pixel B is detected. A period from the time T5 to the next time T6 is a detrap period.

時刻T6においては、DT(v)をオンし、Dt(v+1)をオン状態に保つ。また、Data(h)をハイ電圧とし、及びData(h+1)をハイ電圧の状態に保つ。これにより、時刻T1と同様に、全ての画素の駆動トランジスタ301はオフする。   At time T6, DT (v) is turned on and Dt (v + 1) is kept on. Further, Data (h) is set to a high voltage, and Data (h + 1) is maintained at a high voltage state. Thereby, like the time T1, the driving transistors 301 of all the pixels are turned off.

時刻T7においては、DT(v)などDT(V+1)以外のスイッチをオン状態に保ち、Dt(v+1)をオフする。また、Data(h+1)を上記トラップ電圧とする。Data(h+1)以外のデータ線はハイ電圧のままとする。これにより、画素206の駆動トランジスタ301のゲート端子にトラップ電圧を印加する。なお、当該時刻T7から次の時刻T8までの期間がトラップ期間に相当する。   At time T7, switches other than DT (V + 1) such as DT (v) are kept on, and Dt (v + 1) is turned off. Data (h + 1) is the trap voltage. Data lines other than Data (h + 1) remain at a high voltage. Thereby, a trap voltage is applied to the gate terminal of the driving transistor 301 of the pixel 206. Note that a period from the time T7 to the next time T8 corresponds to a trap period.

時刻T8においては、Data(h+1)を、上記デトラップ電圧とする。このとき、画素206の駆動トランジスタ301のソースの電圧を検出する。なお、当該時刻T8から次の時刻T9までの期間がデトラップ期間となる。   At time T8, Data (h + 1) is set as the detrapping voltage. At this time, the voltage of the source of the driving transistor 301 of the pixel 206 is detected. A period from the time T8 to the next time T9 is a detrap period.

時刻T9においては、DT(v)をオンの状態に保ち、Dt(v+1)をオンする。また、Data(h)をハイ電圧に保ち、及びData(h+1)をハイ電圧とする。これにより、時刻T1と同様に、全ての画素の駆動トランジスタ301はオフする。   At time T9, DT (v) is kept on and Dt (v + 1) is turned on. Further, Data (h) is kept at a high voltage, and Data (h + 1) is made a high voltage. Thereby, like the time T1, the driving transistors 301 of all the pixels are turned off.

時刻T10においては、DT(v)をオフし、Dt(v+1)をオン状態に保つ。また、Data(h+1)を上記トラップ電圧とする。これにより、画素207の駆動トランジスタ301のゲート端子にトラップ電圧を印加する。なお、当該時刻T10から次の時刻T11までの期間がトラップ期間に相当する。   At time T10, DT (v) is turned off and Dt (v + 1) is kept on. Data (h + 1) is the trap voltage. Thereby, a trap voltage is applied to the gate terminal of the drive transistor 301 of the pixel 207. Note that a period from the time T10 to the next time T11 corresponds to a trap period.

時刻T11においては、Data(h+1)を、上記デトラップ電圧とする。このとき、画素207の駆動トランジスタ301のソースの電圧が検出される。なお、当該時刻T11から次の時刻T12までの期間がデトラップ期間となる。   At time T11, Data (h + 1) is set as the detrapping voltage. At this time, the voltage of the source of the driving transistor 301 of the pixel 207 is detected. A period from the time T11 to the next time T12 is a detrap period.

時刻T12においては、DT(v)をオンし、Dt(v+1)をオン状態に保つ。また、Data(h)をハイ電圧の状態に保ち、Data(h+1)をハイ電圧とする。これにより、全て画素204乃至207の駆動トランジスタ301はオフする。   At time T12, DT (v) is turned on and Dt (v + 1) is kept on. Further, Data (h) is kept at a high voltage state, and Data (h + 1) is set to a high voltage. As a result, the driving transistors 301 of all the pixels 204 to 207 are turned off.

上記のように、図2に示した画素204、205、206、207の順に、順次、各画素204、205、206、207に含まれる駆動トランジスタ301のソース電圧を検出する。なお、図2及び9については、図面の簡略化のため、表示領域203が4の画素のみを有する場合について説明したが、その他の数の画素を有する場合にも同様に、順次各画素に含まれる駆動トランジスタのソース電圧を検出することはいうまでもない。   As described above, the source voltage of the drive transistor 301 included in each of the pixels 204, 205, 206, and 207 is sequentially detected in the order of the pixels 204, 205, 206, and 207 illustrated in FIG. 2 and 9, for the sake of simplification of the drawings, the case where the display area 203 has only four pixels has been described. Similarly, when the display region 203 has other numbers of pixels, the pixels are sequentially included in each pixel. Needless to say, the source voltage of the driving transistor is detected.

なお、本実施の形態における表示装置100は、例えば、図10または図11に示すような、携帯電話150やPDA160等の携帯端末やテレビ170、ビデオカメラ180等に実装される。その他、本実施形態における表示装置100は、パソコン用ディスプレイ、公告表示用ディスプレイ等の各種の情報表示用の表示装置として採用できる。また、デジタルスチルカメラ、カーナビゲーションシステム、カーオーディオ、ゲーム機器、携帯情報端末など、各種の電子機器の表示部として利用することも可能である。   Note that the display device 100 according to the present embodiment is mounted on, for example, a mobile terminal such as a mobile phone 150 or a PDA 160, a television 170, a video camera 180, or the like as shown in FIG. In addition, the display device 100 according to the present embodiment can be employed as a display device for displaying various information such as a personal computer display and a notification display. Further, it can be used as a display unit of various electronic devices such as a digital still camera, a car navigation system, a car audio, a game device, and a portable information terminal.

また、以上の説明においては発光素子として有機EL素子302を用いることとしたが、これに限らず、本実施の形態に係る表示装置100は、例えば無機EL素子やFED(Field-Emission Device)など、各種の発光素子を用いた表示装置100であってもよい。また、駆動トランジスタ301は、例えば多結晶Si半導体デバイス、微結晶Si半導体デバイス、アモルファス半導体デバイス、または、酸化物半導体デバイスにより形成される。   In the above description, the organic EL element 302 is used as the light emitting element. However, the present invention is not limited to this, and the display device 100 according to the present embodiment includes, for example, an inorganic EL element, an FED (Field-Emission Device), and the like. The display device 100 using various light emitting elements may be used. The drive transistor 301 is formed of, for example, a polycrystalline Si semiconductor device, a microcrystalline Si semiconductor device, an amorphous semiconductor device, or an oxide semiconductor device.

上記のように構成することで、本実施の形態に係る表示装置100によれば、各画素に含まれる駆動トランジスタのヒステリシスによる影響を抑制しつつ、各駆動トランジスタの特性を検出することができる。よって、従来技術に比べ、高精度かつ高速度で各駆動トランジスタの特性を検出することができる。また、当該検出結果に応じてデータ信号を補正することで、従来技術に比べ、高画質化を図ることができる。   With the configuration described above, according to display device 100 according to the present embodiment, it is possible to detect the characteristics of each driving transistor while suppressing the influence of hysteresis of the driving transistor included in each pixel. Therefore, it is possible to detect the characteristics of each driving transistor with higher accuracy and higher speed than in the prior art. In addition, by correcting the data signal according to the detection result, it is possible to improve the image quality as compared with the prior art.

なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えてもよい。   In addition, this invention is not limited to the said embodiment, A various deformation | transformation is possible. For example, a configuration that is substantially the same as the configuration described in the above embodiment, a configuration that exhibits the same effects, or a configuration that can achieve the same object may be used.

[変形例]
図12及び13は、本発明の変形例を説明するための図である。本変形例では、上記実施の形態と比較して、主に、検出部212の配置が異なる。その他の点は、上記実施の形態と同様であり、同様である点については説明を省略する。
[Modification]
12 and 13 are diagrams for explaining a modification of the present invention. In this modification, the arrangement of the detection unit 212 is mainly different from that in the above embodiment. Other points are the same as those in the above embodiment, and the description of the same points is omitted.

図12及び13に示すように、有機EL素子302のカソードには抵抗217の一端が接続され、当該抵抗217の他端は接地される。   As shown in FIGS. 12 and 13, one end of a resistor 217 is connected to the cathode of the organic EL element 302, and the other end of the resistor 217 is grounded.

また、検出部212は、当該有機EL素子302の抵抗217の接続部分に接続される。つまり、本変形例においては、検出部212は、当該抵抗217の抵抗値Rと当該抵抗217を流れる電流値Id(例えば図3(b)のId1乃至Id3)との積を検出する。そして、補正部403は、当該積に基づいて、各駆動トランジスタ301の閾値電圧を求める。つまり、本変形例においては、電流源213及びそのスイッチ214は、不要である。なお、その他の構成及び動作については、上記実施の形態と同様であるので、説明を省略する。また、ここでは当該有機EL素子302のカソード側において検出部を設けた例を述べたが、当該有機EL素子の電極構成によってはアノード側となる場合もある。   The detection unit 212 is connected to a connection portion of the resistor 217 of the organic EL element 302. That is, in this modification, the detection unit 212 detects the product of the resistance value R of the resistor 217 and the current value Id flowing through the resistor 217 (for example, Id1 to Id3 in FIG. 3B). Then, the correction unit 403 obtains the threshold voltage of each driving transistor 301 based on the product. That is, in the present modification, the current source 213 and its switch 214 are unnecessary. Since other configurations and operations are the same as those in the above embodiment, the description thereof is omitted. In addition, here, an example in which the detection unit is provided on the cathode side of the organic EL element 302 has been described. However, depending on the electrode configuration of the organic EL element, the detection unit may be on the anode side.

上記のように構成することで、上記実施の形態と同様、本変形例による表示装置100によれば、各画素に含まれる駆動トランジスタのヒステリシスによる影響を抑制しつつ、各駆動トランジスタの特性を検出することができる。よって、従来技術に比べ、高精度かつ高速度で各駆動トランジスタの特性を検出することができる。また、当該検出結果に応じてデータ信号を補正することで、従来技術に比べ、高画質化を図ることができる。   With the configuration described above, as in the above embodiment, the display device 100 according to the present modification detects the characteristics of each drive transistor while suppressing the influence of hysteresis of the drive transistor included in each pixel. can do. Therefore, it is possible to detect the characteristics of each driving transistor with higher accuracy and higher speed than in the prior art. In addition, by correcting the data signal according to the detection result, it is possible to improve the image quality as compared with the prior art.

なお、本発明は、上記実施の形態及び変形例に限定されるものではなく、種々の変形が可能である。例えば、上記変形例で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えてもよい。   In addition, this invention is not limited to the said embodiment and modification, A various deformation | transformation is possible. For example, the configuration may be replaced with a configuration that is substantially the same as the configuration described in the above modification, a configuration that exhibits the same effects, or a configuration that can achieve the same purpose.

100 表示装置、110 上フレーム、120 下フレーム、130 フレキシブル基板、140 回路基板、200 TFT基板、201 表示用走査部、202 走査線、203 表示領域、204、205、206、207 画素、208 検出用走査部、209 データ線、210 検出線、211 データ線駆動部、212 検出部、213 電流源、214 スイッチ、215 電圧源、301 駆動トランジスタ、302 有機EL素子、303 容量、304 セレクトスイッチ、401 データ信号駆動部、402 検出信号駆動部、403 補正部。   100 display device, 110 upper frame, 120 lower frame, 130 flexible substrate, 140 circuit substrate, 200 TFT substrate, 201 display scanning unit, 202 scanning line, 203 display region, 204, 205, 206, 207 pixels, 208 for detection Scanning unit, 209 data line, 210 detection line, 211 data line drive unit, 212 detection unit, 213 current source, 214 switch, 215 voltage source, 301 drive transistor, 302 organic EL element, 303 capacitance, 304 select switch, 401 data Signal drive unit, 402 detection signal drive unit, 403 correction unit.

Claims (11)

発光素子と、階調値に応じた電流を前記発光素子に供給する駆動トランジスタと、をそれぞれ有する複数の画素と、前記各駆動トランジスタの特性を検出する検出手段と、前記各発光素子の発光後に、前記各駆動トランジスタのゲート・ソース間に第1の電圧信号を供給する手段と、前記第1の電圧信号が供給された後、前記各駆動トランジスタのゲート・ソース間に、前記第1の電圧信号とは異なる第2の電圧信号を供給する手段とを有し、前記検出手段は、前記第2の電圧信号を供給する期間に、前記各駆動トランジスタの特性を検出し、
前記第1の電圧信号は、前記第2の電圧信号に比べ、前記駆動トランジスタのソース・ドレイン間により多くの電流を供給可能な電圧を有する電圧信号であることを特徴とする表示装置。
A plurality of pixels each having a light emitting element and a driving transistor for supplying a current corresponding to a gradation value to the light emitting element; a detecting means for detecting a characteristic of each driving transistor; and after light emission of each light emitting element , Means for supplying a first voltage signal between the gate and source of each driving transistor, and the first voltage between the gate and source of each driving transistor after the first voltage signal is supplied. Means for supplying a second voltage signal different from the signal, and the detecting means detects the characteristics of the respective drive transistors during the period of supplying the second voltage signal,
The display device, wherein the first voltage signal is a voltage signal having a voltage capable of supplying more current between the source and the drain of the driving transistor than the second voltage signal.
前記第2の電圧信号を供給する期間は、前記第1の電圧信号を供給する期間よりも長いことを特徴とする請求項1記載の表示装置。   The display device according to claim 1, wherein a period during which the second voltage signal is supplied is longer than a period during which the first voltage signal is supplied. 前記表示装置は、更に、前記検出手段の検出結果に基づいて、前記各複数の画素へ供給するデータ信号を補正する補正手段を有することを特徴とする請求項1又は2記載の表示装置。   The display device according to claim 1, further comprising a correction unit that corrects a data signal supplied to each of the plurality of pixels based on a detection result of the detection unit. 前記検出手段は、前記各駆動トランジスタのソースへ定電流を供給する電流源を有し、前記検出手段は、前記各駆動トランジスタのソース電位を検出することを特徴とする請求項1乃至3のいずれかに記載の表示装置。   The detection means includes a current source that supplies a constant current to the source of each of the drive transistors, and the detection means detects a source potential of each of the drive transistors. A display device according to any one of the above. 前記検出手段は、前記各駆動トランジスタのソースへ定電圧を供給する電圧源を有し、前記検出手段は、前記各発光素子の一端における電位を検出することを特徴とする請求項1乃至3のいずれかに記載の表示装置。   The detection means includes a voltage source that supplies a constant voltage to the source of each driving transistor, and the detection means detects a potential at one end of each light emitting element. The display apparatus in any one. 前記発光素子は、有機発光ダイオードであることを特徴とする請求項1乃至5のいずれかに記載の表示装置。   The display device according to claim 1, wherein the light emitting element is an organic light emitting diode. 前記駆動トランジスタは、TFTであることを特徴とする請求項1乃至5のいずれかに記載の表示装置。   6. The display device according to claim 1, wherein the driving transistor is a TFT. 前記TFTは、多結晶Si半導体デバイスであることを特徴とする請求項7に記載の表示装置。   The display device according to claim 7, wherein the TFT is a polycrystalline Si semiconductor device. 前記TFTは、微結晶Si半導体デバイスであることを特徴とする請求項7に記載の表示装置。   The display device according to claim 7, wherein the TFT is a microcrystalline Si semiconductor device. 前記TFTは、アモルファス半導体デバイスであることを特徴とする請求項7に記載の表示装置。   The display device according to claim 7, wherein the TFT is an amorphous semiconductor device. 前記TFTは、酸化物半導体デバイスであることを特徴とする請求項7に記載の表示装置。   The display device according to claim 7, wherein the TFT is an oxide semiconductor device.
JP2010220553A 2010-09-30 2010-09-30 Display device Pending JP2012078379A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010220553A JP2012078379A (en) 2010-09-30 2010-09-30 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010220553A JP2012078379A (en) 2010-09-30 2010-09-30 Display device

Publications (1)

Publication Number Publication Date
JP2012078379A true JP2012078379A (en) 2012-04-19

Family

ID=46238748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010220553A Pending JP2012078379A (en) 2010-09-30 2010-09-30 Display device

Country Status (1)

Country Link
JP (1) JP2012078379A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312150A (en) * 2020-04-02 2020-06-19 深圳市华星光电半导体显示技术有限公司 Pixel driving circuit and display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312150A (en) * 2020-04-02 2020-06-19 深圳市华星光电半导体显示技术有限公司 Pixel driving circuit and display panel
WO2021196288A1 (en) * 2020-04-02 2021-10-07 深圳市华星光电半导体显示技术有限公司 Pixel driving circuit and display panel
US11735096B2 (en) 2020-04-02 2023-08-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Pixel driving circuit including control unit to measure voltage difference between opposite ends of sampling resistor, and display panel including the same

Similar Documents

Publication Publication Date Title
JP7037588B2 (en) Electronic display with in-hybrid pixel and external compensation
US11348520B2 (en) Organic light emitting display device and driving method thereof
US11100900B2 (en) Foldable display and driving method thereof
CN110520922B (en) Display driving circuit, method, and display device
JP5107824B2 (en) Display device and drive control method thereof
US10235917B2 (en) Display device and method of driving the same
JP4712824B2 (en) Driving method of semiconductor device
US9880654B2 (en) Touch display drive circuit, touch display drive method and display device
KR20200142818A (en) Display device and driving method thereof
CN108369792A (en) Display device and driving method thereof
US20140306867A1 (en) Pixel circuit, driving method therefor and display device
JP2010025967A (en) Display apparatus
WO2016155206A1 (en) Pixel circuit and drive method therefor, array substrate and display device
CN101276539B (en) Display device, driving method thereof, and electronic device
KR102076845B1 (en) The Method for Driving of Organic Light Emitting diode Display
JP2004312478A (en) Source follower, voltage follower and semiconductor device
KR102050381B1 (en) The Method for Detecting of Driving Transistor Charactics of Organic Light Emitting diode Display
JP2005181975A (en) Pixel circuit, electro-optical device, and electronic apparatus
JP2012078379A (en) Display device
JP2011221127A (en) Display device and driving method thereof
KR20190066200A (en) Display device and image processing method
JP5034208B2 (en) Display device and driving method of display device
JP4962682B2 (en) Light emission drive circuit and display device
JP2019144453A (en) Pixel circuit and display
JP2009098429A (en) Display devices and electronic devices