[go: up one dir, main page]

JP2012078277A - 回路基板検査装置および回路基板検査方法 - Google Patents

回路基板検査装置および回路基板検査方法 Download PDF

Info

Publication number
JP2012078277A
JP2012078277A JP2010225526A JP2010225526A JP2012078277A JP 2012078277 A JP2012078277 A JP 2012078277A JP 2010225526 A JP2010225526 A JP 2010225526A JP 2010225526 A JP2010225526 A JP 2010225526A JP 2012078277 A JP2012078277 A JP 2012078277A
Authority
JP
Japan
Prior art keywords
inspection
circuit board
condition
inspection condition
reference value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010225526A
Other languages
English (en)
Other versions
JP5485100B2 (ja
Inventor
Hiroshi Yamazaki
浩 山嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2010225526A priority Critical patent/JP5485100B2/ja
Publication of JP2012078277A publication Critical patent/JP2012078277A/ja
Application granted granted Critical
Publication of JP5485100B2 publication Critical patent/JP5485100B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

【課題】検査効率の低下を抑制しつつ検査精度を向上する。
【解決手段】回路基板80の導体パターン81に対する検査用信号Veの供給に伴って生じる物理量を測定してその測定値に基づいて導体パターン81の良否を検査する良否検査を予め決められた第1検査条件で実行する検査部(電圧検出部3、電流検出部4、放電検出部5および制御部9)を備え、検査部は、測定した物理量から算出される導体パターン81間の抵抗値が良否判定用の第1基準値以上のときに導体パターン81間の絶縁状態を良好と判定する絶縁状態判定処理を良否検査の一部として実行すると共に、抵抗値が第1基準値以上でかつ第1基準値よりも大きい値に予め決められた第2基準値未満のときには、次以降の良否検査における検査条件を第1検査条件よりも基準が高い第2検査条件に変更する。
【選択図】図1

Description

本発明は、回路基板の導体パターンに対して検査用信号を供給したときの物理量に基づいて回路基板の良否を予め決められた検査条件で検査する回路基板検査装置および回路基板検査方法に関するものである。
この種の回路基板検査装置として、特開2003−172757号公報に開示された絶縁検査装置が知られている。この絶縁検査装置は、可変電圧源、電圧計、制御部およびスパーク検出回路などを備えて構成され、回路基板における配線パターン間の絶縁状態の良否を判定し、絶縁状態が不良な配線パターンが存在するときにはその回路基板が不良であると判定する。また、この絶縁検査装置は、絶縁検査中に配線パターン間で発生するスパークをスパーク検出回路が検出し、スパークを検出したときにも、その配線パターンが不良であると判定すると共に、その回路基板が不良であると判定する。具体的には、可変電圧源から出力される直流電圧の印加によってスパークが発生すると、可変電圧源の出力電圧が急変動(急低下)し、スパーク検出回路が、この出力電圧の変動を検出してスパーク発生信号を出力する。また、制御部が、スパーク検出回路からスパーク発生信号が出力されたときに、配線パターンおよび回路基板が不良であると判定する。
特開2003−172757号公報(第4−5頁、第1図)
ところが、上記の回路基板検査装置には、以下の問題点がある。すなわち、この回路基板検査装置では、予め決められたレベルの直流電圧を予め決められた時間だけ検査対象の配線パターンに印加して、絶縁状態やスパークの発生の有無を判定する処理を全ての配線パターンについて実行している。つまり、予め決められた1つの検査条件で全ての配線パターンについての判定を行っている。一方、スパークのような物理現象は不安定であるため、直流電圧の印加時間や電圧レベルを僅かに増やしただけでスパークが発生したり、1回の検査ではスパークが発生しなくても再度の検査においてスパークが発生したりすることがある。このため、この回路基板検査装置によって良好と判定された配線パターンの中には、直流電圧の印加時間や電圧レベルや検査回数、および検査回数などの検査条件の基準を僅かに高めただけで不良と判定されるような配線パターン(潜在的な不良要因を有する配線パターン)が存在している可能性があり、検査精度(検査の信頼性)の向上が困難であるという問題点が存在する。この場合、例えば、1つの配線パターンについて複数回の検査を実行したり、配線パターンに印加する直流電圧の印加時間を長くして検査条件の基準を高めることにより、潜在的な不良要因を有する配線パターンを良好と判定されないようにすることができる。しかしながら、このように検査条件の基準を一律的に高めたときには、1つの配線パターンについての検査に多くの時間がかかるため、数多くの配線パターンを有する回路基板を検査する際の検査時間が長時間化して検査効率が低下するという問題点が生じる。
本発明は、かかる問題点に鑑みてなされたものであり、検査効率の低下を抑制しつつ検査精度を向上し得る回路基板検査装置および回路基板検査方法を提供することを主目的とする。
上記目的を達成すべく請求項1記載の回路基板検査装置は、回路基板の導体パターンに対する検査用信号の供給に伴って生じる物理量を測定してその測定値に基づいて当該導体パターンの良否を検査する良否検査を予め決められた第1検査条件で実行する検査部を備えた回路基板検査装置であって、前記検査部は、前記測定した物理量から算出される前記導体パターン間の抵抗値が良否判定用の第1基準値以上のときに当該導体パターン間の絶縁状態を良好と判定する絶縁状態判定処理を前記良否検査の一部として実行すると共に、前記抵抗値が前記第1基準値以上でかつ当該第1基準値よりも大きい値に予め決められた第2基準値未満のときには、次以降の前記良否検査における検査条件を前記第1検査条件よりも基準が高い第2検査条件に変更する。
また、請求項2記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、前記第1検査条件および前記第2検査条件として前記導体パターンに対して供給する前記検査用信号の供給時間が規定され、前記第2検査条件における前記供給時間が前記第1検査条件における前記供給時間よりも長い時間に規定されている。
また、請求項3記載の回路基板検査装置は、請求項1または2記載の回路基板検査装置において、前記第1検査条件および前記第2検査条件として前記導体パターンに対して供給する前記検査用信号の信号レベルが規定され、前記第2検査条件における前記信号レベルが前記第1検査条件における前記信号レベルよりも高いレベルに規定されている。
また、請求項4記載の回路基板検査装置は、請求項1から3のいずれかに記載の回路基板検査装置において、前記第1検査条件および前記第2検査条件として前記第1基準値が規定され、前記第2検査条件における前記第1基準値が前記第1検査条件における前記第1基準値よりも大きい値に規定されている。
また、請求項5記載の回路基板検査装置は、請求項1から4のいずれかに記載の回路基板検査装置において、前記第1検査条件および前記第2検査条件として前記導体パターン1つ当りに対して実行する前記良否検査の回数が規定され、前記第2検査条件における前記回数が前記第1検査条件における前記回数よりも多い回数に規定されている。
また、請求項6記載の回路基板検査方法は、回路基板の導体パターンに対する検査用信号の供給に伴って生じる物理量を測定してその測定値に基づいて当該導体パターンの良否を検査する良否検査を予め決められた第1検査条件で実行する回路基板検査方法であって、前記測定した物理量から算出される前記導体パターン間の抵抗値が良否判定用の第1基準値以上のときに当該導体パターン間の絶縁状態を良好と判定する絶縁状態判定処理を前記良否検査の一部として実行すると共に、前記抵抗値が前記第1基準値以上でかつ当該第1基準値よりも大きい値に予め決められた第2基準値未満のときには、次以降の前記良否検査における検査条件を前記第1検査条件よりも基準が高い第2検査条件に変更する。
請求項1記載の回路基板検査装置、および請求項6記載の回路基板検査方法では、導体パターン間の抵抗値が第1基準値以上でかつ第1基準値よりも大きい値に予め決められた第2基準値未満のときには、次以降の良否検査における検査条件を第1検査条件よりも基準が高い第2検査条件に変更する。このため、この回路基板検査装置および回路基板検査方法によれば、検査条件を第2検査条件に変更した以降の良否検査において良好と判定された導体パターンの中に潜在的な不良要因を有する導体パターンが含まれる可能性を低く抑えることができる結果、その分、検査精度(検査の信頼性)を十分に向上させることができる。また、この回路基板検査装置および回路基板検査方法によれば、潜在的な不良要因を有する導体パターンを不良と判定するのに必要かつ十分な検査条件を第1検査条件として設定することで、全ての回路基板に対して必要以上に基準の高い検査条件で良否検査を行う構成と比較して、検査効率の低下を十分に低く抑えることができる。
また、請求項2記載の回路基板検査装置によれば、第1検査条件として導体パターンに対して供給する検査用信号の供給時間を規定し、第2検査条件として検査用信号の供給時間を第1検査条件における供給時間よりも長く規定したことにより、導体パターンに対して検査用信号を供給したときに生じる物理量に基づいて導体パターンに対する良否検査を実行する際の第2検査条件を確実かつ容易に第1検査条件よりも高い基準とすることができる。
また、請求項3記載の回路基板検査装置によれば、第1検査条件として導体パターンに対して供給する検査用信号の信号レベルを規定し、第2検査条件として検査用信号の信号レベルを第1検査条件における信号レベルよりも高いレベルに規定したことにより、導体パターンに対して検査用信号を供給したときに生じる物理量に基づいて導体パターンに対する良否検査を実行する際の第2検査条件を一層確実かつ容易に第1検査条件よりも高い基準とすることができる。
また、請求項4記載の回路基板検査装置によれば、第1検査条件として第1基準値を規定し、第2検査条件として第1基準値を第1検査条件における第1基準値よりも大きい値に規定したことにより、導体パターンに対して検査用信号を供給したときに生じる物理量に基づいて導体パターンに対する良否検査を実行する際の第2検査条件をさらに確実かつ容易に第1検査条件よりも高い基準とすることができる。
また、請求項5記載の回路基板検査装置によれば、第1検査条件として導体パターン1つ当りに対して実行する良否検査の回数を規定し、第2検査条件として導体パターン1つ当りに対して実行する良否検査の回数を第1検査条件における回数よりも多い回数に規定したことにより、導体パターンに対して検査用信号を供給したときに生じる物理量に基づいて導体パターンに対する良否検査を実行する際の第2検査条件をより確実かつ容易に第1検査条件よりも高い基準とすることができる。
回路基板検査装置1の構成を示す構成図である。 検査工程70のフローチャートである。 絶縁状態判定処理90のフローチャートである。
以下、回路基板検査装置および回路基板検査方法の実施の形態について、添付図面を参照して説明する。
最初に、回路基板検査装置1の構成について説明する。図1に示す回路基板検査装置1は、例えば、同図に示す電子部品が搭載されていない回路基板(ベアボード)80における各導体パターン81の良否を検査する良否検査(具体的には、後述する絶縁状態判定処理90および放電判定処理)を予め決められた検査条件(第1検査条件)で実行可能に構成されている。具体的には、回路基板検査装置1は、一例として、同図に示すように、信号生成部2、電圧検出部3、電流検出部4、放電検出部5、基板保持部6、搬入搬出機構7、記憶部8および制御部9を備えて構成されている。この場合、電圧検出部3、電流検出部4、放電検出部5および制御部9によって検査部が構成される。
信号生成部2は、制御部9の制御に従い、電圧が50V〜200V程度の範囲内に規定された検査用信号(一例として、直流電圧信号)Veを生成して出力する。
電圧検出部3は、図1に示すように、電圧検出回路31およびA/Dコンバータ32を備えて構成されている。電圧検出回路31は、ローパスフィルタおよびレンジ回路を備えて構成され、回路基板80の導体パターン81に対して検査用信号Veを供給したときに生じる物理量としての導体パターン81の間の電圧の低周波成分を検出(測定)する。A/Dコンバータ32は、電圧検出回路31によって検出された電圧の低周波成分のサンプリングデータDs1を出力する。
電流検出部4は、図1に示すように、電流検出回路41およびA/Dコンバータ42を備えて構成されている。電流検出回路41は、ローパスフィルタおよびレンジ回路を備えて構成され、回路基板80の導体パターン81に対して検査用信号Veを供給したときに生じる物理量としての導体パターン81の間に流れる電流の低周波成分を検出(測定)する。A/Dコンバータ42は、電流検出回路41によって検出された電流の低周波成分のサンプリングデータDs2を出力する。
放電検出部5は、検査用信号Veの供給に伴う放電の発生を検出する。具体的には、放電検出部5は、図1に示すように、電圧検出回路51およびコンパレータ52を備えて構成されている。電圧検出回路51は、ハイパスフィルタおよびレンジ回路を備えて構成され、回路基板80の導体パターン81に対して検査用信号Veを供給したときに生じる物理量としての導体パターン81の間の電圧の高周波成分を検出(測定)する。コンパレータ52は、電圧検出回路51によって検出された電圧の高周波成分の値が基準値以上のときに検出信号Sdを出力する。
基板保持部6は、回路基板80を保持可能に構成されている。搬入搬出機構7は、制御部9の制御に従い、検査対象の回路基板80を基板保持部6に搬入すると共に、検査が終了した回路基板80を基板保持部6から搬出する。
記憶部8は、図2に示す検査工程70において、回路基板80の各導体パターン81に対する良否検査を実行する際の検査条件として予め決められた第1検査条件および第2検査条件を示す検査条件データDc1を記憶する。この回路基板検査装置1では、第1検査条件として、例えば、導体パターン81に対して供給する検査用信号Veの供給時間が0.1秒に規定されると共に、その際の検査用信号Veの信号レベル(この例では電圧値)が100Vに規定されている。また、第2検査条件として、例えば、検査用信号Veの供給時間が0.2秒に規定されると共に、その際の検査用信号Veの信号レベルが150Vに規定されている。つまり、第2検査条件は、第1検査条件よりも基準が高く規定されている。
また、記憶部8は、図3に示す絶縁状態判定処理90(各導体パターン81の間の絶縁状態の良否を判定する処理)において用いられる良否判定用の第1基準値R1および第2基準値R2を示す基準値データDc2を記憶する。この場合、第1基準値R1は、導体パターン81の間の絶縁状態が良好とされる(不良とはされない)抵抗値Rmの下限値に規定される。また、第2基準値R2は、導体パターン81間の抵抗値Rmがその値以上であれば潜在的な不良要因(検査条件の基準を僅かに高めただけで放電が発生して不良と判定されるような要因)を有している可能性が十分に低いとされる値に規定される。つまり、第2基準値R2は、第1基準値R1よりも大きい値に規定されている(予め決められている)。この回路基板検査装置1では、一例として、第1基準値R1が50MΩに規定され、第2基準値R2が100MΩに規定されている。
制御部9は、図2に示す検査工程70を実行する。この場合、制御部9は、検査工程70において、上記した物理量に基づいて回路基板80における導体パターン81間の絶縁状態の良否を判定する絶縁状態判定処理90(図3参照)を良否検査の一部として実行すると共に、上記した物理量に基づいて導体パターン81に対する検査用信号Veの供給に伴う放電の発生の有無を判定してその判定結果に基づいてその導体パターン81の良否を判定する放電判定処理を良否検査の他の一部として実行する。また、制御部9は、絶縁状態判定処理90および放電判定処理における判定結果に基づいて回路基板80の良否を判定する。
また、制御部9は、検査工程70の実行中において抵抗値Rmと第1基準値R1および第2基準値R2とを比較し、抵抗値Rmが第1基準値R1以上でかつ第2基準値R2未満のときには、次以降の良否検査(絶縁状態判定処理90および放電判定処理)における検査条件を第1検査条件よりも基準が高い第2検査条件に変更する。
次に、回路基板検査装置1を用いて、回路基板80における各導体パターン81に対する良否検査を行う回路基板検査方法、およびその際の回路基板検査装置1の動作について、図面を参照して説明する。
この回路基板検査装置1では、検査開始の操作がされたときに、制御部9が、搬入搬出機構7を制御して回路基板80を基板保持部6に搬入させる。次いで、制御部9は、図2に示す検査工程70を実行する。この検査工程70では、制御部9は、まず記憶部8から検査条件データDc1を読み出し、検査条件データDc1によって示される第1検査条件を特定する(ステップ71)。
次いで、制御部9は、回路基板80における各導体パターン81のうちの一対の導体パターン81に対する良否検査を実行する(ステップ72)。具体的には、制御部9は、図外のプロービング機構を制御して、プローブ21,21を一対の導体パターン81に接触させる。次いで、制御部9は、信号生成部2を制御して検査用信号Veを出力させる。この場合、制御部9は、検査用信号Veの供給時間を、第1検査条件に規定されている0.1秒に指定すると共に、検査用信号Veの信号レベルを第1検査条件に規定されている100Vに指定する。これにより、プローブ21,21を介して各導体パターン81に検出信号Sdが供給される。
一方、電圧検出部3では、電圧検出回路31が、各導体パターン81の間の電圧を検出し、A/Dコンバータ32が、電圧検出回路31によって検出された電圧のサンプリングデータDs1を出力する。また、電流検出部4の電流検出回路41が、導体パターン81の間に流れる電流を検出し、A/Dコンバータ42が、電流検出回路41によって検出された電流のサンプリングデータDs2を出力する。続いて、制御部9は、図3に示す絶縁状態判定処理90を実行する。
この絶縁状態判定処理90では、制御部9は、電圧検出部3によって出力されるサンプリングデータDs1から特定した電圧、および電流検出部4によって出力されるサンプリングデータDs2から特定した電流に基づき、導体パターン81間の抵抗値Rmを算出する(ステップ91)。次いで、制御部9は、算出した抵抗値Rmが第2基準値R2以上であるか否かを判別する(ステップ92)。この場合、制御部9は、抵抗値Rmが第2基準値R2以上であると判別したときには、良否検査の対象である(検査対象の)一対の導体パターン81の間の絶縁状態が良好であると判定して(ステップ93)、絶縁状態判定処理90を終了する。
一方、ステップ92において、抵抗値Rmが第2基準値R2未満である(第2基準値R2以上ではない)と判別したときには、制御部9は、抵抗値Rmが第1基準値R1以上であるか否かを判別する(ステップ94)。この場合、制御部9は、抵抗値Rmが第1基準値R1未満である(第1基準値R1以上ではない)と判別したときには、検査対象の各導体パターン81間の絶縁状態が不良であると判定して(ステップ95)、絶縁状態判定処理90を終了する。また、制御部9は、ステップ94において、抵抗値Rmが第1基準値R1以上である、つまり抵抗値Rmが第1基準値R1以上でかつ第2基準値R2未満であると判別したときには、検査条件データDc1に基づいて第2検査条件を特定し、次以降の良否検査における検査条件を第1検査条件から第2検査条件に変更して(ステップ96)、絶縁状態判定処理90を終了する。
また、制御部9は、検査工程70のステップ72において、良否検査としての放電判定処理を実行する。この放電判定処理では、制御部9は、放電検出部5からの検出信号Sdの出力の有無に基づき、放電が発生したか否かを判定する。ここで、導体パターン81に欠陥が存在せず、検査用信号Veの供給による放電の発生がないときには、導体パターン81の間の電圧の急激な変動がなく、放電検出部5からの検出信号Sdの出力がないため、制御部9は、放電が発生しないと判定して、この放電判定処理を終了する。一方、導体パターン81に短絡や近接などの欠陥が存在して、検査用信号Veの供給によって放電が発生し、これに伴って導体パターン81の間の電圧が急激に降下したときには、放電検出部5の電圧検出回路51によって変動する電圧が検出される。この場合、電圧の変動量が基準値以上のときには、コンパレータ52が検出信号Sdを出力する。この際には、制御部9は、放電検出部5からの検出信号Sdの出力を判別し、放電が発生したと判定して、この放電判定処理を終了する。
次いで、制御部9は、全ての導体パターン81(回路基板80における各導体パターン81の中から一対を選択する全ての組み合わせ)についての良否検査が終了したか否かを判別する(ステップ73)。この場合、この時点では、一対(1つの組み合わせ)の導体パターン81に対する良否検査が終了しただけであるため、制御部9は、検査対象とする一対の導体パターン81の組み合わせを変更して、上記した良否検査(ステップ72)を実行する。この場合、上記した絶縁状態判定処理90において、良否検査における検査条件を第1検査条件から第2検査条件に変更しているときには、制御部9は、信号生成部2から出力させる検査用信号Veの供給時間を、第2検査条件に規定されている0.2秒に指定すると共に、検査用信号Veの信号レベルを第2検査条件に規定されている150Vに指定する。
ここで、一般的に、各導体パターン81間の抵抗値Rmが小さければ小さいほど、良好と判定された導体パターン81の中に潜在的な不良要因を有する導体パターン81(検査条件の基準を僅かに高めただけで放電が発生して不良と判定されるような導体パターン81)が存在している可能性が高くなる。この場合、従来の回路基板検査装置のように、全ての導体パターン81に対する良否検査を1つの検査条件で行う構成では、良否検査において算出した導体パターン81間の抵抗値Rmが小さくても、その事実がそれ以降の良否検査に反映されることなく、同じ検査条件で他の導体パターン81に対する良否検査が実行される。この結果、従来の構成では、良好と判定した導体パターン81の中に潜在的な不良要因を有する導体パターン81が多く含まれている可能性が高くなり、検査精度(検査の信頼性)が低下するおそれがある。これに対して、この回路基板検査装置1では、上記したように抵抗値Rmが第1基準値R1以上でかつ第2基準値R2未満のとき、つまり、不良と判定される程まで抵抗値Rmか小さくはないものの、潜在的な不良要因を有している可能性が十分に低いといえる程まで抵抗値Rmか大きくない(潜在的な不良要因を有している可能性が比較的高いグレーゾーンに抵抗値Rmが属しているとき)には、次以降の良否検査における検査条件を第1検査条件よりも基準が高い第2検査条件に変更する。このため、この回路基板検査装置1によれば、次以降の良否検査において良好と判定された導体パターン81の中に潜在的な不良要因を有する導体パターン81が含まれる可能性が低く抑えられ、その分検査精度を向上させることが可能となっている。また、この回路基板検査装置1によれば、潜在的な不良要因を有する導体パターン81を不良として判定するのに必要かつ十分な検査条件を第1検査条件として設定することで、検査工程70の開始時から必要以上に基準の高い検査条件で良否検査を行う構成と比較して、検査効率の低下を抑えることが可能となっている。
また、制御部9は、一対の導体パターン81に対する良否検査が終了する度にステップ73を実行し、全ての導体パターン81に対する良否検査が終了していないと判別したときには、ステップ72,73を繰り返して実行する。また、ステップ73において、全ての導体パターン81に対する良否検査が終了したと判別したときには、回路基板80の良否を判定する(ステップ74)。この場合、制御部9は、全ての導体パターン81のうちのいずれか1つの導体パターン81について、絶縁状態の不良、または放電の発生があると判定したときには、その回路基板80を不良と判定し、いずれの導体パターン81についても絶縁状態の不良、または放電の発生がないと判定したときには、その回路基板80を良好と判定して、その旨を示すデータを記憶部8に記憶させて、検査工程70を終了する。
続いて、制御部9は、搬入搬出機構7を制御して回路基板80を基板保持部6から搬出させる。以上により、1枚の回路基板80に対する検査が終了する。次いで、制御部9は、上記した各処理を実行して、他の回路基板80に対する検査を実行する。
このように、この回路基板検査装置1および回路基板検査方法では、良否検査において算出した導体パターン81間の抵抗値Rmが第1基準値R1以上でかつ第1基準値R1よりも大きい値に規定された第2基準値R2未満のときには、次以降の良否検査における検査条件を第1検査条件よりも基準が高い第2検査条件に変更する。このため、この回路基板検査装置1および回路基板検査方法によれば、検査条件を第2検査条件に変更した以降の良否検査において良好と判定された導体パターン81の中に潜在的な不良要因を有する導体パターン81が含まれる可能性を低く抑えることができる結果、その分、検査精度(検査の信頼性)を十分に向上させることができる。また、この回路基板検査装置1および回路基板検査方法によれば、潜在的な不良要因を有する導体パターン81を不良と判定するのに必要かつ十分な検査条件を第1検査条件として設定することで、検査工程70の開始時から必要以上に基準の高い検査条件で良否検査を行う構成と比較して、検査効率の低下を十分に低く抑えることができる。
また、この回路基板検査装置1および回路基板検査方法によれば、第1検査条件および第2検査条件として導体パターン81に対して供給する検査用信号Veの供給時間を規定し、第2検査条件における供給時間を第1検査条件における供給時間よりも長い時間に規定したことにより、導体パターン81に対して検査用信号Veを供給したときに生じる物理量(導体パターン81の間の電圧の低周波成分、導体パターン81の間に流れる電流の低周波成分、および導体パターン81の間の電圧の高周波成分)に基づいて導体パターン81に対する良否検査を実行する際の第2検査条件を確実かつ容易に第1検査条件よりも高い基準とすることができる。
また、この回路基板検査装置1および回路基板検査方法によれば、第1検査条件および第2検査条件として導体パターン81に対して供給する検査用信号Veの信号レベルを規定し、第2検査条件における信号レベルを第1検査条件における信号レベルよりも高い信号レベルに規定したことにより、導体パターン81に対して検査用信号Veを供給したときに生じる物理量に基づいて導体パターン81に対する良否検査を実行する際の第2検査条件を一層確実かつ容易に第1検査条件よりも高い基準とすることができる。
なお、上記した回路基板検査装置1および回路基板検査方法は、一例であって、適宜変更することができる。上記の例では、良否検査における検査条件として、検査用信号Veの供給時間、および検査用信号Veの信号レベルを規定したが、検査条件はこれに限定されない。例えば、第1基準値R1を検査条件として規定する構成および方法を採用することができる。この構成および方法では、第1検査条件として、絶縁状態判定処理90を実行する際の第1基準値R1を絶縁状態が良好とされる抵抗値Rmの下限値に規定し、第2検査条件として、絶縁状態判定処理90を実行する際の第1基準値R1を第1検査条件として規定した値よりも大きい値に規定する。具体例を挙げると、第1検査条件として、第1基準値R1を50MΩに規定し、第2検査条件として、第1基準値R1を75MΩに規定する。このように規定したときには、例えば、抵抗値Rmが60MΩの導体パターン81(潜在的な不良要因を有する可能性のある導体パターン81)が、第1検査条件での絶縁状態判定処理90では良好と判定され、第2検査条件での絶縁状態判定処理90では不良と判定される。つまり、第1検査条件から第2検査条件に変更することで、潜在的な不良要因を有する可能性のある導体パターン81が良好と判定された導体パターン81の中に含まれる可能性を低く抑えることができる。このため、この構成および方法においても、検査効率の低下を十分に低く抑えつつ検査精度を十分に向上させることができる。また、このような構成および方法においても、回路基板80の導体パターン81に対して検査用信号Veを供給したときに生じる物理量に基づいて導体パターン81に対する良否検査を実行する際の第2検査条件をさらに確実かつ容易に第1検査条件よりも高い基準とすることができる。
また、一対の導体パターン81の組み合わせ1つ当りに対して行う良否検査の回数を検査条件として規定し、第1検査条件および第2検査条件においてこの回数を互いに異ならせることができる。具体的には、第1検査条件として、一対の導体パターン81の組み合わせ1つ当りに対して行う良否検査の回数を1回に規定し、第2検査条件として、この回数を2回(第1検査条件における回数よりも多い回数)に規定する。このような構成および方法においても、回路基板80の導体パターン81に対して検査用信号Veを供給したときに生じる物理量に基づいて導体パターン81に対する良否検査を実行する際の第2検査条件をさらに確実かつ容易に第1検査条件よりも高い基準とすることができる。
また、検査条件として規定した上記の各項目(検査用信号Veの供給時間、検査用信号Veの信号レベル、第1基準値R1の大きさ、および良否検査の回数)の中から任意に選択した1つの項目を検査条件として規定する構成および方法、並びにこれらの各項目の中から任意に選択した2つ以上の項目を組み合わせて検査条件として規定する構成および方法を採用することができる。
また、同種類の回路基板80を複数検査する際に、一部の回路基板80に対する検査を行った段階で、その回路基板80における各導体パターン81間の抵抗値Rmが第2基準値R2以上となる率が高いとき、つまりその回路基板80における各導体パターン81の中で、潜在的な不良要因を有している可能性が十分に低い導体パターン81の比率が高いときには、他の回路基板80に対する検査を行う際に、第1検査条件の基準を引き下げる構成および方法を採用することもできる。この構成および方法では、潜在的な不良要因を有している可能性が十分に低い導体パターン81の比率が高いときには、第1検査条件の基準が引き下げられることで、検査効率が一層向上される。
また、2つのプローブ21,21を回路基板80における一対の導体パターン81に接触させる構成例について上記したが、複数のプローブ21を備えて治具型に構成されたプローブユニットを用いる構成および方法を採用することもできる。
1 回路基板検査装置
3 電圧検出部
4 電流検出部
5 放電検出部
9 制御部
80 回路基板
81 導体パターン
90 絶縁状態判定処理
R1 第1基準値
R2 第2基準値
Rm 抵抗値
Ve 検査用信号

Claims (6)

  1. 回路基板の導体パターンに対する検査用信号の供給に伴って生じる物理量を測定してその測定値に基づいて当該導体パターンの良否を検査する良否検査を予め決められた第1検査条件で実行する検査部を備えた回路基板検査装置であって、
    前記検査部は、前記測定した物理量から算出される前記導体パターン間の抵抗値が良否判定用の第1基準値以上のときに当該導体パターン間の絶縁状態を良好と判定する絶縁状態判定処理を前記良否検査の一部として実行すると共に、前記抵抗値が前記第1基準値以上でかつ当該第1基準値よりも大きい値に予め決められた第2基準値未満のときには、次以降の前記良否検査における検査条件を前記第1検査条件よりも基準が高い第2検査条件に変更する回路基板検査装置。
  2. 前記第1検査条件および前記第2検査条件として前記導体パターンに対して供給する前記検査用信号の供給時間が規定され、
    前記第2検査条件における前記供給時間が前記第1検査条件における前記供給時間よりも長い時間に規定されている請求項1記載の回路基板検査装置。
  3. 前記第1検査条件および前記第2検査条件として前記導体パターンに対して供給する前記検査用信号の信号レベルが規定され、
    前記第2検査条件における前記信号レベルが前記第1検査条件における前記信号レベルよりも高いレベルに規定されている請求項1または2記載の回路基板検査装置。
  4. 前記第1検査条件および前記第2検査条件として、前記第1基準値が規定され、
    前記第2検査条件における前記第1基準値が前記第1検査条件における前記第1基準値よりも大きい値に規定されている請求項1から3のいずれかに記載の回路基板検査装置。
  5. 前記第1検査条件および前記第2検査条件として前記導体パターン1つ当りに対して実行する前記良否検査の回数が規定され、
    前記第2検査条件における前記回数が前記第1検査条件における前記回数よりも多い回数に規定されている請求項1から4のいずれかに記載の回路基板検査装置。
  6. 回路基板の導体パターンに対する検査用信号の供給に伴って生じる物理量を測定してその測定値に基づいて当該導体パターンの良否を検査する良否検査を予め決められた第1検査条件で実行する回路基板検査方法であって、
    前記測定した物理量から算出される前記導体パターン間の抵抗値が良否判定用の第1基準値以上のときに当該導体パターン間の絶縁状態を良好と判定する絶縁状態判定処理を前記良否検査の一部として実行すると共に、前記抵抗値が前記第1基準値以上でかつ当該第1基準値よりも大きい値に予め決められた第2基準値未満のときには、次以降の前記良否検査における検査条件を前記第1検査条件よりも基準が高い第2検査条件に変更する回路基板検査方法。
JP2010225526A 2010-10-05 2010-10-05 回路基板検査装置および回路基板検査方法 Active JP5485100B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010225526A JP5485100B2 (ja) 2010-10-05 2010-10-05 回路基板検査装置および回路基板検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010225526A JP5485100B2 (ja) 2010-10-05 2010-10-05 回路基板検査装置および回路基板検査方法

Publications (2)

Publication Number Publication Date
JP2012078277A true JP2012078277A (ja) 2012-04-19
JP5485100B2 JP5485100B2 (ja) 2014-05-07

Family

ID=46238678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010225526A Active JP5485100B2 (ja) 2010-10-05 2010-10-05 回路基板検査装置および回路基板検査方法

Country Status (1)

Country Link
JP (1) JP5485100B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04205899A (ja) * 1990-11-29 1992-07-28 Mitsubishi Electric Corp 半導体製造装置
JPH06230058A (ja) * 1993-02-04 1994-08-19 Hitachi Ltd プリント配線板の電気検査方法
JP2003028930A (ja) * 2001-07-17 2003-01-29 Nec Corp 検査解析装置及び方法並びに検査解析実行手順プログラムを記録した記録媒体
JP2008139036A (ja) * 2006-11-30 2008-06-19 Nidec-Read Corp 基板検査装置及び基板検査方法
JP2009147015A (ja) * 2007-12-12 2009-07-02 Hitachi Ulsi Systems Co Ltd 半導体装置の検査方法、検査システム及び製造方法
JP2010204021A (ja) * 2009-03-05 2010-09-16 Hioki Ee Corp 回路基板検査装置および回路基板検査方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04205899A (ja) * 1990-11-29 1992-07-28 Mitsubishi Electric Corp 半導体製造装置
JPH06230058A (ja) * 1993-02-04 1994-08-19 Hitachi Ltd プリント配線板の電気検査方法
JP2003028930A (ja) * 2001-07-17 2003-01-29 Nec Corp 検査解析装置及び方法並びに検査解析実行手順プログラムを記録した記録媒体
JP2008139036A (ja) * 2006-11-30 2008-06-19 Nidec-Read Corp 基板検査装置及び基板検査方法
JP2009147015A (ja) * 2007-12-12 2009-07-02 Hitachi Ulsi Systems Co Ltd 半導体装置の検査方法、検査システム及び製造方法
JP2010204021A (ja) * 2009-03-05 2010-09-16 Hioki Ee Corp 回路基板検査装置および回路基板検査方法

Also Published As

Publication number Publication date
JP5485100B2 (ja) 2014-05-07

Similar Documents

Publication Publication Date Title
JP5541720B2 (ja) 検査装置
JP5177851B2 (ja) 絶縁検査方法及び絶縁検査装置
JP5496620B2 (ja) 絶縁検査装置および絶縁検査方法
JP2008203077A (ja) 回路検査装置及び回路検査方法
JP5727976B2 (ja) プリント基板の絶縁検査装置及び絶縁検査方法
JP2010210510A (ja) 絶縁検査装置及び絶縁検査方法
JP5897393B2 (ja) 抵抗測定装置
JP2010032457A (ja) 絶縁検査装置および絶縁検査方法
JP4582869B2 (ja) 回路基板検査装置
JP5507363B2 (ja) 回路基板検査装置および回路基板検査方法
JP5420277B2 (ja) 回路基板検査装置および回路基板検査方法
JP5191805B2 (ja) 検査装置および検査方法
JP5485100B2 (ja) 回路基板検査装置および回路基板検査方法
KR20130092462A (ko) 부품내장기판의 검사방법
JP5875815B2 (ja) 回路基板検査装置および回路基板検査方法
JP5485099B2 (ja) 回路基板検査装置および回路基板検査方法
JP3784479B2 (ja) 回路基板検査方法
JP2010066050A (ja) 絶縁検査装置および絶縁検査方法
JP4259692B2 (ja) 回路基板検査装置
JP2014219335A (ja) 検査装置および検査方法
JP5420303B2 (ja) 回路基板検査装置および回路基板検査方法
JP5425709B2 (ja) 絶縁検査装置および絶縁検査方法
JP6943648B2 (ja) 基板検査装置および基板検査方法
JP5474685B2 (ja) 擬似放電発生器および回路基板検査装置
JP2014020815A (ja) 基板検査装置および基板検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140219

R150 Certificate of patent or registration of utility model

Ref document number: 5485100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250