[go: up one dir, main page]

JP2012069893A - 半導体チップの実装方法 - Google Patents

半導体チップの実装方法 Download PDF

Info

Publication number
JP2012069893A
JP2012069893A JP2010215770A JP2010215770A JP2012069893A JP 2012069893 A JP2012069893 A JP 2012069893A JP 2010215770 A JP2010215770 A JP 2010215770A JP 2010215770 A JP2010215770 A JP 2010215770A JP 2012069893 A JP2012069893 A JP 2012069893A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
sealing material
substrate
preferable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010215770A
Other languages
English (en)
Inventor
Munehiro Hatai
宗宏 畠井
Carl Alvin Dilao
カール アルビン ディラオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2010215770A priority Critical patent/JP2012069893A/ja
Publication of JP2012069893A publication Critical patent/JP2012069893A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W72/073

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】アタッチメントへの半導体用封止材の付着を抑制しながら、良好なフィレットを形成することのできる半導体チップの実装方法を提供する。
【解決手段】厚みが100μm以下の半導体チップを基板に実装する半導体チップの実装方法であって、基板に半導体用封止材を供給する工程と、前記半導体用封止材を介して、半導体チップを前記基板に搭載する工程と、前記半導体用封止材を硬化する工程とを有し、前記基板は、水との接触角が30°以下である半導体チップの実装方法。
【選択図】なし

Description

本発明は、アタッチメントへの半導体用封止材の付着を抑制しながら、良好なフィレットを形成することのできる半導体チップの実装方法に関する。
フリップチップ実装においては、一般的に、半導体用封止材を介して、複数のハンダ等からなる接続端子(バンプ)を有する半導体チップが基板に実装される。フリップチップ実装による半導体チップの実装方法として、例えば、基板に予め半導体用封止材を供給した後、半導体チップを搭載し、半導体用封止材を硬化すると同時にバンプと基板上の電極とを接続する方法が挙げられる。
このようなフリップチップ実装は、例えば、セラミック製のアタッチメントを備えたフリップチップボンダーを用いて行われる。アタッチメントは半導体チップを吸着して半導体チップに熱を伝える治具であり、アタッチメントからの熱によって、半導体用封止材の流動及び硬化、バンプと電極との接続等を行うことができる。
一方、フリップチップ実装に限らず、半導体チップを基板に実装する際には、半導体チップからの半導体用封止材のはみ出し部分、いわゆるフィレットと呼ばれる部分を形成することにより、得られる半導体チップ実装体の接合信頼性が向上することが知られている。
良好なフィレットを形成するために、例えば、特許文献1には、半導体素子を配線基板にフリップチップ実装するに際し、表面粗さを周辺部よりも荒くして濡れ角を大きく加工したり、プラズマを照射することによってプラズマの照射を受けた部分の濡れ角を小さく加工したりすることにより、配線基板の側に濡れ性低減領域又は濡れ性改善領域を形成し、半導体素子のコーナー部に接した辺から流れ出した封止樹脂材を、半導体素子のコーナー部へ導く方法が記載されている。
しかしながら、近年、携帯電話、携帯情報端末等のモバイル機器の小型化、高集積化に対する要求とともに、半導体パッケージに、同時に半導体チップに求められる厚みが薄くなっており、例えば、厚みが100μm以下の半導体チップを用いてフリップチップ実装を行うことが求められている。そのため、このような薄い半導体チップを用いてフリップチップボンダーによりフリップチップ実装を行う場合には、半導体チップの厚み以上にフィレットが高くなり、ハンダの溶融点以上に熱せられたアタッチメントに半導体用封止材が付着してしまうことが問題となっている。通常、半導体用封止材は熱硬化性であるため、アタッチメントに付着すると硬化してアタッチメントと半導体チップとが離れなくなり、その結果、基板を吸着固定するステージが吸着破壊して外れたり、半導体用封止材が凝集破壊したりして、生産上、致命的な不良となる。
特に、特許文献1に記載された方法においては、半導体チップの各コーナー部にも良好なフィレットを形成するために、基板上の半導体チップ各辺の中央部に対応する領域は、半導体チップの各コーナー部に対応する領域に比べて、濡れ性が低い。そのため、このような半導体チップ各辺の中央部に対応する領域では、半導体用封止材の濡れ広がりが小さくなり、半導体用封止材の半導体チップ側面への這い上がりが顕著となって、アタッチメントへの半導体用封止材の付着も顕著となってしまう。
特開2007−305813号公報
本発明は、アタッチメントへの半導体用封止材の付着を抑制しながら、良好なフィレットを形成することのできる半導体チップの実装方法を提供することを目的とする。
本発明は、厚みが100μm以下の半導体チップを基板に実装する半導体チップの実装方法であって、基板に半導体用封止材を供給する工程と、前記半導体用封止材を介して、半導体チップを前記基板に搭載する工程と、前記半導体用封止材を硬化する工程とを有し、前記基板は、水との接触角が30°以下である半導体チップの実装方法である。
以下、本発明を詳述する。
本発明者は、半導体チップの実装方法において、半導体用封止材の濡れ広がりを大きくし、裾野の広がりの大きいフィレットを形成することにより、半導体用封止材の半導体チップ側面への這い上がりを抑制して、アタッチメントへの半導体用封止材の付着を抑制できることを見出した。本発明者は、基板に半導体用封止材を供給する工程と、前記半導体用封止材を介して、半導体チップを前記基板に搭載する工程と、前記半導体用封止材を硬化する工程と有し、前記基板の水との接触角が30°以下である半導体チップの実装方法によれば、半導体チップの厚みが100μm以下と薄い場合であっても、アタッチメントへの半導体用封止材の付着を抑制しながら、良好なフィレットを形成できることを見出し、本発明を完成させるに至った。
本発明の半導体チップの実装方法は、厚みが100μm以下の半導体チップを基板に実装する半導体チップの実装方法である。
上記半導体チップは、厚みが100μm以下であれば特に限定されず、複数のバンプを有するフリップチップ実装用の半導体チップであってもよく、バンプを持たない半導体チップであってもよい。上記半導体チップとして、例えば、シリコン、ガリウム砒素等の半導体からなり、金、銅、銀−錫ハンダ、アルミニウム、ニッケル等からなる複数のバンプを有する半導体チップ等が挙げられる。
本発明の半導体チップの実装方法においては、まず、基板に半導体用封止材を供給する工程を行う。
上記半導体用封止材を供給する領域は、半導体チップ接合領域の30〜90%であることが好ましい。なお、本明細書中、半導体チップ接合領域とは、半導体チップが接合する、基板上の領域を意味する。
上記半導体用封止材を供給する領域が半導体チップ接合領域の30%未満であると、良好なフィレットを形成することができず、得られる半導体チップ実装体の接合信頼性が低下することがある。上記半導体用封止材を供給する領域が半導体チップ接合領域の90%を超えると、上記半導体用封止材の供給量が多すぎて、アタッチメントへの上記半導体用封止材の付着を抑制することが困難となることがある。
なお、本明細書中、半導体用封止材を供給する領域とは、供給した半導体用封止材の最外部を直線で描き、その直線によって形成される1つ以上の多角形の内部の面積又はその面積の和を意味する。
上記半導体用封止材を供給する方法は特に限定されず、例えば、精密ノズルを取り付けたシリンジ等とディスペンサ等とを組み合わせて用い、上記半導体用封止材を塗布する方法等が挙げられる。
上記基板は、水との接触角が30°以下である。上記基板の水との接触角が30°以下であることにより、上記半導体用封止材の濡れ広がりが大きくなり、裾野の広がりの大きいフィレットを形成することができるため、上記半導体用封止材の上記半導体チップ側面への這い上がりを抑制して、アタッチメントへの上記半導体用封止材の付着を抑制することができる。
上記基板の水との接触角が30°を超えると、上記半導体用封止材の濡れ広がりが小さくなるため、良好なフィレットを形成することができなかったり、上記半導体チップ側面への這い上がりが大きくなってアタッチメントへの上記半導体用封止材の付着を抑制することが困難となったりする。上記基板の水との接触角は、20°以下であることが好ましく、15°以下であることがより好ましい。
上記基板の水との接触角の下限は特に限定されないが、5°以上であることが好ましい。上記基板の水との接触角が5°未満であると、上記半導体用封止材の濡れ広がりが大きくなりすぎ、上記半導体用封止材が半導体チップ接合領域近傍にあるアライメントマークに重なることにより、アライメントを行うことができないことがある。
なお、本明細書中、基板の水との接触角とは、JIS K 2396に準拠して測定した値を意味する。
上記基板の水との接触角を上記範囲に調整する方法として、例えば、上記基板の表面エネルギーを大きくする方法が挙げられ、より具体的には、例えば、上記基板に対して、350W、250秒の条件で酸素プラズマ又はアルゴンプラズマによるプラズマ処理を行う方法等が挙げられる。
なお、通常、液体の種類に関わらず、基板の表面エネルギーを大きくすることによって基板の液体との接触角を低下させることができる。従って、上記基板の水との接触角を低下させ、上記範囲に調整することにより、上記基板の上記半導体用封止材との接触角も低下して、上記半導体用封止材の濡れ広がりが大きくなり、裾野の広がりの大きいフィレットを形成することができる。
上記半導体用封止材は、硬化性化合物及び硬化剤を有する接着組成物を含有することが好ましい。
上記硬化性化合物は特に限定されず、例えば、付加重合、重縮合、重付加、付加縮合、開環重合等の反応により硬化する化合物が挙げられる。上記硬化性化合物として、具体的には、例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等の熱硬化性化合物が挙げられる。なかでも、得られる半導体チップ実装体の信頼性及び接合強度に優れていることから、エポキシ樹脂、アクリル樹脂が好ましく、イミド骨格を有するエポキシ樹脂がより好ましい。
上記エポキシ樹脂は特に限定されず、例えば、ビスフェノールA型、ビスフェノールF型、ビスフェノールAD型、ビスフェノールS型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、NBR変性エポキシ樹脂、CTBN変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。なかでも、粘度の低い半導体用封止材が得られることから、ビスフェノールF型エポキシ樹脂、レゾルシノール型エポキシ樹脂、ポリエーテル変性エポキシ樹脂が好ましい。
上記ビスフェノールF型エポキシ樹脂のうち、市販品としては、例えば、EXA−830−LVP、EXA−830−CRP(以上、DIC社製)等が挙げられる。また、上記レゾルシノール型エポキシ樹脂のうち、市販品としては、EX−201(ナガセケムテックス社製)等が挙げられる。また、上記ポリエーテル変性エポキシ樹脂のうち、市販品としては、EX−931(ナガセケムテックス社製)、EXA−4850−150(DIC社製)、EP−4005(アデカ社製)等が挙げられる。
上記硬化性化合物は、吸湿率の好ましい上限が1.5%であり、より好ましい上限が1.1%である。このような吸湿率を有する硬化性化合物として、例えば、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等が挙げられる。
上記硬化剤は特に限定されず、従来公知の硬化剤を上記硬化性化合物に合わせて適宜選択することができる。上記硬化性化合物としてエポキシ樹脂を用いる場合、上記硬化剤として、例えば、トリアルキルテトラヒドロ無水フタル酸等の加熱硬化型酸無水物系硬化剤、フェノール系硬化剤、アミン系硬化剤、ジシアンジアミド等の潜在性硬化剤、カチオン系触媒型硬化剤等が挙げられる。これらの硬化剤は、単独で用いてもよく、2種以上を併用してもよい。
上記硬化剤の配合量は特に限定されないが、上記硬化性化合物の官能基と等量反応する硬化剤を用いる場合、上記硬化性化合物の官能基量に対して、60〜100当量であることが好ましい。また、触媒として機能する硬化剤を用いる場合、上記硬化剤の配合量は、上記硬化性化合物100重量部に対して好ましい下限が1重量部、好ましい上限が20重量部である。
上記接着組成物は、硬化速度、硬化物の物性等を調整するために、上記硬化剤に加えて硬化促進剤を含有してもよい。
上記硬化促進剤は特に限定されず、例えば、イミダゾール系硬化促進剤、3級アミン系硬化促進剤等が挙げられる。なかでも、硬化速度、硬化物の物性等の調整をするための反応系の制御をしやすいことから、イミダゾール系硬化促進剤が好ましい。これらの硬化促進剤は、単独で用いてもよく、2種以上を併用してもよい。
上記イミダゾール系硬化促進剤は特に限定されず、例えば、イミダゾールの1位をシアノエチル基で保護した1−シアノエチル−2−フェニルイミダゾール、イソシアヌル酸で塩基性を保護したイミダゾール系硬化促進剤(商品名「2MA−OK」、四国化成工業社製)等が挙げられる。これらのイミダゾール系硬化促進剤は、単独で用いてもよく、2種以上を併用してもよい。
また、上記硬化促進剤として、例えば、2MZ、2MZ−P、2PZ、2PZ−PW、2P4MZ、C11Z−CNS、2PZ−CNS、2PZCNS−PW、2MZ−A、2MZA−PW、C11Z−A、2E4MZ−A、2MA−OK、2MAOK−PW、2PZ−OK、2MZ−OK、2PHZ、2PHZ−PW、2P4MHZ、2P4MHZ−PW、2E4MZ・BIS、VT、VT−OK、MAVT、MAVT−OK(以上、四国化成工業社製)等も挙げられる。
上記硬化促進剤の配合量は特に限定されず、上記硬化性化合物100重量部に対して好ましい下限が1重量部、好ましい上限が10重量部である。
上記硬化性化合物としてエポキシ樹脂を用い、かつ、上記硬化剤と上記硬化促進剤とを併用する場合、用いる硬化剤の配合量は、用いるエポキシ樹脂中のエポキシ基に対して理論的に必要な当量以下とすることが好ましい。上記硬化剤の配合量が理論的に必要な当量を超えると、半導体用封止材を硬化して得られる硬化物から、水分によって塩素イオンが溶出しやすくなることがある。即ち、硬化剤が過剰であると、例えば、得られる半導体用封止材の硬化物から熱水で溶出成分を抽出した際に、抽出水のpHが4〜5程度となるため、エポキシ樹脂から塩素イオンが多量溶出することがある。従って、得られる半導体用封止材の硬化物1gを、100℃の純水10gで2時間浸した後の純水のpHが6〜8であることが好ましく、pHが6.5〜7.5であることがより好ましい。
上記接着組成物は、粘度を低減させるために希釈剤を含有してもよい。
上記希釈剤は、エポキシ基を有することが好ましく、1分子中のエポキシ基数の好ましい下限が2、好ましい上限が4である。1分子中のエポキシ基数が2未満であると、半導体用封止材の硬化後に充分な耐熱性が発現しないことがある。1分子中のエポキシ基数が4を超えると、硬化によるひずみが発生したり、未硬化のエポキシ基が残存したりすることがあり、これにより、接合強度の低下又は繰り返しの熱応力による接合不良が発生することがある。上記希釈剤の1分子中のエポキシ基数のより好ましい上限は3である。
また、上記希釈剤は、芳香環及び/又はジシクロペンタジエン構造を有することが好ましい。
上記希釈剤は、120℃での重量減少量及び150℃での重量減少量の好ましい上限が1%である。120℃での重量減少量及び150℃での重量減少量が1%を超えると、半導体用封止材の硬化中又は硬化後に未反応物が揮発してしまい、生産性又は得られる半導体チップ実装体の性能に悪影響を与えることがある。
また、上記希釈剤は、他の硬化性化合物よりも硬化開始温度が低く、硬化速度が大きいものであることが好ましい。
上記接着組成物における希釈剤の配合量の好ましい下限は1重量%、好ましい上限は20重量%である。上記希釈剤の配合量が上記範囲外であると、接着組成物の粘度を充分に低減できないことがある。
上記半導体用封止材は、本発明の半導体チップの実装方法によりバンプを持たない半導体チップを基板に実装する場合、CV値が10%以下のスペーサー粒子を含有することが好ましい。
上記CV値が10%以下のスペーサー粒子を含有することにより、基板と半導体チップとの距離を一定に保つことができる。上記スペーサー粒子のCV値が10%を超えると、粒子径のばらつきが大きいことから、基板と半導体チップとの距離を一定に保つことが困難となり、スペーサー粒子としての機能を充分に果たせないことがある。上記スペーサー粒子のCV値のより好ましい上限は6%、更に好ましい上限は4%である。
なお、本明細書においてCV値とは、下記式(1)により求められる数値のことである。
粒子径のCV値(%)=(σ2/Dn2)×100 (1)
式(1)中、σ2は粒子径の標準偏差を表し、Dn2は数平均粒子径を表す。
上記CV値が10%以下のスペーサー粒子(以下、単に、スペーサー粒子ともいう)の平均粒子径は特に限定されず、所望の基板と半導体チップとの距離を達成できるように適宜選択することができるが、好ましい下限が5μm、好ましい上限が200μmである。上記スペーサー粒子の平均粒子径が5μm未満であると、スペーサー粒子の粒子径程度にまで基板と半導体チップとの距離を縮めることが困難となることがある。上記スペーサー粒子の平均粒子径が200μmを超えると、基板と半導体チップとの距離が必要以上に大きくなることがある。上記スペーサー粒子の平均粒子径のより好ましい下限は9μm、より好ましい上限は50μmである。
上記スペーサー粒子の平均粒子径は、半導体用封止材に添加するスペーサー粒子以外の固体成分の平均粒子径の1.2倍以上であることが好ましい。上記スペーサー粒子の平均粒子径がスペーサー粒子以外の固体成分の平均粒子径の1.2倍未満であると、基板と半導体チップとの距離を確実にスペーサー粒子の粒子径程度にまで縮めることが困難となることがある。上記スペーサー粒子の平均粒子径は、スペーサー粒子以外の固体成分の平均粒子径の1.3倍以上であることがより好ましい。
上記スペーサー粒子は、下記式(2)で表されるK値の好ましい下限が980N/mm、好ましい上限が4900N/mmである。
K=(3/√2)・F・S−3/2・R−1/2 (2)
式(2)中、F、Sはそれぞれスペーサー粒子の10%圧縮変形における荷重値(kgf)、圧縮変位(mm)を表し、Rは該スペーサー粒子の半径(mm)を表す。
なお、上記K値は以下の測定方法により測定することができる。
まず、平滑表面を有する鋼板の上にスペーサー粒子を散布した後、その中から1個のスペーサー粒子を選び、微小圧縮試験機を用いてダイヤモンド製の直径50μmの円柱の平滑な端面でスペーサー粒子を圧縮する。この際、圧縮荷重を電磁力として電気的に検出し、圧縮変位を差動トランスによる変位として電気的に検出する。そして、得られた圧縮変位−荷重の関係から10%圧縮変形における荷重値、圧縮変位をそれぞれ求め、得られた結果からK値を算出する。
上記スペーサー粒子は20℃、10%の圧縮変形状態から解放した時の圧縮回復率の好ましい下限が20%である。このような圧縮回復率を有するスペーサー粒子を用いることにより、基板と半導体チップとの間に平均粒子径よりも大きなスペーサー粒子が存在する場合にも、圧縮変形により形状を回復してギャップ調整材として働かせることができる。従って、より安定した一定間隔で半導体チップを水平に実装することができる。
なお、上記圧縮回復率は、以下の測定方法により測定することができる。
上記K値の測定の場合と同様の手法によって圧縮変位を差動トランスによる変位として電気的に検出し、反転荷重値まで圧縮したのち荷重を減らしていき、その際の荷重と圧縮変位との関係を測定する。得られた測定結果から圧縮回復率を算出する。ただし、除荷重における終点は荷重値ゼロではなく、0.1g以上の原点荷重値とする。
上記スペーサー粒子の材質は特に限定されないが、樹脂粒子であることが好ましい。
上記樹脂粒子を構成する樹脂は特に限定されず、例えば、ポリエチレン、ポリプロピレン、ポリメチルペンテン、ポリ塩化ビニル、ポリテトラフルオロエチレン、ポリスチレン、ポリメチルメタクリレート、ポリエチレンテレフタラート、ポリブチレンテレフタラート、ポリアミド、ポリイミド、ポリスルフォン、ポリフェニレンオキサイド、ポリアセタール等が挙げられる。
また、スペーサー粒子の硬さと圧縮回復率とを調整しやすく、かつ、耐熱性を向上できることから、上記樹脂粒子を構成する樹脂として、架橋樹脂が好ましい。
上記架橋樹脂は特に限定されず、例えば、エポキシ樹脂、フェノール樹脂、メラミン樹脂、不飽和ポリエステル樹脂、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−(メタ)アクリル酸エステル共重合体、ジアリルフタレート重合体、トリアリルイソシアヌレート重合体、ベンゾグアナミン重合体等の網目構造を有する樹脂が挙げられる。なかでも、ジビニルベンゼン重合体、ジビニルベンゼン−スチレン共重合体、ジビニルベンゼン−(メタ)アクリル酸エステル共重合体、ジアリルフタレート重合体等が好ましい。これらの架橋樹脂を用いることにより、上記スペーサー粒子は、上記半導体用封止材の硬化プロセス、ハンダリフロープロセス等の熱処理プロセスへの耐性に優れる。
上記スペーサー粒子は、必要に応じて表面処理がなされていることが好ましい。上記スペーサー粒子に表面処理を施すことにより、得られる半導体用封止材において後述する粘度特性を実現することが可能となる。
上記表面処理の方法は特に限定されないが、例えば、上記接着組成物が全体として疎水性を示す場合には、表面に親水基を付与することが好ましい。上記表面に親水基を付与する方法は特に限定されず、例えば、スペーサー粒子として上記樹脂粒子を用いる場合には、親水基を有するカップリング剤で樹脂粒子の表面を処理する方法等が挙げられる。
上記スペーサー粒子は、球状であることが好ましい。また、上記スペーサー粒子のアスペクト比の好ましい上限は1.1である。アスペクト比を1.1以下とすることで、基板と半導体チップとの距離を安定して一定に保つことができる。
なお、本明細書においてアスペクト比とは、粒子の短径の長さに対する長径の長さの比(長径の長さを短径の長さで割った値)を意味する。このアスペクト比の値が1に近いほどスペーサー粒子の形状は真球に近くなる。
上記半導体用封止材における上記スペーサー粒子の配合量は特に限定されないが、好ましい下限が0.01重量%、好ましい上限が5重量%である。上記スペーサー粒子の配合量が0.01重量%未満であると、基板と半導体チップとの距離を安定して一定に保つことができないことがある。上記スペーサー粒子の配合量が5重量%を超えると、得られる半導体用封止材の接着剤としての機能が低下することがある。
また、上記半導体用封止材が、上記スペーサー粒子以外に、上記スペーサー粒子の平均粒子径以上の粒子径を有する固形成分を含有する場合、このような固形成分の配合量の好ましい上限は1重量%である。
上記スペーサー粒子の平均粒子径以上の粒子径を有する固形成分の融点は、上記半導体用封止材の硬化温度以下であることが好ましい。
上記スペーサー粒子の平均粒子径以上の粒子径を有する固形成分の最大粒子径は、上記スペーサー粒子の平均粒子径の1.1〜1.5であることが好ましく、1.1〜1.2であることが更に好ましい。
上記半導体用封止材は、更に、チキソトロピー付与剤を含有することが好ましい。上記チキソトロピー付与剤を含有することにより、得られる半導体用封止材は所望の粘度挙動を達成することができる。
上記チキソトロピー付与剤は特に限定されず、例えば、金属微粒子、炭酸カルシウム、ヒュームドシリカ、酸化アルミニウム、窒化硼素、窒化アルミニウム、硼酸アルミ等の無機微粒子等が挙げられる。なかでも、ヒュームドシリカが好ましい。
また、上記チキソトロピー付与剤として、必要に応じて、表面処理を行ったチキソトロピー付与剤を用いることができる。特に、上記チキソトロピー付与剤として、表面に親水基を有する粒子を用いることが好ましい。上記表面に親水基を有する粒子として、具体的には例えば、表面に親水基を有するヒュームドシリカ等が挙げられる。
上記チキソトロピー付与剤として、粒子状のチキソトロピー付与剤を用いる場合、平均粒子径の好ましい上限は1μmである。上記チキソトロピー付与剤の平均粒子径が1μmを超えると、得られる半導体用封止材が所望のチキソトロピー性を発現できないことがある。
上記半導体用封止材における上記チキソトロピー付与剤の配合量は特に限定されないが、好ましい下限が0.5重量%、好ましい上限が20重量%である。上記チキソトロピー付与剤の配合量が0.5重量%未満であると、得られる半導体用封止材に充分なチキソトロピー性を付与することができないことがある。上記チキソトロピー付与剤の配合量が20重量%を超えると、得られる半導体用封止材の排除性が低下することがある。上記チキソトロピー付与剤の配合量のより好ましい下限は3重量%、より好ましい上限は10重量%である。
上記半導体用封止材は、更に、上記硬化性化合物と反応可能な官能基を有する高分子化合物を含有することが好ましい。このような高分子化合物を含有することにより、熱によるひずみが発生する際の接合信頼性が向上する。
上記硬化性化合物と反応可能な官能基を有する高分子化合物として、上記硬化性化合物としてエポキシ樹脂を用いる場合には、例えば、アミノ基、ウレタン基、イミド基、水酸基、カルボキシル基、エポキシ基等を有する高分子化合物等が挙げられる。なかでも、エポキシ基を有する高分子化合物が好ましい。上記エポキシ基を有する高分子化合物を添加することで、半導体用封止材の硬化物は、優れた可撓性を発現する。即ち、上記半導体用封止材の硬化物は、上記硬化性化合物としてのエポキシ樹脂に由来する優れた機械的強度、耐熱性及び耐湿性と、上記エポキシ基を有する高分子化合物に由来する優れた可撓性とを兼備することとなるので、耐冷熱サイクル性、耐ハンダリフロー性、寸法安定性等に優れるものとなり、高い接着信頼性又は高い導通信頼性を発現することとなる。
上記エポキシ基を有する高分子化合物は、末端及び/又は側鎖(ペンダント位)にエポキシ基を有する高分子化合物であれば特に限定されず、例えば、エポキシ基含有アクリルゴム、エポキシ基含有ブタジエンゴム、ビスフェノール型高分子量エポキシ樹脂、エポキシ基含有フェノキシ樹脂、エポキシ基含有アクリル樹脂、エポキシ基含有ウレタン樹脂、エポキシ基含有ポリエステル樹脂等が挙げられる。なかでも、エポキシ基を多く含む高分子化合物を得ることができ、硬化物の機械的強度又は耐熱性がより優れたものとなることから、エポキシ基含有アクリル樹脂が好ましい。これらのエポキシ基を有する高分子化合物は、単独で用いてもよく、2種以上を併用してもよい。
上記硬化性化合物と反応可能な官能基を有する高分子化合物として、上記エポキシ基を有する高分子化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子化合物の重量平均分子量の好ましい下限が1万である。重量平均分子量が1万未満であると、半導体用封止材の造膜性が不充分となって、半導体用封止材の硬化物の可撓性が充分に向上しないことがある。
上記硬化性化合物と反応可能な官能基を有する高分子化合物として、上記エポキシ基を有する高分子化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子化合物のエポキシ当量の好ましい下限が200、好ましい上限が1000である。エポキシ当量が200未満であると、半導体用封止材の硬化物の可撓性が充分に向上しないことがある。エポキシ当量が1000を超えると、半導体用封止材の硬化物の機械的強度又は耐熱性が不充分となることがある。
上記半導体用封止材における、上記硬化性化合物と反応可能な官能基を有する高分子化合物の配合量は特に限定されないが、上記硬化性化合物100重量部に対し、好ましい下限が1重量部、好ましい上限が30重量部である。上記硬化性化合物と反応可能な官能基を有する高分子化合物の配合量が1重量部未満であると、半導体用封止材は、熱ひずみに対する充分な信頼性が得られないことがある。上記硬化性化合物と反応可能な官能基を有する高分子化合物の配合量が30重量部を超えると、半導体用封止材の耐熱性が低下することがある。
上記半導体用封止材は、更に、表面処理されたシリカフィラーを含有することが好ましい。上記表面処理されたシリカフィラーは特に限定されないが、フェニルシランカップリング剤で表面処理されたシリカフィラーが好ましい。
上記半導体用封止材における、上記表面処理されたシリカフィラーの配合量は特に限定されないが、上記硬化性化合物100重量部に対し、好ましい下限が30重量部、好ましい上限が400重量部である。上記表面処理されたシリカフィラーの配合量が30重量部未満であると、得られる半導体用封止材が充分な信頼性を保持することができないことがある。上記表面処理されたシリカフィラーの配合量が400重量部を超えると、得られる半導体用封止材の粘度が高くなりすぎて、塗布安定性が低下することがある。
上記半導体用封止材は、必要に応じて、溶媒を含有してもよい。
上記溶媒は特に限定されず、例えば、芳香族炭化水素類、塩化芳香族炭化水素類、塩化脂肪族炭化水素類、アルコール類、エステル類、エーテル類、ケトン類、グリコールエーテル(セロソルブ)類、脂環式炭化水素類、脂肪族炭化水素類等が挙げられる。
上記半導体用封止材は、必要に応じて、無機イオン交換体を含有してもよい。
上記無機イオン交換体のうち、市販品としては、例えば、IXEシリーズ(東亞合成社製)等が挙げられる。上記半導体用封止材における上記無機イオン交換体の配合量の好ましい上限は10重量%、好ましい下限は1重量%である。
上記半導体用封止材は、必要に応じて、ブリード防止剤、イミダゾールシランカップリング剤等の接着性付与剤等のその他の添加剤を含有してもよい。
上記半導体用封止材は、E型粘度計を用いて80℃にて粘度を測定したときに、0.5rpmにおける粘度が0.1Pa・s以上、30Pa・s以下であることが好ましい。
上記半導体用封止材がこのような粘度特性を有することにより、アタッチメントへの半導体用封止材の付着を更に充分に抑制しながら、更に良好なフィレットを形成することができる。なお、80℃との温度は、フリップチップボンダーのステージ温度を想定した温度である。フリップチップボンダーのステージ温度は、ボンディング時に生じるボイドの程度、ハンダの濡れ性等によって決められるが、通常、60℃〜80℃である。
上記E型粘度計を用いて80℃にて測定したときの0.5rpmにおける粘度が0.1Pa・s未満であると、上記半導体用封止材の濡れ広がりが大きくなりすぎ、形状を維持できなくなったり、上記半導体用封止材が半導体チップ接合領域近傍にあるアライメントマークに重なることにより、アライメントを行うことができなかったりすることがある。上記E型粘度計を用いて80℃にて測定したときの0.5rpmにおける粘度が30Pa・sを超えると、上記半導体用封止材の濡れ広がりが小さくなるため、良好なフィレットを形成することができなかったり、上記半導体チップ側面への這い上がりが大きくなってアタッチメントへの上記半導体用封止材の付着を抑制することが困難となったりすることがある。
上記半導体用封止材は、E型粘度計を用いて80℃にて粘度を測定したときに、0.5rpmにおける粘度が0.3Pa・s以上、25Pa・s以下であることがより好ましく、0.5Pa・s以上、20Pa・s以下であることが更に好ましい。
上記半導体用封止材は、硬化後の−55〜125℃における弾性率Eの好ましい下限が0.5GPa、好ましい上限が8GPaであることが好ましい。弾性率Eが0.5GPa未満であると、上記半導体用封止材の硬化物に充分な耐熱性が得られないことがある。弾性率Eが8GPaを超えると、温度の変化によるひずみによって発生した応力が集中し、接合信頼性に悪影響を与えることがある。上記半導体用封止材は、硬化後の−55〜125℃における弾性率Eのより好ましい下限が1GPa、より好ましい上限が7GPaである。
上記半導体用封止材を製造する方法は特に限定されず、例えば、上記硬化性化合物及び硬化剤を有する接着組成物に、必要に応じて上記硬化促進剤、上記硬化性化合物と反応可能な官能基を有する高分子化合物、上記チキソトロピー付与剤、その他の添加剤等を所定量配合して混合する方法が挙げられる。
上記混合の方法は特に限定されず、例えば、ホモディスパー、万能ミキサー、バンバリーミキサー、ニーダー等を使用する方法が挙げられる。
本発明の半導体チップの実装方法においては、次いで、前記半導体用封止材を介して、半導体チップを前記基板に搭載する工程を行う。
本発明の半導体チップの実装方法によりバンプを有する半導体チップを基板に実装する場合、上記半導体用封止材を介して、上記半導体チップを上記基板に搭載する工程においては、上記半導体チップのバンプと、上記基板上の電極との位置合わせを行いながら、上記半導体チップを上記基板に搭載する。
また、本発明の半導体チップの実装方法によりバンプを有する半導体チップを基板に実装する場合には、上記半導体チップに対して押圧し、上記半導体チップのバンプと、上記基板上の電極とを接触させることが好ましい。
上記押圧する際の圧力は特に限定されないが、バンプ当たり0.1〜10Nであることが好ましい。上記圧力が0.1N未満であると、上記半導体チップのバンプと、上記基板上の電極とが接触しないことがある。上記圧力が10Nを超えると、上記半導体チップのバンプがつぶれすぎて隣のバンプと接触し、ショートすることがある。
更に、上記半導体チップのバンプがハンダバンプである場合には、ハンダの溶融温度以上に加熱してハンダを溶融し、上記半導体チップのハンダバンプと、上記基板上の電極とを接合させることが好ましい。
上記接合させる際の圧力は特に限定されないが、バンプ当たり0.001〜1Nであることが好ましい。上記圧力が0.001N未満であると、適切な基板と半導体チップとの距離を形成できないことがある。上記圧力が1Nを超えると、溶融したハンダが流れてしまい、隣のバンプと接触し、ショートすることがある。
本発明の半導体チップの実装方法においては、次いで、前記半導体用封止材を硬化する工程を行う。
上記半導体用封止材を硬化する方法は特に限定されず、上記半導体用封止材の硬化特性に合わせた硬化条件を適宜選択して用いることができ、例えば、120℃で30分、170℃で30分加熱する方法等が挙げられる。
本発明の半導体チップの実装方法においては、上記半導体用封止材の濡れ広がりが大きく、裾野の広がりの大きいフィレットを形成することができるため、上記半導体用封止材の上記半導体チップ側面への這い上がりを抑制することができる。そのため、上記半導体チップの厚みが100μm以下と薄い場合であっても、アタッチメントへの上記半導体用封止材の付着を抑制しながら、良好なフィレットを形成することができる。
本発明の半導体チップの実装方法により形成されるフィレットの距離は、半導体チップ接合領域からの好ましい下限が100μm、好ましい上限が1mmである。上記フィレットの距離が100μm未満であると、フィレットを形成する効果が充分に得られず、得られる半導体チップ実装体の接合信頼性が低下することがある。上記フィレットの距離が1mmを超えると、上記半導体用封止材が半導体チップ接合領域近傍にあるアライメントマークに重なることにより、アライメントを行うことができないことがある。上記フィレットの距離のより好ましい下限は150μmである。
本発明によれば、アタッチメントへの半導体用封止材の付着を抑制しながら、良好なフィレットを形成することのできる半導体チップの実装方法を提供することができる。
以下に実施例を掲げて本発明の態様を更に詳しく説明するが、本発明はこれら実施例のみに限定されない。
なお、以下の実施例及び比較例に記載の粒子径の測定には粒子サイズ測定機(コールターカウンターZB/C−1000、コールターエレクトロニクス社製)を使用した。
(実施例1)
(1)半導体用封止材の製造
表1に記載の組成に従って、下記に示す各材料を、ホモディスパーを用いて攪拌混合することにより半導体用封止材を製造した。
1.エポキシ樹脂
ビスフェノールF型エポキシ樹脂(EXA−830−CRP、DIC社製)
2.エポキシ基を有する高分子化合物
エポキシ基含有アクリル樹脂(ブレンマーCP−30、日油社製)
3.ゴム変性エポキシ樹脂
NBR変性エポキシ樹脂(EPR−4033、アデカ社製)
4.硬化剤
酸無水物(YH−306、ジャパンエポキシレジン社製)
5.硬化促進剤
イミダゾール化合物(2MA−OK、四国化成工業社製)
6.接着性付与剤
イミダゾールシランカップリング剤(SP−1000、日鉱マテリアル社製)
7.チキソトロピー付与剤
ヒュームドシリカ(表面親水基含有チキソトロピー付与剤、QS−40、トクヤマ社製)
8.シリカフィラー
球状シリカ(SE−4050−SPE、アドマテックス社製、平均粒子径1μm、最大粒子径5μm)
(2)基板のプラズマ処理
基板(WALTS−KIT MB50−0101JY、ウォルツ社製)に対して、PC−300(サムコ社製)を用いて、350W、250秒の条件でArプラズマによるプラズマ処理を行った。プラズマ処理後の基板について、JIS K 2396に準拠して測定した水との接触角は15°であった。
(3)半導体チップの実装
得られた半導体用封止材を10mLシリンジ(岩下エンジニアリング社製)に充填し、シリンジ先端に精密ノズル(岩下エンジニアリング社製、ノズル先端径0.3mm)を取り付け、ディスペンサ装置(SHOT MASTER300、武蔵エンジニアリング社製)を用いて、吐出圧0.4MPa、基板とニードルとのギャップ200μm、塗布量6μLにて基板上に塗布した。このとき、半導体用封止材を塗布した領域は、半導体チップ接合領域の40%であった。
塗布した半導体用封止材を介して、半導体チップ(厚さ75μm、WALTS−TEG MB50−0101JY、ウォルツ社製)を、アタッチメントを備えたフリップチップボンダー(FC−3000S、東レエンジニアリング社製)を用いて200℃10N1秒、260℃1N3秒の条件で、基板に搭載した。その後、オーブン中に入れて170℃30分の条件で半導体用封止材を硬化することにより、半導体チップ実装体を得た。
(実施例2〜3及び比較例1〜2)
表1に記載の水との接触角を有する基板を用いたこと以外は実施例1と同様にして、半導体チップ実装体を得た。
(評価)
実施例及び比較例で得られた半導体チップ実装体について、以下の評価を行った。結果を表1に示した。
(1)アタッチメントへの半導体用封止材の付着
基板への半導体チップの実装中及び実装後の半導体用封止材の流動を観察することにより、フリップチップボンダー(FC−3000S、東レエンジニアリング社製)のアタッチメントへの半導体用封止材の付着について評価した。
半導体用封止材が半導体チップの厚み以上に這い上がることがなく、アタッチメントに付着しなかった場合を○とした。
また、半導体用封止材が半導体チップの厚み以上に這い上がり、アタッチメントに付着した場合を×とした。なお、この場合の多くは、実装後、アタッチメントが上昇するとともに半導体チップ実装体がステージの吸着から開放されると、半導体チップ実装体がアタッチメントと一緒に上昇してしまい、エラーとなる。
(2)半導体チップのコーナー部のフィレット形状
顕微鏡観察を用い、半導体チップのコーナー部のフィレットの高さを確認することにより、半導体チップのコーナー部のフィレット形状について評価した。
フィレットの高さが半導体チップの厚みの25%以上であった場合を○、25%未満であった場合を×とした。
Figure 2012069893
本発明によれば、アタッチメントへの半導体用封止材の付着を抑制しながら、良好なフィレットを形成することのできる半導体チップの実装方法を提供することができる。

Claims (1)

  1. 厚みが100μm以下の半導体チップを基板に実装する半導体チップの実装方法であって、
    基板に半導体用封止材を供給する工程と、
    前記半導体用封止材を介して、半導体チップを前記基板に搭載する工程と、
    前記半導体用封止材を硬化する工程とを有し、
    前記基板は、水との接触角が30°以下である
    ことを特徴とする半導体チップの実装方法。
JP2010215770A 2010-09-27 2010-09-27 半導体チップの実装方法 Pending JP2012069893A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010215770A JP2012069893A (ja) 2010-09-27 2010-09-27 半導体チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010215770A JP2012069893A (ja) 2010-09-27 2010-09-27 半導体チップの実装方法

Publications (1)

Publication Number Publication Date
JP2012069893A true JP2012069893A (ja) 2012-04-05

Family

ID=46166750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010215770A Pending JP2012069893A (ja) 2010-09-27 2010-09-27 半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP2012069893A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017038921A1 (ja) * 2015-09-01 2017-03-09 リンテック株式会社 粘着シート
JP2017069465A (ja) * 2015-09-30 2017-04-06 積水化学工業株式会社 電子部品の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074895A (en) * 1997-09-23 2000-06-13 International Business Machines Corporation Method of forming a flip chip assembly
JP2001237256A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd ワークの実装方法及びワークの実装体
JP2002343829A (ja) * 2001-05-21 2002-11-29 Nec Corp 半導体装置の実装方法
JP2008235840A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法、半導体製造装置および半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074895A (en) * 1997-09-23 2000-06-13 International Business Machines Corporation Method of forming a flip chip assembly
JP2001237256A (ja) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd ワークの実装方法及びワークの実装体
JP2002343829A (ja) * 2001-05-21 2002-11-29 Nec Corp 半導体装置の実装方法
JP2008235840A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法、半導体製造装置および半導体モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017038921A1 (ja) * 2015-09-01 2017-03-09 リンテック株式会社 粘着シート
CN107922798A (zh) * 2015-09-01 2018-04-17 琳得科株式会社 粘合片
JP2017069465A (ja) * 2015-09-30 2017-04-06 積水化学工業株式会社 電子部品の製造方法

Similar Documents

Publication Publication Date Title
JP4213767B2 (ja) 電子部品用接着剤
JP4705192B2 (ja) 半導体チップ積層体の製造方法
JP5176000B1 (ja) 電子部品用接着剤及び半導体チップ実装体の製造方法
JP4339927B2 (ja) 半導体チップの積層方法
KR20150040784A (ko) 반도체 장치의 제조 방법 및 플립 칩 실장용 접착제
JP6009860B2 (ja) 半導体装置の製造方法
JP5118956B2 (ja) 電子部品用接着剤
JP5771084B2 (ja) 半導体チップ実装体の製造方法及び封止樹脂
JP2011198953A (ja) 電子部品積層体の製造方法
JP2012069893A (ja) 半導体チップの実装方法
JP2013102092A (ja) 半導体装置の製造方法
JP5629168B2 (ja) 半導体チップ実装体の製造方法及び半導体装置
TW201422748A (zh) 電子零件用接著劑及半導體晶片構裝體之製造方法
JP2012060020A (ja) 半導体チップ実装体の製造方法及び半導体装置
JP6009743B2 (ja) 半導体パッケージの製造方法
JP2014107355A (ja) 半導体装置の製造方法
JP2012216831A (ja) 半導体チップ実装体の製造方法
JP2014107354A (ja) 半導体装置の製造方法
JP2012212724A (ja) 半導体チップ実装体の製造方法及び封止樹脂
JP2013214619A (ja) 半導体装置の製造方法
JP2015002338A (ja) 半導体装置の製造方法
JP2015216273A (ja) 熱硬化性樹脂組成物、及び半導体装置の製造方法
JP2015126120A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401