[go: up one dir, main page]

JP2012064421A - Light-emitting device and manufacturing method thereof - Google Patents

Light-emitting device and manufacturing method thereof Download PDF

Info

Publication number
JP2012064421A
JP2012064421A JP2010207429A JP2010207429A JP2012064421A JP 2012064421 A JP2012064421 A JP 2012064421A JP 2010207429 A JP2010207429 A JP 2010207429A JP 2010207429 A JP2010207429 A JP 2010207429A JP 2012064421 A JP2012064421 A JP 2012064421A
Authority
JP
Japan
Prior art keywords
substrate
adhesive
sealing material
electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010207429A
Other languages
Japanese (ja)
Inventor
Takashi Kizu
貴志 木津
Osamu Nakamura
修 中村
Shinichi Miyamoto
宮本  慎一
Yoshiyuki Matsuoka
吉幸 松岡
Kazuhito Sato
和仁 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010207429A priority Critical patent/JP2012064421A/en
Publication of JP2012064421A publication Critical patent/JP2012064421A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To seal a light-emitting device well.SOLUTION: In an electroluminescence (EL) panel 1, a substrate 10 of which a light-emitting region R including a plurality of arranged EL elements 8 is provided on the upper surface, and a sealing substrate 22 that faces the upper surface side of the substrate 10 are adhered to each other by a sealing member 15; and the light-emitting region R is sealed between the substrate 10 and the sealing substrate 22. The substrate 10 and the sealing substrate 22 are adhered to each other by the sealing member 15 in which a second adhesive surface 152 having relatively strong adhesive force faces the sealing substrate 22 side, and a first adhesive surface 151 having relatively small adhesive force faces the upper surface side of the substrate 10.

Description

本発明は、発光装置及び発光装置の製造方法に関する。   The present invention relates to a light emitting device and a method for manufacturing the light emitting device.

近年、EL(Electro Luminescence)素子を用いた発光装置であるELディスプレイ装置が用いられている。ELディスプレイ装置には複数のEL素子が備えられており、各EL素子に供給する電流を制御するアクティブマトリクス方式によって、ELディスプレイ装置は様々な画像や映像を表示する。
このELディスプレイ装置の発光表示性能を長期間安定させるために、EL素子が水分や酸素などによって劣化してしまわないように、対を成す基板間にEL素子をシール材で封止する技術が知られている(例えば、特許文献1参照。)。
In recent years, EL display devices, which are light emitting devices using EL (Electro Luminescence) elements, have been used. The EL display device includes a plurality of EL elements, and the EL display device displays various images and videos by an active matrix system that controls a current supplied to each EL element.
In order to stabilize the light emitting display performance of this EL display device for a long period of time, a technology for sealing the EL element between a pair of substrates with a sealing material is known so that the EL element is not deteriorated by moisture or oxygen. (For example, refer to Patent Document 1).

特開2009−117178号公報JP 2009-117178 A

しかしながら、上記特許文献1の場合、一方の基板の表面にはEL素子が設けられたことによる凹凸があることに対し、他方の基板の表面はフラットで起伏が無いので、双方の基板表面に被着したシール材は接触面積が大きい一方の基板側に強く接着する。
このように、双方の基板に対するシール材の接着力に差があると、接着力の弱い基板側からの剥がれが生じやすいので、ELディスプレイ装置に応力がかかった際に、基板が剥がれて封止構造に不具合が生じてしまうという問題があった。
However, in the case of the above-mentioned Patent Document 1, the surface of one substrate is uneven due to the provision of EL elements, whereas the surface of the other substrate is flat and has no undulations. The attached sealing material adheres strongly to one substrate side having a large contact area.
As described above, if there is a difference in the adhesive strength of the sealing material to both substrates, peeling from the substrate side having weak adhesive strength is likely to occur, so that when the EL display device is stressed, the substrate is peeled off and sealed. There has been a problem that the structure has a problem.

本発明の目的は、発光装置を良好に封止することである。   An object of the present invention is to satisfactorily seal a light emitting device.

本発明の発光装置は、
発光素子をそれぞれ備えた複数の画素が設けられており且つ凹凸である上面を有する第一基板と、
前記第一基板の上面に対向する対向面を有する第二基板と、
前記第一基板と前記第二基板とを貼り合わせるシール材と、
を備え、
前記シール材は、前記第一基板の前記上面と接着される第一接着面と、前記第二基板の前記対向面と接着される第二接着面とを有し、前記第一接着面の接着力よりも前記第二接着面の接着力の方が強いことを特徴とする。
好ましくは、前記複数の画素を囲う隔壁によって前記凹凸が形成されている。
好ましくは、前記シール材は、前記第一接着面を備える弱接着層と、前記第二接着面を備える強接着層とからなる2層構造を有しており、前記弱接着層よりも前記強接着層の方が含有する接着成分の濃度が濃い。
好ましくは、前記シール材は、前記第一接着面を備える弱接着層と、前記第二接着面を備える強接着層とからなる2層構造を有しており、前記強接着層は、前記弱接着層よりも接着強度が高い接着成分を含有している。
好ましくは、前記第一基板と前記第二基板の外周側に沿う枠状の封止材を設け、前記封止材で前記シール材の周囲を覆う。
The light emitting device of the present invention is
A first substrate having a plurality of pixels each provided with a light-emitting element and having an uneven top surface;
A second substrate having a facing surface facing the top surface of the first substrate;
A sealing material for bonding the first substrate and the second substrate;
With
The sealing material has a first bonding surface bonded to the upper surface of the first substrate and a second bonding surface bonded to the facing surface of the second substrate, and bonding the first bonding surface The adhesive force of the second adhesive surface is stronger than the force.
Preferably, the unevenness is formed by a partition wall surrounding the plurality of pixels.
Preferably, the sealing material has a two-layer structure including a weak adhesive layer having the first adhesive surface and a strong adhesive layer having the second adhesive surface, and the stronger the adhesive than the weak adhesive layer. The concentration of the adhesive component contained in the adhesive layer is higher.
Preferably, the sealing material has a two-layer structure including a weak adhesive layer having the first adhesive surface and a strong adhesive layer having the second adhesive surface, and the strong adhesive layer has the weak adhesive layer. An adhesive component having higher adhesive strength than the adhesive layer is contained.
Preferably, a frame-shaped sealing material is provided along the outer peripheral side of the first substrate and the second substrate, and the periphery of the sealing material is covered with the sealing material.

本発明の発光装置の製造方法は、
第一基板の一面に、発光素子をそれぞれ有する複数の画素を形成する工程と、
第二基板の一面に、第一接着面と前記第一接着面よりも接着力が強い第二接着面とを有するシール材の前記第二接着面が接着されるように、前記シール材を形成する工程と、
凹凸のある前記第一基板の前記一面に前記シール材の前記第一接着材が接着されるように、前記第一基板と前記第二基板とを貼り合わせる工程と、を備えることを特徴とする。
The manufacturing method of the light emitting device of the present invention is as follows:
Forming a plurality of pixels each having a light emitting element on one surface of the first substrate;
The sealing material is formed so that the second adhesive surface of the sealing material having a first adhesive surface and a second adhesive surface having a stronger adhesive force than the first adhesive surface is bonded to one surface of the second substrate. And a process of
A step of bonding the first substrate and the second substrate so that the first adhesive of the sealing material is bonded to the one surface of the uneven first substrate. .

本発明によれば、発光装置を良好に封止することができる。   According to the present invention, the light emitting device can be satisfactorily sealed.

ELパネルの画素の配置構成を示す平面図である。It is a top view which shows the arrangement configuration of the pixel of an EL panel. ELパネルの概略構成を示す平面図である。It is a top view which shows schematic structure of EL panel. ELパネルの1画素に相当する回路を示した回路図である。It is a circuit diagram showing a circuit corresponding to one pixel of an EL panel. ELパネルの1画素を示した平面図である。It is the top view which showed 1 pixel of EL panel. 図4のV−V線に沿った面の矢視断面図である。It is arrow sectional drawing of the surface along the VV line of FIG. 図4のVI−VI線に沿った面の矢視断面図である。It is arrow sectional drawing of the surface along the VI-VI line of FIG. ELパネルの封止構造の概略を示す断面図である。It is sectional drawing which shows the outline of the sealing structure of EL panel. ELパネルの封止工程を示す説明図である。It is explanatory drawing which shows the sealing process of EL panel. ELパネルの封止構造の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the modification of the sealing structure of EL panel. 表示パネルにELパネルが適用された携帯電話機の一例を示す正面図である。It is a front view which shows an example of the mobile telephone by which EL panel was applied to the display panel. 表示パネルにELパネルが適用されたデジタルカメラの一例を示す正面側斜視図(a)と、後面側斜視図(b)である。They are the front side perspective view (a) which shows an example of the digital camera with which the EL panel was applied to the display panel, and a rear side perspective view (b). 表示パネルにELパネルが適用されたパーソナルコンピュータの一例を示す斜視図である。It is a perspective view which shows an example of the personal computer by which EL panel was applied to the display panel.

以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。   Hereinafter, preferred embodiments for carrying out the present invention will be described with reference to the drawings. However, although various technically preferable limitations for implementing the present invention are given to the embodiments described below, the scope of the invention is not limited to the following embodiments and illustrated examples.

図1は、発光装置であるELパネル1における複数の画素Pの配置構成を示す平面図であり、図2は、ELパネル1の概略構成を示す平面図である。   FIG. 1 is a plan view showing an arrangement configuration of a plurality of pixels P in an EL panel 1 that is a light emitting device, and FIG. 2 is a plan view showing a schematic configuration of the EL panel 1.

図1、図2に示すように、ELパネル1には、複数の画素Pが所定のパターンでマトリクス状に配置されている。複数の画素Pは、R(赤)を発光する赤画素Pと、G(緑)を発光する緑画素Pと、B(青)を発光する青画素Pと、を有している。
このELパネル1には、複数の走査線2が行方向に沿って互いに略平行となるよう配列され、複数の信号線3が平面視して走査線2と略直交するよう列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線2の間において電圧供給線4が走査線2に沿って設けられている。そして、これら互いに隣接する二本の走査線2と、互いに隣接する二本の信号線3と、によって囲われる範囲が、画素Pに相当する。
また、ELパネル1には、走査線2、信号線3、電圧供給線4の上方を覆うように、隔壁であるバンク13が設けられている。このバンク13は例えば格子状に設けられ、バンク13によって囲われてなる略長方形状の複数の開口部13aが画素Pごとに形成されている。このバンク13の開口部13a内に所定のキャリア輸送層(後述する正孔注入層8b、発光層8c)が設けられ、各画素Pにおける発光素子(後述するEL素子8)となる。キャリア輸送層とは、電圧が印加されることによって正孔又は電子を輸送する層である。そして、バンク13において開口部13aが配列され、画素Pが配列されてなる領域がELパネル1の発光領域Rに相当する。なお、バンク13は、上述のように、画素Pごとに開口部13aを設けるものばかりでなく、信号線3上を覆い且つ列方向に沿って延在するとともに、列方向に並んだ後述する複数の画素Pの各画素電極8aの中央部をまとめて露出するようなストライプ状の開口部を有しているものであってもよい。
As shown in FIGS. 1 and 2, the EL panel 1 has a plurality of pixels P arranged in a matrix with a predetermined pattern. The plurality of pixels P includes a red pixel P that emits R (red), a green pixel P that emits G (green), and a blue pixel P that emits B (blue).
In the EL panel 1, a plurality of scanning lines 2 are arranged so as to be substantially parallel to each other along the row direction, and the plurality of signal lines 3 are arranged along the column direction so as to be substantially orthogonal to the scanning lines 2 in plan view. They are arranged so as to be substantially parallel to each other. A voltage supply line 4 is provided along the scanning line 2 between the adjacent scanning lines 2. A range surrounded by these two adjacent scanning lines 2 and two adjacent signal lines 3 corresponds to the pixel P.
Further, the EL panel 1 is provided with a bank 13 as a partition so as to cover the scanning line 2, the signal line 3, and the voltage supply line 4. The banks 13 are provided in a lattice shape, for example, and a plurality of substantially rectangular openings 13 a surrounded by the banks 13 are formed for each pixel P. Predetermined carrier transport layers (a hole injection layer 8b and a light emitting layer 8c described later) are provided in the opening 13a of the bank 13, and become a light emitting element (an EL element 8 described later) in each pixel P. The carrier transport layer is a layer that transports holes or electrons when a voltage is applied. The area where the openings 13 a are arranged in the bank 13 and the pixels P are arranged corresponds to the light emitting area R of the EL panel 1. As described above, the bank 13 is not only provided with the opening 13a for each pixel P, but also covers the signal line 3, extends in the column direction, and is arranged in the column direction as described later. The pixel P may have a stripe-shaped opening that exposes the central portion of each pixel electrode 8a.

図3は、アクティブマトリクス駆動方式で動作するELパネル1の1画素に相当する回路を示した回路図である。   FIG. 3 is a circuit diagram showing a circuit corresponding to one pixel of the EL panel 1 operating in the active matrix driving method.

図3に示すように、ELパネル1には、走査線2と、走査線2と交差する信号線3と、走査線2に沿う電圧供給線4とが設けられており、このELパネル1の1画素Pにつき、薄膜トランジスタであるスイッチトランジスタ5と、薄膜トランジスタである駆動トランジスタ6と、キャパシタ7と、EL素子8とが設けられている。   As shown in FIG. 3, the EL panel 1 is provided with a scanning line 2, a signal line 3 intersecting with the scanning line 2, and a voltage supply line 4 along the scanning line 2. For each pixel P, a switch transistor 5 that is a thin film transistor, a drive transistor 6 that is a thin film transistor, a capacitor 7, and an EL element 8 are provided.

各画素Pにおいては、スイッチトランジスタ5のゲートが走査線2に接続され、スイッチトランジスタ5のドレインとソースのうちの一方が信号線3に接続され、スイッチトランジスタ5のドレインとソースのうちの他方がキャパシタ7の一方の電極及び駆動トランジスタ6のゲートに接続されている。駆動トランジスタ6のソースとドレインのうちの一方が電圧供給線4に接続され、駆動トランジスタ6のソースとドレインのうち他方がキャパシタ7の他方の電極及びEL素子8のアノードに接続されている。なお、全ての画素PのEL素子8のカソードは、一定電圧Vcomに保たれている(例えば、接地されている)。   In each pixel P, the gate of the switch transistor 5 is connected to the scanning line 2, one of the drain and source of the switch transistor 5 is connected to the signal line 3, and the other of the drain and source of the switch transistor 5 is It is connected to one electrode of the capacitor 7 and the gate of the driving transistor 6. One of the source and drain of the driving transistor 6 is connected to the voltage supply line 4, and the other of the source and drain of the driving transistor 6 is connected to the other electrode of the capacitor 7 and the anode of the EL element 8. Note that the cathodes of the EL elements 8 of all the pixels P are kept at a constant voltage Vcom (for example, grounded).

また、このELパネル1の周囲において各走査線2が走査ドライバに接続され、各電圧供給線4が一定電圧を出力する電圧源又は適宜電圧信号を出力する電圧ドライバに接続され、各信号線3がデータドライバに接続されており、これらドライバによってELパネル1がアクティブマトリクス駆動方式で駆動される。電圧供給線4には、電圧源による一定電圧又は電圧ドライバによる電圧信号が供給される。   Further, around the EL panel 1, each scanning line 2 is connected to a scanning driver, and each voltage supply line 4 is connected to a voltage source that outputs a constant voltage or a voltage driver that outputs a voltage signal as appropriate. Are connected to the data driver, and the EL panel 1 is driven by these drivers by the active matrix driving method. The voltage supply line 4 is supplied with a constant voltage from a voltage source or a voltage signal from a voltage driver.

次に、ELパネル1と、その画素Pの回路構造について、図4〜図6を用いて説明する。ここで、図4は、ELパネル1の1画素Pに相当する平面図であり、図5は、図4のV−V線に沿った面の矢視断面図、図6は、図4のVI−VI線に沿った面の矢視断面図である。なお、図4においては、電極及び配線を主に示す。   Next, the circuit structure of the EL panel 1 and the pixel P will be described with reference to FIGS. Here, FIG. 4 is a plan view corresponding to one pixel P of the EL panel 1, FIG. 5 is a cross-sectional view taken along the line V-V in FIG. 4, and FIG. It is arrow sectional drawing of the surface along the VI-VI line. In FIG. 4, electrodes and wiring are mainly shown.

図4に示すように、スイッチトランジスタ5及び駆動トランジスタ6は、信号線3に沿うように配列され、スイッチトランジスタ5の近傍にキャパシタ7が配置され、駆動トランジスタ6の近傍にEL素子8が配置されている。また、各画素Pにおいて、走査線2と電圧供給線4の間に、スイッチトランジスタ5、駆動トランジスタ6、キャパシタ7及びEL素子8が配置されている。   As shown in FIG. 4, the switch transistor 5 and the drive transistor 6 are arranged along the signal line 3, the capacitor 7 is disposed in the vicinity of the switch transistor 5, and the EL element 8 is disposed in the vicinity of the drive transistor 6. ing. In each pixel P, a switch transistor 5, a drive transistor 6, a capacitor 7, and an EL element 8 are disposed between the scanning line 2 and the voltage supply line 4.

図4〜図6に示すように、透明な第一基板である基板10上に信号線3とゲート電極5a、6aが設けられ、基板10上の一面にスイッチトランジスタ5、駆動トランジスタ6のゲート絶縁膜となる第一絶縁膜11が成膜されている。その第一絶縁膜11の上に走査線2及び電圧供給線4が形成され、スイッチトランジスタ5と駆動トランジスタ6及び走査線2と電圧供給線4を覆うように第二絶縁膜12が成膜されている。このため、信号線3は第一絶縁膜11と基板10との間に形成され、走査線2及び電圧供給線4は第一絶縁膜11と第二絶縁膜12との間に形成されている。   As shown in FIGS. 4 to 6, the signal line 3 and the gate electrodes 5 a and 6 a are provided on the substrate 10 which is a transparent first substrate, and the gate insulation of the switch transistor 5 and the drive transistor 6 is provided on one surface of the substrate 10. A first insulating film 11 to be a film is formed. A scanning line 2 and a voltage supply line 4 are formed on the first insulating film 11, and a second insulating film 12 is formed so as to cover the switch transistor 5, the drive transistor 6, the scanning line 2 and the voltage supply line 4. ing. Therefore, the signal line 3 is formed between the first insulating film 11 and the substrate 10, and the scanning line 2 and the voltage supply line 4 are formed between the first insulating film 11 and the second insulating film 12. .

図4、図6に示すように、スイッチトランジスタ5は、逆スタガ構造の薄膜トランジスタである。このスイッチトランジスタ5は、ゲート電極5a、半導体膜5b、保護絶縁膜5d、不純物半導体膜5f,5g、ドレイン電極5h、ソース電極5i等を有するものである。   As shown in FIGS. 4 and 6, the switch transistor 5 is a thin film transistor having an inverted staggered structure. The switch transistor 5 includes a gate electrode 5a, a semiconductor film 5b, a protective insulating film 5d, impurity semiconductor films 5f and 5g, a drain electrode 5h, a source electrode 5i, and the like.

ゲート電極5aは、基板10と第一絶縁膜11の間に形成されている。このゲート電極5aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜の中から選択された材料で形成されることが好ましい。また、ゲート電極5aの上に絶縁性の第一絶縁膜11が成膜されており、その第一絶縁膜11によってゲート電極5aが被覆されている。
第一絶縁膜11は、例えば、光透過性を有し、シリコン窒化物又はシリコン酸化物を含有する。この第一絶縁膜11上であってゲート電極5aに対応する位置に真性な半導体膜5bが形成されており、半導体膜5bが第一絶縁膜11を挟んでゲート電極5aと相対している。
半導体膜5bは、例えば、マイクロクリスタルシリコン(微結晶シリコン)からなるか、マイクロクリスタルシリコン及びアモルファスシリコンを含み、この半導体膜5bにチャネルが形成される。また、半導体膜5bの中央部上には、絶縁性の保護絶縁膜5dが形成されている。この保護絶縁膜5dは、例えば、シリコン窒化物又はシリコン酸化物を含有することが好ましい。
また、半導体膜5bの一端部の上には、不純物半導体膜5fが一部保護絶縁膜5dに重なるようにして形成されており、半導体膜5bの他端部の上には、不純物半導体膜5gが一部保護絶縁膜5dに重なるようにして形成されている。そして、不純物半導体膜5f,5gはそれぞれ半導体膜5bの両端側に互いに離間して形成されている。なお、不純物半導体膜5f,5gはn型半導体であるが、これに限らず、スイッチトランジスタ5がp型トランジスタであれば、p型半導体であってもよい。
不純物半導体膜5fの上には、ドレイン電極5hが形成されている。不純物半導体膜5gの上には、ソース電極5iが形成されている。ドレイン電極5h,ソース電極5iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜の中から選択された材料で形成されることが好ましい。
保護絶縁膜5d、ドレイン電極5h及びソース電極5iの上には、絶縁性の第二絶縁膜12が成膜され、保護絶縁膜5d、ドレイン電極5h及びソース電極5iが第二絶縁膜12によって被覆されている。そして、スイッチトランジスタ5は、第二絶縁膜12によって覆われるようになっている。第二絶縁膜12は、例えば、窒化シリコン又は酸化シリコンを含有する。
The gate electrode 5 a is formed between the substrate 10 and the first insulating film 11. The gate electrode 5a is preferably formed of a material selected from, for example, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film, or an AlTiNd alloy film. An insulating first insulating film 11 is formed on the gate electrode 5a, and the first insulating film 11 covers the gate electrode 5a.
The first insulating film 11 has, for example, optical transparency and contains silicon nitride or silicon oxide. An intrinsic semiconductor film 5b is formed on the first insulating film 11 at a position corresponding to the gate electrode 5a, and the semiconductor film 5b is opposed to the gate electrode 5a with the first insulating film 11 interposed therebetween.
The semiconductor film 5b is made of, for example, microcrystalline silicon (microcrystalline silicon) or includes microcrystalline silicon and amorphous silicon, and a channel is formed in the semiconductor film 5b. An insulating protective insulating film 5d is formed on the central portion of the semiconductor film 5b. The protective insulating film 5d preferably contains, for example, silicon nitride or silicon oxide.
An impurity semiconductor film 5f is formed on one end portion of the semiconductor film 5b so as to partially overlap the protective insulating film 5d, and the impurity semiconductor film 5g is formed on the other end portion of the semiconductor film 5b. Is partially overlapped with the protective insulating film 5d. The impurity semiconductor films 5f and 5g are formed on both ends of the semiconductor film 5b so as to be separated from each other. Although the impurity semiconductor films 5f and 5g are n-type semiconductors, the present invention is not limited to this, and may be a p-type semiconductor as long as the switch transistor 5 is a p-type transistor.
A drain electrode 5h is formed on the impurity semiconductor film 5f. A source electrode 5i is formed on the impurity semiconductor film 5g. The drain electrode 5h and the source electrode 5i are preferably formed of a material selected from, for example, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film, or an AlTiNd alloy film.
An insulating second insulating film 12 is formed on the protective insulating film 5d, the drain electrode 5h, and the source electrode 5i, and the protective insulating film 5d, the drain electrode 5h, and the source electrode 5i are covered with the second insulating film 12. Has been. The switch transistor 5 is covered with the second insulating film 12. The second insulating film 12 contains, for example, silicon nitride or silicon oxide.

図4、図5に示すように、駆動トランジスタ6は、逆スタガ構造の薄膜トランジスタである。この駆動トランジスタ6は、ゲート電極6a、半導体膜6b、保護絶縁膜6d、不純物半導体膜6f,6g、ドレイン電極6h、ソース電極6i等を有するものである。   As shown in FIGS. 4 and 5, the driving transistor 6 is a thin film transistor having an inverted staggered structure. The drive transistor 6 includes a gate electrode 6a, a semiconductor film 6b, a protective insulating film 6d, impurity semiconductor films 6f and 6g, a drain electrode 6h, a source electrode 6i, and the like.

ゲート電極6aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜の中から選択された材料で形成されることが好ましく、ゲート電極5aと同様に基板10と第一絶縁膜11の間に形成されている。そして、ゲート電極6aは、例えば、シリコン窒化物又はシリコン酸化物を含む第一絶縁膜11によって被覆されている。
この第一絶縁膜11の上であって、ゲート電極6aに対応する位置に、チャネルが形成される真性な半導体膜6bが設けられており、この半導体膜6bが第一絶縁膜11を挟んでゲート電極6aと相対している。半導体膜6bは、例えば、マイクロクリスタルシリコン(微結晶シリコン)からなるか、マイクロクリスタルシリコン及びアモルファスシリコンを含む。
半導体膜6bの中央部上には、絶縁性の保護絶縁膜6dが形成されている。この保護絶縁膜6dは、例えば、シリコン窒化物又はシリコン酸化物を含有することが好ましい。
また、半導体膜6bの一端部の上には、不純物半導体膜6fが一部保護絶縁膜6dに重なるようにして形成されており、半導体膜6bの他端部の上には、不純物半導体膜6gが一部保護絶縁膜6dに重なるようにして形成されている。そして、不純物半導体膜6f,6gはそれぞれ半導体膜6bの両端側に互いに離間して形成されている。なお、不純物半導体膜6f,6gはn型半導体であるが、これに限らず、駆動トランジスタ6がp型トランジスタであれば、p型半導体であってもよい。
不純物半導体膜6fの上には、ドレイン電極6hが形成されている。不純物半導体膜6gの上には、ソース電極6iが形成されている。ドレイン電極6h,ソース電極6iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜の中から選択された材料で形成されることが好ましい。
保護絶縁膜6d、ドレイン電極6h及びソース電極6iの上には、絶縁性の第二絶縁膜12が成膜され、保護絶縁膜6d、ドレイン電極6h及びソース電極6iが第二絶縁膜12によって被覆されている。そして、駆動トランジスタ6は、第二絶縁膜12によって覆われるようになっている。
The gate electrode 6a is preferably formed of a material selected from, for example, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film, or an AlTiNd alloy film. It is formed between the first insulating films 11. The gate electrode 6a is covered with a first insulating film 11 containing, for example, silicon nitride or silicon oxide.
An intrinsic semiconductor film 6b in which a channel is formed is provided on the first insulating film 11 at a position corresponding to the gate electrode 6a. The semiconductor film 6b sandwiches the first insulating film 11 therebetween. Opposite to the gate electrode 6a. The semiconductor film 6b is made of, for example, microcrystalline silicon (microcrystalline silicon) or includes microcrystalline silicon and amorphous silicon.
An insulating protective insulating film 6d is formed on the central portion of the semiconductor film 6b. The protective insulating film 6d preferably contains, for example, silicon nitride or silicon oxide.
Further, an impurity semiconductor film 6f is formed so as to partially overlap the protective insulating film 6d on one end portion of the semiconductor film 6b, and the impurity semiconductor film 6g is formed on the other end portion of the semiconductor film 6b. Is partially overlapped with the protective insulating film 6d. The impurity semiconductor films 6f and 6g are formed on both ends of the semiconductor film 6b so as to be separated from each other. The impurity semiconductor films 6f and 6g are n-type semiconductors. However, the impurity semiconductor films 6f and 6g are not limited to this, and may be p-type semiconductors if the driving transistor 6 is a p-type transistor.
A drain electrode 6h is formed on the impurity semiconductor film 6f. A source electrode 6i is formed on the impurity semiconductor film 6g. The drain electrode 6h and the source electrode 6i are preferably formed of a material selected from, for example, a Cr film, an Al film, a Cr / Al laminated film, an AlTi alloy film, or an AlTiNd alloy film.
An insulating second insulating film 12 is formed on the protective insulating film 6d, the drain electrode 6h, and the source electrode 6i, and the protective insulating film 6d, the drain electrode 6h, and the source electrode 6i are covered with the second insulating film 12. Has been. The drive transistor 6 is covered with the second insulating film 12.

キャパシタ7は、駆動トランジスタ6のゲート電極6aとソース電極6iとの間に接続されている。具体的には、キャパシタ7の電極7aは、駆動トランジスタ6のゲート電極6aに接続され、キャパシタ7の電極7bは、駆動トランジスタ6のソース電極6iに接続されている。そして、図4、図6に示すように、基板10と第一絶縁膜11との間にキャパシタ7の一方の電極7aが形成され、第一絶縁膜11と第二絶縁膜12との間にキャパシタ7の他方の電極7bが形成され、電極7aと電極7bが誘電体である第一絶縁膜11を挟んで相対している。   The capacitor 7 is connected between the gate electrode 6 a and the source electrode 6 i of the driving transistor 6. Specifically, the electrode 7 a of the capacitor 7 is connected to the gate electrode 6 a of the drive transistor 6, and the electrode 7 b of the capacitor 7 is connected to the source electrode 6 i of the drive transistor 6. 4 and 6, one electrode 7a of the capacitor 7 is formed between the substrate 10 and the first insulating film 11, and between the first insulating film 11 and the second insulating film 12. The other electrode 7b of the capacitor 7 is formed, and the electrode 7a and the electrode 7b are opposed to each other with the first insulating film 11 as a dielectric interposed therebetween.

なお、信号線3、キャパシタ7の電極7a、スイッチトランジスタ5のゲート電極5a及び駆動トランジスタ6のゲート電極6aは、基板10に一面に成膜された導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線2、電圧供給線4、キャパシタ7の電極7b、スイッチトランジスタ5のドレイン電極5h,ソース電極5i及び駆動トランジスタ6のドレイン電極6h,ソース電極6iは、第一絶縁膜11に一面に成膜された導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
Note that the signal line 3, the electrode 7a of the capacitor 7, the gate electrode 5a of the switch transistor 5, and the gate electrode 6a of the drive transistor 6 are made of a conductive film formed on one surface of the substrate 10 by a photolithography method, an etching method, or the like. It is formed in a lump by shape processing.
In addition, the scanning line 2, the voltage supply line 4, the electrode 7 b of the capacitor 7, the drain electrode 5 h and source electrode 5 i of the switch transistor 5, and the drain electrode 6 h and source electrode 6 i of the driving transistor 6 are on the first insulating film 11. The conductive film thus formed is formed by shape processing by a photolithography method, an etching method, or the like.

また、第一絶縁膜11には、ゲート電極5aと走査線2とが重なる領域にコンタクトホール11aが形成され、ドレイン電極5hと信号線3とが重なる領域にコンタクトホール11bが形成され、ゲート電極6aとソース電極5iとが重なる領域にコンタクトホール11cが形成されており、コンタクトホール11a〜11c内にコンタクトプラグ20a〜20cがそれぞれ埋め込まれている。コンタクトプラグ20aによってスイッチトランジスタ5のゲート電極5aと走査線2が電気的に導通し、コンタクトプラグ20bによってスイッチトランジスタ5のドレイン電極5hと信号線3が電気的に導通し、コンタクトプラグ20cによってスイッチトランジスタ5のソース電極5iとキャパシタ7の電極7aが電気的に導通するとともにスイッチトランジスタ5のソース電極5iと駆動トランジスタ6のゲート電極6aが電気的に導通する。なお、コンタクトプラグ20a〜20cを介することなく、走査線2が直接ゲート電極5aと接触し、ドレイン電極5hが信号線3と接触し、ソース電極5iがゲート電極6aと接触してもよい。
また、駆動トランジスタ6のゲート電極6aがキャパシタ7の電極7aに一体に連なっており、駆動トランジスタ6のドレイン電極6hが電圧供給線4に一体に連なっており、駆動トランジスタ6のソース電極6iがキャパシタ7の電極7bに一体に連なっている。
In the first insulating film 11, a contact hole 11a is formed in a region where the gate electrode 5a and the scanning line 2 overlap, and a contact hole 11b is formed in a region where the drain electrode 5h and the signal line 3 overlap. A contact hole 11c is formed in a region where 6a and the source electrode 5i overlap, and contact plugs 20a to 20c are buried in the contact holes 11a to 11c, respectively. The contact plug 20a electrically connects the gate electrode 5a of the switch transistor 5 and the scanning line 2, the contact plug 20b electrically connects the drain electrode 5h of the switch transistor 5 and the signal line 3, and the contact plug 20c electrically connects the switch transistor. 5 source electrode 5i and capacitor 7 electrode 7a are electrically connected, and source electrode 5i of switch transistor 5 and gate electrode 6a of drive transistor 6 are electrically connected. The scanning line 2 may be in direct contact with the gate electrode 5a, the drain electrode 5h may be in contact with the signal line 3, and the source electrode 5i may be in contact with the gate electrode 6a without using the contact plugs 20a to 20c.
Further, the gate electrode 6a of the driving transistor 6 is integrally connected to the electrode 7a of the capacitor 7, the drain electrode 6h of the driving transistor 6 is integrally connected to the voltage supply line 4, and the source electrode 6i of the driving transistor 6 is connected to the capacitor. 7 is integrally connected to the electrode 7b.

画素電極8aは、第一絶縁膜11を介して基板10上に設けられており、画素Pごとに独立して形成されている。画素電極8a側からEL素子8の光を出射するボトムエミッション構造であれば、この画素電極8aは透明電極であって、例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In23)、酸化スズ(SnO2)、酸化亜鉛(ZnO)又はカドミウム−錫酸化物(CTO)の中から選択された材料で形成されることが好ましい。また、対向電極8d側からEL素子8の光を出射するトップエミッション構造の場合、画素電極8aは、高い光反射性のアルミ等の単体又は合金層を下層として光反射性層とし、上層として上述の透明電極の積層構造とすることが好ましい。なお、画素電極8aは一部、駆動トランジスタ6のソース電極6iに重なり、画素電極8aとソース電極6iが接続している。
そして、図4、図5に示すように、第二絶縁膜12が、走査線2、信号線3、電圧供給線4、スイッチトランジスタ5、駆動トランジスタ6、画素電極8aの周縁部、キャパシタ7の電極7b及び第一絶縁膜11を覆うように形成されている。つまり第二絶縁膜12には、各画素電極8aの中央部が露出するように開口部12aが形成されている。そのため、第二絶縁膜12は平面視して格子状に形成されている。
The pixel electrode 8 a is provided on the substrate 10 via the first insulating film 11 and is formed independently for each pixel P. In the case of a bottom emission structure that emits light from the EL element 8 from the pixel electrode 8a side, the pixel electrode 8a is a transparent electrode, for example, tin-doped indium oxide (ITO), zinc-doped indium oxide, indium oxide (In 2 O 3 ), tin oxide (SnO 2 ), zinc oxide (ZnO) or cadmium-tin oxide (CTO). Further, in the case of a top emission structure that emits light from the EL element 8 from the counter electrode 8d side, the pixel electrode 8a has a light-reflective layer as a single layer or an alloy layer such as highly light-reflective aluminum, and the above-described layer as an upper layer. It is preferable to have a laminated structure of transparent electrodes. The pixel electrode 8a partially overlaps the source electrode 6i of the driving transistor 6, and the pixel electrode 8a and the source electrode 6i are connected.
4 and 5, the second insulating film 12 includes the scanning line 2, the signal line 3, the voltage supply line 4, the switch transistor 5, the driving transistor 6, the peripheral edge of the pixel electrode 8a, the capacitor 7 It is formed so as to cover the electrode 7 b and the first insulating film 11. That is, the opening 12a is formed in the second insulating film 12 so that the central portion of each pixel electrode 8a is exposed. Therefore, the second insulating film 12 is formed in a lattice shape in plan view.

EL素子8は、図4、図5に示すように、アノードとなる画素電極8aと、画素電極8aの上に形成された化合物膜である正孔注入層8bと、正孔注入層8bの上に形成された化合物膜である発光層8cと、発光層8cの上に形成されたカソードとなる対向電極8dとを備えている。対向電極8dは全画素Pに共通の単一電極であって、全画素Pに連続して形成されている。   As shown in FIGS. 4 and 5, the EL element 8 includes a pixel electrode 8a serving as an anode, a hole injection layer 8b that is a compound film formed on the pixel electrode 8a, and a hole injection layer 8b. A light emitting layer 8c which is a compound film formed on the light emitting layer 8 and a counter electrode 8d which is a cathode formed on the light emitting layer 8c. The counter electrode 8d is a single electrode common to all the pixels P, and is continuously formed in all the pixels P.

正孔注入層8bは、例えば、導電性高分子であるPEDOT(poly(ethylenedioxy)thiophene;ポリエチレンジオキシチオフェン)及びドーパントであるPSS(polystyrene sulfonate;ポリスチレンスルホン酸)からなる層であって、画素電極8aから発光層8cに向けて正孔を注入するキャリア注入層である。
発光層8cは、画素P毎にR(赤),G(緑),B(青)のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなる層であって、対向電極8dから供給される電子と、正孔注入層8bから注入される正孔との再結合に伴い発光する。このため、R(赤)を発光する画素P、G(緑)を発光する画素P、B(青)を発光する画素Pは互いに発光層8cの発光材料が異なる。なお、画素PのR(赤),G(緑),B(青)のパターンは格子パターンに限らず、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。ストライプパターンの場合、バンク13の開口部13aは、列方向に沿って複数の画素Pの画素電極8aの中央部をまとめて露出するようなストライプ状となる。
The hole injection layer 8b is a layer made of, for example, PEDOT (poly (ethylenedioxy) thiophene) which is a conductive polymer and PSS (polystyrene sulfonate) which is a dopant, and is a pixel electrode. This is a carrier injection layer that injects holes from 8a toward the light emitting layer 8c.
The light emitting layer 8c includes a material that emits any one of R (red), G (green), and B (blue) for each pixel P. For example, the light emitting layer 8c is a layer made of a polyfluorene light emitting material or a polyphenylene vinylene light emitting material. Thus, light is emitted in association with recombination of electrons supplied from the counter electrode 8d and holes injected from the hole injection layer 8b. For this reason, the pixel P that emits R (red), the pixel P that emits G (green), and the pixel P that emits B (blue) have different light emitting materials for the light emitting layer 8c. Note that the R (red), G (green), and B (blue) pattern of the pixel P is not limited to the lattice pattern, and may be a delta arrangement or a stripe pattern in which the same color pixels are arranged in the vertical direction. May be. In the case of a stripe pattern, the opening 13a of the bank 13 has a stripe shape that exposes central portions of the pixel electrodes 8a of the plurality of pixels P along the column direction.

対向電極8dは、画素電極8aよりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金の下層及びシート抵抗を下げるための上層の積層体で形成されている。上層は、対向電極8d側からEL素子8の光を出射するトップエミッション構造の場合、透明電極であって、例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In23)、酸化スズ(SnO2)、酸化亜鉛(ZnO)又はカドミウム−錫酸化物(CTO)の中から選択された材料で形成されることが好ましく、画素電極8a側からEL素子8の光を出射するボトムエミッションであれば、高い光反射性のアルミ等の単体又は合金層が好ましい。
この対向電極8dは全ての画素Pに共通した電極であり、発光層8cなどの化合物膜とともに後述するバンク13を被覆している。
The counter electrode 8d is formed of a material having a work function lower than that of the pixel electrode 8a. For example, the counter electrode 8d lowers the sheet resistance and the lower layer of a simple substance or an alloy containing at least one of indium, magnesium, calcium, lithium, barium, and rare earth metals. Therefore, it is formed of an upper layer laminate. In the case of a top emission structure that emits light from the EL element 8 from the counter electrode 8d side, the upper layer is a transparent electrode, for example, tin-doped indium oxide (ITO), zinc-doped indium oxide, indium oxide (In 2 O 3 ), Tin oxide (SnO 2 ), zinc oxide (ZnO) or cadmium-tin oxide (CTO), and the light emitted from the EL element 8 is emitted from the pixel electrode 8a side. If it is a bottom emission to be performed, a simple substance such as aluminum having high light reflectivity or an alloy layer is preferable.
The counter electrode 8d is an electrode common to all the pixels P, and covers a bank 13 described later together with a compound film such as the light emitting layer 8c.

このように、第二絶縁膜12及びバンク13によって発光部位となる発光層8cが画素Pごとに仕切られている。
そして、バンク13の開口部13a内において、キャリア輸送層としての正孔注入層8b及び発光層8cが、画素電極8a上に積層されている。なお、正孔注入層8bは、複数の画素Pに跨るように連続して形成されていてもよい。この場合、正孔注入性のある酸化ゲルマニウムが好ましい。
As described above, the light emitting layer 8 c serving as a light emitting portion is partitioned for each pixel P by the second insulating film 12 and the bank 13.
In the opening 13 a of the bank 13, a hole injection layer 8 b and a light emitting layer 8 c as a carrier transport layer are stacked on the pixel electrode 8 a. The hole injection layer 8b may be continuously formed so as to straddle the plurality of pixels P. In this case, germanium oxide having a hole injection property is preferable.

具体的には、バンク13は、正孔注入層8bや発光層8cを湿式法により、バンク13で囲まれた画素Pに対応する所定の領域に形成するに際して、正孔注入層8bや発光層8cとなる材料が溶媒に溶解または分散された液状体が、バンク13を介して隣接する画素Pに流出しないように堰き止める隔壁として機能する。
例えば、図5に示すように、第二絶縁膜12の上に設けられたバンク13の開口部13aの開口端は、第2絶縁膜12の開口部12aの開口端より内側に位置しているため、バンク13は、第2絶縁膜12の全面を覆っている。なお、第二絶縁膜12をバンク13よりも幅広とした構造にすることによって、開口部13aが開口部12aより幅広となり、第2絶縁膜12の開口部12の開口端における側面が、バンク13の開口部13aから露出するようにしてもよい。
そして、各開口部13aに囲まれた各画素電極8a上に、正孔注入層8bとなる材料が含有される液状体を塗布し、基板10ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第1のキャリア輸送層である正孔注入層8bとなる。
さらに、各開口部13aに囲まれた各正孔注入層8b上に、発光層8cとなる材料が含有される液状体を塗布し、基板10ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第2のキャリア輸送層である発光層8cとなる。
なお、この発光層8cとバンク13を被覆するように対向電極8dが設けられている。
Specifically, the bank 13 forms the hole injection layer 8b and the light emitting layer 8b and the light emitting layer 8c in a predetermined region corresponding to the pixel P surrounded by the bank 13 by a wet method. The liquid material in which the material to be 8c is dissolved or dispersed in the solvent functions as a partition wall that prevents the liquid material from flowing out to the adjacent pixel P through the bank 13.
For example, as shown in FIG. 5, the opening end of the opening 13 a of the bank 13 provided on the second insulating film 12 is located inside the opening end of the opening 12 a of the second insulating film 12. Therefore, the bank 13 covers the entire surface of the second insulating film 12. By making the second insulating film 12 wider than the bank 13, the opening 13 a becomes wider than the opening 12 a, and the side surface at the opening end of the opening 12 of the second insulating film 12 is the bank 13. You may make it expose from the opening part 13a.
Then, a liquid containing a material to be the hole injection layer 8b is applied on each pixel electrode 8a surrounded by each opening 13a, and the substrate 10 is heated to dry the liquid to form a film. The resulting compound film becomes the hole injection layer 8b which is the first carrier transport layer.
Further, a liquid material containing a material to be the light emitting layer 8c is applied on each hole injection layer 8b surrounded by each opening 13a, and the whole substrate 10 is heated to dry the liquid material to form a film. The compound film becomes the light emitting layer 8c which is the second carrier transport layer.
A counter electrode 8 d is provided so as to cover the light emitting layer 8 c and the bank 13.

このバンク13の開口部13aに応じて、複数のEL素子8(画素P)が配列された領域が、ELパネル1の発光領域Rとなる。
そして、このELパネル1においては、ボトムエミッション構造の場合、画素電極8a、基板10及び第一絶縁膜11が透明であり、発光層8cから発した光が画素電極8a、第一絶縁膜11及び基板10を透過して出射する。そのため、基板10の裏面が表示面となる。
なお、基板10側ではなく、反対側が表示面となるトップエミッション構造でもよい。この場合、上述したように対向電極8dを透明電極とし、画素電極8aを反射電極として、発光層8cから発した光が対向電極8dを透過して出射する。
A region where a plurality of EL elements 8 (pixels P) are arranged in accordance with the opening 13 a of the bank 13 is a light emitting region R of the EL panel 1.
In the EL panel 1, in the case of the bottom emission structure, the pixel electrode 8a, the substrate 10 and the first insulating film 11 are transparent, and light emitted from the light emitting layer 8c is transmitted to the pixel electrode 8a, the first insulating film 11 and The light passes through the substrate 10 and is emitted. Therefore, the back surface of the substrate 10 becomes a display surface.
A top emission structure in which the display surface is the opposite side instead of the substrate 10 side may be used. In this case, as described above, the counter electrode 8d is a transparent electrode, the pixel electrode 8a is a reflective electrode, and light emitted from the light emitting layer 8c is transmitted through the counter electrode 8d and emitted.

また、図5から図7に示すように、基板10の上面側には、対向電極8d及びバンク13を被覆するパッシベーション膜14が設けられている。パッシベーション膜14は、絶縁性の保護膜であり、ELパネル1の発光領域Rを保護するように覆っている。なお、図7に示すELパネル1においては、基板10上の第一絶縁膜11、第二絶縁膜12、スイッチトランジスタ5、駆動トランジスタ6、画素電極8a等の図示を省略しており、ELパネル1を簡略的に図示している。   Further, as shown in FIGS. 5 to 7, a passivation film 14 that covers the counter electrode 8 d and the bank 13 is provided on the upper surface side of the substrate 10. The passivation film 14 is an insulating protective film and covers the light emitting region R of the EL panel 1 so as to protect it. In the EL panel 1 shown in FIG. 7, the illustration of the first insulating film 11, the second insulating film 12, the switch transistor 5, the driving transistor 6, the pixel electrode 8a and the like on the substrate 10 is omitted. 1 is illustrated in a simplified manner.

また、図5から図7に示すように、透明な第二基板である封止基板22が、基板10の上面側の発光領域Rに対向する配置にシール材15によって固着されている。
シール材15は、パッシベーション膜14の表面全体を被覆するように設けられており、パッシベーション膜14を介して発光領域Rを覆っている。そして、シール材15は、パッシベーション膜14の被膜性を補うように、保護膜の一部として機能する。
このシール材15は、封止基板22と基板10(パッシベーション膜14)の間を空洞無く満たしており、EL素子8(発光領域R)を封止基板22と基板10の間に封止している。つまり、EL素子8(発光領域R)は、封止基板22と基板10とシール材15とによるパッケージ内に全固体封止されている。
Further, as shown in FIGS. 5 to 7, a sealing substrate 22 which is a transparent second substrate is fixed to the arrangement facing the light emitting region R on the upper surface side of the substrate 10 by a sealing material 15.
The sealing material 15 is provided so as to cover the entire surface of the passivation film 14, and covers the light emitting region R via the passivation film 14. The sealing material 15 functions as a part of the protective film so as to supplement the film property of the passivation film 14.
The sealing material 15 fills the space between the sealing substrate 22 and the substrate 10 (passivation film 14) without a cavity, and seals the EL element 8 (light emitting region R) between the sealing substrate 22 and the substrate 10. Yes. That is, the EL element 8 (light emitting region R) is all solid-sealed in a package including the sealing substrate 22, the substrate 10, and the sealing material 15.

特に、シール材15は、図7、図8に示すように、基板10側となる第一接着面151を有する弱接着層15aと、封止基板22側となる第二接着面152を有する強接着層15bとからなり、2層構造を成している。
そして、例えば、強接着層15bは、弱接着層15aよりも接着成分の濃度が濃い材料で形成されており、強接着層15b(第二接着面152)は弱接着層15a(第一接着面151)よりも接着力が強い。例えば、強接着層15bの接着成分の濃度は、弱接着層15aの接着成分の濃度の1.2〜2.0倍であることが好ましい。
In particular, as shown in FIGS. 7 and 8, the sealing material 15 has a weak adhesive layer 15a having a first adhesive surface 151 on the substrate 10 side and a strong adhesive having a second adhesive surface 152 on the sealing substrate 22 side. It consists of the adhesive layer 15b and has a two-layer structure.
For example, the strong adhesive layer 15b is formed of a material having a higher concentration of adhesive component than the weak adhesive layer 15a, and the strong adhesive layer 15b (second adhesive surface 152) is the weak adhesive layer 15a (first adhesive surface). Adhesive strength is stronger than 151). For example, the concentration of the adhesive component of the strong adhesive layer 15b is preferably 1.2 to 2.0 times the concentration of the adhesive component of the weak adhesive layer 15a.

なお、強接着層15bと弱接着層15aが含有する接着成分を同じ物質であるようにして、強接着層15bが含有する接着成分の濃度を、弱接着層15aの濃度よりも濃くすることによって、強接着層15b(第二接着面152)の接着力を相対的に強くすることに限らない。
例えば、強接着層15bと弱接着層15aが含有する接着成分をそれぞれ異なる物質であるようにして、強接着層15bが、弱接着層15aよりも接着強度が高い接着成分を含有することによって、強接着層15b(第二接着面152)の接着力を相対的に強くするようにしてもよい。
By making the adhesive component contained in the strong adhesive layer 15b and the weak adhesive layer 15a the same substance, the concentration of the adhesive component contained in the strong adhesive layer 15b is made higher than the concentration of the weak adhesive layer 15a. The adhesive strength of the strong adhesive layer 15b (second adhesive surface 152) is not limited to relatively strong.
For example, by making the adhesive components contained in the strong adhesive layer 15b and the weak adhesive layer 15a different from each other, the strong adhesive layer 15b contains an adhesive component having a higher adhesive strength than the weak adhesive layer 15a. You may make it make the adhesive force of the strong contact bonding layer 15b (2nd contact surface 152) relatively strong.

そして、このELパネル1は、次のように駆動されて発光する。
全ての電圧供給線4に所定レベルの電圧が印加された状態で、走査ドライバによって走査線2に順次電圧が印加されることで、これら走査線2が順次選択される。選択された走査線2に対応する各画素Pのスイッチトランジスタ5はオンになる。
各走査線2が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線3に印加されると、その選択されている走査線2に対応する各画素Pのスイッチトランジスタ5がオンになっていることから、その信号線3における電圧が駆動トランジスタ6のゲート電極6aに印加される。
この駆動トランジスタ6のゲート電極6aに印加された所定の階調に対応するレベルの電圧に応じて、駆動トランジスタ6のゲート電極6aとソース電極6iとの間の電位差が定まって、駆動トランジスタ6におけるドレイン−ソース電流の大きさが定まり、EL素子8がそのドレイン−ソース電流に応じた明るさで発光する。その後、その走査線2の選択が解除されると、スイッチトランジスタ5がオフとなるので、駆動トランジスタ6のゲート電極6aに印加された電圧にしたがった電荷がキャパシタ7に蓄えられ、駆動トランジスタ6のゲート電極6aとソース電極6i間の電位差は保持される。このため、駆動トランジスタ6は選択時と同じ電流値のドレイン−ソース電流を流し続け、EL素子8の輝度を維持する。
つまり、スイッチトランジスタ5によって、駆動トランジスタ6のゲート電極6aに印加される電圧が、信号線3に印加された所定階調レベルの電圧に切り替えられ、駆動トランジスタ6は、そのゲート電極6aに印加された電圧のレベルに応じた電流値のドレイン−ソース電流(駆動電流)を電圧供給線4からEL素子8に向けて流し、EL素子8を電流値(電流密度)にしたがった所定の階調で発光させる。
このように、スイッチトランジスタ5と駆動トランジスタ6の駆動・制御によってEL素子8が発光して、ELパネル1が発光する。
The EL panel 1 is driven as follows to emit light.
In a state where a predetermined level of voltage is applied to all the voltage supply lines 4, the scanning driver sequentially applies voltages to the scanning lines 2, thereby sequentially selecting the scanning lines 2. The switch transistor 5 of each pixel P corresponding to the selected scanning line 2 is turned on.
When each scanning line 2 is selected, if a voltage of a level corresponding to the gradation is applied to all the signal lines 3 by the data driver, the switch of each pixel P corresponding to the selected scanning line 2 Since the transistor 5 is on, the voltage on the signal line 3 is applied to the gate electrode 6 a of the drive transistor 6.
The potential difference between the gate electrode 6a and the source electrode 6i of the drive transistor 6 is determined according to the voltage of the level corresponding to the predetermined gradation applied to the gate electrode 6a of the drive transistor 6, and the drive transistor 6 The magnitude of the drain-source current is determined, and the EL element 8 emits light with brightness according to the drain-source current. Thereafter, when the selection of the scanning line 2 is released, the switch transistor 5 is turned off, so that the charge according to the voltage applied to the gate electrode 6a of the driving transistor 6 is stored in the capacitor 7 and the driving transistor 6 The potential difference between the gate electrode 6a and the source electrode 6i is maintained. For this reason, the driving transistor 6 keeps flowing the drain-source current having the same current value as that at the time of selection, and maintains the luminance of the EL element 8.
That is, the switch transistor 5 switches the voltage applied to the gate electrode 6a of the drive transistor 6 to the voltage of the predetermined gradation level applied to the signal line 3, and the drive transistor 6 is applied to the gate electrode 6a. A drain-source current (drive current) having a current value corresponding to the level of the selected voltage is caused to flow from the voltage supply line 4 toward the EL element 8, and the EL element 8 has a predetermined gradation according to the current value (current density). Make it emit light.
In this way, the EL element 8 emits light and the EL panel 1 emits light by driving and controlling the switch transistor 5 and the drive transistor 6.

次に、ELパネル1の製造方法であって、基板10と封止基板22の間にEL素子8(発光領域R)を封止する封止方法について説明する。   Next, a method for manufacturing the EL panel 1 and a sealing method for sealing the EL element 8 (light emitting region R) between the substrate 10 and the sealing substrate 22 will be described.

図8に示すように、基板10の上面には複数のEL素子8が配列されてなる発光領域Rが設けられており、この基板10の上面側に封止基板22をシール材15によって貼付する。
なお、弱接着層15aと強接着層15bとの2層構造を有するシール材15は、弱接着層15aとなる弱接着性シートと、強接着層15bとなる強接着性シートを重ね合わせて形成してもよく、また、1枚のシール材15を形成する際に、そのシール材15の表面側に含まれる接着成分と裏面側に含まれる接着成分の濃度や種類が異なるように成形したものであってもよい。
As shown in FIG. 8, a light emitting region R in which a plurality of EL elements 8 are arranged is provided on the upper surface of the substrate 10, and a sealing substrate 22 is attached to the upper surface side of the substrate 10 with a sealing material 15. .
The sealing material 15 having a two-layer structure of the weak adhesive layer 15a and the strong adhesive layer 15b is formed by overlapping a weak adhesive sheet that becomes the weak adhesive layer 15a and a strong adhesive sheet that becomes the strong adhesive layer 15b. In addition, when forming a single sealing material 15, the sealing material 15 is molded so that the concentration and type of the adhesive component contained on the front surface side and the adhesive component contained on the back surface side are different. It may be.

まず、シール材15の強接着層15bの第二接着面152を封止基板22の下面に貼付する。
次いで、シール材15の弱接着層15aの第一接着面151で基板10における発光領域Rを被覆するように、シール材15によって基板10と封止基板22を貼り合わせる。
First, the second adhesive surface 152 of the strong adhesive layer 15 b of the sealing material 15 is attached to the lower surface of the sealing substrate 22.
Next, the substrate 10 and the sealing substrate 22 are bonded together by the sealing material 15 so that the light emitting region R in the substrate 10 is covered with the first adhesive surface 151 of the weak adhesive layer 15 a of the sealing material 15.

ここで、シール材15の第一接着面151を基板10の上面側に貼付する際、そのシール材15の第一接着面151側が流動性を有する状態にしておくことによって、バンク13などに起因する発光領域Rの凹凸にシール材15を隙間無く密着させることができる。
例えば、封止基板22の下面に貼付したシール材15の弱接着層15a(第一接着面151側)を溶融させた状態で基板10及びパッシベーション膜14に接触させるか、或いは、封止基板22の下面に貼付したシール材15の弱接着層15a(第一接着面151側)を基板10及びパッシベーション膜14に接触させつつ溶融させることで、封止基板22と基板10の間の凹凸に隙間無くシール材15を満たすことができる。
その後、シール材15を光硬化(例えば、紫外線硬化)させることなどによって固化させることで全固体封止型のパッケージを形成して、図7に示すように、ELパネル1を製造することができる。
Here, when the first adhesive surface 151 of the sealing material 15 is affixed to the upper surface side of the substrate 10, the first adhesive surface 151 side of the sealing material 15 is in a fluid state, thereby causing the bank 13 or the like. The sealing material 15 can be brought into close contact with the unevenness of the light emitting region R to be performed without a gap.
For example, the weak adhesive layer 15a (first adhesive surface 151 side) of the sealing material 15 affixed to the lower surface of the sealing substrate 22 is melted and brought into contact with the substrate 10 and the passivation film 14, or the sealing substrate 22 is contacted. The weak adhesive layer 15a (the first adhesive surface 151 side) of the sealing material 15 affixed to the lower surface of the substrate is melted while being in contact with the substrate 10 and the passivation film 14, so that there is a gap in the unevenness between the sealing substrate 22 and the substrate 10. The sealing material 15 can be filled without any loss.
Thereafter, the sealing material 15 is solidified by photocuring (for example, ultraviolet curing) or the like to form an all solid-sealed package, and the EL panel 1 can be manufactured as shown in FIG. .

以上のように、ELパネル1において、パッシベーション膜14により対向電極8dごとEL素子8(発光領域R)を被覆するとともに、そのEL素子8(発光領域R)を封止基板22と基板10とシール材15とにより全固体封止しているので、ELパネル1の外部から侵入する各種ガス成分などがEL素子8に到達しにくく、EL素子8が水分やガス成分によって劣化しにくくなっている。
特に、基板10と封止基板22を貼り合わせるシール材15における封止基板22側の強接着層15bの接着力を弱接着層15aよりも強くしていることによって、ELパネル1において基板10と封止基板22とが同等の接着力で貼り合わされて、封止基板22と基板10がともに剥がれ難くなっている。
つまり、基板10の上面には、EL素子8やバンク13などに起因する凹凸があることに対し、封止基板22の下面は平坦で凹凸が無いために、シール材15が基板10の上面側に接触する面積よりも封止基板22に接触する面積の方が小さくなってしまうので、その接触面積小さい分、封止基板22側となるシール材15の強接着層15bの接着力を強くすることによって、ELパネル1における基板10と封止基板22の接着力を同等にして、基板10と封止基板22とによる封止構造を安定させている。
そして、このELパネル1に応力がかかっても、ELパネル1の封止基板22と基板10は剥がれ難く、ELパネル1の封止構造は維持される。
このように、ELパネル1は良好に封止されるので、EL素子8の発光性能は悪化しにくく、ELパネル1の発光表示性能が安定したものになる。
As described above, in the EL panel 1, the EL element 8 (light emitting region R) is covered by the passivation film 14 together with the counter electrode 8 d, and the EL element 8 (light emitting region R) is sealed with the sealing substrate 22, the substrate 10, and the seal. Since all the materials are sealed with the material 15, various gas components entering from the outside of the EL panel 1 do not easily reach the EL element 8, and the EL element 8 is not easily deteriorated by moisture or gas components.
In particular, the bonding force of the strong adhesive layer 15b on the sealing substrate 22 side in the sealing material 15 for bonding the substrate 10 and the sealing substrate 22 is made stronger than that of the weak adhesive layer 15a. The sealing substrate 22 and the sealing substrate 22 are bonded to each other with the same adhesive force, and both the sealing substrate 22 and the substrate 10 are difficult to peel off.
That is, since the upper surface of the substrate 10 has irregularities due to the EL elements 8 and the banks 13, the lower surface of the sealing substrate 22 is flat and has no irregularities. Since the area in contact with the sealing substrate 22 is smaller than the area in contact with the sealing substrate 22, the adhesive force of the strong adhesive layer 15b of the sealing material 15 on the sealing substrate 22 side is increased by the smaller contact area. Thus, the adhesive force between the substrate 10 and the sealing substrate 22 in the EL panel 1 is made equal, and the sealing structure by the substrate 10 and the sealing substrate 22 is stabilized.
Even if stress is applied to the EL panel 1, the sealing substrate 22 and the substrate 10 of the EL panel 1 are not easily peeled off, and the sealing structure of the EL panel 1 is maintained.
Thus, since the EL panel 1 is sealed well, the light emission performance of the EL element 8 is not easily deteriorated, and the light emission display performance of the EL panel 1 becomes stable.

なお、本発明は上記実施形態に限られるものではない。
例えば、図9に示すように、基板10と封止基板22の外周側に沿う枠状の封止材16を設け、その封止材16でシール材15の周囲を覆うようにしてもよい。
The present invention is not limited to the above embodiment.
For example, as shown in FIG. 9, a frame-shaped sealing material 16 may be provided along the outer peripheral sides of the substrate 10 and the sealing substrate 22, and the periphery of the sealing material 15 may be covered with the sealing material 16.

そして、以上のように形成されて製造されたELパネル1は、各種電子機器の表示パネルとして用いられる。
例えば、図10に示す、携帯電話機200の表示パネル1aや、図11(a)(b)に示す、デジタルカメラ300の表示パネル1bや、図12に示す、パーソナルコンピュータ400の表示パネル1cに、ELパネル1を適用することができる。
The EL panel 1 formed and manufactured as described above is used as a display panel for various electronic devices.
For example, the display panel 1a of the mobile phone 200 shown in FIG. 10, the display panel 1b of the digital camera 300 shown in FIGS. 11A and 11B, the display panel 1c of the personal computer 400 shown in FIG. The EL panel 1 can be applied.

なお、本発明の適用は上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。   The application of the present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit of the present invention.

1 ELパネル(発光装置)
8 EL素子(発光素子)
10 基板(第一基板)
14 パッシベーション膜
15 シール材
15a 弱接着層
151 第一接着面
15b 強接着層
152 第二接着面
22 封止基板(第二基板)
P 画素
R 発光領域
1 EL panel (light emitting device)
8 EL elements (light emitting elements)
10 Substrate (first substrate)
14 Passivation film 15 Sealing material 15a Weak adhesion layer 151 First adhesion surface 15b Strong adhesion layer 152 Second adhesion surface 22 Sealing substrate (second substrate)
P pixel R light emitting area

Claims (6)

発光素子をそれぞれ備えた複数の画素が設けられており且つ凹凸である上面を有する第一基板と、
前記第一基板の上面に対向する対向面を有する第二基板と、
前記第一基板と前記第二基板とを貼り合わせるシール材と、
を備え、
前記シール材は、前記第一基板の前記上面と接着される第一接着面と、前記第二基板の前記対向面と接着される第二接着面とを有し、前記第一接着面の接着力よりも前記第二接着面の接着力の方が強いことを特徴とする発光装置。
A first substrate having a plurality of pixels each provided with a light-emitting element and having an uneven top surface;
A second substrate having a facing surface facing the top surface of the first substrate;
A sealing material for bonding the first substrate and the second substrate;
With
The sealing material has a first bonding surface bonded to the upper surface of the first substrate and a second bonding surface bonded to the facing surface of the second substrate, and bonding the first bonding surface A light emitting device characterized in that the adhesive force of the second adhesive surface is stronger than the force.
前記複数の画素を囲う隔壁によって前記凹凸が形成されていることを特徴とする請求項1に記載の発光装置。   The light-emitting device according to claim 1, wherein the unevenness is formed by a partition wall that surrounds the plurality of pixels. 前記シール材は、前記第一接着面を備える弱接着層と、前記第二接着面を備える強接着層とからなる2層構造を有しており、
前記弱接着層よりも前記強接着層の方が含有する接着成分の濃度が濃いことを特徴とする請求項1又は2に記載の発光装置。
The sealing material has a two-layer structure including a weak adhesive layer having the first adhesive surface and a strong adhesive layer having the second adhesive surface,
The light emitting device according to claim 1, wherein the concentration of the adhesive component contained in the strong adhesive layer is higher than that in the weak adhesive layer.
前記シール材は、前記第一接着面を備える弱接着層と、前記第二接着面を備える強接着層とからなる2層構造を有しており、
前記強接着層は、前記弱接着層よりも接着強度が高い接着成分を含有していることを特徴とする請求項1又は2に記載の発光装置。
The sealing material has a two-layer structure including a weak adhesive layer having the first adhesive surface and a strong adhesive layer having the second adhesive surface,
The light emitting device according to claim 1, wherein the strong adhesive layer contains an adhesive component having an adhesive strength higher than that of the weak adhesive layer.
前記第一基板と前記第二基板の外周側に沿う枠状の封止材を設け、前記封止材で前記シール材の周囲を覆うことを特徴とする請求項1〜4の何れか一項に記載の発光装置。   The frame-shaped sealing material along the outer peripheral side of said 1st board | substrate and said 2nd board | substrate is provided, and the circumference | surroundings of the said sealing material are covered with the said sealing material, The any one of Claims 1-4 characterized by the above-mentioned. The light emitting device according to 1. 第一基板の一面に、発光素子をそれぞれ有する複数の画素を形成する工程と、
第二基板の一面に、第一接着面と前記第一接着面よりも接着力が強い第二接着面とを有するシール材の前記第二接着面が接着されるように、前記シール材を形成する工程と、
凹凸のある前記第一基板の前記一面に前記シール材の前記第一接着材が接着されるように、前記第一基板と前記第二基板とを貼り合わせる工程と、を備えることを特徴とする発光装置の製造方法。
Forming a plurality of pixels each having a light emitting element on one surface of the first substrate;
The sealing material is formed so that the second adhesive surface of the sealing material having a first adhesive surface and a second adhesive surface having a stronger adhesive force than the first adhesive surface is bonded to one surface of the second substrate. And a process of
A step of bonding the first substrate and the second substrate so that the first adhesive of the sealing material is bonded to the one surface of the uneven first substrate. Manufacturing method of light-emitting device.
JP2010207429A 2010-09-16 2010-09-16 Light-emitting device and manufacturing method thereof Pending JP2012064421A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010207429A JP2012064421A (en) 2010-09-16 2010-09-16 Light-emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010207429A JP2012064421A (en) 2010-09-16 2010-09-16 Light-emitting device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2012064421A true JP2012064421A (en) 2012-03-29

Family

ID=46059934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010207429A Pending JP2012064421A (en) 2010-09-16 2010-09-16 Light-emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2012064421A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014162395A1 (en) * 2013-04-01 2014-10-09 パイオニア株式会社 Light-emitting device
CN114975733A (en) * 2022-05-23 2022-08-30 东莞市中麒光电技术有限公司 Laminated display module and its production process and repair process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014162395A1 (en) * 2013-04-01 2014-10-09 パイオニア株式会社 Light-emitting device
US9755180B2 (en) 2013-04-01 2017-09-05 Pioneer Corporation Light emitting device
CN114975733A (en) * 2022-05-23 2022-08-30 东莞市中麒光电技术有限公司 Laminated display module and its production process and repair process

Similar Documents

Publication Publication Date Title
TWI578593B (en) Organic light emitting diode device and method of manufacturing same
US10446623B2 (en) Organic light emitting display panel and method for fabricating the same
TWI581423B (en) Organic light emitting diode display panel and manufacturing method thereof
KR102092924B1 (en) Organic light emitting diode display
CN101221974B (en) Organic electro-luminescent display device
JP2002299044A (en) Electroluminescence display device
JP2005276809A (en) Organic electroluminescent device and manufacturing method thereof
JP2011066017A (en) Organic electroluminescent display element and method of manufacturing the same
JP2015216083A (en) Organic EL light-emitting device
JP2012068422A (en) Display panel and mother panel, and manufacturing method of display panel
JP2012064421A (en) Light-emitting device and manufacturing method thereof
JP2011014358A (en) Method and device for manufacturing light-emitting panel
KR100631121B1 (en) Organic light emitting display device and manufacturing method thereof
JP2012069540A (en) Thin film transistor, manufacturing method for thin film transistor, and light-emitting device
KR20100024033A (en) Organic light emitting display and method for fabricating the same
JP2011171407A (en) Thin film transistor and method of manufacturing thin film transistor
KR20080062308A (en) Organic electroluminescent device and manufacturing method thereof
JP5381414B2 (en) Light emitting panel manufacturing method and light emitting panel manufacturing apparatus
KR101096719B1 (en) Organic Electroluminescence Display Device And Method For Fabricating The Same
JP5589706B2 (en) Light emitting device
TWI694625B (en) Light emitting device
JPWO2014174804A1 (en) Method for manufacturing EL display device
CN217426335U (en) Protection film and display module
JP2012069374A (en) Light-emitting device
JP2012069373A (en) Light-emitting device