[go: up one dir, main page]

JP2012059963A - Method of manufacturing semiconductor optical integrated element - Google Patents

Method of manufacturing semiconductor optical integrated element Download PDF

Info

Publication number
JP2012059963A
JP2012059963A JP2010202395A JP2010202395A JP2012059963A JP 2012059963 A JP2012059963 A JP 2012059963A JP 2010202395 A JP2010202395 A JP 2010202395A JP 2010202395 A JP2010202395 A JP 2010202395A JP 2012059963 A JP2012059963 A JP 2012059963A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
heat treatment
optical
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010202395A
Other languages
Japanese (ja)
Inventor
Masaki Wakaba
昌布 若葉
Junji Yoshida
順自 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2010202395A priority Critical patent/JP2012059963A/en
Publication of JP2012059963A publication Critical patent/JP2012059963A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】発光波長の制御範囲を広くできる半導体光集積素子の製造方法を提供すること。
【解決手段】硫黄を含む半導体基板上に、井戸層および障壁層からなる量子井戸構造を構成する複数の半導体層であって、前記井戸層または障壁層の厚さが互いに異なる複数の半導体層を形成する半導体層形成工程と、前記複数の半導体層をそれぞれ含む複数の光素子を形成する光素子形成工程と、前記複数の半導体層の発光波長をシフトさせるための熱処理を行う熱処理工程と、を含む。好ましくは、前記熱処理工程は、600℃〜800℃の範囲にて行う。
【選択図】図1
A method of manufacturing a semiconductor optical integrated device capable of widening the control range of light emission wavelength is provided.
A plurality of semiconductor layers constituting a quantum well structure including a well layer and a barrier layer on a semiconductor substrate containing sulfur, wherein the semiconductor layers have different thicknesses from each other. A semiconductor layer forming step to be formed; an optical element forming step of forming a plurality of optical elements each including the plurality of semiconductor layers; and a heat treatment step of performing a heat treatment for shifting emission wavelengths of the plurality of semiconductor layers. Including. Preferably, the heat treatment step is performed in a range of 600 ° C to 800 ° C.
[Selection] Figure 1

Description

本発明は、半導体基板上に、半導体層を有する複数の光素子を備える半導体光集積素子の製造方法に関するものである。   The present invention relates to a method for manufacturing a semiconductor optical integrated device including a plurality of optical devices having a semiconductor layer on a semiconductor substrate.

情報通信の需要増加に伴い、高密度波長分割多重通信(DWDM:Dence Wavelength Division Multiplex)の通信システムの大容量化が進んでいる。大容量通信システムに用いる光源として、コストやサイズを低減する目的で、異なるレーザ発振波長を有する半導体レーザを同一基板上に複数形成した光集積素子が検討されている。同一基板上に異なるレーザ発振波長の半導体レーザを実現させるための技術として、選択成長を用いる方法がある(たとえば非特許文献1参照)。この方法は、半導体レーザを形成すべき領域の両側に、領域ごとに幅が異なる誘電体膜のマスクを形成して半導体結晶成長を行なうことによって、各領域にマスクの幅に応じて異なる厚さを有する活性層を成長させて、それぞれの活性層の発光波長を異ならせるという方法である。ここで、活性層は、井戸層と障壁層とを備えた、単一または多重の量子井戸構造を有しているものとする。この選択成長によれば、マスク幅を広くすることによって井戸層の厚さを厚くすることができる。井戸層を厚くすると、井戸層内に形成された量子準位が、伝導帯では低エネルギー側にシフトし、価電子帯では高エネルギー側にシフトするため、活性層の発光波長を長波長側にシフトさせることができる。また、同様に、マスク幅を狭くすることによって、活性層の発光波長を短波長側にシフトさせることができる。   With increasing demand for information communication, the capacity of high-density wavelength division multiplexing (DWDM) communication systems is increasing. As a light source used in a large-capacity communication system, an optical integrated device in which a plurality of semiconductor lasers having different laser oscillation wavelengths are formed on the same substrate has been studied for the purpose of reducing cost and size. As a technique for realizing semiconductor lasers with different laser oscillation wavelengths on the same substrate, there is a method using selective growth (for example, see Non-Patent Document 1). In this method, dielectric crystal masks having different widths are formed on both sides of a region where a semiconductor laser is to be formed, and semiconductor crystal growth is performed, whereby each region has a different thickness depending on the width of the mask. This is a method of growing active layers having different thicknesses and making the emission wavelengths of the respective active layers different. Here, it is assumed that the active layer has a single or multiple quantum well structure including a well layer and a barrier layer. According to this selective growth, the thickness of the well layer can be increased by increasing the mask width. When the well layer is thickened, the quantum level formed in the well layer shifts to the low energy side in the conduction band and shifts to the high energy side in the valence band, so the emission wavelength of the active layer is shifted to the long wavelength side. Can be shifted. Similarly, the emission wavelength of the active layer can be shifted to the short wavelength side by narrowing the mask width.

また、量子井戸構造を有する活性層の場合、熱処理によって井戸層と障壁層との界面で元素の相互拡散が起こり、発光波長が短波長側にシフトする現象が知られている(たとえば非特許文献2参照)。   In the case of an active layer having a quantum well structure, a phenomenon is known in which element mutual diffusion occurs at the interface between the well layer and the barrier layer due to heat treatment, and the emission wavelength shifts to the short wavelength side (for example, non-patent literature). 2).

T. Sasaki, M. Yamaguchi, K. Komatsu, and I. Mito, IEICE Trans. Electron., E80-C, pp.654-663(1997)T. Sasaki, M. Yamaguchi, K. Komatsu, and I. Mito, IEICE Trans. Electron., E80-C, pp.654-663 (1997) S. D. Perrion, et al., J. Elect. Mat. 23(1994) 81.S. D. Perrion, et al., J. Elect. Mat. 23 (1994) 81.

上述した選択成長を用いると、マスク幅の調整によって活性層の厚さを調整し、発光波長を制御することができる。しかしながら、選択成長の場合は、発光波長の制御範囲が、マスク幅の調整範囲および井戸層の厚さの調整範囲によって限定されるという問題があった。特に、結晶品質や発光強度の点からすると、好ましい井戸層の厚さの下限が制限されるため、発光波長の短波長側へのシフト量が制限されるという問題があった。   When the selective growth described above is used, the emission wavelength can be controlled by adjusting the thickness of the active layer by adjusting the mask width. However, in the case of selective growth, there is a problem that the control range of the emission wavelength is limited by the adjustment range of the mask width and the adjustment range of the thickness of the well layer. In particular, from the standpoint of crystal quality and emission intensity, the lower limit of the preferred well layer thickness is limited, so that there is a problem that the shift amount of the emission wavelength to the short wavelength side is limited.

本発明は、上記に鑑みてなされたものであって、発光波長の制御範囲を広くできる半導体光集積素子の製造方法を提供することを目的とする。   The present invention has been made in view of the above, and an object of the present invention is to provide a method of manufacturing a semiconductor optical integrated device capable of widening the control range of the emission wavelength.

上述した課題を解決し、目的を達成するために、本発明に係る半導体光集積素子の製造方法は、硫黄を含む半導体基板上に、井戸層および障壁層からなる量子井戸構造を構成する複数の半導体層であって、前記井戸層または障壁層の厚さが互いに異なる複数の半導体層を形成する半導体層形成工程と、前記複数の半導体層をそれぞれ含む複数の光素子を形成する光素子形成工程と、前記複数の半導体層の発光波長をシフトさせるための熱処理を行う熱処理工程と、を含むことを特徴とする。   In order to solve the above-described problems and achieve the object, a method of manufacturing a semiconductor optical integrated device according to the present invention includes a plurality of quantum well structures including a well layer and a barrier layer on a semiconductor substrate containing sulfur. A semiconductor layer forming step of forming a plurality of semiconductor layers having different thicknesses of the well layer or the barrier layer, and an optical element forming step of forming a plurality of optical elements each including the plurality of semiconductor layers And a heat treatment step for performing a heat treatment for shifting the emission wavelengths of the plurality of semiconductor layers.

また、本発明に係る半導体光集積素子の製造方法は、上記の発明において、前記熱処理工程は、600℃〜800℃の範囲にて行うことを特徴とする。   In the method for manufacturing a semiconductor optical integrated device according to the present invention as set forth in the invention described above, the heat treatment step is performed in a range of 600 ° C. to 800 ° C.

また、本発明に係る半導体光集積素子の製造方法は、上記の発明において、前記半導体層形成工程は、前記井戸層または障壁層を1nm〜10nmの厚さに形成することを特徴とする。   In the method of manufacturing a semiconductor optical integrated device according to the present invention as set forth in the invention described above, the semiconductor layer forming step forms the well layer or the barrier layer in a thickness of 1 nm to 10 nm.

また、本発明に係る半導体光集積素子の製造方法は、上記の発明において、前記半導体層形成工程は、選択成長法を用いて前記複数の半導体層を成長することを特徴とする。   The semiconductor optical integrated device manufacturing method according to the present invention is characterized in that, in the above invention, the semiconductor layer forming step grows the plurality of semiconductor layers using a selective growth method.

また、本発明に係る半導体光集積素子の製造方法は、上記の発明において、前記半導体基板は、1×1018cm−3〜1×1019cm−3のキャリア濃度の硫黄を含むことを特徴とする。 In the method of manufacturing a semiconductor optical integrated device according to the present invention, the semiconductor substrate includes sulfur having a carrier concentration of 1 × 10 18 cm −3 to 1 × 10 19 cm −3 in the above invention. And

また、本発明に係る半導体光集積素子の製造方法は、上記の発明において、前記熱処理工程は、前記半導体基板面内で温度分布を形成して行なうことを特徴とする。   The semiconductor optical integrated device manufacturing method according to the present invention is characterized in that, in the above invention, the heat treatment step is performed by forming a temperature distribution in the surface of the semiconductor substrate.

本発明によれば、発光波長の制御範囲を広くできる半導体光集積素子の製造方法を実現できるという効果を奏する。   According to the present invention, it is possible to realize a method for manufacturing a semiconductor optical integrated device capable of widening the control range of the emission wavelength.

図1は、実施の形態に係る集積型半導体レーザ素子の模式的な構成図である。FIG. 1 is a schematic configuration diagram of an integrated semiconductor laser device according to an embodiment. 図2は、図1に示す集積型半導体レーザ素子のA−A線一部断面図である。FIG. 2 is a partial cross-sectional view taken along line AA of the integrated semiconductor laser device shown in FIG. 図3は、図2に示す活性層の構造を示す断面図である。FIG. 3 is a cross-sectional view showing the structure of the active layer shown in FIG. 図4は、図2に示す活性層の構造を示す断面図である。FIG. 4 is a cross-sectional view showing the structure of the active layer shown in FIG. 図5は、図1に示す集積型半導体レーザ素子のB−B線一部断面図である。5 is a partial cross-sectional view of the integrated semiconductor laser device shown in FIG. 図6は、図1に示す集積型半導体レーザ素子のC−C線一部断面図である。6 is a partial cross-sectional view taken along line CC of the integrated semiconductor laser device shown in FIG. 図7は、図1に示す集積型半導体レーザ素子の製造方法において、バッファ層を成長する工程を説明する図(図1に示すD−D線断面)である。FIG. 7 is a view (a cross section taken along the line DD shown in FIG. 1) for explaining a step of growing a buffer layer in the method of manufacturing the integrated semiconductor laser device shown in FIG. 図8は、図1に示す集積型半導体レーザ素子の製造方法において、マスクを形成する工程を説明する図である。FIG. 8 is a diagram illustrating a process of forming a mask in the method of manufacturing the integrated semiconductor laser device shown in FIG. 図9は、図8に示すマスクの形状を拡大して示す図である。FIG. 9 is an enlarged view showing the shape of the mask shown in FIG. 図10は、図1に示す集積型半導体レーザ素子の製造方法において、活性層を含む複数の半導体層を成長する工程を説明する図である。FIG. 10 is a diagram illustrating a process of growing a plurality of semiconductor layers including an active layer in the method of manufacturing the integrated semiconductor laser device shown in FIG. 図11は、図10の工程により成長した活性層の構造を示す断面図である。FIG. 11 is a cross-sectional view showing the structure of the active layer grown by the process of FIG. 図12は、図10の工程により成長した活性層の構造を示す断面図である。FIG. 12 is a cross-sectional view showing the structure of the active layer grown by the process of FIG. 図13は、マスク幅と井戸層の厚さとの関係の一例を示す図である。FIG. 13 is a diagram illustrating an example of the relationship between the mask width and the thickness of the well layer. 図14は、マスク幅と発光波長およびエネルギーギャップとの関係の一例を示す図である。FIG. 14 is a diagram illustrating an example of the relationship between the mask width, the emission wavelength, and the energy gap. 図15は、図1に示す集積型半導体レーザ素子の製造方法において、回折格子を形成する工程を説明する図である。FIG. 15 is a diagram for explaining a step of forming a diffraction grating in the method of manufacturing the integrated semiconductor laser device shown in FIG. 図16は、図1に示す集積型半導体レーザ素子の製造方法において、コア層、上部クラッド層を成長する工程を説明する図である。FIG. 16 is a diagram illustrating a process of growing a core layer and an upper clad layer in the method of manufacturing the integrated semiconductor laser device shown in FIG. 図17は、図1に示す集積型半導体レーザ素子の製造方法において、メサ構造を形成する工程を行った後の状態を示す平面図である。FIG. 17 is a plan view showing a state after performing the mesa structure forming step in the method of manufacturing the integrated semiconductor laser device shown in FIG. 図18は、図1に示す集積型半導体レーザ素子の製造方法において、半導体光増幅器を形成する領域における断面を示す図である。FIG. 18 is a view showing a cross section in a region where a semiconductor optical amplifier is formed in the manufacturing method of the integrated semiconductor laser device shown in FIG. 図19は、井戸層の厚さと発光波長のシフトに対応するエネルギーのシフト量との関係の一例を示す図である。FIG. 19 is a diagram showing an example of the relationship between the thickness of the well layer and the shift amount of energy corresponding to the shift of the emission wavelength. 図20は、熱処理温度と発光波長のシフト量との関係の一例を示す図である。FIG. 20 is a diagram illustrating an example of the relationship between the heat treatment temperature and the shift amount of the emission wavelength. 図21は、熱処理時間と発光波長のシフト量との関係の一例を示す図である。FIG. 21 is a diagram illustrating an example of the relationship between the heat treatment time and the shift amount of the emission wavelength. 図22は、基板の硫黄のキャリア濃度と発光波長のシフト量との関係の一例を示す図である。FIG. 22 is a diagram illustrating an example of the relationship between the sulfur carrier concentration of the substrate and the shift amount of the emission wavelength. 図23は、基板に温度分布を形成する方法の一例を説明する一部断面図である。FIG. 23 is a partial cross-sectional view illustrating an example of a method for forming a temperature distribution on a substrate. 図24は、基板に温度分布を形成する方法の一例を説明する一部断面図である。FIG. 24 is a partial cross-sectional view illustrating an example of a method for forming a temperature distribution on a substrate.

本発明は、本発明者らが、硫黄を含む基板上に成長した量子井戸構造を有する半導体層の発光波長が、熱処理によって、半導体層の厚さおよび基板の硫黄のキャリア濃度に応じたシフト量だけシフトすることを見出し、これを半導体層の発光波長の制御に適用することに想到したことにより、完成したものである。   According to the present invention, the light emission wavelength of a semiconductor layer having a quantum well structure grown on a substrate containing sulfur is shifted by the heat treatment according to the thickness of the semiconductor layer and the sulfur carrier concentration of the substrate. It has been completed by finding that it shifts only and conceiving that this is applied to control of the emission wavelength of the semiconductor layer.

以下に、図面を参照して本発明に係る半導体光集積素子の製造方法の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する構成要素には適宜同一の符号を付している。また、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実と異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。   Embodiments of a method for manufacturing a semiconductor optical integrated device according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments. Moreover, in each drawing, the same code | symbol is attached | subjected suitably to the same or corresponding component. Further, the drawings are schematic, and it should be noted that the relationship between the thickness and width of each layer, the ratio of each layer, and the like may differ from the actual situation. Also in the drawings, there are included portions having different dimensional relationships and ratios.

(実施の形態)
本発明の実施の形態に係る半導体光集積素子である集積型半導体レーザ素子について説明する。図1は、本実施の形態に係る集積型半導体レーザ素子の模式的な構成図である。
(Embodiment)
An integrated semiconductor laser element that is a semiconductor optical integrated element according to an embodiment of the present invention will be described. FIG. 1 is a schematic configuration diagram of an integrated semiconductor laser device according to the present embodiment.

図1に示すように、本実施の形態1に係る集積型半導体レーザ素子100は、複数のDFB(Distributed Feed-Back)レーザストライプ11−1〜11−n(nは2以上の整数)と、受動光導波路である複数の光導波路12−1〜12−nと、受動光導波路である光合流器13と、半導体光増幅器14とを一つの半導体基板上に集積した構成を有する。なお、これらの光素子の周囲は、埋め込み部15により埋め込まれている。また、DFBレーザストライプ11−1〜11−n間の埋め込み部15には、トレンチ溝17−1〜17−m(m=n―1)が形成されている。   As shown in FIG. 1, the integrated semiconductor laser device 100 according to the first embodiment includes a plurality of DFB (Distributed Feed-Back) laser stripes 11-1 to 11-n (n is an integer of 2 or more), It has a configuration in which a plurality of optical waveguides 12-1 to 12-n that are passive optical waveguides, an optical combiner 13 that is a passive optical waveguide, and a semiconductor optical amplifier 14 are integrated on one semiconductor substrate. Note that the periphery of these optical elements is embedded by the embedded portion 15. Further, trench grooves 17-1 to 17-m (m = n-1) are formed in the buried portion 15 between the DFB laser stripes 11-1 to 11-n.

DFBレーザストライプ11−1〜11−nは、ストライプ状の埋め込み構造を有する端面発光型レーザであり、集積型半導体レーザ素子100の長さ方向の一端に、幅方向に所定のピッチで形成されている。DFBレーザストライプ11−1〜11−nは、出力するレーザ光のレーザ発振波長が所定の波長範囲、たとえば1158nm〜1326nmの範囲で互いに異なるように構成されている。また、DFBレーザストライプ11−1〜11−nのレーザ発振波長は、集積型半導体レーザ素子100の設定温度を変化させることにより微調整することができる。   The DFB laser stripes 11-1 to 11-n are edge-emitting lasers having a stripe-shaped embedded structure, and are formed at one end in the length direction of the integrated semiconductor laser element 100 at a predetermined pitch in the width direction. Yes. The DFB laser stripes 11-1 to 11-n are configured such that the laser oscillation wavelengths of the output laser beams are different from each other within a predetermined wavelength range, for example, a range of 1158 nm to 1326 nm. The laser oscillation wavelengths of the DFB laser stripes 11-1 to 11-n can be finely adjusted by changing the set temperature of the integrated semiconductor laser element 100.

光合流器13は、たとえばMMI(Multi Mode Interferometer)型のものであって、集積型半導体レーザ素子100の中央部付近に形成されている。また、光導波路12−1〜12−nはDFBレーザストライプ11−1〜11−nと光合流器13との間に形成されており、DFBレーザストライプ11−1〜11−nと光合流器13とを接続している。半導体光増幅器14は光合流器13の光出力ポート13aと接続するように形成されており、光出力端14aを有している。   The optical combiner 13 is of an MMI (Multi Mode Interferometer) type, for example, and is formed near the center of the integrated semiconductor laser device 100. The optical waveguides 12-1 to 12-n are formed between the DFB laser stripes 11-1 to 11-n and the optical combiner 13, and the DFB laser stripes 11-1 to 11-n and the optical combiner 13 13 is connected. The semiconductor optical amplifier 14 is formed to be connected to the optical output port 13a of the optical combiner 13, and has an optical output end 14a.

つぎに、この集積型半導体レーザ素子100の断面構造について説明する。以下では、DFBレーザストライプ11−1〜11−n、光合流器13、半導体光増幅器14の順に断面構造を説明する。   Next, a cross-sectional structure of the integrated semiconductor laser device 100 will be described. Below, a cross-sectional structure will be described in the order of the DFB laser stripes 11-1 to 11-n, the optical combiner 13, and the semiconductor optical amplifier 14.

はじめに、DFBレーザストライプ11−1〜11−nの断面構造を説明する。図2は、図1に示す集積型半導体レーザ素子100のA−A線一部断面図である。図2に示すように、DFBレーザストライプ11−1は、裏面にn側電極21を形成した、n型ドーパントである硫黄(S)を含むn型のInPからなる基板22上に、下部クラッドを兼ねるn型のInPからなるバッファ層23、組成を連続的に変化させたInGaAsPからなる下部SCH(Separate Confinement Heterostructure)層24、多重量子井戸(Multi-Quantum Well:MQW)構造の活性層25−1、組成を連続的に変化させたInGaAsPからなる上部SCH層26、InPからなるスペーサ層27、InGaAsPからなるグレーティング層28−1、p型InPからなる上部クラッド層29、30、およびp型InGaAsからなるコンタクト層31が順次積層して構成されている。グレーティング層28−1には、このDFBレーザストライプ11−1が出力すべきレーザ光の波長に対応する周期に設定された回折格子が形成されている。   First, the cross-sectional structure of the DFB laser stripes 11-1 to 11-n will be described. 2 is a partial cross-sectional view taken along line AA of the integrated semiconductor laser device 100 shown in FIG. As shown in FIG. 2, the DFB laser stripe 11-1 has a lower cladding on a substrate 22 made of n-type InP containing sulfur (S), which is an n-type dopant, with an n-side electrode 21 formed on the back surface. Also serving as an n-type buffer layer 23 made of InP, a lower SCH (Separate Confinement Heterostructure) layer 24 made of InGaAsP whose composition is continuously changed, and an active layer 25-1 having a multi-quantum well (MQW) structure The upper SCH layer 26 made of InGaAsP with a continuously changing composition, the spacer layer 27 made of InP, the grating layer 28-1 made of InGaAsP, the upper cladding layers 29 and 30 made of p-type InP, and the p-type InGaAs The contact layers 31 are sequentially stacked. In the grating layer 28-1, a diffraction grating set to a period corresponding to the wavelength of the laser beam to be output from the DFB laser stripe 11-1 is formed.

なお、バッファ層23の上部から上部クラッド層29まではメサ構造を有しており、このメサ構造の両側はp型InPからなる下部電流阻止層32aとn型InPからなる上部電流阻止層32bとから構成された電流阻止層32により埋め込まれている。   The upper part of the buffer layer 23 to the upper cladding layer 29 has a mesa structure, and both sides of the mesa structure are a lower current blocking layer 32a made of p-type InP and an upper current blocking layer 32b made of n-type InP. Embedded in a current blocking layer 32 composed of

また、DFBレーザストライプ11−1の積層した半導体層の表面はSiNからなる保護膜33で覆われており、保護膜33の開口部33aを介してコンタクト層31とオーミック接触するようにp側電極34が形成されている。   The surface of the semiconductor layer on which the DFB laser stripe 11-1 is stacked is covered with a protective film 33 made of SiN, and the p-side electrode is in ohmic contact with the contact layer 31 through the opening 33a of the protective film 33. 34 is formed.

また、DFBレーザストライプ11−1とトレンチ溝17−1により電気的に分離されたDFBレーザストライプ11−2は、DFBレーザストライプ11−1と同様の断面構造であるが、活性層25−1およびグレーティング層28−1を、これらとは異なる活性層25−2およびグレーティング層28−2に置き換えた構成を有する。グレーティング層28−2は、DFBレーザストライプ11−2が出力すべきレーザ光の波長に対応する周期に設定された回折格子が形成されている。また、他のDFBレーザストライプ11−3〜11−nについても、DFBレーザストライプ11−1と同様の断面構造であるが、活性層25−1およびグレーティング層28−1を異なる活性層およびグレーティング層に置き換えた構成を有する。   The DFB laser stripe 11-2 electrically separated by the DFB laser stripe 11-1 and the trench groove 17-1 has the same cross-sectional structure as the DFB laser stripe 11-1, but the active layer 25-1 and The grating layer 28-1 is replaced with an active layer 25-2 and a grating layer 28-2 different from these. The grating layer 28-2 is formed with a diffraction grating set at a period corresponding to the wavelength of the laser beam to be output from the DFB laser stripe 11-2. The other DFB laser stripes 11-3 to 11-n have the same cross-sectional structure as the DFB laser stripe 11-1, but the active layer 25-1 and the grating layer 28-1 are different from each other in the active layer and the grating layer. It has the structure replaced by.

つぎに、活性層の構造について説明する。図3は、図2に示す活性層25−1の構造を示す断面図である。また、図4は、図2に示す活性層25−2の構造を示す断面図である。図3に示すように、活性層25−1は、井戸層25a−1と障壁層25b−1とが交互に積層した構成を有する。また、図4に示すように、活性層25−2は、井戸層25a−2と障壁層25b−2とが交互に積層した構成を有する。なお、井戸層の数は図3、4のように3に限られず、2以上とすることができる。   Next, the structure of the active layer will be described. FIG. 3 is a sectional view showing the structure of the active layer 25-1 shown in FIG. FIG. 4 is a cross-sectional view showing the structure of the active layer 25-2 shown in FIG. As shown in FIG. 3, the active layer 25-1 has a configuration in which well layers 25a-1 and barrier layers 25b-1 are alternately stacked. As shown in FIG. 4, the active layer 25-2 has a configuration in which well layers 25a-2 and barrier layers 25b-2 are alternately stacked. The number of well layers is not limited to 3 as shown in FIGS. 3 and 4 and can be 2 or more.

井戸層25a―1、25a−2は、組成は同一であるが厚さは互いに異なる。また、障壁層25b−1、25b−2は、組成は同一であるが厚さは互いに異なる。具体的には、それぞれ、井戸層25a―2および障壁層25b−2の方が厚くなっている。ここで、上述したように、活性層の発光波長は、井戸層が薄くなるにつれて短波長にシフトするが、活性層25−1、25−2の発光波長は、この井戸層25a―1、25a−2の厚さに依存してシフトした波長に対して、井戸層25a―1、25a−2の厚さおよび基板22の硫黄のキャリア濃度に応じたシフト量だけ、さらに短波長にシフトした値となっている。これについては後に本実施の形態に係る集積型半導体レーザ素子100の製造方法を説明する際に詳述する。   The well layers 25a-1 and 25a-2 have the same composition but different thicknesses. Further, the barrier layers 25b-1 and 25b-2 have the same composition but different thicknesses. Specifically, the well layer 25a-2 and the barrier layer 25b-2 are thicker. Here, as described above, the emission wavelength of the active layer shifts to a shorter wavelength as the well layer becomes thinner, but the emission wavelengths of the active layers 25-1 and 25-2 are the well layers 25a-1 and 25a. −2 with respect to the wavelength shifted depending on the thickness of −2 by a shift amount corresponding to the thickness of the well layers 25a-1 and 25a-2 and the sulfur carrier concentration of the substrate 22, It has become. This will be described in detail later when a method for manufacturing the integrated semiconductor laser device 100 according to the present embodiment is described.

同様にして、DFBレーザストライプ11−1〜11−nの各活性層は、井戸層の組成および障壁層の組成がそれぞれ同一であるが、井戸層の厚さおよび障壁層の厚さについては、DFBレーザストライプ11−1からDFBレーザストライプ11−nに向かって厚くなっている。そのため、DFBレーザストライプ11−1〜11−nの各活性層の発光波長も、DFBレーザストライプ11−1からDFBレーザストライプ11−nに向かって長くなっている。   Similarly, each active layer of the DFB laser stripes 11-1 to 11-n has the same composition of the well layer and the composition of the barrier layer, but the thickness of the well layer and the thickness of the barrier layer are as follows. The thickness increases from the DFB laser stripe 11-1 toward the DFB laser stripe 11-n. Therefore, the emission wavelengths of the active layers of the DFB laser stripes 11-1 to 11-n are also longer from the DFB laser stripe 11-1 toward the DFB laser stripe 11-n.

なお、DFBレーザストライプ11−1〜11−nの各活性層の発光波長は、各活性層の上部に位置するグレーティング層に形成された回折格子の選択波長(すなわち所望のレーザ発振波長)に近くなるように、好ましくは一致するように設定されている。これによって、DFBレーザストライプ11−1〜11−nは、低閾値電流で電力効率高く、それぞれの所望の波長のレーザ光を出力することができる。   The emission wavelength of each active layer of the DFB laser stripes 11-1 to 11-n is close to the selected wavelength (that is, the desired laser oscillation wavelength) of the diffraction grating formed on the grating layer located above each active layer. Preferably, they are set to coincide. As a result, the DFB laser stripes 11-1 to 11-n can output laser light of each desired wavelength with a low threshold current and high power efficiency.

つぎに、光合流器13の断面構造を説明する。図5は、図1に示す集積型半導体レーザ素子100のB−B線一部断面図である。図5に示すように、光合流器13は、裏面にn側電極21を形成した基板22上に、バッファ層23、InGaAsPからなり、DFBレーザストライプ11−1〜11−nが出力するレーザ光の波長において透明なコア層41、i型InPからなる上部クラッド層42、上部クラッド層30、コンタクト層31が順次積層して構成されている。バッファ層23の上部から上部クラッド層42まではメサ構造を有しており、このメサ構造の両側は下部電流阻止層32aと上部電流阻止層32bとから構成された電流阻止層32により埋め込まれている。また、コンタクト層31の表面は保護膜33で覆われている。   Next, a cross-sectional structure of the optical combiner 13 will be described. FIG. 5 is a partial cross-sectional view taken along line BB of the integrated semiconductor laser device 100 shown in FIG. As shown in FIG. 5, the optical combiner 13 is composed of a buffer layer 23 and InGaAsP on a substrate 22 having an n-side electrode 21 formed on the back surface, and laser light output from the DFB laser stripes 11-1 to 11-n. A transparent core layer 41, an upper clad layer 42 made of i-type InP, an upper clad layer 30, and a contact layer 31 are sequentially laminated. The upper part of the buffer layer 23 to the upper cladding layer 42 has a mesa structure, and both sides of the mesa structure are embedded by a current blocking layer 32 including a lower current blocking layer 32a and an upper current blocking layer 32b. Yes. The surface of the contact layer 31 is covered with a protective film 33.

なお、光導波路12−1〜12−nについては、光合流器13と同様の断面構造を有するが、コア層の幅(メサ幅)が、DFBレーザストライプ11−1〜11−nが出力したレーザ光をシングルモードで導波するように設定されている点で異なる。   The optical waveguides 12-1 to 12-n have the same cross-sectional structure as the optical combiner 13, but the core layer width (mesa width) is output by the DFB laser stripes 11-1 to 11-n. The difference is that the laser beam is set to be guided in a single mode.

つぎに、半導体光増幅器14の断面構造を説明する。図6は、図1に示す集積型半導体レーザ素子100のC−C線一部断面図である。図6に示すように、半導体光増幅器14は、裏面にn側電極21を形成した基板22上に、バッファ層23、下部SCH層24、MQW構造の活性層43、上部SCH層26、スペーサ層27、p型InPからなる上部クラッド層44、30、およびコンタクト層31が順次積層して構成されている。バッファ層23の上部から上部クラッド層44まではメサ構造を有しており、このメサ構造の両側は下部電流阻止層32aと上部電流阻止層32bとから構成された電流阻止層32により埋め込まれている。また、コンタクト層31の表面は保護膜33で覆われており、保護膜33の開口部33bを介してコンタクト層31とオーミック接触するようにp側電極45が形成されている。   Next, a cross-sectional structure of the semiconductor optical amplifier 14 will be described. FIG. 6 is a partial cross-sectional view of the integrated semiconductor laser device 100 shown in FIG. As shown in FIG. 6, the semiconductor optical amplifier 14 includes a buffer layer 23, a lower SCH layer 24, an active layer 43 having an MQW structure, an upper SCH layer 26, a spacer layer on a substrate 22 having an n-side electrode 21 formed on the back surface. 27, upper cladding layers 44 and 30 made of p-type InP and a contact layer 31 are sequentially stacked. The upper part of the buffer layer 23 to the upper cladding layer 44 has a mesa structure, and both sides of the mesa structure are embedded by a current blocking layer 32 composed of a lower current blocking layer 32a and an upper current blocking layer 32b. Yes. The surface of the contact layer 31 is covered with a protective film 33, and a p-side electrode 45 is formed so as to make ohmic contact with the contact layer 31 through the opening 33 b of the protective film 33.

なお、半導体光増幅器14の活性層43の構造は、活性層25−1と同様であるが、その発光波長が、井戸層の厚さおよび基板22の硫黄のキャリア濃度に応じたシフト量を考慮して、DFBレーザストライプ11−1〜11−nが出力するレーザ光の波長範囲の中央付近となるように、井戸層および障壁層の組成および厚さを設定することが好ましい。   The structure of the active layer 43 of the semiconductor optical amplifier 14 is the same as that of the active layer 25-1, but the emission wavelength takes into account the shift amount according to the thickness of the well layer and the sulfur carrier concentration of the substrate 22. Thus, it is preferable to set the composition and thickness of the well layer and the barrier layer so as to be near the center of the wavelength range of the laser light output from the DFB laser stripes 11-1 to 11-n.

(動作)
この集積型半導体レーザ素子100の動作を説明する。まず、DFBレーザストライプ11−1〜11−nの中から選択した1つのDFBレーザストライプを駆動する。トレンチ溝17−1〜17−mはDFBレーザストライプ11−1〜11−n間を電気的に分離するのでDFBレーザストライプ間の分離抵抗が大きくなり、DFBレーザストライプ11−1〜11−nの中の1つを選択して駆動することが容易にできる。
(Operation)
The operation of the integrated semiconductor laser device 100 will be described. First, one DFB laser stripe selected from the DFB laser stripes 11-1 to 11-n is driven. Since the trench grooves 17-1 to 17-m electrically isolate the DFB laser stripes 11-1 to 11-n, the isolation resistance between the DFB laser stripes increases, and the DFB laser stripes 11-1 to 11-n One of them can be easily selected and driven.

つぎに、複数の光導波路12−1〜12−nのうち駆動するDFBレーザストライプと光学的に接続している光導波路は、駆動するDFBレーザストライプからのレーザ光を導波する。光合流器13は、光導波路を導波した光を通過させて光出力ポート13aから出力する。半導体光増幅器14は、光出力ポート13aから出力したレーザ光を増幅して光出力端14aから出力する。半導体光増幅器14は、駆動するDFBレーザストライプからのレーザ光の光合流器13による光の損失を補い、出力端から所望の強度の光出力を得るために用いられる。   Next, the optical waveguide optically connected to the driven DFB laser stripe among the plurality of optical waveguides 12-1 to 12-n guides the laser light from the driven DFB laser stripe. The optical combiner 13 passes the light guided through the optical waveguide and outputs it from the optical output port 13a. The semiconductor optical amplifier 14 amplifies the laser beam output from the optical output port 13a and outputs it from the optical output end 14a. The semiconductor optical amplifier 14 is used to compensate for the loss of light by the optical combiner 13 of the laser light from the driving DFB laser stripe and obtain a light output with a desired intensity from the output end.

上述したように、DFBレーザストライプ11−1〜11−nのレーザ発振波長は、集積型半導体レーザ素子100の温度を変化させることによって微調整することができる。この集積型半導体レーザ素子100は、DFBレーザストライプ11−1〜11−nのレーザ発振波長間のギャップを、温度設定による微調整によってカバーできるように設定されているので、駆動するDFBレーザストライプの切り替えと温度制御とにより、連続的で広い波長可変範囲を実現することができる。   As described above, the laser oscillation wavelengths of the DFB laser stripes 11-1 to 11-n can be finely adjusted by changing the temperature of the integrated semiconductor laser device 100. This integrated semiconductor laser device 100 is set so that the gap between the laser oscillation wavelengths of the DFB laser stripes 11-1 to 11-n can be covered by fine adjustment by temperature setting. A continuous and wide wavelength tunable range can be realized by switching and temperature control.

(製造方法)
つぎに、本実施の形態に係る集積型半導体レーザ素子100の製造方法の一例について説明する。なお、以下の図7、図10、図15、図16は、図1に示すD−D線断面に対応した断面を示す図である。また、図中の領域E1〜E4は、それぞれDFBレーザストライプ11−1〜11−nを形成する領域、光導波路12−1〜12−nを形成する領域、光合流器13を形成する領域、半導体光増幅器14を形成する領域を示す。
(Production method)
Next, an example of a method for manufacturing the integrated semiconductor laser device 100 according to the present embodiment will be described. In addition, the following FIG. 7, FIG. 10, FIG. 15, FIG. 16 is a figure which shows the cross section corresponding to the DD line | wire cross section shown in FIG. Further, regions E1 to E4 in the figure are regions for forming DFB laser stripes 11-1 to 11-n, regions for forming optical waveguides 12-1 to 12-n, regions for forming the optical combiner 13, respectively. A region for forming the semiconductor optical amplifier 14 is shown.

まず、図7に示すように、硫黄を添加した基板22上に、有機金属気相成長(Metal Organic Chemical Vapor Deposition :MOCVD)法を用いて、バッファ層23を成長する。   First, as shown in FIG. 7, a buffer layer 23 is grown on a substrate 22 to which sulfur has been added by using a metal organic chemical vapor deposition (MOCVD) method.

つぎに、図8に示すように、バッファ層23上に選択成長法のためのマスクM1を形成する。このマスクM1は、SiNなどの誘電体からなるものであり、DFBレーザストライプ11−1〜11−nおよび半導体光増幅器14を形成すべき領域E1−1〜E1−n、E4−1の幅方向両側を挟むように形成する。   Next, as shown in FIG. 8, a mask M 1 for selective growth is formed on the buffer layer 23. The mask M1 is made of a dielectric material such as SiN, and the width direction of the regions E1-1 to E1-n and E4-1 where the DFB laser stripes 11-1 to 11-n and the semiconductor optical amplifier 14 are to be formed. It is formed so as to sandwich both sides.

図9は、図8に示すマスクM1の領域E1における形状を拡大して示す図である。図9に示すように、マスクM1の領域E1−1〜E1−nの両側を挟む部分M1−1〜1−nの幅(マスク幅)をそれぞれW1〜Wnとすると、W1<・・・<Wnとなるように設定する。W1〜Wnはたとえば0μm〜40μmの範囲とする。また、半導体光増幅器14の活性層を形成すべき領域E4−1の幅方向両側を挟むマスクの幅については、たとえばW1〜Wnの平均のマスク幅とする。   FIG. 9 is an enlarged view showing the shape of the mask M1 shown in FIG. 8 in the region E1. As shown in FIG. 9, when the widths (mask widths) of the portions M1-1 to 1-n sandwiching both sides of the regions E1-1 to E1-n of the mask M1 are W1 to Wn, respectively, W1 <. Set to be Wn. W1 to Wn are set to a range of 0 μm to 40 μm, for example. The mask width sandwiching both sides in the width direction of the region E4-1 where the active layer of the semiconductor optical amplifier 14 is to be formed is, for example, an average mask width of W1 to Wn.

つぎに、図10に示すように、MOCVD法を用いて、下部SCH層24、DFBレーザストライプ11−1〜11−nおよび半導体光増幅器14の各活性層、上部SCH層26、スペーサ層27、グレーティング層28、上部クラッド層44を順次成長する。なお、図10は、図1のD−D線断面に対応しているため、活性層については領域E1におけるDFBレーザストライプ11−3の活性層25−3および領域E4における半導体光増幅器14の活性層43を示している。また、領域E2、E3については、後に除去される活性層を示している。   Next, as shown in FIG. 10, using the MOCVD method, the lower SCH layer 24, the DFB laser stripes 11-1 to 11-n and the active layers of the semiconductor optical amplifier 14, the upper SCH layer 26, the spacer layer 27, A grating layer 28 and an upper cladding layer 44 are grown sequentially. 10 corresponds to the cross section taken along the line D-D in FIG. 1, so that the active layer is the active layer 25-3 of the DFB laser stripe 11-3 in the region E1 and the activity of the semiconductor optical amplifier 14 in the region E4. Layer 43 is shown. Regions E2 and E3 indicate active layers to be removed later.

図11は、図10の工程により成長した活性層25−1のA−A線に沿った断面構造を示す図である。また、図12は、図10の工程により成長した活性層25−2のA−A線に沿った断面構造を示す図である。図11に示すように、活性層25−1を形成する領域E1−1の両側にはマスク幅がW1のマスクM1の部分M1−1が形成されている。そのため、領域E1−1には、部分M1−1が無い場合よりも、マスク幅W1に応じてより多くの材料が供給される。その結果、井戸層25a−1と障壁層25b−1とは、幅W1に応じて、部分M1−1が無い場合に比べてやや厚く形成される。   FIG. 11 is a diagram showing a cross-sectional structure along the line AA of the active layer 25-1 grown by the process of FIG. FIG. 12 is a diagram showing a cross-sectional structure along the line AA of the active layer 25-2 grown by the process of FIG. As shown in FIG. 11, portions M1-1 of a mask M1 having a mask width W1 are formed on both sides of a region E1-1 where the active layer 25-1 is formed. Therefore, more material is supplied to the region E1-1 depending on the mask width W1 than when the portion M1-1 is not present. As a result, the well layer 25a-1 and the barrier layer 25b-1 are formed slightly thicker than the case where there is no portion M1-1 depending on the width W1.

一方、図12に示すように、活性層25−2を形成する領域E1−2の両側にはマスク幅がW1より広いW2のマスクM1の部分M1−2が形成されている。そのため、領域E1−2には、マスク幅W2に応じて、領域E1−1よりもさらに多くの材料が供給される。その結果、井戸層25a−2は井戸層25a−1よりも厚く形成される。また、障壁層25b−2も障壁層25b−1よりも厚く形成される。また、他の領域E1−3〜E1−nに形成する活性層についても、マスク幅が広くなる程、井戸層と障壁層とがより厚く形成される。   On the other hand, as shown in FIG. 12, portions M1-2 of a mask M1 having a mask width W2 wider than W1 are formed on both sides of the region E1-2 in which the active layer 25-2 is formed. Therefore, more material is supplied to the region E1-2 than the region E1-1 according to the mask width W2. As a result, the well layer 25a-2 is formed thicker than the well layer 25a-1. The barrier layer 25b-2 is also formed thicker than the barrier layer 25b-1. As for the active layers formed in the other regions E1-3 to E1-n, the well layer and the barrier layer are formed thicker as the mask width becomes wider.

図13は、マスク幅と井戸層の厚さとの関係の一例を示す図である。なお、マスク間の幅は15μmとしている。図13に示すように、井戸層の厚さはマスク幅が広くなるのに応じて厚くなる。また、図14は、マスク幅と発光波長およびこれに対応するエネルギーギャップとの関係の一例を示す図である。なお、エネルギーギャップの単位は電子ボルト(eV、1eVは約1.60×10−19ジュール)である。図14に示すように、マスク幅が広くなるのに応じて井戸層の厚さが厚くなるため、井戸層内に形成される量子準位間のエネルギーギャップが小さくなるため、発光波長がより長波長となる。図14に示す例では、マスク幅を80μmとすることによって、マスクが無い場合よりもエネルギーギャップを約100meVだけ小さくして、発光波長を約0.14μmだけ長波長にできる。本製造方法では、図13に示す関係を利用して、領域E1−1〜E1−nのそれぞれに厚さが異なる井戸層を有する活性層を形成している。 FIG. 13 is a diagram illustrating an example of the relationship between the mask width and the thickness of the well layer. The width between the masks is 15 μm. As shown in FIG. 13, the thickness of the well layer increases as the mask width increases. FIG. 14 is a diagram illustrating an example of the relationship between the mask width, the emission wavelength, and the energy gap corresponding to the mask width. The unit of the energy gap is an electron volt (eV, 1 eV is about 1.60 × 10 −19 joules). As shown in FIG. 14, since the thickness of the well layer increases as the mask width increases, the energy gap between the quantum levels formed in the well layer decreases, so that the emission wavelength is longer. Wavelength. In the example shown in FIG. 14, by setting the mask width to 80 μm, the energy gap can be made smaller by about 100 meV than when there is no mask, and the emission wavelength can be made longer by about 0.14 μm. In the present manufacturing method, an active layer having well layers having different thicknesses is formed in each of the regions E1-1 to E1-n using the relationship shown in FIG.

つぎに、マスクM1を除去した後、再び全面にSiN膜を堆積し、領域E1のDFBレーザストライプ11−1〜11−nのそれぞれを形成する位置に、それぞれのレーザ発振波長に応じた周期の回折格子のパターンになるようにパターンニングを施す。また、領域E2〜E4にもパターンニングを施す。そして、SiN膜をマスクとしてエッチングして、領域E1の上部クラッド層44を貫くようにしてグレーティング層28に回折格子となる格子溝46を形成し、その後、領域E2〜E4のグレーティング層28を全て取り除く。つぎに、SiN膜のマスクを除去した後に、MOCVD法により、上部クラッド層29、44を成長する(図15参照)。   Next, after removing the mask M1, a SiN film is deposited again on the entire surface, and the DFB laser stripes 11-1 to 11-n in the region E1 are formed at the positions corresponding to the respective laser oscillation wavelengths. Patterning is performed so as to obtain a diffraction grating pattern. Further, patterning is also applied to the areas E2 to E4. Then, etching is performed using the SiN film as a mask to form a grating groove 46 serving as a diffraction grating in the grating layer 28 so as to penetrate the upper cladding layer 44 in the region E1, and thereafter, all the grating layers 28 in the regions E2 to E4 are formed. remove. Next, after removing the mask of the SiN film, upper cladding layers 29 and 44 are grown by MOCVD (see FIG. 15).

つぎに、全面にSiN膜を堆積した後、領域E1、E4のそれぞれに、DFBレーザストライプや半導体光増幅器よりもやや幅広の形状のパターンになるようにパターンニングを施す。そして、このSiN膜をマスクとして、マスクで覆われた部分以外の上部クラッド層29、44、グレーティング層28、スペーサ層27、上部SCH層26、活性層、下部SCH層24を除去する。そしてSiN膜をそのまま選択成長のマスクとして、MOCVD法により、図16に示すように、コア層41、上部クラッド層42を順次成長する。   Next, after a SiN film is deposited on the entire surface, patterning is performed on each of the regions E1 and E4 so that the pattern has a slightly wider shape than the DFB laser stripe and the semiconductor optical amplifier. Then, using this SiN film as a mask, the upper cladding layers 29 and 44, the grating layer 28, the spacer layer 27, the upper SCH layer 26, the active layer, and the lower SCH layer 24 other than the portion covered with the mask are removed. Then, using the SiN film as it is as a selective growth mask, a core layer 41 and an upper clad layer 42 are sequentially grown by MOCVD as shown in FIG.

つぎに、SiN膜のマスクを除去した後、新たにSiN膜を堆積し、図1に示したDFBレーザストライプ11−1〜11−n、光導波路12−1〜12−n、光合流器13、半導体光増幅器14に対応するパターンになるようにパターンニングを施す。そして、このSiN膜をマスクとしてエッチングして、DFBレーザストライプ11−1〜11−n、光導波路12−1〜12−n、光合流器13、半導体光増幅器14に対応するメサ構造を形成するとともに、バッファ層23を露出させる。   Next, after removing the mask of the SiN film, a new SiN film is deposited, and the DFB laser stripes 11-1 to 11-n, the optical waveguides 12-1 to 12-n shown in FIG. Then, patterning is performed so that a pattern corresponding to the semiconductor optical amplifier 14 is obtained. Then, this SiN film is used as a mask to form a mesa structure corresponding to the DFB laser stripes 11-1 to 11-n, the optical waveguides 12-1 to 12-n, the optical combiner 13, and the semiconductor optical amplifier 14. At the same time, the buffer layer 23 is exposed.

図17はこの工程を行った後の状態を示す平面図である。領域E1〜E4においては、DFBレーザストライプ11−1〜11−n、光導波路12−1〜12−n、光合流器13、半導体光増幅器14のそれぞれに対応する形状をしたメサ構造MESA1〜MESA4が形成される。   FIG. 17 is a plan view showing a state after this step is performed. In the regions E1 to E4, mesa structures MESA1 to MESA4 having shapes corresponding to the DFB laser stripes 11-1 to 11-n, the optical waveguides 12-1 to 12-n, the optical combiner 13, and the semiconductor optical amplifier 14, respectively. Is formed.

つぎに、直前の工程で用いたSiN膜のマスクを選択成長のマスクとして、MOCVD法を用いて、露出したバッファ層23上に、下部電流阻止層32a、上部電流阻止層32bを順次成長し、電流阻止層32を形成する。次いで、SiN膜のマスクを除去した後、MOCVD法を用いて、領域E1〜E4の全面に上部クラッド層30、コンタクト層31を順次成長する。図18は、図1のC−C線に沿った断面、すなわち半導体光増幅器14を形成する領域E4における断面を示す図である。   Next, the lower current blocking layer 32a and the upper current blocking layer 32b are sequentially grown on the exposed buffer layer 23 using the MOCVD method using the SiN film mask used in the previous step as a selective growth mask. A current blocking layer 32 is formed. Next, after removing the mask of the SiN film, the upper clad layer 30 and the contact layer 31 are sequentially grown on the entire surface of the regions E1 to E4 using the MOCVD method. FIG. 18 is a view showing a cross section taken along line CC in FIG. 1, that is, a cross section in the region E4 where the semiconductor optical amplifier 14 is formed.

つぎに、DFBレーザストライプ11−1〜11−nおよび半導体光増幅器14が備える各活性層の発光波長を短波長側にシフトさせるための熱処理を行う。この発光波長のシフト量は、以下の(1)〜(4)のパラメータ、すなわち、(1)熱処理温度、(2)熱処理時間、(3)活性層に含まれる井戸層の厚さ、(4)基板の硫黄のキャリア濃度に依存するので、これらのパラメータを適宜組み合わせて、各活性層の発光波長を所望の波長にシフトさせる。なお、DFBレーザストライプ11−1〜11−nの各活性層の発光波長については、各グレーティング層に形成された回折格子の選択波長に近くなるように、好ましくは一致するようにシフトさせる。   Next, heat treatment is performed to shift the emission wavelength of each active layer included in the DFB laser stripes 11-1 to 11-n and the semiconductor optical amplifier 14 to the short wavelength side. The shift amount of the emission wavelength is defined by the following parameters (1) to (4): (1) heat treatment temperature, (2) heat treatment time, (3) thickness of the well layer included in the active layer, (4 ) Since it depends on the sulfur carrier concentration of the substrate, the emission wavelength of each active layer is shifted to a desired wavelength by appropriately combining these parameters. The emission wavelengths of the active layers of the DFB laser stripes 11-1 to 11-n are preferably shifted so as to be close to the selected wavelength of the diffraction grating formed in each grating layer.

ここで、各パラメータと、熱処理による発光波長のシフト量との関係を例示する。まず、図19は、井戸層の厚さと発光波長のシフト量との関係の一例を示す図である。なお、図19は、熱処理温度を800℃とし、基板の硫黄のキャリア濃度を8×1018cm−3として、60分間の熱処理を行った場合を示している。図19に示すように、井戸層の厚さを薄くする程、発光波長の短波長側へのシフト量を大きくすることができる。なお、井戸層の厚さとしては、10nm以下であれば、シフト量を十分に大きくすることができるので好ましい。また、1nm以上であれば、結晶性のよい井戸層を成長できるので好ましく、3nm以上あれば、所望の厚さに制御しやすいのでさらに好ましい。障壁層の厚さについては、特に限定されないが、たとえば9〜20nm程度である。 Here, the relationship between each parameter and the shift amount of the emission wavelength by heat treatment is illustrated. First, FIG. 19 is a diagram showing an example of the relationship between the thickness of the well layer and the shift amount of the emission wavelength. FIG. 19 shows the case where the heat treatment is performed for 60 minutes with the heat treatment temperature set to 800 ° C. and the sulfur carrier concentration of the substrate set to 8 × 10 18 cm −3 . As shown in FIG. 19, the shift amount of the emission wavelength toward the short wavelength side can be increased as the thickness of the well layer is reduced. The thickness of the well layer is preferably 10 nm or less because the shift amount can be sufficiently increased. Moreover, if it is 1 nm or more, a well layer with good crystallinity can be grown, and if it is 3 nm or more, it is more preferable because it can be easily controlled to a desired thickness. The thickness of the barrier layer is not particularly limited, but is about 9 to 20 nm, for example.

つぎに、図20は、熱処理温度と発光波長のシフト量との関係の一例を示す図である。なお、図20は、井戸層の厚さを3nmとし、基板の硫黄のキャリア濃度を8×1018cm−3として、60分間の熱処理を行った場合を示している。図20に示すように、熱処理温度を高くする程、発光波長の短波長側へのシフト量を大きくすることができる。なお、熱処理温度としては、たとえば600℃以上であれば、シフト量を十分に大きくすることができるので好ましい。また、高温によって各光素子を構成する半導体結晶の品質を低下させない程度の温度、たとえば800℃以下とすることが好ましい。 Next, FIG. 20 is a diagram illustrating an example of the relationship between the heat treatment temperature and the shift amount of the emission wavelength. FIG. 20 shows a case where the heat treatment is performed for 60 minutes with the thickness of the well layer being 3 nm and the sulfur carrier concentration of the substrate being 8 × 10 18 cm −3 . As shown in FIG. 20, the higher the heat treatment temperature, the larger the shift amount of the emission wavelength to the short wavelength side. The heat treatment temperature is preferably 600 ° C. or higher, for example, because the shift amount can be sufficiently increased. Further, it is preferable that the temperature is such that the quality of the semiconductor crystal constituting each optical element is not deteriorated by a high temperature, for example, 800 ° C. or less.

つぎに、図21は、熱処理時間と発光波長のシフト量との関係の一例を示す図である。なお、図21は、井戸層の厚さを3.9nmとし、熱処理温度を800℃とし、基板の硫黄のキャリア濃度を8×1018cm−3とした場合を示している。図21に示すように、熱処理時間を長くする程、発光波長の短波長側へのシフト量を大きくすることができる。なお、熱処理時間としては、たとえば10分以上であれば、シフト量を十分に大きくすることができるので好ましい。また、熱処理時間が高温の場合、各光素子を構成する半導体結晶の品質を低下させない程度の熱処理時間、たとえば60分以下とすることが好ましい。 Next, FIG. 21 is a diagram showing an example of the relationship between the heat treatment time and the shift amount of the emission wavelength. FIG. 21 shows a case where the thickness of the well layer is 3.9 nm, the heat treatment temperature is 800 ° C., and the sulfur carrier concentration of the substrate is 8 × 10 18 cm −3 . As shown in FIG. 21, the longer the heat treatment time, the larger the shift amount of the emission wavelength to the short wavelength side. The heat treatment time is preferably, for example, 10 minutes or longer because the shift amount can be sufficiently increased. In addition, when the heat treatment time is high, it is preferable that the heat treatment time is such that it does not deteriorate the quality of the semiconductor crystals constituting each optical element, for example, 60 minutes or less.

つぎに、図22は、硫黄のキャリア濃度と発光波長のシフト量との関係の一例を示す図である。なお、図22は、井戸層の厚さを3nmとし、熱処理温度を800℃とし、30分程度の十分に長い時間熱処理を行った場合を示している。図22に示すように、硫黄のキャリア濃度を高くする程、発光波長の短波長側へのシフト量を大きくすることができる。なお、キャリア濃度としては、たとえば1×1018cm−3以上であれば、短波長側へのシフトを発生させることができるので好ましい。また、結晶品質が劣化する恐れがあるため、1×1019cm−3以下とすることが好ましい。 Next, FIG. 22 is a diagram illustrating an example of the relationship between sulfur carrier concentration and emission wavelength shift amount. FIG. 22 shows a case where the thickness of the well layer is 3 nm, the heat treatment temperature is 800 ° C., and the heat treatment is performed for a sufficiently long time of about 30 minutes. As shown in FIG. 22, as the sulfur carrier concentration is increased, the shift amount of the emission wavelength to the short wavelength side can be increased. For example, a carrier concentration of 1 × 10 18 cm −3 or more is preferable because a shift toward the short wavelength side can be generated. Moreover, since there exists a possibility that crystal quality may deteriorate, it is preferable to set it as 1 * 10 < 19 > cm <-3> or less.

図19〜図22に示す関係を用いれば、たとえば、基板22の硫黄のキャリア濃度を8×1018cm−3とし、DFBレーザストライプ11−1〜11−nの各活性層において、井戸層の厚さを、それぞれ3nm〜9nmの範囲として、温度800℃で60分間の熱処理を行った場合には、短波長側へのシフト量は、最大で約37meV(井戸層の厚さ3nmの場合)、最小で約10meV(井戸層の厚さ9nmの場合)となる。したがって、従来の選択成長方法においてマスク幅により制御できる波長範囲よりも、エネルギーに換算して27meVだけ、制御できる波長範囲をさらに広くすることができる。 19 to 22, for example, the sulfur carrier concentration of the substrate 22 is set to 8 × 10 18 cm −3, and in each active layer of the DFB laser stripes 11-1 to 11-n, the well layer When the thickness is in the range of 3 nm to 9 nm and heat treatment is performed at a temperature of 800 ° C. for 60 minutes, the maximum shift amount to the short wavelength side is about 37 meV (when the thickness of the well layer is 3 nm). The minimum value is about 10 meV (when the thickness of the well layer is 9 nm). Therefore, the wavelength range that can be controlled by 27 meV in terms of energy can be further widened than the wavelength range that can be controlled by the mask width in the conventional selective growth method.

たとえば、従来選択成長を用いて製造した集積型半導体レーザ素子では、出力するレーザ光の波長範囲としては1.20μm〜1.34μmが実現されており、140nm(約100meV)の制御波長範囲が実現されていた。これに対して、図19〜図22に示す関係を用いれば、従来よりも広い1158nm〜1326nmの168nm(127meV)の制御波長範囲を実現できる。   For example, in an integrated semiconductor laser device manufactured using conventional selective growth, the wavelength range of the output laser light is 1.20 μm to 1.34 μm, and a control wavelength range of 140 nm (about 100 meV) is realized. It had been. On the other hand, if the relationship shown in FIGS. 19 to 22 is used, a wider control wavelength range of 1168 nm to 1326 nm of 168 nm (127 meV) can be realized.

なお、上記熱処理を行った後は、SiN膜のマスクを除去する。その後、全面にSiN膜を堆積した後、トレンチ溝に対応するパターンになるようにパターンニングを施し、このSiN膜をマスクとしてエッチングして、図1に示すトレンチ溝17−1〜17−mを形成する。トレンチ溝17−1〜17−mはバッファ層23に到る深さまで形成するが、これに限られず、DFBレーザストライプ11−1〜11−n間が電気的に分離できる深さまで形成すればよい。上記エッチング処理を行った後は、SiN膜のマスクを除去する。そして、全面に再びSiN膜を堆積したものにDFBレーザストライプ11−1〜11−nと半導体光増幅器14に対する開口部33a、33bを形成してSiN保護膜33とする。つぎに、全面にTi/Pt/Auからなる3層の導電膜を堆積した後、DFBレーザストライプ11−1〜11−nと半導体光増幅器14とに対応する形状にパターンニングすることによってp側電極34、45を形成する。一方、基板22の裏面にはAuGeNi/Auからなる2層構造のn側電極21を形成する。上記製造工程により、光素子である半導体光増幅器14、DFBレーザストライプ11−1〜11−n、光導波路12−1〜12−n、および光合流器13が形成される。   Note that the SiN film mask is removed after the heat treatment. Thereafter, after depositing a SiN film on the entire surface, patterning is performed so as to form a pattern corresponding to the trench groove, and etching is performed using this SiN film as a mask to form the trench grooves 17-1 to 17-m shown in FIG. Form. The trench grooves 17-1 to 17-m are formed to a depth reaching the buffer layer 23. However, the trench grooves 17-1 to 17-m are not limited to this, and may be formed to a depth at which the DFB laser stripes 11-1 to 11-n can be electrically separated. . After the etching process, the SiN film mask is removed. Then, openings 33a and 33b for the DFB laser stripes 11-1 to 11-n and the semiconductor optical amplifier 14 are formed in the SiN film again deposited on the entire surface to form the SiN protective film 33. Next, after depositing a three-layer conductive film made of Ti / Pt / Au on the entire surface, the p-side is patterned by patterning into shapes corresponding to the DFB laser stripes 11-1 to 11-n and the semiconductor optical amplifier 14. Electrodes 34 and 45 are formed. On the other hand, an n-side electrode 21 having a two-layer structure made of AuGeNi / Au is formed on the back surface of the substrate 22. Through the above manufacturing process, the semiconductor optical amplifier 14, which is an optical element, the DFB laser stripes 11-1 to 11-n, the optical waveguides 12-1 to 12-n, and the optical combiner 13 are formed.

最後に、基板22を、集積型半導体レーザ素子100が複数並んだバー状にへき開し、DFBレーザストライプ11−1〜11−n、半導体光増幅器14を形成した両端面に反射防止膜をコートしたのち、素子ごとに分離することにより、集積型半導体レーザ素子100が完成する。   Finally, the substrate 22 is cleaved into a bar shape in which a plurality of integrated semiconductor laser elements 100 are arranged, and antireflection films are coated on both end surfaces on which the DFB laser stripes 11-1 to 11-n and the semiconductor optical amplifier 14 are formed. Thereafter, the integrated semiconductor laser device 100 is completed by separating each device.

以上説明したように、本製造方法によれば、発光波長の制御範囲を広くできるため、より広帯域の集積型半導体レーザ素子100を製造することができる。   As described above, according to this manufacturing method, the control range of the emission wavelength can be widened, so that the integrated semiconductor laser device 100 having a wider band can be manufactured.

ところで、本製造方法では、各活性層の発光波長のシフト量は、熱処理温度に依存している。この熱処理温度は基板22の温度を調整することによって調整できる。基板22の温度は通常は基板面内で均一であるが、基板面内で温度分布を形成するようにすれば、活性層の発光波長を一層自由に制御できる。   By the way, in this manufacturing method, the shift amount of the emission wavelength of each active layer depends on the heat treatment temperature. This heat treatment temperature can be adjusted by adjusting the temperature of the substrate 22. The temperature of the substrate 22 is usually uniform within the substrate surface, but if the temperature distribution is formed within the substrate surface, the emission wavelength of the active layer can be controlled more freely.

図23は、基板に温度分布を形成する方法の一例を説明する一部断面図である。図23において、活性層や受動光導波路のコア層を形成した基板47は、カーボンからなるサセプタ51と、サセプタ51上に取り付けられた石英ガラスからなるトレイ52とからなる載置台50に載置している。また、基板47には、トレイ52と対向する裏面に、互いに熱伝導率が異なる温度分布形成膜53、54が形成されている。温度分布形成膜53、54は、たとえばSiNx等の誘電体膜や金属膜からなるものであり、CVD法や蒸着法を用いて形成できるものである。   FIG. 23 is a partial cross-sectional view illustrating an example of a method for forming a temperature distribution on a substrate. In FIG. 23, a substrate 47 on which an active layer and a core layer of a passive optical waveguide are formed is mounted on a mounting table 50 including a susceptor 51 made of carbon and a tray 52 made of quartz glass mounted on the susceptor 51. ing. In addition, temperature distribution forming films 53 and 54 having different thermal conductivities are formed on the back surface of the substrate 47 facing the tray 52. The temperature distribution forming films 53 and 54 are made of, for example, a dielectric film such as SiNx or a metal film, and can be formed using a CVD method or a vapor deposition method.

載置台50を軸回りに回転させながら、RFコイル等を用いてサセプタ51を高周波誘導加熱すると、サセプタ51は基板47を、トレイ52を介して熱伝導により加熱する。ここで、基板47とトレイ52との間には温度分布形成膜53、54が存在しているので、温度分布形成膜53上と温度分布形成膜54上とでは、基板47に伝熱される熱量が異なるため、基板47の面内には温度分布ができる。   When the susceptor 51 is heated by high frequency induction using an RF coil or the like while rotating the mounting table 50 around the axis, the susceptor 51 heats the substrate 47 through the tray 52 by heat conduction. Here, since the temperature distribution forming films 53 and 54 exist between the substrate 47 and the tray 52, the amount of heat transferred to the substrate 47 on the temperature distribution forming film 53 and the temperature distribution forming film 54. Therefore, a temperature distribution is formed in the plane of the substrate 47.

このようにして熱処理を行えば、基板47の面内の位置に応じて異なる温度で熱処理を行うことができる。したがって、基板47上に形成した活性層の発光波長を、その活性層の位置に応じた異なるシフト量だけシフトさせることができる。よって、たとえばシフト量が大きい活性層とシフト量が抑制された活性層とを同時に形成することができる。   If heat treatment is performed in this manner, the heat treatment can be performed at different temperatures depending on the position in the plane of the substrate 47. Therefore, the emission wavelength of the active layer formed on the substrate 47 can be shifted by different shift amounts depending on the position of the active layer. Therefore, for example, an active layer with a large shift amount and an active layer with a suppressed shift amount can be formed simultaneously.

図24は、基板に温度分布を形成する方法の他の一例を説明する一部断面図である。図24において、基板47は、サセプタ51と、サセプタ51上に取り付けられた石英ガラスからなるトレイ62とからなる載置台60に載置している。ここで、トレイ62には凹部62aが形成されている。凹部62a上では、基板47は空気を介して熱伝導を受けるため、それ以外の領域よりも伝熱される熱量が少なくなるので、基板47の面内には温度分布ができる。したがって、基板47上に形成した活性層の発光波長を、その活性層の位置に応じた異なるシフト量だけシフトさせることができる。なお、図24に示す例では、トレイ62に凹部62aを形成しているが、基板47の裏面に凹部を形成しても同様の効果を得ることができる。   FIG. 24 is a partial cross-sectional view illustrating another example of a method for forming a temperature distribution on a substrate. In FIG. 24, the substrate 47 is mounted on a mounting table 60 including a susceptor 51 and a tray 62 made of quartz glass mounted on the susceptor 51. Here, a recess 62 a is formed in the tray 62. Since the substrate 47 receives heat conduction through the air on the concave portion 62a, the amount of heat transferred is smaller than that in other regions, so that a temperature distribution can be generated in the plane of the substrate 47. Therefore, the emission wavelength of the active layer formed on the substrate 47 can be shifted by different shift amounts depending on the position of the active layer. In the example shown in FIG. 24, the recess 62 a is formed in the tray 62, but the same effect can be obtained by forming a recess on the back surface of the substrate 47.

また、基板47の裏面に形成する温度分布形成膜53、54や凹部、およびトレイ62に形成する凹部62aは、たとえばフォトリソグラフィ技術を用いれば光素子と同程度の大きさの微細パターンに形成することができるので、基板47の面内に、個別の光素子の大きさに対応した温度分布を形成することができる。これによって、各光素子の活性層の発光波長のシフト量を、光素子ごとに異なるシフト量に制御することができる。   Further, the temperature distribution forming films 53 and 54 and the recesses formed on the back surface of the substrate 47, and the recesses 62a formed on the tray 62 are formed in a fine pattern having the same size as that of the optical element by using, for example, a photolithography technique. Therefore, a temperature distribution corresponding to the size of the individual optical elements can be formed in the plane of the substrate 47. Thereby, the shift amount of the emission wavelength of the active layer of each optical element can be controlled to a different shift amount for each optical element.

以上のように、基板面内で温度分布を形成するようにすれば、活性層の発光波長を一層自由に制御できる。また、さらに、基板面内で温度分布を形成することによって、DFBレーザストライプ11−1〜11−nの活性層についてはその発光波長のシフト量を抑制しつつ、受動光導波路のコア層のバンドギャップエネルギーを大きく短波長側にシフトさせることもできる。これによって、DFBレーザストライプ11−1〜11−nが出力するレーザ光の波長における光導波路12−1〜12−nのコア層の透過率を高くして、伝送損失を低減することができる。また、光導波路12−1〜12−nのコア層を、量子井戸構造を含めた多層構造としてもよい。この場合、各コア層のバンドギャップエネルギーを、これに接続する各DFBレーザストライプ11−1〜11−nのレーザ発振波長に対応させた量だけシフトさせることによって、各DFBレーザストライプ11−1〜11−nに最適化された光導波路12−1〜12−nを形成することができる。   As described above, if the temperature distribution is formed in the substrate surface, the emission wavelength of the active layer can be controlled more freely. Further, by forming a temperature distribution in the substrate plane, the active layer of the DFB laser stripes 11-1 to 11-n suppresses the shift amount of the emission wavelength, and the band of the core layer of the passive optical waveguide. The gap energy can be greatly shifted to the short wavelength side. As a result, the transmittance of the core layer of the optical waveguides 12-1 to 12-n at the wavelength of the laser light output from the DFB laser stripes 11-1 to 11-n can be increased, and the transmission loss can be reduced. The core layers of the optical waveguides 12-1 to 12-n may have a multilayer structure including a quantum well structure. In this case, by shifting the band gap energy of each core layer by an amount corresponding to the laser oscillation wavelength of each DFB laser stripe 11-1 to 11-n connected thereto, each DFB laser stripe 11-1 Optical waveguides 12-1 to 12-n optimized for 11-n can be formed.

なお、上記実施の形態では、熱処理によって発光波長を、活性層に含まれる井戸層の厚さおよび基板の硫黄のキャリア濃度に応じたシフト量だけシフトさせているが、活性層に含まれる障壁層の厚さおよび基板の硫黄のキャリア濃度に応じたシフト量だけシフトさせるようにしてもよい。   In the above embodiment, the emission wavelength is shifted by heat treatment by a shift amount corresponding to the thickness of the well layer included in the active layer and the sulfur carrier concentration of the substrate, but the barrier layer included in the active layer The amount of shift may be shifted according to the thickness of the substrate and the carrier concentration of sulfur in the substrate.

また、上記実施の形態に係る集積型半導体レーザ素子は、使用波長に応じて、基板や各半導体層を構成する化合物半導体や電極等の材料、サイズ等が設定されている。しかしながら、各材料やサイズ等は、使用波長に応じて適宜設定でき、特に限定はされない。また、上記実施の形態では、活性層が多重量子井戸構造であるが、単一量子井戸構造としてもよい。   In the integrated semiconductor laser element according to the above-described embodiment, the material, size, etc., of the compound semiconductor and electrodes constituting the substrate and each semiconductor layer are set according to the wavelength used. However, each material, size, and the like can be appropriately set according to the wavelength used, and are not particularly limited. Moreover, in the said embodiment, although an active layer is a multiple quantum well structure, it is good also as a single quantum well structure.

また、上記実施の形態は集積型半導体レーザ素子であるが、本発明はこれに限られず、量子井戸構造の活性層を有する光素子を集積した光集積素子に適応できる。たとえば、量子井戸構造の活性層を有する光素子としては、たとえば電界吸収型光変調器やフォトダイオードを用いることができる。なお、電界吸収型光変調器やフォトダイオードは、活性層の発光波長をシフトさせるのに応じて光吸収波長をシフトさせることができるため、その光学特性の波長依存性を制御できるものである。したがって、本発明は、半導体レーザ素子、半導体光増幅器、電気吸収型光変調器、およびフォトダイオード等の光素子を同一基板上に集積して構成された様々な種類の光集積素子に適用できるものである。   Further, although the above embodiment is an integrated semiconductor laser device, the present invention is not limited to this, and can be applied to an optical integrated device in which optical devices having an active layer having a quantum well structure are integrated. For example, as an optical element having an active layer having a quantum well structure, for example, an electroabsorption optical modulator or a photodiode can be used. The electroabsorption optical modulator and the photodiode can shift the light absorption wavelength in accordance with the shift of the emission wavelength of the active layer, so that the wavelength dependence of the optical characteristics can be controlled. Therefore, the present invention can be applied to various types of optical integrated devices in which optical devices such as semiconductor laser devices, semiconductor optical amplifiers, electroabsorption optical modulators, and photodiodes are integrated on the same substrate. It is.

11−1〜11−n DFBレーザストライプ
12−1〜12−n 光導波路
13 光合流器
13a 光出力ポート
14 半導体光増幅器
14a 光出力端
15 埋め込み部
17−1〜17−m トレンチ溝
21 n側電極
22、47 基板
23 バッファ層
24 下部SCH層
25−1〜25−3、43 活性層
25a−1、25a−2 井戸層
25b−1、25b−2 障壁層
26 上部SCH層
27 スペーサ層
28、28−1、28−2 グレーティング層
29、30、42、44 上部クラッド層
31 コンタクト層
32 電流阻止層
32a 下部電流阻止層
32b 上部電流阻止層
33 保護膜
33a、33b 開口部
34、45 p側電極
41 コア層
46 格子溝
50、60 載置台
51 サセプタ
52、62 トレイ
53、54 温度分布形成膜
62a 凹部
100 集積型半導体レーザ素子
E1〜E4、E1−1〜E1−n 領域
M1 マスク
M1−1〜M1−n 部分
MESA1〜MESA4 メサ構造
11-1 to 11-n DFB laser stripes 12-1 to 12-n Optical waveguide 13 Optical combiner 13a Optical output port 14 Semiconductor optical amplifier 14a Optical output end 15 Buried portion 17-1 to 17-m Trench groove 21 n side Electrodes 22, 47 Substrate 23 Buffer layer 24 Lower SCH layer 25-1 to 25-3, 43 Active layer 25a-1, 25a-2 Well layer 25b-1, 25b-2 Barrier layer 26 Upper SCH layer 27 Spacer layer 28, 28-1, 28-2 Grating layer 29, 30, 42, 44 Upper cladding layer 31 Contact layer 32 Current blocking layer 32a Lower current blocking layer 32b Upper current blocking layer 33 Protective film 33a, 33b Opening 34, 45 p-side electrode 41 Core layer 46 Lattice groove 50, 60 Mounting table 51 Susceptor 52, 62 Tray 53, 54 Temperature distribution film 62a Concave portion 100 Integrated semiconductor laser element E1 to E4, E1-1 to E1-n region M1 mask M1-1 to M1-n part MESA1 to MESA4 mesa structure

Claims (6)

硫黄を含む半導体基板上に、井戸層および障壁層からなる量子井戸構造を構成する複数の半導体層であって、前記井戸層または障壁層の厚さが互いに異なる複数の半導体層を形成する半導体層形成工程と、
前記複数の半導体層をそれぞれ含む複数の光素子を形成する光素子形成工程と、
前記複数の半導体層の発光波長をシフトさせるための熱処理を行う熱処理工程と、
を含むことを特徴とする半導体光集積素子の製造方法。
A plurality of semiconductor layers constituting a quantum well structure composed of a well layer and a barrier layer on a semiconductor substrate containing sulfur, wherein the semiconductor layers form a plurality of semiconductor layers having different thicknesses from each other. Forming process;
An optical element forming step of forming a plurality of optical elements each including the plurality of semiconductor layers;
A heat treatment step for performing a heat treatment for shifting emission wavelengths of the plurality of semiconductor layers;
A method for manufacturing a semiconductor optical integrated device, comprising:
前記熱処理工程は、600℃〜800℃の範囲にて行うことを特徴とする請求項1に記載の半導体光集積素子の製造方法。   The method of manufacturing a semiconductor optical integrated device according to claim 1, wherein the heat treatment step is performed in a range of 600 ° C. to 800 ° C. 前記半導体層形成工程は、前記井戸層または障壁層を1nm〜10nmの厚さに形成することを特徴とする請求項1または2に記載の半導体光集積素子の製造方法。   3. The method of manufacturing a semiconductor optical integrated device according to claim 1, wherein in the semiconductor layer forming step, the well layer or the barrier layer is formed to a thickness of 1 nm to 10 nm. 前記半導体層形成工程は、選択成長法を用いて前記複数の半導体層を成長することを特徴とする請求項1〜3のいずれか一つに記載の半導体光集積素子の製造方法。   The method of manufacturing a semiconductor optical integrated device according to claim 1, wherein the semiconductor layer forming step grows the plurality of semiconductor layers using a selective growth method. 前記半導体基板は、1×1018cm−3〜1×1019cm−3のキャリア濃度の硫黄を含むことを特徴とする請求項1〜4のいずれか一つに記載の半導体光集積素子の製造方法。 5. The semiconductor optical integrated device according to claim 1, wherein the semiconductor substrate contains sulfur having a carrier concentration of 1 × 10 18 cm −3 to 1 × 10 19 cm −3 . Production method. 前記熱処理工程は、前記半導体基板面内で温度分布を形成して行なうことを特徴とする請求項1〜5のいずれか一つに記載の半導体光集積素子の製造方法。   6. The method of manufacturing a semiconductor optical integrated device according to claim 1, wherein the heat treatment step is performed by forming a temperature distribution in the surface of the semiconductor substrate.
JP2010202395A 2010-09-09 2010-09-09 Method of manufacturing semiconductor optical integrated element Pending JP2012059963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010202395A JP2012059963A (en) 2010-09-09 2010-09-09 Method of manufacturing semiconductor optical integrated element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010202395A JP2012059963A (en) 2010-09-09 2010-09-09 Method of manufacturing semiconductor optical integrated element

Publications (1)

Publication Number Publication Date
JP2012059963A true JP2012059963A (en) 2012-03-22

Family

ID=46056689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010202395A Pending JP2012059963A (en) 2010-09-09 2010-09-09 Method of manufacturing semiconductor optical integrated element

Country Status (1)

Country Link
JP (1) JP2012059963A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208543A (en) * 2016-05-13 2017-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Semiconductor chip manufacturing method and semiconductor chip
US10388823B2 (en) 2016-05-13 2019-08-20 Osram Opto Semiconductors Gmbh Semiconductor chip and method for producing a semiconductor chip
US10637211B2 (en) 2016-05-13 2020-04-28 Osram Oled Gmbh Light-emitting semiconductor chip and method for producing a semiconductor light-emitting chip
JP2021153124A (en) * 2020-03-24 2021-09-30 住友電気工業株式会社 Quantum cascade laser
DE102020112806B4 (en) * 2020-05-12 2025-10-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung SEMICONDUCTOR LASER COMPONENT AND METHOD FOR OPERATING AT LEAST ONE SEMICONDUCTOR LASER
US12548975B2 (en) 2020-05-12 2026-02-10 Ams-Osram International Gmbh Semiconductor laser component and method for operating at least one semiconductor laser

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04133383A (en) * 1990-09-25 1992-05-07 Mitsubishi Electric Corp Semiconductor laser and manufacture thereof
JPH0715092A (en) * 1993-06-25 1995-01-17 Nec Corp Semiconductor laser array and fabrication there
JPH07263818A (en) * 1994-01-31 1995-10-13 Fr Telecom Method for manufacturing electronic and / or photon components
JPH09283858A (en) * 1996-04-12 1997-10-31 Canon Inc Method and apparatus for manufacturing compound semiconductor optical device
JP2000505603A (en) * 1996-06-03 2000-05-09 テルコーディア テクノロジーズ インコーポレイテッド Laser mainly composed of InP with low blue shift
US6159758A (en) * 1999-07-09 2000-12-12 Lucent Technologies Inc. Method of improving laser yield for target wavelengths in epitaxial InGaAsP lasers based upon the thermal conductivity of the InP substrate
JP2001168470A (en) * 1999-12-09 2001-06-22 Furukawa Electric Co Ltd:The Method for manufacturing semiconductor optical device and semiconductor optical device
JP2008258276A (en) * 2007-04-02 2008-10-23 Furukawa Electric Co Ltd:The Semiconductor device manufacturing method and semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04133383A (en) * 1990-09-25 1992-05-07 Mitsubishi Electric Corp Semiconductor laser and manufacture thereof
JPH0715092A (en) * 1993-06-25 1995-01-17 Nec Corp Semiconductor laser array and fabrication there
JPH07263818A (en) * 1994-01-31 1995-10-13 Fr Telecom Method for manufacturing electronic and / or photon components
JPH09283858A (en) * 1996-04-12 1997-10-31 Canon Inc Method and apparatus for manufacturing compound semiconductor optical device
JP2000505603A (en) * 1996-06-03 2000-05-09 テルコーディア テクノロジーズ インコーポレイテッド Laser mainly composed of InP with low blue shift
US6159758A (en) * 1999-07-09 2000-12-12 Lucent Technologies Inc. Method of improving laser yield for target wavelengths in epitaxial InGaAsP lasers based upon the thermal conductivity of the InP substrate
JP2001168470A (en) * 1999-12-09 2001-06-22 Furukawa Electric Co Ltd:The Method for manufacturing semiconductor optical device and semiconductor optical device
JP2008258276A (en) * 2007-04-02 2008-10-23 Furukawa Electric Co Ltd:The Semiconductor device manufacturing method and semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208543A (en) * 2016-05-13 2017-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Semiconductor chip manufacturing method and semiconductor chip
US10388823B2 (en) 2016-05-13 2019-08-20 Osram Opto Semiconductors Gmbh Semiconductor chip and method for producing a semiconductor chip
US10396106B2 (en) 2016-05-13 2019-08-27 Osram Opto Semiconductors Gmbh Method for producing a semiconductor chip and semiconductor chip
US10637211B2 (en) 2016-05-13 2020-04-28 Osram Oled Gmbh Light-emitting semiconductor chip and method for producing a semiconductor light-emitting chip
US10693033B2 (en) 2016-05-13 2020-06-23 Osram Oled Gmbh Semiconductor chip and method for producing a semiconductor chip
US11004876B2 (en) 2016-05-13 2021-05-11 Osram Oled Gmbh Method for producing a semiconductor chip and semiconductor chip
JP2021153124A (en) * 2020-03-24 2021-09-30 住友電気工業株式会社 Quantum cascade laser
JP7371552B2 (en) 2020-03-24 2023-10-31 住友電気工業株式会社 quantum cascade laser
DE102020112806B4 (en) * 2020-05-12 2025-10-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung SEMICONDUCTOR LASER COMPONENT AND METHOD FOR OPERATING AT LEAST ONE SEMICONDUCTOR LASER
US12548975B2 (en) 2020-05-12 2026-02-10 Ams-Osram International Gmbh Semiconductor laser component and method for operating at least one semiconductor laser

Similar Documents

Publication Publication Date Title
US6650672B2 (en) Semiconductor laser element having excellent light confinement effect and method for producing the semiconductor laser element
US8073033B2 (en) Optical semiconductor device and driving method thereof
JP2000216492A (en) Semiconductor optical element, method of manufacturing the same, and semiconductor optical device
CN105981239B (en) Integrated semiconductor laser element and semiconductor laser module
JP2015536576A (en) Multiwavelength quantum cascade lasers with different active and inert core growth
JPWO2008053672A1 (en) Semiconductor optical device, semiconductor laser using the semiconductor optical device, and optical transponder using the semiconductor laser
US6399404B2 (en) Fabricating method of optical semiconductor device
JP2012059963A (en) Method of manufacturing semiconductor optical integrated element
JP6588859B2 (en) Semiconductor laser
JP2017107958A (en) Semiconductor laser
JP2009289993A (en) Semiconductor laser element, and semiconductor optical integrated element
JPH05251817A (en) Tunable semiconductor laser system
US8649410B2 (en) Semiconductor laser and method for manufacturing the same
JP5100184B2 (en) Semiconductor device manufacturing method and semiconductor device
US20060203858A1 (en) Wavelength tunable semiconductor laser apparatus
JP2001339117A (en) Modulator-integrated wavelength selective light source and its control method
JP2009054721A (en) Semiconductor device and method for manufacturing semiconductor device
JP5457239B2 (en) Wavelength control method and wavelength control apparatus for optical element
JP4833457B2 (en) Fabrication method of optical integrated device
JPH03151684A (en) Manufacture of multi-wavelength integrated semiconductor laser
JP2014236161A (en) Semiconductor optical element, method for manufacturing the same, and integrated semiconductor optical element
JP3149962B2 (en) Multi-wavelength semiconductor laser device and driving method thereof
JP4718020B2 (en) Optical semiconductor device
JP4592865B2 (en) Manufacturing method of semiconductor laminated structure
JP4005519B2 (en) Semiconductor optical device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140729