JP2012059050A - レギュレータ及びｄｃ／ｄｃコンバータ - Google Patents

Abstract

【課題】異常で出力ショートした場合でもソフトスタートがかかるレギュレータ及びＤＣ／ＤＣコンバータを提供すること。
【解決手段】レギュレータ１００は、エラーアンプ１１０に入力される基準電圧を、０Ｖから基準電圧まで徐々に立ち上げるソフトスタート回路１２０と、エラーアンプ１１０の入力を監視し、出力端子Ｖｏの出力ショート時、ソフトスタート回路１２０を再度、ソフトスタートさせるソフトスタートリセット回路１３０とを備える。ソフトスタートリセット回路１３０は、エラーアンプ１１０の入力に平行して設置されるコンパレータ１３１と、コンパレータ１３１の入力にオフセットを与えるオフセット電圧１３２と、コンパレータ１３１の比較結果に従ってオンオフし、出力ショート時にオンしてコンデンサＣをディスチャージするＮＰＮトランジスタ１３３とを備える。
【選択図】図６

Description

本発明は、電子機器の電源供給装置などに使用するレギュレータ及びＤＣ／ＤＣコンバータに関する。

電子機器の電源としては、シリーズレギュレータ、スイッチングレギュレータ、又はＤＣ／ＤＣコンバータが用いられる。例えば、シリーズレギュレータは、基準電圧が入力される基準電圧入力端子と、出力が帰還ゲインを介して入力される帰還入力端子と、出力端子部とを有する帰還増幅器を用いて構成する。

レギュレータ又はＤＣ／ＤＣコンバータは、出力電圧を所定の範囲にするために、エラーアンプを用いて出力電圧と基準電圧とを比較するフィードバック制御を行う。

また、レギュレータの基準電圧回路の基準電圧の出力が、電源投入時には急激に立ち上がる。そのため、レギュレータの出力には、過度のオーバーシュートが現れる。そこで、レギュレータは、出力電圧が完全に立ち上がるまでの起動時に出力電圧を制御するソフトスタート機能を有するものがある。ソフトスタート機能は、レギュレータ又はＤＣ／ＤＣコンバータの出力電圧の立ち上がり時のラッシュ電流の低減及びオーバーシュートを軽減するために、出力電圧が０Ｖの状態から予め決められた電圧に立ち上がるまでの過程における電圧変化を示す傾きを制御する。

特許文献１には、基準電圧と帰還抵抗の電圧分割された出力電圧を比較した誤差増幅器により、一定の出力電圧を保持するのに必要なゲート電圧を出力トランジスタに供給するボルテージレギュレータにおいて、前記基準電圧の出力にＣＲ回路を設けたボルテージレギュレータ用オーバーシュート制御回路が記載されている。

特許文献２には、第１のソフトスタート電圧の入力を検出し、ソフトスタート機能制御信号がオンのとき、第１のソフトスタート電圧を出力し、ソフトスタート機能制御信号がオフのとき、傾きが第１のソフトスタート電圧と異なる第２のソフトスタート電圧を出力するソフトスタート制御部を有する電源回路及び電源供給装置が記載されている。

図１は、ソフトスタート機能を有するレギュレータの回路図である。

図１に示すように、レギュレータ１０は、電源電圧入力端子Ｖｉｎ、制御電圧入力端子Ｖｃｏｎｔ、外付けコンデンサＣを接続する接続端子Ｃｓ、出力トランジスタＱ１、バイアス回路１１、基準電圧回路１２、ＣＲ回路１３、エラーアンプ１４、分圧抵抗Ｒ１，Ｒ２、出力電圧Ｖｏｕｔ出力端子Ｖｏ、及び出力コンデンサＣｏｕｔを備える。

ＣＲ回路１３は、エラーアンプ１４と基準電圧との間に挿入された抵抗Ｒと外付けコンデンサＣからなる。ＣＲ回路１３は、電源起動時における基準電圧の立ち上がりにＣＲ時定数を持たせることによりソフトスタートを実現する。ＣＲ回路１３は、基準電圧出力を徐々に上昇させ、電源投入時に出力コンデンサＣｏｕｔにチャージアップするラッシュ電流を防止して出力電圧のオーバーシュートを軽減するソフトスタート回路を構成する。なお、コンデンサＣは、レギュレータ１０に内蔵されていてもよい。

出力トランジスタＱ１は、電源電圧入力端子Ｖｉｎと出力電圧Ｖｏｕｔ出力端子Ｖｏの間に接続され、出力電圧Ｖｏｕｔ出力端子Ｖｏには出力コンデンサＣｏｕｔが接続される。出力コンデンサＣｏｕｔは、位相補正とノイズ除去のための安定化容量である。

出力電圧Ｖｏｕｔは、抵抗Ｒ１及びＲ２により分圧され、その接続中点から導出された帰還電圧がエラーアンプ１４の非反転入力端子に接続される。

エラーアンプ１４は、具体的にはオペアンプからなり、非反転入力端子には、出力電圧Ｖｏｕｔを抵抗Ｒ１及びＲ２で分圧した帰還電圧が入力され、反転入力端子には、ＣＲ回路１３を介して基準電圧が入力される。エラーアンプ１４は、帰還電圧と基準電圧との差分に応じた出力電圧を出力トランジスタＱ１のゲートに供給することで電圧帰還が施され、レギュレータ１０の出力電圧が一定電圧に保たれる。

以上の構成において、レギュレータ１０は、基準電圧に接続されたＣＲ時定数によりエラーアンプの入力及び出力を徐々に立ち上げる。これにより、電源投入時に、レギュレータ１０出力のオーバーシュート量を減少させることができる。

特開２００５−３２７０２７号公報 特開２００７−３３６７４４号公報

しかしながら、このような従来のソフトスタート機能を有するレギュレータにあっては、何らかの異常によりソフトスタート機能が作動しなかった場合、ラッシュ電流が流れ出力電圧にオーバーシュートが発生する。

異常によりソフトスタート機能が作動しない場合について述べる。

図２乃至図４は、ソフトスタート機能が作動しない場合を説明する図である。

図２に示すように、電源セット２０は、レギュレータ１０を備え、図示しないＵＳＢ，ＳＤカード用の接続コネクタを介してＵＳＢ，ＳＤカード等の外部接続デバイス３０に電源を供給する。

電源セット２０外部に接続される外部接続デバイス３０の誤挿入、又は接続コネクタ異常によるショートなどで外部接続デバイス３０を破壊する場合がある。

図３に示すように、電源セット２０Ａは、レギュレータ１０と、レギュレータ１０の出力電圧を制御するハイサイドスイッチ２１等とを備え、図示しないＵＳＢ，ＳＤカード用の接続コネクタを介してＵＳＢ，ＳＤカード等の外部接続デバイス３０に電源を供給する。

電源セット２０Ａ外部に接続される外部接続デバイス３０の誤挿入、又は接続コネクタ異常によるショートなどで電源セット２０Ａ内部のハイサイドスイッチ２１等を破壊する場合がある。

上記、外部接続デバイス３０の誤挿入、接続コネクタ異常によるショートでは、出力電圧立ち上げ後の異常であるので、ソフトスタート機能は作動しない。

また、図４に示すように、電源セット内部で検査等の異常ショートがあると、レギュレータ１０に接続された接続デバイス３０Ａを破壊する場合がある。

図５は、図１のレギュレータ１０に対して出力電圧Ｖｏｕｔを短絡するショート試験を行った場合の各端子の波形図である。図５破線内は、ショート試験を示している。

図５（ａ）−（ｃ）に示すように、レギュレータ１０は、基準電圧に接続されたＣＲ時定数によりエラーアンプ１４の入力及び出力を徐々に立ち上げる。

出力電圧が立ち上がり後、何らかの異常により出力のショートがあり、復帰しようとした場合、接続端子Ｃｓに接続された外付けコンデンサＣは、充電されたままでありソフトスタートがかからない。

図５（ｅ）に示すように、ショート試験により、ラッシュ電流が発生して出力電圧にオーバーシュートが発生する（図５（ｄ）参照）。

上記ラッシュ電流が発生した場合、レギュレータ前段の電流能力不足による起動不良が起こる場合がある。また、オーバーシュートが発生した場合、レギュレータ後段の素子を耐圧オーバーにより破壊してしまう場合がある。

本発明の目的は、異常で出力ショートした場合でもソフトスタートがかかるレギュレータ及びＤＣ／ＤＣコンバータを提供することである。

本発明のレギュレータは、基準電圧と出力端子の電圧を分圧した帰還電圧とを比較し、誤差に応じた電圧を出力するエラーアンプと、前記エラーアンプに入力される基準電圧を徐々に立ち上げるソフトスタート回路と、前記エラーアンプの入力を監視し、前記出力端子の出力ショート時、前記ソフトスタート回路を再度、ソフトスタートさせるソフトスタートリセット回路と、を備える構成を採る。

本発明のＤＣ／ＤＣコンバータは、上記レギュレータを備える構成を採る。

本発明によれば、外部接続デバイスの誤挿入、接続コネクタ異常によるショートなど出力電圧立ち上げ後の異常で出力ショートした場合であっても、ソフトスタートがかかるレギュレータ及びＤＣ／ＤＣコンバータを実現することできる。

従来のソフトスタート機能を有するレギュレータの回路図 ソフトスタート機能が作動しない場合を説明する図 ソフトスタート機能が作動しない場合を説明する図 ソフトスタート機能が作動しない場合を説明する図 従来のレギュレータに対して出力電圧Ｖｏｕｔを短絡するショート試験を行った場合の各端子の波形図 本発明の実施の形態１に係るソフトスタート機能を有するレギュレータの構成を示す回路図 上記実施の形態１のレギュレータに対して出力電圧を短絡するショート試験を行った場合の各端子の波形図 上記実施の形態１のレギュレータの詳細動作を説明する回路図 上記実施の形態１のレギュレータに対して出力電圧を短絡するショート試験を行った場合の各端子の波形図 上記実施の形態１のレギュレータのソフトスタートリセット回路の詳細構成を示す回路図 上記実施の形態１のレギュレータのソフトスタートリセット回路の詳細構成を示す回路図 上記実施の形態１のレギュレータのソフトスタートリセット回路の詳細構成を示す回路図 上記実施の形態１のレギュレータのソフトスタートリセット回路の詳細構成を示す回路図 上記実施の形態１のレギュレータのエラーアンプ及びソフトスタートリセット回路の詳細構成を示す回路図 本発明の実施の形態２に係るソフトスタート機能を有するレギュレータの構成を示す回路図 本発明の実施の形態３に係るＣＭＯＳプロセスにより構成されたレギュレータの構成を示す回路図 上記実施の形態３に係るＣＭＯＳプロセスにより構成されたレギュレータの構成を示す回路図 本発明の実施の形態４に係るソフトスタート機能を有するＤＣ／ＤＣコンバータの構成を示すブロック図

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

（実施の形態１）
図６は、本発明の実施の形態１に係るソフトスタート機能を有するレギュレータの構成を示す回路図である。本実施の形態は、シリーズレギュレータに適用した例である。本実施の形態の説明に当り、図１と同一構成部分には、同一符号を付している。

図６に示すように、レギュレータ１００は、電源電圧入力端子Ｖｉｎ、制御電圧入力端子Ｖｃｏｎｔ、抵抗Ｒ、外付けコンデンサＣを接続する接続端子Ｃｓ、出力トランジスタＱ１、バイアス回路１１、基準電圧回路１２、エラーアンプ１１０、ソフトスタート回路１２０、ソフトスタートリセット回路１３０、分圧抵抗Ｒ１，Ｒ２、出力電圧Ｖｏｕｔ出力端子Ｖｏ、及び出力コンデンサＣｏｕｔを備える。

出力トランジスタＱ１は、電源電圧入力端子Ｖｉｎと出力電圧出力端子Ｖｏの間に接続され、エラーアンプ１１０の出力をゲートに受けてオンオフして一定の出力電圧を出力する。出力電圧出力端子Ｖｏには、出力コンデンサＣｏｕｔが接続される。出力コンデンサＣｏｕｔは、位相補正とノイズ除去のための安定化容量である。

出力電圧Ｖｏｕｔは、抵抗Ｒ１及びＲ２により分圧され、その接続中点から導出された帰還電圧がエラーアンプ１１０の非反転入力端子（＋）に接続される。

エラーアンプ１１０は、基準電圧と出力端子の電圧を分圧した帰還電圧とを比較し、誤差に応じた電圧を出力する。エラーアンプ１１０は、具体的にはオペアンプからなり、非反転入力端子（＋）には、出力電圧Ｖｏｕｔを抵抗Ｒ１及びＲ２で分圧した帰還電圧が入力され、反転入力端子（−）には、ソフトスタート回路１２０を介して基準電圧が入力される。エラーアンプ１１０は、帰還電圧と基準電圧との差分に応じた出力電圧を出力トランジスタＱ１のゲートに供給することで電圧帰還が施され、レギュレータ１００の出力電圧Ｖｏｕｔが一定電圧に保たれる。エラーアンプ１１０は、起動時及び通常動作時は、入出力がほぼ同電位になる。このため、オフセット付コンパレータはオフのままで通常動作に影響しない。

ソフトスタート回路１２０は、エラーアンプ１１０に入力される基準電圧を、０Ｖから基準電圧まで徐々に立ち上げる（緩やかに上昇させる）。ソフトスタート回路１２０は、エラーアンプ１１０に供給する基準電圧出力を徐々に上昇させ、電源投入時に出力コンデンサＣｏｕｔにチャージアップするラッシュ電流を防止して出力電圧Ｖｏｕｔのオーバーシュートを軽減する。具体的には、ソフトスタート回路１２０は、エラーアンプ１１０と基準電圧との間に挿入された抵抗Ｒと外付けコンデンサＣからなるＣＲ回路である。ソフトスタート回路１２０は、電源起動時における基準電圧の立ち上がりにＣＲ時定数を持たせることによりソフトスタートを実現する。

ところで、レギュレータ１００内部に、レギュレータが本来有していないＣＲ回路を備えると回路規模が大きくなる。すなわち、基準電圧の立ち上がりにＣＲ時定数を持たせるので、時定数をある程度確保する必要があることから、ＣＲ回路を構成する抵抗Ｒ及びコンデンサＣのサイズが大きいものになる。これらをレギュレータ１００内部に形成しようとする場合、チップサイズとの関係で時定数設定の柔軟性に欠けることがある。そこで、ＣＲ回路を構成するコンデンサＣを、接続端子Ｃｓに外付けする構成としている。

なお、上記配慮を払った上で、レギュレータ１００は、コンデンサＣをレギュレータ１００に内蔵する構成を採ってもよい（後述する図１６参照）。

また、ＣＲ時定数を用いないソフトスタート回路については、実施の形態２により後述する。

ソフトスタートリセット回路１３０は、エラーアンプ１１０の入力を監視し、出力端子Ｖｏの出力ショート時、ソフトスタート回路１２０を再度、ソフトスタートさせる。ソフトスタートリセット回路１３０は、エラーアンプ１１０に並設され、出力ショート時にソフトスタート回路１２０をリセットする。

ソフトスタートリセット回路１３０は、エラーアンプ１１０の入力に平行して設置されるコンパレータ１３１と、コンパレータ１３１の入力にオフセットを与えるオフセット電圧１３２と、コンパレータ１３１の比較結果に従ってオンオフし、出力ショート時にオンしてコンデンサＣをディスチャージするＮＰＮトランジスタ１３３と、を備える。

コンパレータ１３１は、ソフトスタート回路１２０を介してエラーアンプ１１０に入力される基準電圧と、出力電圧Ｖｏｕｔを抵抗Ｒ１及びＲ２で分圧した帰還電圧にオフセット電圧１３２を持たせた電圧とを比較し、比較結果によりＮＰＮトランジスタ１３３のオンオフを制御する。コンパレータ１３１は、ソフトスタート回路１２０の出力（エラーアンプ１１０の反転入力端子）と出力電圧Ｖｏｕｔを抵抗Ｒ１及びＲ２で分圧した帰還電圧にオフセット電圧１３２を持たせた電圧（エラーアンプ１１０の非反転入力端子）とを比較する。

コンパレータ１３１は、ソフトスタート起動時及び定常状態時には、入力がオフセット電圧内にあってオフし、ＮＰＮトランジスタ１３３をオフする。また、コンパレータ１３１は、出力ショート時には、入力がオフセット電圧を超えることでオンし、ＮＰＮトランジスタ１３３をオンする。

オフセット電圧１３２は、出力電圧Ｖｏｕｔを抵抗Ｒ１及びＲ２で分圧した帰還電圧に入力オフセットを与えることで、オフセット付コンパレータ１３１を構成する。オフセット電圧１３２は、例えば、数十ｍＶである。オフセット電圧１３２は、下記の２点の目的のために設けられる。

(1)負荷変動、負荷過渡応答で誤動作しないようにする。

(2)コンパレータ１３１が通常時は動作しないようにする。オフセットがないと、コンパレータ１３１は常に動いてしまうことになるので、オフセットによりコンパレータ１３１入力を少し下がったところに設定する。起動時及び通常動作時は、エラーアンプ１１０はほぼ同電位になるため、オフセット付コンパレータ１３１は、オフのままで通常動作に影響しない。

ＮＰＮトランジスタ１３３は、コレクタがソフトスタート回路１２０（ＣＲ回路）の抵抗Ｒと外付けコンデンサＣとの接続点に接続され、エミッタが接地され、ベースがコンパレータ１３１の出力に接続される。コンパレータ１３１からＮＰＮトランジスタ１３３のベースに所定以上の電圧が印加されると、ＮＰＮトランジスタ１３３はオンして接続端子Ｃｓの電位を略ＧＮＤレベルにする。これにより、接続端子Ｃｓに接続された外付けコンデンサＣの電荷をディスチャージする。

以下、上述のように構成されたレギュレータ１００の動作を説明する。

図７は、レギュレータ１００に対して出力電圧Ｖｏｕｔを短絡するショート試験を行った場合の各端子の波形図である。

図７（ａ）（ｂ）に示すように、電源電圧入力端子Ｖｉｎに電源電圧が印加されると、印加された電源電圧はバイアス回路１１を介して基準電圧回路１２に供給される。基準電圧回路１２は、印加された電源電圧に追従した基準電圧を出力する。電源電圧入力端子Ｖｉｎに急峻な電源電圧が印加された場合、基準電圧出力も電源電圧に追従して立ち上がる。

図７（ｃ）に示すように、ソフトスタート回路１２０は、エラーアンプ１１０に供給する基準電圧出力をＣＲ時定数により徐々に上昇させ、レギュレータ１００の出力電圧Ｖｏｕｔのオーバーシュートを軽減する。

ソフトスタート起動後、レギュレータ１００は、出力を出力電圧出力端子Ｖｏに出力するレギュレータ作動モードに移行する。なお、レギュレータ作動モードは、ＬＤＯ（Low Drop Out）モードと呼ばれる。

ソフトスタートにより、例えば数ミリ秒経過した時刻で基準電圧となる。エラーアンプ１１０は、出力電圧Ｖｏｕｔを抵抗Ｒ１及びＲ２で分圧した帰還電圧が、基準電圧と等しくなるよう（イマジナリショート状態）動作する。これにより、電源電圧の起動直後にも負荷に過大な電流を流さないようにするだけでなく、動作開始後の負荷の状態に変動があったとしても、安定して出力電圧Ｖｏｕｔを供給することができる。

ここで、ソフトスタート回路１２０だけでは、前記図２乃至図４で述べたように、何らかの異常によりソフトスタート機能が作動しなかった場合、ラッシュ電流が流れ出力電圧にオーバーシュートが発生する。

レギュレータ１００は、出力ショート時にソフトスタート回路１２０をリセットするソフトスタートリセット回路１３０を、エラーアンプ１１０に並設する。ソフトスタートリセット回路１３０は、出力ショート時にソフトスタート回路１２０をリセットする。ソフトスタートリセット回路１３０は、エラーアンプ１１０の入力に平行して設置されるコンパレータ１３１と、コンパレータ１３１の入力にオフセットを与えるオフセット電圧１３２と、コンパレータ１３１の比較結果に従って、出力ショート時にオンしてコンデンサＣをディスチャージするＮＰＮトランジスタ１３３とからなる。

コンパレータ１３１は、入力オフセットを持たせることで、ソフトスタート起動時、定常状態時ディスチャージ用のＮＰＮトランジスタ１３３をオフする。

起動時及び通常動作は、レギュレータ１００のエラーアンプ１１０は、入力がほぼ同電位になるため、オフセット付のコンパレータ１３１は、オフのままで通常動作に影響しない。

図７（ｄ）破線内に示すように、出力ショート時は、コンパレータ１３１のオフセット電圧１３２以下でショート検出され、オフセット付のコンパレータ１３１がオンする。

図７（ｃ）に示すように、コンパレータ１３１がオンすることにより、ＮＰＮトランジスタ１３３がオンして接続端子Ｃｓに接続された外付けコンデンサＣをディスチャージする。

図７（ｄ）に示すように、出力ショートが開放された後は、通常のソフトスタートが開始する。このため、ラッシュ電流、オーバーシュートが発生せず不具合が起きない（図７（ｅ）破線内参照）。

ソフトスタート回路１２０の動作について、さらに詳細に説明する。

図８は、レギュレータ１００の詳細動作を説明する回路図であり、図６の回路と同一である。説明の便宜上、出力トランジスタＱ１をＴｒ１、ＮＰＮトランジスタ１３３をＴｒ２、エラーアンプ１１０をアンプ１、コンパレータ１３１をアンプ２と略記する。また、アンプ１の反転入力端子（−）の電圧Ｖ１、非反転入力端子（＋）の帰還電圧Ｖ２とし、アンプ２のオフセット電圧１３２をＶｏｆ、その反転入力端子（−）の電圧Ｖ３とする。

図９は、図８のレギュレータ１００に対して出力電圧Ｖｏｕｔを短絡するショート試験を行った場合の各端子の波形図である。

（１）通常動作（図９（ａ），（ｂ）参照）
アンプ１の入力は、負帰還動作によりＶ１＝Ｖ２である。

アンプ２の入力は、Ｖ３＝Ｖ２＋Ｖｏｆとなり、Ｖ１＜Ｖ３＝Ｖ２＋ＶｏｆでＴｒ２はオフする。したがって、レギュレータ動作に影響しない。

（２）Ｖｏショート時の動作（図９（ｃ）−（ｈ）参照）
Ｖｏ＝０Ｖの場合、Ｖ２＝０Ｖより、Ｖ１＞Ｖ３＝Ｖ２＋Ｖｏｆ＝ＶｏｆとなりＴｒ２はオンする。すなわち、帰還電圧Ｖ２は、次式（１）で示される。

Ｖ２＝Ｒ２＊Ｖｏ／（Ｒ１＋Ｒ２） …（１）
Ｔｒ２は、オンして接続端子Ｃｓの電位を略ＧＮＤレベルにする。これにより、接続端子Ｃｓに接続された外付けコンデンサＣの電荷をディスチャージする（図９（ｄ）参照）。また、アンプ２では、負帰還がかかり、Ｖ１＝Ｖ３＝Ｖｏｆの電位で安定する（図９（ｅ）参照）。アンプ１は、Ｖ１＝Ｖｏｆ＞Ｖ２＝０Ｖのため、Ｔｒ１はオン状態である。

（３）Ｖｏショートから復帰時の動作
Ｖｏショートが開放された場合（図９（ｃ）参照）、Ｔｒ１はＶｏ＝０Ｖでもオンのため、Ｖｏが立ち上がる（図９（ｇ）参照）。

Ｖ２＝Ｖ１＝Ｖｏｆ電位まで立ち上がると、アンプ１で再度負帰還がかかる（図９（ｆ）参照）。

アンプ２はオフするため、接続端子Ｃｓに接続された外付けコンデンサＣに再度チャージアップが開始され、ソフトスタート動作する（図９（ｄ）参照）。ソフトスタート時はＶ１＝Ｖ２で立ち上がるため、アンプ２はオフする。

また、ハーフショートの場合でも、接続端子Ｃｓには、Ｖ１＝Ｖ３＝Ｖ２＋Ｖｏｆの電位で負帰還がかかる。このため、ハーフショート電位からソフトスタートが動作する。

このように、ショート又はハーフショートいずれの場合でもＶ１＝Ｖ３＝Ｖ２＋Ｖｏｆの電位で負帰還がかかることになり、ソフトスタート回路１２０は、ソフトスタートリセット回路１３０により一旦リセットされ、再度ソフトスタートが開始する。図９（ｈ）に示すように、ラッシュ電流の発生を軽減することができる。

以下、本実施の形態に係るレギュレータ１００の実施例について説明する。

各実施例は、オフセット付コンパレータのオフセットの具体例である。

[実施例１]
図１０は、レギュレータ１００のソフトスタートリセット回路１３０Ａの詳細構成を示す回路図である。図１０は、図６のソフトスタートリセット回路１３０のコンパレータをＮＰＮトランジスタで構成し、そのオフセットをエミッタサイズのｎ倍で構成した例である。

図１０に示すように、ソフトスタートリセット回路１３０Ａは、コンパレータの差動段を構成するＮＰＮトランジスタ１４１，１４２と、ＮＰＮトランジスタ１４１，１４２を動作させるカレントミラー接続のＰＮＰトランジスタ１４３，１４４と、コンパレータの出力段を構成するＰＮＰトランジスタ１４５と、抵抗１４６，１４７とを備える。

ＮＰＮトランジスタ１４１とＮＰＮトランジスタ１４２は、エミッタサイズを変えることで、コンパレータの一方の入力にオフセットを設定する。ここでは、ＮＰＮトランジスタ１４２のエミッタサイズは、ＮＰＮトランジスタ１４１のエミッタサイズのｎ倍（×ｎ）に構成する。すなわち、オフセット付コンパレータのオフセットは、ＮＰＮトランジスタ１４１のエミッタサイズのｎ倍（×ｎ）で設定される。オフセット電圧の具体例については後述する。

オフセット電圧をトランジスタのエミッタサイズのｎ倍（×ｎ）で設定する本例は、エミッタに抵抗を接続する例に比べて、作製精度を高めやすい利点がある。

[実施例２]
図１１は、レギュレータ１００のソフトスタートリセット回路１３０Ｂの詳細構成を示す回路図である。図１０と同一構成部分には同一符号を付している。図１１は、図６のソフトスタートリセット回路１３０のコンパレータをＮＰＮトランジスタで構成し、そのオフセットを抵抗の接続で構成した例である。

図１１に示すように、ソフトスタートリセット回路１３０Ｂは、コンパレータの差動段を構成するＮＰＮトランジスタ１５１，１５２と、ＮＰＮトランジスタ１５１，１５２を動作させるカレントミラー接続のＰＮＰトランジスタ１４３，１４４と、コンパレータの出力段を構成するＰＮＰトランジスタ１４５と、抵抗１５３，１４６，１４７とを備える。

ＮＰＮトランジスタ１５１とＮＰＮトランジスタ１５２は、エミッタサイズは同一である。ＮＰＮトランジスタ１５１のエミッタには、抵抗１５３が接続される。ＮＰＮトランジスタ１５１のエミッタに抵抗１５３を接続することで、コンパレータの一方の入力にオフセットを設定する。

オフセット付コンパレータのオフセットは、ＮＰＮトランジスタ１４１のエミッタサイズのｎ倍（×ｎ）で設定される。オフセット電圧の具体例については後述する。

オフセット電圧をトランジスタのエミッタに抵抗を接続する本例であっても、オフセット電圧が数十乃至１００ｍＶであれば、精度上問題はない。

[実施例３]
図１２は、レギュレータ１００のソフトスタートリセット回路１３０Ｃの詳細構成を示す回路図である。図１０と同一構成部分には同一符号を付している。図１２は、図６のソフトスタートリセット回路１３０のコンパレータをＰＮＰトランジスタにより構成し、そのオフセットをエミッタサイズのｎ倍で構成した例である。

図１２に示すように、ソフトスタートリセット回路１３０Ｃは、コンパレータの差動段を構成するＰＮＰトランジスタ１６１，１６２と、ＰＮＰトランジスタ１６１，１６２を動作させるカレントミラー接続のＮＰＮトランジスタ１６３，１６４と、抵抗１６５とを備える。

ＰＮＰトランジスタ１６１とＰＮＰトランジスタ１６２は、エミッタサイズを変えることで、コンパレータの一方の入力にオフセットを設定する。ここでは、ＰＮＰトランジスタ１６１のエミッタサイズは、ＰＮＰトランジスタ１６２のエミッタサイズのｎ倍（×ｎ）に構成する。

[実施例４]
図１３は、レギュレータ１００のソフトスタートリセット回路１３０Ｄの詳細構成を示す回路図である。図１２と同一構成部分には同一符号を付している。図１３は、図６のソフトスタートリセット回路１３０のコンパレータをＰＮＰトランジスタにより構成し、そのオフセットを抵抗の接続で構成した例である。

図１３に示すように、ソフトスタートリセット回路１３０Ｄは、コンパレータの差動段を構成するＰＮＰトランジスタ１７１，１７２と、ＰＮＰトランジスタ１７１，１７２を動作させるカレントミラー接続のＮＰＮトランジスタ１６３，１６４と、抵抗１７３，１６５とを備える。

ＰＮＰトランジスタ１７１とＰＮＰトランジスタ１７２は、エミッタサイズは同一である。ＰＮＰトランジスタ１７２のエミッタには、抵抗１７３が接続される。ＰＮＰトランジスタ１７２のエミッタに抵抗１７３を接続することで、コンパレータの一方の入力にオフセットを設定する。

[実施例５]
図１４は、レギュレータ１００のエラーアンプ１１０及びソフトスタートリセット回路１３０の詳細構成を示す回路図である。本回路は、動作確認した実際にレギュレータに搭載する詳細回路構成であり、動作確認と検証が完了している。

ソフトスタートリセット回路１３０のコンパレータは、図１０のソフトスタートリセット回路１３０Ａを適用した例である。図１０のソフトスタートリセット回路１３０Ａに代えて、図１１乃至図１３のソフトスタートリセット回路１３０Ｂ−Ｄを用いてもよい。

図１４に示すように、エラーアンプ１１０は、ダーリントン接続され、コンパレータの差動段を構成するＰＮＰトランジスタ１８１，１８２及びＰＮＰトランジスタ１８３，１８４と、ＰＮＰトランジスタ１８２，１８４を動作させるカレントミラー接続のＮＰＮトランジスタ１８５，１８６と、コンパレータの出力段を構成するドライブ段１８７と、電流源１８８〜１９０とを備える。

エラーアンプ１１０の入力は、０Ｖからソフトスタート動作するためダーリントン入力（すなわちＰＮＰトランジスタ１８１，１８３のベース）とする。

また、ソフトスタートリセット回路１３０Ａの入力は、動作電圧の確保の観点からダーリントン入力２段目（すなわちＮＰＮトランジスタ１４１，１４２のベース）から電圧を取る。

[ソフトスタートリセット回路１３０のオフセット電圧]
ソフトスタートリセット回路１３０のオフセット電圧は、以下の通りである。

例えば、図１０、図１２及び図１４のソフトスタートリセット回路１３０Ａ，Ｃにおいて、エミッタサイズのｎ倍（×ｎ）に、ｎ＝２を使用する。オフセット電圧Ｖｏｆは、次式（２）で示される。

Ｖｏｆ＝ＶＴ＊Ｉｎ２＝１８ｍＶ …（２）
但し、ＶＴ：熱電圧０．０２６ｍＶとした。

オフセット電圧は、負荷変動、負荷過渡応答で誤動作しないことを目的に設定する。このため、エラーアンプ１１０の入力オフセット電圧は、数十ｍＶが適当な値となる。

以上詳細に説明したように、本実施の形態によれば、レギュレータ１００は、基準電圧と出力端子Ｖｏの電圧を分圧した帰還電圧とを比較し、誤差に応じた電圧を出力するエラーアンプ１１０と、エラーアンプ１１０に入力される基準電圧を、０Ｖから基準電圧まで徐々に立ち上げるソフトスタート回路１２０と、エラーアンプ１１０の入力を監視し、出力端子Ｖｏの出力ショート時、ソフトスタート回路１２０を再度、ソフトスタートさせるソフトスタートリセット回路１３０とを備える。ソフトスタートリセット回路１３０は、エラーアンプ１１０の入力に平行して設置されるコンパレータ１３１と、コンパレータ１３１の入力にオフセットを与えるオフセット電圧１３２と、コンパレータ１３１の比較結果に従ってオンオフし、出力ショート時にオンしてコンデンサＣをディスチャージするＮＰＮトランジスタ１３３とを備える。

コンパレータ１３１は、入力オフセットを持たせることで、ソフトスタート起動時、定常状態時ディスチャージ用のＮＰＮトランジスタ１３３をオフする。また、起動時、通常動作は、エラーアンプはほぼ同電位になるため、オフセット付コンパレータ１３１は、オフのままで通常動作に影響しない。

出力ショート時は、コンパレータ１３１のオフセット電圧１３２以下でショート検出され、オフセット付コンパレータ１３１がオンする。コンパレータ１３１がオンすることにより、ＮＰＮトランジスタ１３３がオンしてソフトスタート回路１２０のコンデンサＣをディスチャージする。出力ショートが開放された後は、通常のソフトスタートをするためラッシュ電流、オーバーシュートが発生せず不具合が起きない。

このように、ソフトスタートリセット回路１３０は、ショートした後は、ソフトスタート回路１２０をリセットし、ソフトスタートをかける。すなわち、ソフトスタートリセット回路１３０は、オフセット付コンパレータ１３１によって、起動時、通常時は動作せず、出力ショートしたときだけ立上がる回路である。

以下の効果を得ることができる。

（１）出力ショートからの復帰後もソフトスタートが動作するため、ラッシュ電流が発生せず前段構成の電流能力不足による起動不良が起こらない。

（２）ラッシュ電流による電位低下により、リセット電圧を超える誤動作が発生しない。

（３）異常で出力ショートした場合でもソフトスタートがかかるため、復帰時のオーバーシュートが発生せず後段のデバイスに過電圧がかからず破壊しない。

（４）コンパレータ１３１の入力は、エラーアンプ１１０の入力を監視してアナログの制御を行う。ソフトスタートリセット回路１３０は、コンパレータ１３１の入力が同電位までディスチャージするため、アナログ的な帰還かかかりほぼ同電位（オフセット電圧１３２は、あり）からソフトスタートする。したがって、レアショートでもソフトスタートがかかりラッシュ電流が常に発生しない。

（実施の形態２）
図１５は、本発明の実施の形態２に係るソフトスタート機能を有するレギュレータの構成を示す回路図である。本実施の形態は、電流源によるソフトスタートの構成例である。本実施の形態の説明に当り、図６と同一構成部分には、同一符号を付して重複箇所の説明を省略する。

図１５に示すように、レギュレータ２００は、電源電圧入力端子Ｖｉｎ、制御電圧入力端子Ｖｃｏｎｔ、抵抗Ｒ、外付けコンデンサＣを接続する接続端子Ｃｓ、出力トランジスタＱ１、バイアス回路１１、基準電圧回路１２、エラーアンプ１１０、ソフトスタート回路２２０、ソフトスタートリセット回路１３０、分圧抵抗Ｒ１，Ｒ２、出力電圧Ｖｏｕｔ出力端子Ｖｏ、及び出力コンデンサＣｏｕｔを備える。

ソフトスタート回路２２０は、エラーアンプ１１０に供給する基準電圧出力を徐々に上昇させ、電源投入時に出力コンデンサＣｏｕｔにチャージアップするラッシュ電流を防止して出力電圧Ｖｏｕｔのオーバーシュートを軽減する。

ソフトスタート回路２２０は、バイアス回路１１のバイアス電圧により接続端子Ｃｓに接続された外付けコンデンサＣに所定の電流を流す電流源２２１と、
クランプ回路２２２と、を備える。

以下、上述のように構成されたレギュレータ２００の動作を説明する。基本動作は、実施の形態１と同様である。

電流源２２１は、外付けのコンデンサＣに電荷が蓄積されていない場合、コンデンサＣに所定の速度で電荷を蓄積する。

ソフトスタート回路２２０は、接続端子Ｃｓに接続された外付けコンデンサＣの電位が基準電圧より小さい場合、外付けコンデンサＣの充電電圧とクランプ回路２２２によりリニアに出力を上昇させてソフトスタートとなる。

ソフトスタート回路２２０は、接続端子Ｃｓに接続された外付けコンデンサＣの電位が基準電圧以上の場合、クランプ回路２２２がオフして、基準電圧回路１２から基準電圧がエラーアンプ１１０に供給され、既定の出力電圧が出力される。

このように、レギュレータ２００のソフトスタート回路２２０は、ＣＲ回路に代えて電流源２２１及びクランプ回路２２２を備える。ソフトスタート回路２２０は、電流源２２１及びクランプ回路２２２により、徐々にリニアに立上がる。このため、ラッシュ電流の発生をより低減することが期待できる。但し、ラッシュ電流を抑える目的からすればＣＲ回路でもよい。

（実施の形態３）
図１６は、本発明の実施の形態３に係るＣＭＯＳプロセスにより構成されたレギュレータの構成を示す回路図である。本実施の形態の説明に当り、図６と同一構成部分には、同一符号を付して重複箇所の説明を省略する。

図１６に示すように、レギュレータ３００は、電源電圧入力端子Ｖｉｎ、制御電圧入力端子Ｖｃｏｎｔ、抵抗Ｒ、外付けコンデンサＣを接続する接続端子Ｃｓ、ＰチャネルＭＯＳトランジスタＭ１、バイアス回路１１、基準電圧回路１２、ＣＭＯＳプロセスにより構成されたエラーアンプ３１０、ソフトスタート回路１２０、ソフトスタートリセット回路３３０、分圧抵抗Ｒ１，Ｒ２、出力電圧Ｖｏｕｔ出力端子Ｖｏ、及び出力コンデンサＣｏｕｔを備える。

エラーアンプ３１０は、ＣＭＯＳプロセスにより構成されたオペアンプからなり、非反転入力端子（＋）には、出力電圧Ｖｏｕｔを抵抗Ｒ１及びＲ２で分圧した帰還電圧が入力され、反転入力端子（−）には、ソフトスタート回路１２０を介して基準電圧が入力される。エラーアンプ３１０は、帰還電圧と基準電圧との差分に応じた出力電圧を出力トランジスタであるＰチャネルＭＯＳトランジスタＭ１のゲートに供給することで電圧帰還が施され、レギュレータ３００の出力電圧Ｖｏｕｔが一定電圧に保たれる。

ソフトスタート回路１２０は、エラーアンプ３１０に供給する基準電圧出力を徐々に上昇させ、電源投入時に出力コンデンサＣｏｕｔにチャージアップするラッシュ電流を防止する。例えば、ソフトスタート回路１２０は、エラーアンプ３１０と基準電圧との間に挿入された抵抗Ｒと外付けコンデンサＣからなるＣＲ回路であり、電源起動時における基準電圧の立ち上がりにＣＲ時定数を持たせることによりソフトスタートを実現する。

ソフトスタートリセット回路３３０は、エラーアンプ３１０の入力に平行して設置され、出力ショート時にソフトスタート回路１２０をリセットする。ソフトスタートリセット回路３３０は、ＣＭＯＳプロセスにより構成されたコンパレータ３３１と、コンパレータ３３１の入力にオフセットを与えるオフセット電圧３３２と、コンパレータ３３１の比較結果に従ってオンオフし、出力ショート時にオンしてコンデンサＣをディスチャージするＮチャネルＭＯＳトランジスタＭ２と、を備える。

レギュレータ３００の動作は、実施の形態１と同様である。

ＣＭＯＳプロセスにより構成されたレギュレータ３００において、実施の形態１と同様の効果、すなわち異常で出力ショートした場合でもソフトスタートがかかるレギュレータを実現することができる。

図１７は、本発明の実施の形態３に係るＣＭＯＳプロセスにより構成されたレギュレータの構成を示す回路図である。図１６と同一構成部分には、同一符号を付している。

図１７に示すように、レギュレータ４００は、電源電圧入力端子Ｖｉｎ、制御電圧入力端子Ｖｃｏｎｔ、抵抗Ｒ、コンデンサＣ、ＰチャネルＭＯＳトランジスタＭ１、バイアス回路１１、基準電圧回路１２、ＣＭＯＳプロセスにより構成されたエラーアンプ３１０、ソフトスタート回路４２０、ソフトスタートリセット回路３３０、分圧抵抗Ｒ１，Ｒ２、出力電圧Ｖｏｕｔ出力端子Ｖｏ、及び出力コンデンサＣｏｕｔを備える。

ソフトスタート回路４２０は、エラーアンプ３１０と基準電圧との間に挿入された抵抗ＲとコンデンサＣからなるＣＲ回路である。

図１７では、ソフトスタート回路４２０を構成するＣＲ回路のコンデンサＣが、レギュレータ４００に内蔵されている。

なお、ＣＭＯＳプロセスにより構成されたレギュレータ３００，４００において、ＣＲ回路に代えて、実施の形態２の電流源２２１及びクランプ回路２２２を用いたソフトスタート回路を適用してもよい。

（実施の形態４）
図１８は、本発明の実施の形態４に係るソフトスタート機能を有するＤＣ／ＤＣコンバータの構成を示すブロック図である。本実施の形態は、ＣＲ回路によるソフトスタートの構成例である。本実施の形態の説明に当り、図６と同一構成部分には、同一符号を付している。

図１８に示すように、ＤＣ／ＤＣコンバータ５００は、電源電圧入力端子Ｖｉｎ、制御電圧入力端子Ｖｃｏｎｔ、抵抗Ｒ、外付けコンデンサＣを接続する接続端子Ｃｓ、バイアス回路１１、基準電圧回路１２、レギュレータ６００、ソフトスタート回路１２０、ソフトスタートリセット回路７００、出力電圧Ｖｏｕｔ出力端子Ｖｏ、及び出力コンデンサＣｏｕｔを備える。

レギュレータ６００は、レギュレータ１００，２００，３００，４００のいずれかのシリーズレギュレータである。

ソフトスタートリセット回路７００は、ソフトスタートリセット回路１３０，１３０Ａ−Ｄ，３３０のいずれかのソフトスタートリセット回路である。

このように、ＤＣ／ＤＣコンバータ５００は、レギュレータ１００，２００，３００，４００のいずれかのシリーズレギュレータを備えているので、実施の形態１乃至３と同様の効果、すなわち異常で出力ショートした場合でもソフトスタートがかかるＤＣ／ＤＣコンバータを実現することができる。

以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。

例えば、スイッチングレギュレータに適用してもよく、同様の効果を得ることができる。

また、上記各実施の形態では、バイポーラトランジスタ、ＭＯＳトランジスタを使用した例について説明したが、どのようなトランジスタでもよい。例えば、ＭＩＳ（Metal Insulated Semiconductor）トランジスタであってもよい。またこのＭＩＳトランジスタは、ＳＯＩ（Silicon On Insulator）構造のシリコン基板上に形成されたＭＩＳトランジスタでもよい。さらに、Ｂｉ−ＣＭＯＳ、又はこれらの組み合わせであってもよい。但し、ＭＯＳトランジスタが消費電力の点で有利であることは言うまでもない。

また、上記各実施の形態ではレギュレータ及びＤＣ／ＤＣコンバータという名称を用いたが、これは説明の便宜上であり、ソフトスタート回路、シリーズレギュレータ、定電圧電源装置、電源回路等であってもよいことは勿論である。

さらに、上記レギュレータを構成する各回路部、例えばソフトスタートリセット回路のトランジスタ数、素子の種類などは前述した実施の形態に限られない。当然のことながら、本ソフトスタートリセット回路に、各種補償用のトランジスタを付加してもよいことは言うまでもない。

本発明に係るレギュレータ及びＤＣ／ＤＣコンバータは、ソフトスタート回路として電子機器の電源装置全般に適用することが可能である。

１１ バイアス回路
１２ 基準電圧回路
１００，２００，３００，４００，６００ レギュレータ
１１０，３１０ エラーアンプ
１２０，２２０，４２０ ソフトスタート回路
１３０，１３０Ａ−Ｄ，３３０，７００ ソフトスタートリセット回路
１３１，３３１ コンパレータ
１３２ オフセット電圧
１３３ ＮＰＮトランジスタ
２２１ 電流源
２２２ クランプ回路
５００ ＤＣ／ＤＣコンバータ
Ｖｉｎ 電源電圧入力端子
Ｖｏ 出力電圧Ｖｏｕｔ出力端子
Ｖｃｏｎｔ 制御電圧入力端子
Ｑ１ 出力トランジスタ
Ｒ，Ｒ１，Ｒ２ 抵抗
Ｃ コンデンサ
Ｃｏｕｔ 出力コンデンサ
Ｍ１ ＰチャネルＭＯＳトランジスタ
Ｍ２ ＮチャネルＭＯＳトランジスタ

Claims (10)

1. 基準電圧と出力端子の電圧を分圧した帰還電圧とを比較し、誤差に応じた電圧を出力するエラーアンプと、
   前記エラーアンプに入力される基準電圧を徐々に立ち上げるソフトスタート回路と、
   前記エラーアンプの入力を監視し、前記出力端子の出力ショート時、前記ソフトスタート回路を再度、ソフトスタートさせるソフトスタートリセット回路と、
   を備えるレギュレータ。
2. 前記ソフトスタート回路は、電荷を蓄積するコンデンサを有し、
   前記ソフトスタートリセット回路は、
   前記エラーアンプに入力される基準電圧と、前記出力端子の電圧を分圧した帰還電圧に入力オフセットを持たせた電圧とを比較するコンパレータと、
   前記コンパレータの比較結果に従ってオンオフし、出力ショート時にオンして前記コンデンサをディスチャージするトランジスタとを備える、請求項１記載のレギュレータ。
3. 前記コンパレータは、ソフトスタート起動時及び定常状態時には、入力が前記入力オフセット範囲内にあってオフし、前記トランジスタをオフする、請求項２記載のレギュレータ。
4. 前記コンパレータは、出力ショート時には、入力が前記入力オフセットを超えることでオンし、前記トランジスタをオンする、請求項２記載のレギュレータ。
5. 前記入力オフセットは、前記コンパレータを構成する差動段の一方のトランジスタのエミッタサイズをｎ倍とする、請求項２記載のレギュレータ。
6. 前記入力オフセットは、前記コンパレータを構成する差動段の一方のトランジスタのエミッタに抵抗を接続する、請求項２記載のレギュレータ。
7. 前記ソフトスタート回路は、前記エラーアンプに入力される基準電圧を、０Ｖから前記基準電圧まで緩やかに上昇させる、請求項１記載のレギュレータ。
8. 前記ソフトスタート回路は、前記コンデンサと抵抗からなるＣＲ回路、又は、前記コンデンサと電流源からなる回路である、請求項１記載のレギュレータ。
9. 電源電圧入力端子と前記出力端子の間に接続され、前記エラーアンプの出力をゲートに受けてオンオフして一定の出力電圧を出力する出力トランジスタを備える、請求項１記載のレギュレータ。
10. 前記請求項１記載のレギュレータを備えるＤＣ／ＤＣコンバータ。
    

Images