JP2011220777A - Voltage generation circuit - Google Patents
Voltage generation circuit Download PDFInfo
- Publication number
- JP2011220777A JP2011220777A JP2010088863A JP2010088863A JP2011220777A JP 2011220777 A JP2011220777 A JP 2011220777A JP 2010088863 A JP2010088863 A JP 2010088863A JP 2010088863 A JP2010088863 A JP 2010088863A JP 2011220777 A JP2011220777 A JP 2011220777A
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- resistor
- transistor group
- diode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012886 linear function Methods 0.000 description 1
Images
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
Description
本発明は、温度に対して一次関数的に変化する電圧の特性をプログラマブルに変更できるようにした電圧発生回路に関する。 The present invention relates to a voltage generation circuit that can change the characteristics of a voltage that varies linearly with temperature in a programmable manner.
圧力センサ等の電源回路として働く電圧発生回路では、その電圧発生回路によって駆動される側のセンサの感度が温度特性を持つ場合、その電圧発生回路で発生される電圧を温度に応じて変化させて、センサ感度の温度特性をキャンセルさせる必要がある。このために、感度の温度補償を行う手段が知られている。その具体的な電圧発生回路としては、バンドギャップリファレンス回路を用いたものがある(例えば、特許文献1、2参照)。
In a voltage generation circuit that works as a power supply circuit such as a pressure sensor, when the sensitivity of the sensor driven by the voltage generation circuit has temperature characteristics, the voltage generated in the voltage generation circuit is changed according to the temperature. It is necessary to cancel the temperature characteristic of the sensor sensitivity. For this purpose, means for performing temperature compensation of sensitivity is known. As a specific voltage generation circuit, there is one using a bandgap reference circuit (for example, see
ところが、上記のようなバンドギャップリファレンス回路を、電圧発生回路として半導体集積回路に組み込んだ場合、個々のセンサ毎にばらつくセンサ感度の温度特性に対応できるように、バンドギャップリファレンス回路の発生する電圧の温度勾配を、外部からの制御信号で調整可能にするためには、例えば、図7に示すように、そのバンドギャップリファレンス回路を構成するトランジスタのサイズや抵抗の値をアナログスイッチを用いて切り替えなくてはならない。 However, when the band gap reference circuit as described above is incorporated in a semiconductor integrated circuit as a voltage generation circuit, the voltage generated by the band gap reference circuit can be adapted to the temperature characteristics of sensor sensitivity that varies for each sensor. In order to make it possible to adjust the temperature gradient with an external control signal, for example, as shown in FIG. 7, the size and resistance values of the transistors constituting the band gap reference circuit are not switched using an analog switch. must not.
図7において、Q1はPNPトランジスタ用いた第1ダイオード、Q2は第1ダイオードQ1を構成するPNPトランジスタと同じPNPトランジスタをK個並列接続した第2ダイオード、OPはオペアンプ、OUTは出力端子、S11,S12,S13,S21,S22,・・・,S2Kはアナログスイッチ、R1,R2,R3は抵抗である。このバンドギャップリファレンス回路では、アナログスイッチS11,S12,S13のオン/オフを適宜設定することで抵抗R3の抵抗値を調整し、また、アナログスイッチS21,S22,・・・,S2Kのオン/オフを適宜設定することで第2ダイオードQ2のエミッタ面積を調整することができる。 In FIG. 7, Q1 is a first diode using a PNP transistor, Q2 is a second diode in which K PNP transistors identical to the PNP transistor constituting the first diode Q1 are connected in parallel, OP is an operational amplifier, OUT is an output terminal, S11, S12, S13, S21, S22,..., S2K are analog switches, and R1, R2, and R3 are resistors. In this bandgap reference circuit, the resistance value of the resistor R3 is adjusted by appropriately setting the on / off of the analog switches S11, S12, S13, and the on / off of the analog switches S21, S22,. Is appropriately set, the emitter area of the second diode Q2 can be adjusted.
しかし、上記のようなアナログスイッチでは、そのオン抵抗を極力小さくしないと、アナログスイッチの特性ばらつきが、バンドギャップリファレンス回路の特性ばらつきに影響を与え、予め決めた温度特性の再現性が劣化するという問題がある。また、これを回避するために、アナログスイッチのオン抵抗を小さな値に抑えて回路を構成する場合は、アナログスイッチのサイズを大きくしなければならず、物理的な回路規模が大きくなり、コストアップにつながるという問題がある。 However, in the analog switch as described above, unless the on-resistance is reduced as much as possible, the characteristic variation of the analog switch affects the characteristic variation of the bandgap reference circuit, and the reproducibility of the predetermined temperature characteristic is deteriorated. There's a problem. In order to avoid this, if the circuit is configured with the on-resistance of the analog switch kept low, the analog switch must be increased in size, increasing the physical circuit scale and increasing the cost. There is a problem that leads to.
本発明の目的は、アナログスイッチのオン抵抗値による回路特性への影響を極力抑え、又は回路特性を決定するダイオード、抵抗のサイズをアナログスイッチにて切り替えることなく、温度に対して一次関数的に変化する電圧の特性をプログラマブルに変更できるようにした電圧発生回路を提供することである。 The object of the present invention is to suppress the influence on the circuit characteristics due to the on-resistance value of the analog switch as much as possible, or to change the size of the diode and the resistance that determines the circuit characteristics with an analog switch in a linear function. It is an object of the present invention to provide a voltage generation circuit that can change the characteristics of a changing voltage in a programmable manner.
上記目的を達成するために、請求項1にかかる発明は、第1抵抗および第1ダイオードが直列接続され、該第1ダイオードが第1電源端子に接続された第1直列回路と、第2抵抗、第3抵抗および第2ダイオードが順次直列接続され、該第2ダイオードが前記第1電源端子に接続された第2直列回路と、前記第1抵抗および前記第1ダイオードの共通接続点と前記第2抵抗および前記第3抵抗の共通接続点の電位差を増幅するオペアンプと、該オペアンプの出力電圧に応じて前記第1直列回路に流れる第1電流の値を調整するとともに前記第2直列回路に流れる第2電流の値を調整する電流調整手段とを備え、該電流調整手段は、ゲートが前記オペアンプの出力端子に接続されドレインが共通接続された複数の帰還トランジスタからなる第1帰還トランジスタ群と、該第1帰還トランジスタ群の各帰還トランジスタを第2電源端子と前記第1直列回路の前記第1抵抗との間に接続するためのスイッチトランジスタを有する第1スイッチトランジスタ群と、ゲートが前記オペアンプの出力端子に接続されドレインが共通接続された複数の帰還トランジスタからなる第2帰還トランジスタ群と、該第2帰還トランジスタ群の各帰還トランジスタを前記第2電源端子と前記第2直列回路の前記第2抵抗との間に接続するためのスイッチトランジスタを有する第2スイッチトランジスタ群とを有することを特徴とする。
請求項2にかかる発明は、請求項1に記載の電圧発生回路において、前記第1帰還トランジスタ群と前記第1スイッチトランジスタ群、又は前記第2帰還トランジスタ群と前記第2スイッチトランジスタ群を、1個の帰還トランジスタに置き換え、又は1個の帰還トランジスタと導通した1個のスイッチトランジスタの直列回路に置き換えたことを特徴とする。
請求項3にかかる発明は、請求項1又は2に記載の電圧発生回路において、前記複数の帰還トランジスタは、互いのサイズ比が異なることを特徴とする。
請求項4にかかる発明は、請求項3に記載の電圧発生回路において、前記複数の帰還トランジスタは、互いのサイズにバイナリウエイトが設定されていることを特徴とする。
To achieve the above object, the invention according to
According to a second aspect of the present invention, in the voltage generation circuit according to the first aspect, the first feedback transistor group and the first switch transistor group, or the second feedback transistor group and the second switch transistor group are defined as 1 It is characterized in that it is replaced with one feedback transistor, or is replaced with a series circuit of one switch transistor conducted with one feedback transistor.
According to a third aspect of the present invention, in the voltage generation circuit according to the first or second aspect, the plurality of feedback transistors have different size ratios.
According to a fourth aspect of the present invention, in the voltage generating circuit according to the third aspect, the plurality of feedback transistors have binary weights set to sizes of each other.
本発明によれば、温度係数をもつ電圧を作成する第1および第2ダイオードのサイズや第1乃至第3抵抗の値をアナログスイッチングで変化させることなく、第1電流や第2電流の値を変化させることができ、電圧変化の温度勾配をプログラマブルに変更できる。このため、回路を作り込む半導体集積回路の生産性向上や、回路サイズ抑制によるチップコスト抑制を達成できる。 According to the present invention, the values of the first current and the second current can be changed without changing the size of the first and second diodes and the values of the first to third resistors for creating a voltage having a temperature coefficient by analog switching. The temperature gradient of the voltage change can be changed in a programmable manner. For this reason, it is possible to improve the productivity of a semiconductor integrated circuit in which a circuit is built and to reduce the chip cost by suppressing the circuit size.
<第1の実施例>
図1に本発明の第1の実施例の電圧発生回路を示す。Q1はPNPトランジスタ用いた第1ダイオード、Q2は第1ダイオードQ1を構成するPNPトランジスタと同じPNPトランジスタのダイオード接続回路をK個並列接続した第2ダイオード、OPはオペアンプ、OUTは出力端子である。さらに、M1は第1スイッチトランジスタ群であり、ソースが電源VDDに共通接続されゲートが制御端子C11〜C1mに個々に接続されたPMOSのm個のスイッチトランジスタM11〜M1mからなる。M2は第2スイッチトランジスタ群であり、ソースが電源VDDに共通接続されゲートが制御端子C21〜C2nに個々に接続されたPMOSのn個のスイッチトランジスタM21〜M2nからなる。M3は第1帰還トランジスタ群であり、ゲートがオペアンプOPの出力端子に共通接続され、ドレインが共通に抵抗R1の一端に接続され、ソースがスイッチトランジスタM11〜M1mのドレインに個々に接続されたPMOSのm個の帰還トランジスタM31〜M3mからなる。さらに、M4は第2帰還トランジスタ群であり、ゲートがオペアンプOPの出力端子に共通接続され、ドレインが共通に抵抗R2の一端と出力端子OUTに接続され、ソースがスイッチトランジスタM21〜M1nのドレインに個々に接続されたPMOSのn個の帰還トランジスタM41〜M4nからなる。m=n又はm≠nである。これらのスイッチトランジスタ群M1,M2、帰還トランジスタ群M3,M4は、電流制御手段を構成する。
<First embodiment>
FIG. 1 shows a voltage generation circuit according to a first embodiment of the present invention. Q1 is a first diode using a PNP transistor, Q2 is a second diode in which K diode connection circuits of the same PNP transistor as the PNP transistor constituting the first diode Q1 are connected in parallel, OP is an operational amplifier, and OUT is an output terminal. Further, M1 is a first switch transistor group, and is composed of m switch transistors M11 to M1m of PMOS whose sources are commonly connected to the power supply VDD and whose gates are individually connected to the control terminals C11 to C1m. M2 is a second switch transistor group, and includes n switch transistors M21 to M2n of PMOS whose sources are commonly connected to the power supply VDD and whose gates are individually connected to the control terminals C21 to C2n. M3 is a first feedback transistor group, the gate is commonly connected to the output terminal of the operational amplifier OP, the drain is commonly connected to one end of the resistor R1, and the source is individually connected to the drains of the switch transistors M11 to M1m. M feedback transistors M31 to M3m. Further, M4 is a second feedback transistor group, the gate is commonly connected to the output terminal of the operational amplifier OP, the drain is commonly connected to one end of the resistor R2 and the output terminal OUT, and the source is connected to the drains of the switch transistors M21 to M1n. It consists of n feedback transistors M41 to M4n of PMOS connected individually. m = n or m ≠ n. These switch transistor groups M1, M2 and feedback transistor groups M3, M4 constitute current control means.
スイッチトランジスタM11〜M1mは制御端子C11〜C1mに印加する電圧によって個々にオン/オフが制御され、スイッチM21〜M2nは制御端子C21〜C2nに印加する電圧によって個々にオン/オフが制御される。 The switch transistors M11 to M1m are individually controlled to be turned on / off by a voltage applied to the control terminals C11 to C1m, and the switches M21 to M2n are individually controlled to be turned on / off by a voltage applied to the control terminals C21 to C2n.
また、帰還トランジスタM31〜M3mは、そのサイズ比W/L(Wはチャネル幅、Lはチャネル長)が、2tの関係(t=0,1,2,3,・・・)になるようなバイナリウエイトが設定されている。例えば、トランジスタM31のW/Lは1、トランジスタM32のW/Lは2、トランジスタM33のW/Lは4、トランジスタM34のW/Lは8、・・・・のようにである。帰還トランジスタM41〜M4nも、同様である。 Further, the feedback transistors M31 to M3m have a size ratio W / L (W is channel width, L is channel length) of 2t (t = 0, 1, 2, 3,...). Binary weight is set. For example, W / L of transistor M31 is 1, W / L of transistor M32 is 2, W / L of transistor M33 is 4, W / L of transistor M34 is 8, and so on. The same applies to the feedback transistors M41 to M4n.
したがって、トランジスタ群M1〜M4のトランジスタが、例えばすべて4個で、その内の帰還トランジスタ群M3,M4が上記のような関係にあるとすると、スイッチトランジスタM11のみをオンさせれば帰還トランジスタ群M3のW/Lは1、スイッチトランジスタM12のみをオンさせれば帰還トランジスタ群M3のW/Lは2、スイッチトランジスタM11とM12をオンさせれば帰還トランジスタ群M3のW/Lは3、スイッチトランジスタM13のみをオンさせれば帰還トランジスタ群M3のW/Lは4、・・・・となるので、図2に示すように、4ビットのデジタル信号を制御端子C11〜C14に入力させることにより、帰還トランジスタ群M3のサイズ比をW/L=1〜15の16通りに、外部から切り替えることができる。帰還トランジスタ群M4についても同様である。スイッチトランジスタ群M1,M2、帰還トランジスタ群M3,M4のそれぞれを構成するトランジスタ数をさらに増やせば、帰還トランジスタ群M3,M4のサイズ比W/Lの切替数をさらに増やすことができる。 Therefore, assuming that the number of transistors in the transistor groups M1 to M4 is four, for example, and the feedback transistor groups M3 and M4 are in the above relationship, the feedback transistor group M3 can be obtained by turning on only the switch transistor M11. W / L is 1, W / L of the feedback transistor group M3 is 2 if only the switch transistor M12 is turned on, W / L of the feedback transistor group M3 is 3 if the switch transistors M11 and M12 are turned on, and the switch transistor When only M13 is turned on, the W / L of the feedback transistor group M3 becomes 4,..., And as shown in FIG. 2, by inputting a 4-bit digital signal to the control terminals C11 to C14, The size ratio of the feedback transistor group M3 can be switched from the outside in 16 ways with W / L = 1 to 15. That. The same applies to the feedback transistor group M4. If the number of transistors constituting each of the switch transistor groups M1 and M2 and the feedback transistor groups M3 and M4 is further increased, the number of switching of the size ratio W / L of the feedback transistor groups M3 and M4 can be further increased.
さて、図1のバンドギャップリファレンス回路において、ダイオードQ1を構成するトランジスタのベース・エミッタ間電圧をVbe1、ダイオードQ2を構成するトランジスタのベース・エミッタ間電圧をVbe2、Kbをボルツマン定数、Tを絶対温度、qを電子の電荷、IsをダイオードQ1を構成するトランジスタの逆方向飽和電流、I1を抵抗R1に流れる電流、I2を抵抗R2を流れる電流とし、ダイオードQ2が前記のようにダイオードQ1を構成するトランジスタと同じトランジスタがK個並列接続で構成されているとすると、
となる。
In the band gap reference circuit of FIG. 1, the base-emitter voltage of the transistor constituting the diode Q1 is Vbe1, the base-emitter voltage of the transistor constituting the diode Q2 is Vbe2, Kb is the Boltzmann constant, and T is the absolute temperature. , Q is the electron charge, Is is the reverse saturation current of the transistor constituting the diode Q1, I1 is the current flowing through the resistor R1, and I2 is the current flowing through the resistor R2, and the diode Q2 constitutes the diode Q1 as described above. If the same transistor as the transistor is configured in parallel connection,
It becomes.
この式(1)、(2)により、ダイオードQ1,Q2を構成するトランジスタのベース・エミッタ間電圧の差分ΔVbeは、
となる。ここで、
に設定すれば、すなわち、Vbe1>Vbe2を満足するように設定すれば、出力端子OUTに現れる出力電圧Voutは、
となる。
From the equations (1) and (2), the difference ΔVbe between the base and emitter voltages of the transistors constituting the diodes Q1 and Q2 is
It becomes. here,
Is set so that Vbe1> Vbe2 is satisfied, the output voltage Vout appearing at the output terminal OUT is
It becomes.
したがって、出力電圧Voutの温度勾配は、
となる。ここで、I1/I2の値を変化させれば、図3に示すように、出力電圧Voutの温度勾配を変化させることができる。このI1/I2の値の切り替えは、帰還トランジスタ群M3のサイズ比W/Lと帰還トランジスタ群M4のサイズ比W/Lの少なくとも一方を変化することにより可能となり、前記したように制御端子C11〜C1m、C21〜C2nに外部から入力させる制御信号によって、広い範囲に亘って細かく切替可能となる。
Therefore, the temperature gradient of the output voltage Vout is
It becomes. Here, if the value of I1 / I2 is changed, the temperature gradient of the output voltage Vout can be changed as shown in FIG. The switching of the value of I1 / I2 is made possible by changing at least one of the size ratio W / L of the feedback transistor group M3 and the size ratio W / L of the feedback transistor group M4. By a control signal input from the outside to C1m and C21 to C2n, it becomes possible to finely switch over a wide range.
このように、本実施例では、バイポーラトランジスタのサイズや抵抗の値をアナログスイッチングで変化させることなく、帰還トランジスタのサイズ比の切り替えで電圧変化の温度勾配をプログラマブルに変更できる。このとき、帰還トランジスタM31〜M3m,M41〜M4nのサイズ比を2tの関係(t=0,1,2,3,・・・)となるようなバイナリウエイトを設定することにより、少ない制御信号線数で多数のサイズ比を選択でき、電流I1/I2の比率を多数から選択でき、設定できる温度勾配の数が多くなる。例えば、帰還トランジスタ群M3、M4の帰還トランジスタの数をそれぞれ4個とすれば、8ビットの制御信号で256種の温度勾配を設定できる。また、これに加えて、CMOSプロセスでは、Pサブストレート−ウエル−拡散層の寄生バイポーラを使用して実現できる。 As described above, in this embodiment, the temperature gradient of the voltage change can be changed in a programmable manner by switching the size ratio of the feedback transistor without changing the size and the resistance value of the bipolar transistor by analog switching. At this time, the feedback transistor M31~M3m, a 2 t relationship size ratio of M41~M4n (t = 0,1,2,3, ···) by setting the binary weights such that less control signal Many size ratios can be selected by the number of lines, and the ratio of currents I1 / I2 can be selected from many, and the number of temperature gradients that can be set increases. For example, if the number of feedback transistors in the feedback transistor groups M3 and M4 is four, 256 types of temperature gradients can be set with an 8-bit control signal. In addition, the CMOS process can be realized by using a parasitic bipolar of P substrate-well-diffusion layer.
<第2の実施例>
図4に本発明の第2の実施例の電圧発生回路を示す。この回路は、抵抗R1に接続されるスイッチトランジスタ群M1と帰還トランジスタ群M3をトランジスタM11,M31のみとして、トランジスタM31を常時オン状態にし、またスイッチトランジスタ群M2のトランジスタM21も常時オン状態としたものである。他は図1の回路と同じである。このように構成したときは、制御端子C22〜C2nに外部から入力する制御信号によって、もっぱら抵抗R2に流れる電流I2の値が制御されることより、式(6)による温度勾配が決まる。
<Second embodiment>
FIG. 4 shows a voltage generation circuit according to the second embodiment of the present invention. In this circuit, the switch transistor group M1 and the feedback transistor group M3 connected to the resistor R1 are only the transistors M11 and M31, the transistor M31 is always on, and the transistor M21 of the switch transistor group M2 is always on. It is. The rest is the same as the circuit of FIG. When configured in this way, the value of the current I2 flowing through the resistor R2 is exclusively controlled by the control signal input from the outside to the control terminals C22 to C2n, whereby the temperature gradient according to the equation (6) is determined.
本実施例では、一方の電流I2のみを制御することになるが、第1の実施例と同様に、バイポーラトランジスタのサイズや抵抗の値をアナログスイッチング変化させることなく、電圧変化の温度勾配をプログラマブルに変更でき、また、CMOSプロセスでは、Pサブストレート−ウエル−拡散層の寄生バイポーラを使用して実現できる。 In this embodiment, only one current I2 is controlled, but as in the first embodiment, the temperature gradient of the voltage change is programmable without changing the size and resistance of the bipolar transistor by analog switching. In the CMOS process, it can be realized by using a parasitic bipolar of P substrate-well-diffusion layer.
<第3の実施例>
図5に本発明の第3の実施例の電圧発生回路を示す。この回路は、スイッチトランジスタ群M2を削除し、スイッチトランジスタ群M1のトランジスタM11を削除し、また帰還トランジスタ群M4はトランジスタM41のみとしたものである。他は図1の回路と同じである。このように構成したときは、制御端子C12〜C1mに外部から入力する制御信号によって、もっぱら抵抗R1に流れる電流I1の値が制御されることより、式(6)による温度勾配が決まる。
<Third embodiment>
FIG. 5 shows a voltage generation circuit according to a third embodiment of the present invention. In this circuit, the switch transistor group M2 is deleted, the transistor M11 of the switch transistor group M1 is deleted, and the feedback transistor group M4 is only the transistor M41. The rest is the same as the circuit of FIG. In such a configuration, the value of the current I1 flowing through the resistor R1 is exclusively controlled by a control signal input from the outside to the control terminals C12 to C1m, whereby the temperature gradient according to the equation (6) is determined.
本実施例でも、一方の電流I1のみを制御することになるが、第1の実施例と同様に、バイポーラトランジスタのサイズや抵抗の値をアナログスイッチング変化させることなく、電圧変化の温度勾配をプログラマブルに変更でき、また、CMOSプロセスでは、Pサブストレート−ウエル−拡散層の寄生バイポーラを使用して実現できる。 In this embodiment, only one current I1 is controlled. However, as in the first embodiment, the temperature gradient of the voltage change is programmable without changing the size and resistance of the bipolar transistor by analog switching. In the CMOS process, it can be realized by using a parasitic bipolar of P substrate-well-diffusion layer.
<第4の実施例>
図6に本発明の第4の実施例の電圧発生回路を示す。この回路は、ダイオードQ1をNPNトランジスタで構成されるダイオードQ1’に変更し、ダイオードQ2をNPNトランジスタで構成されるダイオードQ2’に変更し、トランジスタ群M1〜M4を、NMOSトランジスタM11’〜M1m’、M21’〜M2n’、M31’〜M3m’、M41’〜M4n’からなるトランジスタ群M1’〜M4’に変更したものであり、図1の電圧発生回路と同様に動作する。ただし、制御端子C11〜C1m、C21〜C2nに入力する制御信号は、図2に示した制御信号とは“1”、“0”が逆になる。また、CMOSプロセスでは、Nサブストレート−ウエル−拡散層の寄生バイポーラを使用して実現できる。
<Fourth embodiment>
FIG. 6 shows a voltage generation circuit according to a fourth embodiment of the present invention. In this circuit, the diode Q1 is changed to a diode Q1 ′ constituted by an NPN transistor, the diode Q2 is changed to a diode Q2 ′ constituted by an NPN transistor, and the transistor groups M1 to M4 are changed to NMOS transistors M11 ′ to M1m ′. , M21 ′ to M2n ′, M31 ′ to M3m ′, and M41 ′ to M4n ′, which are changed to transistor groups M1 ′ to M4 ′, and operate in the same manner as the voltage generation circuit of FIG. However, the control signals input to the control terminals C11 to C1m and C21 to C2n are “1” and “0” opposite to those shown in FIG. Further, the CMOS process can be realized by using an N substrate-well-diffusion layer parasitic bipolar.
<その他の実施例>
なお、以上の各実施例では、出力端子OUTを抵抗R2とトランジスタM41との共通接続点又は抵抗R2とトランジスタM41’との共通接続点から取り出していたが、オペアンプOPの出力端子から取り出してもよいことはもちろんである。また、帰還トランジスタ群M3,M4、M3’,M4’内の複数の帰還トランジスタは、そのサイズ比W/Lが前記した2tの関係に限らず、1/2tの関係にあってもよい。さらに、2t、あるいは1/2tの関係にあってもよい。つまり、帰還トランジスタ群の中の各トランジスタは、サイズ比W/Lを同一とせずに、相互間に異なるウエイトをもたせると、電流I1,I2の細かい調整が可能となり、そのための制御信号線の数も削減できる。
<Other examples>
In each of the above embodiments, the output terminal OUT is taken out from the common connection point between the resistor R2 and the transistor M41 or the common connection point between the resistor R2 and the transistor M41 ′. However, the output terminal OUT may be taken out from the output terminal of the operational amplifier OP. Of course it is good. Further, the plurality of feedback transistors in the feedback transistor groups M3, M4, M3 ′, and M4 ′ may have a size ratio W / L not limited to the 2t relationship described above, but may be a 1 / 2t relationship. . Furthermore, the relationship may be 2t or 1 / 2t. That is, if the transistors in the feedback transistor group have different weights between them without having the same size ratio W / L, the currents I1 and I2 can be finely adjusted. Can also be reduced.
Claims (4)
第2抵抗、第3抵抗および第2ダイオードが順次直列接続され、該第2ダイオードが前記第1電源端子に接続された第2直列回路と、
前記第1抵抗および前記第1ダイオードの共通接続点と前記第2抵抗および前記第3抵抗の共通接続点の電位差を増幅するオペアンプと、
該オペアンプの出力電圧に応じて前記第1直列回路に流れる第1電流の値を調整するとともに前記第2直列回路に流れる第2電流の値を調整する電流調整手段とを備え、
該電流調整手段は、ゲートが前記オペアンプの出力端子に接続されドレインが共通接続された複数の帰還トランジスタからなる第1帰還トランジスタ群と、該第1帰還トランジスタ群の各帰還トランジスタを第2電源端子と前記第1直列回路の前記第1抵抗との間に接続するためのスイッチトランジスタを有する第1スイッチトランジスタ群と、ゲートが前記オペアンプの出力端子に接続されドレインが共通接続された複数の帰還トランジスタからなる第2帰還トランジスタ群と、該第2帰還トランジスタ群の各帰還トランジスタを前記第2電源端子と前記第2直列回路の前記第2抵抗との間に接続するためのスイッチトランジスタを有する第2スイッチトランジスタ群とを有することを特徴とする電圧発生回路。 A first series circuit in which a first resistor and a first diode are connected in series, and the first diode is connected to a first power supply terminal;
A second series circuit in which a second resistor, a third resistor, and a second diode are sequentially connected in series, and the second diode is connected to the first power supply terminal;
An operational amplifier for amplifying a potential difference between a common connection point of the first resistor and the first diode and a common connection point of the second resistor and the third resistor;
Current adjusting means for adjusting the value of the first current flowing through the first series circuit according to the output voltage of the operational amplifier and adjusting the value of the second current flowing through the second series circuit;
The current adjusting means includes: a first feedback transistor group including a plurality of feedback transistors whose gates are connected to the output terminal of the operational amplifier and whose drains are commonly connected; and each feedback transistor of the first feedback transistor group is connected to a second power supply terminal. Switch transistor group having a switch transistor for connection between the first series circuit and the first resistor, and a plurality of feedback transistors having a gate connected to the output terminal of the operational amplifier and a drain connected in common A second feedback transistor group, and a switch transistor for connecting each feedback transistor of the second feedback transistor group between the second power supply terminal and the second resistor of the second series circuit. A voltage generation circuit comprising a switch transistor group.
前記第1帰還トランジスタ群と前記第1スイッチトランジスタ群、又は前記第2帰還トランジスタ群と前記第2スイッチトランジスタ群を、1個の帰還トランジスタに置き換え、又は1個の帰還トランジスタと導通した1個のスイッチトランジスタの直列回路に置き換えたことを特徴とする電圧発生回路。 The voltage generation circuit according to claim 1,
The first feedback transistor group and the first switch transistor group, or the second feedback transistor group and the second switch transistor group are replaced with one feedback transistor, or one conductive transistor is connected to one feedback transistor. A voltage generation circuit characterized by being replaced with a series circuit of switch transistors.
前記複数の帰還トランジスタは、互いのサイズ比が異なることを特徴とする電圧発生回路。 The voltage generation circuit according to claim 1 or 2,
The voltage generating circuit, wherein the plurality of feedback transistors have different size ratios.
前記複数の帰還トランジスタは、互いのサイズにバイナリウエイトが設定されていることを特徴とする電圧発生回路。 The voltage generation circuit according to claim 3, wherein
The voltage generating circuit, wherein the plurality of feedback transistors have binary weights set to sizes of each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010088863A JP2011220777A (en) | 2010-04-07 | 2010-04-07 | Voltage generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010088863A JP2011220777A (en) | 2010-04-07 | 2010-04-07 | Voltage generation circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011220777A true JP2011220777A (en) | 2011-11-04 |
Family
ID=45037963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010088863A Pending JP2011220777A (en) | 2010-04-07 | 2010-04-07 | Voltage generation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011220777A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013243525A (en) * | 2012-05-21 | 2013-12-05 | Seiko Epson Corp | Oscillation circuit and electronic apparatus |
| JP2014022791A (en) * | 2012-07-12 | 2014-02-03 | Seiko Npc Corp | Ecl output circuit |
| WO2018211554A1 (en) * | 2017-05-15 | 2018-11-22 | 株式会社ソシオネクスト | Temperature measurement device and temperature measurement method |
| WO2021075101A1 (en) * | 2019-10-18 | 2021-04-22 | ソニーセミコンダクタソリューションズ株式会社 | Measurement circuit and electronic device |
| FR3144329A1 (en) * | 2022-12-23 | 2024-06-28 | Stmicroelectronics International N.V. | MICROCONTROLLER INCLUDING A REFERENCE VOLTAGE GENERATOR CIRCUIT |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1165688A (en) * | 1997-08-21 | 1999-03-09 | Nec Corp | Variable current source circuit |
| JP2008071245A (en) * | 2006-09-15 | 2008-03-27 | Oki Electric Ind Co Ltd | Reference current generator |
-
2010
- 2010-04-07 JP JP2010088863A patent/JP2011220777A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1165688A (en) * | 1997-08-21 | 1999-03-09 | Nec Corp | Variable current source circuit |
| JP2008071245A (en) * | 2006-09-15 | 2008-03-27 | Oki Electric Ind Co Ltd | Reference current generator |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013243525A (en) * | 2012-05-21 | 2013-12-05 | Seiko Epson Corp | Oscillation circuit and electronic apparatus |
| JP2014022791A (en) * | 2012-07-12 | 2014-02-03 | Seiko Npc Corp | Ecl output circuit |
| WO2018211554A1 (en) * | 2017-05-15 | 2018-11-22 | 株式会社ソシオネクスト | Temperature measurement device and temperature measurement method |
| JPWO2018211554A1 (en) * | 2017-05-15 | 2020-05-14 | 株式会社ソシオネクスト | Temperature measuring device and temperature measuring method |
| JP7006687B2 (en) | 2017-05-15 | 2022-01-24 | 株式会社ソシオネクスト | Temperature measuring device and temperature measuring method |
| US11268865B2 (en) | 2017-05-15 | 2022-03-08 | Socionext Inc. | Temperature measuring device and method for measuring temperature |
| WO2021075101A1 (en) * | 2019-10-18 | 2021-04-22 | ソニーセミコンダクタソリューションズ株式会社 | Measurement circuit and electronic device |
| FR3144329A1 (en) * | 2022-12-23 | 2024-06-28 | Stmicroelectronics International N.V. | MICROCONTROLLER INCLUDING A REFERENCE VOLTAGE GENERATOR CIRCUIT |
| US12530044B2 (en) | 2022-12-23 | 2026-01-20 | Stmicroelectronics International N.V. | Microcontroller including a reference voltage generator circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10642305B2 (en) | High-accuracy CMOS temperature sensor and operating method | |
| US7636009B2 (en) | Bias current generating apparatus with adjustable temperature coefficient | |
| US10209732B2 (en) | Bandgap reference circuit with tunable current source | |
| JP6242274B2 (en) | Band gap reference circuit and semiconductor device including the same | |
| US10606292B1 (en) | Current circuit for providing adjustable constant circuit | |
| KR20120080567A (en) | Compensated bandgap | |
| CN114442727B (en) | Reference voltage circuit | |
| US9600013B1 (en) | Bandgap reference circuit | |
| JP2011220777A (en) | Voltage generation circuit | |
| JP2005182113A (en) | Reference voltage generation circuit | |
| WO2019150744A1 (en) | Correction current output circuit and reference voltage circuit with correction function | |
| US20160252923A1 (en) | Bandgap reference circuit | |
| CN109343641B (en) | A high-precision current reference circuit | |
| CN115220519B (en) | Temperature compensation circuit and method based on Zener diode | |
| KR102054965B1 (en) | Time domain temperature sensor circuit with improved resolution | |
| JP6413005B2 (en) | Semiconductor device and electronic system | |
| JP7599999B2 (en) | Bandgap reference voltage generator | |
| JP2016126550A (en) | Constant current circuit and sensor device having the same | |
| CN108981940A (en) | A kind of temperature sensor | |
| JP2014126908A (en) | Constant voltage power supply device | |
| US11977405B2 (en) | Reference voltage generator circuit such as band gap reference voltage generator circuit, and method of generating reference voltage | |
| US20170261568A1 (en) | Semiconductor device and magnetic sensor | |
| JP2011039620A (en) | Reference voltage generation circuit | |
| JP2009277076A (en) | Bandgap reference circuit | |
| RU2439780C1 (en) | Cascode differential amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140212 |