[go: up one dir, main page]

JP2011211128A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011211128A
JP2011211128A JP2010079976A JP2010079976A JP2011211128A JP 2011211128 A JP2011211128 A JP 2011211128A JP 2010079976 A JP2010079976 A JP 2010079976A JP 2010079976 A JP2010079976 A JP 2010079976A JP 2011211128 A JP2011211128 A JP 2011211128A
Authority
JP
Japan
Prior art keywords
back surface
semiconductor wafer
semiconductor
sealing layer
marking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010079976A
Other languages
English (en)
Inventor
Kenji Edasawa
健二 枝澤
Kinichi Naya
欣一 納谷
Nobumitsu Fujii
信充 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010079976A priority Critical patent/JP2011211128A/ja
Publication of JP2011211128A publication Critical patent/JP2011211128A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体装置の軽量化を図る。
【解決手段】半導体装置の製造方法は、主面側に回路が形成された半導体ウエハの裏面にレーザー透過性の裏面保護テープ67を貼着した状態で、裏面保護テープ67越しに半導体ウエハの裏面にレーザー69を照射することによって半導体ウエハの裏面にマーキングをし、そのマーキングの前又は後に、半導体ウエハを複数の半導体チップ11に個片化し、マーキング及び個片化の後に、複数の半導体チップ11を裏面保護テープ67から剥離することとした。
【選択図】図12

Description

本発明は、半導体装置の製造方法に関する。
特許文献1に記載の半導体装置の製造方法では、半導体ウエハ(61)の主面に回路及び外部接続端子(51)を形成した後、半導体ウエハ(61)の裏面を研削する。その後、レーザー吸収性の膜(21)を半導体ウエハ(61)の裏面に成膜し、更にレーザー吸収性膜(21)にレーザー透過性の保護膜(31)を成膜する。そして、半導体ウエハ(61)を複数の半導体チップ(11)に個片化する前又は後に、レーザーを保護膜(31)越しにレーザー吸収性膜(21)に照射することで、レーザー吸収成膜(21)にマーキングをする。
特開2009−141147号公報
ところで、特許文献1に記載の技術では、半導体チップ(11)の裏面に、レーザー吸収性膜(21)及び保護膜(31)が残るため、半導体チップ(11)、レーザー吸収性膜(21)及び保護膜(31)からなる半導体装置の重量が増してしまう。
そこで、本発明が解決しようとする課題は、半導体装置の軽量化を図ることである。
以上の課題を解決するために、半導体装置の製造方法は、半導体ウエハに裏面保護材を貼り付け、前記裏面保護材を介して前記半導体ウエハにレーザー光を照射し、前記半導体ウエハにマーキングをすることとした。
好ましくは、前記マーキングをする前又は後に、前記半導体ウエハを複数の半導体チップに個片化し、前記マーキング及び前記個片化の後に、前記複数の半導体チップを前記裏面保護材から剥離することとした。
好ましくは、前記マーキング及び前記個片化の前に、前記半導体ウエハの主面に封止層を形成し、前記封止層形成後に、前記半導体ウエハを複数のチップ領域に区分けする分割予定線に沿って、前記封止層の表面から前記半導体ウエハの途中まで溝を切り込むハーフダイシングを行い、前記ハーフダイシング後に表面保護材を前記封止層に貼り付けて個片化し、前記個片化後であって前記マーキング前に、前記複数の半導体チップの裏面を前記裏面保護材に貼り付けて、前記複数の半導体チップを前記表面保護材から前記裏面保護材に転写し、前記マーキングは、前記転写後に、前記裏面保護材越しに前記複数の半導体チップの裏面にレーザーを照射することによって前記複数の半導体チップの裏面にすることとした。
好ましくは、前記マーキング及び前記個片化の前に、前記半導体ウエハの主面に封止層を形成し、前記封止層形成後に表面保護材を前記封止層に貼り付け、前記貼り付け後に前記半導体ウエハの裏面を研削し、前記研削後に前記半導体ウエハの裏面を前記裏面保護材に貼り付け、前記半導体ウエハを前記表面保護材から前記裏面保護材に転写し、前記マーキングは、前記転写後に、前記裏面保護材越しに前記半導体ウエハの裏面にレーザーを照射することによって、前記半導体ウエハの裏面にすることとした。
好ましくは、前記裏面保護材は、レーザー光の透過率が90%以上であることとした。
好ましくは、前記表面保護材及び前記裏面保護材は、テープであることとした。
本発明によれば、半導体ウエハ又は半導体チップの裏面に直接マーキングをするから、半導体ウエハ又は半導体チップの裏面にレーザー吸収層を形成しなくても済み、レーザー吸収層の分だけ、半導体装置の軽量化・薄型化を図ることができる。
半導体装置の製造に用いる半導体ウエハの概略平面図。 図1に示されたII−IIに沿った面の矢視断面図。 半導体装置を製造する方法の一工程における断面図。 図3の工程の後の工程における断面図。 図4の工程の後の工程における断面図。 図5の工程の後の工程における断面図。 図6の工程の後の工程における断面図。 図7の工程の後の工程における断面図。 図8の工程の後の工程における断面図。 図9の工程の後の工程における断面図。 図10の工程の後の工程における断面図。 図11の工程の後の工程における断面図。 図11の工程の後の工程における底面図。 図7の工程の後の工程における断面図。 図14の工程の後の工程における断面図。 図15の工程の後の工程における断面図。 図16の工程の後の工程における断面図。 図17の工程の後の工程における断面図。
以下に、本発明を実施するための形態について、図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施形態及び図示例に限定するものではない。
〔第1の実施の形態〕
半導体装置を製造するに際しては、図1、図2に示された個片化前の半導体ウエハ50を用いる。図1は、半導体ウエハ50の平面図である。図2は、図1に示されたIII−IIIに沿った面の矢視断面図である。
図1、図2に示すように、半導体(例えば、シリコン)からなる半導体ウエハ50は、分割予定線(境界線)としての格子状のダイシングストリート52によって複数のチップ領域51に区画されている。これらチップ領域51がマトリクス状に配列されている。半導体ウエハ50の主面50a側の表層には、チップ領域51ごとに集積回路が形成されている。1つのチップ領域51内の集積回路につき、複数の接続パッド15が設けられている。半導体ウエハ50の表層にパッシベーション膜13が成膜され、集積回路がパッシベーション膜13によって覆われている。そのパッシベーション膜13の表面13cが半導体ウエハ50の主面50aとなっている。パッシベーション膜13は、酸化シリコン又は窒化シリコンからなる。パッシベーション膜13のうち接続パッド15に重なる位置には開口13aが形成され、接続パッド15が開口13aを通じて露出している。
まず、図3に示すように、パッシベーション膜13の上に絶縁膜21を成膜し、絶縁膜21をパターニングすることによって絶縁膜21に開口21aを形成する。開口21aの形成位置は接続パッド15に重なる位置であり、開口21aを通じて接続パッド15を露出させる。絶縁膜21は、エポキシ系樹脂、ポリイミド系樹脂その他の樹脂からなる。例えば、絶縁膜21には、ポリイミド(PI)、ポリベンゾオキサゾール(PBO)等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、又はこれらの複合材料等を用いることができる。
次に、無電解メッキ法若しくは気相成長法(例えば、スパッタ法)又はこれらの組合せによって、絶縁膜21の上全体にシード層61を積層する。シード層61は開口13a,21a内の接続パッド15の上にも積層される。シード層61は、銅(Cu)の薄膜、チタン(Ti)の薄膜、チタンに銅を積層した薄膜その他の金属薄膜である。
次に、シード層61の上にそのレジストをパターニングし、そのレジストをマスクとしてそのレジストによってシード層61の一部を被覆した状態で、シード層61を電極として電解メッキを行う。これにより、銅メッキその他の金属メッキからなる配線23をシード層61の上であってレジストの開口内に成長させる。ここで、配線23をシード層61よりも厚く成長させる。
配線23の形成後、レジストを除去する。
次に、図4に示すように、配線23よりも厚いドライフィルムレジスト63をシード層61及び配線23の上の一面に貼り付ける。そして、そのドライフィルムレジスト63の露光・現像をすることによって、ドライフィルムレジスト63に開口63aを形成する。開口63aの形成位置は配線23の端部の上である。
次に、残留したドライフィルムレジスト63をマスクとしてそのドライフィルムレジスト63でシード層61及び配線23を被覆した状態で、シード層61及び配線23を電極として電解メッキを行う。これにより、ドライフィルムレジスト63の開口63a内において、銅その他の金属からなる柱状電極25を配線23の上に成長させる。ここで、柱状電極25を配線23よりも厚く成長させる。
柱状電極25の形成後、ドライフィルムレジスト63を除去する。
次に、図5に示すように、シード層61を形状加工することによって、シード層61から配線下地22を形成する。具体的には、シード層61のうち配線23及び柱状電極25に重なっていない部分をエッチングにより除去することにより、シード層61から配線23を加工する。このとき、配線23及び柱状電極25の表面が一部エッチングされるが、配線23及び柱状電極25がシード層61と比較して充分に厚いため、配線23及び柱状電極25は残留する。残留した配線下地22の形状は、配線23の平面形状とほぼ同じである。
次に、絶縁膜21の上に封止樹脂を塗布し、その封止樹脂を硬化させて封止層26とする。封止層26を積層することによって、配線23を封止層26によって覆う。この際、柱状電極25全体が封止層26に埋め込まれた状態となっており、柱状電極25が露出していない。封止層26は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂からなり、好ましくは、フィラー(例えば、ガラスフィラー)を含有した熱硬化性樹脂(例えば、エポキシ樹脂)からなる。なお、プリプレグを絶縁膜21に貼り付けて、そのプリプレグを硬化させて封止層26としてもよい。
次に、図6に示すように、封止層26の表面を研削することにより、封止層26の表面が柱状電極25の頭頂面と略面一となるように柱状電極25の頭頂面を露出させる。この時、柱状電極25の頭頂面も研削され、柱状電極25の頭頂面が平坦になる。
次に、図7に示すように、半田バンプ27を柱状電極25の頭頂面に形成する。
次に、図8に示すように、封止層26の表面26aから封止層26、絶縁膜21、パッシベーション膜13及び半導体ウエハ50をダイシングストリート52に沿ってハーフダイシングすることによって、封止層26、絶縁膜21、パッシベーション膜13及び半導体ウエハ50に格子状の溝62を形成する。ダイシングに際しては、封止層26の表面26aから半導体ウエハ50の途中まで切り込むが、半導体ウエハ50の裏面50bまで切り込まない。
次に、図9に示すように、半田バンプ27の上から表面保護テープ64を封止層26の表面26aに貼り付ける。ここで、表面保護テープ64はシート状の基材65と、その基材65に積層された粘着層66と、からなり、粘着層66を封止層26に向けて粘着層66を封止層26の表面26aに粘着させる。粘着層66は、紫外線照射により粘着性の低減又は消失をするものが好ましい。
次に、図10に示すように、グラインダによって半導体ウエハ50の裏面50bを研削する。この際、溝62に到達するまで半導体ウエハ50の裏面50bを研削する。これにより、半導体ウエハ50を複数の半導体チップ11に個片化する。封止層26が表面保護テープ64に貼り付けられているから、半導体ウエハ50を個片化しても、半導体チップ11ごとにバラバラにならない。
次に、図11に示すように、これら半導体チップ11を表面保護テープ64から裏面保護テープ67に転写する。具体的には、表面保護テープ64をこれら半導体チップ11の封止層26に貼り付けた状態で、これら半導体チップ11を枠状のフレーム68の内側に配置し、粘着性のある裏面保護テープ67をこれら半導体チップ11の裏面11b及びフレーム68に貼り付ける。その後、表面保護テープ64をこれら封止層26から剥離する。表面保護テープ64の粘着層66が紫外線照射により粘着性の低下又は消失をするものであれば、粘着層66に紫外線を照射することによって、表面保護テープ64を封止層26から剥離する。
裏面保護テープ67はレーザー透過性を有するものであり、裏面保護テープ67のレーザー透過率が90%以上であることが好ましい。また、裏面保護テープ67のレーザー透過性を高めるため、共押し出しによって製造されたテープを裏面保護テープ67に用いる。共押し出しとは、スリットから基材樹脂を押し出すことによってPET等からなるシート状の基材を作成するとともに、そのスリットに平行なスリットから粘着樹脂を押し出すことによってシート状の粘着層を作成し、これらをシートの作成と同時にこれらをラミネートすることである。例えば、粘着層はアクリル系の樹脂からなる。なお、裏面保護テープ67は、いわゆるダイシングテープ(例えば、三井化学株式会社製のダイシングテープ(厚さ:70μm(測定値)、剥離フィルムの厚さ:25μm、波長550nmのレーザーの透過率:92.7%))であり、フレーム68は、いわゆるダイシングフレームである。
次に、図12、図13に示すように、レーザー69を裏面保護テープ67に向けて照射して、裏面保護テープ67越しに半導体チップ11の裏面11bのマーキングを行う。ここで、半導体チップ11の表面は鏡面仕上げになっていて銀色であるが、半導体チップ11の裏面11bが鏡面仕上げされていてもよいし、半導体チップ11の裏面11bが磨かれておらず、その裏面11bに筋状の研削傷があって、その裏面11bが灰色に見えてもよい。レーザー69の光が裏面保護テープ67を透過して半導体チップ11の裏面11bに入射し、レーザー69の光が半導体チップ11の裏面11bに吸収され、その部分において半導体が溶融する。レーザー69のパワーが大きいと、レーザー光照射部分の半導体がレーザー光を吸収して溶融し、半導体が飛び、その部分がなだらかな曲線を描いた円弧状に凹んだ状態となる。凹みは1〜2μm程度である。半導体ウエハの外形上に設けられたリング照明の光で照らすと、斜めから入射した光は、周囲の研削傷部分よりレーザー光照射部分からの方が多くの光が返って来るため、白く見える白マークングとなる。レーザー69のパワーが小さいと、溶融後、溶融した部分は飛ばずに再凝固し、半導体チップ11の裏面11b全面にあった研削傷のうち、レーザー光吸収部分だけ無くなり、平滑な面となる。半導体ウエハの外形上に設けられたリング照明の光で照らすと、斜めから入射した光は、研削傷部分よりレーザー光吸収部分に当たった光の反射が研削傷部分より少ないため、その部分が黒く見える黒マーキングとなる。このように、溶融した半導体が凝固して、レーザー69が照射された部分の光の反射状況が他の部分の光の反射状況と異なり、その部分がマーク70となる。マーク70となる部分は、例えば、品名、インデックスマーク、製造年月日、ロット番号、ロゴ、商標等を表す。
レーザー69の波長は、半導体チップ11の表層の集積回路に影響を与えないような波長であって、裏面保護テープ67を透過するものである。例えば、レーザー69は、波長532nmのグリーンレーザー又は波長1064nmの基本波レーザーである。
以上のように、レーザー69を照射する際には、複数の半導体チップ11が裏面保護テープ67に貼り付けられて、これら半導体チップ11がバラバラになっていないから、これら半導体チップ11のマーキングを一括して行うことができる。そのため、生産性の向上を図ることができ、一般的なレーザー照射型のウエハマーキング装置を利用することができる。
また、裏面保護テープ67越しに半導体チップ11の裏面11bのマーキングを行うので、発塵の発生がない。
また、半導体チップ11の裏面11bの半導体に直接マーキングしたので、レーザー吸収層等を半導体チップ11の裏面11bに設ける必要がない。そのため、生産コストがアップせず、生産性も優れているうえ、レーザー吸収層の分だけ、半導体チップ11の軽量化・薄型化を図ることができる。
マーキング後、これら半導体チップ11を裏面保護テープ67から剥離する。例えば、ニードルによって半導体チップ11を裏面保護テープ67側から突き上げることによって、半導体チップ11を裏面保護テープ67から剥離する。なお、裏面保護テープ67が紫外線照射により粘着性の低下又は消失をするものであれば、裏面保護テープ67に紫外線を照射することによって半導体チップ11を裏面保護テープ67から剥離してもよい。
以上により、複数の半導体装置が完成する。
以上のように、本実施の形態によれば、半導体チップ11を裏面保護テープ67から剥離したから、裏面保護テープ67が半導体チップ11の裏面に残らない。そのため、完成した半導体装置の軽量化を図ることができる。また、半導体チップ11を裏面保護テープ67に貼り付けているため、効率的にレーザー捺印できる。
なお、本発明を適用可能な実施形態は、上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
例えば、配線下地22、配線23のパターニングは、フルアディティブ法であってもよいし、セミアディティブ法であってもよいし、サブトラクティブ法であってもよい。配線23のパターニング方法によっては配線下地22がなくてもよい。
また、封止層26が厚くなっているが、封止層26が薄くてもよい。封止層26が薄い場合には、柱状電極25が無く、柱状電極25の箇所において封止層26に開口が形成され、その開口内であって配線23の端部の上に半田バンプ27が形成されている。そのような半導体装置を製造する場合には、配線23の形成後(図3参照)、柱状電極25を形成せずに、エッチングによりシード層61を配線下地22にパターニングする。その後、絶縁膜21の上に封止樹脂を塗布して、その封止樹脂を硬化させることによって、配線23を覆う薄い封止層26を成膜する。その後、レーザー等によって封止層26のうち配線23の端部に重なる部分に開口を形成し、その開口内であって配線23の端部の上に半田バンプ27を形成する。その後は、図8〜図13を用いて説明した工程と同様にすることで、複数の半導体装置を製造することができる。
〔第2の実施の形態〕
第2の実施の形態の半導体装置の製造方法について説明する。
柱状電極25の頭頂面に半田バンプ27を形成するまでの工程は、第1の実施の形態と同様である(図1〜図7参照。)。
半田バンプ27の形成後、図14に示すように、半田バンプ27の上から表面保護テープ64を封止層26の表面26aに貼り付ける。
次に、図15に示すように、グラインダによって半導体ウエハ50の裏面50bを研削する。これにより、半導体ウエハ50を薄型化する。
次に、図16に示すように、半導体ウエハ50を表面保護テープ64から裏面保護テープ67に転写する。具体的には、表面保護テープ64を封止層26に貼り付けた状態で、半導体ウエハ50を枠状のフレーム68の内側に配置し、粘着性のある裏面保護テープ67をこれら半導体ウエハ50の裏面50b及びフレーム68に貼り付ける。その後、表面保護テープ64をこれら封止層26から剥離する。表面保護テープ64の粘着層66が紫外線照射により粘着性の低下又は消失をするものであれば、粘着層66に紫外線を照射することによって、表面保護テープ64を封止層26から剥離する。
次に、図17に示すように、レーザー69を裏面保護テープ67に向けて照射して、裏面保護テープ67越しに半導体ウエハ50の裏面50bを照射する。これにより、チップ領域51ごとにマーク70を半導体ウエハ50の裏面50bに形成し、半導体ウエハ50の裏面50bのマーキングを行う。このように、複数の半導体チップ11が裏面保護テープ67に貼り付けられた状態であるから、これら半導体チップ11のマーキングを一括して行うことができる。また、裏面保護テープ67越しに半導体チップ11の裏面11bのマーキングを行うので、発塵の発生がない。また、半導体ウエハ50を裏面保護テープ67に貼り付けているので、マーキング時の半導体ウエハ50の反りを抑制することができる。
次に、図18に示すように、封止層26、絶縁膜21、パッシベーション膜13及び半導体ウエハ50をダイシングストリート52に沿ってダイシングする。ダイシングに際しては、封止層26の表面26aから半導体ウエハ50の裏面50bまで切り込み、半導体ウエハ50を複数の半導体チップ11に個片化する。
個片化後、これら半導体チップ11を裏面保護テープ67から剥離する。以上により、複数の半導体装置が完成する。
本実施の形態においても、半導体チップ11を裏面保護テープ67から剥離したから、完成した半導体装置の軽量化を図ることができる。また、マーキング時に半導体ウエハ50が反らないようにすることができる。
11 半導体チップ
17 保護膜
26 封止層
50 半導体ウエハ
50a 主面
50b 裏面
51 チップ領域
52 ダイシングストリート
62 溝
64 表面保護テープ(表面保護材)
67 裏面保護テープ(裏面保護材)
69 レーザー
70 マーク

Claims (6)

  1. 半導体ウエハに裏面保護材を貼り付け、
    前記裏面保護材を介して前記半導体ウエハにレーザー光を照射し、前記半導体ウエハにマーキングをすることを特徴とする半導体装置の製造方法。
  2. 前記マーキングをする前又は後に、前記半導体ウエハを複数の半導体チップに個片化し、
    前記マーキング及び前記個片化の後に、前記複数の半導体チップを前記裏面保護材から剥離することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記マーキング及び前記個片化の前に、
    前記半導体ウエハの主面に封止層を形成し、
    前記封止層形成後に、前記半導体ウエハを複数のチップ領域に区分けする分割予定線に沿って、前記封止層の表面から前記半導体ウエハの途中まで溝を切り込むハーフダイシングを行い、
    前記ハーフダイシング後に表面保護材を前記封止層に貼り付けて個片化し、
    前記個片化後であって前記マーキング前に、前記複数の半導体チップの裏面を前記裏面保護材に貼り付けて、前記複数の半導体チップを前記表面保護材から前記裏面保護材に転写し、
    前記マーキングは、前記転写後に、前記裏面保護材越しに前記複数の半導体チップの裏面にレーザーを照射することによって前記複数の半導体チップの裏面にすることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記マーキング及び前記個片化の前に、
    前記半導体ウエハの主面に封止層を形成し、
    前記封止層形成後に表面保護材を前記封止層に貼り付け、
    前記貼り付け後に前記半導体ウエハの裏面を研削し、
    前記研削後に前記半導体ウエハの裏面を前記裏面保護材に貼り付け、前記半導体ウエハを前記表面保護材から前記裏面保護材に転写し、
    前記マーキングは、前記転写後に、前記裏面保護材越しに前記半導体ウエハの裏面にレーザーを照射することによって、前記半導体ウエハの裏面にすることを特徴とする請求項2に記載の半導体装置の製造方法。
  5. 前記裏面保護材は、レーザー光の透過率が90%以上であることを特徴とする請求項1から4の何れか一項に記載の半導体装置の製造方法。
  6. 前記表面保護材及び前記裏面保護材は、テープであることを特徴とする請求項1から5の何れか一項に記載の半導体装置の製造方法。
JP2010079976A 2010-03-31 2010-03-31 半導体装置の製造方法 Pending JP2011211128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010079976A JP2011211128A (ja) 2010-03-31 2010-03-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010079976A JP2011211128A (ja) 2010-03-31 2010-03-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011211128A true JP2011211128A (ja) 2011-10-20

Family

ID=44941847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010079976A Pending JP2011211128A (ja) 2010-03-31 2010-03-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011211128A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5813905B1 (ja) * 2014-01-22 2015-11-17 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび加工物の製造方法
JP2017106028A (ja) * 2014-01-22 2017-06-15 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび検査方法
JP2019029382A (ja) * 2017-07-25 2019-02-21 株式会社ディスコ ウエーハの生成方法およびウエーハ生成装置
JP2019033134A (ja) * 2017-08-04 2019-02-28 株式会社ディスコ ウエーハ生成方法
KR20200110029A (ko) * 2019-03-15 2020-09-23 주식회사 이오테크닉스 웨이퍼 다이의 마킹 장치 및 마킹 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140348A (ja) * 2004-11-12 2006-06-01 Lintec Corp マーキング方法および保護膜形成兼ダイシング用シート
JP2007335467A (ja) * 2006-06-12 2007-12-27 Furukawa Electric Co Ltd:The レーザーダイシング用ダイシングテープ
JP2008290102A (ja) * 2007-05-23 2008-12-04 Sharp Corp レーザー加工方法、および、それを用いた半導体装置の製造方法
JP2009088109A (ja) * 2007-09-28 2009-04-23 Casio Comput Co Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140348A (ja) * 2004-11-12 2006-06-01 Lintec Corp マーキング方法および保護膜形成兼ダイシング用シート
JP2007335467A (ja) * 2006-06-12 2007-12-27 Furukawa Electric Co Ltd:The レーザーダイシング用ダイシングテープ
JP2008290102A (ja) * 2007-05-23 2008-12-04 Sharp Corp レーザー加工方法、および、それを用いた半導体装置の製造方法
JP2009088109A (ja) * 2007-09-28 2009-04-23 Casio Comput Co Ltd 半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5813905B1 (ja) * 2014-01-22 2015-11-17 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび加工物の製造方法
JP2017106028A (ja) * 2014-01-22 2017-06-15 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび検査方法
US9953856B2 (en) 2014-01-22 2018-04-24 Lintec Corporation Protective film-forming film, sheet for forming protective film, complex sheet for forming protective film, and method of producing manufactured product
US10559505B2 (en) 2014-01-22 2020-02-11 Lintec Corporation Protective film-forming film, sheet for forming protective film, complex sheet for forming protective film, and inspection method
JP2019029382A (ja) * 2017-07-25 2019-02-21 株式会社ディスコ ウエーハの生成方法およびウエーハ生成装置
JP2019033134A (ja) * 2017-08-04 2019-02-28 株式会社ディスコ ウエーハ生成方法
KR20200110029A (ko) * 2019-03-15 2020-09-23 주식회사 이오테크닉스 웨이퍼 다이의 마킹 장치 및 마킹 방법
KR102236272B1 (ko) 2019-03-15 2021-04-05 주식회사 이오테크닉스 웨이퍼 다이의 마킹 장치 및 마킹 방법

Similar Documents

Publication Publication Date Title
JP5995695B2 (ja) Led装置の製造方法
US8293583B2 (en) Method for manufacturing semiconductor device
JP4256115B2 (ja) マーク認識方法及び半導体装置の製造方法
US9240398B2 (en) Method for producing image pickup apparatus and method for producing semiconductor apparatus
CN103400808B (zh) 影像传感器的晶圆级封装结构及封装方法
KR20180080113A (ko) 디스플레이 장치 및 디스플레이 장치 형성 방법
TWI733049B (zh) 半導體封裝及其製造方法
JP4725638B2 (ja) 半導体装置の製造方法
US8828803B2 (en) Resin sealing method for semiconductor chips
JP2009164314A (ja) 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法
CN103400807A (zh) 影像传感器的晶圆级封装结构及封装方法
JP2011211128A (ja) 半導体装置の製造方法
TWI303870B (en) Structure and mtehod for packaging a chip
JP4725639B2 (ja) 半導体装置の製造方法
JP2006332078A (ja) 半導体チップの製造方法
TWI744768B (zh) 半導體裝置之製造方法
JP2012009816A (ja) 半導体装置およびその製造方法
WO2018043008A1 (ja) 半導体装置の製造方法
CN107068618B (zh) 一种半导体圆片级封装方法
CN102376590A (zh) 芯片尺寸封装件及其制法
TW201135825A (en) Semiconductor wafer and semiconductor device and manufacturing method thereof
CN111312598A (zh) 一种扇出型封装方法、扇出型封装器件及扇出型封装体
JP4553878B2 (ja) 半導体装置の製造方法
JP2008016606A (ja) 半導体装置及びその製造方法
TWI479556B (zh) 一種用於超薄晶圓工藝的管芯貼片方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304