[go: up one dir, main page]

JP2011258698A - 半導体装置の製造方法、及び半導体装置用の中間品 - Google Patents

半導体装置の製造方法、及び半導体装置用の中間品 Download PDF

Info

Publication number
JP2011258698A
JP2011258698A JP2010131104A JP2010131104A JP2011258698A JP 2011258698 A JP2011258698 A JP 2011258698A JP 2010131104 A JP2010131104 A JP 2010131104A JP 2010131104 A JP2010131104 A JP 2010131104A JP 2011258698 A JP2011258698 A JP 2011258698A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
protective tape
semiconductor device
outer peripheral
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010131104A
Other languages
English (en)
Inventor
Toshihiko Ito
俊彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2010131104A priority Critical patent/JP2011258698A/ja
Publication of JP2011258698A publication Critical patent/JP2011258698A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 半導体ウエハを薄く研削した場合であっても、ケースヘの収納時やケースに収納した状態での搬送時等における僅かな衝撃による半導体ウエハの破損(割れ・欠け)を防止することが可能であるとともに、外観検査や電気的検査を実施することが可能な半導体装置の製造方法を提供すること。
【解決手段】 本発明の半導体装置の製造方法は、一方の面に回路が形成された半導体基板の他方の面を研削する工程Aと、前記半導体基板の他方の面の外周部に、該半導体基板の外周端より外側にはみ出すように保護テープを貼付する工程Bと、を少なくとも順に有することを特徴とする。
【選択図】図10

Description

本発明は、ウエハレベルCSP等の半導体装置の製造方法、及び半導体装置用の中間品に関する。詳しくは、特に、薄く研削された半導体基板を搬送する際に、半導体基板を外部衝撃から保護することが可能な半導体装置の製造方法、及び半導体装置用の中間品に関する。
一般的に「ウエハレベルCSP」と呼ばれる製法では、シリコンウエハ上に絶縁層、再配線層、封止層等を形成し、はんだバンプを形成する。そして最終工程において、ウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることが可能となる。ウエハレベルCSPの製造方法における特徴は、パッケージを構成する材料をすべてウエハの形状において加工することにある。すなわち、絶縁層、再配線層、封止樹脂層、はんだバンプ等はすべてウエハをハンドリングすることで形成される。
最近、電子機器の薄型化・高機能化を実現するために、半導体装置の薄型化が求められている。半導体装置の薄型化は、半導体ウエハの裏面を研削することで実現されているが、半導体ウエハを薄く研削すると、その強度が低下し、僅かな衝撃で半導体ウエハが破損(割れ・欠け)する場合がある。
例えば外観検査ステージからキャリアケースヘの収納時、キャリアケースに収納した状態での搬送時に半導体ウエハ側面がキャリアケースに接触した際の衝撃によって、半導体ウエハに欠けや割れが生じる場合がある。
これを解決する手段として、半導体ウエハ表面に保護テープを貼る手段が提案されている(例えば特許文献1、特許文献2参照)。
しかしながら、半導体ウエハ表面に保護テープを貼った場合、ウエハ表面の外観検査や電気的検査(プロービング)を実施することはできず、また保護テープを剥離する際にウエハを破壊してしまう恐れがある。
特開2004−146761号公報 特開2007−324246号公報
本発明は、このような従来の実情に鑑みて考案されたものであり、半導体ウエハを薄く研削した場合であっても、ケースヘの収納時やケースに収納した状態での搬送時等における僅かな衝撃による半導体ウエハの破損(割れ・欠け)を防止することが可能であるとともに、外観検査や電気的検査を実施することが可能な半導体装置の製造方法を提供することを第一の目的とする。
また、本発明は、薄型化された半導体ウエハにおいて、製造工程中のケースヘの収納時やケースに収納した状態での搬送時等における僅かな衝撃による半導体ウエハの破損(割れ・欠け)を防止することが可能であるとともに、外観検査や電気的検査を実施することが可能な半導体装置用の中間品を提供することを第二の目的とする。
本発明の請求項1に記載の半導体装置の製造方法は、一方の面に回路が形成された半導体基板の他方の面を研削する工程Aと、前記半導体基板の他方の面の外周部に、該半導体基板の外周端より外側にはみ出すように保護テープを貼付する工程Bと、を少なくとも順に有することを特徴とする。
本発明の請求項2に記載の半導体装置の製造方法は、請求項1において、前記工程Bにおいて、前記半導体基板の外周部を1周するように、前記保護テープを貼付すること、を特徴とする。
本発明の請求項3に記載の半導体装置の製造方法は、請求項1または2において、前記工程Bにおいて、前記半導体基板の有効領域より外側である外周部に、前記保護テープを貼付すること、を特徴とする。ここで、有効領域とは、回路形成領域を意味する。
本発明の請求項4に記載の半導体装置の製造方法は、請求項1乃至3のいずれかにおいて、前記工程Bにおいて、前記保護テープのはみ出し量を、1mm以上、3mm以下の範囲とすることを特徴とする。
本発明の請求項5に記載の半導体装置用の中間品は、一方の面に回路が形成された半導体基板と、前記半導体基板の他方の面の外周部に、該半導体基板の外周端より外側にはみ出すように貼付されている保護テープと、から構成されることを特徴とする。
本発明の半導体装置の製造方法では、一方の面に回路が形成された半導体基板の他方の面の外周部に、該半導体基板の外周端より外側にはみ出すように保護テープを貼付しているので、薄く研削された半導体基板においても、はみ出ている保護テープにより、半導体基板の側面に加わる衝撃を緩和することができる。すなわち、製造工程中において、ケースヘの収納時やケースに収納した状態での搬送時等における僅かな衝撃による半導体基板の破損(割れ・欠け)を防止することが可能である。また、本発明では、回路が形成された側とは反対側の面に保護テープを貼付しているので、保護テープを貼付した状態で外観検査や電気的検査を実施することが可能である。
また、本発明の半導体装置用の中間品は、一方の面に回路が形成された半導体基板と、前記半導体基板の他方の面の外周部に、該半導体基板の外周端より外側にはみ出すように保護テープが貼付されているので、薄く研削された半導体基板においても、はみ出ている保護テープにより、半導体基板の側面に加わる衝撃を緩和することができる。すなわち、製造工程中において、ケースヘの収納時やケースに収納した状態での搬送時等における僅かな衝撃による半導体基板の破損(割れ・欠け)を防止することが可能である。また、本発明の半導体装置用の中間品では、回路が形成された側とは反対側の面に保護テープが貼付されているので、保護テープを貼付した状態で外観検査や電気的検査を実施することが可能である。
本発明の半導体装置の製造方法を模式的に示す図であり、(a)は平面図、(b)は断面図。 本発明の半導体装置の製造方法を模式的に示す断面図。 本発明の半導体装置の製造方法を模式的に示す断面図。 本発明の半導体装置の製造方法を模式的に示す断面図。 本発明の半導体装置の製造方法を模式的に示す断面図。 本発明の半導体装置の製造方法を模式的に示す図であり、(a)は平面図、(b)は断面図。 本発明の半導体装置の製造方法を模式的に示す断面図。 本発明の半導体装置の製造方法を模式的に示す断面図。 本発明の半導体装置の製造方法を模式的に示す断面図。 本発明の半導体装置用の中間品の一例を模式的に示す図であり、(a)は平面図、(b)は断面図。
以下、本発明に係る半導体装置の製造方法、及び半導体装置用の中間品の好適な実施の形態について、図面を参照しながら説明する。
<第一実施形態>
図1〜図9は、本発明の半導体装置の製造方法を説明する図である。
本発明の半導体装置の製造方法は、一方の面1aに回路が形成された半導体基板1の他方の面1bを研削する工程Aと、前記半導体基板1の他方の面1bの外周部に、該半導体基板1の外周端1cより外側にはみ出すように保護テープ20を貼付する工程Bと、を少なくとも順に有することを特徴とする。
本発明では、一方の面1aに回路が形成された半導体基板1の他方の面1bの外周部に、該半導体基板1の外周端1cより外側にはみ出すように保護テープ20を貼付しているので、薄く研削された半導体基板1においても、はみ出ている保護テープ20により、半導体基板1の側面に加わる衝撃を緩和することができる。なお、半導体基板1の側面は露出したままであるが、保護テープ20のはみ出し部分が有効に作用し、外部から直接に衝撃を受けることが防止される。すなわち、製造工程中において、ケースヘの収納時やケースに収納した状態での搬送時等における僅かな衝撃による半導体基板1の破損(割れ・欠け)を防止することが可能である。また、本発明では、回路が形成された側とは反対側の面に保護テープ20を貼付しているので、保護テープ20を貼付した状態で外観検査や電気的検査を実施することが可能である。
以下、工程順に説明する。なお、以下の説明では、本発明をウエハレベルCSPに適用する場合について説明する。
(1)まず、図1に示すように、半導体基板1の一方の面1aに回路を形成する。
例えば、図2に示すように、ウエハレベルCSPにより、一方の面1aに電極2を配してなる半導体基板1上に、この半導体基板1の一方の面1aを覆うように配され、電極2と整合する位置に開口部3aを有する絶縁樹脂層3と、この絶縁樹脂層3の一部を覆うように配され、開口部3aを通して電極2と電気的に接続される配線層(回路)4と、絶縁樹脂層3及び配線層4を覆い、この配線層4と整合する位置に開口部5aを有する封止樹脂層5と、開口部5aを通して配線層4と電気的に接続されるはんだバンプ6と、を順次形成して構造体10とする。なお、図2にも括弧書きしたように、構造体10は半導体基板1を除いた部分を意味する。
(2)次に、図3に示すように、回路(構造体10)が形成された半導体基板1にバックグラインド(BG)用テープ11を貼る。
回路(構造体10)が形成された半導体基板1の一方の面1a側に、基板表面保護用のバックグラインド(BG)用テープ11を貼り、その表面を真空吸着することにより、はんだバンプ6および封止樹脂層5が設けられた前記構造体10が形成された半導体基板1を固定する。
(3)次に、図4に示すように、一方の面1aに構造体10が形成された半導体基板1の他方の面1bを研削する(工程A)。
半導体基板1の他方の面1bをバックグラインド加工して、半導体基板1を薄型化する。バックグラインド加工では、例えば、バックグラインダーなどを用いて、上記他方の面1bを研削する。
(4)次に、半導体基板1の他方の面1bの外周部に、半導体基板1の外周端1cより外側にはみ出すように保護テープ20を貼付する(工程B)。
半導体基板1の他方の面1b(研削面)に保護テープ20を貼り付ける。
従来、半導体基板を薄く研削すると、半導体基板が破損しやすくなるという問題があった。具体的には、例えば外観検査ステージからキャリアケースヘの収納時、キャリアケースに収納した状態での搬送時に半導体基板の側面がキャリアケースに接触した際の衝撃によって、半導体基板に欠けや割れが生じる場合があった。
このような問題に対し、本発明では、半導体基板1より一回り大きい保護テープ20を貼ることによって、前述した半導体基板1の側面に受ける衝撃を、この保護テープ20により緩和させ、結果として半導体基板1に割れや欠けといった破損を発生させない(低減させる)ことが可能となる。
保護テープ20は、例えば図5に示すように、少なくとも保護層21と剥離層22(基材)とから構成される。
保護層21は、特に限定されるものではないが、例えばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ポリベンゾオキサゾール樹脂、フェノール樹脂、ポリエステル樹脂、ウレタン樹脂等の熱硬化性樹脂、およびエポキシ樹脂を主成分として含んだこれらの混合物等からなり、その厚さは特に限定されるものではないが、例えば40〜100μmとする。
なお、保護層21は、熱硬化性樹脂のみではなく、UV硬化性樹脂とすることもできる。
また、剥離層22は、保護テープ20の基材をなし、特に限定されるものではないが、例えばポリエチレンポリプロピレン、ポリ塩化ビニル、ポリエチレンナフタレート、ポリカーボネート等からなる。また、その厚さは特に限定されるものではないが、例えば500μm程度とする。
以下、半導体基板1に保護テープ20を貼り付ける手順について以下に詳細に説明する。
(a)まず、図6に示すように、保護テープ20の保護層21の部分を所定の形状(半導体基板1に貼り付けしようとする形状)に予めカットする。
保護テープ20を半導体基板1に貼り付ける形状としては特に限定されるものではないが、例えば、半導体基板1の外周部を1周するように貼付することが好ましい。半導体基板1の外周の全体を保護テープ20で覆うことで、半導体基板1の外周部側面に加わる衝撃を全方向から防ぐことができる。
また、従来は保護テープのはみ出し量が大きかったため、半導体基板を収納するための汎用キャリアを使用することができず、専用キャリアを用意する必要があった。
これに対し本発明では、半導体基板1の外周端1cからの、保護テープ20のはみ出し量t(後掲する図10参照)を、1mm以上、3mm以下の範囲とすることが好ましい。はみ出し量tが1mm未満であると、半導体基板1の外周部側面に加わる衝撃を緩和する効果が十分に得られない。また、はみ出し量tが3mmを超えると、保護テープ20が大きくなりすぎ、半導体基板1を収納するための汎用キャリアを使用することができない。保護テープ20のはみ出し量tを半導体基板1外周端より1mm以上、3mm以内とすることで、半導体基板1の外周部側面に加わる衝撃を十分に緩和することができるとともに、汎用キャリアを使用することができる。ただし、キャリアの大きさによって、半導体基板1を収納できるのであれば保護テープ20のはみ出し量tは3mmを超えてもよい。
また、従来は保護テープを剥がす工程が必要であり、保護テープを剥がす際に半導体基板を破損するおそれがあった。
これに対し本発明では、保護テープ20を半導体基板1の非有効領域のみに貼ることによって、保護テープ20を剥がす必要が無くなる。これにより保護テープ20を剥がす際の半導体基板1の破損をなくすことができる。半導体基板1の非有効領域に保護テープ20を貼り付けるためには、例えば、半導体基板1の外周端1cより内側に10mm以内の領域に保護テープ20を貼り付けるようにする。
なお、半導体基板1を破損させないということに対しては、他方の面1bの全面を覆うように保護テープ20を貼付しても構わない。
具体的には、例えば図6に示すように、保護テープ20の保護層21のみを、半導体基板1の外周に沿って外周端1cよりも内側に3mm、かつ、外側に3mmの形状(すなわち、幅6mmのドーナツ状)となるようにカットする。
(b)そして図7に示すように、保護テープ20の保護層21を、半導体基板1の他方の面1b側と圧着する。
半導体基板1及び保護テープ20をテープラミネーターに供給し、保護テープ20の保護層21と、半導体基板1の他方の面1b側とを対向させて、保護テープ20の保護層21を、半導体基板1の他方の面1b側と圧着する。
(c)次に、図8に示すように、保護テープ20の剥離層22(基材)を、半導体基板1に圧着した保護層21より剥離する。
保護テープ20の保護層21が半導体基板1に圧着された状態で、保護テープ20の剥離層22を剥離する。これにより図8に示すように、保護層21のみが半導体基板1の外周部に残存する。
(d)半導体基板1及び半導体基板1に圧着した保護層21をオーブン等により熱を加え、保護層21を硬化させる。
加熱する温度としては特に限定されるものではないが、保護層21を構成する材料を硬化させるのに十分であり、かつ、半導体基板1や回路(構造体10)に影響が出ない程度の温度とする。
以上のようにして、半導体基板1の他方の面1bの外周域に保護テープ20(保護層21)が貼り付けられる。
(5)次に、図9に示すように、バックグラインド用テープ11を剥離する。
半導体基板1の外周部に保護層21が形成されているため、搬送時、バックグラインド用テープ11の剥離工程時などにおいて半導体基板1の側面に加わる衝撃を緩和することができ、半導体基板1の破損(割れ・欠け)を防止することができる。
(6)次に、半導体基板1の両面について外観検査を行う。
半導体基板1の外周部に保護層21が形成されているため、搬送時、検査工程時などにおいて半導体基板1の側面に加わる衝撃を緩和することができ、半導体基板1の破損(割れ・欠け)を防止することができる。
また、従来、半導体基板の回路等が形成された面側に保護テープを貼っていたため、そのままでは外観検査を実施できなかった。
これに対し本発明では、保護テープ20が半導体基板1の他方の面1b(回路等が形成された面とは反対側の面)に貼り付けられており、さらに、保護テープ20を半導体装置(構造体10)にかからない非有効領域にのみ貼ることで、保護テープ20を貼った状態で外観検査が可能となる。
(7)また、ウエハレベルCSP化された各半導体装置の電気的検査(プローピング)を行う。
半導体基板1の外周部に保護層21が形成されているため、搬送時、検査工程時などにおいて半導体基板1の側面に加わる衝撃を緩和することができ、半導体基板1の破損(割れ・欠け)を防止することができる。
また、従来、半導体基板の回路等が形成された面側に保護テープを貼っていたため、そのままでは電気的検査を実施できなかった。
これに対し本発明では、保護テープ20が半導体基板1の他方の面1b(回路等が形成された面とは反対側の面)に貼り付けられており、さらに、保護テープ20を半導体装置(構造体10)にかからない非有効領域にのみ貼ることで、保護テープ20を貼った状態で電気的検査が可能となる。
(8)最後に、半導体基板1をダイシングテープにマウントし、ダイシングを行い半導体装置毎に個片化する。
なお、保護層21は非有効領域にのみ貼り付けられているため、保護層21を剥離する工程は不要である。
以上のようにして個片化された半導体装置が得られる。特に本発明では、半導体基板1の外周部に保護層21が形成されているため、搬送時、各工程時などにおいて半導体基板1の側面に加わる衝撃を緩和することができ、半導体基板1の破損(割れ・欠け)を防止することができる。
なお、前記(4)保護テープ貼り付け工程と、前記(5)バックグラインド用テープ剥離工程の順番を入れ替えることも可能である。すなわち、半導体基板1の一方の面1a側に貼られたバックグラインド用テープ12を剥離した後、半導体基板1の他方の面1b側に保護テープ20を貼り付けてもよい。
また、前記(7)電気的検査工程と、前記(8)ダイシング工程の順番を入れ替えることも可能である。すなわち、半導体基板1をダイシングした後に、個々の半導体装置に対して電気的検査を行ってもよい。
<第二実施形態>
以下、本発明の第二実施形態について説明する。
上記(4)半導体基板1の他方の面1bの外周部に、半導体基板1の外周端1cより外側にはみ出すように保護テープ20を貼付する工程(工程B)を、以下のような手順で行うことができる。
なお、以下の説明では、上述した第一実施形態と異なる部分について説明し、同様の部分については説明を省略する。
上述した第一実施形態では、保護テープ20の保護層21を予めドーナツ状にカットしておき、半導体基板1の外周部に圧着していたが、本実施形態では、狭幅のテープを用いて、半導体基板1の外周部に貼り付ける。
保護テープ20は保護層21と剥離層22(基材)の多層構造であり、テープ幅は例えば5mmとする。
具体的に、例えば、保護層21はエポキシ樹脂を主成分とした無硬化性樹脂からなり、その厚さは100μmである。また、剥離層22は厚さ500μmのポリエチレンフィルムからなる。
なお、保護テープ20の材料、幅、厚みはこの例に限定されるものではない。
そして、幅5mmの保護テープ20を、半導体基板1の他方の面1b側において、基板外周に沿って外周端1cよりも内側に2.5mm、かつ、外側に2.5mmとなるように、半導体基板1の外周を1周するように圧着する。
次に、保護テープ20の剥離層22(基材)を、半導体基板1に圧着した保護層21より剥離する。
そして、半導体基板1及び半導体基板1に圧着した保護層21をオーブン等により熱を加え、保護層21を硬化させる。
以上のようにして、半導体基板1の他方の面1bの外周域に保護テープ20(保護層21)が貼り付けられる。
以下、本発明の半導体装置用の中間品について説明する。
図10は、本発明の半導体装置用の中間品の一例を示す図である。
本発明の半導体装置用の中間品30は、一方の面1aに回路が形成された半導体基板1と、前記半導体基板1の他方の面1bの外周部に、該半導体基板1の外周端1cより外側にはみ出すように貼付されている保護テープ20と、から構成されることを特徴とする。
本発明の半導体装置用の中間品は、一方の面1aに回路が形成された半導体基板1と、前記半導体基板1の他方の面1bの外周部に、該半導体基板1の外周端1cより外側にはみ出すように保護テープ20が貼付されているので、薄く研削された半導体基板1においても、はみ出ている保護テープ20により、半導体基板1の側面に加わる衝撃を緩和することができる。すなわち、製造工程中において、ケースヘの収納時やケースに収納した状態での搬送時等における僅かな衝撃による半導体基板1の破損(割れ・欠け)を防止することが可能である。また、本発明の半導体装置用の中間品30では、回路が形成された側とは反対側の面に保護テープ20が貼付されているので、保護テープ20を貼付した状態で外観検査や電気的検査を実施することが可能である。
なお、上述した説明では、半導体装置としてウエハレベルCSPに適用した場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、QFN(Quad Flat Non-leaded Package)などモールドタイプのパッケージを施す半導体装置やベアチップのまま使用する半導体装置の製造方法、及び半導体装置用の中間品にも適用することが可能である。
以上、本発明の半導体装置の製造方法、及び半導体装置用の中間品について説明してきたが、本発明は上述した例に限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変更可能である。
本発明は、半導体装置の製造方法、及び半導体装置用の中間品について広く適用可能である。
1 半導体基板、10 構造体、20 保護テープ、30 半導体装置用の中間品。

Claims (5)

  1. 半導体装置の製造方法であって、
    一方の面に回路が形成された半導体基板の他方の面を研削する工程Aと、
    前記半導体基板の他方の面の外周部に、該半導体基板の外周端より外側にはみ出すように保護テープを貼付する工程Bと、を少なくとも順に有することを特徴とする半導体装置の製造方法。
  2. 前記工程Bにおいて、
    前記半導体基板の外周部を1周するように、前記保護テープを貼付すること、を特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記工程Bにおいて、
    前記半導体基板の有効領域より外側である外周部に、前記保護テープを貼付すること、を特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記工程Bにおいて、
    前記保護テープのはみ出し量を、1mm以上、3mm以下の範囲とすることを特徴とする請求項1乃至3のいずれかに記載の半導体装置の製造方法。
  5. 一方の面に回路が形成された半導体基板と、
    前記半導体基板の他方の面の外周部に、該半導体基板の外周端より外側にはみ出すように貼付されている保護テープと、から構成されることを特徴とする半導体装置用の中間品。
JP2010131104A 2010-06-08 2010-06-08 半導体装置の製造方法、及び半導体装置用の中間品 Pending JP2011258698A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010131104A JP2011258698A (ja) 2010-06-08 2010-06-08 半導体装置の製造方法、及び半導体装置用の中間品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010131104A JP2011258698A (ja) 2010-06-08 2010-06-08 半導体装置の製造方法、及び半導体装置用の中間品

Publications (1)

Publication Number Publication Date
JP2011258698A true JP2011258698A (ja) 2011-12-22

Family

ID=45474587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010131104A Pending JP2011258698A (ja) 2010-06-08 2010-06-08 半導体装置の製造方法、及び半導体装置用の中間品

Country Status (1)

Country Link
JP (1) JP2011258698A (ja)

Similar Documents

Publication Publication Date Title
JP6649308B2 (ja) 半導体装置およびその製造方法
US6338980B1 (en) Method for manufacturing chip-scale package and manufacturing IC chip
TWI455215B (zh) 半導體封裝件及其之製造方法
US8941226B2 (en) Sealed semiconductor device having adhesive patch with inwardly sloped side surfaces
US9972580B2 (en) Semiconductor package and method for fabricating the same
US8546244B2 (en) Method of manufacturing semiconductor device
JP6983775B2 (ja) 半導体装置の製造方法
US20150380291A1 (en) Method for manufacturing semiconductor device
JP2009032929A (ja) 半導体装置及びその製造方法
US8828803B2 (en) Resin sealing method for semiconductor chips
JP2009135348A (ja) 半導体チップと半導体装置およびそれらの製造方法
US10224243B2 (en) Method of fabricating electronic package
TWI601218B (zh) 具有高溫塗層之晶片封裝構造之製造方法
US9281182B2 (en) Pre-cut wafer applied underfill film
TWI401752B (zh) 晶片封裝結構之製造方法
TWI549171B (zh) 施加於切割膠帶上之底部填充膜的預切割晶圓
JP2007048920A (ja) 半導体装置の製造方法
TWI744768B (zh) 半導體裝置之製造方法
JP2000228465A (ja) 半導体装置及びその製造方法
US20160141217A1 (en) Electronic package and fabrication method thereof
JP2011054648A (ja) 半導体装置の製造方法
JP2011258698A (ja) 半導体装置の製造方法、及び半導体装置用の中間品
JP7127680B2 (ja) 半導体装置及びその製造方法
KR20140128714A (ko) 솔더범프와 웨이퍼의 결합력 강화방법
US20110294262A1 (en) Semiconductor package process with improved die attach method for ultrathin chips