JP2011258674A - Semiconductor light-emitting device and method of manufacturing the same - Google Patents
Semiconductor light-emitting device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011258674A JP2011258674A JP2010130522A JP2010130522A JP2011258674A JP 2011258674 A JP2011258674 A JP 2011258674A JP 2010130522 A JP2010130522 A JP 2010130522A JP 2010130522 A JP2010130522 A JP 2010130522A JP 2011258674 A JP2011258674 A JP 2011258674A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- light emitting
- electrode
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
【課題】半導体層に加わる応力を緩和し、発光効率の向上が可能な半導体発光装置及びその製造方法を提供する。
【解決手段】実施形態によれば、発光部10dと第1導電部30aと第2導電部30bと第1絶縁層21と封止部50と光学層60とを備えた半導体発光装置が提供される。発光部は、第1主面10bと第2主面10aとを有する半導体積層体10と、第2主面に設けられた第1、第2電極と、を含む。第1、第2導電部は、それぞれ第1、第2電極に接続され、第2主面に立設された第1、第2柱部を含む。第1絶縁層は第1、第2柱部の少なくとも一部と半導体積層体との間に設けられる。封止部は第1、第2導電部の側面を覆う。光学層は、半導体積層体の第1主面に設けられ発光部10dから放出された発光光の波長を変換する波長変換部を含む。
【選択図】図1A semiconductor light-emitting device and a method for manufacturing the semiconductor light-emitting device that can alleviate stress applied to a semiconductor layer and improve luminous efficiency.
According to an embodiment, a semiconductor light emitting device including a light emitting unit 10d, a first conductive unit 30a, a second conductive unit 30b, a first insulating layer 21, a sealing unit 50, and an optical layer 60 is provided. The The light emitting unit includes a semiconductor stacked body 10 having a first main surface 10b and a second main surface 10a, and first and second electrodes provided on the second main surface. The first and second conductive portions include first and second pillar portions that are connected to the first and second electrodes, respectively, and are erected on the second main surface. The first insulating layer is provided between at least a part of the first and second pillar portions and the semiconductor stacked body. The sealing portion covers the side surfaces of the first and second conductive portions. The optical layer includes a wavelength conversion unit that is provided on the first main surface of the semiconductor stacked body and converts the wavelength of the emitted light emitted from the light emitting unit 10d.
[Selection] Figure 1
Description
本発明の実施形態は、半導体発光装置及びその製造方法に関する。 Embodiments described herein relate generally to a semiconductor light emitting device and a method for manufacturing the same.
小型で低消費電力の発光装置として、青色LED(Light Emitting Diode)などの半導体発光素子と、蛍光体と、を組み合わせることで白色光を発する白色LED発光装置が開発されている。 As a small light-emitting device with low power consumption, a white LED light-emitting device that emits white light by combining a semiconductor light-emitting element such as a blue LED (Light Emitting Diode) and a phosphor has been developed.
例えば、LEDチップをリードフレームや導電性基板にダイボンドしてワイヤーボンドを行った後、LEDチップ表面に蛍光体を塗布する構成の半導体発光装置が知られている。しかしながら、このような半導体発光装置においては、LEDチップの他に、リードフレーム、導電性基板及びボンディングワイヤなどのような部材が必要であるため、装置が大きくなり小型化の妨げとなる。 For example, a semiconductor light emitting device having a structure in which a phosphor is applied to the surface of an LED chip after die bonding the LED chip to a lead frame or a conductive substrate to perform wire bonding is known. However, in such a semiconductor light emitting device, in addition to the LED chip, members such as a lead frame, a conductive substrate, and a bonding wire are necessary, which increases the size of the device and hinders downsizing.
半導体発光装置において、LEDチップに接続される電極材料と、LEDチップと、の線膨張係数の差によってLEDチップの半導体層に応力が加わり、半導体層の発光効率が低下することがある。半導体発光装置が小型化された場合においては、熱が蓄積されやすくなり特に問題となる。 In the semiconductor light emitting device, stress may be applied to the semiconductor layer of the LED chip due to the difference in linear expansion coefficient between the electrode material connected to the LED chip and the LED chip, and the light emission efficiency of the semiconductor layer may be reduced. When the semiconductor light emitting device is downsized, heat is likely to accumulate, which is a particular problem.
本発明の実施形態は、半導体層に加わる応力を緩和し、発光効率の向上が可能な半導体発光装置及びその製造方法を提供する。 Embodiments of the present invention provide a semiconductor light emitting device that can relieve stress applied to a semiconductor layer and improve luminous efficiency, and a method of manufacturing the same.
本発明の実施形態によれば、発光部と、第1導電部と、第2導電部と、第1絶縁層と、封止部と、光学層と、を備えた半導体発光装置が提供される。前記発光部は、第1主面と、前記第1主面とは反対側の第2主面と、を有する半導体積層体と、前記半導体積層体の前記第2主面に設けられた第1電極及び第2電極と、を含む。前記第1導電部は、前記第1電極に電気的に接続され、前記第1主面の上に立設された第1柱部を含む。前記第2導電部は、前記第2電極に電気的に接続され、前記第1主面の上に立設された第2柱部を含む。前記第1絶縁層は、前記第1柱部の少なくとも一部と前記半導体積層体との間、及び、前記第2柱部の少なくとも一部と前記半導体積層体との間、の少なくともいずれかに設けられる。前記封止部は、前記第1導電部の側面及び前記第2導電部の側面を覆う。前記光学層は、前記半導体積層体の前記第1主面に設けられた光学層であって、前記発光層から放出された発光光を吸収し、前記発光光の波長とは異なる波長の光を放出する波長変換部を含む。 According to the embodiment of the present invention, a semiconductor light emitting device including a light emitting unit, a first conductive unit, a second conductive unit, a first insulating layer, a sealing unit, and an optical layer is provided. . The light emitting unit includes a semiconductor stacked body having a first main surface and a second main surface opposite to the first main surface, and a first provided on the second main surface of the semiconductor stacked body. An electrode and a second electrode. The first conductive portion includes a first pillar portion that is electrically connected to the first electrode and is erected on the first main surface. The second conductive portion includes a second pillar portion that is electrically connected to the second electrode and is erected on the first main surface. The first insulating layer is at least one of between the at least part of the first pillar part and the semiconductor stacked body and between at least a part of the second pillar part and the semiconductor stacked body. Provided. The sealing portion covers a side surface of the first conductive portion and a side surface of the second conductive portion. The optical layer is an optical layer provided on the first main surface of the semiconductor stacked body, and absorbs emitted light emitted from the light emitting layer and emits light having a wavelength different from the wavelength of the emitted light. A wavelength conversion unit for emission is included.
本発明の別の実施形態によれば、発光部と、第1導電部と、第2導電部と、第1絶縁層と、封止部と、光学層と、を有する半導体発光装置の製造方法が提供される。前記発光部は、第1主面と、前記第1主面とは反対側の第2主面と、を有する半導体積層体と、前記半導体積層体の前記第2主面に設けられた第1電極及び第2電極と、を含む。前記第1導電部は、前記第1電極に電気的に接続され、前記第1主面の上に立設された第1柱部を含む。前記第2導電部は、前記第2電極に電気的に接続され、前記第1主面の上に立設された第2柱部を含む。前記第1絶縁層は、前記第1柱部の少なくとも一部と前記半導体積層体との間、及び、前記第2柱部の少なくとも一部と前記半導体積層体との間、の少なくともいずれかに設けられる。前記封止部は、前記第1導電部の側面及び前記第2導電部の側面を覆う。前記光学層は、前記半導体積層体の前記第1主面に設けられた光学層であって、前記発光層から放出された発光光を吸収し、前記発光光の波長とは異なる波長の光を放出する波長変換部を含む。前記製造方法においては、前記半導体積層体の前記第1主面の、前記第1柱部の少なくとも一部、及び、前記第2柱部の少なくとも一部、の少なくともいずれかに対応する領域に、前記第1絶縁層を形成し、前記第1絶縁層の上に、前記第1導電部の少なくとも一部及び前記第2導電部の少なくとも一部となる導電膜を形成する。 According to another embodiment of the present invention, a method of manufacturing a semiconductor light emitting device having a light emitting part, a first conductive part, a second conductive part, a first insulating layer, a sealing part, and an optical layer. Is provided. The light emitting unit includes a semiconductor stacked body having a first main surface and a second main surface opposite to the first main surface, and a first provided on the second main surface of the semiconductor stacked body. An electrode and a second electrode. The first conductive portion includes a first pillar portion that is electrically connected to the first electrode and is erected on the first main surface. The second conductive portion includes a second pillar portion that is electrically connected to the second electrode and is erected on the first main surface. The first insulating layer is at least one of between the at least part of the first pillar part and the semiconductor stacked body and between at least a part of the second pillar part and the semiconductor stacked body. Provided. The sealing portion covers a side surface of the first conductive portion and a side surface of the second conductive portion. The optical layer is an optical layer provided on the first main surface of the semiconductor stacked body, and absorbs emitted light emitted from the light emitting layer and emits light having a wavelength different from the wavelength of the emitted light. A wavelength conversion unit for emission is included. In the manufacturing method, in a region corresponding to at least one of the first pillar part and at least part of the second pillar part of the first main surface of the semiconductor stacked body, The first insulating layer is formed, and a conductive film that forms at least a part of the first conductive part and at least a part of the second conductive part is formed on the first insulating layer.
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Embodiments of the present invention will be described below with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the size ratio between the parts, and the like are not necessarily the same as actual ones. Further, even when the same part is represented, the dimensions and ratios may be represented differently depending on the drawings.
Note that, in the present specification and each drawing, the same elements as those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description thereof is omitted as appropriate.
(第1の実施の形態)
図1(a)及び図1(b)は、第1の実施形態に係る半導体発光装置の構成を例示する模式図である。
すなわち、図1(b)は模式的平面図であり、図1(a)は、図1(b)のA−A’線断面図である。
(First embodiment)
FIG. 1A and FIG. 1B are schematic views illustrating the configuration of the semiconductor light emitting device according to the first embodiment.
That is, FIG. 1B is a schematic plan view, and FIG. 1A is a cross-sectional view taken along the line AA ′ in FIG.
図1(a)及び図1(b)に表したように、本実施形態に係る半導体発光装置110は、発光部10dと、第1導電部30aと、第2導電部30bと、第1絶縁層21と、封止部50と、光学層60と、を備える。 As shown in FIGS. 1A and 1B, the semiconductor light emitting device 110 according to the present embodiment includes a light emitting unit 10d, a first conductive unit 30a, a second conductive unit 30b, and a first insulation. The layer 21, the sealing part 50, and the optical layer 60 are provided.
発光部10dは、半導体積層体10と、第1電極14と、第2電極15と、を含む。
半導体積層体10は、第1導電形の第1半導体層11と、第2導電形の第2半導体層12と、第1半導体層11と第2半導体層12との間に設けられた発光層13と、を含む。
The light emitting unit 10 d includes the semiconductor stacked body 10, the first electrode 14, and the second electrode 15.
The semiconductor stacked body 10 includes a first semiconductor layer 11 of a first conductivity type, a second semiconductor layer 12 of a second conductivity type, and a light emitting layer provided between the first semiconductor layer 11 and the second semiconductor layer 12. 13 and so on.
半導体積層体10においては、第2半導体層12及び発光層13が選択的に除去されて第2半導体層12の側の第2主面10aにおいて第1半導体層11の一部が露出している。 In the semiconductor stacked body 10, the second semiconductor layer 12 and the light emitting layer 13 are selectively removed, and a part of the first semiconductor layer 11 is exposed on the second main surface 10 a on the second semiconductor layer 12 side. .
すなわち、半導体積層体10は、第1主面10bと、第1主面10bとは反対側の第2主面10aと、を有している。第2主面10aの側に第2半導体層12が配置され、第1主面10bの側に、第1半導体層11が配置される。第2半導体層12及び発光層13の面積は、第1半導体層11の面積よりも小さく、第2主面10aの側において、第1半導体層11の一部は、第2半導体層12及び発光層13に覆われていない。 That is, the semiconductor stacked body 10 has a first main surface 10b and a second main surface 10a opposite to the first main surface 10b. The second semiconductor layer 12 is disposed on the second major surface 10a side, and the first semiconductor layer 11 is disposed on the first major surface 10b side. The areas of the second semiconductor layer 12 and the light emitting layer 13 are smaller than the area of the first semiconductor layer 11. It is not covered by the layer 13.
第1導電形は例えばn形であり、第2導電形は例えばp形である。ただし、実施形態はこれに限らず、第1導電形がp形であり、第2導電形がn形でも良い。以下では、第1導電形がn形であり、第2導電形がp形である場合として説明する。すなわち、第1半導体層11は、n形半導体層である。第2半導体層12は、p形半導体層である。 The first conductivity type is, for example, n-type, and the second conductivity type is, for example, p-type. However, the embodiment is not limited to this, and the first conductivity type may be p-type and the second conductivity type may be n-type. In the following description, it is assumed that the first conductivity type is n-type and the second conductivity type is p-type. That is, the first semiconductor layer 11 is an n-type semiconductor layer. The second semiconductor layer 12 is a p-type semiconductor layer.
第1半導体層11、第2半導体層12及び発光層13には、例えば、窒化物半導体を用いることができる。第1半導体層11は、例えばGaNを含むn形クラッド層である。第2半導体層12は、例えばp形クラッド層である。発光層13は、例えば量子井戸層と、量子井戸層に積層された障壁層と、を有する。発光層13は、例えば、単一量子井戸構造または多重量子井戸構造を有することができる。 For the first semiconductor layer 11, the second semiconductor layer 12, and the light emitting layer 13, for example, a nitride semiconductor can be used. The first semiconductor layer 11 is an n-type cladding layer containing, for example, GaN. The second semiconductor layer 12 is, for example, a p-type cladding layer. The light emitting layer 13 includes, for example, a quantum well layer and a barrier layer stacked on the quantum well layer. The light emitting layer 13 can have, for example, a single quantum well structure or a multiple quantum well structure.
ここで、第2主面10aから第1主面10bに向かう方向をZ軸方向とする。すなわち、Z軸方向は、第1半導体層11、発光層13及び第2半導体層12の積層方向である。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向とX軸方向とに対して垂直な方向をY軸方向とする。 Here, a direction from the second main surface 10a toward the first main surface 10b is defined as a Z-axis direction. That is, the Z-axis direction is a stacking direction of the first semiconductor layer 11, the light emitting layer 13, and the second semiconductor layer 12. One direction perpendicular to the Z-axis direction is taken as an X-axis direction. A direction perpendicular to the Z-axis direction and the X-axis direction is taken as a Y-axis direction.
半導体積層体10は、例えば、サファイアなどの基板の上に、第1半導体層11となる結晶、発光層13となる結晶、及び、第2半導体層12となる結晶が順次成長され、その後、所定の領域の、第1半導体層11の一部、発光層13、及び、第2半導体層12が除去されて形成される。 In the semiconductor stacked body 10, for example, a crystal serving as the first semiconductor layer 11, a crystal serving as the light emitting layer 13, and a crystal serving as the second semiconductor layer 12 are sequentially grown on a substrate such as sapphire, and thereafter In this region, part of the first semiconductor layer 11, the light emitting layer 13, and the second semiconductor layer 12 are removed.
第1電極14は、第2主面10aの側において第1半導体層11に電気的に接続される。第2電極15は、第2主面10aの側において第2半導体層12に電気的に接続される。第1電極14は、例えばn側電極であり、第2電極15は、例えばp側電極である。発光部10dにおいて、第1電極14と第2電極15とを介して、半導体積層体10に電流を供給することで、発光層13から光(発光光)が放出される。 The first electrode 14 is electrically connected to the first semiconductor layer 11 on the second major surface 10a side. The second electrode 15 is electrically connected to the second semiconductor layer 12 on the second major surface 10a side. The first electrode 14 is, for example, an n-side electrode, and the second electrode 15 is, for example, a p-side electrode. In the light emitting unit 10 d, light (emitted light) is emitted from the light emitting layer 13 by supplying a current to the semiconductor stacked body 10 via the first electrode 14 and the second electrode 15.
このように、発光部10dは、第1主面10bと、第1主面10bとは反対側の第2主面10aと、第2主面10aに設けられた第1電極14と及び第2電極15と、を有する。
第1導電部30aは、第1電極14に電気的に接続される。第1導電部30aは、第2主面10aの上に立設された第1柱部31aを含む。第1柱部31aは、例えばZ軸方向に沿って延在する部分を少なくとも含む。
In this manner, the light emitting unit 10d includes the first main surface 10b, the second main surface 10a opposite to the first main surface 10b, the first electrode 14 provided on the second main surface 10a, and the second main surface 10a. And an electrode 15.
The first conductive part 30 a is electrically connected to the first electrode 14. The first conductive portion 30a includes a first pillar portion 31a erected on the second main surface 10a. The first column part 31a includes at least a portion extending along the Z-axis direction, for example.
第2導電部30bは、第2電極15に電気的に接続される。第2導電部30bは、第2主面10aの上に立設された第2柱部31bを含む。第2柱部31bは、Z軸方向に沿って延在する部分を少なくとも含む。 The second conductive part 30 b is electrically connected to the second electrode 15. The second conductive portion 30b includes a second pillar portion 31b erected on the second main surface 10a. The second pillar portion 31b includes at least a portion extending along the Z-axis direction.
第1絶縁層21は、第1柱部31aの少なくとも一部と半導体積層体10との間、及び、第2柱部31bの少なくとも一部と半導体積層体10との間、の少なくともいずれかに設けられる。 The first insulating layer 21 is at least either between at least a part of the first column part 31 a and the semiconductor stacked body 10 and between at least a part of the second column part 31 b and the semiconductor stacked body 10. Provided.
本具体例は、第1絶縁層21が第1柱部31aの一部と半導体積層体10との間に設けられている例である。 In this specific example, the first insulating layer 21 is provided between a part of the first column portion 31 a and the semiconductor stacked body 10.
第1絶縁層21は、第1導電部30aと、第1電極14の一部と、の間にさらに設けることができる。本具体例では、第1絶縁層21は、第1導電部30aのうちの第1柱部31aの少なくとも一部と、第1電極14の一部と、の間にさらに設けられている。なお、第1導電部30aと第1電極14との電気的な接続を実現するために、第1絶縁層21は、第1電極14の少なくとも一部の上には設けられていない。第1絶縁層21は、例えば、第1開口部20o1を有し、第1開口部20o1において、第1導電部30aと第1電極14との電気的な接続が行われる。なお、第1開口部20o1は、第1絶縁層21を貫通する孔を含むことができる。ただし、実施形態はこれに限らず、第1開口部20o1は、第1絶縁層21の端部のうち、第1電極14の端部から後退し、第1電極14を露出させる部分を便宜的に含むことができる。すなわち、第1開口部20o1は、第1絶縁層21のうちで第1電極14の少なくとも一部を露出させる部分を含むことができ、その形状は任意である。第1開口部20o1の数は、任意である。 The first insulating layer 21 can be further provided between the first conductive portion 30 a and a part of the first electrode 14. In this specific example, the first insulating layer 21 is further provided between at least a part of the first column part 31 a of the first conductive part 30 a and a part of the first electrode 14. Note that the first insulating layer 21 is not provided on at least a part of the first electrode 14 in order to achieve electrical connection between the first conductive portion 30 a and the first electrode 14. The first insulating layer 21 has, for example, a first opening 20o1, and the first conductive part 30a and the first electrode 14 are electrically connected in the first opening 20o1. Note that the first opening 20 o 1 can include a hole penetrating the first insulating layer 21. However, the embodiment is not limited to this, and the first opening 20o1 is a part of the end of the first insulating layer 21 that is recessed from the end of the first electrode 14 to expose the first electrode 14 for convenience. Can be included. That is, the first opening 20o1 can include a portion of the first insulating layer 21 that exposes at least a part of the first electrode 14, and the shape thereof is arbitrary. The number of the first openings 20o1 is arbitrary.
本具体例では、第1柱部31aから第2柱部31bに向かう方向に沿った、半導体積層体10の辺の方向が、X軸方向に設定されている。 In this specific example, the direction of the side of the semiconductor stacked body 10 along the direction from the first column portion 31a to the second column portion 31b is set in the X-axis direction.
なお、後述するように、第1絶縁層21は、第2導電部30bと、第2電極15の一部と、の間にさらに設けられても良い。例えば、第1絶縁層21は、第2柱部31bの少なくとも一部と、第2電極15の一部と、の間にさらに設けられても良い。 Note that, as will be described later, the first insulating layer 21 may be further provided between the second conductive portion 30 b and a part of the second electrode 15. For example, the first insulating layer 21 may be further provided between at least a part of the second column part 31 b and a part of the second electrode 15.
なお、第2導電部30bと第2電極15との電気的な接続を実現するために、第1絶縁層21は、第2電極15の少なくとも一部の上には設けられていない。すなわち、第1絶縁層21は、例えば、第2電極15の側の第2開口部20o2を有し、第2開口部20o2において、第2導電部30bと第2電極15との電気的な接続が行われる。 Note that the first insulating layer 21 is not provided on at least a part of the second electrode 15 in order to realize electrical connection between the second conductive portion 30 b and the second electrode 15. That is, the first insulating layer 21 has, for example, a second opening 20o2 on the second electrode 15 side, and the second conductive portion 30b and the second electrode 15 are electrically connected in the second opening 20o2. Is done.
なお、第1絶縁層21の厚さは、例えば、1μm以上5μm以下程度とされる。ただし、実施形態はこれに限らず、第1絶縁層21の厚さは任意である。 In addition, the thickness of the 1st insulating layer 21 shall be about 1 micrometer or more and 5 micrometers or less, for example. However, the embodiment is not limited to this, and the thickness of the first insulating layer 21 is arbitrary.
封止部50は、第1導電部30aの側面、及び、第2導電部30bの側面を覆う。すなわち、封止部50は、第1柱部31aの側面、及び、第2柱部31bの側面を覆う。封止部50は、第1絶縁層21を覆うことができる。封止部50は、第1導電部30aの半導体積層体10とは反対の側の第1端面31aeを露出する。封止部50は、第2導電部30bの半導体積層体10とは反対の側の第2端面31beを露出する。なお、第1端面31aeは、第1柱部31aの半導体積層体10とは反対の側の端面である。第2端面31beは、第2柱部31bの半導体積層体10とは反対の側の端面である。 The sealing unit 50 covers the side surface of the first conductive unit 30a and the side surface of the second conductive unit 30b. That is, the sealing part 50 covers the side surface of the first column part 31a and the side surface of the second column part 31b. The sealing unit 50 can cover the first insulating layer 21. The sealing part 50 exposes the first end face 31ae on the side opposite to the semiconductor stacked body 10 of the first conductive part 30a. The sealing part 50 exposes the second end face 31be on the side opposite to the semiconductor stacked body 10 of the second conductive part 30b. The first end surface 31ae is an end surface on the side opposite to the semiconductor stacked body 10 of the first pillar portion 31a. The second end surface 31be is an end surface on the side opposite to the semiconductor stacked body 10 of the second pillar portion 31b.
光学層60は、半導体積層体10の第2主面10aとは反対側の第1主面10bの側に設けられる。光学層60は、蛍光体層61(波長変換部)を含む。蛍光体層61は、発光層13から放出された発光光を吸収し、発光光の波長とは異なる波長の光を放出する。 The optical layer 60 is provided on the first main surface 10b side opposite to the second main surface 10a of the semiconductor stacked body 10. The optical layer 60 includes a phosphor layer 61 (wavelength conversion unit). The phosphor layer 61 absorbs the emitted light emitted from the light emitting layer 13 and emits light having a wavelength different from the wavelength of the emitted light.
本具体例では、光学層60は、例えば蛍光体を含む蛍光体層61と、蛍光体層61と半導体積層体10との間に設けられた透光部62と、を含む。透光部62は、発光層13から放出される発光光に対する透光性を有する。透光部62は、例えばレンズ作用や屈折作用などの光の進行方向を変化させる作用を有することができる。これにより、発光層13で発生した光の放射角や色ずれを調整することができる。透光部62は必要に応じて設けられ、透光部62は場合によっては省略できる。 In this specific example, the optical layer 60 includes, for example, a phosphor layer 61 including a phosphor, and a light transmitting portion 62 provided between the phosphor layer 61 and the semiconductor stacked body 10. The translucent part 62 has translucency with respect to the emitted light emitted from the light emitting layer 13. The light transmitting part 62 can have an action of changing the traveling direction of light, such as a lens action or a refraction action. Thereby, the radiation angle and color shift of the light generated in the light emitting layer 13 can be adjusted. The translucent part 62 is provided as necessary, and the translucent part 62 can be omitted depending on circumstances.
蛍光体層61は、例えば透光性の樹脂と、この樹脂に分散された蛍光体と、を含む。蛍光体は、発光層13から放出された発光光を吸収し、発光光の波長とは異なる波長の光を放出する。なお、蛍光体層61は、複数種の蛍光体を含むことができる。蛍光体には、例えば、黄色光を放出する蛍光体、緑色光を放出する蛍光体、及び、赤色光を放出する蛍光体など、任意の色を放出する蛍光体を用いることができる。蛍光体層61は、波長が異なる蛍光体を含む積層された複数の層を含むこともできる。 The phosphor layer 61 includes, for example, a translucent resin and a phosphor dispersed in the resin. The phosphor absorbs the emitted light emitted from the light emitting layer 13 and emits light having a wavelength different from the wavelength of the emitted light. The phosphor layer 61 can include a plurality of types of phosphors. As the phosphor, for example, a phosphor that emits an arbitrary color such as a phosphor that emits yellow light, a phosphor that emits green light, and a phosphor that emits red light can be used. The phosphor layer 61 can also include a plurality of stacked layers including phosphors having different wavelengths.
半導体発光装置110においては、第1導電部30a、第1電極14、第2導電部30b及び第2電極15を介して、半導体積層体10に電流が供給され、これにより、発光層13から光(発光光)が放出される。発光光は、例えば、青色光、紫色光及び紫外光などの比較的短い波長の光とすることができる。 In the semiconductor light emitting device 110, a current is supplied to the semiconductor stacked body 10 through the first conductive portion 30 a, the first electrode 14, the second conductive portion 30 b, and the second electrode 15. (Emitted light) is emitted. The emitted light can be, for example, light having a relatively short wavelength such as blue light, violet light, and ultraviolet light.
発光層13から放出された例えば青色の発光光は、光学層60の内部に進行し、蛍光体層61によって例えば黄色の光に波長が変換される。そして、発光層13から放出された例えば青色の発光光と、蛍光体層61で得られた例えば黄色の光と、が合成される。これにより、半導体発光装置110は、白色光を発光することができる。 For example, blue emission light emitted from the light emitting layer 13 travels inside the optical layer 60, and the wavelength is converted into, for example, yellow light by the phosphor layer 61. Then, for example, blue light emitted from the light emitting layer 13 and, for example, yellow light obtained from the phosphor layer 61 are combined. Thereby, the semiconductor light emitting device 110 can emit white light.
なお、発光層13から放出される発光光の波長、及び、蛍光体層61で変換された光の波長は任意である。半導体発光装置110から出射する光の色は、白色の他、任意の色とすることができる。 The wavelength of the emitted light emitted from the light emitting layer 13 and the wavelength of the light converted by the phosphor layer 61 are arbitrary. The color of the light emitted from the semiconductor light emitting device 110 can be any color other than white.
本具体例では、発光部10dは、半導体積層体10の第2主面10aの側の第1電極14及び第2電極15を除く部分に設けられた保護層18をさらに含む。保護層18は、半導体積層体10の端部を覆う。保護層18には、絶縁材料を用いることができる。これにより、例えば、第1電極14と第2電極15との間の絶縁性が向上する。保護層18は、半導体積層体10の端部の全部を覆うこともできる。保護層18は、半導体積層体10の端部の一部を覆うこともできる。この保護層18には、例えば酸化シリコンなどを用いることができる。ただし、実施形態はこれに限らず、保護層18には任意の絶縁材料を用いることができる。保護層18は必要に応じて設けられ、場合によっては省略できる。 In this specific example, the light emitting unit 10 d further includes a protective layer 18 provided in a portion excluding the first electrode 14 and the second electrode 15 on the second main surface 10 a side of the semiconductor stacked body 10. The protective layer 18 covers the end portion of the semiconductor stacked body 10. An insulating material can be used for the protective layer 18. Thereby, for example, the insulation between the first electrode 14 and the second electrode 15 is improved. The protective layer 18 can also cover the entire end of the semiconductor stacked body 10. The protective layer 18 can also cover part of the end of the semiconductor stacked body 10. For example, silicon oxide can be used for the protective layer 18. However, the embodiment is not limited to this, and any insulating material can be used for the protective layer 18. The protective layer 18 is provided as necessary and can be omitted in some cases.
第2電極15は積層構造を有することができる。例えば、第2電極15は、導電層と、その導電層と第2半導体層12との間に設けられた反射層(図示しない)を含むことができる。これにより、発光層13から放出され、第2主面10aの側に進行する光が反射層で反射され、光を光学層60の側に効率良く進行させることができる。 The second electrode 15 can have a laminated structure. For example, the second electrode 15 can include a conductive layer and a reflective layer (not shown) provided between the conductive layer and the second semiconductor layer 12. Thereby, the light emitted from the light emitting layer 13 and traveling toward the second main surface 10a is reflected by the reflecting layer, and the light can efficiently travel toward the optical layer 60.
本具体例では、第1導電部30aは、第1接続部32aをさらに含む。第1接続部32aは、第1絶縁層21の半導体積層体10とは反対の側の面の少なくとも一部を覆い、第1電極14と第1柱部31aとを電気的に接続する。第1接続部32aは、例えばX−Y平面に沿って延在する部分を含むことができる。 In the specific example, the first conductive portion 30a further includes a first connection portion 32a. The first connection portion 32a covers at least a part of the surface of the first insulating layer 21 on the side opposite to the semiconductor stacked body 10, and electrically connects the first electrode 14 and the first column portion 31a. The first connection portion 32a can include, for example, a portion extending along the XY plane.
このように、第1絶縁層21が、第1柱部31aの少なくとも一部と半導体積層体10との間に設けられるときにおいて、第1導電部30aは、第1接続部32aをさらに含むことができる。 Thus, when the first insulating layer 21 is provided between at least a part of the first column portion 31a and the semiconductor stacked body 10, the first conductive portion 30a further includes the first connection portion 32a. Can do.
第2導電部30bは、第2接続部32bをさらに含むことができる。第2接続部32bは、第2電極15と第2柱部31bとを電気的に接続する。第2接続部32bは、例えばX−Y平面に沿って延在する部分を含むことができる。 The second conductive part 30b may further include a second connection part 32b. The second connection part 32b electrically connects the second electrode 15 and the second column part 31b. The second connection part 32b can include, for example, a portion extending along the XY plane.
すなわち、後述するように、第1絶縁層21が、第2柱部31bの少なくとも一部と半導体積層体10との間に設けられるときにおいて、第2導電部30bは、第1絶縁層21の半導体積層体10とは反対の側の面の少なくとも一部を覆い第2電極15と第2柱部31bとを電気的に接続する第2接続部32bをさらに含むことができる。 That is, as will be described later, when the first insulating layer 21 is provided between at least a part of the second column portion 31 b and the semiconductor stacked body 10, the second conductive portion 30 b The semiconductor device may further include a second connection portion 32b that covers at least part of the surface opposite to the semiconductor stacked body 10 and electrically connects the second electrode 15 and the second column portion 31b.
第1柱部31a、第1接続部32a、第2柱部31b及び第2接続部32bには、例えば、Cu(銅)、Ni(ニッケル)、及び、Al(アルミニウム)などの金属を用いることができる。ただし、実施形態はこれに限らず、第1柱部31a、第1接続部32a、第2柱部31b及び第2接続部32bに用いられる材料は任意である。 For the first column part 31a, the first connection part 32a, the second column part 31b, and the second connection part 32b, for example, a metal such as Cu (copper), Ni (nickel), and Al (aluminum) is used. Can do. However, the embodiment is not limited to this, and materials used for the first column part 31a, the first connection part 32a, the second column part 31b, and the second connection part 32b are arbitrary.
封止部50は、例えばエポキシ樹脂などの樹脂を用いることができる。封止部50に用いられる樹脂は、例えば石英フィラーやアルミナフィラーなどのフィラーを含有することができる。これにより、封止部50の熱伝導率を上昇させることができ、これにより放熱性を高め、半導体積層体の温度上昇を抑制でき、発光効率を向上できる。 For the sealing unit 50, for example, a resin such as an epoxy resin can be used. Resin used for the sealing part 50 can contain fillers, such as a quartz filler and an alumina filler, for example. Thereby, the heat conductivity of the sealing part 50 can be raised, and thereby heat dissipation can be improved, the temperature rise of a semiconductor laminated body can be suppressed, and luminous efficiency can be improved.
第1絶縁層21の弾性率は、半導体積層体10の弾性率よりも低く設定されることができる。第1絶縁層21の弾性率は、第1柱部31aの弾性率及び第2柱部31bの弾性率よりも低く設定されることができる。 The elastic modulus of the first insulating layer 21 can be set lower than the elastic modulus of the semiconductor stacked body 10. The elastic modulus of the first insulating layer 21 can be set lower than the elastic modulus of the first column part 31a and the elastic modulus of the second column part 31b.
第1絶縁層21には、例えば、ポリイミドなどの樹脂を用いることができる。
すなわち、半導体積層体10に含まれる半導体層は例えばGaNであり、GaNの弾性率は、約180ギガパスカル(GPa)である。第1柱部31b及び第2柱部31bに用いられる例えばCuの弾性率は110GPaである。そして、第1絶縁層21に用いられるポリイミドの弾性率は、2.8GPaである。このように、第1絶縁層21としてポリイミドなどの樹脂を用いた場合には、第1絶縁層21の弾性率は、半導体積層体10の弾性率、第1柱部31aの弾性率及び第2柱部31bの弾性率よりも著しく低くすることができる。
For the first insulating layer 21, for example, a resin such as polyimide can be used.
That is, the semiconductor layer included in the semiconductor stacked body 10 is GaN, for example, and the elastic modulus of GaN is about 180 gigapascals (GPa). For example, the elastic modulus of Cu used for the first column part 31b and the second column part 31b is 110 GPa. The elastic modulus of polyimide used for the first insulating layer 21 is 2.8 GPa. As described above, when a resin such as polyimide is used as the first insulating layer 21, the elastic modulus of the first insulating layer 21 is the elastic modulus of the semiconductor stacked body 10, the elastic modulus of the first column portion 31a, and the second elastic modulus. It can be made significantly lower than the elastic modulus of the column part 31b.
このように、半導体発光装置110においては、第1導電部30aの第1柱部31aと、半導体積層体10との間に、半導体積層体10の弾性率よりも低い弾性率を有する第1絶縁層21を設けることで、半導体積層体10に加わる応力を緩和できる。 Thus, in the semiconductor light emitting device 110, the first insulation having an elastic modulus lower than the elastic modulus of the semiconductor stacked body 10 between the first column portion 31a of the first conductive portion 30a and the semiconductor stacked body 10. By providing the layer 21, the stress applied to the semiconductor stacked body 10 can be relaxed.
例えば、半導体積層体10の窒化物半導体(例えばGaN)の線膨張係数は、5.6ppm/℃であるのに対し、第1導電部30a及び第2導電部30b(例えば第1柱部31a及び第2柱部31b)に用いられる金属(例えばCu)の線膨張係数は、16.5ppm/℃である。このため、例えば、半導体積層体10の半導体層と、第1導電部30a(第1柱部31a)の金属と、が隣接または近接している場合には、両者の線膨張係数の差によって、半導体積層体10に大きな応力が加わり、これにより、半導体積層体10の発光層13の発光効率が低下するなど、所望の特性が得られない場合がある。また、信頼性が低下する場合もある。 For example, the linear expansion coefficient of the nitride semiconductor (for example, GaN) of the semiconductor stacked body 10 is 5.6 ppm / ° C., whereas the first conductive portion 30a and the second conductive portion 30b (for example, the first column portion 31a and The linear expansion coefficient of the metal (for example, Cu) used for the second pillar portion 31b) is 16.5 ppm / ° C. Therefore, for example, when the semiconductor layer of the semiconductor stacked body 10 and the metal of the first conductive portion 30a (first column portion 31a) are adjacent or close to each other, due to the difference in linear expansion coefficient between them, In some cases, a large stress is applied to the semiconductor stacked body 10, and thus desired characteristics may not be obtained, for example, the light emission efficiency of the light emitting layer 13 of the semiconductor stacked body 10 is lowered. In addition, reliability may be reduced.
これに対し、第1柱部31aと半導体積層体10との間に、弾性率が低い第1絶縁層21を設けることで、半導体積層体10に加わる応力を緩和でき、発光効率の低下が抑制でき、所望の特性が得られる。また、信頼性の低下も抑制できる。 On the other hand, by providing the first insulating layer 21 having a low elastic modulus between the first pillar portion 31a and the semiconductor stacked body 10, the stress applied to the semiconductor stacked body 10 can be relaxed, and the decrease in the light emission efficiency is suppressed. And desired characteristics are obtained. Moreover, the fall of reliability can also be suppressed.
なお、例えば発光部をリードフレームなどに実装し、ワイヤボンディングなどの手法によって電気的な接続を行う場合は、発光部の熱はリードフレームを介して放熱され、発光部の半導体層に大きな応力が加わることはあまり問題にならない。 For example, when the light emitting part is mounted on a lead frame or the like and is electrically connected by a technique such as wire bonding, the heat of the light emitting part is dissipated through the lead frame, and a large stress is applied to the semiconductor layer of the light emitting part. Joining doesn't matter much.
これに対し、本実施形態に係る半導体発光装置110においては、リードフレームやワイヤなどを用いず、第1柱部31a及び第2柱部31bによって電気的な接続を行うことで、半導体発光装置110を小型化している。そして、例えば、第1柱部31a及び第2柱部31bを介して半導体積層体10で発生する熱を放熱させるために、半導体積層体10に近接または接触して、大きな断面積を有する第1柱部31a及び第2柱部31bが設けられる。このような構成においては、半導体積層体10と、第1柱部31a及び第2柱部31bと、の間の線膨張係数の差に起因した応力が半導体積層体10に加わり易い。 In contrast, in the semiconductor light emitting device 110 according to the present embodiment, the semiconductor light emitting device 110 is electrically connected by the first pillar portion 31a and the second pillar portion 31b without using a lead frame or a wire. Is miniaturized. For example, in order to dissipate heat generated in the semiconductor stacked body 10 via the first pillar portion 31a and the second pillar portion 31b, the first cross-sectional area is close to or in contact with the semiconductor stacked body 10 and has a large cross-sectional area. A column portion 31a and a second column portion 31b are provided. In such a configuration, the stress due to the difference in linear expansion coefficient between the semiconductor stacked body 10 and the first column portion 31a and the second column portion 31b is likely to be applied to the semiconductor stacked body 10.
本実施形態に係る半導体発光装置110においては、第1柱部31aと半導体積層体10との間に、弾性率が低い第1絶縁層21を設けることで、半導体積層体10に加わる応力を緩和する。このように、半導体発光装置110によれば、半導体層に加わる応力を緩和し、発光効率の向上が可能な半導体発光装置が提供できる。
そして、この効果は、第1柱部31a及び第2柱部31bを設け、これらを介して電気的な接続を行うことで小型化を実現する構成において特に効果的に発揮される。
In the semiconductor light emitting device 110 according to the present embodiment, the stress applied to the semiconductor stacked body 10 is relieved by providing the first insulating layer 21 having a low elastic modulus between the first pillar portion 31 a and the semiconductor stacked body 10. To do. Thus, according to the semiconductor light emitting device 110, it is possible to provide a semiconductor light emitting device capable of relaxing the stress applied to the semiconductor layer and improving the light emission efficiency.
And this effect is exhibited especially effectively in the structure which implement | achieves size reduction by providing the 1st pillar part 31a and the 2nd pillar part 31b, and making an electrical connection through these.
すなわち、このような構成を採用することで、半導体発光装置110において、小型化が可能となる。
例えば、半導体発光装置110のX−Y平面に平行な面の大きさは、下面電極タイプの電子部品の最小サイズとされることができる。例えば、半導体発光装置110のX−Y平面に平行な面は、600μm×300μmの長方形とすることができる。例えば、半導体発光装置110の外形は、例えば600μm×300μm×300μmの直方体とすることができる。半導体発光装置110のX−Y平面に平行な面は、1000μm×500μmの長方形とすることができる。例えば、半導体発光装置110の外形は、例えば1000μm×500μm×500μmの直方体とすることができる。ただし、実施形態はこれに限らず、半導体発光装置110のX−Y平面に対して平行な面の大きさ及び形状、並びに、半導体発光装置110の大きさ及び形状は、任意である。
That is, by adopting such a configuration, the semiconductor light emitting device 110 can be miniaturized.
For example, the size of the surface parallel to the XY plane of the semiconductor light emitting device 110 may be the minimum size of the bottom electrode type electronic component. For example, the plane parallel to the XY plane of the semiconductor light emitting device 110 can be a rectangle of 600 μm × 300 μm. For example, the outer shape of the semiconductor light emitting device 110 can be a rectangular parallelepiped of, for example, 600 μm × 300 μm × 300 μm. The plane parallel to the XY plane of the semiconductor light emitting device 110 can be a rectangle of 1000 μm × 500 μm. For example, the outer shape of the semiconductor light emitting device 110 can be a rectangular parallelepiped of, for example, 1000 μm × 500 μm × 500 μm. However, the embodiment is not limited to this, and the size and shape of the surface parallel to the XY plane of the semiconductor light emitting device 110 and the size and shape of the semiconductor light emitting device 110 are arbitrary.
なお、第1絶縁層21は、耐熱性が高いことが望ましい。すなわち、第1絶縁層21は、例えば、はんだのリフロー工程における260℃程度の温度に対する耐熱性を有することが望ましい。第1絶縁層21は、半導体発光装置の信頼性及び安全性の観点で、絶縁性が高いことが望ましい。例えば、第1絶縁層21は、400kV/mm以上の高い絶縁性を有することが望ましい。第1絶縁層21は、一般的な半導体工程で使用可能なことが望ましい。このような観点で、第1絶縁層21には、ポリイミドが好適に用いられる。 The first insulating layer 21 desirably has high heat resistance. That is, the first insulating layer 21 desirably has heat resistance to a temperature of about 260 ° C. in a solder reflow process, for example. The first insulating layer 21 is desirably highly insulating from the viewpoint of reliability and safety of the semiconductor light emitting device. For example, the first insulating layer 21 desirably has a high insulating property of 400 kV / mm or more. The first insulating layer 21 is desirably usable in a general semiconductor process. From this point of view, polyimide is preferably used for the first insulating layer 21.
以下、半導体発光装置110の構成の例についてさらに説明する。
蛍光体層61には、例えば、光を吸収し、その光の波長よりも長い波長を有する光を放出する蛍光体の粒子を混合した樹脂を用いることができる。この蛍光体は、例えば、青色光、紫光、及び、紫外光の少なくともいずれかの光を吸収し、その光よりも長い波長を有する光(例えば、緑色光、黄色光及び赤色光など)を放出する。蛍光体が混合される樹脂には、例えばシリコーン樹脂が用いられる。蛍光体層61の厚さは、例えば200μmとされる。蛍光体層61に用いられるシリコーン樹脂には、例えば、屈折率が約1.5のメチルフェニルシリコーンを用いることができる。ただし、実施形態はこれに限らず、蛍光体層61に含まれる樹脂及び蛍光体は任意である。
Hereinafter, an example of the configuration of the semiconductor light emitting device 110 will be further described.
For the phosphor layer 61, for example, a resin in which phosphor particles that absorb light and emit light having a wavelength longer than the wavelength of the light can be used. For example, this phosphor absorbs at least one of blue light, violet light, and ultraviolet light, and emits light having a wavelength longer than that light (for example, green light, yellow light, and red light). To do. For example, a silicone resin is used as the resin mixed with the phosphor. The thickness of the phosphor layer 61 is, for example, 200 μm. As the silicone resin used for the phosphor layer 61, for example, methylphenyl silicone having a refractive index of about 1.5 can be used. However, the embodiment is not limited thereto, and the resin and the phosphor included in the phosphor layer 61 are arbitrary.
なお、既に説明したように、第2電極15は、導電層と、その導電層と第2半導体層12との間に設けられた反射層を含むことができる。この反射層は、例えばAg及びAlの少なくともいずれかを含有することができる。この反射層の厚さは、例えば0.3μmとすることができる。この反射層は、例えば、第2半導体層12の第2主面10aの側の実質的に全部の領域に設けることができる。これにより、発光層13から放出された発光光を効率的に第1主面10bに向けて反射することができる。ただし、反射層が設けられる領域は、任意であり、例えば、反射層は、第2半導体層12の第2主面10aの側の一部の領域に設けられても良い。 As described above, the second electrode 15 can include a conductive layer and a reflective layer provided between the conductive layer and the second semiconductor layer 12. This reflective layer can contain, for example, at least one of Ag and Al. The thickness of the reflective layer can be set to 0.3 μm, for example. For example, the reflective layer can be provided in substantially the entire region of the second semiconductor layer 12 on the second main surface 10a side. Thereby, the emitted light emitted from the light emitting layer 13 can be efficiently reflected toward the first main surface 10b. However, the region where the reflective layer is provided is arbitrary. For example, the reflective layer may be provided in a partial region of the second semiconductor layer 12 on the second major surface 10a side.
また、第2電極15は、上記の反射層と、第2半導体層12と、の間に設けられたコンタクト電極層をさらに含んでも良い。このコンタクト電極層は、例えば、Au層(金層)と、Au層と第2半導体層12との間に設けられたNi層(ニッケル層)と、を含むことができる。なお、Ni層の厚さは0.1μmとすることができ、Au層の厚さは0.1μmとすることができる。 The second electrode 15 may further include a contact electrode layer provided between the reflective layer and the second semiconductor layer 12. The contact electrode layer can include, for example, an Au layer (gold layer) and a Ni layer (nickel layer) provided between the Au layer and the second semiconductor layer 12. Note that the thickness of the Ni layer can be 0.1 μm, and the thickness of the Au layer can be 0.1 μm.
第1電極14は、例えば、Au層と、Au層と第1半導体層11との間に設けられたNi層と、を含むことができる。このAu層の厚さは例えば0.1μmとすることができ、このNi層の厚さは0.1μmとすることができる。第1電極14は、例えば、第1半導体層11の第2主面10aの側の実質的に全部の領域に設けられることができる。ただし、第1電極14が設けられる領域は任意であり、第1電極14は第1半導体層11の第2主面10aの側の少なくとも一部に設けられる。
なお、第1電極14は、導電層と、その導電層と第1半導体層11との間に設けられた反射層と、を含んでも良い。このように、第1電極14は積層構造を有することができる。
第2電極15の導電層は、例えば、Au層と、Au層と第2半導体層12との間に設けられたNi層と、を含むことができる。このAu層の厚さは例えば0.1μmとすることができ、このNi層の厚さは0.1μmとすることができる。第2電極15は、例えば、第2半導体層12の第2主面10aの側の実質的に全部の領域に設けられることができる。ただし、第2電極15が設けられる領域は任意であり、第2電極15は第2半導体層12の第2主面10aの側の少なくとも一部に設けられる。
The first electrode 14 can include, for example, an Au layer and a Ni layer provided between the Au layer and the first semiconductor layer 11. The thickness of the Au layer can be set to 0.1 μm, for example, and the thickness of the Ni layer can be set to 0.1 μm. For example, the first electrode 14 can be provided in substantially the entire region of the first semiconductor layer 11 on the second major surface 10a side. However, the region where the first electrode 14 is provided is arbitrary, and the first electrode 14 is provided on at least a part of the first semiconductor layer 11 on the second main surface 10a side.
The first electrode 14 may include a conductive layer and a reflective layer provided between the conductive layer and the first semiconductor layer 11. Thus, the 1st electrode 14 can have a laminated structure.
The conductive layer of the second electrode 15 can include, for example, an Au layer and a Ni layer provided between the Au layer and the second semiconductor layer 12. The thickness of the Au layer can be set to 0.1 μm, for example, and the thickness of the Ni layer can be set to 0.1 μm. For example, the second electrode 15 can be provided in substantially the entire region of the second semiconductor layer 12 on the second major surface 10a side. However, the region where the second electrode 15 is provided is arbitrary, and the second electrode 15 is provided on at least a part of the second semiconductor layer 12 on the second major surface 10a side.
第1導電部30aに含まれる第1接続部32aには、例えばCu等の金属が用いられる。第1接続部32aは、第1層と、第2層と、を含むことができる。第1層は、第2層と第1電極14との間に設けられる。すなわち、第1層は第1電極14に接する。第1層は、例えばシード層であり、第2層は、例えばメッキ層である。第1層の厚さは、例えば約1μmとすることができる。第2層の厚さは、例えば10μmとすることができる。 For the first connection part 32a included in the first conductive part 30a, for example, a metal such as Cu is used. The first connection part 32a may include a first layer and a second layer. The first layer is provided between the second layer and the first electrode 14. That is, the first layer is in contact with the first electrode 14. The first layer is, for example, a seed layer, and the second layer is, for example, a plating layer. The thickness of the first layer can be about 1 μm, for example. The thickness of the second layer can be set to 10 μm, for example.
第2導電部30bに含まれる第2接続部32bには、例えばCu等の金属が用いられる。第2接続部32bは、第3層と、第4層と、を含むことができる。第3層は、第4層と第2電極15との間に設けられる。すなわち、第3層は第2電極15に接する。第3層は、例えばシード層であり、第4層は、例えばメッキ層である。第3層は、第1層と同層であり、第3層には、第1層に用いられる材料と同じ材料を用いることができる。第4層は第2層と同層であり、第4層には、第2層に用いられる材料と同じ材料を用いることができる。第3層の厚さは、例えば約1μmとすることができる。第4層の厚さは、例えば10μmとすることができる。 For example, a metal such as Cu is used for the second connection portion 32b included in the second conductive portion 30b. The second connection part 32b can include a third layer and a fourth layer. The third layer is provided between the fourth layer and the second electrode 15. That is, the third layer is in contact with the second electrode 15. The third layer is, for example, a seed layer, and the fourth layer is, for example, a plating layer. The third layer is the same layer as the first layer, and the same material as that used for the first layer can be used for the third layer. The fourth layer is the same layer as the second layer, and the same material as that used for the second layer can be used for the fourth layer. The thickness of the third layer can be about 1 μm, for example. The thickness of the fourth layer can be set to 10 μm, for example.
ただし、第1〜第4層の面積、形状及び厚さは任意である。第1接続部32a及び第2接続部32bは、単層の薄膜でも良く、上記のように、積層膜でも良い。第1接続部32aは、第1層及び第2層に積層された他の層をさらに有しても良い。第2接続部32bは、第3層及び第4層に積層された他の層をさらに有しても良い。 However, the area, shape, and thickness of the first to fourth layers are arbitrary. The first connection part 32a and the second connection part 32b may be a single-layer thin film, or may be a laminated film as described above. The first connection portion 32a may further include other layers stacked on the first layer and the second layer. The second connection portion 32b may further include other layers stacked on the third layer and the fourth layer.
第1柱部31a及び第2柱部31bには、例えばCu等の金属を用いることができる。第1柱部31a及び第2柱部31bの厚さ(Z軸方向に沿った長さ)は、例えば60μm程度とすることができる。第1接続部32aによって、第1電極14と第1柱部31aとが電気的に接続される。第2接続部32bによって、第2電極15と第2柱部31bとが電気的に接続される。 For the first column part 31a and the second column part 31b, for example, a metal such as Cu can be used. The thickness (length along the Z-axis direction) of the first column part 31a and the second column part 31b can be set to, for example, about 60 μm. The 1st electrode 14 and the 1st pillar part 31a are electrically connected by the 1st connection part 32a. The second electrode 15 and the second column part 31b are electrically connected by the second connection part 32b.
第1柱部31a及び第2柱部31bに用いられる材料、断面の形状、断面積及び厚さは上記に限らず任意である。 The material, cross-sectional shape, cross-sectional area, and thickness used for the first column part 31a and the second column part 31b are not limited to the above and are arbitrary.
封止部50には、例えば、熱硬化性樹脂を用いることができる。封止部50の厚さは、第1柱部31a及び第2柱部31bの厚さと同程度であり、例えば、60μm程度である。封止部50は、第1導電部30aの第1端面31ae、及び、第2導電部30bの第2端面31beを露出しつつ、第1導電部30aの側面(第1柱部31aの側面及び第1接続部32aの側面)、及び、第2導電部30bの側面(第2柱部31bの側面及び第2接続部32bの側面)を覆う。封止部50は、さらに、第1接続部32a及び第2接続部32bの半導体積層体10とは反対側の面を覆うことができる。さらに、封止部50は、半導体積層体10の第2主面10aの側の全体を覆うことができる。 For the sealing portion 50, for example, a thermosetting resin can be used. The thickness of the sealing part 50 is approximately the same as the thickness of the first pillar part 31a and the second pillar part 31b, and is, for example, approximately 60 μm. The sealing part 50 exposes the first end face 31ae of the first conductive part 30a and the second end face 31be of the second conductive part 30b, while the side face of the first conductive part 30a (the side face of the first column part 31a and the side face). The side surface of the first connection portion 32a) and the side surface of the second conductive portion 30b (the side surface of the second column portion 31b and the side surface of the second connection portion 32b) are covered. The sealing part 50 can further cover the surfaces of the first connection part 32a and the second connection part 32b opposite to the semiconductor stacked body 10. Furthermore, the sealing unit 50 can cover the entire second main surface 10a side of the semiconductor stacked body 10.
以下、半導体発光装置110の製造方法の例について説明する。
図2(a)〜図2(e)、図3(a)〜図3(e)、及び、図4(a)〜図4(e)は、第1の実施形態に係る半導体発光装置の製造方法を例示する工程順模式的断面図である。
すなわち、これらの図は、図1(b)のA−A’線断面に相当する断面図である。
本製造方法は、複数の半導体発光装置110をウェーハレベルで一括して製造する方法である。
Hereinafter, an example of a method for manufacturing the semiconductor light emitting device 110 will be described.
2A to FIG. 2E, FIG. 3A to FIG. 3E, and FIG. 4A to FIG. 4E are diagrams of the semiconductor light emitting device according to the first embodiment. It is process order typical sectional drawing which illustrates a manufacturing method.
That is, these drawings are cross-sectional views corresponding to the cross section taken along the line AA ′ of FIG.
This manufacturing method is a method for manufacturing a plurality of semiconductor light emitting devices 110 at a wafer level.
図2(a)に表したように、半導体積層体10が形成された基板10sが用いられる。なお、基板10sには、例えばサファイア基板が用いられる。基板10sのサイズは、例えば直径が4インチであり、基板10sの厚さは、例えば500μm程度である。なお、半導体積層体10の形成方法は、例えば以下である。すなわち、基板10s上に、窒化物半導体の、第1半導体層11となる結晶膜、発光層13となる結晶膜、及び、第2半導体層12となる結晶膜が、エピタキシャル成長され、これらの結晶膜が、例えばRIE(Reactive Ion Etching)処理によりエッチングされ、第2主面10aの側に第1半導体層11の一部を露出させる。さらに、これらの結晶膜が、例えばRIE処理により加工され、個別化され、複数の半導体積層体10が形成される。 As shown in FIG. 2A, a substrate 10s on which the semiconductor stacked body 10 is formed is used. For example, a sapphire substrate is used as the substrate 10s. The size of the substrate 10s is, for example, 4 inches in diameter, and the thickness of the substrate 10s is, for example, about 500 μm. In addition, the formation method of the semiconductor laminated body 10 is the following, for example. That is, a nitride semiconductor crystal film serving as the first semiconductor layer 11, a crystal film serving as the light emitting layer 13, and a crystal film serving as the second semiconductor layer 12 are epitaxially grown on the substrate 10s, and these crystal films are epitaxially grown. However, it is etched by, for example, RIE (Reactive Ion Etching), and a part of the first semiconductor layer 11 is exposed on the second main surface 10a side. Further, these crystal films are processed and individualized by, for example, RIE processing, and a plurality of semiconductor stacked bodies 10 are formed.
次に、図2(b)に表したように、半導体積層体10の第2主面10aに、第1電極14及び第2電極15となる膜を形成し、所定の形状にこの膜を加工し、第1電極14及び第2電極15を形成する。さらに、保護層18を形成する。なお、図2(b)においては、煩雑さを避けるために、保護層18は図示されていない。 Next, as illustrated in FIG. 2B, a film that becomes the first electrode 14 and the second electrode 15 is formed on the second main surface 10 a of the semiconductor stacked body 10, and the film is processed into a predetermined shape. Then, the first electrode 14 and the second electrode 15 are formed. Further, the protective layer 18 is formed. In FIG. 2B, the protective layer 18 is not shown in order to avoid complexity.
具体的には、例えば、半導体積層体10の第2主面10aに、コンタクト電極層となる膜を形成する。すなわち、厚さが0.1μmのNi膜を形成し、その上に厚さが0.1μmのAu膜を形成する。これにより、コンタクト電極層となる膜が形成される。Ni膜及びAu膜の形成には例えばスパッタ法を用いることができる。さらに、このAu膜の上に、反射層となる膜が形成される。すなわち、反射層となる膜として、Ag及びAlの少なくともいずれかを含む、例えば厚さが0.3μmの膜が形成される。この場合にもスパッタ法を用いることができる。これにより、反射層となる膜が形成される。 Specifically, for example, a film to be a contact electrode layer is formed on the second main surface 10 a of the semiconductor stacked body 10. That is, a Ni film having a thickness of 0.1 μm is formed, and an Au film having a thickness of 0.1 μm is formed thereon. Thereby, a film to be a contact electrode layer is formed. For example, sputtering can be used to form the Ni film and the Au film. Further, a film to be a reflective layer is formed on the Au film. That is, as the film to be the reflective layer, a film containing at least one of Ag and Al, for example, having a thickness of 0.3 μm is formed. Also in this case, a sputtering method can be used. Thereby, a film to be a reflective layer is formed.
さらに、反射層となる膜の上に、第1電極14及び第2電極15の導電層となる導電膜が形成される。すなわち、反射層となる膜の上に、例えば0.1μmのNi膜を形成し、その上に厚さが0.1μmのAu膜を形成する。このNi膜及びAu膜の形成にも、例えばスパッタ法を用いることができる。 Further, a conductive film to be a conductive layer for the first electrode 14 and the second electrode 15 is formed on the film to be the reflective layer. That is, for example, a 0.1 μm Ni film is formed on a film to be a reflective layer, and an Au film having a thickness of 0.1 μm is formed thereon. For example, a sputtering method can be used to form the Ni film and the Au film.
上記のコンタクト電極層となる膜、反射層となる膜、第1電極14及び第2電極15の導電層となる導電膜を所定の形状に加工する。これにより、第1電極14及び第2電極15が形成される。なお、上記の各膜の加工には、例えばリフトオフ法などの任意の方法を用いることができる。なお、コンタクト電極層、反射層、及び、第1電極14の導電層は、互いに異なるパターン形状を有することができる。コンタクト電極層、反射層、及び、第2電極15の導電層は、互いに異なるパターン形状を有することができる。 The film that becomes the contact electrode layer, the film that becomes the reflective layer, and the conductive film that becomes the conductive layer of the first electrode 14 and the second electrode 15 are processed into a predetermined shape. Thereby, the first electrode 14 and the second electrode 15 are formed. In addition, arbitrary methods, such as a lift-off method, can be used for the processing of each film described above. Note that the contact electrode layer, the reflective layer, and the conductive layer of the first electrode 14 may have different pattern shapes. The contact electrode layer, the reflective layer, and the conductive layer of the second electrode 15 may have different pattern shapes.
さらに、第1電極14の少なくとも一部を除き、第2電極15の少なくとも一部を除く領域に、保護層18となる、例えば、厚さが0.3μmのSiO2膜を例えばCVD法により形成し、例えばドライエッチングやウエットエッチングによって加工し、保護層18を形成する。 Further, a SiO 2 film having a thickness of 0.3 μm, for example, is formed by CVD, for example, in the region excluding at least a part of the first electrode 14 and excluding at least a part of the second electrode 15. Then, for example, the protective layer 18 is formed by processing by dry etching or wet etching.
次に、図2(c)に表したように、半導体積層体10の第2主面10aの、第1柱部31aの少なくとも一部、及び、第2柱部31bの少なくとも一部、の少なくともいずれかに対応する領域に、第1絶縁層21を形成する。本具体例では、第1柱部31aの一部に対応する領域の半導体積層体10の上に第1絶縁層21が設けられる。この第1絶縁層21は、第1電極14の少なくとも一部を除き、第2電極15の少なくとも一部を除く領域に形成される。なお、本具体例では、第1絶縁層21は、複数の半導体積層体10どうしの間にさらに設けられる。 Next, as illustrated in FIG. 2C, at least a part of the first pillar part 31 a and at least a part of the second pillar part 31 b of the second main surface 10 a of the semiconductor stacked body 10 are at least. The first insulating layer 21 is formed in a region corresponding to one of them. In this specific example, the first insulating layer 21 is provided on the semiconductor stacked body 10 in a region corresponding to a part of the first pillar portion 31a. The first insulating layer 21 is formed in a region excluding at least a part of the first electrode 14 and excluding at least a part of the second electrode 15. In this specific example, the first insulating layer 21 is further provided between the plurality of semiconductor stacked bodies 10.
第1絶縁層21には、例えばポリイミドやPBO(ポリベンゾオキサゾール)が用いられる。すなわち、例えば、半導体積層体10の第2主面10aの全面に、第1絶縁層21となるポリイミド膜を形成し、例えばマスクを用いた露光と、現像と、を行うことにより、選択的に第1絶縁層21を形成する。加工された第1絶縁層21は、必要に応じてベーキングされる。 For the first insulating layer 21, for example, polyimide or PBO (polybenzoxazole) is used. That is, for example, a polyimide film to be the first insulating layer 21 is formed on the entire second main surface 10a of the semiconductor stacked body 10, and, for example, exposure is performed using a mask and development is performed selectively. The first insulating layer 21 is formed. The processed first insulating layer 21 is baked as necessary.
そして、この後、第1絶縁層21の上に、第1導電部30aの少なくとも一部、及び、第2導電部30bの少なくとも一部となる導電膜を形成する。この導電膜は、第1絶縁層21に覆われていない第1電極14の少なくとも一部と、第1絶縁層21に覆われていない第2電極15の少なくとも一部と、を覆うように、形成されることができる。具体的には以下の処理が行われる。 Thereafter, a conductive film that forms at least a part of the first conductive part 30a and at least a part of the second conductive part 30b is formed on the first insulating layer 21. The conductive film covers at least a part of the first electrode 14 that is not covered with the first insulating layer 21 and at least a part of the second electrode 15 that is not covered with the first insulating layer 21. Can be formed. Specifically, the following processing is performed.
すなわち、図2(d)に表したように、例えば、基板10sの第2主面10aの側の全面に、第1接続部32aの第1層、及び、第2接続部32bの第3層、となるシード層33を形成する。シード層33は、例えば、蒸着法やスパッタ法などの物理的被着法により形成される。シード層33は、後述するメッキ工程における給電層として機能する。シード層33には、例えば、Ti膜とCu膜との積層膜を用いることができる。なお、シード層33のTi層により、Cu膜と、レジストやパッド(第1電極14及び第2電極15)と、の密着強度を高めることができる。Ti層の厚さは、例えば0.2μm程度とされる。一方、シード層33のCu膜は、主に給電に寄与する。Cu膜の厚さは、0.2μm以上とすることが望ましい。 That is, as shown in FIG. 2D, for example, the first layer of the first connection portion 32a and the third layer of the second connection portion 32b are formed on the entire surface of the substrate 10s on the second main surface 10a side. A seed layer 33 is formed. The seed layer 33 is formed by, for example, a physical deposition method such as an evaporation method or a sputtering method. The seed layer 33 functions as a power feeding layer in a plating process described later. For the seed layer 33, for example, a laminated film of a Ti film and a Cu film can be used. The Ti layer of the seed layer 33 can increase the adhesion strength between the Cu film and the resist or pad (first electrode 14 and second electrode 15). The thickness of the Ti layer is, for example, about 0.2 μm. On the other hand, the Cu film of the seed layer 33 mainly contributes to power feeding. The thickness of the Cu film is preferably 0.2 μm or more.
次に、図2(e)に表したように、第1接続部32a及び第2接続部32bに対応する領域を除く領域に、第1レジスト層37を形成する。第1レジスト層37には、例えば、感光性の液状レジストやドライフィルムレジストを用いることができる。第1レジスト層37は、第1レジスト層37となる膜を形成した後に、所定の開口部を有する遮光マスクを用いた露光と、現像と、を実施することにより形成される。なお、必要に応じて第1レジスト層37はベーキングされる。 Next, as shown in FIG. 2E, a first resist layer 37 is formed in a region excluding regions corresponding to the first connection portion 32a and the second connection portion 32b. For the first resist layer 37, for example, a photosensitive liquid resist or a dry film resist can be used. The first resist layer 37 is formed by forming a film to be the first resist layer 37 and then performing exposure and development using a light shielding mask having a predetermined opening. Note that the first resist layer 37 is baked as necessary.
次に、図3(a)に表したように、第1レジスト層37が設けられていない領域に、第1接続部32aの第2層、及び、第2接続部32bの第4層、となる接続部導電膜32fを形成する。接続部導電膜32fは、例えば、電気メッキ法により形成される。電気メッキ法においては、例えば、硫酸銅と硫酸とからなるメッキ液中に、上記の被加工体が設けられた基板10sを浸漬し、シード層33と直流電源の負極とを接続し、基板10sの被メッキ面と対向するように設置したアノードとなるCu板と直流電源の陽極とを接続する。そして、負極と陽極との間に電流を通電し、Cuのメッキを行う。メッキ工程において、メッキ膜の厚さは時間の経過と共に増加し、メッキ膜の厚さが必要な厚さに達したときに通電が停止されてメッキが完了する。これにより、メッキ膜からなる接続部導電膜32fが、第1レジスト層37の開口部に形成される。 Next, as shown in FIG. 3A, in the region where the first resist layer 37 is not provided, the second layer of the first connection portion 32a and the fourth layer of the second connection portion 32b, A connecting portion conductive film 32f is formed. The connection portion conductive film 32f is formed by, for example, an electroplating method. In the electroplating method, for example, the substrate 10s provided with the workpiece is immersed in a plating solution composed of copper sulfate and sulfuric acid, the seed layer 33 and the negative electrode of the DC power source are connected, and the substrate 10s. A Cu plate serving as an anode placed so as to face the surface to be plated is connected to an anode of a DC power source. Then, a current is passed between the negative electrode and the anode to perform Cu plating. In the plating process, the thickness of the plating film increases with the passage of time, and when the thickness of the plating film reaches the required thickness, the energization is stopped and the plating is completed. As a result, a connection portion conductive film 32 f made of a plating film is formed in the opening of the first resist layer 37.
第1電極14に対応する位置のシード層33(第1層)と、第1電極14に対応する位置の接続部導電膜32f(第2層)と、が第1接続部32aとなる。第2電極15に対応する位置のシード層33(第3層)と、第2電極15に対応する位置の接続部導電膜32f(第4層)と、が第2接続部32bとなる。 The seed layer 33 (first layer) at a position corresponding to the first electrode 14 and the connection portion conductive film 32f (second layer) at a position corresponding to the first electrode 14 form a first connection portion 32a. The seed layer 33 (third layer) at a position corresponding to the second electrode 15 and the connection portion conductive film 32f (fourth layer) at a position corresponding to the second electrode 15 form the second connection portion 32b.
このように、シード層33及び接続部導電膜32fが、第1導電部30aの少なくとも一部、及び、第2導電部30bの少なくとも一部となる導電膜に相当する。 Thus, the seed layer 33 and the connection part conductive film 32f correspond to a conductive film that becomes at least part of the first conductive part 30a and at least part of the second conductive part 30b.
この導電膜となるシード層33及び接続部導電膜32fは、第1絶縁層21に覆われていない第1電極14の少なくとも一部と、第1絶縁層21に覆われていない第2電極15の少なくとも一部と、を覆うように形成されている。 The seed layer 33 and the connection portion conductive film 32 f to be the conductive film include at least a part of the first electrode 14 not covered with the first insulating layer 21 and the second electrode 15 not covered with the first insulating layer 21. Is formed so as to cover at least a part thereof.
この後、第1接続部32aの上に、第1柱部31aを形成し、第2接続部32bの上に、第2柱部31bを形成する。具体的には、例えば以下の処理が行われる。 Thereafter, the first column portion 31a is formed on the first connection portion 32a, and the second column portion 31b is formed on the second connection portion 32b. Specifically, for example, the following processing is performed.
図3(b)に表したように、第1柱部31a及び第2柱部31bに対応する領域を除く領域に第2レジスト層38を形成する。第2レジスト層38に用いられる材料、及び、第2レジスト層38の形成には、第1レジスト層37に関して説明した材料及び方法を採用することができる。 As shown in FIG. 3B, the second resist layer 38 is formed in a region excluding regions corresponding to the first column portion 31a and the second column portion 31b. For the formation of the material used for the second resist layer 38 and the second resist layer 38, the materials and methods described with respect to the first resist layer 37 can be employed.
次に、図3(c)に表したように、第2レジスト層38が設けられていない領域に、第1柱部31a及び第2柱部31bとなる柱部導電膜31fを形成する。柱部導電膜31fも、例えば、電気メッキ法により形成される。柱部導電膜31fの形成には、接続部導電膜32fの形成に関して説明した材料及び方法を適用することができる。第1接続部32aに接続される部分の柱部導電膜31fが第1柱部31aとなり、第2接続部32bに接続される部分の柱部導電膜31fが第2柱部31bとなる。なお、柱部導電膜31fは、第1導電部30aの少なくとも一部、及び、第2導電部30bの少なくとも一部となる導電膜に含まれることができる。 Next, as illustrated in FIG. 3C, a columnar conductive film 31 f to be the first columnar portion 31 a and the second columnar portion 31 b is formed in a region where the second resist layer 38 is not provided. The columnar conductive film 31f is also formed by, for example, an electroplating method. For the formation of the columnar conductive film 31f, the materials and methods described with respect to the formation of the connection conductive film 32f can be applied. The columnar conductive film 31f connected to the first connection part 32a becomes the first columnar part 31a, and the columnar conductive film 31f connected to the second connection part 32b becomes the second columnar part 31b. The columnar conductive film 31f can be included in a conductive film that becomes at least a part of the first conductive part 30a and at least a part of the second conductive part 30b.
次に、図3(d)に表したように、第1レジスト層37及び第2レジスト層38を除去する。さらに、露出したシード層33を、例えば、酸洗浄により除去する。なお、接続部導電膜32fに覆われているシード層33は、第1層及び第3層として残存し、それぞれ第1接続部32a及び第2接続部32bに含まれる。 Next, as shown in FIG. 3D, the first resist layer 37 and the second resist layer 38 are removed. Further, the exposed seed layer 33 is removed by acid cleaning, for example. The seed layer 33 covered with the connection portion conductive film 32f remains as the first layer and the third layer, and is included in the first connection portion 32a and the second connection portion 32b, respectively.
次に、図3(e)に表したように、基板10sの第2主面10aの側の面に、封止部50となる樹脂層50fを形成する。樹脂層50fには、例えば、熱硬化性樹脂を用いることができる。例えば、印刷等の手法によって、第1柱部31a及び第2柱部31bが埋没する程度の厚さで、基板10sの第2主面10aの側の面に樹脂層50fとなる膜を形成し、加熱して硬化させ樹脂層50fを形成する。樹脂層50fの硬化の際の加熱条件は、例えば、150℃程度で2時間程度とされる。 Next, as illustrated in FIG. 3E, a resin layer 50 f serving as the sealing portion 50 is formed on the surface of the substrate 10 s on the second main surface 10 a side. For the resin layer 50f, for example, a thermosetting resin can be used. For example, a film that becomes the resin layer 50f is formed on the surface of the substrate 10s on the second main surface 10a side by a thickness such that the first column portion 31a and the second column portion 31b are buried by a technique such as printing. The resin layer 50f is formed by heating and curing. The heating condition for curing the resin layer 50f is, for example, about 150 ° C. and about 2 hours.
次に、図4(a)に表したように、樹脂層50fの表面を研削し、第1柱部31a及び第2柱部31bを露出させる。これにより、封止部50が形成される。なお、この研削において、樹脂層50fの研削と共に、第1柱部31aの一部と、第2柱部31bの一部と、を研削することができ、これにより、第1柱部31aの第1端面31ae、及び、第2柱部31bの第2端面31beは、封止部50の第2主面10aとは反対の側の面を含む面内に配置される。 Next, as shown in FIG. 4A, the surface of the resin layer 50f is ground to expose the first column portion 31a and the second column portion 31b. Thereby, the sealing part 50 is formed. In this grinding, along with the grinding of the resin layer 50f, a part of the first pillar part 31a and a part of the second pillar part 31b can be ground, whereby the first pillar part 31a can be ground. The first end surface 31ae and the second end surface 31be of the second pillar portion 31b are arranged in a plane including a surface on the side opposite to the second main surface 10a of the sealing portion 50.
なお、上記の研削には、例えば、回転研磨ホイールを用いることができる。回転研削によって、平坦性を確保しながら研削を実施することができる。なお、研削後に、必要に応じて、乾燥が行われる。 For the above grinding, for example, a rotary polishing wheel can be used. By rotational grinding, grinding can be performed while ensuring flatness. In addition, after grinding, drying is performed as necessary.
次に、図4(b)に表したように、半導体積層体10から基板10sを除去する。すなわち、例えば、基板10sの半導体積層体10とは反対側の面から、基板10sを介して、半導体積層体10に含まれる層(例えばGaN層)にレーザ光を照射し、この層の少なくとも一部を分解することで、半導体積層体10から基板10sを分離する。このレーザ光には、例えば、GaNの禁制帯幅に基づく禁制帯幅波長よりも短い波長を有するレーザ光を用いることができる。例えば、Nd:YAGの三倍高調波レーザを用いることができる。ただし、用いられるレーザ光は任意である。 Next, as illustrated in FIG. 4B, the substrate 10 s is removed from the semiconductor stacked body 10. That is, for example, a layer (for example, a GaN layer) included in the semiconductor stacked body 10 is irradiated with laser light from the surface of the substrate 10s opposite to the semiconductor stacked body 10 through the substrate 10s, and at least one of the layers is irradiated. The substrate 10s is separated from the semiconductor stacked body 10 by disassembling the part. As this laser beam, for example, a laser beam having a wavelength shorter than the forbidden bandwidth wavelength based on the forbidden bandwidth of GaN can be used. For example, a Nd: YAG triple harmonic laser can be used. However, the laser beam used is arbitrary.
次に、図4(c)に表したように、本具体例では、半導体積層体10の第1主面10bに、光学層60の一部となる透光部62を形成する。すなわち、半導体積層体10の第1主面10bに、例えば、液状の透明樹脂層を印刷等によって塗布し、所定の形状を有する型をこの透明樹脂層に押し付け、透明樹脂層を所定の形状に変形させた後に、型を離型し、必要に応じて加熱及び紫外線照射の少なくともいずれかの処理を施して硬化させ、透光部62を形成する。この方法を採用することにより、所望の形状を有する型を用いることで任意の形状を有する透光部62を容易に形成することができる。 Next, as illustrated in FIG. 4C, in this specific example, a light transmitting portion 62 that is a part of the optical layer 60 is formed on the first main surface 10 b of the semiconductor stacked body 10. That is, for example, a liquid transparent resin layer is applied to the first main surface 10b of the semiconductor laminate 10 by printing or the like, a mold having a predetermined shape is pressed against the transparent resin layer, and the transparent resin layer is formed into a predetermined shape. After the deformation, the mold is released, and if necessary, at least one of heating and ultraviolet irradiation is applied and cured to form the light transmitting part 62. By adopting this method, the translucent part 62 having an arbitrary shape can be easily formed by using a mold having a desired shape.
次に、図4(d)に表したように、透光部62を覆うように蛍光体層61となる蛍光体膜61fを形成する。蛍光体膜61fは、例えば、蛍光体の粒子と、シリコーン樹脂と、が混合された樹脂材料を、透光部62を覆うように、スピンコートまたは印刷により塗布し、その後、樹脂材料を加熱硬化して形成される。この樹脂材料には、例えば、150℃で1時間の加熱により硬化する材料が用いられる。 Next, as illustrated in FIG. 4D, a phosphor film 61 f that becomes the phosphor layer 61 is formed so as to cover the light transmitting portion 62. For example, the phosphor film 61f is formed by applying a resin material in which phosphor particles and a silicone resin are mixed by spin coating or printing so as to cover the light transmitting portion 62, and then heat-curing the resin material. Formed. As this resin material, for example, a material that is cured by heating at 150 ° C. for 1 hour is used.
そして、図4(e)に表したように、封止部50となる樹脂層50f、及び、蛍光体層61となる蛍光体膜61fを切断し、複数の半導体積層体10のそれぞれを分離する。これにより、複数の半導体発光装置110が一括して製造できる。なお、上記の切断には、例えばダイサによるダイシング法を採用することができる。 Then, as illustrated in FIG. 4E, the resin layer 50 f serving as the sealing portion 50 and the phosphor film 61 f serving as the phosphor layer 61 are cut to separate each of the plurality of semiconductor stacked bodies 10. . Thereby, the several semiconductor light-emitting device 110 can be manufactured collectively. For the above cutting, for example, a dicing method using a dicer can be employed.
上記の製造方法においては、ウェーハレベルで一括して、電極、封止部及び光学層を形成することができ、生産性が高い。また、ウェーハレベルでの検査も可能となる。これにより生産性高く半導体発光装置を製造できる。また、リードフレーム、導電性基板及びボンディングワイヤなどのような部材を必要としないため、小型化が容易にできる。また、低コスト化も可能になる。 In the above manufacturing method, the electrodes, the sealing portion, and the optical layer can be formed collectively at the wafer level, and the productivity is high. In addition, inspection at the wafer level is also possible. Thereby, a semiconductor light emitting device can be manufactured with high productivity. Further, since members such as a lead frame, a conductive substrate, and a bonding wire are not required, the size can be easily reduced. Also, the cost can be reduced.
なお、図4(b)に関して説明した、半導体積層体10から基板10sを分離する工程において、第1絶縁層21となる膜に高い温度が加わる場合があることがある。すなわち、基板10sの半導体積層体10とは反対側の面から、基板10sを介して、半導体積層体10にレーザ光を照射する際に、複数の半導体積層体10どうしの間において、第1絶縁層21となる膜が加熱されることがある。このときの加熱による第1絶縁層21となる膜の劣化を抑制するために、第1絶縁層21となる膜には、耐熱性の高い材料を用いることが望ましい。 In the step of separating the substrate 10s from the semiconductor stacked body 10 described with reference to FIG. 4B, a high temperature may be applied to the film that becomes the first insulating layer 21 in some cases. That is, when the semiconductor stacked body 10 is irradiated with laser light from the surface opposite to the semiconductor stacked body 10 of the substrate 10s through the substrate 10s, the first insulation is provided between the plurality of semiconductor stacked bodies 10. The film that becomes the layer 21 may be heated. In order to suppress deterioration of the film to be the first insulating layer 21 due to heating at this time, it is desirable to use a material having high heat resistance for the film to be the first insulating layer 21.
例えば、第1絶縁層21には、封止部50に用いられる樹脂よりも耐熱性が高い樹脂を用いることが、より望ましい。すなわち、第1絶縁層21の熱分解温度は、封止部50の熱分解温度よりも高いことが、より望ましい。例えば、第1絶縁層21には、熱分解温度が380℃程度以上のポリイミドを用いることができ、封止部50には、例えば、熱分解温度が280℃以上300℃以下程度のエポキシ樹脂を用いることができる。なお、熱分解温度は、例えば、加熱によって重量が一定の割合(例えば5パーセント)で減少するときの温度を採用することができる。 For example, it is more desirable to use a resin having higher heat resistance than the resin used for the sealing portion 50 for the first insulating layer 21. That is, it is more desirable that the thermal decomposition temperature of the first insulating layer 21 is higher than the thermal decomposition temperature of the sealing portion 50. For example, polyimide having a thermal decomposition temperature of about 380 ° C. or higher can be used for the first insulating layer 21, and an epoxy resin having a thermal decomposition temperature of about 280 ° C. or higher and about 300 ° C. or lower is used for the sealing portion 50. Can be used. As the thermal decomposition temperature, for example, a temperature at which the weight is reduced by heating at a constant rate (for example, 5 percent) can be adopted.
また、第1絶縁層21となる膜がフィラーを含んだ場合においては、第1絶縁層21となる膜に加わる高温によってフィラーに起因した不良が発生することがある。この不良を抑制するため、第1絶縁層21に含まれるフィラーの含有率は、封止部50に含まれるフィラーの含有率よりも低く設定されることが望ましい。例えば、第1絶縁層21には、実質的にフィラーを含まないポリイミドを用いることができる。 Moreover, when the film | membrane used as the 1st insulating layer 21 contains a filler, the defect resulting from a filler may generate | occur | produce by the high temperature added to the film | membrane used as the 1st insulating layer 21. FIG. In order to suppress this defect, it is desirable that the filler content included in the first insulating layer 21 is set lower than the filler content included in the sealing portion 50. For example, for the first insulating layer 21, polyimide that does not substantially contain a filler can be used.
図5(a)〜図5(c)、及び、図6(a)〜図6(c)は、第1の実施形態に係る別の半導体発光装置の構成を例示する模式的断面図である。
すなわち、これらの図は、図1(b)のA−A’線断面に相当する断面図である。
FIG. 5A to FIG. 5C and FIG. 6A to FIG. 6C are schematic cross-sectional views illustrating the configuration of another semiconductor light emitting device according to the first embodiment. .
That is, these drawings are cross-sectional views corresponding to the cross section taken along the line AA ′ of FIG.
図5(a)に表したように、本実施形態に係る別の半導体発光装置110aにおいては、透光部62が凸レンズの形状を有している。 As shown in FIG. 5A, in another semiconductor light emitting device 110a according to this embodiment, the light transmitting portion 62 has a convex lens shape.
さらに、透光部62の厚さが一定であっても良い。すなわち、透光部62は、レンズ作用を有する他、半導体積層体10の温度上昇を抑制する作用を有することもできる。すなわち、蛍光体層61においては、波長変換の際に一部のエネルギーが吸収され発熱するが、透光部62を蛍光体層61と半導体積層体10との間に設けることで、蛍光体層61を半導体積層体10から離すことができ、半導体積層体10の温度の上昇を抑制できる。
このように、透光部62の形状は任意である。
Furthermore, the thickness of the translucent part 62 may be constant. That is, the translucent part 62 can have a function of suppressing temperature rise of the semiconductor stacked body 10 in addition to a lens function. That is, in the phosphor layer 61, a part of energy is absorbed and heat is generated at the time of wavelength conversion. However, by providing the light transmitting part 62 between the phosphor layer 61 and the semiconductor stacked body 10, 61 can be separated from the semiconductor stacked body 10, and an increase in temperature of the semiconductor stacked body 10 can be suppressed.
Thus, the shape of the translucent part 62 is arbitrary.
図5(b)に表したように、別の半導体発光装置110bにおいては、光学層60には、蛍光体層61が設けられているが、透光部62が設けられていない。このように、透光部62は、必要に応じて設けられる。 As shown in FIG. 5B, in another semiconductor light emitting device 110b, the optical layer 60 is provided with the phosphor layer 61, but the light transmitting portion 62 is not provided. Thus, the translucent part 62 is provided as needed.
図5(c)に表したように、本実施形態に係る別の半導体発光装置110cにおいては、光学層60は、蛍光体を含む蛍光体層61と、蛍光体層61の半導体積層体10とは反対側に設けられた硬質膜63と、を有する。硬質膜63は、蛍光体層61の硬度よりも高い硬度を有する。硬質膜63は透光性を有する。硬質膜63には、例えば硬度の高いシリコーン樹脂を用いることができる。硬質膜63の形成には、例えば、スピンコート法または印刷法を採用できる。また、硬質膜63には、例えば窒化シリコンや酸化シリコンなどを用いることができる。この場合には、硬質膜63は、例えばスパッタなどの方法によって形成される。ただし、硬質膜63の材料及び形成方法は任意である。 As shown in FIG. 5C, in another semiconductor light emitting device 110 c according to this embodiment, the optical layer 60 includes a phosphor layer 61 including a phosphor, and the semiconductor laminate 10 of the phosphor layer 61. Has a hard film 63 provided on the opposite side. The hard film 63 has a hardness higher than that of the phosphor layer 61. The hard film 63 has translucency. For the hard film 63, for example, a silicone resin having high hardness can be used. For the formation of the hard film 63, for example, a spin coating method or a printing method can be employed. For the hard film 63, for example, silicon nitride or silicon oxide can be used. In this case, the hard film 63 is formed by a method such as sputtering. However, the material and forming method of the hard film 63 are arbitrary.
硬質膜63を設けることで、半導体発光装置110cの発光面(光学層60の側の面)において高い硬度が得られるため、例えば、半導体発光装置110cのハンドリングが容易になる。 By providing the hard film 63, a high hardness can be obtained on the light emitting surface of the semiconductor light emitting device 110c (the surface on the optical layer 60 side), so that the semiconductor light emitting device 110c can be handled easily, for example.
例えば、蛍光体層61に用いられるシリコーン樹脂の硬度が低い場合において、光学層60の最表面(半導体積層体10から最も離れた面)に蛍光体層61が露出していると、例えば、半導体発光装置をコレットでピックアップする際に、蛍光体層61がコレットに密着し適切な実装が行われ難い場合がある。このとき、蛍光体層61よりも硬度が高い硬質膜63を蛍光体層61の上に設けることで、良好な実装がより実施し易くなる。 For example, when the hardness of the silicone resin used for the phosphor layer 61 is low, if the phosphor layer 61 is exposed on the outermost surface of the optical layer 60 (the surface farthest from the semiconductor laminate 10), for example, a semiconductor When the light emitting device is picked up by a collet, the phosphor layer 61 may be in close contact with the collet and it may be difficult to perform proper mounting. At this time, by providing the hard film 63 having a hardness higher than that of the phosphor layer 61 on the phosphor layer 61, it becomes easier to implement good mounting.
図6(a)、図6(b)及び図6(c)に表したように、本実施形態に係る別の半導体発光装置110d、110e及び110fにおいては、第1接続部32a及び第2接続部32bが設けられていない。この場合にも、第1柱部31aと半導体積層体10との間に第1絶縁層21が設けられることで、半導体層に加わる応力を緩和し、発光効率の向上が可能な半導体発光装置が得られる。 As shown in FIGS. 6A, 6B, and 6C, in the other semiconductor light emitting devices 110d, 110e, and 110f according to the present embodiment, the first connection portion 32a and the second connection are provided. The part 32b is not provided. Also in this case, there is provided a semiconductor light emitting device in which the first insulating layer 21 is provided between the first column portion 31a and the semiconductor stacked body 10 to relieve stress applied to the semiconductor layer and improve the light emission efficiency. can get.
なお、図6(a)に例示した半導体発光装置110dにおいては、透光部62は、凸レンズの形状を有しているが、半導体発光装置110のように、透光部62の形状を凹レンズの形状としても良い。また、透光部62の厚さは一定としても良い。 In the semiconductor light emitting device 110d illustrated in FIG. 6A, the light transmitting portion 62 has a convex lens shape. However, like the semiconductor light emitting device 110, the light transmitting portion 62 has a concave lens shape. It is good also as a shape. Further, the thickness of the translucent portion 62 may be constant.
なお、図6(b)に例示した半導体発光装置110eは、透光部62が省略される例であり、図6(c)に例示した半導体発光装置110fは、図5(c)に関して説明した硬質膜63が設けられる例である。 In addition, the semiconductor light emitting device 110e illustrated in FIG. 6B is an example in which the light transmitting portion 62 is omitted, and the semiconductor light emitting device 110f illustrated in FIG. 6C is described with reference to FIG. In this example, a hard film 63 is provided.
図7(a)及び図7(b)は、第1の実施形態に係る別の半導体発光装置の構成を例示する模式図である。
すなわち、図7(b)は模式的平面図であり、図7(a)は、図7(b)のB−B’線断面図である。
FIG. 7A and FIG. 7B are schematic views illustrating the configuration of another semiconductor light emitting device according to the first embodiment.
7B is a schematic plan view, and FIG. 7A is a cross-sectional view taken along the line BB ′ of FIG. 7B.
図7(a)及び図7(b)に表したように、本実施形態に係る半導体発光装置111においては、第1絶縁層21は、第1柱部31aの少なくとも一部と半導体積層体10との間、及び、第2柱部31bの少なくとも一部と半導体積層体10との間に設けられている。 As shown in FIGS. 7A and 7B, in the semiconductor light emitting device 111 according to this embodiment, the first insulating layer 21 includes at least a part of the first pillar portion 31 a and the semiconductor stacked body 10. And between the semiconductor stacked body 10 and at least a part of the second pillar portion 31b.
この場合にも、第1絶縁層21は、第1導電部30aと、第1電極14の一部と、の間にさらにも設けられることができる。本具体例では、第1絶縁層21は、第1柱部31aの少なくとも一部と、第1電極14の一部と、の間にさらに設けられている。ただし、第1導電部30aと第1電極14との電気的な接続を実現するために、第1絶縁層21は、第1電極14の少なくとも一部の上には設けられていない。第1絶縁層21は、例えば、第1開口部20o1を有し、第1開口部20o1において、第1導電部30aと第1電極14との電気的な接続が行われる。 Also in this case, the first insulating layer 21 can be further provided between the first conductive portion 30 a and a part of the first electrode 14. In this specific example, the first insulating layer 21 is further provided between at least a part of the first column part 31 a and a part of the first electrode 14. However, the first insulating layer 21 is not provided on at least a part of the first electrode 14 in order to realize electrical connection between the first conductive portion 30 a and the first electrode 14. The first insulating layer 21 has, for example, a first opening 20o1, and the first conductive part 30a and the first electrode 14 are electrically connected in the first opening 20o1.
さらに、本具体例では、第1絶縁層21は、第2導電部30bと、第2電極15の一部と、の間にさらに設けられている。そして、第2導電部30bと第2電極15との電気的な接続を実現するために、第1絶縁層21は、第2電極15の少なくとも一部の上には設けられていない。すなわち、第1絶縁層21は、例えば、第2電極15の側の第2開口部20o2を有し、第2開口部20o2において、第2導電部30bと第2電極15との電気的な接続が行われる。第2開口部20o2は、第1絶縁層21を貫通する孔を含む。第2開口部20o2は、第2電極15の端部から後退し第2電極15を露出させる部分を便宜的に含むことができる。すなわち、第2開口部20o2は、第1絶縁層21のうちで第2電極15の少なくとも一部を露出させる部分を含むことができ、その形状は任意である。第2開口部20o2の数は、任意である。 Furthermore, in this specific example, the first insulating layer 21 is further provided between the second conductive portion 30 b and a part of the second electrode 15. The first insulating layer 21 is not provided on at least a part of the second electrode 15 in order to achieve electrical connection between the second conductive portion 30 b and the second electrode 15. That is, the first insulating layer 21 has, for example, a second opening 20o2 on the second electrode 15 side, and the second conductive portion 30b and the second electrode 15 are electrically connected in the second opening 20o2. Is done. The second opening 20 o 2 includes a hole that penetrates the first insulating layer 21. For convenience, the second opening 20o2 may include a portion that recedes from the end of the second electrode 15 and exposes the second electrode 15. That is, the second opening 20o2 can include a portion of the first insulating layer 21 that exposes at least a part of the second electrode 15, and the shape thereof is arbitrary. The number of second openings 20o2 is arbitrary.
このような構成を有する半導体発光装置111においても、第1柱部31aと半導体積層体10との間、及び、第2柱部31bと半導体積層体10との間に、第1絶縁層21が設けられることで、半導体層に加わる応力を緩和し、発光効率の向上が可能な半導体発光装置が提供できる。 Also in the semiconductor light emitting device 111 having such a configuration, the first insulating layer 21 is provided between the first column portion 31 a and the semiconductor stacked body 10 and between the second column portion 31 b and the semiconductor stacked body 10. By providing the semiconductor light emitting device, a stress applied to the semiconductor layer can be relaxed and the light emitting efficiency can be improved.
なお、半導体発光装置111においては、第1絶縁層21は、第1柱部31aと半導体積層体10との間、及び、第2柱部31bと半導体積層体10との間、の両方に設けられている。すなわち、半導体発光装置111においては、第2柱部31bの半導体積層体10の側の面(例えば全面)と、第2電極15と、の間に第1絶縁層21が設けられている。これにより、応力の緩和効果がより大きくなる。 In the semiconductor light emitting device 111, the first insulating layer 21 is provided both between the first column part 31 a and the semiconductor stacked body 10 and between the second column part 31 b and the semiconductor stacked body 10. It has been. That is, in the semiconductor light emitting device 111, the first insulating layer 21 is provided between the surface (for example, the entire surface) of the second pillar portion 31 b on the semiconductor stacked body 10 side and the second electrode 15. Thereby, the stress relaxation effect becomes larger.
なお、既に説明した半導体発光装置110、及び、110a〜110fにおいては、第1絶縁層21は、第1柱部31aと半導体積層体10との間に設けられているが、第1絶縁層21は、第2柱部31bと半導体積層体10との間には設けられていない。第1絶縁層21として、弾性率が低い例えばポリイミドを用いた場合において、ポリイミドの熱伝導率が比較的低いため、応力緩和のために第1絶縁層21を設けることによって放熱性が低下する場合がある。 In the semiconductor light emitting device 110 and 110a to 110f already described, the first insulating layer 21 is provided between the first column portion 31a and the semiconductor stacked body 10, but the first insulating layer 21 is provided. Is not provided between the second pillar portion 31 b and the semiconductor stacked body 10. When the first insulating layer 21 has a low elastic modulus, for example, polyimide, the heat conductivity of the polyimide is relatively low, and thus the heat dissipation is reduced by providing the first insulating layer 21 for stress relaxation. There is.
このため、半導体発光装置110、及び、110a〜110fのように、第1絶縁層21を、第1柱部31aと半導体積層体10との間に設け、第2柱部31bと半導体積層体10との間には設けない構成として、応力緩和と放熱性との両方の特性を向上させる構成を採用することができる。また、半導体発光装置111のように、第1絶縁層21を、第1柱部31aと半導体積層体10との間、及び、第2柱部31bと半導体積層体10との間の両方に設け、応力緩和の特性を大きく向上させる構成を採用することもできる。このように、応力緩和と放熱性との観点から、第1絶縁層21を設ける領域を適切に設定することができる。 Therefore, as in the semiconductor light emitting device 110 and 110a to 110f, the first insulating layer 21 is provided between the first column portion 31a and the semiconductor stacked body 10, and the second column portion 31b and the semiconductor stacked body 10 are provided. As a configuration that is not provided between the two, a configuration that improves both the characteristics of stress relaxation and heat dissipation can be employed. Further, like the semiconductor light emitting device 111, the first insulating layer 21 is provided both between the first column portion 31 a and the semiconductor stacked body 10 and between the second column portion 31 b and the semiconductor stacked body 10. Further, it is possible to adopt a configuration that greatly improves the stress relaxation characteristics. Thus, from the viewpoints of stress relaxation and heat dissipation, the region where the first insulating layer 21 is provided can be appropriately set.
なお、第1絶縁層21を、第1柱部31aと半導体積層体10との間、及び、第2柱部31bと半導体積層体10との間、の両方に設ける構成は、半導体発光装置110a〜110fのいずれかにも適用できる。 In addition, the structure which provides the 1st insulating layer 21 in both between the 1st pillar part 31a and the semiconductor laminated body 10 and between the 2nd pillar part 31b and the semiconductor laminated body 10 is the semiconductor light-emitting device 110a. It can be applied to any of ~ 110f.
図8は、第1の実施形態に係る別の半導体発光装置の構成を例示する模式的斜視図である。
図9(a)、図9(b)及び図9(c)は、第1の実施形態に係る別の半導体発光装置の構成を例示する模式図である。
すなわち、図9(c)は模式的平面図であり、図9(a)は、図9(c)のC−C’線断面図であり、図9(b)は、図9(c)のD−D’線断面図である。
図10(a)、図10(b)、図10(c)及び図10(d)は、第1の実施形態に係る別の半導体発光装置の要素の構成を例示する模式図である。
すなわち、これらの図は、本実施形態に係る別の半導体発光装置112に含まれる構成要素のZ軸方向に沿ってみたときのパターン形状を例示する図である。図10(a)は、第1電極14及び第2電極15のパターン形状を例示し、図10(b)は、第1絶縁層21のパターン形状を例示し、図10(c)は、第1接続部32a及び第2接続部32bのパターン形状を例示し、図10(d)は、第1柱部31a及び第2柱部31bのパターン形状を例示している。
FIG. 8 is a schematic perspective view illustrating the configuration of another semiconductor light emitting device according to the first embodiment.
FIG. 9A, FIG. 9B, and FIG. 9C are schematic views illustrating the configuration of another semiconductor light emitting device according to the first embodiment.
9C is a schematic plan view, FIG. 9A is a cross-sectional view taken along the line CC ′ of FIG. 9C, and FIG. 9B is a cross-sectional view of FIG. It is DD 'line sectional drawing of.
FIG. 10A, FIG. 10B, FIG. 10C, and FIG. 10D are schematic views illustrating the configuration of the elements of another semiconductor light emitting device according to the first embodiment.
That is, these drawings are diagrams illustrating pattern shapes when viewed along the Z-axis direction of components included in another semiconductor light emitting device 112 according to this embodiment. 10A illustrates the pattern shape of the first electrode 14 and the second electrode 15, FIG. 10B illustrates the pattern shape of the first insulating layer 21, and FIG. The pattern shape of the 1st connection part 32a and the 2nd connection part 32b is illustrated, and FIG.10 (d) has illustrated the pattern shape of the 1st pillar part 31a and the 2nd pillar part 31b.
図8、図9(a)〜図9(c)に表したように、本実施形態に係る別の半導体発光装置112においては、第2柱部31bが2つ設けられている。そして、半導体発光装置112及び半導体積層体10をZ軸方向からみたときの形状が、略正方形とされている。 As shown in FIGS. 8 and 9A to 9C, in the other semiconductor light emitting device 112 according to this embodiment, two second pillar portions 31b are provided. And the shape when the semiconductor light-emitting device 112 and the semiconductor laminated body 10 are seen from the Z-axis direction is substantially square.
なお、第1導電部30aの第1柱部31aの半導体積層体10とは反対の側の端に、第1接続部材72aが設けられ、第2導電部30bの第2柱部31bの半導体積層体10とは反対の側の端に、第2接続部材72bが設けられている。第1接続部材72a及び第2接続部材72bには、はんだを用いることができる。第1接続部材72a及び第2接続部材72bは省略しても良い。なお、第1柱部31aの第1端面31ae(第1接続部材72aと接する部分)、及び、第2柱部31bの第1端面31be(第2接続部材72bと接する部分)に、表面層を設けても良い。この表面層には、例えば、水溶性プリフラックス、無電解Ni/Ajuメッキ、及び、AuSnメッキなどの少なくともいずれかの処理が行われた層を用いることができる。これにより、第1端面31ae及び第2端面31beにおけるはんだとの濡れ性が向上でき、実装性が向上する。 A first connection member 72a is provided at the end of the first conductive portion 30a opposite to the semiconductor stacked body 10 of the first column portion 31a, and the semiconductor stack of the second column portion 31b of the second conductive portion 30b. A second connection member 72b is provided at the end opposite to the body 10. Solder can be used for the first connection member 72a and the second connection member 72b. The first connection member 72a and the second connection member 72b may be omitted. A surface layer is formed on the first end surface 31ae (the portion in contact with the first connecting member 72a) of the first column portion 31a and the first end surface 31be (the portion in contact with the second connecting member 72b) of the second column portion 31b. It may be provided. As this surface layer, for example, a layer subjected to at least one of treatments such as water-soluble preflux, electroless Ni / Aju plating, and AuSn plating can be used. Thereby, the wettability with the solder in the first end face 31ae and the second end face 31be can be improved, and the mountability is improved.
本具体例においても、光学層60は、蛍光体層61を有し、さらに、透光部62及び硬質膜63を有しても良い。 Also in this specific example, the optical layer 60 includes the phosphor layer 61 and may further include the light transmitting portion 62 and the hard film 63.
図10(a)に表したように、第1電極14は、半導体積層体10の1つの辺の中央部に近接して設けられている。一方、第2電極15は、半導体積層体10の第1電極14を除く領域に設けられている。第2電極15の面積は、第1電極14の面積よりも大きい。これにより、放熱性が向上し、また、電流の注入効率が向上し、発光効率が向上できる。 As shown in FIG. 10A, the first electrode 14 is provided in the vicinity of the central portion of one side of the semiconductor stacked body 10. On the other hand, the second electrode 15 is provided in a region of the semiconductor stacked body 10 excluding the first electrode 14. The area of the second electrode 15 is larger than the area of the first electrode 14. As a result, heat dissipation is improved, current injection efficiency is improved, and light emission efficiency can be improved.
図10(b)及び図9(a)に表したように、第1絶縁層21には、第1開口部20o1と、複数の第2開口部20o2と、が設けられている。複数の第2開口部20o2の1つのパターン形状は、例えば10μm×10μmの略正方形である。 As shown in FIGS. 10B and 9A, the first insulating layer 21 is provided with a first opening 20o1 and a plurality of second openings 20o2. One pattern shape of the plurality of second openings 20o2 is, for example, a substantially square of 10 μm × 10 μm.
図9(a)に例示したように、第1開口部20o1により、第1電極14の少なくとも一部が露出されている。そして、図9(b)に例示したように、複数の第2開口部20o2により、第2電極15の一部が露出されている。 As illustrated in FIG. 9A, at least a part of the first electrode 14 is exposed through the first opening 20o1. As illustrated in FIG. 9B, a part of the second electrode 15 is exposed through the plurality of second openings 20o2.
図10(c)及び図9(a)に表したように、第1接続部32aは、第1開口部20o1から露出された第1電極14の少なくとも一部を覆うパターン形状を有している。そして、図10(c)及び図9(b)に表したように、第2接続部32bは、複数の第2開口部20o2から露出された第2電極15の一部を覆うパターン形状を有している。 As shown in FIG. 10C and FIG. 9A, the first connection portion 32a has a pattern shape that covers at least a part of the first electrode 14 exposed from the first opening 20o1. . 10C and 9B, the second connection portion 32b has a pattern shape that covers a part of the second electrode 15 exposed from the plurality of second openings 20o2. is doing.
図10(d)に表したように、第1柱部31aは、Z軸方向に沿ってみたときに、第1接続部32aと重なるパターン形状を有している。そして、図10(d)に表したように、第2柱部31bは、Z軸方向に沿ってみたときに、第2接続部32bと重なるパターン形状を有している。 As shown in FIG. 10D, the first pillar portion 31 a has a pattern shape that overlaps with the first connection portion 32 a when viewed along the Z-axis direction. As shown in FIG. 10D, the second column portion 31b has a pattern shape that overlaps with the second connection portion 32b when viewed along the Z-axis direction.
このようなパターン形状を採用することで、第1柱部31aは、第1接続部32aを介して、第1開口部20o1から露出する第1電極14と電気的に接続される。そして、第2柱部31bは、第2接続部32bを介して、複数の第2開口部20o2から露出する第2電極15と電気的に接続される。 By adopting such a pattern shape, the first pillar portion 31a is electrically connected to the first electrode 14 exposed from the first opening 20o1 via the first connection portion 32a. And the 2nd pillar part 31b is electrically connected with the 2nd electrode 15 exposed from several 2nd opening part 20o2 via the 2nd connection part 32b.
そして、本具体例では、第1絶縁層21は、第1柱部31aの半導体積層体10の側の面(例えば全面)と、半導体積層体10と、の間に設けられている。第1絶縁層21は、第2柱部31bの半導体積層体10の側の面(例えば全面)と、半導体積層体10と、の間にさらに設けられている。具体的には、第1絶縁層21は、第2柱部31bの半導体積層体10の側の面(例えば全面)と、第2電極15と、の間に設けられている。 In this specific example, the first insulating layer 21 is provided between the surface of the first pillar portion 31 a on the semiconductor stacked body 10 side (for example, the entire surface) and the semiconductor stacked body 10. The first insulating layer 21 is further provided between the surface (for example, the entire surface) of the second pillar portion 31 b on the semiconductor stacked body 10 side and the semiconductor stacked body 10. Specifically, the first insulating layer 21 is provided between the surface (for example, the entire surface) of the second pillar portion 31 b on the semiconductor stacked body 10 side and the second electrode 15.
このように、第1柱部31aの直下、及び、第2柱部31bの直下、に、第1絶縁層21を設けることで、第1柱部31a及び第2柱部31bの両方に対応する領域において、半導体層に加わる応力を緩和することができる。 As described above, by providing the first insulating layer 21 immediately below the first column portion 31a and directly below the second column portion 31b, both the first column portion 31a and the second column portion 31b are supported. In the region, stress applied to the semiconductor layer can be relaxed.
図11(a)、図11(b)及び図11(c)は、第1の実施形態に係る別の半導体発光装置の構成を例示する模式図である。
すなわち、図11(c)は模式的平面図であり、図11(a)は、図11(c)のE−E’線断面図であり、図11(b)は、図11(c)のF−F’線断面図である。
図12(a)、図12(b)、図12(c)及び図12(d)は、第1の実施形態に係る別の半導体発光装置の要素の構成を例示する模式図である。
すなわち、これらの図は、本実施形態に係る別の半導体発光装置112aに含まれる構成要素のZ軸方向に沿ってみたときのパターン形状を例示する図である。図12(a)〜図12(d)は、第1電極14及び第2電極15のパターン形状、第1絶縁層21のパターン形状、第1接続部32a及び第2接続部32bのパターン形状、並びに、第1柱部31a及び第2柱部31bのパターン形状を、それぞれ例示している。
FIG. 11A, FIG. 11B, and FIG. 11C are schematic views illustrating the configuration of another semiconductor light emitting device according to the first embodiment.
11 (c) is a schematic plan view, FIG. 11 (a) is a cross-sectional view taken along the line EE ′ of FIG. 11 (c), and FIG. 11 (b) is FIG. 11 (c). It is FF 'line sectional drawing of.
12A, 12 </ b> B, 12 </ b> C, and 12 </ b> D are schematic views illustrating the configuration of elements of another semiconductor light emitting device according to the first embodiment.
That is, these drawings are diagrams illustrating pattern shapes when viewed along the Z-axis direction of components included in another semiconductor light emitting device 112a according to this embodiment. 12A to 12D show the pattern shapes of the first electrode 14 and the second electrode 15, the pattern shape of the first insulating layer 21, the pattern shapes of the first connection portion 32a and the second connection portion 32b, And the pattern shape of the 1st pillar part 31a and the 2nd pillar part 31b is illustrated, respectively.
図11(a)〜図11(c)に表したように、半導体発光装置112aにおいても、第2柱部31bが2つ設けられている。 As shown in FIGS. 11A to 11C, the semiconductor light emitting device 112a also includes two second pillar portions 31b.
図12(a)に表したように、第1電極14及び第2電極15のパターン形状は、半導体発光装置112と同様であるので説明を省略する。 As illustrated in FIG. 12A, the pattern shapes of the first electrode 14 and the second electrode 15 are the same as those of the semiconductor light emitting device 112, and thus description thereof is omitted.
図12(b)に表したように、半導体発光装置112aにおいては、第1絶縁層21には、1つの第1開口部20o1と、1つの第2開口部20o2と、が設けられている。そして、第1絶縁層21は、第2柱部31bが設けられる領域には設けられていない。すなわち、第2柱部31bが設けられる領域には、第2開口部20o2が配置される。 As shown in FIG. 12B, in the semiconductor light emitting device 112a, the first insulating layer 21 is provided with one first opening 20o1 and one second opening 20o2. And the 1st insulating layer 21 is not provided in the area | region in which the 2nd pillar part 31b is provided. That is, the second opening 20o2 is disposed in the region where the second pillar portion 31b is provided.
図11(a)に例示したように、第1開口部20o1により、第1電極14の少なくとも一部が露出されている。そして、図11(b)に例示したように、第2開口部20o2により、第2電極15の一部が露出されている。 As illustrated in FIG. 11A, at least a part of the first electrode 14 is exposed through the first opening 20o1. As illustrated in FIG. 11B, a part of the second electrode 15 is exposed through the second opening 20o2.
図12(c)及び図11(a)に表したように、第1接続部32aは、第1開口部20o1から露出された第1電極14の少なくとも一部を覆うパターン形状を有している。そして、図12(c)及び図11(b)に表したように、第2接続部32bは、第2開口部20o2から露出された第2電極15の一部を覆うパターン形状を有している。この場合には、第2接続部32bの実質的な全面が、半導体積層体10の第2電極15に直接的に接続されている。 As shown in FIG. 12C and FIG. 11A, the first connection portion 32a has a pattern shape that covers at least a part of the first electrode 14 exposed from the first opening 20o1. . 12C and 11B, the second connection portion 32b has a pattern shape that covers a part of the second electrode 15 exposed from the second opening 20o2. Yes. In this case, a substantially entire surface of the second connection portion 32 b is directly connected to the second electrode 15 of the semiconductor stacked body 10.
図12(d)に表したように、第1柱部31aは、Z軸方向に沿ってみたときに、第1接続部32aと重なるパターン形状を有している。そして、図12(d)に表したように、第2柱部31bは、Z軸方向に沿ってみたときに、第2接続部32bと重なるパターン形状を有している。 As shown in FIG. 12D, the first column portion 31 a has a pattern shape that overlaps with the first connection portion 32 a when viewed along the Z-axis direction. And as represented to FIG.12 (d), the 2nd pillar part 31b has a pattern shape which overlaps with the 2nd connection part 32b, when it sees along a Z-axis direction.
このようなパターン形状を採用することで、第1柱部31aは、第1接続部32aを介して、第1開口部20o1から露出する第1電極14と電気的に接続される。第2柱部31bは、第2接続部32bを介して、第2開口部20o2から露出する第2電極15と電気的に接続される。 By adopting such a pattern shape, the first pillar portion 31a is electrically connected to the first electrode 14 exposed from the first opening 20o1 via the first connection portion 32a. The second column part 31b is electrically connected to the second electrode 15 exposed from the second opening 20o2 via the second connection part 32b.
本具体例においても、第1絶縁層21は、第1柱部31aの半導体積層体10の側の面(例えば全面)と、半導体積層体10と、の間に設けられている。これにより、第1柱部31aの部分において、半導体層に加わる応力を緩和することができる。そして、本具体例においては、第1絶縁層21は、第2柱部31bと、半導体積層体10と、の間には設けられていない。このため、第2柱部31bは、第1絶縁層21を介さないで、第2接続部32bを介して、半導体積層体10に対向する。このため、半導体積層体10と、第2導電部30b(第2接続部32b及び第2柱部31b)とが、(第2電極15を介して)熱的に接続されるため。熱抵抗が低下でき、放熱性を高めることができる。 Also in this specific example, the first insulating layer 21 is provided between the surface of the first pillar portion 31 a on the semiconductor stacked body 10 side (for example, the entire surface) and the semiconductor stacked body 10. Thereby, in the part of the 1st pillar part 31a, the stress added to a semiconductor layer can be relieved. In the specific example, the first insulating layer 21 is not provided between the second column portion 31 b and the semiconductor stacked body 10. For this reason, the 2nd pillar part 31b opposes the semiconductor laminated body 10 through the 2nd connection part 32b, without passing through the 1st insulating layer 21. FIG. For this reason, the semiconductor stacked body 10 and the second conductive part 30b (second connection part 32b and second column part 31b) are thermally connected (via the second electrode 15). Thermal resistance can be reduced and heat dissipation can be improved.
このように、第1絶縁層21を、第1柱部31aと半導体積層体10との間、及び、第2柱部31bと半導体積層体10との間、の両方に設ける構成(例えば半導体発光装置112の構成)と、第1絶縁層21を、第1柱部31aと半導体積層体10との間に設け、第2柱部31bと半導体積層体10との間には設けない構成(例えば半導体発光装置112aの構成)とが、応力緩和と放熱性向上とに関する所望の特性に応じて適切に選択される。 Thus, the structure which provides the 1st insulating layer 21 in both between the 1st pillar part 31a and the semiconductor laminated body 10 and between the 2nd pillar part 31b and the semiconductor laminated body 10 (for example, semiconductor light emission) The configuration of the device 112) and the first insulating layer 21 are provided between the first column portion 31a and the semiconductor stacked body 10 and are not provided between the second column portion 31b and the semiconductor stacked body 10 (for example, The configuration of the semiconductor light emitting device 112a) is appropriately selected according to desired characteristics regarding stress relaxation and heat dissipation improvement.
図13(a)、図13(b)及び図13(c)は、第1の実施形態に係る別の半導体発光装置の構成を例示する模式図である。
すなわち、図13(c)は模式的平面図であり、図13(a)は、図13(c)のG−G’線断面図であり、図13(b)は、図13(c)のH−H’線断面図である。
図14(a)、図14(b)、図14(c)及び図14(d)は、第1の実施形態に係る別の半導体発光装置の要素の構成を例示する模式図である。
すなわち、これらの図は、本実施形態に係る別の半導体発光装置112bに含まれる構成要素のZ軸方向に沿ってみたときのパターン形状を例示する図である。図14(a)〜図14(d)は、第1電極14及び第2電極15のパターン形状、第1絶縁層21のパターン形状、第1接続部32a及び第2接続部32bのパターン形状、並びに、第1柱部31a及び第2柱部31bのパターン形状を、それぞれ例示している。
FIG. 13A, FIG. 13B, and FIG. 13C are schematic views illustrating the configuration of another semiconductor light emitting device according to the first embodiment.
13C is a schematic plan view, FIG. 13A is a cross-sectional view taken along the line GG ′ of FIG. 13C, and FIG. 13B is a cross-sectional view of FIG. It is a HH 'sectional view taken on the line.
FIG. 14A, FIG. 14B, FIG. 14C, and FIG. 14D are schematic views illustrating the configuration of elements of another semiconductor light emitting device according to the first embodiment.
That is, these drawings are diagrams illustrating pattern shapes when viewed along the Z-axis direction of components included in another semiconductor light emitting device 112b according to this embodiment. 14A to 14D show the pattern shapes of the first electrode 14 and the second electrode 15, the pattern shape of the first insulating layer 21, the pattern shapes of the first connection portion 32a and the second connection portion 32b, And the pattern shape of the 1st pillar part 31a and the 2nd pillar part 31b is illustrated, respectively.
図13(a)〜図13(c)に表したように、半導体発光装置112bにおいても、第2柱部31bが2つ設けられている。 As shown in FIGS. 13A to 13C, the semiconductor light emitting device 112b is also provided with two second pillar portions 31b.
図14(b)に表したように、半導体発光装置112bにおいては、第1絶縁層21が、第1柱部31aと半導体積層体10との間、及び、第2柱部31bと半導体積層体10との間、の領域に設けられ、第1絶縁層21は、第1柱部31a及び第2柱部31bに対向する領域を除く領域には設けられていない。これ以外は、半導体発光装置112と同様とすることができるので説明を省略する。 As shown in FIG. 14B, in the semiconductor light emitting device 112b, the first insulating layer 21 is provided between the first column portion 31a and the semiconductor stacked body 10 and between the second column portion 31b and the semiconductor stacked body. The first insulating layer 21 is not provided in any region other than the region facing the first column part 31a and the second column part 31b. Except this, it can be the same as that of the semiconductor light emitting device 112, and the description is omitted.
このように、第1接続部21は、第1柱部31aの少なくとも一部と半導体積層体10との間、及び、第2柱部31bの少なくとも一部と半導体積層体10との間の少なくともいずれかに設けられれば良く、第1接続部21は、第1柱部31a及び第2柱部31bに対向する領域を除く領域には設けられなくても良い。 As described above, the first connection portion 21 is at least between the first pillar portion 31a and the semiconductor stacked body 10 and at least between the second pillar portion 31b and the semiconductor stacked body 10. It suffices if the first connecting portion 21 is provided in any one of the regions, and the first connecting portion 21 may not be provided in a region other than the region facing the first column portion 31a and the second column portion 31b.
(第2の実施の形態)
図15(a)、図15(b)及び図15(c)は、第2の実施形態に係る半導体発光装置の構成を例示する模式図である。
すなわち、図15(c)は模式的平面図であり、図15(a)は、図15(c)のI−I’線断面図であり、図15(b)は、図15(c)のJ−J’線断面図である。
図16(a)、図16(b)、図16(c)及び図16(d)は、第2の実施形態に係る半導体発光装置の要素の構成を例示する模式図である。
すなわち、これらの図は、本実施形態に係る半導体発光装置120に含まれる構成要素のZ軸方向に沿ってみたときのパターン形状を例示する図である。図16(a)〜図16(d)は、第1電極14及び第2電極15のパターン形状、第1絶縁層21のパターン形状、第1接続部32a及び第2接続部32bのパターン形状、並びに、第1柱部31a及び第2柱部31bのパターン形状を、それぞれ例示している。
(Second Embodiment)
FIG. 15A, FIG. 15B, and FIG. 15C are schematic views illustrating the configuration of the semiconductor light emitting device according to the second embodiment.
15C is a schematic plan view, FIG. 15A is a cross-sectional view taken along the line II ′ of FIG. 15C, and FIG. 15B is a cross-sectional view of FIG. It is JJ 'line sectional drawing of.
FIG. 16A, FIG. 16B, FIG. 16C, and FIG. 16D are schematic views illustrating the configuration of the elements of the semiconductor light emitting device according to the second embodiment.
That is, these drawings are diagrams illustrating pattern shapes when viewed along the Z-axis direction of the components included in the semiconductor light emitting device 120 according to this embodiment. 16 (a) to 16 (d) show the pattern shapes of the first electrode 14 and the second electrode 15, the pattern shape of the first insulating layer 21, the pattern shapes of the first connection portion 32a and the second connection portion 32b, And the pattern shape of the 1st pillar part 31a and the 2nd pillar part 31b is illustrated, respectively.
図15(a)〜図15(c)に表したように、半導体発光装置120においても、第2柱部31bが2つ設けられている。 As shown in FIGS. 15A to 15C, the semiconductor light emitting device 120 is also provided with two second pillar portions 31 b.
そして、図16(b)に表したように、半導体発光装置120においては、第1絶縁層21が、第1柱部31aと半導体積層体10との間、及び、第2柱部31bと半導体積層体10との間、の領域に設けられている。 As shown in FIG. 16B, in the semiconductor light emitting device 120, the first insulating layer 21 is provided between the first pillar portion 31a and the semiconductor stacked body 10, and the second pillar portion 31b and the semiconductor. It is provided in a region between the stacked body 10.
さらに、図15(b)及び図16(b)に表したように、半導体積層体10の第1主面に第2絶縁層22が設けられている。この第2絶縁層22は、第1主面10bにおいて第1絶縁層21が設けられていない領域に設けられている。 Furthermore, as shown in FIG. 15B and FIG. 16B, the second insulating layer 22 is provided on the first main surface of the semiconductor stacked body 10. The second insulating layer 22 is provided in a region where the first insulating layer 21 is not provided in the first main surface 10b.
本具体例では、第1絶縁層21は、第1柱部31a及び第2柱部31bに対向する領域を除く領域には設けられていない。そして、第2絶縁層22は、第2主面10aにおいて第1柱部31aに対向する領域を除く領域に設けられている。第2絶縁層22は、第2主面10aにおいて第2柱部31bに対向する領域を除く領域に設けられている。 In this specific example, the first insulating layer 21 is not provided in a region other than a region facing the first column portion 31a and the second column portion 31b. And the 2nd insulating layer 22 is provided in the area | region except the area | region which opposes the 1st pillar part 31a in the 2nd main surface 10a. The second insulating layer 22 is provided in a region excluding a region facing the second pillar portion 31b on the second main surface 10a.
そして、第2絶縁層22は、第1絶縁層21の熱伝導率よりも高い熱伝導率を有する。 例えば、第1絶縁層21には有機材料が用いられ、第2絶縁層22には無機材料が用いられる。なお、第1絶縁層21には、例えば、少量の無機物質が添加された有機材料を用いても良い。 The second insulating layer 22 has a thermal conductivity higher than that of the first insulating layer 21. For example, an organic material is used for the first insulating layer 21 and an inorganic material is used for the second insulating layer 22. For the first insulating layer 21, for example, an organic material to which a small amount of an inorganic substance is added may be used.
例えば、第1絶縁層21としてポリイミドが用いられ、第2絶縁層22としてアルミナが用いられる。ポリイミドの熱伝導率は、例えば約0.15W/(m・K)であり、アルミナの熱伝導率は、約38W/(m・K)である。なお、本実施形態はこれに限らず、第2絶縁層22には、第1絶縁層21に用いられる材料よりも熱伝導率が高い任意の絶縁材料を用いることができる。 For example, polyimide is used as the first insulating layer 21, and alumina is used as the second insulating layer 22. The thermal conductivity of polyimide is, for example, about 0.15 W / (m · K), and the thermal conductivity of alumina is about 38 W / (m · K). In addition, this embodiment is not restricted to this, For the 2nd insulating layer 22, the arbitrary insulating materials whose heat conductivity is higher than the material used for the 1st insulating layer 21 can be used.
このように、半導体発光装置120は、半導体積層体10の第2主面10aにおいて、第1絶縁層21が設けられていない領域に設けられ、第1絶縁層21の熱伝導率よりも高い熱伝導率を有する第2絶縁層22をさらに備える。なお、第1電極14と第1導電部30aとの電気的な接続、及び、第2電極15と第2導電部30bとの電気的な接続を実現するために、第2絶縁層22は、第1電極14の少なくとも一部の上、及び、第2電極15の少なくとも一部の上には設けられていない。 As described above, the semiconductor light emitting device 120 is provided in a region where the first insulating layer 21 is not provided on the second main surface 10a of the semiconductor stacked body 10, and has a heat higher than the thermal conductivity of the first insulating layer 21. A second insulating layer 22 having conductivity is further provided. In order to realize the electrical connection between the first electrode 14 and the first conductive portion 30a and the electrical connection between the second electrode 15 and the second conductive portion 30b, the second insulating layer 22 includes: They are not provided on at least part of the first electrode 14 and on at least part of the second electrode 15.
すなわち、第1柱部31aと半導体積層体10との間、及び、第2柱部31bと半導体積層体10との間に、半導体積層体10よりも弾性率が低い第1絶縁層21を設け、半導体積層体10に加わる応力を緩和しつつ、熱伝導率が高い第2絶縁層22を設けることで、半導体積層体10の熱を効率良く放熱できる。これにより、半導体層に加わる応力を緩和しつつ、放熱性を向上できる。これにより、例えばさらに発光効率を向上することができる。 That is, the first insulating layer 21 having an elastic modulus lower than that of the semiconductor stacked body 10 is provided between the first column portion 31 a and the semiconductor stacked body 10 and between the second column portion 31 b and the semiconductor stacked body 10. By providing the second insulating layer 22 having a high thermal conductivity while relaxing the stress applied to the semiconductor stacked body 10, the heat of the semiconductor stacked body 10 can be efficiently dissipated. Thereby, heat dissipation can be improved while relaxing the stress applied to the semiconductor layer. Thereby, for example, the luminous efficiency can be further improved.
なお、第2絶縁層22は、第1の実施形態に係る半導体発光装置110、110a〜110f、112、112a及び112bのいずれかにおいても設けることができ、同様の効果を発揮することができる。 The second insulating layer 22 can be provided in any of the semiconductor light emitting devices 110, 110a to 110f, 112, 112a, and 112b according to the first embodiment, and the same effect can be exhibited.
(第3の実施の形態)
図17は、第3の実施形態に係る半導体発光装置の製造方法を例示するフローチャート図である。
本実施形態は、上記の実施形態に係るいずれかの半導体発光装置を製造する方法である。すなわち、本製造方法は、第1主面10bと、第1主面10bとは反対側の第2主面10aと、を有する半導体積層体10と、半導体積層体10の第2主面10aに設けられた第1電極14及び第2電極15と、を含む発光部10dと、第1電極14に電気的に接続され、第2主面10aの上に立設された第1柱部31aを含む第1導電部30aと、第2電極15に電気的に接続され、第2主面10aの上に立設された第2柱部31bを含む第2導電部30bと、第1柱部31aの少なくとも一部と半導体積層体10との間、及び、第2柱部31bの少なくとも一部と半導体積層体10との間、の少なくともいずれかに設けられた第1絶縁層21と、第1導電部30aの側面及び第2導電部30bの側面を覆う封止部50と、半導体積層体10の第1主面10bに設けられた光学層であって、発光層13から放出された発光光を吸収し、発光光の波長とは異なる波長の光を放出する波長変換部(蛍光体層61)を含む光学層60と、を有する半導体発光装置の製造方法である。半導体積層体10は、第1主面10bの側に設けられた第1導電形の第1半導体層11と、第2主面10aの側に設けられた第2導電形の第2半導体層12と、第1半導体層11と第2半導体層12との間に設けられた発光層13と、を含む。半導体積層体10においては、第2半導体層12及び発光層13が選択的に除去されて第2主面10aに第1半導体層11の一部が露出する。第1電極14は、第2主面10aの側において第1半導体層11に電気的に接続され、第2電極15は、第2主面10aの側において第2半導体層12に電気的に接続される。
(Third embodiment)
FIG. 17 is a flowchart illustrating the method for manufacturing the semiconductor light emitting device according to the third embodiment.
The present embodiment is a method of manufacturing any one of the semiconductor light emitting devices according to the above embodiments. That is, this manufacturing method includes a semiconductor stacked body 10 having a first main surface 10b and a second main surface 10a opposite to the first main surface 10b, and a second main surface 10a of the semiconductor stacked body 10. A light emitting portion 10d including the first electrode 14 and the second electrode 15 provided, and a first column portion 31a electrically connected to the first electrode 14 and erected on the second main surface 10a. The first conductive portion 30a including the second conductive portion 30b including the second column portion 31b that is electrically connected to the second electrode 15 and is erected on the second main surface 10a, and the first column portion 31a. A first insulating layer 21 provided between at least a part of the semiconductor stacked body 10 and at least one of the second pillar portion 31b and the semiconductor stacked body 10; A sealing portion 50 covering the side surface of the conductive portion 30a and the side surface of the second conductive portion 30b; The wavelength conversion unit (phosphor layer 61) is an optical layer provided on the first main surface 10b, which absorbs the emitted light emitted from the light emitting layer 13 and emits light having a wavelength different from the wavelength of the emitted light. And an optical layer 60 including a semiconductor light emitting device. The semiconductor stacked body 10 includes a first conductivity type first semiconductor layer 11 provided on the first main surface 10b side and a second conductivity type second semiconductor layer 12 provided on the second main surface 10a side. And a light emitting layer 13 provided between the first semiconductor layer 11 and the second semiconductor layer 12. In the semiconductor stacked body 10, the second semiconductor layer 12 and the light emitting layer 13 are selectively removed, and a part of the first semiconductor layer 11 is exposed on the second main surface 10a. The first electrode 14 is electrically connected to the first semiconductor layer 11 on the second main surface 10a side, and the second electrode 15 is electrically connected to the second semiconductor layer 12 on the second main surface 10a side. Is done.
図17に表したように、本実施形態に係る半導体発光装置の製造方法は、半導体積層体10の第2主面10aの、第1柱部31aの少なくとも一部、及び、第2柱部31bの少なくとも一部、の少なくともいずれかに対応する領域に、第1絶縁層21を形成する(ステップS110)。すなわち、例えば、図2(c)に関して説明した処理を行う。 As illustrated in FIG. 17, the method for manufacturing the semiconductor light emitting device according to the present embodiment includes at least a part of the first column portion 31 a and the second column portion 31 b on the second main surface 10 a of the semiconductor stacked body 10. The first insulating layer 21 is formed in a region corresponding to at least a part of (Step S110). That is, for example, the processing described in regard to FIG.
なお、既に説明したように、第1絶縁層21は、第1電極14の少なくとも一部を除き、第2電極15の少なくとも一部を除く領域に形成することができる。第1絶縁層21は、複数の半導体積層体10どうしの間にさらに設けることができる。 As already described, the first insulating layer 21 can be formed in a region excluding at least a part of the first electrode 14 and excluding at least a part of the second electrode 15. The first insulating layer 21 can be further provided between the plurality of semiconductor stacked bodies 10.
そして、図15に表したように、第1絶縁層21の上に、第1導電部30aの少なくとも一部及び第2導電部30bの少なくとも一部となる導電膜を形成する(ステップS120)。すなわち、例えば、図2(d)、図2(e)及び図3(a)に関して説明した処理を行う。 Then, as illustrated in FIG. 15, a conductive film that forms at least a part of the first conductive part 30 a and at least a part of the second conductive part 30 b is formed on the first insulating layer 21 (Step S <b> 120). That is, for example, the processing described with reference to FIGS. 2D, 2E, and 3A is performed.
すなわち、ステップS120は、例えば、シード層33を形成する工程、第1接続部32a及び第2接続部32bに対応する領域を除く領域に第1レジスト層37を形成する工程、並びに、第1レジスト層37が設けられていない領域に、第1接続部32aの第2層及び第2接続部32bの第4層となる接続部導電膜32fを形成する工程を含むことができる。 That is, step S120 includes, for example, a step of forming the seed layer 33, a step of forming the first resist layer 37 in a region excluding the regions corresponding to the first connection portion 32a and the second connection portion 32b, and the first resist In the region where the layer 37 is not provided, a step of forming the connection portion conductive film 32f to be the second layer of the first connection portion 32a and the fourth layer of the second connection portion 32b can be included.
なお、既に説明したように、第1導電部30aの少なくとも一部、及び、第2導電部30bの少なくとも一部となる導電膜は、第1絶縁層21に覆われていない第1電極14の少なくとも一部と、第1絶縁層21に覆われていない第2電極15の少なくとも一部と、を覆うように、形成されることができる。 As already described, at least a part of the first conductive part 30a and a conductive film that becomes at least a part of the second conductive part 30b are not covered by the first insulating layer 21. It can be formed so as to cover at least a part and at least a part of the second electrode 15 not covered with the first insulating layer 21.
これにより、半導体層に加わる応力を緩和し、発光効率の向上が可能な半導体発光装置を製造することができる。 Thereby, the semiconductor light-emitting device which can relieve | moderate the stress added to a semiconductor layer and can improve luminous efficiency can be manufactured.
そして、既に説明したように、上記の第1絶縁層21の形成(ステップS110)と、上記の導電膜の形成(ステップS120)と、は、複数の半導体積層体10が設けられた基板10sにおいて、複数の半導体積層体10について一括して実施されることができる。これにより、半導体層に加わる応力を緩和し、発光効率の向上が可能な半導体発光装置を高い生産性で製造することができる。 And as already demonstrated, formation of said 1st insulating layer 21 (step S110) and formation of said electrically conductive film (step S120) are in the board | substrate 10s with which the several semiconductor laminated body 10 was provided. It can be carried out collectively for a plurality of semiconductor laminates 10. As a result, a semiconductor light emitting device capable of relaxing the stress applied to the semiconductor layer and improving the light emission efficiency can be manufactured with high productivity.
なお、図6(a)〜図6(c)に関して説明した半導体発光装置110d、110e及び110fのように、接続部導電膜32fが省略される場合には、ステップS120における第1導電部30aの少なくとも一部、及び、第2導電部30bの少なくとも一部となる導電膜は、第1柱部31a及び第2柱部31bを形成する工程(例えば図3(b)及び図3(c)に関して説明した工程)に相当する。この方法においても、半導体層に加わる応力を緩和し、発光効率の向上が可能な半導体発光装置を製造することができる。 When the connection conductive film 32f is omitted as in the semiconductor light emitting devices 110d, 110e, and 110f described with reference to FIGS. 6A to 6C, the first conductive part 30a in step S120 is omitted. At least a part of the conductive film that becomes at least a part of the second conductive part 30b is formed in the step of forming the first pillar part 31a and the second pillar part 31b (for example, with reference to FIGS. 3B and 3C). This corresponds to the process described above. Also in this method, it is possible to manufacture a semiconductor light emitting device capable of relaxing the stress applied to the semiconductor layer and improving the light emission efficiency.
第2実施形態に係る半導体発光装置120を製造する場合には、本製造方法は、例えば、第1絶縁層21を形成する前に、半導体積層体10の第2主面10aの、第1絶縁層21が形成される領域を除く領域に第2絶縁層22を形成する工程をさらに備えることができる。すなわち、まず、半導体積層体10の第2主面10aのうち、第1絶縁層21が形成される領域を除く領域に、例えば、アルミナなどの第2絶縁層22を形成する。なお、第2絶縁層22は、第1電極14の少なくとも一部を除き、第2電極15の少なくとも一部を除いた領域に設けられる。そして、この後、第1絶縁層21を形成するステップS110を実施する。これにより、半導体発光装置120が製造できる。 In the case of manufacturing the semiconductor light emitting device 120 according to the second embodiment, this manufacturing method is, for example, before forming the first insulating layer 21, the first insulation of the second main surface 10 a of the semiconductor stacked body 10. The process of forming the 2nd insulating layer 22 in the area | region except the area | region in which the layer 21 is formed can be further provided. That is, first, the second insulating layer 22 such as alumina is formed in a region of the second main surface 10a of the semiconductor stacked body 10 excluding a region where the first insulating layer 21 is formed. The second insulating layer 22 is provided in a region excluding at least a part of the first electrode 14 and excluding at least a part of the second electrode 15. Thereafter, step S110 for forming the first insulating layer 21 is performed. Thereby, the semiconductor light emitting device 120 can be manufactured.
赤色の蛍光体として例えば以下が挙げられる。ただし、実施形態に用いられる赤色の蛍光体は、これに限定されない。
Y2O2S:Eu、
Y2O2S:Eu+顔料、
Y2O3:Eu、
Zn3(PO4)2:Mn、
(Zn,Cd)S:Ag+In2O3、
(Y,Gd,Eu)BO3、
(Y,Gd,Eu)2O3、
YVO4:Eu、
La2O2S:Eu,Sm、
LaSi3N5:Eu2+、
α−sialon:Eu2+、
CaAlSiN3:Eu2+、
CaSiNX:Eu2+、
CaSiNX:Ce2+、
M2Si5N8:Eu2+、
CaAlSiN3:Eu2+、
(SrCa)AlSiN3:EuX+、
Srx(SiyAl3)z(OxN):EuX+ 。
Examples of the red phosphor include the following. However, the red phosphor used in the embodiment is not limited to this.
Y 2 O 2 S: Eu,
Y 2 O 2 S: Eu + pigment,
Y 2 O 3 : Eu,
Zn 3 (PO 4 ) 2 : Mn,
(Zn, Cd) S: Ag + In 2 O 3 ,
(Y, Gd, Eu) BO 3 ,
(Y, Gd, Eu) 2 O 3 ,
YVO 4 : Eu,
La 2 O 2 S: Eu, Sm,
LaSi 3 N 5 : Eu 2+ ,
α-sialon: Eu 2+ ,
CaAlSiN 3 : Eu 2+ ,
CaSiN X : Eu 2+ ,
CaSiN X : Ce 2+ ,
M 2 Si 5 N 8 : Eu 2+ ,
CaAlSiN 3 : Eu 2+ ,
(SrCa) AlSiN 3 : Eu X + ,
Sr x (Si y Al 3) z (O x N): Eu X +.
緑色の蛍光体として例えば以下が挙げられる。ただし、実施形態に用いられる緑色の蛍光体は、これに限定されない。
ZnS:Cu,Al、
ZnS:Cu,Al+顔料、
(Zn,Cd)S:Cu,Al、
ZnS:Cu,Au,Al,+顔料、
Y3Al5O12:Tb、
Y3(Al,Ga)5O12:Tb、
Y2SiO5:Tb、
Zn2SiO4:Mn、
(Zn,Cd)S:Cu、
ZnS:Cu、
Zn2SiO4:Mn、
ZnS:Cu+Zn2SiO4:Mn、
Gd2O2S:Tb、
(Zn,Cd)S:Ag、
ZnS:Cu,Al、
Y2O2S:Tb、
ZnS:Cu,Al+In2O3、
(Zn,Cd)S:Ag+In2O3、
(Zn,Mn)2SiO4、
BaAl12O19:Mn、
(Ba,Sr,Mg)O・aAl2O3:Mn、
LaPO4:Ce,Tb、
Zn2SiO4:Mn、
ZnS:Cu、
3(Ba,Mg,Eu,Mn)O・8Al2O3、
La2O3・0.2SiO2・0.9P2O5:Ce,Tb、
CeMgAl11O19:Tb、
CaSc2O4:Ce、
(BrSr)SiO4:Eu、
α−sialon:Yb2+、
β−sialon:Eu2+、
(SrBa)YSi4N7:Eu2+、
(CaSr)Si2O4N7:Eu2+、
Sr(SiAl)(ON):Ce 。
Examples of the green phosphor include the following. However, the green phosphor used in the embodiment is not limited to this.
ZnS: Cu, Al,
ZnS: Cu, Al + pigment,
(Zn, Cd) S: Cu, Al,
ZnS: Cu, Au, Al, + pigment,
Y 3 Al 5 O 12 : Tb,
Y 3 (Al, Ga) 5 O 12 : Tb,
Y 2 SiO 5 : Tb,
Zn 2 SiO 4 : Mn,
(Zn, Cd) S: Cu,
ZnS: Cu,
Zn 2 SiO 4 : Mn,
ZnS: Cu + Zn 2 SiO 4 : Mn,
Gd 2 O 2 S: Tb,
(Zn, Cd) S: Ag,
ZnS: Cu, Al,
Y 2 O 2 S: Tb,
ZnS: Cu, Al + In 2 O 3 ,
(Zn, Cd) S: Ag + In 2 O 3 ,
(Zn, Mn) 2 SiO 4 ,
BaAl 12 O 19 : Mn
(Ba, Sr, Mg) O.aAl 2 O 3 : Mn,
LaPO 4 : Ce, Tb,
Zn 2 SiO 4 : Mn,
ZnS: Cu,
3 (Ba, Mg, Eu, Mn) O.8Al 2 O 3 ,
La 2 O 3 · 0.2SiO 2 · 0.9P 2 O 5: Ce, Tb,
CeMgAl 11 O 19 : Tb,
CaSc 2 O 4 : Ce,
(BrSr) SiO 4 : Eu,
α-sialon: Yb 2+ ,
β-sialon: Eu 2+ ,
(SrBa) YSi 4 N 7 : Eu 2+ ,
(CaSr) Si 2 O 4 N 7 : Eu 2+ ,
Sr (SiAl) (ON): Ce.
青色の蛍光体として例えば以下が挙げられる。ただし、実施形態に用いられる青色の蛍光体はこれに限定されない。
ZnS:Ag、
ZnS:Ag+顔料、
ZnS:Ag,Al、
ZnS:Ag,Cu,Ga,Cl、
ZnS:Ag+In2O3、
ZnS:Zn+In2O3、
(Ba,Eu)MgAl10O17、
(Sr,Ca,Ba,Mg)10(PO4)6Cl2:Eu、
Sr10(PO4)6Cl2:Eu、
(Ba,Sr,Eu)(Mg,Mn)Al10O17、
10(Sr,Ca,Ba,Eu)・6PO4・Cl2、
BaMg2Al16O25:Eu 。
Examples of the blue phosphor include the following. However, the blue phosphor used in the embodiment is not limited to this.
ZnS: Ag,
ZnS: Ag + pigment,
ZnS: Ag, Al,
ZnS: Ag, Cu, Ga, Cl,
ZnS: Ag + In 2 O 3 ,
ZnS: Zn + In 2 O 3 ,
(Ba, Eu) MgAl 10 O 17 ,
(Sr, Ca, Ba, Mg) 10 (PO 4 ) 6 Cl 2 : Eu,
Sr 10 (PO 4 ) 6Cl 2 : Eu,
(Ba, Sr, Eu) (Mg, Mn) Al 10 O 17 ,
10 (Sr, Ca, Ba, Eu) · 6PO 4 · Cl 2 ,
BaMg 2 Al 16 O 25: Eu .
黄色の蛍光体として例えば以下が挙げられる。ただし、実施形態に用いられる黄色の蛍光体はこれに限定されない。
Li(Eu,Sm)W2O8、
(Y,Gd)3,(Al,Ga)5O12:Ce3+、
Li2SrSiO4:Eu2+、
(Sr(Ca,Ba))3SiO5:Eu2+、
SrSi2ON2.7:Eu2+ 。
Examples of the yellow phosphor include the following. However, the yellow phosphor used in the embodiment is not limited to this.
Li (Eu, Sm) W 2 O 8 ,
(Y, Gd) 3 , (Al, Ga) 5 O 12 : Ce 3+ ,
Li 2 SrSiO 4 : Eu 2+ ,
(Sr (Ca, Ba)) 3 SiO 5 : Eu 2+ ,
SrSi 2 ON 2.7 : Eu 2+ .
なお、本明細書において「窒化物半導体」とは、BxInyAlzGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むものや、導電形などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。 In this specification, “nitride semiconductor” means B x In y Al z Ga 1-xyz N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z ≦ 1) Semiconductors having all compositions in which the composition ratios x, y, and z are changed within the respective ranges are included. Furthermore, in the above chemical formula, those that further include a group V element other than N (nitrogen), and those that further include any of various dopants added to control the conductivity type, etc. Shall be included.
以上説明したように、実施形態によれば、半導体層に加わる応力を緩和し、発光効率の向上が可能な半導体発光装置及びその製造方法を提供することができる。 As described above, according to the embodiment, it is possible to provide a semiconductor light emitting device that can relieve stress applied to the semiconductor layer and improve the light emission efficiency, and a method for manufacturing the same.
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。 In the present specification, “vertical” and “parallel” include not only strictly vertical and strictly parallel, but also include, for example, variations in the manufacturing process, and may be substantially vertical and substantially parallel. is good.
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施の形態は、これらの具体例に限定されるものではない。例えば、発光部に含まれる半導体層、発光層、電極、導電層、反射層及びコンタクト電極層、並びに、半導体発光装置に含まれる導電部、柱部、接続部、絶縁層、封止部、光学層、波長変換部、蛍光体層、蛍光体、透光部及び硬質膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
The embodiments of the present invention have been described above with reference to specific examples. However, the embodiments of the present invention are not limited to these specific examples. For example, a semiconductor layer, a light emitting layer, an electrode, a conductive layer, a reflective layer, and a contact electrode layer included in the light emitting portion, and a conductive portion, a column portion, a connection portion, an insulating layer, a sealing portion, an optical included in the semiconductor light emitting device The specific configuration of each element such as the layer, the wavelength conversion unit, the phosphor layer, the phosphor, the light transmission unit, and the hard film is similarly implemented by appropriately selecting from a known range by those skilled in the art. As long as the same effect can be obtained, it is included in the scope of the present invention.
Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.
その他、本発明の実施の形態として上述した半導体発光装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光装置及びその製造方法も、本発明の実施の形態の要旨を包含する限り、本発明の範囲に属する。 In addition, all semiconductor light-emitting devices and methods for manufacturing the same that can be implemented by those skilled in the art based on the semiconductor light-emitting devices and methods for manufacturing the same described above as embodiments of the present invention are also included in the implementation of the present invention. As long as the gist of the form is included, it belongs to the scope of the present invention.
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。 In addition, in the category of the idea of the present invention, those skilled in the art can conceive of various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .
10…半導体積層体、 10a…第2主面、 10b…第1主面、 10d…発光部、 10s…基板、 11…第1半導体層、 12…第2半導体層、 13…発光層、 14…第1電極、 15…第2電極、 18…保護層、 20o1、20o2…第1及び第2開口部、 21…第1絶縁層、 22…第2絶縁層、 30a…第1導電部、 30b…第2導電部、 31a…第1柱部、 31ae…第1端面、 31b…第2柱部、 31be…第2端面、 31f…柱部導電膜、 32a…第1接続部、 32b…第2接続部、 32f…接続部導電膜、 33…シード層、 37…第1レジスト層、 38…第2レジスト層、 50…封止部、 50f…樹脂層、 60…光学層、 61…蛍光体層(波長変換部)、 61f…蛍光体膜、 62…透光部、 63…硬質膜、 72a、72b…第1及び第2接続部材、 110、110a〜110f、111、112、112a、112b、120…半導体発光装置 DESCRIPTION OF SYMBOLS 10 ... Semiconductor laminated body, 10a ... 2nd main surface, 10b ... 1st main surface, 10d ... Light emission part, 10s ... Substrate, 11 ... 1st semiconductor layer, 12 ... 2nd semiconductor layer, 13 ... Light emission layer, 14 ... 1st electrode, 15 ... 2nd electrode, 18 ... Protective layer, 20o1, 20o2 ... 1st and 2nd opening part, 21 ... 1st insulating layer, 22 ... 2nd insulating layer, 30a ... 1st electroconductive part, 30b ... 2nd electroconductive part, 31a ... 1st pillar part, 31ae ... 1st end surface, 31b ... 2nd pillar part, 31be ... 2nd end surface, 31f ... Column part electrically conductive film, 32a ... 1st connection part, 32b ... 2nd connection Part, 32f ... conductive film of connection part, 33 ... seed layer, 37 ... first resist layer, 38 ... second resist layer, 50 ... sealing part, 50f ... resin layer, 60 ... optical layer, 61 ... phosphor layer ( Wavelength conversion part), 61f ... phosphor film, 62 ... translucent part 63 ... Hard film, 72a, 72b ... First and second connecting members, 110, 110a to 110f, 111, 112, 112a, 112b, 120 ... Semiconductor light emitting device
Claims (15)
前記第1電極に電気的に接続され、前記第2主面の上に立設された第1柱部を含む第1導電部と、
前記第2電極に電気的に接続され、前記第2主面の上に立設された第2柱部を含む第2導電部と、
前記第1柱部の少なくとも一部と前記半導体積層体との間、及び、前記第2柱部の少なくとも一部と前記半導体積層体との間、の少なくともいずれかに設けられた第1絶縁層と、
前記第1導電部の側面及び前記第2導電部の側面を覆う封止部と、
前記半導体積層体の前記第1主面に設けられた光学層であって、前記発光層から放出された発光光を吸収し、前記発光光の波長とは異なる波長の光を放出する波長変換部を含む前記光学層と、
を備えたことを特徴とする半導体発光装置。 A semiconductor stacked body having a first main surface and a second main surface opposite to the first main surface, and a first electrode and a second electrode provided on the second main surface of the semiconductor stacked body A light emitting unit including:
A first conductive portion that is electrically connected to the first electrode and includes a first pillar portion erected on the second main surface;
A second conductive portion including a second pillar portion electrically connected to the second electrode and erected on the second main surface;
A first insulating layer provided at least either between at least a part of the first pillar part and the semiconductor stacked body or between at least a part of the second pillar part and the semiconductor stacked body. When,
A sealing portion covering a side surface of the first conductive portion and a side surface of the second conductive portion;
A wavelength conversion unit that is an optical layer provided on the first main surface of the semiconductor stacked body and that absorbs emitted light emitted from the light emitting layer and emits light having a wavelength different from the wavelength of the emitted light. The optical layer comprising:
A semiconductor light emitting device comprising:
前記第1導電部は、前記第1絶縁層の前記半導体積層体とは反対の側の面の少なくとも一部を覆い前記第1電極と前記第1柱部とを電気的に接続する第1接続部をさらに含むことを特徴とする請求項1〜5のいずれか1つに記載の半導体発光装置。 The first insulating layer is provided between the at least part of the first pillar portion and the semiconductor stacked body,
The first conductive portion covers at least a part of a surface of the first insulating layer opposite to the semiconductor stacked body and electrically connects the first electrode and the first pillar portion. The semiconductor light emitting device according to claim 1, further comprising a portion.
前記第2導電部は、前記第1絶縁層の前記半導体積層体とは反対の側の面の少なくとも一部を覆い前記第2電極と前記第2柱部とを電気的に接続する第2接続部をさらに含むことを特徴とする請求項1〜6のいずれか1つに記載の半導体発光装置。 The first insulating layer is provided between the at least part of the second pillar portion and the semiconductor stacked body,
The second conductive portion covers at least a part of the surface of the first insulating layer opposite to the semiconductor stacked body, and electrically connects the second electrode and the second pillar portion. The semiconductor light emitting device according to claim 1, further comprising a portion.
前記半導体積層体においては、前記第2半導体層及び前記発光層が選択的に除去されて前記第2主面において前記第1半導体層の一部が露出し、
前記第1電極は、前記第2主面の側において前記第1半導体層に電気的に接続され、
前記第2電極は、前記第2主面の側において前記第2半導体層に電気的に接続されることを特徴とする請求項1〜12のいずれか1つに記載の半導体発光装置。 The semiconductor laminate includes a first conductivity type first semiconductor layer provided on the first main surface side, a second conductivity type second semiconductor layer provided on the second main surface side, and A light emitting layer provided between the first semiconductor layer and the second semiconductor layer,
In the semiconductor stacked body, the second semiconductor layer and the light emitting layer are selectively removed to expose a part of the first semiconductor layer on the second main surface,
The first electrode is electrically connected to the first semiconductor layer on the second main surface side,
The semiconductor light emitting device according to claim 1, wherein the second electrode is electrically connected to the second semiconductor layer on the second main surface side.
前記半導体積層体の前記第2主面の、前記第1柱部の少なくとも一部及び前記第2柱部の少なくとも一部の少なくともいずれかに対応する領域に、前記第1絶縁層を形成し、
前記第1絶縁層の上に、前記第1導電部の少なくとも一部、及び、前記第2導電部の少なくとも一部となる導電膜を形成することを特徴とする半導体発光装置の製造方法。 , A semiconductor stacked body having a first main surface and a second main surface opposite to the first main surface, a first electrode and a second electrode provided on the second main surface of the semiconductor stacked body A light emitting portion including an electrode; a first conductive portion including a first pillar portion that is electrically connected to the first electrode and is erected on the second main surface; and electrically connected to the second electrode A second conductive portion including a second pillar portion that is connected to the second main surface and is erected on the second main surface, between at least a portion of the first pillar portion and the semiconductor stacked body, and A first insulating layer provided on at least one of the second pillar portion and at least one of the semiconductor stacked bodies, and a sealing covering a side surface of the first conductive portion and a side surface of the second conductive portion. And an optical layer provided on the first main surface of the semiconductor stacked body, which absorbs the emitted light emitted from the light emitting layer, and the wavelength of the emitted light The method for manufacturing a semiconductor light emitting device having, said optical layer comprising a wavelength converting part for emitting light of different wavelengths,
Forming the first insulating layer in a region corresponding to at least one of the first pillar part and at least part of the second pillar part of the second main surface of the semiconductor stacked body;
A method of manufacturing a semiconductor light emitting device, comprising: forming a conductive film on at least a part of the first conductive part and at least a part of the second conductive part on the first insulating layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010130522A JP2011258674A (en) | 2010-06-07 | 2010-06-07 | Semiconductor light-emitting device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010130522A JP2011258674A (en) | 2010-06-07 | 2010-06-07 | Semiconductor light-emitting device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011258674A true JP2011258674A (en) | 2011-12-22 |
Family
ID=45474570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010130522A Pending JP2011258674A (en) | 2010-06-07 | 2010-06-07 | Semiconductor light-emitting device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011258674A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350283B2 (en) | 2010-06-07 | 2013-01-08 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same |
| JP2015119014A (en) * | 2013-12-18 | 2015-06-25 | 日亜化学工業株式会社 | Semiconductor light emitting device and electrode forming method thereof |
| JP2018191016A (en) * | 2012-03-30 | 2018-11-29 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | Sealed semiconductor light emitting device |
-
2010
- 2010-06-07 JP JP2010130522A patent/JP2011258674A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350283B2 (en) | 2010-06-07 | 2013-01-08 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same |
| JP2018191016A (en) * | 2012-03-30 | 2018-11-29 | コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. | Sealed semiconductor light emitting device |
| JP2015119014A (en) * | 2013-12-18 | 2015-06-25 | 日亜化学工業株式会社 | Semiconductor light emitting device and electrode forming method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5414627B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP5398644B2 (en) | Light source device using semiconductor light emitting device | |
| JP5426481B2 (en) | Light emitting device | |
| JP5356312B2 (en) | Semiconductor light emitting device | |
| JP5390472B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP5337105B2 (en) | Semiconductor light emitting device | |
| JP5662277B2 (en) | Semiconductor light emitting device and light emitting module | |
| CN102270722B (en) | Semiconductor light emitting device | |
| JP5325834B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP5414579B2 (en) | Semiconductor light emitting device | |
| JP5449039B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| TW201220560A (en) | which forms a first wiring layer in a first opening of a first insulating layer of a multilayer body including a plurality of semiconductor layers, a first electrode, a second electrode, and the first insulating layer | |
| JP6306308B2 (en) | Semiconductor light emitting device | |
| JP2011258673A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP2011258674A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP2015043462A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP5695706B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP5592963B2 (en) | Light source device using semiconductor light emitting device | |
| JP5537700B2 (en) | Semiconductor light emitting device | |
| KR20100003330A (en) | Light emitting device |