JP2011254014A

JP2011254014A - 発光素子の制御回路

Info

Publication number: JP2011254014A
Application number: JP2010128112A
Authority: JP
Inventors: Shuhei Kawai; 周平河井; Yoshio Fujimura; 芳夫藤村
Original assignee: On Semiconductor Trading Ltd
Current assignee: On Semiconductor Trading Ltd
Priority date: 2010-06-03
Filing date: 2010-06-03
Publication date: 2011-12-15

Abstract

【課題】白熱電球用の調光用回路を流用してＬＥＤを適切に調光することを可能とする。
【解決手段】発光素子に流れる電流をスイッチングするスイッチング素子３８を備え、第１比較器４０での比較において比較電圧が第１基準電圧以上になった場合にスイッチング素子３８の通電を断続的に行う通電制御期間とし、第２比較器４８での比較において比較電圧が第３基準電圧以上になった場合にスイッチング素子３８の通電を一旦休止する休止期間とし、休止期間に移行後、第２比較器４８での比較において比較電圧が第２基準電圧より低くなった場合にスイッチング素子３８の通電を休止期間から通電制御期間に戻す。
【選択図】図１

Description

本発明は、発光素子の制御を行う制御回路に関する。

発光ダイオード（ＬＥＤ）を照明用の発光素子として利用する照明システムが開発されている。

図５は、従来の照明システムの制御回路１００を示す。制御回路１００は、整流部１０、チョークコイル１４、回生用ダイオード１６、スイッチング素子１８、比較器２０、クロック発生部２２、ラッチ部２４及びバッファ素子２６を含んで構成される。図６は、制御回路１００による照明システムの制御の様子を示すタイミングチャートである。

整流部１０にＡＣ電源を供給すると、ＡＣ電源が全波整流される。全波整流された電圧は、ＬＥＤ１０２のアノード端子へ駆動電圧として供給される。ＬＥＤ１０２のカソードは、チョークコイル１４、スイッチング素子１８及び抵抗素子Ｒ１の直列接続を介して接地される。制御部によりスイッチング素子１８をスイッチング制御することによって、チョークコイル１４、スイッチング素子１８及び抵抗素子Ｒ１を介してＬＥＤ１０２へ電流し、ＬＥＤ１０２を発光させる。また、スイッチング素子１８がオフになった際に、チョークコイル１４に蓄えられているエネルギーをＬＥＤ１０２へ回生させる回生用ダイオード１６がＬＥＤ１０２及びチョークコイル１４に並列に設けられる。

クロック発生部２２は、一定の周期でパルス状に立ち上がるクロック信号ＣＬＫを生成して出力する。ラッチ部２４は、ＳＲラッチ回路から構成される。ラッチ部２４は、クロック信号ＣＬＫをセット端子Ｓに受けて、クロック信号ＣＬＫが立ち上がると出力信号Ｑをハイレベル（Ｈ）にセットする。出力信号Ｑはバッファ素子２６を介してスイッチング素子１８のゲート端子に印加され、クロック信号ＣＬＫのパルスが立ち上がるタイミングでスイッチング素子１８がオンとなり、ＬＥＤ１０２へ電流が流される。

一方、比較器２０には、ＬＥＤ１０２を流れる電流によって抵抗素子Ｒ１の両端に発生する比較電圧ＣＳと、一定の基準電圧ＲＥＦと、が入力される。比較器２０の出力はラッチ部２４のリセット端子Ｒに入力される。比較器２０は、比較電圧ＣＳが基準電圧ＲＥＦより小さい場合にはローレベル（Ｌ）を出力する。このとき、ラッチ部２４は、現在の状態を維持し、ＬＥＤ１０２へ流れる電流が増加する。比較器２０は、比較電圧ＣＳが基準電圧ＲＥＦより大きくなったタイミングで出力をハイレベル（Ｈ）とする。これにより、ラッチ部２４がリセットされ、スイッチング素子１８がオフとなり、ＬＥＤ１０２への電流が遮断される。

このようにして、ＬＥＤ１０２に流れる電流を制御し、ＬＥＤ１０２の平均的な発光強度を制御することができる。

ところで、発光素子の明るさを調整するためにスイッチング素子１８のスイッチング周期を調整した場合、スイッチング素子１８のスイッチング周期が短くなり過ぎると発光素子の輝度調整を限界まで行うことができなくなる。また、電圧の異常上昇等が生じた場合には発光素子を含む回路全体を保護する必要もある。

本発明の１つの態様は、交流電源を全波整流する整流部と、前記整流部において整流された電圧を受けて発光する発光素子に流れる電流をスイッチングするスイッチング素子と、前記発光素子に流れる電流に応じた比較電圧と、第１基準電圧と、を比較する第１比較器と、前記比較電圧と、前記第１基準電圧より高い第２基準電圧又は前記第１基準電圧及び前記第２基準電圧より高い第３基準電圧と、を比較する第２比較器と、を備え、前記第１比較器での比較において前記比較電圧が前記第１基準電圧以上になった場合に前記スイッチング素子の通電を断続的に行う通電制御期間とし、前記第２比較器での比較において前記比較電圧が前記第３基準電圧以上になった場合に前記スイッチング素子の通電を一旦休止する休止期間とし、前記休止期間に移行後、前記第２比較器での比較において前記比較電圧が前記第２基準電圧より低くなった場合に前記スイッチング素子の通電を前記休止期間から前記通電制御期間に戻すことを特徴とする。

ここで、前記比較電圧と、前記第１基準電圧、前記第２基準電圧及び前記第３基準電圧より高い第４基準電圧と、を比較する第３比較器をさらに備え、前記第４比較器での比較において前記比較電圧が前記第４基準電圧以上になった場合に前記スイッチング素子の通電を完全に停止させる遮断状態とすることが好適である。

また、前記第２比較器での比較において前記比較電圧が前記第３基準電圧以上になった場合に、所定のマスク期間が経過するまで前記比較電圧が前記第２基準電圧以上を維持したときに前記スイッチング素子の通電を一旦休止する休止期間とすることが好適である。

また、前記第４比較器での比較において前記比較電圧が前記第４基準電圧以上になった場合に、所定の遅延期間が経過するまで前記比較電圧が前記第４基準電圧以上を維持したときに前記スイッチング素子の通電を完全に停止させる遮断状態とすることが好適である。

本発明によれば、ＬＥＤ等の発光素子の調光を微光時でも適切に行うことが可能となると共に、異常電圧の発生時に回路を保護することができる。

本発明の実施の形態における発光素子の制御回路の構成を示す図である。本発明の実施の形態における発光素子の制御回路の作用を示すタイミングチャートである。本発明の実施の形態における変形例１の発光素子の制御回路の構成を示す図である。本発明の実施の形態における変形例２の発光素子の制御回路の構成を示す図である。従来の発光素子（ＬＥＤ）の制御回路の構成を示す図である。従来の発光素子（ＬＥＤ）の制御回路の作用を示すタイミングチャートである。

本発明の実施の形態における発光素子の制御回路２００は、図１に示すように、整流部３０、チョークコイル３４、回生用ダイオード３６、スイッチング素子３８、第１比較器４０、クロック発生部４２、第１ラッチ部４４、バッファ素子４６、第２比較器４８、ノット素子５０、第３比較器５２、第２ラッチ部５４及びアンド素子５６を含んで構成される。また、本実施の形態における制御回路２００における各部の電圧・電流について図２に示す。

制御回路２００は、発光素子の発光の制御を行う。例えば、照明用の発光ダイオード（ＬＥＤ）１０２に接続され、ＬＥＤ１０２への電流の制御を行う。

また、制御回路２００は、白熱電球の調光システムに用いられる交流電圧Ｓｉｎの導通角を制御する調光回路２０６に接続されて使用される。調光回路２０６は、制御回路２００の整流部３０に接続される。すなわち、調光回路２０６は、交流電圧Ｓｉｎを受けて、調光ボリューム等の調整信号に応じて交流電圧Ｓｉｎの導通角を調整して調整交流電圧Ｓｍｏｄを出力する。

整流部３０は、整流ブリッジ回路３０ａを含んで構成される。整流部３０は、調整交流電圧Ｓｍｏｄを受けて、調整交流電圧Ｓｍｏｄを全波整流して全波整流電圧Ｓｒｅｃとして出力する。整流部３０には、図１に示すように、保護用のフューズ３０ｂやノイズ除去のためのフィルタ３０ｃを設けてもよい。

整流部３０の後段には、全波整流電圧ＳｒｅｃによりＬＥＤ１０２を発光させることによって、調光回路２０６によってＬＥＤ１０２の調光を行うことが可能となる。

ＬＥＤ１０２のアノード端子には全波整流電圧Ｓｒｅｃが供給される。ＬＥＤ１０２のカソード端子は、チョークコイル３４、スイッチング素子３８及び電圧検出用抵抗Ｒ１を介して接地される。

チョークコイル３４は、ＬＥＤ１０２及びスイッチング素子３８を流れる電流を断続したものにするために設けられる。チョークコイル３４には、各部への電源電圧も供給できるようにフォワード巻線を設けてもよい。

スイッチング素子３８は、ＬＥＤ１０２への電流を供給・遮断するために設けられる。スイッチング素子３８は、ＬＥＤ１０２の消費電力に応じた容量を有する素子とし、例えば、大電力パワー電界効果トランジスタ（ＭＯＳＦＥＴ）等が用いられる。

回生用ダイオード３６は、フライホイールダイオードであり、ＬＥＤ１０２及びチョークコイル３４に並列に接続される。回生用ダイオード３６は、スイッチング素子３８が遮断されたときにチョークコイル３４に蓄えられているエネルギーをＬＥＤ１０２へ回生する。

クロック発生部４２は、一定の周期でパルス状に立ち上がるクロック信号ＣＬＫを生成して出力する。第１ラッチ部４４は、ＳＲラッチ回路から構成される。第１ラッチ部４４は、クロック信号ＣＬＫをセット端子Ｓに受けて、クロック信号ＣＬＫが立ち上がると出力信号Ｑをハイレベル（Ｈ）にセットする。一方、第１比較器４０には、ＬＥＤ１０２を流れる電流によって抵抗素子Ｒ１の両端に発生する比較電圧ＣＳと、一定の第１基準電圧ＲＥＦ１と、が入力される。第１基準電圧ＲＥＦ１は、スイッチング素子３８のスイッチング動作を制限するための閾値となる電圧である。比較電圧ＣＳは非反転入力端子に入力され、第１基準電圧ＲＥＦ１は反転入力端子に入力される。第１比較器４０の出力は第１ラッチ部４４のリセット端子Ｒに入力される。

第１比較器４０は、比較電圧ＣＳが第１基準電圧ＲＥＦ１より小さい場合にはローレベル（Ｌ）を出力する。このとき、第１ラッチ部４４は、現在の状態を維持する。第１比較器４０は、比較電圧ＣＳが第１基準電圧ＲＥＦ１より大きくなったタイミングで出力をハイレベル（Ｈ）とする。これにより、第１ラッチ部４４がリセットされ、出力信号Ｑはローレベル（Ｌ）となる。第１ラッチ部４４の出力は、バッファ素子４６を介して、アンド素子５６に入力される。

第２比較器４８には、ＬＥＤ１０２を流れる電流によって抵抗素子Ｒ１の両端に発生する比較電圧ＣＳと、第２基準電圧ＲＥＦ２又は第３基準電圧ＲＥＦ３の一方と、が入力される。比較電圧ＣＳは反転入力端子に入力され、第２基準電圧ＲＥＦ２又は第３基準電圧ＲＥＦ３は非反転入力端子に入力される。第３基準電圧ＲＥＦ３は、スイッチング素子３８のスイッチング動作を休止するための閾値となる電圧であり、第２基準電圧ＲＥＦ２は、スイッチング素子３８を休止状態から復帰させるための閾値となる電圧である。第２比較器４８の出力は、アンド素子５６に入力される。

第２比較器４８の出力がハイレベル（Ｈ）のとき、トランジスタＴｒ１はオフ、トランジスタＴｒ２はオンとなり、第２比較器４８の非反転入力端子には第３基準電圧ＲＥＦ３が排他的に入力される。したがって、第２比較器４８の出力は、比較電圧ＣＳが第３基準電圧ＲＥＦ３より小さい場合にはハイレベル（Ｈ）となり、比較電圧ＣＳが第３基準電圧ＲＥＦ３以上となるとローレベル（Ｌ）に切り換わる。第２比較器４８の出力がローレベル（Ｌ）に切り替わると、トランジスタＴｒ１はオン、トランジスタＴｒ２はオフとなり、第２比較器４８の非反転入力端子には第３基準電圧ＲＥＦ３が排他的に入力される。したがって、第２比較器４８の出力は、比較電圧ＣＳが第２基準電圧ＲＥＦ２以上を維持している場合にはローレベル（Ｌ）を維持し、比較電圧ＣＳが第２基準電圧ＲＥＦ２より小さくなるとハイレベル（Ｈ）に切り換わる。

第３比較器５２には、ＬＥＤ１０２を流れる電流によって抵抗素子Ｒ１の両端に発生する比較電圧ＣＳと、第４基準電圧ＲＥＦ４と、が入力される。比較電圧ＣＳは非反転入力端子に入力され、第４基準電圧ＲＥＦ４は反転入力端子に入力される。第４基準電圧ＲＥＦ４は、スイッチング素子３８のスイッチング動作を完全に停止（遮断）するための閾値となる電圧である。第３比較器５２の出力は第２ラッチ部５４のリセット端子Ｒに入力される。第２ラッチ部５４のセット端子Ｓには、制御回路２００の電源がオンされるタイミングでハイレベル（Ｈ）のパルスとなるパワー・オン・リセット信号ＰｏＲ（Ｐｏｗｅｒ＿ＯＮ＿Ｒｅｓｅｔ）が入力される。これにより、第２ラッチ部５４は、制御回路２００の電源がオンされるタイミングで出力Ｑをハイレベル（Ｈ）にセットする。第２ラッチ部５４の出力はアンド素子５６に入力される。

第３比較器５２は、比較電圧ＣＳが第４基準電圧ＲＥＦ４より小さい場合にはローレベル（Ｌ）を出力する。このとき、第２ラッチ部５４は、現在の状態を維持する。第３比較器５２は、比較電圧ＣＳが第４基準電圧ＲＥＦ４より大きくなったタイミングで出力をハイレベル（Ｈ）とする。これにより、第２ラッチ部５４がリセットされ、出力信号Ｑはローレベル（Ｌ）となる。

アンド素子５６は、第１ラッチ部４４の出力Ｑ、第２比較器４８の出力及び第２ラッチ部５４の出力Ｑを受け、これらの信号の論理積をスイッチング素子３８のゲートに印加する。

本実施の形態では、第１基準電圧ＲＥＦ１は、第２基準電圧ＲＥＦ２、第３基準電圧ＲＥＦ３及び第４基準電圧ＲＥＦ４より小さい値とする。例えば、第１基準電圧ＲＥＦ１は０．６Ｖとする。また、第２基準電圧ＲＥＦ２は、第３基準電圧ＲＥＦ３及び第４基準電圧ＲＥＦ４より小さい値とする。例えば、第２基準電圧ＲＥＦ２は０．９Ｖとする。また、第３基準電圧ＲＥＦ３は、第４基準電圧ＲＥＦ４より小さい値とする。例えば、第３基準電圧ＲＥＦ３は１．２Ｖとし、第４基準電圧ＲＥＦ４は２．０Ｖとする。

但し、第１基準電圧ＲＥＦ１、第２基準電圧ＲＥＦ２、第３基準電圧ＲＥＦ３及び第４基準電圧ＲＥＦ４の値はこれに限定されるものではなく、それぞれの値を変更してもよい。

以下、図２を参考にして、制御回路２００の動きを説明する。制御回路２００の電源をオンすると、第２ラッチ部５４のセット端子のパワー・オン・リセット信号ＰｏＲがハイレベル（Ｈ）となり、第２ラッチ部５４の出力がハイレベル（Ｈ）にセットされる。また、クロック発生部４２からのクロックパルスの出力が開始され、第１ラッチ部４４の出力もハイレベル（Ｈ）にセットされる。さらに、比較電圧ＣＳは第３基準電圧ＲＥＦ３より小さいので、第２比較器４８の出力はハイレベル（Ｈ）となる。このとき、アンド素子５６の出力はハイレベル（Ｈ）となり、スイッチング素子３８はオン状態となりＬＥＤ１０２に電流が流れる。比較電圧ＣＳが第１基準電圧ＲＥＦ１を超えると、第１比較器４０の出力がハイレベル（Ｈ）となり、第１ラッチ部４４の出力Ｑはローレベルにリセットされる。これにより、アンド素子５６の出力はローレベル（Ｌ）となり、スイッチング素子１８がオフとなり、ＬＥＤ１０２への電流が遮断される。このような状態が通電制御期間となる。

スイッチング素子３８のオン時間が短くなり、1周期辺りで制御可能なオン時間以下になると、抵抗Ｒ１の端子電圧である比較電圧ＣＳが徐々に上昇する。そして、比較電圧ＣＳが第３基準電圧ＲＥＦ３以上になると、第２比較器４８の出力がローレベル（Ｌ）に切り替わる。これにより、アンド素子５６の出力はローレベル（Ｌ）となり、スイッチング素子１８がオフとなり、ＬＥＤ１０２への電流が遮断される。また、第２比較器４８の出力がローレベル（Ｌ）となることにより、第２比較器４８の非反転入力端子に入力される電圧は第３基準電圧ＲＥＦ３から第２基準電圧ＲＥＦ２に切り替わる。これにより、比較電圧ＣＳが第２基準電圧ＲＥＦ２まで低下しない限り、第２比較器４８の出力はローレベル（Ｌ）を維持し、ＬＥＤ１０２への電流は遮断されたままとなる。このような状態が休止期間となる。

スイッチング素子３８のスイッチングが停止されて比較電圧ＣＳが低下し、比較電圧ＣＳが第２基準電圧ＲＥＦ２より小さくなると第２比較器４８の出力は再びハイレベル（Ｈ）に戻る。これにより、アンド素子５６の出力はハイレベル（Ｈ）となり、スイッチング素子１８がオンとなり、ＬＥＤ１０２へ電流が供給される。

このようにして、スイッチング素子３８のオン時間が短くなり、スイッチング素子３８の1周期辺りの制御時間が限界に達した場合には、一旦、スイッチング素子３８のスイッチングを停止させ、スイッチングを停止させる第３基準電圧ＲＥＦ３よりも低い第２基準電圧ＲＥＦ２まで比較電圧ＣＳが低下するまでその状態を維持する。これにより、ＬＥＤ１０２等の発光素子の発光を適切に行うことを可能とすると共に、制御回路２００の異常動作を抑制することができる。なお、スイッチング素子３８のスイッチング周期が短い場合、通電制御期間と休止期間とを繰り返す制御となることがある。

また、なんらかの原因により比較電圧ＣＳが第４基準電圧ＲＥＦ４以上となると、第３比較器５２の出力はハイレベル（Ｈ）となる。これにより、第２ラッチ部５４の出力Ｑがリセットされてローレベル（Ｌ）となり、アンド素子５６の出力もローレベル（Ｌ）となる。したがって、スイッチング素子３８がオフとなり、ＬＥＤ１０２への電流が遮断される。

第２ラッチ部５４はセット端子Ｓがハイレベル（Ｈ）となるまで、すなわち次に制御回路２００の電源がオンされるまで出力Ｑをローレベル（Ｌ）に維持する。したがって、ＬＥＤ１０２への電流は、次に制御回路２００の電源がオンされるまで遮断された状態となる。このように、比較電圧ＣＳが第４基準電圧ＲＥＦ４以上となると、制御回路２００は完全に停止された状態となる。

このように、比較電圧ＣＳが異常上昇した場合、比較電圧ＣＳが第４基準電圧ＲＥＦ４以上となった時点で制御回路２００によるスイッチング素子３８のスイッチングを完全に停止させる。制御回路２００は、次に電源がオンされるまで停止されるので、異常発生時にＬＥＤ１０２等の発光素子及び制御回路２００を安全に保護することができる。

＜変形例１＞
図３は、本実施の形態における発光素子の制御回路２００の変形例である制御回路２０２の構成を示す。制御回路２０２は、図３に示すように、制御回路２００の構成に加えて、マスク部６０及びオア素子６２を含んで構成される。

マスク部６０は、通常はハイレベル（Ｈ）の信号をオア素子６２へ出力するが、第２比較器４８の出力がローレベル（Ｌ）に切り替わると所定のマスク期間が経過後にローレベル（Ｌ）に出力を切り換える。

オア素子６２は、マスク部６０及び第２比較器４８の出力を受けて、それらの信号の論理和を算出して出力する。すなわち、オア素子６２は、第２比較器４８の出力がハイレベル（Ｈ）である期間、又は、マスク部６０の出力がハイレベル（Ｈ）である期間はハイレベル（Ｈ）をアンド素子５６へ出力し、第２比較器４８及びマスク部６０の出力がいずれもローレベル（Ｌ）になるとアンド素子５６へローレベル（Ｌ）を出力する。

マスク部６０及びオア素子６２を組み合わせて設けることにより、比較電圧ＣＳが第３基準電圧ＲＥＦ３以上となって第２比較器４８の出力がハイレベル（Ｈ）からローレベル（Ｌ）に切り替わった場合であっても、予め設定されているマスク期間が経過しなければマスク部６０の出力はハイレベル（Ｈ）からローレベル（Ｌ）へ切り替わらず、スイッチング素子３８のスイッチング制御が休止期間となるまで猶予をもたせることができる。マスク期間中に比較電圧ＣＳが第２基準電圧ＲＥＦ２より小さくなると第２比較器４８からの出力はローレベル（Ｌ）からハイレベル（Ｈ）に戻るので、この場合にはスイッチング素子３８のスイッチング制御は休止期間に移行することなく通電制御期間に戻る。

このように、通電制御期間から休止期間への移行にマスク期間に相当する猶予期間を設けることができる。これにより、スパイク等のノイズ成分により比較電圧ＣＳが短期間だけ第３基準電圧ＲＥＦ３より高くなってしまった場合等において不要に休止期間に移行してしまうことを防ぐことができる。

なお、本実施の形態では、マスク部６０及びオア素子６２を組み合わせた構成としたが、これらの代りに第２比較器４８の出力に対するローパスフィルタ（ＬＰＦ）を設けてもよい。すなわち、第２比較器４８とアンド素子５６との間にローパスフィルタを配置する構成としてもよい。この場合、第２比較器４８の出力がハイレベル（Ｈ）からローレベル（Ｌ）に切り替わってもローパスフィルタの出力は直ちにローレベル（Ｌ）にならず、第２比較器４８の出力がローレベル（Ｌ）を維持し続けると所定のマスク期間経過後にローパスフィルタの出力がローレベル（Ｌ）になるようにフィルタを構成すればよい。

＜変形例２＞
図４は、本実施の形態における発光素子の制御回路２００の変形例である制御回路２０４の構成を示す。制御回路２０４は、図４に示すように、制御回路２００の構成に加えて、タイマ部６４を含んで構成される。

タイマ部６４は、通常はハイレベル（Ｈ）の信号を出力する。タイマ部６４は、第３比較器５２の出力を受けて、第３比較器５２の出力がハイレベル（Ｈ）からローレベル（Ｌ）となったタイミングでタイマを起動し、所定の遅延期間において第３比較器５２の出力がローレベル（Ｌ）を維持している場合に出力をハイレベル（Ｈ）からローレベル（Ｌ）に切り替える。遅延時間内に第３比較器５２の出力がハイレベル（Ｈ）に戻った場合、タイマ部６４はタイマをリセットし、その出力をハイレベル（Ｈ）に維持したままとする。

このように、休止期間から制御回路２０４の完全な遮断状態への移行に遅延期間に相当する猶予期間を設けることができる。これにより、スパイク等のノイズ成分により比較電圧ＣＳが短期間だけ第４基準電圧ＲＥＦ４より高くなってしまった場合等において不要に遮断状態となってしまうことを防ぐことができる。

なお、タイマ部６４の代りに変形例１に示したマスク部６０及びオア素子６２を組み合わせた構成又はローパスフィルタを設けても同様の機能を発揮することができる。また、変形例１の制御回路２０２において、マスク部６０及びオア素子６２を組み合わせた構成の代りにタイマ部６４と同等の構成を設けてもよい。

１０整流部、１４チョークコイル、１６回生用ダイオード、１８スイッチング素子、２０比較器、２２クロック発生部、２４ラッチ部、２６バッファ素子、３０整流部、３０ａ整流ブリッジ回路、３０ｂフューズ、３０ｃフィルタ、３４チョークコイル、３６回生用ダイオード、３８スイッチング素子、４０第１比較器、４２クロック発生部、４４第１ラッチ部、４６バッファ素子、４８第２比較器、５０ノット素子、５２第３比較器、５４第２ラッチ部、５６アンド素子、６０マスク部、６２オア素子、６４タイマ部、１００，２００，２０２，２０４制御回路、２０６調光回路。

Claims

交流電源を全波整流する整流部と、
前記整流部において整流された電圧を受けて発光する発光素子に流れる電流をスイッチングするスイッチング素子と、
前記発光素子に流れる電流に応じた比較電圧と、第１基準電圧と、を比較する第１比較器と、
前記比較電圧と、前記第１基準電圧より高い第２基準電圧又は前記第１基準電圧及び前記第２基準電圧より高い第３基準電圧と、を比較する第２比較器と、
を備え、
前記第１比較器での比較において前記比較電圧が前記第１基準電圧以上になった場合に前記スイッチング素子の通電を断続的に行う通電制御期間とし、
前記第２比較器での比較において前記比較電圧が前記第３基準電圧以上になった場合に前記スイッチング素子の通電を一旦休止する休止期間とし、
前記休止期間に移行後、前記第２比較器での比較において前記比較電圧が前記第２基準電圧より低くなった場合に前記スイッチング素子の通電を前記休止期間から前記通電制御期間に戻すことを特徴とする発光素子の制御回路。
請求項１に記載の発光素子の制御回路であって、
前記比較電圧と、前記第１基準電圧、前記第２基準電圧及び前記第３基準電圧より高い第４基準電圧と、を比較する第３比較器をさらに備え、
前記第４比較器での比較において前記比較電圧が前記第４基準電圧以上になった場合に前記スイッチング素子の通電を完全に停止させる遮断状態とすることを特徴とする発光素子の制御回路。
請求項１又は２に記載の発光素子の制御回路であって、
前記第２比較器での比較において前記比較電圧が前記第３基準電圧以上になった場合に、所定のマスク期間が経過するまで前記比較電圧が前記第２基準電圧以上を維持したときに前記スイッチング素子の通電を一旦休止する休止期間とすることを特徴とする発光素子の制御回路。
請求項２に記載の発光素子に制御回路であって、
前記第４比較器での比較において前記比較電圧が前記第４基準電圧以上になった場合に、所定の遅延期間が経過するまで前記比較電圧が前記第４基準電圧以上を維持したときに前記スイッチング素子の通電を完全に停止させる遮断状態とすることを特徴とする発光素子の制御回路。