[go: up one dir, main page]

JP2011254051A - 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置 - Google Patents

炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置 Download PDF

Info

Publication number
JP2011254051A
JP2011254051A JP2010128841A JP2010128841A JP2011254051A JP 2011254051 A JP2011254051 A JP 2011254051A JP 2010128841 A JP2010128841 A JP 2010128841A JP 2010128841 A JP2010128841 A JP 2010128841A JP 2011254051 A JP2011254051 A JP 2011254051A
Authority
JP
Japan
Prior art keywords
substrate
silicon carbide
manufacturing
sic
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010128841A
Other languages
English (en)
Inventor
Makoto Sasaki
信 佐々木
Makoto Harada
真 原田
Takeyoshi Masuda
健良 増田
Keiji Wada
圭司 和田
Hiroki Inoe
博揮 井上
Taro Nishiguchi
太郎 西口
Kyoko Okita
恭子 沖田
Yasuo Namikawa
靖生 並川
Taku Horii
拓 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010128841A priority Critical patent/JP2011254051A/ja
Priority to KR1020127004361A priority patent/KR20120038508A/ko
Priority to CN2011800038520A priority patent/CN102511074A/zh
Priority to CA2770764A priority patent/CA2770764A1/en
Priority to US13/388,691 priority patent/US20120126251A1/en
Priority to PCT/JP2011/054274 priority patent/WO2011152089A1/ja
Priority to TW100114744A priority patent/TW201201284A/zh
Publication of JP2011254051A publication Critical patent/JP2011254051A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • H10P14/20
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01Manufacture or treatment
    • H10D12/031Manufacture or treatment of IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325Silicon carbide
    • H10P90/1914
    • H10P95/00
    • H10P95/906
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures
    • H10D62/405Orientations of crystalline planes

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置を提供する。
【解決手段】炭化珪素基板の製造方法は、ベース基板10とSiC基板20とを準備する工程と、ベース基板10とSiC基板20とを積み重ねることにより、積層基板を作製する工程と、積層基板を加熱することにより接合基板3を作製する工程と、ベース基板10の温度がSiC基板20の温度よりも高くなるように接合基板3を加熱することにより、接合界面15に形成されたボイド30を接合基板3の厚み方向に移動させる工程と、ベース基板10のSiC基板20とは反対側の主面10Bを含む領域を除去することにより、ボイド30を除去する工程とを備えている。
【選択図】図3

Description

本発明は炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置に関し、より特定的には、炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置に関するものである。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
このような状況の下、半導体装置の製造に用いられる炭化珪素結晶および炭化珪素基板の製造方法については、種々の検討がなされ、様々なアイデアが提案されている(たとえば、特許文献1参照)。
特開2002−280531号公報
しかし、炭化珪素は常圧で液相を持たない。また、結晶成長温度が2000℃以上と非常に高く、成長条件の制御や、その安定化が困難である。そのため、炭化珪素単結晶は、高品質を維持しつつ大口径化することが困難であり、大口径の高品質な炭化珪素基板を得ることは容易ではない。そして、大口径の炭化珪素基板の作製が困難であることに起因して、炭化珪素基板の製造コストが上昇するだけでなく、当該炭化珪素基板を用いて半導体装置を製造するに際しては、1バッチあたりの生産個数が少なくなり、半導体装置の製造コストが高くなるという問題があった。また、製造コストの高い炭化珪素単結晶を基板として有効に利用することにより、半導体装置の製造コストを低減できるものと考えられる。
そこで、本発明の目的は、炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置を提供することである。
本発明に従った炭化珪素基板の製造方法は、炭化珪素からなるベース基板と単結晶炭化珪素からなるSiC基板とを準備する工程と、ベース基板とSiC基板とを互いの主面同士が接触するように積み重ねることにより、積層基板を作製する工程と、積層基板を加熱することにより、ベース基板とSiC基板とを接合して接合基板を作製する工程と、ベース基板とSiC基板との間に温度差が形成されるように接合基板を加熱することにより、接合基板を作製する工程においてベース基板とSiC基板との界面に形成されたボイドを接合基板の厚み方向に移動させる工程と、ベース基板およびSiC基板のうちボイドを移動させる工程において、より高温に加熱される一方の基板の他方の基板とは反対側の主面を含む領域を除去することにより、ボイドを除去する工程とを備えている。
上述のように、高品質な炭化珪素単結晶は、大口径化が困難である。一方、炭化珪素基板を用いた半導体装置の製造プロセスにおいて効率よく製造を行なうためには、所定の形状および大きさに統一された基板が必要である。そのため、高品質な炭化珪素単結晶(たとえば欠陥密度が小さい炭化珪素単結晶)が得られた場合でも、切断等によって所定の形状等に加工できない領域は、有効に利用されない可能性がある。
これに対し、本発明の炭化珪素基板の製造方法においては、ベース基板上に単結晶炭化珪素からなるSiC基板が載置されて作製された積層基板が加熱されることにより接合されて、炭化珪素基板が製造される。そのため、たとえば欠陥密度が大きく、低品質な炭化珪素結晶からなるベース基板を上記所定の形状および大きさに加工し、当該ベース基板上に高品質であるものの所望の形状等が実現されていない炭化珪素単結晶をSiC基板として載置し、加熱することにより炭化珪素基板を製造することができる。このようにして得られた炭化珪素基板は、全体として所定の形状および大きさに統一されているため、半導体装置の製造の効率化に寄与することができる。また、このような炭化珪素基板の高品質なSiC基板上に、たとえばエピタキシャル成長層を形成して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。その結果、本発明の炭化珪素基板の製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板を製造することができる。
さらに、SiC基板とベース基板とを接合して接合基板を作製すると、SiC基板やベース基板の反りなどに起因して、ベース基板とSiC基板との界面にボイドが形成されるおそれがある。このようなボイドが存在する接合基板をそのまま炭化珪素基板として半導体装置の製造に使用した場合、ボイドが抵抗成分としてはたらき、基板の抵抗率を上昇させる。そのため、製造される半導体装置のオン抵抗が上昇するという問題が発生し得る。また、このようなボイドが存在する接合基板をそのまま炭化珪素基板として使用すると、当該ボイドの存在により基板の強度が低下し、取り扱い時において割れなどが発生しやすくなるという問題もある。
これに対し、本発明の炭化珪素基板の製造方法は、SiC基板とベース基板とを接合して接合基板を形成した後、さらにボイドを接合基板の厚み方向に移動させる工程と、ボイドを除去する工程とを備えている。これにより、炭化珪素基板内のボイドが減少し、ボイドの存在に伴う上記問題の発生が抑制される。ここで、上記ボイドの除去は、たとえば研磨により実施することができる。また、上記接合基板を作製する工程とボイドを移動させる工程とは、それぞれ別の工程として実施されてもよいが、単一の工程として同時に実施されてもよい。具体的には、たとえば積層基板を作製する工程の後、ベース基板とSiC基板との間に温度差が形成されるように積層基板を加熱することによってベース基板とSiC基板とを接合しつつ、ボイドを移動させてもよい。
上記炭化珪素基板の製造方法においては、ボイドを移動させる工程では、ベース基板の温度がSiC基板の温度よりも高くなるように接合基板が加熱され、ボイドを除去する工程では、ベース基板のSiC基板とは反対側の主面を含む領域が除去されることによりボイドが除去されてもよい。
ベース基板の温度がSiC基板の温度よりも高くなるように接合基板を加熱すると、上記ボイドはベース基板側に移動する。そして、ベース基板のSiC基板とは反対側の主面を含む領域とともにボイドを除去することにより、SiC基板を消費することなくボイドを除去することができる。そのため、たとえば高品質な単結晶炭化珪素からなるSiC基板を採用した場合に、当該SiC基板を無駄にすることなくボイドを除去することができる。
上記炭化珪素基板の製造方法においては、ボイドを移動させる工程では、ベース基板の、SiC基板とは反対側の主面は1500℃以上3000℃以下の温度域に加熱されてもよい。
加熱温度を1500℃以上とすることによりボイドの移動を効率よく達成することができる。一方、加熱温度を3000℃以下とすることにより、SiC基板におけるエッチングなどの損傷の発生を抑制することができる。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程よりも前に、積層基板を作製する工程において互いに接触すべきベース基板およびSiC基板の主面を平坦化する工程をさらに備えていてもよい。ベース基板とSiC基板との接合面となるべき面を予め平坦化しておくことにより、ベース基板とSiC基板とをより確実に接合することができる。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程は、積層基板を作製する工程よりも前に、積層基板を作製する工程において互いに接触すべきベース基板およびSiC基板の主面を研磨することなく実施されてもよい。これにより、炭化珪素基板の製造コストを低減することができる。ここで、積層基板を作製する工程において互いに接触すべきベース基板およびSiC基板の主面は、上述のように研磨されなくてもよい。しかし、基板作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が実施された後に上記積層基板を作製する工程が実施されることが好ましい。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、SiC基板は、ベース基板上に平面的に見て複数並べて載置されてもよい。別の観点から説明すると、SiC基板は、ベース基板の主面に沿って複数並べて載置されてもよい。
上述のように、高品質な炭化珪素単結晶は、大口径化が困難である。これに対し、高品質な炭化珪素単結晶から採取した複数のSiC基板を平面的に複数並べて配置したうえで、ベース基板とSiC基板とを接合することにより、高品質なSiC層を有する大口径な基板として取り扱うことが可能な炭化珪素基板を得ることができる。そして、この炭化珪素基板を用いることにより、半導体装置の製造プロセスを効率化することができる。なお、半導体装置の製造プロセスを効率化するためには、上記複数のSiC基板のうち互いに隣り合うSiC基板は、互いに接触して配置されていることが好ましい。より具体的には、たとえば上記複数のSiC基板は、平面的に見てマトリックス状に敷き詰められていることが好ましい。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、SiC基板のベース基板とは反対側の主面は、{0001}面に対するオフ角が50°以上65°以下となっていてもよい。
六方晶の単結晶炭化珪素は、<0001>方向に成長させることにより、高品質な単結晶を効率よく作製することができる。そして、<0001>方向に成長させた炭化珪素単結晶からは、{0001}面を主面とする炭化珪素基板を効率よく採取することができる。一方、面方位{0001}に対するオフ角が50°以上65°以下である主面を有する炭化珪素基板を用いることにより、高性能な半導体装置を製造できる場合がある。
具体的には、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor;酸化膜電界効果トランジスタ)の作製に用いられる炭化珪素基板は、面方位{0001}に対するオフ角が8°程度以下である主面を有していることが一般的である。そして、当該主面上にエピタキシャル成長層が形成されるとともに、当該エピタキシャル成長層上に酸化膜、電極などが形成され、MOSFETが得られる。このMOSFETにおいては、エピタキシャル成長層と酸化膜との界面を含む領域にチャネル領域が形成される。しかし、このような構造を有するMOSFETにおいては、基板の主面の{0001}面に対するオフ角が8°程度以下であることに起因して、チャネル領域が形成されるエピタキシャル成長層と酸化膜との界面付近において多くの界面準位が形成され、キャリアの走行の妨げとなって、チャネル移動度が低下する。
これに対し、上記積層基板を作製する工程において、SiC基板のベース基板とは反対側の主面の、{0001}面に対するオフ角を50°以上65°以下とすることにより、製造される炭化珪素基板の主面の{0001}面に対するオフ角が50°以上65°以下となる。そのため、上記界面準位の形成が低減され、オン抵抗が低減されたMOSFET等を作製可能な炭化珪素基板を製造することができる。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、SiC基板のベース基板とは反対側の主面のオフ方位と<1−100>方向とのなす角は5°以下となっていてもよい。
<1−100>方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを5°以下とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、SiC基板のベース基板とは反対側の主面の、<1−100>方向における{03−38}面に対するオフ角は−3°以上5°以下であってもよい。
これにより、炭化珪素基板を用いてMOSFETを作製した場合におけるチャネル移動度を、より一層向上させることができる。ここで、面方位{03−38}に対するオフ角を−3°以上+5°以下としたのは、チャネル移動度と当該オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。
また、「<1−100>方向における{03−38}面に対するオフ角」とは、<1−100>方向および<0001>方向の張る平面への上記主面の法線の正射影と、{03−38}面の法線とのなす角度であり、その符号は、上記正射影が<1−100>方向に対して平行に近づく場合が正であり、上記正射影が<0001>方向に対して平行に近づく場合が負である。
なお、上記主面の面方位は、実質的に{03−38}であることがより好ましく、上記主面の面方位は{03−38}であることがさらに好ましい。ここで、主面の面方位が実質的に{03−38}であるとは、基板の加工精度などを考慮して実質的に面方位が{03−38}とみなせるオフ角の範囲に基板の主面の面方位が含まれていることを意味し、この場合のオフ角の範囲はたとえば{03−38}に対してオフ角が±2°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、SiC基板のベース基板とは反対側の主面のオフ方位と<11−20>方向とのなす角は5°以下となっていてもよい。
<11−20>方向は、上記<1−100>方向と同様に、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±5°とすることにより、SiC基板上へのエピタキシャル成長層の形成などを容易にすることができる。
上記炭化珪素基板の製造方法においては、ベース基板とSiC基板とを接合する工程では、大気雰囲気を減圧することにより得られた雰囲気中において積層基板が加熱されてもよい。これにより、炭化珪素基板の製造コストを低減することができる。
上記炭化珪素基板の製造方法においては、ベース基板とSiC基板とを接合する工程では、10−1Paよりも高く10Paよりも低い圧力下において積層基板が加熱されてもよい。
これにより、簡素な装置により上記接合を実施することが可能になるとともに比較的短時間で接合を実施するための雰囲気を得ることが可能となる。その結果、炭化珪素基板の製造コストを低減することができる。
本発明に従った半導体装置の製造方法は、炭化珪素基板を準備する工程と、炭化珪素基板上にエピタキシャル成長層を形成する工程と、エピタキシャル成長層上に電極を形成する工程とを備えている。そして、炭化珪素基板を準備する工程では、上記本発明の炭化珪素基板の製造方法により炭化珪素基板が製造される。
本発明の半導体装置の製造方法によれば、上記本発明の炭化珪素基板の製造方法により製造された炭化珪素基板を用いて半導体装置が製造されるため、半導体装置の製造コストを低減することができる。
本発明に従った炭化珪素基板は、上記本発明の炭化珪素基板の製造方法により製造されている。これにより、本発明の炭化珪素基板は、炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板となっている。
本発明に従った半導体装置は、上記本発明の半導体装置の製造方法により製造されている。これにより、本発明の半導体装置は、製造コストが低減された半導体装置となっている。
以上の説明から明らかなように、本発明の炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置を提供することができる。
実施の形態1における炭化珪素基板の製造方法の概略を示すフローチャートである。 実施の形態1における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態1における炭化珪素基板の製造方法を説明するための概略断面図である。 図3のボイド周辺を拡大して示す概略部分断面図である。 実施の形態1における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態1における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態1における炭化珪素基板の構造を示す概略断面図である。 実施の形態2における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態2における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態2における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態2における炭化珪素基板の構造を示す概略断面図である。 縦型MOSFETの構造を示す概略断面図である。 縦型MOSFETの製造方法の概略を示すフローチャートである。 縦型MOSFETの製造方法を説明するための概略断面図である。 縦型MOSFETの製造方法を説明するための概略断面図である。 縦型MOSFETの製造方法を説明するための概略断面図である。 縦型MOSFETの製造方法を説明するための概略断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
(実施の形態1)
まず、図1〜図7を参照して、本発明の一実施の形態である実施の形態1について説明する。図1を参照して、本実施の形態における炭化珪素基板の製造方法においては、まず、工程(S10)として基板準備工程が実施される。この工程(S10)では、図2を参照して、たとえば炭化珪素からなるベース基板10および単結晶炭化珪素からなるSiC基板20が準備される。このとき、SiC基板20の主面20Aは、この製造方法により得られるSiC層20の主面20Aとなることから(後述の図7参照)、所望の主面20Aの面方位に合わせて、SiC基板20の主面20Aの面方位を選択する。
また、ベース基板10には、たとえば不純物濃度が2×1019cm−3よりも大きい基板が採用される。そして、SiC基板20には、不純物濃度が5×1018cm−3よりも大きく2×1019cm−3よりも小さい基板を採用することができる。これにより、抵抗率の小さいベース層10を形成しつつ、デバイスプロセスにおける熱処理が実施された場合でも、少なくともSiC層20において積層欠陥の発生を抑制することができる。また、ベース基板10としては、単結晶炭化珪素、多結晶炭化珪素、非晶質炭化珪素、炭化珪素焼結体などからなる基板を採用することができる。
次に、工程(S20)として基板平坦化工程が実施される。この工程(S20)では、後述する工程(S30)において互いに接触すべきベース基板10の主面10AおよびSiC基板20の主面20B(接合面)が、たとえば研磨により平坦化される。なお、この工程(S20)は必須の工程ではないが、これを実施しておくことにより、互いに対向するベース基板10とSiC基板20との間の隙間の大きさが均一となるため、後述する工程(S40)において接合面内での反応(接合)の均一性が向上する。その結果、ベース基板10とSiC基板20とをより確実に接合することができる。また、一層確実にベース基板10とSiC基板とを接合するためには、上記接合面の面粗さRaは100nm未満であることが好ましく、50nm未満であることが好ましい。さらに、接合面の面粗さRaを10nm未満とすることにより、より確実な接合を達成することができる。
一方、工程(S20)を省略し、互いに接触すべきベース基板10およびSiC基板20の主面を研磨することなく工程(S30)が実施されてもよい。これにより、炭化珪素基板1の製造コストを低減することができる。また、ベース基板10およびSiC基板20の作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が上記工程(S20)に代えて、あるいは上記工程(S20)の後に実施された上で、後述する工程(S30)が実施されてもよい。
次に、工程(S30)として、積層工程が実施される。この工程(S30)では、図1を参照して、ベース基板10の主面10A上に接触するようにSiC基板20が載置されて、積層基板が作製される。ここで、この工程(S30)では、SiC基板20のベース基板10とは反対側の主面20Aは、{0001}面に対するオフ角が50°以上65°以下となっていてもよい。これにより、SiC層20の主面20Aが、{0001}面に対するオフ角が50°以上65°以下となっている炭化珪素基板1を容易に製造することができる。また、工程(S30)では、上記主面20Aのオフ方位と<1−100>方向とのなす角は5°以下となっていてもよい。これにより、作製される炭化珪素基板1上(主面20A上)へのエピタキシャル成長層の形成などを容易にすることができる。さらに、工程(S30)では、主面20Aの、<1−100>方向における{03−38}面に対するオフ角は−3°以上5°以下であってもよい。これにより、製造される炭化珪素基板1を用いてMOSFETなどを作製した場合におけるチャネル移動度を、より一層向上させることができる。
一方、工程(S30)では、主面20Aのオフ方位と<11−20>方向とのなす角は5°以下となっていてもよい。これにより、作製される炭化珪素基板1上へのエピタキシャル成長層の形成などを容易にすることができる。
次に、工程(S40)として、接合工程が実施される。この工程(S40)では、上記積層基板2が、たとえばベース基板10を構成する炭化珪素の昇華温度以上の温度域に加熱されることにより、ベース基板10とSiC基板20とが接合される。これにより、図3を参照して、接合基板3が得られる。ここで、工程(S10)において準備されるベース基板10およびSiC基板20として、反りなどの変形のない完全な平面形状を有する基板を準備することは困難である。そのため、工程(S30)において作製される積層基板2においては、ベース基板10とSiC基板20とが全面にわたって完全に密着した状態ではなく、接触している領域と接触していない領域とが存在する場合が多い。その結果、工程(S30)においては、ベース基板10とSiC基板20との接合界面15付近にボイド30が形成される。
次に、工程(S50)としてボイド移動工程が実施される。この工程(S50)では、ベース基板10とSiC基板20との間に温度差が形成されるように接合基板3が加熱される。具体的には、たとえばベース基板10の温度がSiC基板20の温度よりも高くなるように、上記接合基板3が加熱される。
このとき、図4を参照して、ボイド30の内部においては、温度の高い側であるベース基板10の内壁30Aに沿った領域を構成する炭化珪素が昇華し、矢印αに沿って移動した後、温度が低い側であるSiC基板20側の内壁30Bに到達して固化する。これにより、図5に示すように、ボイド30がベース基板10側に移動する。そして、この状態を維持することにより、図6に示すようにボイド30がベース基板10のSiC基板20とは反対側の主面10B近くまで移動する。
ここで、工程(S50)では、ベース基板10およびSiC基板20のうち、いずれの方が高温になるように加熱してもよいが、本実施の形態においては、ボイド30がSiC基板20の品質や歩留まりに与える影響を抑制する観点から、ボイド30をベース基板10側に移動させる目的で、ベース基板10側の温度がSiC基板20側の温度よりも高くなるように接合基板3が加熱される。また、この接合基板3の加熱は、たとえばグラファイトからなる、またはグラファイトからなり表面がタンタルカーバイドでコーティングされた坩堝内、あるいはサセプタ上において実施することができる。このとき、雰囲気の圧力が低いほど、ボイド30の移動速度が大きくなる。そのため、生産効率向上の観点からは、雰囲気の圧力を小さくすることが望ましく、具体的には大気圧未満とすることが望ましい。また、加熱時の雰囲気は、たとえば希ガス(アルゴンなど)や窒素などを採用することができる。また、上述のように温度差を形成した状態で積層基板2を加熱することにより、工程(S40)と工程(S50)とを同時に実施してもよい。
次に、工程(S60)としてボイド除去工程が実施される。この工程(S60)では、ベース基板10およびSiC基板20のうち工程(S50)において、より高温に加熱された一方の基板の他方の基板とは反対側の主面を含む領域が除去されることにより、ボイド30が除去される。具体的には、たとえば本実施の形態においては、図6を参照して、ベース基板10のSiC基板20とは反対側の主面10Bを含む領域10Cが除去されることによりボイド30が除去される。以上の手順により、図7に示す本実施の形態における炭化珪素基板1が完成する。
ここで、上記プロセスによれば、炭化珪素基板1は、ベース基板10の形状等の選択により所望の形状および大きさとすることができるため、半導体装置の製造の効率化に寄与することができる。また、このようなプロセスで製造される炭化珪素基板1では、従来所望の形状等に加工できないため利用されていなかった高品質な炭化珪素単結晶からなるSiC基板20を利用して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。その結果、本実施の形態における炭化珪素基板1の製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板1を製造することができる。
さらに、上記プロセスによれば、ベース基板10とSiC基板20との接合界面15付近に形成されたボイド30が工程(S50)において移動させられた後、工程(S60)において除去される。そのため、炭化珪素基板1内のボイド30が減少し、ボイド30の存在に伴う基板の抵抗率の上昇、基板の強度低下などが抑制される。
ここで、上記工程(S50)では、ベース基板10の、SiC基板20とは反対側の主面10Bは1500℃以上3000℃以下の温度域に加熱されることが好ましい。加熱温度を1500℃以上とすることによりボイド30の移動速度が高くなり、ボイド30の移動を効率よく達成することができる。一方、加熱温度を3000℃以下とすることにより、SiC基板20におけるエッチングなどの損傷の発生を抑制することができる。
なお、上記炭化珪素基板の製造方法においては、積層基板におけるSiC基板20の、ベース基板10とは反対側の主面20Aに対応するSiC基板20の主面を研磨する工程をさらに備えていてもよい。これにより、SiC層20(SiC基板20)の、ベース基板10とは反対側の主面20A上に高品質なエピタキシャル成長層を形成することができる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することができる。すなわち、このような工程を採用することにより、上記SiC層20上に形成されたエピタキシャル層を含む高品質な半導体装置を製造することが可能な炭化珪素基板1を得ることができる。ここで、当該SiC基板20の主面20Aの研磨は、ベース基板10とSiC基板20との接合後に実施されてもよいし、上記積層基板2においてベース基板10とは反対側の主面20AとなるべきSiC基板20の主面を予め研磨することにより、積層基板2を作製する工程よりも前に実施されてもよい。
図7を参照して、上記製造方法により得られる炭化珪素基板1は、炭化珪素からなるベース層10と、ベース層10とは別の単結晶炭化珪素からなるSiC層20とを備えている。ここで、SiC層20がベース層10とは別の単結晶炭化珪素からなる状態とは、ベース層10が炭化珪素の多結晶、非晶質など単結晶以外の炭化珪素からなる場合を含むとともに、ベース層10が単結晶炭化珪素からなる場合であってSiC層20とは別の結晶からなっている場合を含む。ベース層10とSiC層20とが別の結晶からなっている状態とは、ベース層10とSiC層20との間に境界が存在し、たとえば当該境界の一方側と他方側とで欠陥密度が異なっている状態を意味する。このとき、欠陥密度が当該境界において不連続となっていてもよい。
また、上記本実施の形態における炭化珪素基板1の製造方法では、工程(S40)では、大気雰囲気を減圧することにより得られた雰囲気中において積層基板が加熱されてもよい。これにより、炭化珪素基板1の製造コストを低減することができる。また、工程(S50)においては、大気雰囲気を減圧することにより得られた雰囲気中において接合基板が加熱されてもよい。これにより、炭化珪素基板1の製造コストを低減することができる。
さらに、上記本実施の形態における炭化珪素基板1の製造方法では、工程(S40)では、10−1Paよりも高く10Paよりも低い圧力下において積層基板2が加熱されてもよい。これにより、簡素な装置により上記接合を実施することが可能になるとともに比較的短時間で接合を実施するための雰囲気を得ることが可能となる。その結果、炭化珪素基板1の製造コストを低減することができる。また、工程(S50)においては、10−1Paよりも高く10Paよりも低い圧力下において接合基板3が加熱されてもよい。これにより、簡素な装置により上記ボイド30の移動を達成することが可能になるとともに比較的短時間でボイド30の移動を達成するための雰囲気を得ることが可能となる。その結果、炭化珪素基板1の製造コストを低減することができる。
ここで、工程(S30)において作製された積層基板においては、ベース基板10とSiC基板20との間に形成される隙間が100μm以下となっていることが好ましい。これにより、工程(S40)において、ベース基板10とSiC基板20との均一な接合を達成することができる。
また、工程(S40)における積層基板の加熱温度は1800℃以上2500℃以下であることが好ましい。加熱温度が1800℃よりも低い場合、ベース基板10とSiC基板20との接合に長時間を要し、炭化珪素基板1の製造効率が低下する。一方、加熱温度が2500℃を超えると、ベース基板10およびSiC基板20の表面が荒れ、作製される炭化珪素基板1における結晶欠陥の発生が多くなるおそれがある。炭化珪素基板1における欠陥の発生を一層抑制しつつ製造効率を向上させるためには、工程(S40)における積層基板の加熱温度は1900℃以上2100℃以下であることが好ましい。
また、工程(S40)における加熱時の雰囲気は、不活性ガス雰囲気であってもよい。そして、当該雰囲気に不活性ガス雰囲気を採用する場合、アルゴン、ヘリウムおよび窒素からなる群から選択される少なくとも1つを含む不活性ガス雰囲気であることが好ましい。
(実施の形態2)
次に、本発明の他の実施の形態である実施の形態2について説明する。実施の形態2における炭化珪素基板の製造方法は、基本的には実施の形態1の場合と同様に実施される。しかし、実施の形態2における炭化珪素基板の製造方法は、SiC基板の配置において実施の形態1の場合とは異なっている。
実施の形態2における炭化珪素基板の製造方法では、図1を参照して、実施の形態1の場合と同様に、まず工程(S10)として基板準備工程が実施される。この工程(S10)では、ベース基板10およびSiC基板20が準備される。このとき、本実施の形態においては、SiC基板20が複数準備される。
次に、工程(S20)が必要に応じて実施の形態1の場合と同様に実施される。その後、工程(S30)として積層工程が実施される。この工程(S30)では、図8を参照して、工程(S10)において準備された複数のSiC基板20が平面的に見て並べて配置された状態で、ベース基板10の主面10Aに接触して配置される。このとき、複数のSiC基板20は、ベース基板10上において隣接するSiC基板20同士が互いに接触するように、マトリックス状に配置されることが好ましい。
そして、実施の形態1の場合と同様に、工程(S40)として接合工程が実施され、接合基板3が得られる(図9参照)。このとき、実施の形態1の場合と同様に、ベース基板10とSiC基板20との接合界面15付近にボイド30が形成される。また、本実施の形態においては、SiC基板20同士の接合界面25付近にもボイド31が形成される。
次に、実施の形態1の場合と同様に、工程(S50)としてボイド移動工程が実施される。これにより、図10に示すように、接合界面15付近に形成されたボイド30がベース基板10のSiC基板20とは反対側の主面10B近傍に到達する。また、SiC基板20同士の接合界面25付近に形成されたボイド31も、同様に主面10B近傍に到達する。そして、実施の形態1の場合と同様に工程(S60)が実施されることにより、図11に示す本実施の形態の炭化珪素基板1が完成する。この炭化珪素基板1によれば、複数のSiC基板20が用いられることにより大口径化が容易となっているため、炭化珪素基板を用いた半導体装置の製造コストが一層低減される。
また、図8を参照して、SiC基板20の端面20Cは、当該SiC基板20の主面20Aに対し実質的に垂直となっていることが好ましい。これにより、炭化珪素基板1を容易に製造することができる。ここで、たとえば上記端面20Cと主面20Aとのなす角が85°以上95°以下であれば、上記端面20Cと主面20Aとは実質的に垂直であると判断することができる。
(実施の形態3)
次に、上記本発明の炭化珪素基板を用いて作製される半導体装置の一例を実施の形態3として説明する。図12を参照して、本発明による半導体装置101は、縦型DiMOSFET(Double Implanted MOSFET)であって、基板102、バッファ層121、耐圧保持層122、p領域123、n領域124、p領域125、酸化膜126、ソース電極111および上部ソース電極127、ゲート電極110および基板102の裏面側に形成されたドレイン電極112を備える。具体的には、導電型がn型の炭化珪素からなる基板102の表面上に、炭化珪素からなるバッファ層121が形成されている。基板102としては、上記実施の形態1および2において説明した製造方法を含む本発明の炭化珪素基板の製造方法により製造された炭化珪素基板が採用される。そして、上記実施の形態1および2の炭化珪素基板1が採用される場合、バッファ層121は、炭化珪素基板1のSiC層20上に形成される。バッファ層121は導電型がn型であり、その厚みはたとえば0.5μmである。また、バッファ層121におけるn型の導電性不純物の濃度はたとえば5×1017cm−3とすることができる。このバッファ層121上には耐圧保持層122が形成されている。この耐圧保持層122は、導電型がn型の炭化珪素からなり、たとえばその厚みは10μmである。また、耐圧保持層122におけるn型の導電性不純物の濃度としては、たとえば5×1015cm−3という値を用いることができる。
この耐圧保持層122の表面には、導電型がp型であるp領域123が互いに間隔を隔てて形成されている。p領域123の内部においては、p領域123の表面層にn領域124が形成されている。また、このn領域124に隣接する位置には、p領域125が形成されている。一方のp領域123におけるn領域124上から、p領域123、2つのp領域123の間において露出する耐圧保持層122、他方のp領域123および当該他方のp領域123におけるn領域124上にまで延在するように、酸化膜126が形成されている。酸化膜126上にはゲート電極110が形成されている。また、n領域124およびp領域125上にはソース電極111が形成されている。このソース電極111上には上部ソース電極127が形成されている。そして、基板102において、バッファ層121が形成された側の表面とは反対側の面である裏面にドレイン電極112が形成されている。
本実施の形態における半導体装置101においては、基板102として上記実施の形態1および2において説明した製造方法を含む本発明の炭化珪素基板の製造方法により製造された炭化珪素基板が採用される。すなわち、半導体装置101は、炭化珪素基板としての基板102と、基板102上に形成されたエピタキシャル成長層としてのバッファ層121および耐圧保持層122と、耐圧保持層122上に形成されたソース電極111とを備えている。そして、当該基板102は、本発明の炭化珪素基板の製造方法により製造されている。ここで、上述のように、本発明の炭化珪素基板の製造方法により製造された基板は、半導体装置の製造コストの低減を実現可能な炭化珪素基板となっている。そのため、半導体装置101は、製造コストが低減された半導体装置となっている。
次に、図13〜図17を参照して、図12に示した半導体装置101の製造方法を説明する。図13を参照して、まず、炭化珪素基板準備工程(S110)を実施する。ここでは、たとえば(03−38)面が主面となった炭化珪素からなる基板102(図14参照)を準備する。この基板102としては、上記実施の形態1および2において説明した製造方法により製造された炭化珪素基板1を含む上記本発明の炭化珪素基板が準備される。
また、この基板102(図14参照)としては、たとえば導電型がn型であり、基板抵抗が0.02Ωcmといった基板を用いてもよい。
次に、図13に示すように、エピタキシャル層形成工程(S120)を実施する。具体的には、基板102の表面上にバッファ層121を形成する。このバッファ層121は、基板102として採用される炭化珪素基板1のSiC層20の主面20A上(図7参照)に形成される。バッファ層121としては、導電型がn型の炭化珪素からなり、たとえばその厚みが0.5μmのエピタキシャル層を形成する。バッファ層121における導電型不純物の密度は、たとえば5×1017cm−3といった値を用いることができる。そして、このバッファ層121上に、図14に示すように耐圧保持層122を形成する。この耐圧保持層122としては、導電型がn型の炭化珪素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層122の厚みとしては、たとえば10μmといった値を用いることができる。また、この耐圧保持層122におけるn型の導電性不純物の密度としては、たとえば5×1015cm−3といった値を用いることができる。
次に、図13に示すように注入工程(S130)を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がp型の不純物を耐圧保持層122に注入することにより、図15に示すようにp領域123を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、n型の導電性不純物を所定の領域に注入することにより、n領域124を形成する。また、同様の手法により、導電型がp型の導電性不純物を注入することにより、p領域125を形成する。その結果、図15に示すような構造を得る。
このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度1700℃、加熱時間30分といった条件を用いることができる。
次に、図13に示すようにゲート絶縁膜形成工程(S140)を実施する。具体的には、図16に示すように、耐圧保持層122、p領域123、n領域124、p領域125上を覆うように酸化膜126を形成する。この酸化膜126を形成するための条件としては、たとえばドライ酸化(熱酸化)を行なってもよい。このドライ酸化の条件としては、加熱温度を1200℃、加熱時間を30分といった条件を用いることができる。
その後、図13に示すように窒素アニール工程(S150)を実施する。具体的には、雰囲気ガスを一酸化窒素(NO)として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を1100℃、加熱時間を120分とする。この結果、酸化膜126と下層の耐圧保持層122、p領域123、n領域124、p領域125との間の界面近傍に窒素原子が導入される。また、この一酸化窒素を雰囲気ガスとして用いたアニール工程の後、さらに不活性ガスであるアルゴン(Ar)ガスを用いたアニールを行なってもよい。具体的には、アルゴンガスを雰囲気ガスとして用いて、加熱温度を1100℃、加熱時間を60分といった条件を用いてもよい。
次に、図13に示すように電極形成工程(S160)を実施する。具体的には、酸化膜126上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、n領域124およびp領域125上に位置する酸化膜の部分をエッチングにより除去する。この後、レジスト膜上および当該酸化膜126において形成された開口部内部においてn領域124およびp領域125と接触するように、金属などの導電体膜を形成する。その後、レジスト膜を除去することにより、当該レジスト膜上に位置していた導電体膜を除去(リフトオフ)する。ここで、導電体としては、たとえばニッケル(Ni)を用いることができる。この結果、図17に示すように、ソース電極111を得ることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン(Ar)ガスを用い、加熱温度を950℃、加熱時間を2分といった熱処理(アロイ化処理)を行なう。
その後、ソース電極111上に上部ソース電極127(図12参照)を形成する。また、酸化膜126上にゲート電極110(図12参照)を形成する。また、ドレイン電極112を形成する(図12参照)。このようにして、図12に示す半導体装置101を得ることができる。
なお、上記実施の形態3においては、本発明の炭化珪素基板を用いて作製可能な半導体装置の一例として、縦型MOSFETに関して説明したが、作製可能な半導体装置はこれに限られない。たとえばJFET(Junction Field Effect Transistor;接合型電界効果トランジスタ)、IGBT(Insulated Gate Bipolar Transistor;絶縁ゲートバイポーラトランジスタ)、ショットキーバリアダイオードなど、種々の半導体装置が本発明の炭化珪素基板を用いて作製可能である。
また、上記実施の形態3においては、(03−38)面を主面とする炭化珪素基板上に動作層として機能するエピタキシャル層を形成して半導体装置が作製される場合について説明したが、上記主面として採用可能な結晶面はこれに限られず、(0001)面を含めて用途に応じた任意の結晶面を上記主面として採用することができる。
さらに、上記主面(炭化珪素基板1のSiC基板(SiC層)20の主面20A)として、<01−10>方向における(0−33−8)面に対するオフ角が−3°以上+5°以下である主面を採用することにより、炭化珪素基板を用いてMOSFET等を作製した場合におけるチャネル移動度を、より一層向上させることができる。ここで、六方晶の単結晶炭化珪素の(0001)面はシリコン面、(000−1)面はカーボン面と定義される。また、「<01−10>方向における(0−33−8)面に対するオフ角」とは、<000−1>方向およびオフ方位の基準としての<01−10>方向の張る平面への上記主面の法線の正射影と、(0−33−8)面の法線とのなす角度であり、その符号は、上記正射影が<01−10>方向に対して平行に近づく場合が正であり、上記正射影が<000−1>方向に対して平行に近づく場合が負である。そして、上記<01−10>方向における(0−33−8)面に対するオフ角が−3°以上+5°以下である主面とは、当該主面が炭化珪素結晶において上記条件を満たすカーボン面側の面を意味する。なお、本願において(0−33−8)面は、結晶面を規定するための軸の設定により表現が異なる等価なカーボン面側の面を含むとともに、シリコン面側の面を含まない。
なお、上記本発明の炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置において、ベース基板(ベース層)の直径は2インチ以上であることが好ましく、6インチ以上であることがより好ましい。また、パワーデバイスへの適用を考慮すると、SiC層(SiC基板)を構成する炭化珪素のポリタイプは4H型であることが好ましい。また、ベース基板とSiC基板は結晶構造が同一であることが好ましい。また、ベース層とSiC層との熱膨張率の差は、炭化珪素基板を用いた半導体装置の製造プロセスにおいて割れが発生しない程度に小さいことが好ましい。また、ベース基板およびSiC基板のそれぞれにおいて、面内における厚みのばらつきは小さいことが好ましく、具体的には当該厚みのばらつきは10μm以下であることが好ましい。また、炭化珪素基板の厚み方向に電流が流れる縦型デバイスへの適用を考慮すると、ベース層の電気抵抗率は50mΩcm未満であることが好ましく、10mΩcm未満であることが好ましい。また、取り扱いを容易にする観点から、炭化珪素基板の厚みは300μm以上であることが好ましい。また、ベース基板とSiC基板とを接合する工程における積層基板の加熱には、たとえば抵抗加熱法、高周波誘導加熱法、ランプアニール法などを採用することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置は、炭化珪素基板を用いた半導体装置の製造コストの低減が求められる炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置に、特に有利に適用され得る。
1 炭化珪素基板、2 積層基板、3 接合基板、10 ベース層(ベース基板)、10A,10B 主面、15 接合界面、20 SiC層(SiC基板)、20A,20B 主面、20C 端面、25 接合界面、30,31 ボイド、30A,30B 内壁、101 半導体装置、102 基板、110 ゲート電極、111 ソース電極、112 ドレイン電極、121 バッファ層、122 耐圧保持層、123 p領域、124 n領域、125 p領域、126 酸化膜、127 上部ソース電極。

Claims (15)

  1. 炭化珪素からなるベース基板と単結晶炭化珪素からなるSiC基板とを準備する工程と、
    前記ベース基板と前記SiC基板とを互いの主面同士が接触するように積み重ねることにより、積層基板を作製する工程と、
    前記積層基板を加熱することにより、前記ベース基板と前記SiC基板とを接合して接合基板を作製する工程と、
    前記ベース基板と前記SiC基板との間に温度差が形成されるように前記接合基板を加熱することにより、前記接合基板を作製する工程において前記ベース基板と前記SiC基板との界面に形成されたボイドを前記接合基板の厚み方向に移動させる工程と、
    前記ベース基板および前記SiC基板のうち前記ボイドを移動させる工程において、より高温に加熱される一方の基板の他方の基板とは反対側の主面を含む領域を除去することにより、前記ボイドを除去する工程とを備えた、炭化珪素基板の製造方法。
  2. 前記ボイドを移動させる工程では、前記ベース基板の温度が前記SiC基板の温度よりも高くなるように前記接合基板が加熱され、
    前記ボイドを除去する工程では、前記ベース基板の前記SiC基板とは反対側の主面を含む領域が除去されることにより前記ボイドが除去される、請求項1に記載の炭化珪素基板の製造方法。
  3. 前記ボイドを移動させる工程では、前記ベース基板の、前記SiC基板とは反対側の主面は1500℃以上3000℃以下の温度域に加熱される、請求項2に記載の炭化珪素基板の製造方法。
  4. 前記積層基板を作製する工程よりも前に、前記積層基板を作製する工程において互いに接触すべき前記ベース基板および前記SiC基板の主面を平坦化する工程をさらに備えた、請求項1〜3のいずれか1項に記載の炭化珪素基板の製造方法。
  5. 前記積層基板を作製する工程は、前記積層基板を作製する工程よりも前に、前記積層基板を作製する工程において互いに接触すべき前記ベース基板および前記SiC基板の主面を研磨することなく実施される、請求項1〜3のいずれか1項に記載の炭化珪素基板の製造方法。
  6. 前記積層基板を作製する工程では、前記SiC基板は、前記ベース基板上に平面的に見て複数並べて載置される、請求項1〜5のいずれか1項に記載の炭化珪素基板の製造方法。
  7. 前記積層基板を作製する工程では、前記SiC基板の前記ベース基板とは反対側の主面は、{0001}面に対するオフ角が50°以上65°以下となっている、請求項1〜6のいずれか1項に記載の炭化珪素基板の製造方法。
  8. 前記積層基板を作製する工程では、前記SiC基板の前記ベース基板とは反対側の主面のオフ方位と<1−100>方向とのなす角は5°以下となっている、請求項7に記載の炭化珪素基板の製造方法。
  9. 前記積層基板を作製する工程では、前記SiC基板の前記ベース基板とは反対側の主面の、<1−100>方向における{03−38}面に対するオフ角は−3°以上5°以下である、請求項8に記載の炭化珪素基板の製造方法。
  10. 前記積層基板を作製する工程では、前記SiC基板の前記ベース基板とは反対側の主面のオフ方位と<11−20>方向とのなす角は5°以下となっている、請求項7に記載の炭化珪素基板の製造方法。
  11. 前記ベース基板と前記SiC基板とを接合する工程では、大気雰囲気を減圧することにより得られた雰囲気中において前記積層基板が加熱される、請求項1〜10のいずれか1項に記載の炭化珪素基板の製造方法。
  12. 前記ベース基板と前記SiC基板とを接合する工程では、10−1Paよりも高く10Paよりも低い圧力下において前記積層基板が加熱される、請求項1〜11のいずれか1項に記載の炭化珪素基板の製造方法。
  13. 炭化珪素基板を準備する工程と、
    前記炭化珪素基板上にエピタキシャル成長層を形成する工程と、
    前記エピタキシャル成長層上に電極を形成する工程とを備え、
    前記炭化珪素基板を準備する工程では、請求項1〜12のいずれか1項に記載の炭化珪素基板の製造方法により前記炭化珪素基板が製造される、半導体装置の製造方法。
  14. 請求項1〜12のいずれか1項に記載の炭化珪素基板の製造方法により製造された、炭化珪素基板。
  15. 請求項13に記載の半導体装置の製造方法により製造された、半導体装置。
JP2010128841A 2010-06-04 2010-06-04 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置 Withdrawn JP2011254051A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2010128841A JP2011254051A (ja) 2010-06-04 2010-06-04 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
KR1020127004361A KR20120038508A (ko) 2010-06-04 2011-02-25 탄화 규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화 규소 기판, 및 반도체 장치
CN2011800038520A CN102511074A (zh) 2010-06-04 2011-02-25 碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底及半导体器件
CA2770764A CA2770764A1 (en) 2010-06-04 2011-02-25 Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
US13/388,691 US20120126251A1 (en) 2010-06-04 2011-02-25 Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
PCT/JP2011/054274 WO2011152089A1 (ja) 2010-06-04 2011-02-25 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
TW100114744A TW201201284A (en) 2010-06-04 2011-04-27 Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010128841A JP2011254051A (ja) 2010-06-04 2010-06-04 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置

Publications (1)

Publication Number Publication Date
JP2011254051A true JP2011254051A (ja) 2011-12-15

Family

ID=45066478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010128841A Withdrawn JP2011254051A (ja) 2010-06-04 2010-06-04 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置

Country Status (7)

Country Link
US (1) US20120126251A1 (ja)
JP (1) JP2011254051A (ja)
KR (1) KR20120038508A (ja)
CN (1) CN102511074A (ja)
CA (1) CA2770764A1 (ja)
TW (1) TW201201284A (ja)
WO (1) WO2011152089A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5447206B2 (ja) * 2010-06-15 2014-03-19 住友電気工業株式会社 炭化珪素単結晶の製造方法および炭化珪素基板
CN107991230B (zh) * 2018-01-08 2019-12-17 中国电子科技集团公司第四十六研究所 一种辨别碳化硅晶片碳硅面的方法
CN114245932A (zh) * 2019-08-01 2022-03-25 罗姆股份有限公司 半导体基板和半导体装置及它们的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256918A (ja) * 1988-05-24 1990-02-26 Nippon Denso Co Ltd 半導体ウェハの直接接合方法
JPH0737768A (ja) * 1992-11-26 1995-02-07 Sumitomo Electric Ind Ltd 半導体ウェハの補強方法及び補強された半導体ウェハ
JP3254559B2 (ja) * 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶SiCおよびその製造方法
DE69916177T2 (de) * 1998-05-29 2005-04-14 Denso Corp., Kariya Verfahren zur Herstellung eines Siliziumkarbid-Einkristalls
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP4802380B2 (ja) 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
US6972247B2 (en) * 2003-12-05 2005-12-06 International Business Machines Corporation Method of fabricating strained Si SOI wafers
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
CN102379025A (zh) * 2010-01-26 2012-03-14 住友电气工业株式会社 制造碳化硅衬底的方法
EP2532773A4 (en) * 2010-02-05 2013-12-11 Sumitomo Electric Industries METHOD FOR PRODUCING A SILICON CARBIDE SUBSTRATE
JP2011233636A (ja) * 2010-04-26 2011-11-17 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP2011256053A (ja) * 2010-06-04 2011-12-22 Sumitomo Electric Ind Ltd 複合基板およびその製造方法

Also Published As

Publication number Publication date
US20120126251A1 (en) 2012-05-24
KR20120038508A (ko) 2012-04-23
CN102511074A (zh) 2012-06-20
TW201201284A (en) 2012-01-01
CA2770764A1 (en) 2011-12-08
WO2011152089A1 (ja) 2011-12-08

Similar Documents

Publication Publication Date Title
JP5344037B2 (ja) 炭化珪素基板および半導体装置
JPWO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2011243770A (ja) 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JPWO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JPWO2011096109A1 (ja) 炭化珪素基板の製造方法
JP5928335B2 (ja) 炭化珪素基板の製造方法および半導体装置の製造方法
JPWO2010131571A1 (ja) 半導体装置
JPWO2011092893A1 (ja) 炭化珪素基板の製造方法
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JPWO2011077797A1 (ja) 炭化珪素基板
JP2011254051A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011256053A (ja) 複合基板およびその製造方法
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011086660A (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP2011210864A (ja) 半導体基板

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130806