JP2011134990A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】マイコンとパワーＭＯＳＦＥＴを含む半導体装置の小型化を図ることができる技術を提供する。
【解決手段】本発明による半導体装置は、マイコンを形成した半導体チップＣＨＰ１と、パワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２とを１パッケージ化している。これにより、マイコンを形成した半導体チップＣＨＰ１と、パワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２を別々にパッケージする場合に比べて小型化することができる。
【選択図】図５

Description

本発明は、半導体装置およびその製造技術に関し、特に、マイクロコンピュータ（以下、マイコンという）と、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）に代表されるパワーデバイスと、を一つのパッケージの中に備えた半導体装置およびその製造に適用して有効な技術に関する。

特開２００７−２８１４４３号公報（特許文献１）には、ＩＧＢＴを形成した半導体チップと、ダイオードを形成した半導体チップとを１パッケージ化する技術が記載されている。具体的には、ＩＧＢＴを形成した半導体チップと、ダイオードを形成した半導体チップとを多層配線基板（セラミック基板）の主面上に半田バンプ電極を介して搭載するとしている。

特開２００７−２２７４１６号公報（特許文献２）や特開２００８−９１９４５号公報（特許文献３）には、スイッチングレギュレータ（ＤＣ−ＤＣコンバータ）に関する技術が記載されている。具体的には、スイッチング素子を構成するハイサイド側ＭＯＳＦＥＴとローサイド側ＭＯＳＦＥＴとともに制御ＩＣを１パッケージ化するパッケージ構造が記載されている。

特開２００７−２８１４３３号公報 特開２００７−２２７４１６号公報 特開２００８−０９１９４５号公報

例えば、自動車には、パワーウィンドウなどの機能が備わっており、これらの機能を実現するためにモータが必要とされる。このモータは、スイッチング素子として機能するパワーＭＯＳＦＥＴによって駆動される。さらに、自動車には、高機能なマイコンも搭載されている。このマイコンは、自動車ネットワークにおける通信機能、モータを制御するパワーＭＯＳＦＥＴ（スイッチング素子）などのオン／オフ制御機能、パワーＭＯＳＦＥＴを異常発熱や過電流から保護する保護機能などを有している。

従来、このようなマイコンとパワーＭＯＳＦＥＴは、別々にパッケージ化されていたため、マイコンとパワーＭＯＳＦＥＴを含む半導体装置の小型化を図ることができないという問題点があった。

本発明の目的は、マイコンとパワーＭＯＳＦＥＴを含む半導体装置の小型化を図ることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

代表的な実施の形態における半導体装置は、（ａ）配線基板と、（ｂ）前記配線基板の主面上に搭載された第１半導体チップと、（ｃ）前記第１半導体チップと前記配線基板を介して電気的に接続された複数の第１リードと、（ｄ）複数の第２リードとを備える。そして、（ｅ）前記複数の第２リードの一部上に搭載され、かつ、スイッチング素子として機能するパワーＭＯＳＦＥＴが形成された第２半導体チップと、（ｆ）前記配線基板、前記第１半導体チップ、前記複数の第１リードのそれぞれの一部領域、前記複数の第２リードのそれぞれの一部領域および前記第２半導体チップを封止する封止体とを備える。このとき、前記配線基板と前記第２半導体チップは電気的に接続されている。

また、代表的な実施の形態における半導体装置の製造方法は、（ａ）配線基板を用意する工程と、（ｂ）前記配線基板の主面上に第１半導体チップを含む第１部品を搭載する工程とを備える。そして、（ｃ）前記配線基板の前記主面とは反対側の裏面上に第２部品を搭載する工程と、（ｄ）第１リードと第２リードとを有し、前記第２リード上に第２半導体チップを搭載したリードフレームを用意する工程とを備える。さらに、（ｅ）前記配線基板の前記裏面に形成された第１端子と、前記リードフレームの前記第１リードとを導電性材料を介して接続する工程と、（ｆ）前記配線基板の前記主面に形成された第２端子と、前記第２半導体チップとをワイヤで接続する工程とを備える。次に、（ｇ）前記配線基板、前記第１部品、前記第２部品、前記第２半導体チップ、前記ワイヤ、前記第１リードの一部領域および前記第２リードの一部領域を封止する工程とを備える。ここで、前記第１半導体チップには、プログラムを記憶する書き換え可能な不揮発性メモリと、前記不揮発性メモリに記憶されている前記プログラムに基づいて処理を実行する中央演算処理部が形成されている。さらに、前記第２半導体チップには、スイッチング素子として機能するパワーＭＯＳＦＥＴが形成されていることを特徴とするものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

マイコンとパワーＭＯＳＦＥＴを含む半導体装置の小型化を図ることができる。

実施の形態１におけるモータ制御システムを示すブロック図である。 制御部を構成するマイコンのハードウェア構成の一例を示す図である。 ４つのｎチャネル型ＭＯＳＦＥＴからなるＨブリッジでスイッチング部を構成する例を示す回路ブロック図である。 ３相モータの制御に使用されるスイッチング部の構成例を示す回路ブロック図である。 （ａ）は、実施の形態１における半導体装置の構成を示す平面図であり、（ｂ）は、実施の形態１における半導体装置の構成を示し、（ａ）のＡ−Ａ線での断面図である。 （ａ）は、変形例１における半導体装置の構成を示す平面図であり、（ｂ）は、変形例１における半導体装置の構成を示し、（ａ）のＡ−Ａ線での断面図である。 （ａ）は、変形例２における半導体装置の構成を示す平面図であり、（ｂ）は、変形例２における半導体装置の構成を示し、（ａ）のＡ−Ａ線での断面図である。 （ａ）は、変形例３における半導体装置の構成を示す平面図であり、（ｂ）は、変形例３における半導体装置の構成を示し、（ａ）のＡ−Ａ線での断面図である。 （ａ）は、変形例４における半導体装置の構成を示す平面図であり、（ｂ）は、変形例４における半導体装置の構成を示し、（ａ）のＡ−Ａ線での断面図である。 （ａ）は、実施の形態２における半導体装置の構成を示す平面図であり、（ｂ）は、実施の形態２における半導体装置の構成を示し、（ａ）のＡ−Ａ線での断面図である。 （ａ）は、半導体装置を裏面から見た平面図であり、（ｂ）は、実施の形態２における半導体装置を実装体に実装している様子を示し、（ａ）のＡ−Ａ線での断面図である。 （ａ）は、実施の形態３における半導体装置の構成を示す平面図であり、（ｂ）は、実施の形態３における半導体装置の構成を示し、（ａ）のＡ−Ａ線での断面図である。 実施の形態４における半導体装置の構成を示す平面図である。 実施の形態５における半導体装置の構成を示す平面図である。 配線基板に形成されている端子とリードとを導電性材料で接続する場合と、配線基板に形成されている端子とリードとをワイヤで接続する場合を比較して示す図である。 実施の形態５における半導体装置の変形例を示す図である。（ａ）は、平面図を示し、（ｂ）は、（ａ）のＡ−Ａ線での断面図である。 実施の形態６における半導体装置の製造工程を示す断面図である。 図１７に続く半導体装置の製造工程を示す断面図である。 図１８に続く半導体装置の製造工程を示す断面図である。 図１９に続く半導体装置の製造工程を示す断面図である。 図２０に続く半導体装置の製造工程を示す断面図である。 図２１に続く半導体装置の製造工程を示す断面図である。 図２２に続く半導体装置の製造工程を示す断面図である。 実施の形態６における半導体装置の製造工程を示す平面図である。 図２４に続く半導体装置の製造工程を示す平面図である。 図２５に続く半導体装置の製造工程を示す平面図である。 図２６に続く半導体装置の製造工程を示す平面図である。 図２７に続く半導体装置の製造工程を示す平面図である。 端子に半田を供給した後、端子とリードとを接続する場合と、リードに半田を供給する場合とを比較して示す図である。 実施の形態７における半導体装置の構成を示す平面図である。 （ａ）は、実施の形態８における半導体装置の構成を示す平面図であり、（ｂ）は、実施の形態８における半導体装置の構成を示し、（ａ）のＡ−Ａ線での断面図である。 実施の形態８において、Ｃｕクリップを使用する例を示す図である。 図３１に示す半導体装置の変形例を示す図である。 モータの後部に半導体装置を実装する様子を示す模式図である。 実施の形態９における半導体装置の製造工程を示す断面図である。 図３５に続く半導体装置の製造工程を示す断面図である。 図３６に続く半導体装置の製造工程を示す断面図である。 図３７に続く半導体装置の製造工程を示す断面図である。 図３８に続く半導体装置の製造工程を示す断面図である。 図３９に続く半導体装置の製造工程を示す断面図である。 実施の形態９における半導体装置の製造工程を示す平面図である。 図４１に続く半導体装置の製造工程を示す平面図である。 図４２に続く半導体装置の製造工程を示す平面図である。 図４３に続く半導体装置の製造工程を示す平面図である。 図４４に続く半導体装置の製造工程を示す平面図である。 実施の形態１０における半導体装置を表面側から見た平面図である。 実施の形態１０における半導体装置を裏面側から見た平面図である。 図４７のＡ−Ａ線で切断した断面図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。

（実施の形態１）
例えば、自動車には、パワーウィンドウなどの機能が備わっており、これらの機能を実現するためにモータが備えられている。このモータは、例えば、モータ制御システムによって制御される。以下に、モータを制御するモータ制御システムの一例について図面を参照しながら説明する。

図１は、本実施の形態１におけるモータ制御システムＭＣＳを示すブロック図である。図１において、本実施の形態１におけるモータ制御システムＭＣＳは、制御部ＣＵとスイッチング部ＳＷＵとを備えている。

まず、制御部ＣＵの構成について説明する。図１に示すように、制御部ＣＵは、不揮発性メモリ１、制御回路２、通信回路３、熱遮断回路４、過電流保護回路５、レギュレータ６、温度センサ７、および、電流センサ８を有している。

不揮発性メモリ１は、書き換え可能なメモリであり、プログラムなどが記憶されている。具体的に、外部からのプログラム書き込み信号によって不揮発性メモリ１にプログラムが書き込まれるように構成されている。

制御回路２は、不揮発性メモリ１に記憶されているプログラムに基づいて動作するように構成されている。具体的に、制御回路２は、通信回路３によるホストコンピュータＨＣとの通信を制御する機能、熱遮断回路４や過電流保護回路５の出力に基づいて、スイッチング部ＳＷＵを異常から保護する機能、および、スイッチング部ＳＷＵを制御してモータＭＴを駆動する機能などを有している。

通信回路３は、外部に設けられているホストコンピュータＨＣとの通信を行なうことができるように構成されている。具体的に、モータ制御システムＭＣＳは、自動車用ネットワーク（ＣＡＮ・ＬＩＮ・ＦｌｅｘＲａｙ）と接続されており、この自動車ネットワークによって、外部に設けられているホストコンピュータＨＣと通信するようになっている。このことから、モータ制御システムＭＣＳの制御部ＣＵには、ホストコンピュータＨＣと通信するための通信回路３が設けられている。

熱遮断回路４は、スイッチング部ＳＷＵの異常発熱を検知して、制御回路２にスイッチング部ＳＷＵの異常を出力するように構成されている。また、過電流保護回路５は、スイッチング部ＳＷＵを流れる電流量を検知して、制御回路に電流量の異常（電流異常）を出力するように構成されている。

レギュレータ６は、外部に設けられている電源ＰＷからの電源電圧を所定電圧に変換する機能を有しており、例えば、スイッチングレギュレータ（ＤＣ−ＤＣコンバータ）から構成されている。このレギュレータ６により、電源電圧とは異なる所定電圧を生成することができ、制御部ＣＵを構成している各構成要素の動作に必要な電圧を供給することができる。

温度センサ７は、例えば、温度検知ダイオードから構成されている。この温度検知ダイオードは、モータ制御システムＭＣＳを内蔵する半導体装置（モジュール、パッケージ）全体の温度を監視する。温度検知ダイオードは、半導体装置の温度によって温度検知ダイオードの順方向電流電圧特性が変化することにより半導体装置全体の温度を検知するようになっている。この温度検知ダイオードは、例えば、ポリシリコンに異なる導電型の不純物を導入することによりｐｎ接合が形成されたｐｎ接合ダイオードから構成される。

電流センサ８は、例えば、電流検知用ＭＯＳＦＥＴから構成されている。この電流検知用ＭＯＳＦＥＴは、シャント抵抗等を介して電流検知用ＭＯＳＦＥＴを流れる電流によって間接的にＨブリッジを構成するパワーＭＯＳＦＥＴの電流を検知するものである。

続いて、スイッチング部ＳＷＵの構成について説明する。図１に示すように、スイッチング部ＳＷＵは、ｐチャネル型ＭＯＳＦＥＴＱｐ１、Ｑｐ２と、ｎチャネル型ＭＯＳＦＥＴＱｎ１、Ｑｎ２を備えている。このｐチャネル型ＭＯＳＦＥＴＱｐ１、Ｑｐ２と、ｎチャネル型ＭＯＳＦＥＴＱｎ１、Ｑｎ２は、スイッチング素子として機能するパワーＭＯＳＦＥＴであり、Ｈブリッジ回路を構成している。このＨブリッジ回路は、制御部ＣＵと接続されているとともにモータＭＴと接続されている。Ｈブリッジ回路は、モータの回転方向を制御できるように構成されている回路である。

なお、前述の温度センサ７と電流センサ８は、このスイッチング部ＳＷＵに設けてもよい。

本実施の形態１におけるモータ制御システムＭＣＳは上記のように構成されており、以下に、その動作について説明する。まず、不揮発性メモリ１に記憶されているプログラムに基づいて、制御回路２が動作する。具体的に、制御回路２は、通信回路３を介して、外部に設けられているホストコンピュータＨＣと通信する。この通信は自動車用ネットワークによって行なわれる。そして、ホストコンピュータＨＣからモータＭＴを駆動するように指示を受けると、制御部２は、不揮発性メモリ１に記憶されているプログラムに基づいて、スイッチング部ＳＷＵのＨブリッジを構成するパワーＭＯＳＦＥＴを制御する。具体的に、ｐチャネル型ＭＯＳＦＥＴＱｐ１、Ｑｐ２およびｎチャネル型ＭＯＳＦＥＴＱｎ１、Ｑｎ２のゲート電極Ｇに印加する電圧を制御することにより、ｐチャネル型ＭＯＳＦＥＴＱｐ１、Ｑｐ２およびｎチャネル型ＭＯＳＦＥＴＱｎ１、Ｑｎ２のオン／オフを制御する。例えば、ｐチャネル型ＭＯＳＦＥＴＱｐ１とｎチャネル型ＭＯＳＦＥＴＱｎ２をオフし、かつ、ｐチャネル型ＭＯＳＦＥＴＱｐ２とｎチャネル型ＭＯＳＦＥＴＱｎ１をオンする。すると、ｐチャネル型ＭＯＳＦＥＴＱｐ２のソース領域Ｓとドレイン領域Ｄが導通して、点Ａの電位が電源電位Ｖｄｄとなる。さらに、ｎチャネル型ＭＯＳＦＥＴＱｎ１のソース領域Ｓとドレイン領域Ｄが導通して点Ｂの電位が接地電位Ｖｇとなる。この結果、点Ａと点Ｂの間に接続されているモータＭＴに電位差が印加されることになるので、モータＭＴが所定方向に回転する。

続いて、例えば、ｐチャネル型ＭＯＳＦＥＴＱｐ１とｎチャネル型ＭＯＳＦＥＴＱｎ２をオンし、かつ、ｐチャネル型ＭＯＳＦＥＴＱｐ２とｎチャネル型ＭＯＳＦＥＴＱｎ１をオフする。すると、ｐチャネル型ＭＯＳＦＥＴＱｐ１のソース領域Ｓとドレイン領域Ｄが導通して、点Ｂの電位が電源電位Ｖｄｄとなる。さらに、ｎチャネル型ＭＯＳＦＥＴＱｎ２のソース領域Ｓとドレイン領域Ｄが導通して点Ａの電位が接地電位Ｖｇとなる。この結果、点Ａと点Ｂの間に接続されているモータＭＴには先程と逆方向の電位差が印加されることになるので、モータＭＴが所定方向と逆方向に回転する。このようにして、モータＭＴの回転方向を制御することができる。

以上のことから、制御部ＣＵによって、スイッチング部ＳＷＵを構成するパワーＭＯＳＦＥＴのオン／オフを制御することにより、スイッチング部ＳＷＵからモータＭＴへ電力を供給することができ、この結果、モータＭＴを回転させることができる。

このとき、制御部ＣＵには、温度センサ７が設けられており、パワーＭＯＳＦＥＴの温度を検出することができるようになっている。この温度センサ７の出力は、制御部ＣＵ内の熱遮断回路４を介して制御回路２に入力される。熱遮断回路４では、温度センサ７からの出力信号をモニタリングしており、温度センサ７からの出力（パワーＭＯＳＦＥＴの温度に対応）が所定値以上になるとモータＭＴを停止させる信号を制御部ＣＵに出力する。制御部ＣＵは、熱遮断回路４からモータＭＴを停止させる信号を入力すると、スイッチング部ＳＷＵを構成するすべてのパワーＭＯＳＦＥＴをオフするように制御する。このようにして、スイッチング部ＳＷＵを構成するパワーＭＯＳＦＥＴを異常な加熱から保護することができる。

また、制御部ＣＵには、電流センサ８が設けられており、パワーＭＯＳＦＥＴを流れる電流を検出することができるようになっている。この電流センサ８の出力は、制御部ＣＵ内の過電流保護回路５を介して制御回路２に入力される。過電流保護回路５では、電流センサ８からの出力信号をモニタリングしており、電流センサ８からの出力（パワーＭＯＳＦＥＴを流れる電流に対応）が所定値以上になるとモータＭＴを停止させる信号を制御部ＣＵに出力する。制御部ＣＵは、過電流保護回路５からモータＭＴを停止させる信号を入力すると、スイッチング部ＳＷＵを構成するすべてのパワーＭＯＳＦＥＴをオフするように制御する。このようにして、スイッチング部ＳＷＵを構成するパワーＭＯＳＦＥＴを過電流から保護することができる。

本実施の形態１におけるモータ制御システムＭＣＳでは、図１に示すように、不揮発性メモリ１に記憶されているプログラムに基づいてモータＭＴが制御されている。したがって、不揮発性メモリ１に記憶されているプログラムを書き換えることにより、様々な用途に使用されているモータＭＴの制御に使用することができる。例えば、自動車には、パワーウィンドウなどの機能が備わっているが、自動車用途に限定されるものではなく、これらの異なる用途に使用されるモータＭＴの制御にも本実施の形態１におけるモータ制御システムＭＣＳを適用することができる。例えば、メカリレーの代替として、ＭＯＳＦＥＴを使用する半導体リレーやインバータ回路に適用してもよい。

さらに、本実施の形態１におけるモータ制御システムＭＣＳによれば、例えば、不揮発性メモリ１に顧客データなどを書き込むことにより、カスタム品への対応も容易にすることができる。このことは、複数顧客や１つの顧客の中でも仕様が複数に亘るような少量多品種製品になっても、ハードウェアは共通にしておいて、それぞれの仕様に対してはソフトウェアで対応できることを意味する。ハードウェアの種類が増えないことは、製造側にとってコスト面で利点が多い。

次に、制御部ＣＵを構成するマイクロコンピュータ（以下、マイコンＭＣという）のハードウェア構成の一例について図面を参照しながら説明する。

図２は、制御部ＣＵを構成するマイコンＭＣのハードウェア構成の一例を示す図である。図２において、マイコンＭＣは、ＣＰＵ（Central Processing Unit）１１、ＲＡＭ（Random Access Memory）１２、アナログ回路１３、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）１４、フラッシュメモリ１５およびＩ／Ｏ（Input/Output）回路１６を有し、半導体集積回路装置を構成している。

ＣＰＵ（回路）１１は、中央演算処理部とも呼ばれ、コンピュータなどの心臓部にあたる。このＣＰＵ１１は、記憶装置から命令（プログラム）を読み出して解読し、それに基づいて多種多様な演算や制御を行なうものである。

ＲＡＭ（回路）１２は、記憶情報をランダムに、すなわち随時記憶されている記憶情報を読み出したり、記憶情報を新たに書き込んだりすることができるメモリであり、随時書き込み読み出しができるメモリとも呼ばれる。ＩＣメモリとしてのＲＡＭには、ダイナミック回路を用いたＤＲＡＭ（Dynamic RAM）とスタティック回路を用いたＳＲＡＭ（Static RAM）の２種類がある。ＤＲＡＭは、記憶保持動作が必要な随時書き込み読み出しメモリであり、ＳＲＡＭは、記憶保持動作が不要な随時書き込み読み出しメモリである。

アナログ回路１３は、時間的に連続して変化する電圧や電流の信号、すなわちアナログ信号を扱う回路であり、例えば増幅回路、変換回路、変調回路、発振回路、電源回路などから構成されている。

ＥＥＰＲＯＭ１４およびフラッシュメモリ１５は、書き込み動作および消去動作とも電気的に書き換え可能な不揮発性メモリの一種であり、電気的消去可能なプログラマブル読み出し専用メモリとも呼ばれる。このＥＥＰＲＯＭ１４およびフラッシュメモリ１５のメモリセルは、記憶（メモリ）用の例えばＭＯＮＯＳ（Metal Oxide Nitride Oxide Semiconductor）型トランジスタやＭＮＯＳ（Metal Nitride Oxide Semiconductor）型トランジスタから構成される。ＥＥＰＲＯＭ１４およびフラッシュメモリ１５の書き込み動作および消去動作には、例えば、ファウラーノルドハイム型トンネル現象を利用する。なお、ホットエレクトロンやホットホールを用いて書き込み動作や消去動作させることも可能である。ＥＥＰＲＯＭ１４とフラッシュメモリ１５の相違点は、ＥＥＰＲＯＭ１４が、例えば、バイト単位で消去のできる不揮発性メモリであるのに対し、フラッシュメモリ１５が、例えば、ワード線単位で消去できる不揮発性メモリである点である。一般に、フラッシュメモリ１５には、ＣＰＵ１１で種々の処理を実行するためのプログラムなどが記憶されている。これに対し、ＥＥＰＲＯＭ１４には、書き換え頻度の高い各種データが記憶されている。

Ｉ／Ｏ回路１６は、入出力回路であり、マイコンＭＣ内からマイコンＭＣの外部に接続された機器へのデータの出力や、マイコンＭＣの外部に接続された機器からマイコンＭＣ内へのデータの入力を行なうための回路である。

このように構成されている本実施の形態１におけるマイコンＭＣとは、少なくとも、プログラムを記憶する書き換え可能な不揮発性メモリ（フラッシュメモリ１５）と、この不揮発性メモリに記憶されているプログラムに基づいて処理を実行する中央演算処理部（ＣＰＵ１１）とを有する半導体装置をいうものとする。

続いて、図１に示す制御部ＣＵと、図２に示すマイコンＭＣのハードウェア構成との対応関係について説明する。例えば、図１に示すプログラムが記憶された不揮発性メモリ１は、図２に示すフラッシュメモリ１５が対応する。そして、図１に示す制御回路２は、図２に示すＣＰＵ１１で実現される。すなわち、ＣＰＵ１１は、フラッシュメモリ１５に記憶されたプログラムに基づいて様々な処理を実行する中央演算部であり、この中央演算部の演算処理によって、図１の制御部２が実現される。また、図１に示す通信回路３、熱遮断回路４、過電流保護回路５およびレギュレータ６は、例えば、アナログ回路１３などから構成される。

次に、図１に示すスイッチング部ＳＷＵを構成する回路の変形例について説明する。上述したように、本実施の形態１におけるモータ制御システムＭＣＳは、不揮発性メモリ１に記憶されているプログラムを書き換えることにより、様々な用途に使用されているモータＭＴの制御に使用することができる。したがって、モータＭＴの制御に使用されるスイッチング部ＳＷＵの回路構成も様々なバリエーションがある。

例えば、図３は、４つのｎチャネル型ＭＯＳＦＥＴからなるＨブリッジでスイッチング部ＳＷＵを構成する例を示している。

図３において、スイッチング部ＳＷＵは、ｎチャネル型ＭＯＳＦＥＴ（パワーＭＯＳＦＥＴ）Ｑｎ１〜Ｑｎ４、直流電源１０および保護ダイオードＤ１〜Ｄ４を有している。このスイッチング部ＳＷＵにおいて、制御回路２にｎチャネル型ＭＯＳＦＥＴＱｎ１〜Ｑｎ４のゲート電極がそれぞれ接続されており、直流電源１０の正電極にｎチャネル型ＭＯＳＦＥＴＱｎ１、Ｑｎ３のドレイン電極が並列に接続されている。そして、ｎチャネル型ＭＯＳＦＥＴＱｎ１のソース電極には、ｎチャネル型ＭＯＳＦＥＴＱｎ２のドレイン電極が接続されており、ｎチャネル型ＭＯＳＦＥＴＱｎ３のソース電極には、ｎチャネル型ＭＯＳＦＥＴＱｎ４のドレイン電極が接続されている。また、ｎチャネル型ＭＯＳＦＥＴＱｎ２のソース電極とｎチャネル型ＭＯＳＦＥＴＱｎ４のソース電極には、直流電源１０の負電極が接続されている。モータＭＴは、ｎチャネル型ＭＯＳＦＥＴＱｎ１およびｎチャネル型ＭＯＳＦＥＴＱｎ２の接続部分（点Ｂ）と、ｎチャネル型ＭＯＳＦＥＴＱｎ３およびｎチャネル型ＭＯＳＦＥＴＱｎ４の接続部分（点Ａ）との間に接続されている。さらに、個々のｎチャネル型ＭＯＳＦＥＴＱｎ１〜Ｑｎ４のゲート電極とソース電極の間には、それぞれ保護ダイオードＤ１〜Ｄ４が電気的に接続されている。

以下に、図３に示すスイッチング部ＳＷＵの動作について説明する。まず、制御回路２により、ｎチャネル型ＭＯＳＦＥＴＱｎ２およびｎチャネル型ＭＯＳＦＥＴＱｎ３をオン状態にする一方、ｎチャネル型ＭＯＳＦＥＴＱｎ１およびｎチャネル型ＭＯＳＦＥＴＱｎ４をオフ状態にする。すると、直流電源１０の正電極は、ｎチャネル型ＭＯＳＦＥＴＱｎ３を介してモータＭＴの接続部分（点Ａ）に接続される。一方、直流電源１０の負電極は、ｎチャネル型ＭＯＳＦＥＴＱｎ２を介してモータＭＴの接続部分（点Ｂ）に接続される。これにより、モータＭＴは所定方向に回転する。

次に、制御回路２により、ｎチャネル型ＭＯＳＦＥＴＱｎ１およびｎチャネル型ＭＯＳＦＥＴＱｎ４をオン状態にする一方、ｎチャネル型ＭＯＳＦＥＴＱｎ２およびｎチャネル型ＭＯＳＦＥＴＱｎ３をオフ状態にする。すると、直流電源１０の正電極は、ｎチャネル型ＭＯＳＦＥＴＱｎ１を介してモータＭＴの接続部分（点Ｂ）に接続される。一方、直流電源１０の負電極は、ｎチャネル型ＭＯＳＦＥＴＱｎ４を介してモータＭＴの接続部分（点Ａ）に接続される。これにより、モータＭＴは、先程の接続状態と逆接続になるため、先程とは逆方向に回転する。このようにして、モータＭＴの回転方向を制御することができる。

続いて、例えば、図４は、３相モータＴＭＴの制御に使用されるスイッチング部ＳＷＵの構成例を示す図である。図４において、３相モータＴＭＴは、位相の異なる３相の電圧により駆動するように構成されている。スイッチング部ＳＷＵは、３相モータＴＭＴを制御するスイッチング素子から構成されており、例えば、３相に対応してＩＧＢＴ２０とダイオード２１が設けられている。すなわち、各単相において、電源電位（Ｖｃｃ）と３相モータＴＭＴの入力電位との間にＩＧＢＴ２０とダイオード２１が逆並列に接続されており、３相モータＴＭＴの入力電位と接地電位（ＧＮＤ）との間にもＩＧＢＴ２０とダイオード２１が逆並列に接続されている。つまり、３相モータＴＭＴでは、単相（各相）毎に２つのＩＧＢＴ２０と２つのダイオード２１が設けられており、３相で６つのＩＧＢＴ２０と６つのダイオード２１が設けられている。そして、個々のＩＧＢＴ２０のゲート電極には、一部図示を省略しているが制御回路２が接続されており、この制御回路２によって、ＩＧＢＴ２０が制御されるようになっている。つまり、制御回路２でスイッチング部ＳＷＵを構成するＩＧＢＴ２０（スイッチング素子）を流れる電流を制御することにより、３相モータＴＭＴを回転させるようになっている。具体的に、ＩＧＢＴ２０は、３相モータＴＭＴに電源電位（Ｖｃｃ）を供給したり、あるいは、接地電位（ＧＮＤ）を供給したりするスイッチング素子として機能するものであり、このＩＧＢＴ２０のオン／オフのタイミングを制御回路２で制御することにより、３相モータＴＭＴを駆動することができるようになっている。

以上のように、本実施の形態１におけるモータ制御システムＭＣＳによれば、様々な用途に使用されているモータＭＴの制御に使用することができることがわかる。

本実施の形態１におけるモータ制御システムＭＣＳは、図１に示すように、制御部ＣＵとスイッチング部ＳＷＵから構成されている。このとき、制御部ＣＵはマイコンから構成され、スイッチング部ＳＷＵはパワーＭＯＳＦＥＴから構成される。したがって、本実施の形態１におけるモータ制御システムＭＣＳは、マイコンを形成した第１半導体チップと、パワーＭＯＳＦＥＴを形成した第２半導体チップとを備えていることになる。

ここで、マイコンとパワーＭＯＳＦＥＴは、これまで別々にパッケージ化されていたため、マイコンとパワーＭＯＳＦＥＴを含む半導体装置の小型化を図ることができないという問題点があった。そこで、本実施の形態１における半導体装置では、マイコンを形成した第１半導体チップと、パワーＭＯＳＦＥＴを形成した第２半導体チップとを１パッケージ化する工夫を施している。以下に、本実施の形態１における半導体装置の特徴について図面を参照しながら説明する。

図５（ａ）は、本実施の形態１における半導体装置（モジュール）の構成を示す平面図であり、図５（ｂ）は、本実施の形態１における半導体装置の構成を示す断面図であり、図５（ａ）Ａ−Ａ線で切断した断面図である。なお、Ａ−Ａ線は概略の断面線を示している。例えば、図５（ｂ）では、ワイヤＷ２、半導体チップＣＨＰ２、および、ワイヤＷが図示されているが、このような断面を正確に切断する断面を図５（ａ）に記載すると煩雑となるため、図５（ａ）の断面線（Ａ−Ａ線）は概略の切断位置を示している。以下の図面でも同様である。

図５（ａ）に示すように、本実施の形態１における半導体装置は、矩形形状のダイパッドＤＰと、ダイパッドＤＰの第１辺の外側に形成された複数のリードＬ１と、ダイパッドＤＰの第１辺と対向する第２辺の外側に形成された複数のリードＬ２および複数のリードＬ３を有している。このとき、ダイパッドＤＰおよびリードＬ１〜Ｌ３は、例えば、同層で形成され、かつ、同じ銅材から構成されている。ここでは、リードＬ２およびリードＬ３のリード幅は、リードＬ１のリード幅よりも広くなっている。さらに、ダイパッドＤＰの第３辺（第１辺と交差する辺）および第４辺（第３辺と対向する辺）には、テストリードＴＬが形成されている。このテストリードＴＬは、半導体装置の電気的特性のテストや、マイコン内の不揮発性メモリへのプログラム書き込みを行うために設けられているリードであり、このテストリードＴＬもダイパッドＤＰおよびリードＬ１〜Ｌ３と同層で形成され、かつ、同じ銅材から構成されている。

次に、ダイパッドＤＰ上には配線基板ＷＢが搭載されている。配線基板ＷＢは、例えば、多層にわたって配線が形成された多層配線基板から構成されている。この配線基板ＷＢは、ガラスエポキシ樹脂やセラミック、金属基板などから形成されている。配線基板ＷＢ上には、マイコンが形成された半導体チップＣＨＰ１が搭載されている。そして、この半導体チップＣＨＰ１と配線基板ＷＢの端子ＰＤ４とはワイヤＷ４で接続されている。ワイヤＷ４は、例えば、金線などである。さらに、配線基板ＷＢ上には受動部品ＳＭＤも搭載されている。

本実施の形態１における半導体装置は、半導体チップＣＨＰ１をダイパッドＤＰ上に直接搭載するのではなく、半導体チップＣＨＰ１を配線基板ＷＢ上に搭載している。これは、以下に示す理由による。すなわち、半導体チップＣＨＰ１には高機能・多機能なマイコンが形成されているので、半導体チップＣＨＰ１は必然的に多ピン品となる。この多ピン品の半導体チップＣＨＰ１を使用して回路を組み、半導体装置を小型化するために配線基板ＷＢを採用している。

配線基板ＷＢ上には端子ＰＤ１が形成されており、この端子ＰＤ１とリードＬ１がワイヤＷ１で接続されている。ワイヤＷ１は、例えば金線などである。また、配線基板ＷＢ上には端子ＰＤ３が形成されており、この端子ＰＤ３とテストリードＴＬが接続されている。

続いて、リードＬ２上にはパワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２が搭載されている。そして、半導体チップＣＨＰ２に形成されたパワーＭＯＳＦＥＴと、配線基板ＷＢに形成された端子ＰＤ２が接続され、パワーＭＯＳＦＥＴとリードＬ３がワイヤＷで接続されている。パワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２は、前述の半導体チップＣＨＰ１のように配線基板ＷＢを介さず、リードＬ２上に直接搭載されている。このような構造にしているのには、いくつかの理由がある。

１つは、放熱効率を向上させるためである。半導体チップＣＨＰ２に形成されているパワーＭＯＳＦＥＴには大電流が流れるため、半導体チップＣＨＰ２は発熱しやすい。そのため、半導体チップＣＨＰ２をガラスエポキシ樹脂やセラミックなどから形成されている配線基板ＷＢよりも、熱伝導がよい金属からなるリードＬ２上に搭載することにより、半導体チップＣＨＰ２で発生した熱がリードＬ２を伝わって、外部に熱が逃げる（放熱する）ので、放熱効率を向上させることができる。また、リードＬ２のリード幅は、リードＬ１のリード幅よりも広い。このことも、リードＬ２に流れる大電流への対応と放熱性向上のためである。

もう１つの理由は、マイコンが形成された半導体チップＣＨＰ１に、半導体チップＣＨＰ２で発生した熱をできる限り伝えないようにするためである。マイコンが形成された半導体チップＣＨＰ１は、パワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２よりも細線化されたプロセスを用いている場合が多く、熱の影響により動作が不安定になるリスクが高い。そのため、半導体チップＣＨＰ１が搭載された配線基板ＷＢが搭載されたダイパッドＤＰと半導体チップＣＨＰ２が搭載されたリードＬ２とは分離された構造となっている。

逆に、マイコンが形成された半導体チップＣＨＰ１も高機能になると、その発熱量はパワーＭＯＳＦＥＴが形成された半導体チップＣＨＰ２の発熱量を超える場合も当然想定される。その場合、本構造は半導体チップＣＨＰ２の動作安定化に効果を有する。

いずれにおいても、半導体チップＣＨＰ１が搭載された配線基板ＷＢが搭載されたダイパッドＤＰと半導体チップ２が搭載されたリードＬ２とが分離された構造は、半導体チップＣＨＰ１と半導体チップＣＨＰ２とが熱的に分離されるので、それぞれのチップの誤動作を防止することができる。

なお、熱の影響をさらに小さくするためには、半導体チップＣＨＰ１をリードＬ２よりもリードＬ１に近くなるように配置した方がよい。半導体チップＣＨＰ１と半導体チップＣＨＰ２との間の距離が広くなるので、それぞれのチップが与えたり、受けたりする熱の影響を小さくすることができるからである。

さらに、半導体チップＣＨＰ１と半導体チップＣＨＰ２との間にその他の部品類を配置するとよい。それら部品類が熱を遮断してくれるので、それぞれのチップが与えたり、受けたりする熱の影響をさらに小さくすることができる。

ここで、配線基板ＷＢに形成されている端子ＰＤ４と端子ＰＤ１は電気的に接続され、端子ＰＤ４と端子ＰＤ２、および、端子ＰＤ４と端子ＰＤ３も電気的に接続されている。したがって、マイコンを形成した半導体チップＣＨＰ１は、リードＬ１と電気的に接続されていることになる。このリードＬ１は、例えば、半導体チップＣＨＰ１と外部との通信を行なうための制御ピンが含まれており、このリードＬ１と半導体チップＣＨＰ１が接続されていることから、リードＬ１を介して外部に存在するホストコンピュータと通信を行なうことができることになる。また、端子ＰＤ４と端子ＰＤ３が接続されていることから、テストリードＴＬと半導体チップＣＨＰ１も電気的に接続されることになる。これにより、テストリードＴＬから半導体チップＣＨＰ１へテスト信号を入力することができ、半導体チップＣＨＰ１の機能を確認することができる。さらに、端子ＰＤ４と端子ＰＤ２が接続されていることから、マイコンを形成した半導体チップＣＨＰ１とパワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２が電気的に接続されることになる。このことから、半導体チップＣＨＰ１に形成されているマイコンから、半導体チップＣＨＰ２に形成されているパワーＭＯＳＦＥＴのオン／オフを制御することができることがわかる。

また、異なる表現をすると、リードＬ１は半導体チップＣＨＰ１の専用リード（端子）であり、リードＬ２は半導体チップＣＨＰ２の専用リード（端子）ともいえる。図５（ａ）に示すように、リードＬ１を第１辺（上辺）に配置し、リードＬ２を第２辺（下辺）に配置し、半導体チップＣＨＰ１をリードＬ２よりもリードＬ１に近くなるように配置し、半導体チップＣＨＰ２をリードＬ１よりもリードＬ２に近くなるように配置することで、信号（処理）の流れが直線化するので、各所を繋ぐ配線を短くすることができる。配線が短くなることは、信号遅延やノイズの影響を抑える点で有効である。さらに、第３辺及び第４辺（左右辺）にテストリードＴＬが配置されているので、前述の信号（処理）の流れを遮ることはない。本実施の形態１における半導体装置（モジュール）は、単に半導体チップＣＨＰ１と半導体チップＣＨＰ２を１パッケージしただけではなく、前述のような点も考慮されたものである。

次に、ダイパッドＤＰ、配線基板ＷＢ、半導体チップＣＨＰ１、半導体チップＣＨＰ２、受動部品ＳＭＤ、ワイヤＷ１〜Ｗ４、Ｗ、リードＬ１〜Ｌ３の一部領域、および、テストリードＴＬは、樹脂ＭＲ（封止体）によって封止されている。このとき、リードＬ１〜Ｌ３は外部と接続する必要があることから、樹脂ＭＲから突き出すように露出している。一方、テストリードＴＬは、半導体装置のテストが完了した後は使用されない場合が多いので、ここでは樹脂ＭＲから突き出ていない（突出していない）構造となっている。つまり、テストリードＴＬは端部まで封止体（樹脂ＭＲ）で封止され、かつ、テストリードＴＬの端部の底面（一面）が樹脂ＭＲから露出するように構成されている（図示せず）。すなわち、テストリードＴＬは製造段階でコンタクトするだけなので、リードＬ１〜Ｌ３のように樹脂ＭＲから突き出ていない。

なお、テストリードＴＬは、図５（ａ）に示すように樹脂ＭＲから突出させない構造に限定されるものではなく、コンタクトする上で突出させた方がテストを容易に行える場合は突出させてもよい。また、テストリードＴＬは、テストをする上で特に必要が無い場合は、特に設けなくてもよく、設けることに限定されない。テストリードＴＬを突出させない場合は、半導体装置の外形を小さくすることができ、複数の半導体装置を並べて実装するような場合、テストリードＴＬが配置された辺の間の距離を詰めて配置できるので、テストリードＴＬ１が突出している場合に比べて実装面積を小さくすることができる。

続いて、図５（ｂ）に示すように、ダイパッドＤＰおよびリードＬ１〜Ｌ３は同層で形成されており、ダイパッドＤＰ上に接着材ＡＤを介して配線基板ＷＢが搭載されていることがわかる。そして、配線基板ＷＢ上に半導体チップＣＨＰ１と受動部品ＳＭＤが搭載されており、半導体チップＣＨＰ１と配線基板ＷＢに形成されている端子ＰＤ４がワイヤＷ４で接続されている。そして、配線基板ＷＢ上に形成されている端子ＰＤ１とリードＬ１がワイヤＷ１で接続されている。受動部品は、例えば、抵抗、コンデンサ、コイル、シャント抵抗などを含む。

なお、受動部品ＳＭＤが半導体装置内に取り込まれ、１パッケージ（モジュール）化された構造になっているのも、配線基板ＷＢを採用している利点の１つである。後で詳しく述べるが、本半導体装置は、モータの筐体等にリードＬ１、リードＬ２及びリードＬ３を溶接により接続する実装形態を採用する場合が多い。従来のように、別々にパッケージされたマイコン、パワーＭＯＳＦＥＴ、および、受動部品を電気的に接続させようとすると実装が煩雑になると共に、それらパッケージと受動部品とを一旦受けるためのインターポーザ、若しくはインターポーザのような役割を果たすものが必要となる。

本実施の形態１では、配線基板ＷＢを採用して１パッケージ（モジュール）化することにより、受動部品もパッケージ内に取り込まれるので、前述の問題を解決することができる。

また、リードＬ２上には半導体チップＣＨＰ２が搭載されており、配線基板ＷＢ上の端子ＰＤ２と半導体チップＣＨＰ２がワイヤＷ２で接続されている。ワイヤＷ２は、例えば、金線やアルミニウム線などである。この半導体チップＣＨＰ２は、さらに、リードＬ３とワイヤＷによって接続されている。ワイヤＷは、例えば金線やアルミニウム線である。ここで、半導体チップＣＨＰ２とリードＬ３とをワイヤＷで接続するように構成しているが、例えば、パワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２とリードＬ３とを金属リボンやクリップ（板状電極）で接続してもよい。例えば、アルミニウムからなる金属リボンや銅からなるクリップを使用することにより、大電流が流れる半導体チップＣＨＰ２とリードＬ３との間の抵抗を小さくすることができる。

本実施の形態１における半導体装置は上記のように構成されており、いくつかある特徴の中で代表的なものは、マイコンを形成した半導体チップＣＨＰ１と、パワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２とを１パッケージ化する点にある。これにより、マイコンを形成した半導体チップＣＨＰ１と、パワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２を別々にパッケージする場合に比べて小型化することができる。

さらに、マイコンを形成した半導体チップＣＨＰ１と、パワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２を１パッケージ化することにより、モータの制御を自動車用ネットワークだけで行なうことができる利点も有する。つまり、ホストコンピュータが１パッケージ化されたマイコンとの通信を行なうだけで、１パッケージ化されたマイコンが不揮発性メモリに記憶されているプログラムに基づいてパワーＭＯＳＦＥＴのスイッチング制御を行なうことができる。このため、モータ制御を簡略化することができる。

続いて、本実施の形態１における半導体装置の変形例について説明する。図６（ａ）は、変形例１における半導体装置の構成を示す平面図であり、図６（ｂ）は、変形例１における半導体装置の構成を示す断面図（図６（ａ）のＡ−Ａ線での断面図）である。変形例１を示す図６（ａ）および図６（ｂ）の構成は、本実施の形態１を示す図５（ａ）および図５（ｂ）とほぼ同様であるため、異なる点について説明する。

変形例１の特徴点は、配線基板ＷＢ上に半導体チップＣＨＰ１の他に半導体チップＣＨＰ３が搭載されている点である。つまり、変形例１では、マイコンが形成されている半導体チップＣＨＰ１の他に、パワーＭＯＳＦＥＴ（半導体チップＣＨＰ２）のスイッチング制御だけを行なう半導体チップＣＨＰ３が設けられている。

例えば、図５（ａ）および図５（ｂ）に示す本実施の形態１では、半導体チップＣＨＰ１に形成されているマイコンによって、ホストコンピュータとの通信を制御する機能、スイッチング部を異常から保護する機能、および、スイッチング部を制御してモータを駆動する機能が実現されている。これに対し、変形例１では、半導体チップＣＨＰ１に形成されているマイコンによって、ホストコンピュータとの通信を制御する機能、スイッチング部を異常から保護する機能を実現する一方、スイッチング部を制御してモータを駆動する機能は半導体チップＣＨＰ３に形成されている特定の集積回路で実現するようにしている。このように、本実施の形態１でのマイコンで実現している機能の一部を別の半導体チップで担ってもよい。つまり、変形例１に示すように、半導体チップＣＨＰ１に形成されているマイコンと、半導体チップＣＨＰ３に形成されている特定の集積回路により、ホストコンピュータとの通信を制御する機能、スイッチング部を異常から保護する機能、および、スイッチング部を制御してモータを駆動する機能を実現することができる。

また、半導体チップＣＨＰ３が、顧客カスタムチップであるような場合においても、本変形例１の構造は有効である。つまり、半導体チップＣＨＰ１のマイコンは一般的な汎用マイコンを使用しておき、一部の機能だけを半導体チップＣＨＰ３が有する機能に置き換えたり、半導体チップＣＨＰ１の機能を半導体チップＣＨＰ３が有する機能で更に強化したりすることができ、アプリケーションやシステムの幅を広げることも可能である。この方が、専用マイコンを新たに設計・製造する場合に比べて、コストを抑えることもできる。

この変形例１の場合、図６（ａ）および図６（ｂ）に示すように、半導体チップＣＨＰ３は、配線基板ＷＢに形成されている端子ＰＤ５とワイヤＷ５で接続されており、この端子ＰＤ５と端子ＰＤ４は配線で電気的に接続されている。したがって、マイコンが形成された半導体チップＣＨＰ１と、特定の集積回路が形成された半導体チップＣＨＰ３は電気的に接続されており、半導体チップＣＨＰ１に形成されているマイコンによって、半導体チップＣＨＰ３に形成されている特定の集積回路が制御されるようになっている。

以上のように、本実施の形態１における半導体装置と、変形例１における半導体装置では、配線基板ＷＢ上にマイコンを形成した半導体チップＣＨＰ１を直接搭載する例について説明した。すなわち、本実施の形態１や変形例１では、配線基板ＷＢ上にベアチップである半導体チップＣＨＰ１を搭載している。この場合、半導体チップＣＨＰ１がベアチップであるので、ベアチップを搭載する配線基板ＷＢを小型化することができ、引いては、１パッケージ化された半導体装置（モジュール）のサイズを小型化することができる利点がある。

さらに、上述した変形例１における半導体装置では、以下に示す効果も得られる。すなわち、変形例１では、配線基板ＷＢの第２辺（下辺）と隣り合うように配置されている複数のリードＬ２の一部上に半導体チップＣＨＰ２が配置されている。一方、半導体チップＣＨＰ１は、配線基板ＷＢの第２辺と対向する第１辺（上辺）側の配線基板ＷＢ上に配置されている。つまり、変形例１では、配線基板ＷＢの主面上に搭載され、かつ、パワーＭＯＳＦＥＴ（スイッチング素子）のオン／オフを制御するスイッチング制御部が形成された半導体チップＣＨＰ３を備えており、この半導体チップＣＨＰ３が、半導体チップＣＨＰ１と半導体チップＣＨＰ２の間に配置されている。このため、マイコンを形成した半導体チップＣＨＰ１と、パワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２との距離を離すことができる。この結果、変形例１では、パワーＭＯＳＦＥＴで発生した熱をマイコンへ伝わりにくくすることができ、熱によるマイコンの性能低下を抑制できる。

以下では、配線基板ＷＢ上にマイコンを形成した半導体チップＣＨＰ１をパッケージ化した状態で搭載する例について説明する。図７（ａ）は、変形例２における半導体装置の構成を示す平面図であり、図７（ｂ）は、変形例２における半導体装置の構成を示す断面図（図７（ａ）のＡ−Ａ線での断面図）である。変形例２を示す図７（ａ）および図７（ｂ）の構成は、本実施の形態１を示す図５（ａ）および図５（ｂ）とほぼ同様であるため、異なる点について説明する。

変形例２の特徴点は、配線基板ＷＢ上に半導体チップＣＨＰ１がベアチップの状態で搭載されているのではなく、半導体チップＣＨＰ１を樹脂で封止したパッケージＰＡＣ１の状態で搭載されている点にある。具体的に、図７（ａ）および図７（ｂ）では、パッケージＰＡＣ１の形態をＱＦＰ（Quad Flat Package）とする例が示されている。

このように半導体チップＣＨＰ１をパッケージＰＡＣ１の状態で配線基板ＷＢ上に搭載する場合、以下に示す利点が得られる。

例えば、配線基板ＷＢ上に半導体チップＣＨＰ１をベアチップの状態で搭載する場合、半導体チップＣＨＰ１はバーンイン検査（信頼性検査）を実施していない状態のものが多い。これは、チップ（ウエハ）バーンイン検査実施において、極小プローブといった治工具のコストが高い問題や、極小プローブをパッドにプロービングする技術的ハードルが高い問題が背景にあるためである。そのため、半導体チップＣＨＰ１の状態では、バーンイン検査を実施していないものが必然的に多くなり、不良品を配線基板ＷＢ上に搭載する可能性が高くなる。半導体チップＣＨＰ１が不良品であると、半導体装置（モジュール）も不良品となってしまい歩留まりが低下してしまう。

これに対し、半導体チップＣＨＰ１をパッケージＰＡＣ１の状態で配線基板ＷＢ上に搭載する場合、パッケージＰＡＣ１はチップ（ウエハ）バーンイン検査に比べてバーンイン検査を適用し易い。例えば、パッケージＰＡＣ１のバーンイン検査は、極小プローブなどが不要で、通常のＩＣソケットで多数個測定できる。また、パッケージＰＡＣ１の外部端子（アウターリードやＢＧＡボール）へプロービング（コンタクト）すればよく、チップ（ウエハ）のパッドへプロービングを行うのではないので、チップ表面へのダメージに対する配慮も不要となる。

以上のことから、配線基板ＷＢ上に搭載される半導体チップＣＨＰ１は、パッケージＰＡＣ１の形態の方が、バーンイン検査良品の調達・準備が行い易く、半導体装置（モジュール）への組み込みも容易である。この結果、良品が保証された半導体チップＣＨＰ１が組み込まれるので、半導体装置（モジュール）の歩留まりおよび信頼性を確保できる。

なお、このことは、パッケージＰＡＣ１の形態に限定されるものではなく、ベアチップであってもバーンイン検査良品であれば、同様の効果を得ることができる。バーンイン検査が行われていないベアチップ形態は、例えば外部入出力の少ない単機能品に適用し、高機能品はパッケージ形態のバーンイン検査良品を適用するといったように使い分けるとよい。

ここで、変形例２では、半導体チップＣＨＰ１のパッケージ形態としてＱＦＰを例に挙げているが、これに限らない。例えば、マイコンを形成した半導体チップＣＨＰ１と、パワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２を１パッケージ化することなく、別々にパッケージ化する場合、マイコンを形成した半導体チップＣＨＰ１のパッケージ形態は主にＱＦＰに限定されてしまう。なぜなら、自動車用途では、実装信頼性を確保する必要があるからである。つまり、半導体チップＣＨＰ１と半導体チップＣＨＰ２とを別々にパッケージする場合、半導体チップＣＨＰ１を封止したパッケージは、直接実装体（顧客ユニット）に実装されることになるから、実装信頼性が要求される自動車用途において、半導体チップＣＨＰ１のパッケージ形態は、実装信頼性の高いＱＦＰに限定されることになる。

これに対し、変形例２では、半導体チップＣＨＰ１を樹脂で封止したパッケージＰＡＣ１を直接実装体に実装するのではなく、パッケージＰＡＣ１と半導体チップＣＨＰ２とをさらに１パッケージ化してモジュール（半導体装置）を形成している。したがって、実際に実装体に実装されるのは、上述したモジュール（半導体装置）である。このことから、半導体チップＣＨＰ１を樹脂で封止したパッケージＰＡＣ１は、モジュール内で封止されることになり、直接実装体に実装されるものではない。換言すると、半導体チップＣＨＰ１を樹脂で封止したパッケージＰＡＣ１はさらに封止され、モジュール内で機械的・電気的に保護される。したがって、半導体チップＣＨＰ１を樹脂で封止したパッケージＰＡＣ１は、直接実装体に実装されるものではないので、自動車用途であってもＱＦＰに限定されないのである。例えば、マイコンを形成した半導体チップＣＨＰ１のパッケージ形態をＱＦＮ（Quad Flat Non-Lead package）やＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）にすることもできる。

図８（ａ）は、変形例３における半導体装置の構成を示す平面図であり、図８（ｂ）は、変形例３における半導体装置の構成を示す断面図（図８（ａ）のＡ−Ａ線での断面図）である。変形例３を示す図８（ａ）および図８（ｂ）の構成は、本実施の形態１を示す図５（ａ）および図５（ｂ）とほぼ同様であるため、異なる点について説明する。

変形例３の特徴点は、配線基板ＷＢ上に半導体チップＣＨＰ１がベアチップの状態で搭載されているのではなく、半導体チップＣＨＰ１を樹脂で封止したパッケージＰＡＣ２の状態で搭載されている点にある。具体的に、図８（ａ）および図８（ｂ）では、パッケージＰＡＣ２の形態をＱＦＮとする例が示されている。このように配線基板ＷＢ上に搭載されるパッケージＰＡＣ２をＱＦＮとすることにより、ＱＦＰのようにリードが封止体から突き出ていないので、パッケージＰＡＣ２を搭載する配線基板ＷＢの大きさを小さくすることができる。この結果、パッケージＰＡＣ２と半導体チップＣＨＰ２を１パッケージ化したモジュール（半導体装置）の小型化を図ることができる。

図９（ａ）は、変形例４における半導体装置の構成を示す平面図であり、図９（ｂ）は、変形例４における半導体装置の構成を示す断面図（図９（ａ）のＡ−Ａ線での断面図）である。変形例４を示す図９（ａ）および図９（ｂ）の構成は、本実施の形態１を示す図５（ａ）および図５（ｂ）とほぼ同様であるため、異なる点について説明する。

変形例４の特徴点は、配線基板ＷＢ上に半導体チップＣＨＰ１がベアチップの状態で搭載されているのではなく、半導体チップＣＨＰ１を樹脂で封止したパッケージＰＡＣ３の状態で搭載されている点にある。具体的に、図９（ａ）および図９（ｂ）では、パッケージＰＡＣ３の形態をＢＧＡとする例が示されている。このように配線基板ＷＢ上に搭載されるパッケージＰＡＣ３をノンリード品であるＢＧＡとすることにより、パッケージＰＡＣ３を搭載する配線基板ＷＢの大きさを小さくすることができる。この結果、パッケージＰＡＣ３と半導体チップＣＨＰ２を１パッケージ化したモジュール（半導体装置）の小型化を図ることができる。

なお、特に自動車用途等の高信頼性が求められるものについては、配線基板ＷＢとパッケージ（パッケージＰＡＣ１、パッケージＰＡＣ２、および、パッケージＰＡＣ３）との間には、アンダーフィル等の液状樹脂を塗布し、隙間を埋めるようにするとよい。半導体装置（モジュール）で使用される樹脂ＭＲ（封止体）で前述の隙間を埋めようとすると、樹脂ＭＲに含有されるフィラーの粒子径が隙間の高さよりも大きい場合が多い。このとき、フィラーが樹脂（レジン）の充填を妨げるので、隙間を十分に埋めることができず、ボイドが発生し易くなる。このようなボイドの存在は、吸湿や温度変化により、この隙間が膨張や収縮を繰り返し、パッケージクラックを引き起こし、製品破壊に至る場合がある。

そのため、配線基板ＷＢとパッケージとの間（隙間）をアンダーフィル等で埋めることは、前述の問題を解決するのに有効である。

また、このアンダーフィル等で埋める考え方は、例えば半導体チップＣＨＰ１を配線基板ＷＢにフリップチップ実装したような構造においても有効である。

（実施の形態２）
図１０（ａ）は、本実施の形態２における半導体装置（モジュール）の構成を示す平面図であり、図１０（ｂ）は、本実施の形態２における半導体装置の構成を示す断面図（図１０（ａ）のＡ−Ａ線での断面図）である。図１０（ａ）に示すように、本実施の形態２における半導体装置は、矩形形状のダイパッドＤＰと、ダイパッドＤＰの第１辺の外側に形成された複数のリードＬ１と、ダイパッドＤＰの第１辺と対向する第２辺の外側に形成された複数のリードＬ２および複数のリードＬ３を有している。さらに、ダイパッドＤＰの第３辺（第１辺と交差する辺）および第４辺（第３辺と対向する辺）には、テストリードＴＬが形成されている。このテストリードＴＬは、半導体装置の電気的特性をテストするために設けられているリードである。

次に、ダイパッドＤＰ上には配線基板ＷＢが搭載されている。配線基板ＷＢは、例えば、多層にわたって配線が形成された多層配線基板から構成されている。この配線基板ＷＢは、ガラスエポキシ樹脂やセラミックなどから形成されている。配線基板ＷＢ上には、マイコンが形成された半導体チップＣＨＰ１を封止したパッケージＰＡＣ１（ＱＦＰ）が搭載されている。

配線基板ＷＢ上には端子ＰＤ１が形成されており、この端子ＰＤ１とリードＬ１がワイヤＷ１で接続されている。また、配線基板ＷＢ上には端子ＰＤ３が形成されており、この端子ＰＤ３とテストリードＴＬが接続されている。

続いて、リードＬ２上にはパワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２が搭載されている。そして、半導体チップＣＨＰ２に形成されたパワーＭＯＳＦＥＴと、配線基板ＷＢに形成された端子ＰＤ２が接続され、パワーＭＯＳＦＥＴとリードＬ３がワイヤＷで接続されている。

このように構成されているダイパッドＤＰ、配線基板ＷＢ、パッケージＰＡＣ１、半導体チップＣＨＰ２、ワイヤＷ１〜Ｗ３、Ｗ、リードＬ１〜Ｌ３の一部領域、および、テストリードＴＬは、樹脂ＭＲ（封止体）によって封止されている。このとき、リードＬ１〜Ｌ３は外部と接続する必要があることから、樹脂ＭＲから突き出すように露出している。一方、テストリードＴＬは、半導体装置のテストが完了した後は使用されないので、樹脂ＭＲから突き出ていない。なお、テストリードＴＬの有無に関する考え方については、前記実施の形態１で述べた通りである。

次に、図１０（ｂ）に示すように、ダイパッドＤＰおよびリードＬ１〜Ｌ３は同層で形成されており、ダイパッドＤＰ上に接着材（図示せず）を介して配線基板ＷＢが搭載されていることがわかる。そして、配線基板ＷＢ上にパッケージＰＡＣ１が搭載されている。そして、配線基板ＷＢ上に形成されている端子ＰＤ１とリードＬ１がワイヤＷ１で接続されている。

また、リードＬ２上には半導体チップＣＨＰ２が搭載されており、配線基板ＷＢ上の端子ＰＤ２と半導体チップＣＨＰ２がワイヤＷ２で接続されている。この半導体チップＣＨＰ２は、さらに、リードＬ３とワイヤＷによって接続されている。

ここでは、受動部品については示されていないが、前記実施の形態１と同様に、配線基板ＷＢ上に搭載してもよい。

本実施の形態２における半導体装置（モジュール）は上記のように構成されており、以下に、この半導体装置（モジュール）を実装体ＣＡに実装する構成について説明する。

図１１（ａ）は、半導体装置（モジュール）を裏面（ダイパッドＤＰ側）から見た平面図であり、図１１（ｂ）は、本実施の形態２における半導体装置（モジュール）を実装体ＣＡに実装している様子を示す断面図（図１１（ａ）のＡ−Ａ線での断面図）である。図１１（ａ）からわかるように、半導体装置（モジュール）の裏面には絶縁シートＩＳが配置されている。そして、図１１（ｂ）に示すように、本実施の形態２における半導体装置（モジュール）は、絶縁シートＩＳを介して実装体ＣＡに固着していることがわかる。具体的に、半導体装置（モジュール）のリードＬ１が実装体ＣＡに形成されている配線ＷＬ１と溶接で接続されている。同様に、半導体装置（モジュール）のリードＬ２が実装体ＣＡに形成されている配線ＷＬ２と溶接で接続されている。このように本実施の形態２における半導体装置（モジュール）は、実装体ＣＡと溶接により接続されている。実装体ＣＡは、例えばモータの筐体等であり、自動車用途の場合には信頼性確保のため、半田接合方式ではなく溶接接合方式を用いる場合が多い。

本実施の形態２では、半導体装置（モジュール）が実装体ＣＡと溶接で接続するように構成されているので、以下に示すような利点がある。

例えば、半導体装置（モジュール）を実装体ＣＡに半田によって実装する場合を考える。この場合、半導体装置（モジュール）を実装体ＣＡに実装するために半田を溶融させるリフロー処理（加熱処理）が必要となる。すると、半導体装置（モジュール）内に封止されている配線基板ＷＢがリフロー処理時の熱により、配線基板ＷＢの剥離や配線基板ＷＢの水分膨張が生じる。配線基板ＷＢに剥離や水分膨張が生じると、封止している樹脂ＭＲにパッケージクラックが発生する場合がある。また、半導体装置（モジュール）の内部の構成部品を接続するために半田が使用されているが、この半田の融点がリフロー温度と同等以下の場合、半田の再溶融が生じる。この半田の再溶融によって半田は膨張するので、この半田の再溶融による膨張によっても、封止している樹脂ＭＲに圧力が加わってパッケージクラックが発生する場合がある。つまり、本実施の形態２では、半導体チップＣＨＰ１を封止したパッケージＰＡＣ１と、半導体チップＣＨＰ２とを１パッケージ化しているが、この１パッケージ化した半導体装置（モジュール）には配線基板ＷＢや、モジュールの構成部品を接続するために半田が使用されている。このように構成されている半導体装置（モジュール）では、半導体装置（モジュール）を実装体ＣＡに半田を使用して実装すると、上述したようにリフロー処理で配線基板ＷＢや構成部品の接続用半田に起因したパッケージクラックが発生しやすくなる。半導体装置（モジュール）にパッケージクラックが発生すると、このパッケージクラックから半導体装置（モジュール）の内部に水分や異物が浸入して不良を引き起こすことになる。

これに対し、本実施の形態２における半導体装置（モジュール）と実装体ＣＡとの接続は、半田ではなく溶接によって行なわれている。したがって、半導体装置（モジュール）を実装体ＣＡに実装する際、リフロー処理が不要となり、半導体装置（モジュール）に高温（２００℃〜３００℃）の熱処理が加わることはない。このことから、本実施の形態２のように、例えば、半導体装置（モジュール）の構成要素接続用に融点の低い半田を使用する場合や、配線基板ＷＢを使用する場合であっても、リフロー処理に起因したパッケージクラックを抑制することができる。この結果、半導体装置（モジュール）の信頼性が低下することを防止できる。

本実施の形態２における半導体装置（モジュール）は、配線基板ＷＢや、モジュールの構成部品を接続するために半田が使用しているが、半導体装置（モジュール）と実装体ＣＡとを溶接で接続していることから、半導体装置（モジュール）の信頼性を維持することができる。特に、配線基板ＷＢとして、細線化およびビルドアップされた配線基板を使用することができるので、システム規模の大きなマイコンも搭載可能となり、配線基板ＷＢの小型化を図りながらシステムの高機能化を実現できる利点もある。したがって、本実施の形態２における半導体装置（モジュール）は、実装体ＣＡとの接続に溶接を用いる場合に特に有効であることがわかる。

ただし、本実施の形態２における半導体装置（モジュール）を実装体ＣＡに半田を使用する場合であっても、半導体装置（モジュール）の内部で使用される半田として高融点の半田を使用したり、封止に使用する樹脂ＭＲを多層構造にするなどの手段により、パッケージクラックを充分に抑制することができる。つまり、本実施の形態２における半導体装置（モジュール）は、パッケージクラックを抑制する工夫を施すことにより、半田で実装体ＣＡに実装する場合でも適用することができる。

なお、本実施の形態２でこれまで説明してきた内容は、前記実施の形態１で説明した半導体装置にも適用可能である。

（実施の形態３）
本実施の形態３では、配線基板ＷＢの両面に部品を搭載する半導体装置（モジュール）について説明する。図１２（ａ）は、本実施の形態３における半導体装置の構成を示す平面図であり、図１２（ｂ）は、本実施の形態３における半導体装置の構成を示す断面図（図１２（ａ）のＡ−Ａ線での断面図）である。本実施の形態３を示す図１２（ａ）および図１２（ｂ）の構成は、前記実施の形態２を示す図１０（ａ）および図１０（ｂ）とほぼ同様であるため、異なる点について説明する。

本実施の形態３の特徴点は、図１２（ａ）に示すように、配線基板ＷＢが基板支持部ＢＨで支持されている点にある。つまり、前記実施の形態２では、図１０（ａ）に示すように、ダイパッドＤＰ上に配線基板ＷＢが搭載されているのに対し、本実施の形態３では、図１２（ａ）に示すように、配線基板ＷＢの四隅を基板支持部ＢＨで支持している。この配線基板ＷＢと基板支持部ＢＨとは、例えば、半田や接着材で接続されている。これにより、配線基板ＷＢの両面に部品を搭載することができる。例えば、前記実施の形態２のようにダイパッドＤＰ上に配線基板ＷＢを搭載する場合、配線基板ＷＢの裏面はダイパッドＤＰと接触することから、この配線基板ＷＢの裏面に部品を搭載することはできない。これに対し、本実施の形態３では、配線基板ＷＢの四隅を基板支持部ＢＨで支持しているだけなので、配線基板ＷＢの裏面に部品を搭載することができる。

なお、ここでは基板支持部ＢＨは配線基板ＷＢの四隅（４点）を支持した構造について説明したが、これに限定しない。安定して配線基板ＷＢを支持するためには、３点以上が有効である。基板の四隅を支持する構造は、配線基板ＷＢの配線の引き回しに与える影響が少なくなるので、支持する箇所として適当である。

具体的に、図１２（ｂ）に示すように、配線基板ＷＢの主面（表面、上面）と裏面（下面）の両方にパッケージＰＡＣ１が搭載されている。これにより、配線基板ＷＢ上に搭載する部品数が同じであっても、配線基板ＷＢのサイズを小型化することができる。すなわち、配線基板ＷＢの片面にだけ部品を搭載する場合に比べて、配線基板ＷＢの両面に部品を搭載することにより、配線基板ＷＢのサイズを、例えば、１／２程度に縮小することができる。この結果、半導体装置（モジュール）の小型化をさらに実現することができる。

なお、配線基板ＷＢの両面に搭載されたパッケージＰＡＣ１（部品）を覆うように樹脂ＭＲが形成されている。ただし、パワーＭＯＳＦＥＴが形成された半導体チップＣＨＰ２を搭載するリードＬ２の裏面には絶縁材を介してヒートッスプレッダＨＳが配置されている。このようにリードＬ２の裏面にヒートスプレッダＨＳを配置しているのは、半導体チップＣＨＰ２に形成されているパワーＭＯＳＦＥＴからの発熱が大きくなるので、半導体チップＣＨＰ２の放熱効率を向上させるためである。つまり、前記実施の形態２では、図１０（ｂ）に示すように、リードＬ２の裏面は樹脂ＭＲから露出していた。これに対し、本実施の形態３を示す図１２（ｂ）のように、配線基板ＷＢの裏面に搭載されている部品も樹脂ＭＲで封止する場合、リードＬ２の裏面も樹脂ＭＲで封止してしまうと、リードＬ２の表面上に搭載されている半導体チップＣＨＰ２からの放熱効率が低下してしまう。これは、リードＬ２側からしか放熱効果が期待できず、チップ裏面側からの放熱効果が低下してしまうからである。そこで、リードＬ２の裏面にヒートッスプレッダＨＳを配置することにより、パワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２から効率良く熱を放散するようにしているのである。

なお、ここではリードＬ２を曲げていない構造について説明したが、これに限定されない。半導体チップＣＨＰ２が搭載された部分の裏面が、樹脂ＭＲの裏面と同一平面となるようにリードＬ２を曲げた構造でもよい。ただし、リードＬ２を曲げない方が、半導体チップＣＨＰ２上の樹脂ＭＲの厚さとリードＬ２下の樹脂ＭＲの厚さが、ほぼ等しくなるので半導体装置（モジュール）の単体反りを小さくすることができる。

（実施の形態４）
本実施の形態４では、配線基板ＷＢの両面に部品を搭載し、かつ、配線基板ＷＢに形成されている端子ＰＤ１〜端子ＰＤ３と平面的に重なる下層領域に基板支持部ＢＨを配置する例について説明する。

図１３は、本実施の形態４における半導体装置の構成を示す平面図である。本実施の形態４を示す図１３の構成は、前記実施の形態３を示す図１２（ａ）とほぼ同様であるため、主に異なる点について説明する。

図１３に示すように、本実施の形態４における半導体装置（モジュール）は、矩形形状の配線基板ＷＢを有し、この配線基板ＷＢに外周部に沿って端子ＰＤ１〜端子ＰＤ３が形成されている。そして、端子ＰＤ１は、リードＬ１とワイヤＷ１で接続され、端子ＰＤ２は、リードＬ２上に搭載された半導体チップＣＨＰ２とワイヤＷ２で接続されている。一方、端子ＰＤ３は、テストリードＴＬとワイヤＷ３で接続されている。ワイヤＷ３は、例えば、金線やアルミニウム線などである。

ここで、本実施の形態４の特徴点は、配線基板ＷＢに形成されている端子ＰＤ１〜端子ＰＤ３と平面的に重なる下層領域に基板支持部ＢＨが配置されている点にある。そして、この下層領域以外の配線基板ＷＢの裏面には部品が搭載されている。つまり、本実施の形態４における半導体装置（モジュール）では、配線基板ＷＢの両面に部品が搭載されており、かつ、配線基板ＷＢに形成されている端子ＰＤ１〜端子ＰＤ３と平面的に重なる下層領域に基板支持部ＢＨが配置されている。これにより、配線基板ＷＢに形成されている端子ＰＤ１〜端子ＰＤ３の下層領域は基板支持部ＢＨで支持されていることになる。したがって、端子ＰＤ１とリードＬ１とをワイヤＷ１で接続するワイヤボンディング工程、端子ＰＤ２と半導体チップＣＨＰ２とをワイヤＷ２で接続するワイヤボンディング工程、および、端子ＰＤ３とテストリードＴＬとをワイヤＷ３で接続するワイヤボンディング工程において、端子ＰＤ１〜端子ＰＤ３の下層領域が固い基板支持部ＢＨで支持されていることになる。このような構造にしていることにより、ワイヤボンディング時のボンディングツールであるキャピラリからの超音波が他へ逃げずに端子ＰＤ１、端子ＰＤ２、及び端子ＰＤ３のそれぞれに確実に伝わるので、ワイヤＷ１〜Ｗ３を確実に端子ＰＤ１〜端子ＰＤ３に接続することができる。この結果、ワイヤの接続信頼性を向上することができる。

さらに、本実施の形態４では、配線基板ＷＢの外周部全体を囲むように基板支持部ＢＨが形成されているのではなく、部分的に基板支持部ＢＨにスリットＳＬが設けられている。これにより、半導体装置（モジュール）全体を樹脂ＭＲで封止した場合、樹脂ＭＲに加わる熱応力がスリットＳＬによって分散されるため、熱応力によるパッケージクラックの発生を抑制することができる。この結果、半導体装置（モジュール）の信頼性を向上することができる。

なお、図１３に示す本実施の形態４における半導体装置（モジュール）では、配線基板ＷＢ上の全ての端子（端子ＰＤ１〜端子ＰＤ３）の下に基板支持部ＢＨが配置されているが、この構造に限定されるものではなく、基板支持部ＢＨは必要に応じて部分的に配置されたものであってもよい。特に配線基板ＷＢがボンディング時に撓んで、安定した接続が得られない箇所（端子）が有るような場合、その下に基板支持部ＢＨを配置することは有効である。

（実施の形態５）
本実施の形態５では、配線基板ＷＢとリードの一部とをワイヤではなく、導電性材料で接着する例について説明する。

図１４は、本実施の形態５における半導体装置の構成を示す平面図である。本実施の形態５を示す図１４の構成は、前記実施の形態４を示す図１３とほぼ同様であるため、主に異なる点について説明する。

図１４に示すように、本実施の形態５における半導体装置（モジュール）は、矩形形状の配線基板ＷＢを有し、この配線基板ＷＢの両面にパッケージＰＡＣ１や受動部品ＳＭＤなどの部品が搭載されている。そして、配線基板ＷＢの外周部に沿って端子ＰＤ１〜端子ＰＤ３が形成されている。このとき、端子ＰＤ１と端子ＰＤ３は配線基板ＷＢの裏面に形成されており、端子ＰＤ２は配線基板ＷＢの主面（表面）に形成されている。配線基板ＷＢに形成されている端子ＰＤ２は、リードＬ２上に搭載されている半導体チップＣＨＰ２とワイヤＷ２で接続されている。一方、配線基板ＷＢの裏面に形成されている端子ＰＤ１は、リードＬ１とワイヤではなく、導電性材料で接続されている。同様に、配線基板ＷＢの裏面に形成されている端子ＰＤ３も、テストリードＴＬと導電性材料で接続されている。

このように本実施の形態５における半導体装置（モジュール）の特徴点は、配線基板ＷＢの裏面に形成されている端子ＰＤ１が導電性材料でリードＬ１と接続され、同様に、配線基板ＷＢの裏面に形成されている端子ＰＤ３が導電性材料でテストリードＴＬと接続されている点にある。これにより、本実施の形態５における半導体装置（モジュール）をさらに小型化することができる。

この理由について図１５を参照しながら説明する。図１５は、配線基板ＷＢに形成されている端子ＰＤ１とリードＬ１とを導電性材料で接続する場合と、配線基板ＷＢに形成されている端子ＰＤ１とリードＬ１とをワイヤＷ１で接続する場合を比較して示す図である。図１５の上図では、配線基板ＷＢの裏面に形成されている端子ＰＤ１とリードＬ１が半田Ｓ１で接続されている。この場合、外縁部だけが必要とされる。これに対し、図１５の下図では、配線基板ＷＢの主面（表面）に形成されている端子ＰＤ１とリードＬ１がワイヤＷ１で接続されている。この場合、配線基板ＷＢとリードＬ１との間のクリアランス、リードＬ１の接合領域および外縁部が必要となることがわかる。したがって、図１５を見て明らかなように、端子ＰＤ１とリードＬ１とを半田Ｓ１で接続する場合の方が、端子ＰＤとリードＬ１とをワイヤＷ１で接続する場合よりも樹脂ＭＲの外形サイズを縮小できることがわかる。このことから、本実施の形態５における半導体装置（モジュール）によれば、小型化を図ることができるのである。

また、小型化以外にも、ワイヤで接続する場合に比べて全体の配線長が短くなるので、配線抵抗や寄生インダクタンスを少なくすることができる場合もある。そのため、特に電源やノイズに弱いアナログ信号等を伝播させるような場合において、導電性材料で接続する構造は外からの影響を受けにくくするという点で有効である。

さらに、図１５に示す配線基板ＷＢに形成されている端子ＰＤ１とリードＬ１とを導電性材料で接続する構造は、配線基板ＷＢに形成されている端子ＰＤ１とリードＬ１とをワイヤＷ１で接続する構造に比べて、半導体装置（モジュール）を薄型化する上において有利な場合がいくつかある。

例えば、背が高い（部品高さが高い）部品がある場合は、配線基板ＷＢにおいて、部品とリードとを搭載する面を同じ面にするとよい。これは、配線基板ＷＢの表裏面それぞれに部品とリードとを取り付けた場合、それらの合計厚さは、「部品高さ＋配線基板ＷＢ厚＋リード厚」になる。これに対し、配線基板ＷＢの同一面に部品とリードを取り付けた構造は、「配線基板ＷＢ厚＋部品高さ若しくはリード厚のいずれか厚い（高い）方」となり、いずれか薄い（低い）方は、厚い（高い）方に含まれる（相殺される）ことがその理由である。

また、本実施の形態５における半導体装置（モジュール）のリードＬ２は、実施の形態４のものに比べて、半導体チップＣＨＰ２が搭載されている面（部分）が大きくなっており、その一部が配線基板ＷＢと平面的に重なるように配置されている。このようにすることにより、半導体装置（モジュール）の小型化と放熱性向上を図ることができる。

なお、リードＬ２は配線基板ＷＢと接続されていない。このような構造にしているのは、半導体チップＣＨＰ１と半導体チップＣＨＰ２とを熱的に分離するためである。

なお、ここでは、端子ＰＤ１とリードＬ１とを接続する導電性材料の一例として、半田Ｓ１を挙げているが、これに限らず、例えば、導電性接着材を使用して端子ＰＤ１とリードＬ１とを接続するように構成してもよい。

さらに、図１４では、リードＬ２が配線基板ＷＢの裏面側に配置され、ワイヤＷ２が配線基板ＷＢの縁（基板端）を跨ぐように配置された構造が示されているが、これに限定されない。リードＬ２が配線基板ＷＢの表面側に配置され、ワイヤＷ２がリードＬ２の縁（リード端）を跨ぐように配置された構造でもよい。

図１６は、本実施の形態５における半導体装置（モジュール）の変形例を示す図である。図１６（ａ）は、平面図を示し、図１６（ｂ）は図１６（ａ）のＡ−Ａ線での断面図である。図１６（ａ）および図１６（ｂ）に示すように、リードＬ１の一部を半導体チップＣＨＰ１（パッケージＰＡＣ１）と平面的に重なる直下領域まで延在させるとともに、このリードＬ１の一部をハーフエッチングして、半導体チップＣＨＰ１（パッケージＰＡＣ１）と接続するように構成してもよい。この場合、以下に示すような効果が得られる。すなわち、例えば、上述したリードＬ１を使用して半導体チップＣＨＰ１（パッケージＰＡＣ１）に電源を供給する場合、リードＬ１と半導体チップＣＨＰ１（パッケージＰＡＣ１）との間の配線長が短くなるので、ノイズなどの影響を受けにくくなり、ノイズの少ない電源電圧を供給することができる。さらに、上述したリードＬ１に高速な信号を通す場合、リードＬ１と半導体チップＣＨＰ１（パッケージＰＡＣ１）との間の配線長が短くなるので、周囲に与えるノイズの影響を小さくできる効果も得られる。

（実施の形態６）
本実施の形態６では、前記実施の形態５で説明した半導体装置（モジュール）の製造方法について図面を参照しながら説明する。まず、断面図を使用して半導体装置（モジュール）の製造方法を説明した後、平面図を用いて半導体装置（モジュール）の製造方法を説明する。

最初に、図１７に示すように、裏面に端子ＰＤ１と端子ＰＤ２が形成された配線基板ＷＢ（多連基板）を用意する。そして、配線基板ＷＢの主面（表面）に部品であるパッケージＰＡＣ１を搭載する。具体的に、パッケージＰＡＣ１と配線基板ＷＢとを半田を介して接続した後、リフロー処理を施すことによりパッケージＰＡＣ１を配線基板ＷＢに実装する。このパッケージＰＡＣ１は、例えば、マイコンが形成された半導体チップＣＨＰ１をパッケージ化したものである。説明の都合上、図示はしていないが、受動部品なども搭載される。

続いて、図１８に示すように、配線基板ＷＢの裏面に部品であるパッケージＰＡＣ１を搭載する。この場合も、パッケージＰＡＣ１と配線基板ＷＢとを半田を介して接続した後、リフロー処理を施すことによりパッケージＰＡＣ１を配線基板ＷＢに実装する。なお、説明の都合上、図示はしていないが、受動部品なども搭載される。以上のようにして、配線基板ＷＢの表面と裏面の両方に部品を搭載することができる。

そして、多連基板を個片化して個々の配線基板ＷＢを得た後、図１９に示すように、両面実装した配線基板ＷＢをキャリアＣＲＹ１上に配置する。このとき、配線基板ＷＢの裏面に形成されている端子ＰＤ１および端子ＰＤ２が上面を向くように配置される。その後、この端子ＰＤ１の表面および端子ＰＤ２の表面にディスペンサで半田を供給する。

次に、図２０に示すように、リードＬ１、リードＬ２およびリードＬ３を有し、かつ、リードＬ２に半導体チップＣＨＰ２を搭載したリードフレームを用意し、このリードフレームと配線基板ＷＢとを接続する。例えば、配線基板ＷＢの端子ＰＤ１とリードＬ１を接続し、配線基板ＷＢの端子ＰＤ２とリードＬ２とを接続する。具体的には、配線基板ＷＢの端子ＰＤ１上に塗布されている半田を介してリードＬ１を搭載し、かつ、配線基板ＷＢの端子ＰＤ２上に塗布されている半田を介してリードＬ２を搭載する。その後、リフロー処理を施すことにより、配線基板ＷＢに形成されている端子ＰＤ１とリードＬ１を接続し、配線基板ＷＢに形成されている端子ＰＤ２とリードＬ２とを接続する。なお、リードＬ２上に搭載されている半導体チップＣＨＰ２には、パワーＭＯＳＦＥＴが形成されている。

続いて、図２１に示すように、配線基板ＷＢを接続したリードフレームの上下を反転させる。そして、図２２に示すように、配線基板ＷＢを接続したリードフレームをキャリアＣＲＹ２上に配置する。その後、リードＬ２上に搭載されている半導体チップＣＨＰ２と配線基板ＷＢ（端子）とをワイヤＷ２で接続し、さらに、半導体チップＣＨＰ２とリードＬ３とをワイヤＷで接続する。このとき、ワイヤＷ２と接続する配線基板ＷＢ（端子）の下層には端子ＰＤ２と接続されたリードＬ２が配置されていることから、ワイヤＷ２を配線基板ＷＢに接続する際、ワイヤボンディングを安定して行うことができ、ワイヤＷ２と配線基板ＷＢとの接続信頼性を向上させることができる。

次に、図２３に示すように、両面に部品を搭載した配線基板ＷＢ、半導体チップＣＨＰ２、ワイヤＷ、Ｗ２およびリードＬ１〜リードＬ３の一部領域を樹脂ＭＲで封止（モールド）する。そして、リードフレームを切断することにより、前記実施の形態５における半導体装置（モジュール）を製造することができる。

さらに、平面図を使用して前記実施の形態５における半導体装置（モジュール）の製造方法について説明する。まず、図２４に示すように、リードＬ１、リードＬ２、リードＬ３およびテストリードＴＬが形成されたリードフレームを用意する。

続いて、図２５に示すように、リードＬ２上に半導体チップＣＨＰ２を搭載する。この半導体チップＣＨＰ２には、パワーＭＯＳＦＥＴが形成されている。その後、図２６に示すように、両面に部品（例えば、パッケージＰＡＣ１や受動部品ＳＭＤなど）を搭載した配線基板ＷＢをリードフレーム上に搭載する。具体的には、配線基板ＷＢの裏面に形成されている端子ＰＤ１とリードＬ１とを半田（導電性材料）で接続し、配線基板ＷＢの裏面に形成されている端子ＰＤ３とテストリードＴＬとを半田（導電性材料）で接続する。このとき、配線基板ＷＢの主面（表面）には、端子ＰＤ２が形成されている。

次に、図２７に示すように、配線基板ＷＢの表面に形成されている端子ＰＤ２と、リードＬ２上に搭載されている半導体チップＣＨＰ２とをワイヤＷ２で接続するとともに、半導体チップＣＨＰ２とリードＬ３とをワイヤＷで接続する。

その後、図２８に示すように、両面に部品を搭載した配線基板ＷＢ、半導体チップＣＨＰ２、ワイヤＷ、Ｗ２、リードＬ１〜リードＬ３の一部領域およびテストリードＴＬの一部領域を樹脂ＭＲで封止（モールド）する。そして、リードフレームを切断することにより、前記実施の形態５における半導体装置（モジュール）を製造することができる。

本実施の形態６の特徴点は、配線基板ＷＢに形成されている端子ＰＤ１とリードＬ１とを接続する工程において、端子ＰＤ１に半田を供給することにより、端子ＰＤ１とリードＬ１とを半田で接続する点にある。これにより、リードＬ１に半田を供給する場合に比べて、端子ＰＤ１とリードＬ１との接続信頼性を向上することができる。

この理由について図２９を参照しながら説明する。図２９は、端子ＰＤ１に半田Ｓ１を供給した後、端子ＰＤ１とリードＬ１とを接続する場合と、リードＬ１に半田Ｓ１を供給する場合とを比較して示す図である。図２９の上図では、まず、配線基板ＷＢに形成されている端子ＰＤ１に半田Ｓ１を供給し、その後、端子ＰＤ１にリードＬ１を接続する場合を示している。一方、図２９の下図では、リードＬ１上に半田Ｓ１を供給する場合が示されている。この図２９を見てわかるように、端子ＰＤ１の幅（図２９の横幅、複数の端子ＰＤ１が並ぶ方向の幅）は、リードＬ１の幅（図２９の横幅、複数のリードＬ１が並ぶ方向の幅）よりも広くなっている。このことは、端子ＰＤ１の面積がリードＬ１の面積よりも大きくなることを意味する。したがって、端子ＰＤ１上に半田Ｓ１を供給する場合の方が、リードＬ１上に半田Ｓ１を供給する場合よりも半田量が多くなる。このため、端子ＰＤ１上に半田Ｓ１を供給する方が、端子ＰＤ１とリードＬ１とを接続するために使用される半田量を充分に確保できることを意味している。この結果、端子ＰＤ１上に半田Ｓ１を供給する場合の方が、リードＬ１の周囲に半田フィレットが形成されるので、端子ＰＤ１とリードＬ１との接続信頼性を向上することができるのである。以上のことから、本実施の形態６では、配線基板ＷＢに形成されている端子ＰＤ１とリードＬ１とを接続する工程において、端子ＰＤ１に半田を供給することにより、端子ＰＤ１とリードＬ１と接続信頼性を向上させることができる。

（実施の形態７）
本実施の形態７では、配線基板ＷＢとリードとを導電性材料で接着する例について説明する。

図３０は、本実施の形態７における半導体装置の構成を示す平面図である。本実施の形態７を示す図３０の構成は、前記実施の形態５を示す図１４とほぼ同様であるため、主に異なる点について説明する。

図３０に示すように、本実施の形態７における半導体装置（モジュール）は、矩形形状の配線基板ＷＢを有し、この配線基板ＷＢの両面にパッケージＰＡＣ１や受動部品（図示せず）などの部品が搭載されている。そして、配線基板ＷＢの外周部に沿って端子ＰＤ１〜端子ＰＤ３が形成されている。このとき、端子ＰＤ１〜端子ＰＤ３は配線基板ＷＢの裏面に形成されている。そして、配線基板ＷＢの裏面に形成されている端子ＰＤ１は、リードＬ１とワイヤではなく、導電性材料で接続されている。同様に、配線基板ＷＢの裏面に形成されている端子ＰＤ２は、リードＬ２や中継リードＲＬと導電性材料で接続されており、配線基板ＷＢの裏面に形成されている端子ＰＤ３も、テストリードＴＬと導電性材料で接続されている。さらに、中継リードＲＬと半導体チップＣＨＰ２とは、ワイヤＷ２を介して電気的に接続されている。

このように本実施の形態７における半導体装置（モジュール）の特徴点は、端子ＰＤ１〜端子ＰＤ３のすべてが配線基板ＷＢの裏面に形成されている点にある。そして、端子ＰＤ１がリードＬ１と導電性材料で接続され、端子ＰＤ２がリードＬ２や中継リードＲＬと導電性材料で接続され、端子ＰＤ３がテストリードＴＬと導電性材料で接続されている点が特徴点である。これにより、本実施の形態７における半導体装置（モジュール）によれば、すべての端子を導電性材料でリードと接続することができるので、前記実施の形態５における半導体装置（モジュール）よりもさらに小型化することができる。

さらに、本実施の形態７における半導体装置（モジュール）では、図３０に示すように、放熱リードＦＩＮが設けられているので、半導体装置の内部で発生した熱を効率良く放熱リードＦＩＮを介して外部へ放散させることができる。特に、放熱リードＦＩＮも半田で配線基板ＷＢと接続されているので、放熱リードＦＩＮをワイヤで配線基板ＷＢと接続する場合よりも効率良く熱を放散できる効果が得られる。

なお、この放熱リードＦＩＮは、前記実施の形態２で説明したように、実装体ＣＡに他のリードと共に溶接するとよい。放熱リードＦＩＮを実装体ＣＡに溶接することで、半導体装置の内部で発生した熱を実装体ＣＡに放熱できるからである。

また、本実施の形態７における半導体装置（モジュール）では、配線基板ＷＢに形成されているすべての端子がリードと半田によって接続されているので、例えば、リードＬ２上に半田を介して半導体チップＣＨＰ２を搭載する工程と同時に、配線基板ＷＢに形成されている端子とリードとを半田で接続することができる。この結果、本実施の形態７における半導体装置（モジュール）の製造工程を削減することができる効果も得られる。

（実施の形態８）
本実施の形態８では、マイコンが形成された半導体チップＣＨＰ１を封止したパッケージＰＡＣ１と、パワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２とを３次元的に積層した配置する半導体装置（モジュール）について説明する。

図３１（ａ）は、本実施の形態８における半導体装置の構成を示す平面図であり、図３１（ｂ）は、本実施の形態８における半導体装置の構成を示す断面図（図３１（ａ）のＡ−Ａ線での断面図）である。図３１（ａ）において、破線で示されている構成要素は配線基板ＷＢの下層にあることを示している。まず、図３１（ａ）に示すように、本実施の形態８における半導体装置（モジュール）は、矩形形状の配線基板ＷＢを有し、この配線基板ＷＢの両面にパッケージＰＡＣ１や受動部品などの部品が搭載されている。パッケージＰＡＣ１は、マイコンを形成した半導体チップＣＨＰ１を封止したパッケージである。この配線基板ＷＢの第１辺側には複数のリードＬ１が形成されており、このリードＬ１は、配線基板ＷＢの裏面に形成された端子ＰＤ１と、例えば、半田などの導電性材料で接続されている。また、配線基板ＷＢの第１辺と直交する第３辺側や第４辺側には、テストリードＴＬと放熱リードＦＩＮが形成されている。このテストリードＴＬや放熱リードＦＩＮも配線基板ＷＢの裏面に形成されている端子（端子ＰＤ３など）と導電性材料を介して接続されている。このように本実施の形態８でも、前記実施の形態７と同様に、放熱リードＦＩＮが設けられているので、半導体装置の内部で発生した熱を効率良く放熱リードＦＩＮを介して外部へ放散させることができる。特に、放熱リードＦＩＮも半田で配線基板ＷＢと接続されているので、放熱リードＦＩＮをワイヤで配線基板ＷＢと接続する場合よりも効率良く熱を放散できる効果が得られる。

なお、放熱リードＦＩＮの位置や枚数は、図３１（ａ）に示す位置に限定されない。配線基板ＷＢ上に搭載されるマイコンやレギュレータが多量の熱を発生する場合、他のリードよりもそれらに近くなるように配置することにより放熱性を向上させることができる。

続いて、本実施の形態８の特徴点は、配線基板ＷＢの第１辺と対向する第２辺側に設けられているリードＬ２〜リードＬ４が配線基板ＷＢの下側に入り込んで、配線基板ＷＢとリードＬ２〜リードＬ４の一部領域が３次元的に積層されるように配置されている点である。つまり、リードＬ２〜リードＬ４は折り曲げられて、配線基板ＷＢと平面的に重なる下層領域に配置されるように構成されている。そして、配線基板ＷＢの下層領域に配置されているリードＬ２上に半導体チップＣＨＰ２が搭載されている。この半導体チップＣＨＰ２とリードＬ４がワイヤＷ２で接続され、半導体チップＣＨＰ２とリードＬ３がワイヤＷで接続されている。

見方を変えた図３１（ｂ）に示すように、リードＬ２〜リードＬ４は折り曲げられており、折り曲げられた領域に半導体チップＣＨＰ２が搭載されている。そして、半導体チップＣＨＰ２は、リードＬ４とワイヤＷ２で接続され、リードＬ３とワイヤＷで接続されている。この半導体チップＣＨＰ２の上方には、配線基板ＷＢが配置されている。この配線基板ＷＢは、リードＬ１やリードＬ２と導電性材料（図示せず）と接続されており、配線基板の両面に部品（パッケージＰＡＣ１など）が搭載されている。これらの構成要素は、樹脂ＭＲで封止されている。

なお、リードＬ２〜リードＬ４は、図３１（ａ）に示すような配線基板ＷＢの下辺の１辺に集約された構造に限定されるものではなく、例えば左右辺それぞれに配置して折り曲げてもよい。

本実施の形態８の特徴点は、配線基板ＷＢとパッケージＰＡＣ１（半導体チップＣＨＰ１）と複数のリードＬ１とを第１構造体と呼ぶことにし、複数のリードＬ２と半導体チップＣＨＰ２とを第２構造体と呼ぶことにすると、この第１構造体と第２構造体が、平面的に重なるように積層配置されている点にある。言い換えれば、第２構造体上に第１構造体が配置され、第２構造体と第１構造体が３次元的に積層配置されているということができる。このように、本実施の形態８では、第１構造体と第２構造体を３次元的に積層配置することにより、第１構造体と第２構造体を同一平面的に配置する場合よりも半導体装置（モジュール）を小型化することができる。

また、半導体ＣＨＰ１（パッケージＰＡＣ１）と半導体ＣＨＰ２との間には樹脂ＭＲが介在するので、半導体ＣＨＰ２から半導体ＣＨＰ１（パッケージＰＡＣ１）への熱の伝わりも緩和することができる。

なお、背が高い部品ＳＭＤＨ等が有る場合は、配線基板ＷＢのリードＬ２が折り曲げられている側、つまり、第２構造体が配置されている側の面にそのような部品ＳＭＤＨを搭載するとよい。このようにすることで、部品ＳＭＤＨが配線基板ＷＢとリードＬ２の間（第１構造体と第２構造体）との間に配置されることになるので、部品高さが吸収され、半導体装置（モジュール）の厚さが厚くなることを抑えることができる。

また、半導体チップＣＨＰ２が搭載されているリードＬ２のリード幅ＬＷ２は、大電流が流れるので、リードＬ１のリード幅ＬＷ１よりも広くなっている（ＬＷ１＜ＬＷ２）。しかし、リードＬ２の配線基板ＷＢとの接合箇所Ｂ１のサイズは、リードＬ１の配線基板ＷＢとの接合箇所Ａ１のサイズよりも小さくなっている。このような構造にすることにより、パワーＭＯＳＦＥＴを形成した半導体チップＣＨＰ２から発生した熱が、配線基板ＷＢを介してマイコンが形成された半導体チップＣＨＰ１に伝わらないようにすることができる。逆に、半導体ＣＨＰ１が発熱量の高いマイコンなどであれば、半導体ＣＨＰ２に与える熱の影響を小さくすることができる。

なお、図３１では、半導体チップＣＨＰ２のパッド（例えばソースパッド）とリードＬ３（例えばソースリード）との接続は、ワイヤＷで繋いだ構造を示したが、図３２に示すようにＣｕクリップＣＬＰ等の幅広の金属板で繋いでもよい。ワイヤＷで接続する場合に比べて抵抗を下げることができる。金属板は、超音波と熱を併用して接続されたＡｌリボンでもよい。なお、図３２では、配線基板ＷＢの図示を省略している。

図３３は、図３１に示す半導体装置（モジュール）の変形例を示している。図３３に示す半導体装置（モジュール）でも図３１に示す半導体装置（モジュール）と同様に、第１構造体と第２構造体が３次元的に積層して配置されている。このため、半導体装置（モジュール）の小型化を図ることができる。特に、図３３に示す変形例では、第１構造体や第２構造体を含む構成要素を封止している樹脂ＭＲの外形が略円形形状（例えば、八角形）をしている。このため、図３４に示すように、モータＭＴの後部にモータＭＴの外形寸法の範囲内で変形例におけるモジュールＭＪ（図３３に示すモジュール）を取り付けることができる。

（実施の形態９）
本実施の形態９では、前記実施の形態８で説明した半導体装置（モジュール）の製造方法について図面を参照しながら説明する。まず、断面図を使用して半導体装置（モジュール）の製造方法を説明した後、平面図を用いて半導体装置（モジュール）の製造方法を説明する。

最初に、図３５に示すように、リードＬ１〜リードＬ４を有するリードフレームを用意し、リードＬ２〜リードＬ４の一部を折り曲げ加工する。そして、図３６に示すように、この折り曲げ加工したリードＬ２の端部領域に半導体チップＣＨＰ２を搭載する。この半導体チップＣＨＰ２は、パワーＭＯＳＦＥＴが形成されている半導体チップである。続いて、図３７に示すように、リードＬ２上に搭載した半導体チップＣＨＰ２とリードＬ４とをワイヤＷ２で接続するとともに、半導体チップＣＨＰ２とリードＬ３とをワイヤＷで接続する。

一方、図３８に示すように、両面に部品が搭載された配線基板ＷＢを用意する。具体的に、裏面に端子ＰＤ１と端子ＰＤ２が形成された配線基板ＷＢ（多連基板）を用意する。そして、配線基板ＷＢの主面（表面）に部品であるパッケージＰＡＣ１を搭載する。詳細には、パッケージＰＡＣ１と配線基板ＷＢとを半田を介して接続した後、リフロー処理を施すことによりパッケージＰＡＣ１を配線基板ＷＢに実装する。このパッケージＰＡＣ１は、例えば、マイコンが形成された半導体チップＣＨＰ１をパッケージ化したものである。図示はしていないが、受動部品なども搭載される。

続いて、配線基板ＷＢの裏面に部品であるパッケージＰＡＣ１を搭載する。この場合も、パッケージＰＡＣ１と配線基板ＷＢとを半田を介して接続した後、リフロー処理を施すことによりパッケージＰＡＣ１を配線基板ＷＢに実装する。なお、図示はしていないが、受動部品なども搭載される。以上のようにして、配線基板ＷＢの表面と裏面の両方に部品を搭載することができる。そして、多連基板を個片化して個々の配線基板ＷＢを得ることができる。

次に、図３９に示すように、両面に部品が搭載された配線基板ＷＢをリードフレームに接続する。例えば、配線基板ＷＢに形成されている端子ＰＤ１が半田（導電性材料）でリードＬ１と接続され、配線基板ＷＢに形成されている端子ＰＤ２が半田（導電性材料）でリードＬ２と接続される。これにより、半導体チップＣＨＰ２の上方に配線基板ＷＢが配置される。つまり、半導体チップＣＨＰ２と配線基板ＷＢとは３次元的に積層配置される。

次に、図４０に示すように、両面に部品を搭載した配線基板ＷＢ、半導体チップＣＨＰ２、ワイヤＷ、Ｗ２およびリードＬ１〜リードＬ４の一部領域を樹脂ＭＲで封止（モールド）する。そして、リードフレームを切断することにより、前記実施の形態８における半導体装置（モジュール）を製造することができる。

さらに、平面図を使用して前記実施の形態８における半導体装置（モジュール）の製造方法について説明する。まず、図４１に示すように、リードＬ１〜リードＬ４およびテストリードＴＬが形成されたリードフレームを用意する。このとき、リードＬ２〜リードＬ４は端部領域が折り曲げ加工されている。

続いて、図４２に示すように、折り曲げ加工されたリードＬ２上に半導体チップＣＨＰ２を搭載する。この半導体チップＣＨＰ２には、パワーＭＯＳＦＥＴが形成されている。その後、図４３に示すように、半導体チップＣＨＰ２とリードＬ４とをワイヤＷ２で接続し、半導体チップＣＨＰ２とリードＬ３とをワイヤＷで接続する。

次に、図４４に示すように、両面に部品（例えば、パッケージＰＡＣ１や受動部品ＳＭＤなど）を搭載した配線基板ＷＢをリードフレーム上に搭載する。具体的には、配線基板ＷＢの裏面に形成されている端子ＰＤ１とリードＬ１とを半田（導電性材料）で接続し、配線基板ＷＢの裏面に形成されている端子ＰＤ３とテストリードＴＬとを半田（導電性材料）で接続する。さらに、配線基板ＷＢとリードＬ２とを電気的に接続する。これにより、リードＬ２上に搭載された半導体チップＣＨＰ２の上方に配線基板ＷＢが配置されることになる。すなわち、半導体チップＣＨＰ２と配線基板ＷＢとは三次元的に積層配置される。

その後、図４５に示すように、両面に部品を搭載した配線基板ＷＢ、半導体チップＣＨＰ２、ワイヤＷ、Ｗ２、リードＬ１〜リードＬ４の一部領域およびテストリードＴＬの一部領域を樹脂ＭＲで封止（モールド）する。そして、リードフレームを切断することにより、前記実施の形態８における半導体装置（モジュール）を製造することができる。

（実施の形態１０）
本実施の形態１０では本発明者が試作した半導体装置（モジュール）について説明する。図４６は、本実施の形態１０における半導体装置（モジュール）を表面側から見た平面図である。図４６において、本実施の形態１０における半導体装置（モジュール）は、矩形形状の配線基板ＷＢを有し、この配線基板ＷＢの表面上にパッケージＰＡＣ１、パッケージＰＡＣ２および受動部品ＳＭＤが搭載されている。パッケージＰＡＣ１は、例えば、マイコンが形成された半導体チップを封止したパッケージであり、パッケージＰＡＣ２は、例えば、パワーＭＯＳＦＥＴのスイッチング制御専用の半導体チップを封止したパッケージである。

配線基板ＷＢの右辺（第１辺）側には複数のリードＬ１が配置されており、配線基板ＷＢの左辺（第２辺）側には半導体チップＣＨＰ２が搭載されたリードＬ２およびリードＬ３が配置されている。さらに、配線基板の上辺（第３辺）側にはテストリードＴＬと放熱リードＦＩＮが配置されている。リードＬ２上に搭載されている半導体チップＣＨＰ２と配線基板ＷＢとはワイヤＷ２で接続され、半導体チップＣＨＰ２とリードＬ３とはワイヤＷで接続されている。そして、これらの構成要素は樹脂ＭＲで封止されている。

次に、図４７は、本実施の形態１０における半導体装置（モジュール）を裏面側から見た平面図である。図４７において、本実施の形態１０における半導体装置（モジュール）は、矩形形状の配線基板ＷＢを有し、この配線基板ＷＢの裏面上にパッケージＰＡＣ３が搭載されている。

配線基板ＷＢの右辺（第１辺）側に配置されているリードＬ１は、配線基板ＷＢ上に形成されている端子ＰＤ１と半田（導電性材料）で接続されている。同様に、配線基板ＷＢの左辺（第２辺）側に配置されているリードＬ２と配線基板ＷＢに形成されている端子ＰＤ２も半田（導電性材料）で接続されている。さらに、配線基板ＷＢの下辺（第３辺）側に形成されているテストリードＴＬや放熱リードＦＩＮは配線基板ＷＢに形成されている端子ＰＤ３と半田（導電性材料）で接続されている。

このように構成されている本実施の形態１０における半導体装置（モジュール）の特徴点は、半導体装置（モジュール）に対して電気的テストを実施する際、特殊なソケットが不要となる点である。具体的に説明すると、半導体装置（モジュール）が完成した後、リードＬ１〜Ｌ３およびテストリードＬ３にソケットピンを押し当てて電気特性テストが実施される。この結果、正常と判断された半導体装置（モジュール）が製品として出荷される。このテスト工程において、本実施の形態１０における半導体装置（モジュール）では特殊なソケットを使用しなくても検査を実施することができる。

例えば、図４６や図４７にソケットピンＰＲ（白丸）を接触させる位置が図示されている。ここで、リードＬ１に接触させるソケットピンＰＲのピンピッチに対して、リードＬ２〜リードＬ３に接触させるソケットピンＰＲのピンピッチが同じものを使用できるので、同じソケットを利用することができるのである。具体的に、図４６や図４７では、１本のソケットピンＰＲに１本のリードＬ１を対応させて検査を実施することができる一方、３本のソケットピンＰＲに１本のリードＬ２〜リードＬ３を対応させて検査を実施することができる。このことは、リードＬ１〜リードＬ３に対して電気特性テストを実施する際、同一ピッチの同じソケットを使用することができることを意味している。このように、本実施の形態１０における半導体装置（モジュール）では、電気特性テストにおいて、リードＬ１〜リードＬ３に対して別々のピンピッチを有するソケットを使用する必要がなく、リードＬ１〜リードＬ３に対して同一ピンピッチの同じソケットを使用することができるので、特殊なソケットを用意する必要がない。これにより、ソケットは一般的なものを用いることが可能となり、テストコストの削減を図ることができる。

次に、本実施の形態１０における半導体装置（モジュール）の放熱対策について説明する。図４８は、図４７のＡ−Ａ線で切断した断面図である。図４８に示すように、配線基板ＷＢの裏面に搭載されているパッケージＰＡＣ３の内部にはチップ搭載部ＣＬが設けられており、このチップ搭載部ＣＬ上に半導体チップＣＨＰが搭載されている。チップ搭載部ＣＬはパッケージＰＡＣ３の裏面から露出しており、半田Ｓ１を介して配線基板ＷＢと接続されている。一方、放熱リードＦＩＮも半田Ｓ２を介して配線基板ＷＢと接続されている。このとき、半導体チップＣＨＰで発生した熱は、チップ搭載部ＣＬ→半田Ｓ１→配線ＷＰ１（配線ＷＰ２）（グランドパターン）→半田Ｓ２→放熱リードＦＩＮという放熱経路に沿って放散される。したがって、パッケージＰＡＣ３と放熱リードＦＩＮとの距離が短いほうが放熱効率を向上できる。このことから、本実施の形態１０では、配線基板ＷＢの裏面に搭載されているパッケージＰＡＣ３と放熱リードＦＩＮとの距離が短くなるようにパッケージＰＡＣ３の搭載位置を決定している。言い換えれば、パッケージＰＡＣ３は、放熱リードＦＩＮが配置されている配線基板ＷＢの辺にできるだけ近づけて配置することが望ましく、さらに、パッケージＰＡＣ３と放熱リードＦＩＮとの間に発熱する部品などは配置しないことが望ましい。このようにして、本実施の形態１０における半導体装置（モジュール）では、放熱効率を向上させることができる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

なお、ここでのＭＯＳＦＥＴのゲート絶縁膜は、酸化膜に限定するものではなく、ナイトライド等のその他の絶縁膜も含むものである。

前述の各実施の形態において、半導体チップＣＨＰ２が搭載されたリードＬ２は、凸形状となっており、樹脂ＭＲ（封止体）から抜けにくい構造となっている。その他のリードについても、リード形状を凸形状としたり、リードに凹部を設けたり、樹脂ＭＲ（封止体）内でＺ方向（パッケージの高さ方向）に折り曲げたりすることによって、同様の効果を得ることができる。

本発明は、半導体装置を製造する製造業に幅広く利用することができる。

１ 不揮発性メモリ
２ 制御回路
３ 通信回路
４ 熱遮断回路
５ 過電流保護回路
６ レギュレータ
７ 温度センサ
８ 電流センサ
１０ 直流電源
１１ ＣＰＵ
１２ ＲＡＭ
１３ アナログ回路
１４ ＥＥＰＲＯＭ
１５ フラッシュメモリ
１６ Ｉ／Ｏ回路
２０ ＩＧＢＴ
２１ ダイオード
ＡＤ 接着材
Ａ１ 接合箇所
ＢＨ 基板支持部
Ｂ１ 接合箇所
ＣＡ 実装体
ＣＬ チップ搭載部
ＣＬＰ Ｃｕクリップ
ＣＨＰ１ 半導体チップ
ＣＨＰ２ 半導体チップ
ＣＨＰ３ 半導体チップ
ＣＲＹ１ キャリア
ＣＲＹ２ キャリア
ＣＵ 制御部
ＤＰ ダイパッド
Ｄ１ 保護ダイオード
Ｄ２ 保護ダイオード
Ｄ３ 保護ダイオード
Ｄ４ 保護ダイオード
ＦＩＮ 放熱リード
ＨＣ ホストコンピュータ
ＨＳ ヒートスプレッダ
ＬＷ１ リード幅
ＬＷ２ リード幅
Ｌ１ リード
Ｌ２ リード
Ｌ３ リード
Ｌ４ リード
ＭＣ マイコン
ＭＣＳ モータ制御システム
ＭＪ モジュール
ＭＲ 樹脂
ＭＴ モータ
ＰＡＣ１ パッケージ
ＰＡＣ２ パッケージ
ＰＡＣ３ パッケージ
ＰＤ１ 端子
ＰＤ２ 端子
ＰＤ３ 端子
ＰＤ４ 端子
ＰＤ５ 端子
ＰＲ ソケットピン
ＰＷ 電源
Ｑｎ１ ｎチャネル型ＭＯＳＦＥＴ
Ｑｎ２ ｎチャネル型ＭＯＳＦＥＴ
Ｑｎ３ ｎチャネル型ＭＯＳＦＥＴ
Ｑｎ４ ｎチャネル型ＭＯＳＦＥＴ
Ｑｐ１ ｐチャネル型ＭＯＳＦＥＴ
Ｑｐ２ ｐチャネル型ＭＯＳＦＥＴ
ＳＭＤ 受動部品
ＳＭＤＨ 部品
ＳＷＵ スイッチング部
Ｓ１ 半田
ＴＬ テストリード
ＴＭＴ ３相モータ
Ｖｄｄ 電源電位
Ｖｇ 接地電位
Ｗ ワイヤ
ＷＢ 配線基板
ＷＬ１ 配線
ＷＬ２ 配線
ＷＰ１ 配線
ＷＰ２ 配線
Ｗ１ ワイヤ
Ｗ２ ワイヤ
Ｗ３ ワイヤ
Ｗ４ ワイヤ
Ｗ５ ワイヤ

Claims (25)

1. （ａ）配線基板と、
   （ｂ）前記配線基板の主面上に搭載された第１半導体チップと、
   （ｃ）前記第１半導体チップと電気的に接続された複数の第１リードと、
   （ｄ）複数の第２リードと、
   （ｅ）前記複数の第２リードの一部上に搭載され、かつ、スイッチング素子として機能するパワーＭＯＳＦＥＴが形成された第２半導体チップと、
   （ｆ）前記配線基板、前記第１半導体チップ、前記複数の第１リードのそれぞれの一部領域、前記複数の第２リードのそれぞれの一部領域および前記第２半導体チップを封止する封止体と、を備え、
   前記配線基板と前記第２半導体チップは電気的に接続されていることを特徴とする半導体装置。
2. 請求項１記載の半導体装置であって、
   前記配線基板の両面に部品が搭載されており、
   前記配線基板は、基板支持部で支持されていることを特徴とする半導体装置。
3. 請求項２記載の半導体装置であって、
   前記第１半導体チップは、前記配線基板に形成されている複数の第１端子と電気的に接続され、かつ、前記複数の第１端子と前記複数の第１リードとは第１ワイヤを介して電気的に接続され、
   前記第２半導体チップは、前記配線基板に形成されている第２端子と第２ワイヤを介して電気的に接続されており、
   前記基板支持部は、前記複数の第１端子が形成されている第１端子形成領域と前記第２端子が形成されている第２端子形成領域と平面的に重なる領域に形成されていることを特徴とする半導体装置。
4. 請求項１記載の半導体装置であって、
   前記配線基板の両面に部品が搭載され、
   前記第１半導体チップは、前記配線基板に形成されている複数の第１端子と電気的に接続され、かつ、前記複数の第１端子と前記複数の第１リードとは導電性材料で接続され、
   前記第２半導体チップは、前記配線基板に形成されている第２端子と第２ワイヤを介して電気的に接続されていることを特徴とする半導体装置。
5. 請求項４記載の半導体装置であって、
   前記導電性材料は、半田あるいは導電性接着材であることを特徴とする半導体装置。
6. 請求項１記載の半導体装置であって、
   前記配線基板の両面に部品が搭載され、
   前記第１半導体チップは、前記配線基板に形成されている複数の第１端子と電気的に接続され、かつ、前記複数の第１端子と前記複数の第１リードとは導電性材料で接続され、
   前記配線基板に形成されている第２端子は、導電性材料で中継リードと接続され、
   前記中継リードと前記第２半導体チップとは、第２ワイヤを介して電気的に接続されていることを特徴とする半導体装置。
7. 請求項６記載の半導体装置であって、
   前記導電性材料は、半田あるいは導電性接着材であることを特徴とする半導体装置。
8. 請求項１記載の半導体装置であって、
   前記第１半導体チップは、パッケージ体としてパッケージ化されていることを特徴とする半導体装置。
9. 請求項８記載の半導体装置であって、
   前記パッケージ体は、ＱＦＰ、ＱＦＮ、ＢＧＡ、あるいは、ＣＳＰのいずれかの形態であることを特徴とする半導体装置。
10. 請求項１記載の半導体装置であって、
    前記配線基板は矩形形状をしており、
    前記配線基板の第１辺と隣り合うように配置されている前記複数の第２リードの一部上に前記第２半導体チップが配置されている一方、
    前記第１半導体チップは、前記配線基板の前記第１辺と対向する第２辺側の前記配線基板上に配置されていることを特徴とする半導体装置。
11. 請求項１０記載の半導体装置であって、
    さらに、前記配線基板の主面上に搭載され、かつ、前記スイッチング素子のオン／オフを制御するスイッチング制御部が形成された第３半導体チップを備え、
    前記第３半導体チップは、前記第１半導体チップと前記第２半導体チップの間に配置されていることを特徴とする半導体装置。
12. 請求項１記載の半導体装置であって、
    さらに、前記半導体装置の機能をテストするテストリードを有し、
    前記テストリードは端部まで前記封止体で封止され、かつ、前記テストリードの端部の一面が前記封止体から露出していることを特徴とする半導体装置。
13. 請求項１記載の半導体装置であって、
    さらに、前記複数の第１リードおよび前記複数の第２リードと同層で形成された基板搭載部を有し、
    前記配線基板は、前記基板搭載部の主面上に搭載されていることを特徴とする半導体装置。
14. 請求項１３記載の半導体装置であって、
    前記第１半導体チップは、前記配線基板に形成されている複数の第１端子と電気的に接続され、前記複数の第１端子と前記複数の第１リードとは第１ワイヤを介して電気的に接続されていることを特徴とする半導体装置。
15. 請求項１４記載の半導体装置であって、
    前記第２半導体チップは、前記配線基板に形成されている第２端子と第２ワイヤを介して電気的に接続されていることを特徴とする半導体装置。
16. 請求項１記載の半導体装置であって、
    前記第１半導体チップには、
    （ｂ１）プログラムを記憶する書き換え可能な不揮発性メモリと、
    （ｂ２）前記不揮発性メモリに記憶されている前記プログラムに基づいて処理を実行する中央演算処理部と、が形成されていることを特徴とする半導体装置。
17. 請求項１６記載の半導体装置であって、
    前記中央演算処理部は、前記半導体装置の外部と通信する通信機能を有することを特徴とする半導体装置。
18. 請求項１７記載の半導体装置であって、
    前記中央演算処理部は、さらに、前記スイッチング素子のオン／オフを制御するスイッチング制御機能を有することを特徴とする半導体装置。
19. 請求項１８記載の半導体装置であって、
    前記スイッチング素子は、モータに電力を供給する際に使用されることを特徴とする半導体装置。
20. 請求項１記載の半導体装置であって、
    前記配線基板の両面に部品が搭載され、
    前記配線基板と前記第１半導体チップと前記複数の第１リードとを有する第１構造体と、前記複数の第２リードと前記第２半導体チップとを有する第２構造体が、平面的に重なるように積層配置されていることを特徴とする半導体装置。
21. （ａ）配線基板を用意する工程と、
    （ｂ）前記配線基板の主面上に第１半導体チップを含む第１部品を搭載する工程と、
    （ｃ）前記配線基板の前記主面とは反対側の裏面上に第２部品を搭載する工程と、
    （ｄ）第１リードと第２リードとを有し、前記第２リード上に第２半導体チップを搭載したリードフレームを用意する工程と、
    （ｅ）前記配線基板の前記裏面に形成された第１端子と、前記リードフレームの前記第１リードとを導電性材料を介して接続する工程と、
    （ｆ）前記配線基板の前記主面に形成された第２端子と、前記第２半導体チップとをワイヤで接続する工程と、
    （ｇ）前記配線基板、前記第１部品、前記第２部品、前記第２半導体チップ、前記ワイヤ、前記第１リードの一部領域および前記第２リードの一部領域を封止する工程とを備え、
    前記第１半導体チップには、プログラムを記憶する書き換え可能な不揮発性メモリと、前記不揮発性メモリに記憶されている前記プログラムに基づいて処理を実行する中央演算処理部が形成されており、
    前記第２半導体チップには、スイッチング素子として機能するパワーＭＯＳＦＥＴが形成されていることを特徴とする半導体装置の製造方法。
22. 請求項２１記載の半導体装置の製造方法であって、
    前記第１端子の幅は、前記第１リードの幅よりも大きく、
    前記（ｅ）工程は、前記導電性材料を前記第１端子上に塗布した後、前記第１端子に前記第１リードを接触させることにより、前記第１端子と前記第１リードとを前記導電性材料を介して接続することを特徴とする半導体装置の製造方法。
23. 請求項２２記載の半導体装置の製造方法であって、
    前記導電性材料は、半田あるいは導電性接着材であることを特徴とする半導体装置の製造方法。
24. （ａ）第１リードと第２リードと第３リードとを有し、前記第２リードおよび前記第３リードが折り曲げ加工されているリードフレームを用意する工程と、
    （ｂ）折り曲げ加工された前記第２リード上に第２半導体チップを搭載する工程と、
    （ｃ）前記第２半導体チップと前記第３リードとをワイヤで接続する工程と、
    （ｄ）配線基板を用意する工程と、
    （ｅ）前記配線基板の主面上に第１半導体チップを含む第１部品を搭載する工程と、
    （ｆ）前記配線基板の前記主面とは反対側の裏面上に第２部品を搭載する工程と、
    （ｇ）前記第１部品と前記第２部品とを搭載した前記配線基板の前記裏面に形成された第１端子と、前記リードフレームの前記第１リードとを導電性材料を介して接続する工程と、
    （ｈ）前記配線基板、前記第１部品、前記第２部品、前記第２半導体チップ、前記ワイヤ、前記第１リードの一部領域、前記第２リードの一部領域および前記第３リードの一部領域を封止する工程とを備え、
    前記第１半導体チップには、プログラムを記憶する書き換え可能な不揮発性メモリと、前記不揮発性メモリに記憶されている前記プログラムに基づいて処理を実行する中央演算処理部が形成されており、
    前記第２半導体チップには、スイッチング素子として機能するパワーＭＯＳＦＥＴが形成されている半導体装置の製造方法であって、
    前記配線基板と前記第１部品と前記第２部品と前記第１リードとを有する第１構造体と、前記第２リードと前記第３リードと前記第２半導体チップと前記ワイヤとを有する第２構造体が、平面的に重なるように積層配置されることを特徴とする半導体装置の製造方法。
25. 請求項２４記載の半導体装置の製造方法であって、
    前記導電性材料は、半田あるいは導電性接着材であることを特徴とする半導体装置の製造方法。

Images