JP2011134960A - 半導体装置、その製造法、半導体素子接続用配線基材、半導体装置搭載配線板及びその製造法 - Google Patents
半導体装置、その製造法、半導体素子接続用配線基材、半導体装置搭載配線板及びその製造法 Download PDFInfo
- Publication number
- JP2011134960A JP2011134960A JP2009294559A JP2009294559A JP2011134960A JP 2011134960 A JP2011134960 A JP 2011134960A JP 2009294559 A JP2009294559 A JP 2009294559A JP 2009294559 A JP2009294559 A JP 2009294559A JP 2011134960 A JP2011134960 A JP 2011134960A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor element
- semiconductor device
- substrate
- conductive metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W72/30—
-
- H10W72/50—
-
- H10W72/5522—
-
- H10W72/5524—
-
- H10W72/59—
-
- H10W72/884—
-
- H10W72/931—
-
- H10W72/952—
-
- H10W74/00—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】 半導体素子が電気的に接続されている導電性金属層パターン及び半導体素子の下方にダイボンド材を介して配線用の導電性金属層パターンを含み、これらが封止材により封止されている半導体装置において、導電性金属層パターンが厚さ方向で一部、突出して露出されている半導体装置。導電性金属層の突出量が厚さ方向で1μm以上で金属層厚さの1/2以下の厚さであり、その断面形状で最大幅となる部分が封止材又はダイボンド材に埋没していることが好ましい。
【選択図】 図10
Description
しかし特許文献1の場合は、フォトリソ法でパターンを形成した片面ポリイミドフィルム配線板の片面をそのまま樹脂封止するため、配線パターンの断面形状が裾野を引いた形状となり、配線形状に封止樹脂に対するアンカー効果が低く、また、ポリイミドフィルムと封止樹脂の密着も低いため、ポリイミドフィルム配線板と封止樹脂の密着強度が低い問題があった。また、はんだボールを搭載する導体が半導体装置の表面から突出しないため、外部接続部の剪断力に対する信頼性に限界があった。更に、ポリイミドフィルムの片面に銅箔を熱圧着してから配線を形成するため、支持基板の剛性が低いとソリが発生するなどの問題があった。そして何よりも、配線パターンを製品毎に毎回形成する必要があり多大な費用が掛かる問題があった。
従来の配線板の製造工程を利用した半導体装置の製造方法ではCSP半導体装置の高接続信頼性及び薄型化と生産性(低価格化)に限界があった。
1. 半導体素子が電気的に接続されている導電性金属層パターン及び半導体素子の下方にダイボンド材を介して配線用の導電性金属層パターンを含み、これらが封止材により封止されている半導体装置において、導電性金属層パターンが厚さ方向で一部、突出して露出されている半導体装置。
2. 半導体素子と導電性金属層パターンの接続部材が、半導体素子と導電性金属層パターンの所定位置の間のワイヤボンディング接続するためのボンディングワイヤであり、半導体素子、導電性金属層パターン及びボンディングワイヤが封止材により封止されている項1記載の半導体装置。
3. 半導体素子と導電性金属層パターンの接続部材及びダイボンド材が、異方導電性接着剤であり、これらが封止材により封止されている項1記載の半導体装置。
4. 導電性金属層の突出量が厚さ方向で1μm以上で金属層厚さの1/2以下の厚さである項1〜3のいずれかに記載の半導体装置。
5. 導電性金属層が、その断面形状で最大幅となる部分が封止材又はダイボンド材に埋没している項1〜4のいずれかに記載の半導体装置。
6. 配線板と電気的に接合すべき導電性金属層部分にはんだボールを結合してなる項1〜5のいずれかに記載の半導体装置。
7. 剥離用基材上に、半導体素子と接続すべき導電性金属層パターン及びダイボンド材を介して半導体素子が搭載されるべき配線用導電性金属層パターンを有し、これらの導電性金属層パターンが厚さ方向で一部埋設して形成されている半導体素子接続用配線基材。
8. 剥離用基材への導電性金属層の埋設量が厚さ方向で1μm以上で金属層厚さの1/2以下の厚さである項7記載の半導体素子接続用配線基材。
9. 導電性金属層が、その断面形状で最大幅となる部分が、剥離用基材から露出している項7又は8のいずれかに記載の半導体素子接続用配線基材。
10. 項7〜9のいずれかに記載の半導体素子接続用配線基材の半導体素子が搭載されるべき配線用導電性金属層パターン上にダイボンド材を介して半導体素子を接合する工程、 接合された半導体素子と上記半導体素子接続用導電性金属層パターンを接続する工程、 上記剥離性基材上に接合された半導体素子及び上記導電性金属層パターンを封止材により一体に封止する工程、および
封止材により封止され、半導体素子が搭載された半導体素子搭載用基材から剥離用基材を剥離する工程
を含むことを特徴とする半導体装置の製造法。
11. 異方導電性接着剤を用いて、項7〜9のいずれかに記載の半導体素子接続用配線基材の半導体素子が搭載されるべき配線用導電性金属層パターン上に半導体素子を接合すると共に、電気的に接続すべき位置にバンプを有する半導体素子と半導体素子接続用導電性金属層パターンを接続する工程、
上記剥離性基材上に接合及び接続された半導体素子及び上記導電性金属層パターンを封止材により一体に封止する工程、並びに
封止材により封止され、半導体素子が搭載された半導体素子搭載用基材から剥離用基材を剥離する工程
を含むことを特徴とする半導体装置の製造法。
12. 半導体素子と上記半導体素子接続用導電性金属層パターンを接合する工程の前に、導電性金属層パターンの接続部に接続用めっきを施す工程を含む項10又は11のいずれかに記載の半導体装置の製造法。
13. さらに、配線板と電気的に接合すべき導電性金属層部分にはんだボールを結合する工程を含む項10〜12のいずれかに記載の半導体装置の製造法。
14. 項1〜6のいずれかに記載の半導体装置が、配線板の所定位置に、半導体装置から突出した金属層部分ではんだ付けされている半導体装置搭載配線板。
15. 配線上の所定位置にはんだが付着されている配線板の上記所定位置のはんだを介して項1〜5のいずれかに記載の半導体装置の突出した金属層がはんだで覆われるようにはんだ付けすることを特徴とする半導体装置搭載配線板の製造法。
16. 配線板の配線の所定位置に項6に記載の半導体装置をその半導体装置のはんだボールによりはんだ付けすることを特徴とする半導体装置搭載配線板の製造法。
本発明における剥離性基材の基材材料としては、ガラス、プラスチック等からなる板、プラスチックフィルム、プラスチックシート、金属シートなどがある。ガラスとしては、ソーダガラス、無アルカリガラス、強化ガラス等のガラスを使用することができる。
プラスチックとしては、ポリスチレン樹脂、アクリル樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリエチレン樹脂、ポリプロピレン樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリアリレート樹脂、ポリアセタール樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレートなどの熱可塑性ポリエステル樹脂、酢酸セルロース樹脂、フッ素樹脂、ポリスルホン樹脂、ポリエーテルスルホン樹脂、ポリメチルペンテン樹脂、ポリウレタン樹脂、フタル酸ジアリル樹脂などの熱可塑性樹脂や熱硬化性樹脂が挙げられる。プラスチックの中では、透明性に優れるポリスチレン樹脂、アクリル樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリ塩化ビニル樹脂が好適に用いられる。金属としては、銅、アルミニウム、ステンレス,ニッケル、鉄、チタン等の金属並びにこれらの合金(42アロイ等)がある。
なお、本発明において、25℃における90度ピール強度の測定は、JIS Z 0237の90度引き剥がし法に準じることとし、具体的には、25℃において、毎分270〜330mm、好ましくは毎分300mmの速さで剥離性基材(又は粘着剤)を引き剥がす際の90度ピール強度を測定するものとし、例えば、90度剥離試験機(テスタ産業製)を使用することができる。
また、封止後の導電性金属層パターンの封止材に対する密着強度は、導電性金属層パターンの剥離性基材(又は粘着剤)に対する密着強度よりも低くなければならない。
上記の粘着剤層は、剥離力が上記した25℃における90度ピール強度により決定される。
また、粘着剤層として、活性エネルギー線の照射により硬化する硬化性樹脂を使用する場合には、基材材料は、これらの活性エネルギー線を透過させるものが好ましい。
また、粘着剤層に用いる材料としては、熱可塑性樹脂、熱硬化性樹脂、活性エネルギー線の照射で硬化する樹脂等を使用することができる。上記熱可塑性樹脂、熱硬化性樹脂、活性エネルギー線の照射で硬化する樹脂の重量平均分子量は、500以上のものを使用することが好ましい。分子量が500未満では樹脂の凝集力が低すぎるために金属との密着性が低下するおそれがある。
活性エネルギー線が紫外線の場合、紫外線硬化時に添加される光増感剤あるいは光開始剤としては、ベンゾフェノン系、アントラキノン系、ベンゾイン系、スルホニウム塩、ジアゾニウム塩、オニウム塩、ハロニウム塩等の公知の材料を使用することができる。また、上記の材料の他に汎用の熱可塑性樹脂をブレンドしても良い。
アクリル酸又はメタクリル酸の付加物としては、エポキシアクリレート(n=1.48〜1.60)、ウレタンアクリレート(n=1.5〜1.6)、ポリエーテルアクリレート(n=1.48〜1.49)、ポリエステルアクリレート(n=1.48〜1.54)なども使うこともできる。特に接着性の点から、ウレタンアクリレート、エポキシアクリレート、ポリエーテルアクリレートが優れており、エポキシアクリレートとしては、1、6−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、アリルアルコールジグリシジルエーテル、レゾルシノールジグリシジルエーテル、アジピン酸ジグリシジルエステル、フタル酸ジグリシジルエステル、ポリエチレングリコールジグリシジルエーテル、トリメチロールプロパントリグリシジルエーテル、グリセリントリグリシジルエーテル、ペンタエリスリトールテトラグリシジルエーテル、ソルビトールテトラグリシジルエーテル等の(メタ)アクリル酸付加物が挙げられる。エポキシアクリレートなどのように分子内に水酸基を有するポリマは接着性向上に有効である。これらの共重合樹脂は必要に応じて、2種以上併用することができる。
本発明に係る半導体素子接続用配線基材の好ましい製造法では、めっき用導電性基材上にめっきにより半導体装置又はその製造過程で必要な導電性金属層パターンに対応した金属層を形成し、この金属層を転写用基材に転写して作製される。転写用基材は前記した剥離性基材である。
本発明において使用する好ましいめっき用導電性基材は、上記の導電性金属層パターンに対応しためっき形成部を有する導電性基材であって、導電性基材の表面に絶縁層が形成されており、その絶縁層にめっきを形成するために開口された凹部(めっき形成部)が形成されている。この凹部の底面には導電性材料が露出している。上記の凹部は好ましくは、開口方向に向かって幅広な形状を有する。
さらに、絶縁層をAl2O3、SiO2等の無機化合物のような無機材料で形成することもできる。
図1は、本発明のめっき用導電性基材の一例を示す一部斜視図である。図2は、図1のA−A断面図を示す。図2の(a)は凹部の側面が平面的であるが、(b)は凹部の側面になだらかな凹凸がある場合を示す。めっき用導電性基材1は、導電性基材2の上に絶縁層3が積層されており、絶縁層3に凹部4が形成されている。この凹部4の底部は、導電性基材2が露出している。凹部4の底部は、導電性基材に導通している導体層であってもよい。
この例においては、絶縁層3及び凹部4からなる一定のパターンが図2の断面方向に繰り返されているが、その繰り返し数は適宜決定される。また、断面方向に直角の方向には、絶縁層3又は凹部4が所定の長さになるように延びており、図1の手前に示すように、図2の断面方向の凹部に合流するようになっていてものよい。凹部は溝状(平面形状が線状、矩形状その他の形状)に限らず、平面形状が正方形等の矩形、円形、その他の形状である穴状であってもよく、このような形状はその目的に応じて適宜決定される。
導電性基材2と絶縁層3の間には、絶縁層3の接着性の改善等を目的として、導電性又は絶縁性の中間層(図示せず)が積層されていてもよい。または、凹部4の側面は、開口方向に向かって全体として広がっている。
凹部の幅や直径など(開口部でd、底面でd′)は、目的に応じて決定される。
αは、角度で30度以上90度未満が好ましく、30度以上80度以下がより好ましく、30度以上60度以下が特に好ましい。この角度が小さいと作製が困難となる傾向があり、大きいと凹部にめっきにより形成し得た金属層(金属層パターン)を剥離する際、又は、転写用基材に転写する際の抵抗が大きくなる傾向がある。
この工程は、(A)導電性基材の表面に、除去可能な凸状のパターン(上記の導電性金属層パターンに対応)を形成する工程、
(B)除去可能な凸状のパターンが形成されている導電性基材の表面に、絶縁層を形成する工程
及び
(C)絶縁層が付着している凸状のパターンを除去する工程
を含む。
この方法(a法)は、
(a−1)導電性基材の上に感光性レジスト層を形成する工程、
(a−2)感光性レジスト層を導電性金属層パターンに対応したマスクを通して露光する工程
及び
(a−3)露光後の感光性レジスト層を現像する工程
を含む。
(b−1)導電性基材の上に感光性レジスト層を形成する工程、
(b−2)感光性レジスト層に導電性金属層パターンに対応した部分にマスクをせずレーザー光を照射する工程
及び
(b−3)レーザー光を照射後の感光性レジスト層を現像する工程
を含む。
導電性基材のサイズが大きい場合などはドライフィルムレジストを用いる方法が生産性の観点からは好ましく、導電性基材がめっきドラムなどの場合は、ドライフィルムレジストをラミネートし、又は液状レジストを塗布した後にマスクを介さずにレーザー光などで直接に露光する方法が好ましい。
図4は、めっき用導電性基材の製造方法を示す工程の一例を断面図で示したものである。
除去可能な凸部のパターンを形成する突起部6の形状は、凹部の形状に対応づけられる。突起部の幅は前記のd1で、凹部の底部の幅d′に対応し、高さは、導電性基材上に形成される形成されるべき絶縁層の厚さの1.2〜10倍が好ましい。
突起部6からなる凸状パターンを有する導電性基材2の表面に絶縁層3を形成する(図4(c))。
上記SiまたはSiCの薄膜は、例えば、ステンレス鋼などの金属との密着性に優れる上、その上に積層する絶縁性のDLC薄膜との界面においてSiCを形成して、当該DLC薄膜の密着性を向上させる効果を有している。
中間層は、前記したようなドライコーティング法により形成させることができる。
中間層の厚みは、1μm以下であることが好ましく、生産性を考慮すると0.5μm以下であることが更に好ましい。1μm以上コーティングするには、コーティング時間が長くなると共に、コーティング膜の内部応力が大きくなるため適さない。
中間層は、絶縁層3を形成する前に形成することが好ましいが、凸状パターン6の形成前に、導電性基材2の表面に形成しても良い。この後、その表面に、前記したように手順で、凸状パターンを形成する。この場合、中間層として、電界めっきが十分可能な程度に導電性のものを使用した場合、凹部の底部はその中間層のままでよいが、十分な導電性を有していない場合は、ドライエッチング等の方法により、凹部の底部の中間層を除去し、導電性基材2を露出させる。
また、CVD法で成膜する場合には金属塩化物、金属水素化物、有機金属化合物などのような化合物ガスを原料とし、それらの化学反応を利用して成膜することでできる。酸化シリコンのCVDは、例えばTEOS、オゾンを用いたプラズマCVDで行える。窒化シリコンのCVDは、例えばアンモニアとシランを用いたプラズマCVDで行える。
絶縁層の付着しているレジストの除去には、市販のレジスト剥離液や無機、有機アルカリ、有機溶剤などを用いることができる。また、パターンを形成するのに使用したレジストに対応する専用の剥離液があれば、それを用いることもできる。
剥離の方法としては、例えば薬液に浸漬することでレジストを膨潤、破壊あるいは溶解させた後これを除去することが可能である。液をレジストに十分含浸させるために超音波、加熱、撹拌等の手法を併用しても良い。また、剥離を促進するためにシャワー、噴流等で液をあてることもできるし、柔らかい布や綿棒などでこすることもできる。
また、絶縁層の耐熱が十分高い場合には高温で焼成してレジストを炭化させて除去することもできるし、レーザーを照射して焼き飛ばす、といった方法も利用できる。
剥離液としては、例えば、3%NaOH溶液を用い、剥離法としてシャワーや浸漬が適用できる。
導電性基材に形成される絶縁層と凸状パターンの側面に形成される絶縁層との境界面の凸状パターンの側面(基材に対して垂直面として)からの距離が、凸状パターンの立位方向に向かって小さくなっておらず、全体として大きくなっていることが好ましい。
凸状パターンの側面(導電性基材に対して垂直面として)とは、凸状パターンの側面が基材に対して垂直面であれば、その面であるが、凸状パターンの側面が基材側に覆い被さるような場合は、凸状パターンの側面が導電性基材で終わる地点から垂直に立ち上げた垂直面である。
突起部6を除去するとき、絶縁層は、この境界で分離され、その結果、凹部の側面が、傾斜角αを有するようになる。傾斜角αは、角度で30度以上90度未満が好ましく、30度以上80度以下がより好ましく、30度以上60度以下がさらに好ましく、40度以上60度以下が特に好ましく、DLC膜をプラズマCVDで作製する場合、ほぼ40〜60度に制御することが容易になる。すなわち、凹部4は、開口方向に向かって幅広になるように形成される。傾斜角αの制御方法としては、突起部6の高さを調整する方法が好ましい。突起部6の高さが大きくなるほど、傾斜角αを大きく制御しやすくなる。
これに対して、凸部側面に形成される絶縁層の硬度は1〜15GPaであることが好ましい。凸部側面に形成される絶縁層は、少なくとも導電性基材上に形成される絶縁層の硬度よりも低くなるように形成しなければならない。そうすることにより両者間に境界面が形成され、後の絶縁層の付着した突起部からなる凸状パターンを剥離する工程を経た後に、幅広な凹部が形成されることになる。突起部側面に形成される絶縁層の硬度は1〜10GPaであることがより好ましい。
このようにして、めっき用導電性基材1を作製することができる。
(イ)前記のめっき用導電性基材のめっき形成部にめっきにより金属を析出させる工程
及び
(ロ)上記導電性基材のめっき形成部に析出させた金属を転写用基材に転写する工程
を含む方法により製造される。
電解めっきについてさらに説明する。例えば、電解銅めっきであれば、めっき用の電解浴には硫酸銅浴、ほうふっ化銅浴、ピロリン酸銅浴、または、シアン化銅浴などを用いることができる。このときに、めっき浴中に有機物等による応力緩和剤(光沢剤としての効果も有する)を添加すれば、より電着応力のばらつきを低下させることができることが知られている。また、電解ニッケルめっきであれば、ワット浴、スルファミン酸浴などを使用することができる。これらの浴にニッケル箔の柔軟性を調整するため、必要に応じてサッカリン、パラトルエンスルホンアミド、ベンゼンスルホン酸ナトリウム、ナフタリントリスルホン酸ナトリウムのような添加剤、及びその調合剤である市販の添加剤を添加してもよい。さらに、電解金めっきの場合は、シアン化金カリウムを用いた合金めっきや、クエン酸アンモニウム浴やクエン酸カリウム浴を用いた純金めっきなどが用いられる。合金めっきの場合は、金−銅、金−銀、金−コバルトの2元合金や、金−銅−銀の3元合金が用いられる。他の金属に関しても同様に公知の方法を用いることができる。電界めっき法としては、例えば、「現場技術者のための実用めっき」(日本プレーティング協会編、1986年槇書店発行)第87〜504頁を参照することができる。
さらに、還元剤の還元作用を得るためには、金属表面の触媒活性化が必要になることがある。素地が鉄、鋼、ニッケルなどの金属の場合には、それらの金属が触媒活性を持つため、無電解めっき液に浸漬するだけで析出するが、銅、銀あるいはそれらの合金、ステンレスが素地となる場合には、触媒活性化を付与するために、塩化パラジウムの塩酸酸性溶液中に被めっき物を浸漬し、イオン置換によって、表面にパラジウムを析出させる方法が用いられる。
無電解めっきでは、基材は必ずしも導電性である必要はない。しかし、基材を陽極酸化処理するような場合は、基材は導電性である必要がある。
特に、導電性基材の材質がNiである場合、無電解めっきするには、凹部を陽極酸化した後、無電解銅めっき液に浸漬して、銅を析出させる方法がある。
めっきの程度を、析出する金属層が凹部内に存在する程度とすることができる。このような場合であっても、凹部形状が開口方向に幅広であるため、さらには、絶縁層により形成される凹部側面の表面を平滑にできるため、金属層パターンの剥離時のアンカー効果を小さくできる。また、析出する金属層の幅に対する高さの割合を高くすることが可能となり、透過率をより向上させることができる。
図5は、半導体素子接続用配線基材の作製例を示す断面図である。
前記しためっき工程により、上記した導電性基材2の上に絶縁層3を有するめっき用導電性基材1のめっき形成部(凹部)4内にめっきを施し、金属層7を形成する(図5(e))。次いで、別個に準備された転写用基材(剥離性基材)8、これは、基材材料9に粘着剤層10が積層されている。金属層パターン8が形成されためっき用導電性基材1に転写用基材8を粘着剤層10を向けて圧着する準備を行う(図5(f))。
次いで、金属層7が形成されためっき用導電性基材1に転写用基材8を粘着剤層10を向けて圧着する(図5(g))。このとき、粘着剤層10が絶縁層3に接触してもよい。
次いで、転写用基材8を引きはがすと金属層7は、その粘着剤層10に接着してめっき用導電性基材1のめっき用形成部4から剥離されて転写用基材に転写され、この結果、導体層パターン付き基材ともいえる半導体搭載用基材11が得られる(図5(h))。
粘着剤が硬化性樹脂である場合、上記の圧着と同時、圧着後剥離前又は剥離後に硬化をさせるが、上記の圧着と同時又は圧着後剥離前に部分硬化又は完全硬化させることが剥離しやすくする上で好ましい。部分硬化及び完全硬化のためには、活性エネルギー線の照射で硬化する樹脂又は熱硬化性樹脂は、それぞれ、硬化度に見合った程度に活性エネルギー線を照射するか又は加熱されることは言うまでもない。
このようにして得られる半導体搭載用基材において、金属層は、厚さ方向で部分的に離形性基材(好ましくは、粘着剤層)に埋設される。その埋設量は、厚さ方向で、1μm以上が好ましく、3μm以上がより好ましく、5μm以上が特に好ましい。また、その埋設量の上限は、金属層の厚さから1μm小さい厚さが好ましく、金属層の厚さの2/3がより好ましく、金属層の厚さの1/2が特に好ましい。埋設量が小さすぎても大きすぎても上記半導体搭載用基材を用いて得られる半導体装置の金属層の突出部が不適当に成りやすく、剪断力に対する抵抗性が低下する。
めっき用導電性基材にめっきした際、めっきは等方的に生長するため、導電性基材の露出部分から始まっためっきの析出は、それが進むと凹部からあふれて絶縁層に覆い被さるように突出して析出する(図6(a))。転写用基材への貼着の観点から、突出するようにめっきを析出させることが好ましい。しかし、このとき、めっきの析出を凹部4内に収まる程度に施しても良い(図6(b))。この場合でも、転写用基材を十分に圧着することにより、金属層を粘着剤層に転着して、めっき用導電性基材1から金属層7を剥離して、半導体素子接続用配線基材を作製することができる。この場合には、金属層は、粘着剤層の上に突出しているので、さらに、保護フィルムを介して又は介さず、ロールやプレス装置により金属層を押圧して金属層の厚さ方向で一部を粘着剤層に埋めるようにすることが好ましい。
なお。図6(a)において、金属層7は表面がふくらんだ形状となっているが、凹部の幅が小さいときにこのように成りやすく、凹部の幅が十分大きいと、めっきの表面中央部は平らになる。
上記のめっきは、無電解めっきでも電解めっきでもよい。電解めっきの場合には、各金属層7に、リード線を結合した形状に金属層を形成しておくことが好ましい。
図8は、半導体装置の製造工程の前半を示す一部断面図である。図9は、半導体装置の製造工程の中半を示す一部断面図である。図10は、半導体装置の製造工程の後半を示す一部断面図である。
まず、半導体素子接続用配線基材11を用意する(図8(h′))。これは、例えば、図5(h)に示すものである。図8(h′)において、基材材料9上の粘着剤層10に金属層7が厚さ方向に一部だけ粘着剤層に埋め込まれている。図8(h′)において(以下も同様)、金属層は断面形状を長方形で模式的に示す。
半導体接続用配線基板11の金属層7に、ニッケルめっき及び金めっき14(図8(i)では、これらのめっきを単一に符号14で示す。以下も同様。これらのめっきは少なくともワイヤボンディングパッド部等の半導体素子接続部の所定位置に行われる。)を順次行い、半導体素子搭載直前の半導体素子接続用配線基板15とする(図8(i)参照)。場合により、金属層が露出している方の面に液状レジストを利用するフォトリソグラフ法によりニッケルめっき及び金めっきの析出を防止させる箇所にレジスト膜を形成する。
図9(j)において、剥離性基材8(基材材料9及び粘着剤層10からなる)には、金属層は、半導体素子と接続される金属層71とダイボンド材16を介して半導体素子17が接合されている金属層72及び金属層73とを含む。図9においては、金属層71と半導体素子17とはそれぞれワイヤボンディング部でボンディンブワイヤ18によりワイヤボンディングされ、半導体素子積層物19とされる。金属層72は、配線板(マザーボード)などとはんだ接合するための部分であり、金属層73は、対応する金属層71と金属層72を連結している配線である。すなわち、各金属層71は、適当な配線(金属層)により、対応するはんだ付け部(金属層)と繋がっている。ダイボンド材16は粘着剤層10とも接している。金属層72とその周囲は、ダイボンド材で被覆しない。
金属層71、金属層72及び金属層73の平面的な大きさを説明する。金属層71は、一辺20〜1000μmの四角形又はそれに相当する広さのものが好まし、金属層72は直径が100〜1000μmの円形、又はこれに相当する広さのものであることが好ましく、金属73は、幅10〜120μmの線状のものが好ましい。金属層71及び金属層72は大きすぎても接続に不要な広さとなり、小さすぎると接続が不良と成りやすい。金属層72は、金属層71と金属層72を十分導通させるものであればよい。
ダイボンド材としては、エポキシ樹脂,ポリイミド樹脂,シリコーン樹脂,ポリウレタン樹脂、液晶樹脂などがあり、これらには、さらに、アルミナ等の充填材を含有していてもよい。ここで使用するダイボンド材は絶縁性のものである。
半導体素子としては、メモリー半導体素子、パワー半導体素子、CPU、LED半導体素子、チップコンデンサ等の半導体素子がある。ボンディングワイヤとしては、例えば、金線が使用される。
半導体素子積層物19は、金属層、半導体素子及びボンディングワイヤなどは封止材20により封止され、封止された半導体素子積層物21とされる(図9(k))。
封止された半導体素子積層物21から、剥離性基材8(基材材料9及び粘着剤層10からなる)を剥離して、ダイシング前の半導体装置22を得る(図(l))。
ダイシング前の半導体装置22には、金属層が断面方向で一部突出して露出している。
この突出量は厚さ方向で、1μm以上が好ましく、3μm以上がより好ましく、5μm以上が特に好ましい。また、その突出量の上限は、金属層の厚さから1μm小さい厚さが好ましく、金属層の厚さの2/3がより好ましく、金属層の厚さの1/2が特に好ましい。突出量が小さすぎても大きすぎても剪断力に対する抵抗性が低下する。
次いで、剥離性基材を剥がしてから、適当なサイズにダイシングされる。ダイシングは封止材が十分硬化された状態で行うことが好ましい。
さらに、金属層72の露出面に錫めっき24を施す。無電解めっきやバレルめっきを適用することにより容易に錫めっきすることができる。
さらに、錫めっき24が施された金属層72にはんだボール25が結合され、半導体装置26とされる(図10(m))。はんだボールを結合するには、まず、錫めっき24にはんだペーストを塗布し(図示せず)、それからはんだボールを結合することが好ましい。ここで、はんだボールの結合は必須ではない。後記する半導体装置を搭載する配線板上の配線の所定位置にハンダペーストを塗布するなどして、配線板上のはんだを利用してハンダ付けすることができる。
なお。金属層上のめっきを電解めっきする場合には、金属層71にリード線を付設しておく。このためにめっき用導電性基材上にリード線に対応する凹部を形成しておくことが好ましい。そこで、リード線が有る場合、を半導体装置の側面に露出させない様ため、半導体装置の側面上となるリード線を剥離性基材を剥がした後、切断する。切断の時期は、特に剥離性基材の剥離の直後でダイシング前が好ましく、封止材が十分硬化された状態で行うことが好ましい。
図11は、上記で得られた半導体装置をはんだ付けにより半導体装置搭載用配線板に搭載して半導体装置搭載配線板を作製する工程を示す断面図である。
図11(p)は、マザーボード29に半導体装置26を搭載する直前の状態を示す。半導体装置搭載用配線板29はその一部を示すが、ボード本体(表面の配線層を除く部分)26に導体配線27が施工されている。
次いで、半導体装置26のはんだボール25を半導体装置搭載用配線板29の導体配線27上にリフローさせて、結合し、半導体装置搭載配線板30とする。
なお、必ずしもはんだボールによる結合ではなく、配線板上の所定位置にはんだペーストを付与し、リフローすることにより結合しても良い。
回転体を用いて、電界めっきにより形成されたパターンを連続的に剥離しながら、導体層パターン付き基材を巻物として得る工程及び導電性基材としてドラム電極を用いた場合に、ドラム電極を回転させつつ、金属を電界めっきにより連続的に析出させ、また、析出した金属を連続的に剥離する装置は、国際公開WO2008/081904に記載される方法及び装置を利用することができる。
フープ状の導電性基材を用いて、電界めっきにより形成された導体層パターンを連続的に剥離しながら、構造体を巻物として得る工程及び導電性基材としてフープ状導電性基材を用いた場合に連続的に導体層パターンを電界めっきにより析出させながら剥離する装置は、国際公開WO2008/081904に記載される方法及び装置を利用することができる。
テストパターンとしてネガフィルムによりCSP用の配線パターン(不透明)を形成した。外周に小さい幅の枠状(不透明)部分があり、これが、配線パターンとリード線パターン(不透明)で繋がれている。CSP用の配線パターンとして、図9における金属層71に相当する部分は50μm×100μmの長方形、金属層72に相当する部分は直径400μmの円、金属層73に相当する部分は幅10μmの線状とした。
レジストフィルム(フォテックRY3315、日立化成工業株式会社製)を150mm角のステンレス板(SUS316L、#400研磨仕上げ、厚さ500μm、日新製鋼(株)製)の両面に貼り合わせた(図4(a)に対応するが同一ではない)。貼り合わせの条件は、ロール温度105℃、圧力0.5MPa、ラインスピード1m/minで行った。次いで、パターン仕様1のネガフィルムを、ステンレス板(導電性基材)の片面に静置した。紫外線照射装置を用いて、600mmHg以下の真空下において、ネガフィルムを載置したステンレス板の上から、紫外線を250mJ/cm2照射した。さらに、1%炭酸ナトリウム水溶液で現像することで、突起部レジスト膜(突起部;高さ10μm)を得た。なお、パターンが形成された面の反対面は、全面露光されているため現像されず、全面にレジスト膜が形成されている(図4(b)に対応するが同一ではない)。
PBII/D装置(TypeIII、株式会社栗田製作所製)によりDLC膜を形成した。チャンバー内にレジスト膜が付いたままのステンレス基板を入れ、チャンバー内を真空状態にした後、アルゴンガスで基板表面のクリーニングを行った。次いで、チャンバー内にヘキサメチルジシロキサンを導入し、膜厚0.1μmとなるように中間層を成膜した。次いで、トルエン、メタン、アセチレンガスを導入し、膜厚が2〜3μmとなるように、中間層の上にDLC層を形成した(図4(c)に対応するが同一ではない)。
絶縁層が付着したステンレス基板を水酸化ナトリウム水溶液(10%、50℃)に浸漬し、時々揺動を加えながら8時間放置した。凸状パターンを形成するレジスト膜とそれに付着したDLC膜が剥離してきた。一部剥がれにくい部分があったため、布で軽くこすることにより全面剥離し、めっき用導電性基材を得た(図4(d)に対応するが同一ではない)。
凹部の形状は、開口方向に向かって幅広になっており、その凹部側面の傾斜角は、前記境界面の角度と同じであった。凹部の深さは2〜3μmであった。また、ネガフィルムに対応したCSP配線パターンの凹部が形成された。
さらに、上記で得られためっき用導電性基材のパターンが形成されていない面(裏面)に粘着フィルム(ヒタレックスK−3940B、日立化成工業(株)製)を貼り付けた。
この粘着フィルムを貼り付けためっき用導電性基材を陰極として、含燐銅を陽極として電解銅めっき用の電解浴(硫酸銅(5水塩)250g/L、硫酸70g/L、キューブライトAR(荏原ユージライト株式会社製、添加剤)4ml/Lの水溶液、30℃)中に浸し、電流密度を10A/dm2として、めっき用導電性基材の凹部に析出した金属層の厚さがほぼ10μmになるまでめっきした。めっき用導電性基材の凹部の中とそれからあふれるようにめっきが形成された(図5(e)に対応するが同一ではない)。
(配合組成物1)
2−エチルヘキシルメタクリレート 70重量部
ブチルアクリレート 15重量部
2−ヒドロキシエチルメタクリレート 10重量部
アクリル酸 5重量部
アゾビスイソブチロニトリル 0.1重量部
トルエン 60重量部
及び
酢酸エチル 60重量部
温度計、冷却管、窒素導入管を備えた500cm3の三つ口フラスコに、上記した配合組成物1を投入し、穏やかに撹拌しながら、60℃に加熱して重合を開始させ、窒素でバブリングさせながら、60℃で8時間、還流中で攪拌を行い、側鎖にヒドロキシル基を有するアクリル樹脂を得た。その後、カレンズ MOI(2−イソシアナトエチルメタクリレート;昭和電工(株)製)5重量部を添加し、穏やかに撹拌しながら50℃で反応させ、側鎖に光重合性官能基を有する反応性ポリマーの溶液1を得た。
得られた反応性ポリマー1は、側鎖にメタクリロイル基を有しており、ゲルパーミエーションクロマトグラフィーにて測定したポリスチレン換算の重量平均分子量は800,000であった。
反応性ポリマーの溶液1の100重量部(固形分)に光重合開始剤として2−メチル−1[4−メチルチオ]フェニル]−2−モルフォリノプロパン−1−オン(商品名イルガキュア907、チバガイギー(株))を1重量部、イソシアネート系架橋剤(商品名コロネートL−38ET、日本ポリウレタン(株)製)を3重量部、トルエンを50重量部添加し、樹脂組成物1とした。
得られた樹脂組成物1を、厚さ250μm、120mm角の基材材料であるポリエチレンナフタレートフィルム(Q65FA、帝人デュポンフィルム株式会社製)の表面に、100℃で乾燥後の膜厚が20μmになるように塗布して、基材材料上に紫外線硬化性を有する粘着剤層を形成して、透明な転写用基材を作製した。乾燥条件は、100℃10分間であった。
上記転写用基材を、100℃5分間プレヒートしてから、粘着剤層の面と、上記めっき用導電性基材の銅めっきを施した面に、ロールラミネータを用いて貼り合わせた(図5(f)(g)に対応するが同一ではない)。ラミネート条件は、ロール温度150℃、圧力0.5MPa、ラインスピード0.1m/minとした。
次いで、めっき用導電性基材に貼り合わせた基材を剥離したところ、上記めっき用導電性基材上に析出した銅からなる金属層パターンが粘着剤層に転写され、半導体素子接続用配線基材(導体層パターン付き基材)を作製した(図5(h)に対応するが同一ではない)。金属層パターンを形成してからパターンを転写するため、基材のそりを低減することが出来た。
得られた半導体素子接続用配線基材を一部分切り取り、その断面を走査型電子顕微鏡写真(倍率2000倍)にとって観察した。CSP配線パターンに対応した金属層パターンが形成されていた。それぞれのラインは、粘着剤中に厚さ方向に4μm埋没していた。
その後、外周の枠状の箇所を電極として、CSP配線パターンの銅表面に、ニッケルめっき5μm及び金めっき(純度99.99%)0.3μmを順次それぞれ電気めっきにより施した(図7及び図8(i)に対応するが同一ではない)。
次いで、半導体素子をダイボンドフィルムで搭載後ワイヤボンディングにより接続した(図9(j)に対応)。次いで、エポキシ封止材をトランスファーモールド法175℃2分の条件で封止した(図9(k)に対応)。
ワイヤボンディングは、ワイヤボンディング装置4524AD〔キューリック・アンド・ソファ社(Kulicke & Soffa, Ltd.)〕で、キャピラリが型式40472−0010−320〔キューリック・アンド・ソファ社(Kulicke & Soffa, Ltd.)〕を用いて行い、ワイヤは、型式GMHタイプ25μm(田中貴金属工業(株)製)を用いた。また、接続条件は、温度を130℃とし超音波出力を0.2W、超音波出力時間を45msとした。
次いで電解ニッケルめっき及び電解金めっきするためのリード線を切断するため、半導体装置となる半導体素子搭載面とは反対面からダイシング装置により半導体素子接続用配線基材の板厚方向に溝を切り込みリード線を切断した(図10(l)のダイシング前の半導体装置22に対応)。
リード線を切断したダイシング前の半導体装置(120mm角)のはんだボール搭載面側に、液状レジスト(PSR−4000、太陽インキ株式会社製)を、スクリーン印刷ではんだボールを搭載するパッドを除きその他の部分は一面に印刷した。100℃で5分間乾燥したところ、レジスト膜厚は20μmであった。さらに、160℃で1時間加熱硬化した。
しかる後、露出しているはんだボール搭載パッドを表面処理した後、はんだボールを搭載した。はんだは、半導体装置から突出しているはんだボール搭載パッドを被覆するように付着していた(図10(m)に対応)。
上記で得られた半導体装置を配線板に搭載し、次の実験により、上記の半導体装置と配線板との密着強度が向上していることを確認した。
(試験例1)
実施例1における半導体素子接続用配線基材の製法に準じて、めっき厚さ30μmで直径φ0.25mmの円柱形銅箔を間隔0.50mm(パターンピッチ0.75mm)で縦4個、横4個に合計16個配列された金属層パターンを有する導体層パターン付き基材を得た。この導体層パターン付き基材の金属層パターンの周囲に、上記実施例1におけると同様にしてダムの形成と封止材による封止を行った。このあと、ダム等の不要部を切り取り、さらに、転写用基材を剥離して、ダミー半導体装置を作製した。ダミー半導体装置の外形寸法は、縦5mm、横5mm及び厚さ0.2mmとし、金属層パターンの厚さ方向の突出は10μmであった。
一方、銅張積層板(MCL−E−679,板厚1.0mm、銅箔厚さ18μm、日立化成工業株式会社製)をエッチングして、φ0.27mmの円柱銅箔を間隔0.48μm(パターンピッチ0.75mm)で縦4個、横4個に合計16個配列された銅箔パターンを有する積層板を切り取って、外形寸法は、縦5mm、横5mmであるダミー配線板を作製した。このダミー配線板の円柱銅箔上に厚さ20μmの電解はんだめっきを施して、ダミー半導体搭載用配線板を作製した。このダミー半導体搭載用配線板に上記のダミー半導体装置を245℃10秒のはんだリフローによりはんだ付けして固定し、ダミーの半導体装置搭載配線板を得た。この時、リフローされたはんだがダミーの半導体装置の突出した金属層パターンを覆うように付着していた。このようにしてダミーの半導体装置搭載配線板を10個作製し、落下試験用試験片とした。
落下試験は、この試験片を、高さ1.8mの高さからコンクリート上に試験片の以上を観察した。試験は、1個につき、6面のおのおのが下になるように繰り返し落下させ、その間にダミーの半導体装置とダミーの配線板が互いに脱落したもの個数(不合格の個数)をしらべた。その結果、上記のダミーの半導体装置搭載配線板のうち不合格は0個であった。
(比較試験例1)
上記試験例と同様にして得られたダミー半導体装置の突出している金属層パターンを研磨により削り、突出しないようにしたものを使用したこと以外試験例1に準じて行った。その結果、不合格品は3個であった。
2:導電性基材
3:絶縁層
4:凹部
5:感光性レジスト層(感光性樹脂層)
6:突起部
7,71,72,73:金属層
8:剥離性基材
9:基材材料
10:粘着剤層
11:半導体素子接続用配線基材
12:ニッケルめっき
13:金めっき
14:めっき
16:ダイボンド材
17:半導体素子
18:ボンディングワイヤ
20:封止材
21:封止樹脂
22:離形性基材を有するダイシング前の半導体装置
23:ソルダーレジスト
24:錫めっき
25:はんだボール
26:半導体装置
Claims (16)
- 半導体素子が電気的に接続されている導電性金属層パターン及び半導体素子の下方にダイボンド材を介して配線用の導電性金属層パターンを含み、これらが封止材により封止されている半導体装置において、導電性金属層パターンが厚さ方向で一部、突出して露出されている半導体装置。
- 半導体素子と導電性金属層パターンの接続部材が、半導体素子と導電性金属層パターンの所定位置の間のワイヤボンディング接続するためのボンディングワイヤであり、半導体素子、導電性金属層パターン及びボンディングワイヤが封止材により封止されている請求項1記載の半導体装置。
- 半導体素子と導電性金属層パターンの接続部材及びダイボンド材が、異方導電性接着剤であり、これらが封止材により封止されている請求項1記載の半導体装置。
- 導電性金属層の突出量が厚さ方向で1μm以上で金属層厚さの1/2以下の厚さである請求項1〜3のいずれかに記載の半導体装置。
- 導電性金属層が、その断面形状で最大幅となる部分が封止材又はダイボンド材に埋没している請求項1〜4のいずれかに記載の半導体装置。
- 配線板と電気的に接合すべき導電性金属層部分にはんだボールを結合してなる請求項1〜5のいずれかに記載の半導体装置。
- 剥離用基材上に、半導体素子と接続すべき導電性金属層パターン及びダイボンド材を介して半導体素子が搭載されるべき配線用導電性金属層パターンを有し、これらの導電性金属層パターンが厚さ方向で一部埋設して形成されている半導体素子接続用配線基材。
- 剥離用基材への導電性金属層の埋設量が厚さ方向で1μm以上で金属層厚さの1/2以下の厚さである請求項7記載の半導体素子接続用配線基材。
- 導電性金属層が、その断面形状で最大幅となる部分が、剥離用基材から露出している請求項7又は8のいずれかに記載の半導体素子接続用配線基材。
- 請求項7〜9のいずれかに記載の半導体素子接続用配線基材の半導体素子が搭載されるべき配線用導電性金属層パターン上にダイボンド材を介して半導体素子を接合する工程、
接合された半導体素子と上記半導体素子接続用導電性金属層パターンを接続する工程、
上記剥離性基材上に接合された半導体素子及び上記導電性金属層パターンを封止材により一体に封止する工程、および
封止材により封止され、半導体素子が搭載された半導体素子搭載用基材から剥離用基材を剥離する工程
を含むことを特徴とする半導体装置の製造法。 - 異方導電性接着剤を用いて、請求項7〜9のいずれかに記載の半導体素子接続用配線基材の半導体素子が搭載されるべき配線用導電性金属層パターン上に半導体素子を接合すると共に電気的に接続すべき位置にバンプを有する半導体素子と半導体素子接続用導電性金属層パターンを接続する工程、
上記剥離性基材上に接合及び接続された半導体素子及び上記導電性金属層パターンを封止材により一体に封止する工程、並びに
封止材により封止され、半導体素子が搭載された半導体素子搭載用基材から剥離用基材を剥離する工程
を含むことを特徴とする半導体装置の製造法。 - 半導体素子と上記半導体素子接続用導電性金属層パターンを接合する工程の前に、導電性金属層パターンの接続部に接続用めっきを施す工程を含む請求項10又は11のいずれかに記載の半導体装置の製造法。
- さらに、配線板と電気的に接合すべき導電性金属層部分にはんだボールを結合する工程を含む請求項10〜12のいずれかに記載の半導体装置の製造法。
- 請求項1〜6のいずれかに記載の半導体装置が、配線板の所定位置に、半導体装置から突出した金属層部分ではんだ付けされている半導体装置搭載配線板。
- 配線上の所定位置にはんだが付着されている配線板の上記所定位置のはんだを介して請求項1〜5のいずれかに記載の半導体装置の突出した金属層がはんだで覆われるようにはんだ付けすることを特徴とする半導体装置搭載配線板の製造法。
- 配線板の配線の所定位置に請求項6に記載の半導体装置をその半導体装置のハンダボールによりはんだ付けすることを特徴とする半導体装置搭載配線板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009294559A JP2011134960A (ja) | 2009-12-25 | 2009-12-25 | 半導体装置、その製造法、半導体素子接続用配線基材、半導体装置搭載配線板及びその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009294559A JP2011134960A (ja) | 2009-12-25 | 2009-12-25 | 半導体装置、その製造法、半導体素子接続用配線基材、半導体装置搭載配線板及びその製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011134960A true JP2011134960A (ja) | 2011-07-07 |
Family
ID=44347361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009294559A Pending JP2011134960A (ja) | 2009-12-25 | 2009-12-25 | 半導体装置、その製造法、半導体素子接続用配線基材、半導体装置搭載配線板及びその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011134960A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014013984A1 (ja) * | 2012-07-19 | 2014-01-23 | デクセリアルズ株式会社 | 光反射性異方性導電接着剤及び発光装置 |
| CN116072548A (zh) * | 2021-11-02 | 2023-05-05 | 颀邦科技股份有限公司 | 半导体装置的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995026047A1 (fr) * | 1994-03-18 | 1995-09-28 | Hitachi Chemical Company, Ltd. | Procede de fabrication des boitiers a semi-conducteurs et boitiers a semi-conducteurs |
| JP2005142401A (ja) * | 2003-11-07 | 2005-06-02 | Tomoegawa Paper Co Ltd | 半導体装置製造用接着シート、並びに、半導体装置及びその製造方法 |
| JP2009147117A (ja) * | 2007-12-14 | 2009-07-02 | Toppan Printing Co Ltd | リードフレーム型基板の製造方法及び半導体基板 |
-
2009
- 2009-12-25 JP JP2009294559A patent/JP2011134960A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995026047A1 (fr) * | 1994-03-18 | 1995-09-28 | Hitachi Chemical Company, Ltd. | Procede de fabrication des boitiers a semi-conducteurs et boitiers a semi-conducteurs |
| JP2005142401A (ja) * | 2003-11-07 | 2005-06-02 | Tomoegawa Paper Co Ltd | 半導体装置製造用接着シート、並びに、半導体装置及びその製造方法 |
| JP2009147117A (ja) * | 2007-12-14 | 2009-07-02 | Toppan Printing Co Ltd | リードフレーム型基板の製造方法及び半導体基板 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014013984A1 (ja) * | 2012-07-19 | 2014-01-23 | デクセリアルズ株式会社 | 光反射性異方性導電接着剤及び発光装置 |
| JP2014037528A (ja) * | 2012-07-19 | 2014-02-27 | Dexerials Corp | 光反射性異方性導電接着剤及び発光装置 |
| CN116072548A (zh) * | 2021-11-02 | 2023-05-05 | 颀邦科技股份有限公司 | 半导体装置的制造方法 |
| KR20230064542A (ko) * | 2021-11-02 | 2023-05-10 | 칩본드 테크놀러지 코포레이션 | 반도체 장치의 제조 방법 |
| JP2023068617A (ja) * | 2021-11-02 | 2023-05-17 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置の製造方法 |
| JP7470748B2 (ja) | 2021-11-02 | 2024-04-18 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置の製造方法 |
| US12224183B2 (en) | 2021-11-02 | 2025-02-11 | Chipbond Technology Corporation | Method of manufacturing semiconductor device |
| KR102771367B1 (ko) * | 2021-11-02 | 2025-02-21 | 칩본드 테크놀러지 코포레이션 | 반도체 장치의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011141652A (ja) | タッチパネルディスプレイ装置 | |
| JP5354283B2 (ja) | 太陽電池用電極基材 | |
| JP5370752B2 (ja) | 導体層パターン付き基材、その製造法及びそれを用いた電磁波遮蔽部材 | |
| JP2011142127A (ja) | 太陽電池構造体及びその製造方法 | |
| JP2011134961A (ja) | 半導体装置、半導体素子搭載接続用配線基材、半導体装置搭載配線板及びそれらの製造法 | |
| JP2009167523A (ja) | めっき用導電性基材、その製造方法及びそれを用いた導体層パターン若しくは導体層パターン付き基材の製造方法、導体層パターン付き基材および透光性電磁波遮蔽部材 | |
| JP5176111B2 (ja) | 半導体装置搭載配線板の製造法 | |
| JP5626419B2 (ja) | めっき用導電性基材、その製造方法及びそれを用いた導体層パターン付き基材の製造方法、導体層パターン付き基材、透光性電磁波遮蔽部材 | |
| JP2015041693A (ja) | 多層配線基板およびその製造方法ならびに積層コイル部品 | |
| JP5333822B2 (ja) | めっき用導電性基材、それを用いた導体層パターン若しくは導体層パターン付き基材の製造方法、導体層パターン付き基材及び電磁波遮蔽部材 | |
| JP2011134960A (ja) | 半導体装置、その製造法、半導体素子接続用配線基材、半導体装置搭載配線板及びその製造法 | |
| JP5327511B2 (ja) | 半導体素子搭載用基材及びその製造法 | |
| JP2012033704A (ja) | 電子部品用電磁波シールドフィルムを用いた電子部品の電磁波シールド方法 | |
| TWI711130B (zh) | 半導體封裝的製造方法 | |
| TWI727506B (zh) | 半導體封裝的製造方法及使用於彼的黏著片 | |
| JP2011142159A (ja) | 電子回路素子を含む装置及びその製造法、電子回路素子接続用配線基材並びに電子回路素子を含む装置を搭載する配線板及びその製造法 | |
| JP2011134850A (ja) | 半導体装置、半導体素子搭載用配線基材及びそれらの製造法 | |
| JP2011134851A (ja) | 半導体装置、その製造法、半導体装置接続用配線基材、半導体装置搭載用配線板及びその製造法 | |
| JP2010007127A (ja) | めっき用導電性基材、その製造方法及びそれを用いた導体層パターン若しくは導体層パターン付き基材の製造方法。 | |
| JP2013016763A (ja) | 半導体素子搭載用部材及び半導体装置 | |
| JP2013016757A (ja) | 半導体素子搭載用部材、半導体素子搭載基板、及び半導体装置 | |
| JP2015041692A (ja) | 配線基板およびその製造方法 | |
| JP2009158678A (ja) | 導体層パターン、導体層パターン付き基材、透光性電磁波遮蔽部材及びこれらの製造法並びにこの製造法に使用されるめっき用導電性基材及びその製造法 | |
| JP2013016758A (ja) | 半導体素子搭載用部材の製造方法及び半導体装置の製造方法 | |
| JP2013016756A (ja) | 半導体素子搭載用部材、半導体素子搭載基板、及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140220 |