[go: up one dir, main page]

JP2011129878A - 局在パターンの作成方法 - Google Patents

局在パターンの作成方法 Download PDF

Info

Publication number
JP2011129878A
JP2011129878A JP2010219680A JP2010219680A JP2011129878A JP 2011129878 A JP2011129878 A JP 2011129878A JP 2010219680 A JP2010219680 A JP 2010219680A JP 2010219680 A JP2010219680 A JP 2010219680A JP 2011129878 A JP2011129878 A JP 2011129878A
Authority
JP
Japan
Prior art keywords
thermal conductivity
support
pattern
solution
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010219680A
Other languages
English (en)
Other versions
JP5670141B2 (ja
JP2011129878A5 (ja
Inventor
Mohamed Benwadih
モハメッド、ベンワディー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2011129878A publication Critical patent/JP2011129878A/ja
Publication of JP2011129878A5 publication Critical patent/JP2011129878A5/ja
Application granted granted Critical
Publication of JP5670141B2 publication Critical patent/JP5670141B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00492Processes for surface micromachining not provided for in groups B81C1/0046 - B81C1/00484
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147Film patterning
    • B81C2201/0154Film patterning other processes for film patterning not provided for in B81C2201/0149 - B81C2201/015
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Micromachines (AREA)
  • Electroluminescent Light Sources (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】簡易且つ実施が容易な高分解能パターンの作成方法を提供する。
【解決手段】第1熱伝導率を示す物質から作られる支持体1の上面上に少なくとも1つのパターンを作成する方法は、第2熱伝導率を示し、且つ、パターンの形状に対応する形状を有する少なくとも1つの孔部8を含む物質から作られるマスク7を配置する工程を含む。孔部8は、支持体1の底面に接触する。第2導電率に対する第1導電率の比率は、その方法の実施期間(duration)において、2以上又は1/2以下である。また、その方法は、パターンを形成するように作られた物質を含む溶液を上面上に堆積する工程と、溶液を蒸発させる工程と、を含む。
【選択図】図4

Description

本発明は、支持体の上面に少なくとも1つのパターンを作成する方法に関する。
現時点で利用されるレイヤパターニング技術は、例えばステンシル技術を用いたマスクを介するフォトリソグラフィと、エッチング又は堆積とである。これらのマイクロエレクトロニクス技術は、コストが高く、且つ、有機層の堆積には不向きである。この場合には、印刷技術が好ましい。なぜなら、印刷技術は、コストが安く、セットアップが容易であり、且つ、大サイズの支持体を利用可能にするからである。
オフセット、フレキソ印刷、スクリーン印刷、及びインクジェット印刷等の技術は、スクリーン印刷及びインクジェット印刷に好ましい印刷エレクトロニクスの製造に共通して用いられる。
インクジェット印刷は、有機デバイス、例えば有機電界効果トランジスタ又は有機発光ダイオードの製造に広く用いられる。インクジェット印刷技術は、有機デバイス内の有機半導体の堆積工程に特に用いられる。しかしながら、この技術は、分解能の面で限界がある。得られる最少寸法は、実際には約50μmである。他の印刷技術は、約20μmのより低い分解能を得ることができる。しかしながら、そのようなより低い分解能も、幾つかの用途には不十分なままである。
基板上に微小なパターンを作成するためには、親油性領域及び疎油性領域、又は親水性領域及び疎水性領域を基板の表面上に画定することができる。それ故に、親油性領域及び疎油性領域、又は親水性領域及び疎水性領域を基板の表面上に画定する工程は、基板の表面の油又は水に対する親和性を修正する工程を含む。この工程は、堆積対象の物質を含む溶液(solution)の堆積の前に行われる。その後、例えば溶解有機半導体を含むこの溶液が堆積され、親油性領域又は親水性領域に溶液自体を閉じ込める。
図1は、特許文献1で述べられる簡易なパターニング方法により得られる薄層内のトランジスタを示す。特許文献1の方法は、基板1上の低い表面エネルギーを有するポリマー層2の堆積工程を含む。トランジスタの誘電電極(ソース及びドレイン)3a及び3bは、例えばインクジェット印刷により、又は金属堆積及びフォトリソグラフィにより、ポリマー層2上に実現される。誘電電極は、高い表面エネルギーを有する物質から形成される。低表面エネルギーのポリマー層2は、電極3a及び3bの間のチャネル領域4と、電極3a及び3bの周辺に設けられる領域5とに任意に存在する。
溶液内の半導体物質は、好ましくはインクジェット印刷により、電極3a及び3b上と、チャネル領域4上と、に堆積する。電極3a及び3bはポリマー層2より高い表面エネルギーを有するので、溶液は、電極3a及び3bとポリマー層2との間の表面エネルギーの差により引き付けられて、ソース電極3a及びドレイン電極3bの上面を覆う。溶液条件及び表面条件、例えば湿潤条件の性質は、溶液内の半導体が電極3a及び3bの表面により引き付けられ、且つ、領域5により跳ね返される。また、チャネル領域4内のポリマー層2の低い表面エネルギーにもかかわらず、溶液は、領域4内に閉じ込められたままである。
蒸発工程の後に、溶液は、電極3a及び3bと、チャネル領域4と、を覆う薄い半導体層6に変質される。チャネル領域4では、薄い半導体層は、連続的であり、且つ、電極3a及び3bの側壁に接触する。それにより、チャネルが形成される。
領域4に閉じ込められたままの溶液に関しては、溶液の表面エネルギーは増加可能であり、又は、蒸発時間は低減可能である。
基板1は、例えばガラスから作られる硬質性のものでもよいし、特にポリエチレンナフタレート(PEN)又はポリエチレンテレフタレート(PET)から作られる柔軟性のあるものでもよい。
それ故に、特許文献1の方法は、ソース電極とドレイン電極との間にチャネルを形成する半導体島の自己整合の閉じ込めを可能にする。しかしながら、特許文献1の方法により用いられる半導体は、結晶形ではなく、且つ、インクジェット堆積方法には多くの場合に不向きである。また、得られるパターンの空間分解能は、水滴の大きさと、液体の拡散と、により制限される。
米国特許US2007−0232035号公報
本発明の目的は、実装が簡易且つ容易な高分解能パターンの作成方法を提供することである。
とりわけ、本発明の目的は、大多数の物質と、通常の印刷技術、例えばインクジェット印刷と、に全体的に相性の良い微細パターンの作成方法を提供することである。
本発明によれば、この目的は、第1熱伝導率を示す物質から作られる支持体の上面上に少なくとも1つのパターンを作成する方法によって達成される。本方法は、第2熱伝導率を示し、且つ、パターンの形状に対応する形状を有する少なくとも1つの孔部(recess)を含む物質から作られるマスクを配置する工程を含む。孔部は、基板の底面に接触する。第2導電率に対する第1導電率の比率は、本方法の実施期間(duration)において、2以上又は1/2以下である。また、本方法は、パターンを形成するように作られた物質を含む溶液を基板の上面上に堆積する工程と、溶液を蒸発させる工程と、を含む。
その他の利点及び特徴は、非限定的な例示目的でのみ与えられ、添付の図面に示される以下の本発明の実施形態の記述からより明らかになるであろう。
先行技術に係るパターニング方法により得られるトランジスタを示す図。 本発明に係るパターンの作成方法の工程を示す図。 本発明に係るパターンの作成方法の工程を示す図。 本発明に係るパターンの作成方法の工程を示す図。 本発明に係るパターンの作成方法の代替例を示す図。 図2〜図4の方法により得られるトランジスタを示す図。
図2は、少なくとも1つの局在化され且つ構造化されたパターンの作成方法の工程を示す。極めて簡易な方法では、この方法は、小さい寸法、例えば100nm以下の寸法のパターンを支持体1又は基板の上面上に形成可能にする。
マスク7は、支持体1の底面に接触するように配置される。マスクは、少なくとも1つの孔部8を含む。図2では、複数の孔部8が示される。各孔部8は、支持体1の上面上に形成されるパターンに対応する。それにより、各孔部8は、作成されるパターンに適した形状及び大きさを有する。図2に示すように、孔部は、好ましくは開口部である。
図3は、パターンを形成するように作られた物質を含む溶液9を支持体1の上面上に堆積する次の工程を示す。この溶液の堆積は、通常の印刷技術、特にインクジェット印刷により行うことができる。溶液は、支持体1の少なくとも1つの領域を覆う。支持体1の下には、マスク7の孔部8が設けられる。溶液は、好ましくは、支持体1の上面を完全に覆う。
特定の実施形態では、溶液9は、少なくとも1つの溶媒を含む。溶媒中には、堆積されるべき物質が溶解している。堆積されるべき物質は、好ましくは有機半導体、例えばペンタセン、又は有機絶縁体、特にポリスチレンである。
堆積されるべき物質は、液体中に分散したナノ粒子によって形成することもできる。この場合には、溶媒は、分散剤、例えば水、DuPontTM社のZonyl(R)、又は石鹸に置き換えられる。ナノ粒子は、例えばシリコン、シリカ、金属、又はカーボンから作られるチューブ、ワイヤ、又は球体の形状をとることができる。
上述の方法により支持体の下にマスクを設け、堆積した溶液の一部を除去することにより、溶液の液体層が分離し、マスクの孔部上の自己整合島を形成することが分かった。島への分離は、自然な方法(natural manner)又は熱支援方法(heat-assisted manner)の何れかによる溶液の蒸発工程により実現することができる。
図4は、蒸発工程の間の島9´への溶液の分離を示す。各島9´は、マスク7の孔部8の上方に形成される。この分離現象は、支持体1とマスク7との間の熱伝導率の比率に起因し得る。支持体1は、第1熱伝導率λを示す物質から作られる。マスク7は、第2熱伝導率λを示す物質から作られる。上述の分離を得るためには、第2熱伝導率λに対する第1熱伝導率λの比率は、本方法の実施期間において、2以上(λ/λ≧2)又は1/2以下(λ/λ≦1/2)である。それにより、支持体の熱伝導率λがマスクの熱伝導率λの少なくとも2倍であるか、逆に、マスクの熱伝導率λが支持体の熱伝導率λの少なくとも2倍である。
通常の方法では、高い値を有する比率λ/λ又はその逆の比率λ/λは、島9´の形成を促進し且つ加速させる。それ故に、第2熱伝導率λに対する第1熱伝導率λの比率は、好ましくは10以上又は1/10以下である。
支持体は10μm〜1mmの間に概して含まれる厚さを有するので、支持体1の上面は、蒸発工程の間に温度勾配を示すであろう。したがって、支持体の上面は、溶液がより速く又はより遅く蒸発する領域内で有機化される。
支持体1は、プラスチック又はシリカから作ることもできる。支持体は、好ましくは柔軟性のある物質である。柔軟性のある物質は、例えばポリエチレンナフタレート(PEN)、ポリエチレンテレフタレート(PET)、又はポリイミドから作られる。マスク7は、好ましくは良好な熱導体、例えばステンレス鋼等の物質から作られる。
熱伝導率は、選択された物質の性質に第1に依存するが、物質の温度及び印加される電界にも依存する。それ故に、マスクの温度及び電界は、蒸発工程の間に熱伝導率を修正するように調整することができる。このことは、例えば、マスク及び支持体の標準的な熱伝導率(20℃の温度及びゼロ電界の熱伝導率)は互いに近似するときに利点がある。この場合には、熱伝導率の比率λ/λ(又はその逆)は、1に近似するので、島の形成条件を満たさない。したがって、マスクの温度及びマスクに印加される電界を調整することにより、所望の熱伝導率比率が得られる。
それ故に、本方法が蒸発工程の間のマスク上の電界の印加を含むことが有益である。電界は、好ましくは1V/m〜100kV/mに含まれる。
本方法は、蒸発工程の間にマスクの加熱又は冷却を含むこともできる。そのとき、マスクは、−100℃〜+100℃に含まれる温度になる。
また、蒸発工程は、溶液の島9´を、選択された物質のパターンに変形可能にする。
代替例では、孔部8には、第3熱伝導率λを示す充填材が充填される。また、充填剤とマスクを形成する物質との間の熱伝導率の比率は、ある条件下で島への分離を増進する。第3熱伝導率λに対する第1熱伝導率λの比率は、本方法の実施期間において、2以上又は1/2以下である。充填剤は、空気、水、油、又はその他の任意の液体から選択することができる。
分離現象のその他の説明としては、支持体1の上面の表面エネルギーを修正しても良い。特に、溶液及び支持体の表面エネルギーは、実際には、支持体上の溶液の湿潤条件に影響を与える。実際には、湿潤性は、液体が固体上に拡散する能力を画定する。それ故に、液体は、表面上に付着及び拡散するときに湿り、表面上に付着しないときに撥水する。
支持体の厚さが薄いために、支持体1の底面上にその後にマスク7を適用することで、表面エネルギーに変化を持たせる(textured)ことができる。それ故に、孔部8の上方に位置する支持体の上面の領域は、マスクを形成する物質の上方に位置する領域とは異なる表面エネルギーを有する。液体は、孔部の上方に位置する支持体の上面の領域により保持される。それ故に、支持体1の底面にマスクを適用することは、支持体の上面に溶液を堆積する前に表面エネルギーに変化を持たせる(texturing)簡単な方法になり得る。
このパターニング技術は、幾つかの表面パラメータを修正することにより改善することができる。例えば、粗さも、支持体上の液体の湿潤性を条件付ける。通常の方法では、大きな粗さは、表面の湿潤性を低下させる。いくつかの溶媒の利用は、液体の蒸発パラメータを修正可能にする。
溶液の体積は、蒸発工程の間に、吹き出し(blowing)、剥離(scraping)、又は支持体の一時的な傾斜(momentary inclination)により低減される。特に、この蒸発工程は、溶媒又は分散剤を蒸発させる間に、液体層を島に分離することを促進する。また、過度の液体、すなわち支持体に付着せずに島を形成しなかった液体を排出可能にする。幾つかの場合には、溶液の島への分離は、吹き出し、剥離、又は支持体の傾斜により完全に行うことができる。
図5は、利用される溶液が少なくとも2つの非混和性の溶媒を含む本方法の代替例を示す。溶媒は、図5の10及び10´で表される。溶媒10は、図4に関して述べられたように、孔部8の垂直方向に閉じ込められる。堆積されるべき物質を含む溶媒10´は、溶媒10により閉じ込められる。このように、溶媒10´は、孔部8より小さな寸法のパターンを画定する。このように、パターンの空間分解能は増加する。
パターンの作成方法は、多くの用途に利用することができる。プラスチックから作られる支持体の利用が好ましい。また、パターンの作成方法は、半導体有機層又は絶縁体有機層の堆積に完全に適している。それ故に、有機トランジスタ及び発光ダイオードは、特別な用途である。
図6は、例えば本発明に係る方法を用いた半導体有機物質内に薄膜トランジスタ(TFT)チャネルを形成する目的を示す。
トランジスタのソース電極3a及びドレイン電極3bは、プラスチック、例えば訳0.1W・m−1・K−1の熱伝導率を有するPETから作られる支持体1上に形成される。ステンレス鋼のマスク7(100W・m−1・K−1の熱伝導率)は、支持体1の下に設けられ、それぞれ異なる大きさでもよい複数の孔部8を含む。孔部8には、空気が充填される。各孔部8の大きさは、異なるチャネルに必要な寸法、例えば50μmに適合される。溶液内の有機半導体は、プラスチックの支持体の上面の全体にインクジェット印刷により堆積される。液体の体積は、表面の剥離により助長される蒸発により孔部8の上方に島9´が形成するまで減少する。マスク7は、周囲温度に維持される。電界は印加されない。このようにして、溶液の島は、TFTトランジスタの異なるチャネルを形成する有機半導体物質の層に変形される。
1 基板
2 ポリマー層
3a ソース電極
3b ドレイン電極
4,5 領域
6 半導体層
7 マスク
8 孔部
9 溶液
9´ 島
10,10´ 溶媒

Claims (12)

  1. 第1熱伝導率(λ)を示す物質から作られる支持体(1)の上面上に少なくとも1つのパターンを作成する方法において、
    第2熱伝導率(λ)を示し、且つ、前記パターンの形状に対応する形状を有する少なくとも1つの孔部(8)を含む物質から作られるマスク(7)を配置する工程であって、前記マスク(7)は、前記支持体(1)の底面に接触し、前記第2熱伝導率に対する前記第1熱伝導率の比率は、前記方法の実施期間(duration)において、2以上又は1/2以下である工程と、
    前記パターンを形成するように作られた物質を含む溶液(9)を前記上面上に堆積する工程と、
    前記溶液を蒸発させる工程と、
    を備えることを特徴とする方法。
  2. 少なくとも1つのパターンは、いくつかのパターンを含み、
    前記溶液は、前記支持体(1)の上面を完全に覆うように堆積される、請求項1に記載の方法。
  3. 前記第2熱伝導率に対する前記第1熱伝導率の比率は、前記方法の実施期間において、10以上又は1/10以下である、ことを特徴とする請求項1又は2に記載の方法。
  4. 前記蒸発させる工程の間に、1V/m〜100kV/mに含まれる電界を前記マスク(7)上に印加する、ことを特徴とする請求項1乃至3の何れか1項に記載の方法。
  5. 前記蒸発させる工程の間に、前記マスク(7)を−100℃〜+100℃の間に含まれる温度にすることを特徴とする請求項1乃至4の何れか1項に記載の方法。
  6. 前記孔部(8)には、第3熱伝導率λを示す充填剤が充填され、
    前記第3熱伝導率(λ)に対する前記第1熱伝導率(λ)の比率は、前記方法の実施期間において、2以上又は1/2以下である、ことを特徴とする請求項1乃至5の何れか1項に記載の方法。
  7. 前記充填剤は、空気、水、又は油から選択される、ことを特徴とする請求項6に記載の方法。
  8. 前記蒸発させる工程の間に、前記溶液(9)の体積は、剥離(scraping)、吹き出し(blowing)、又は支持体の一時的な傾斜(momentary inclination)により低減される、ことを特徴とする請求項1乃至7の何れか1項に記載の方法。
  9. 前記パターンを形成するように作られた前記物質は、有機半導体若しくは有機絶縁体であり、又は液体中に分散したナノ粒子により形成される、ことを特徴とする請求項1乃至8の何れか1項に記載の方法。
  10. 前記ナノ粒子は、シリコン、金属、又はカーボンから作られるチューブ、ワイヤ、又は球体の形状をとる、ことを特徴とする請求項9に記載の方法。
  11. 前記溶液(9)は、少なくとも1つの溶媒(10,10´)又は分散剤を含む、ことを特徴とする請求項1乃至10の何れか1項に記載の方法。
  12. 前記マスク(7)は、ステンレス鋼から作られ、
    前記支持体(1)は、プラスチックから作られ、
    前記孔部(8)には、空気が充填される、ことを特徴とする請求項1乃至11の何れか1項に記載の方法。
JP2010219680A 2009-09-30 2010-09-29 局在パターンの作成方法 Expired - Fee Related JP5670141B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0904666A FR2950562B1 (fr) 2009-09-30 2009-09-30 Procede de realisation de motifs localises
FR09/04666 2009-09-30

Publications (3)

Publication Number Publication Date
JP2011129878A true JP2011129878A (ja) 2011-06-30
JP2011129878A5 JP2011129878A5 (ja) 2013-11-14
JP5670141B2 JP5670141B2 (ja) 2015-02-18

Family

ID=42115703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010219680A Expired - Fee Related JP5670141B2 (ja) 2009-09-30 2010-09-29 局在パターンの作成方法

Country Status (6)

Country Link
US (1) US8048712B2 (ja)
EP (1) EP2306542A1 (ja)
JP (1) JP5670141B2 (ja)
KR (1) KR20110035898A (ja)
FR (1) FR2950562B1 (ja)
TW (1) TW201133970A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001A (en) * 1850-01-08 Thomas Hoyt Improvement in curing tobacco-stems
JP2004512974A (ja) * 2000-11-08 2004-04-30 アプライド ナノシステムズ ベー.フェー. 温度勾配を使用してフィルム中にパターンを形成させる方法および装置
JP2004273851A (ja) * 2003-03-10 2004-09-30 Ricoh Co Ltd パターン形成方法、電子素子、電子素子アレイ及び画像表示装置
JP2007096129A (ja) * 2005-09-29 2007-04-12 Kyoto Univ 分子トランジスタおよびその製造方法、並びにそれを用いた不揮発性メモリおよび圧電センサ
GB2432044A (en) * 2005-11-04 2007-05-09 Seiko Epson Corp Patterning of electronic devices by brush painting onto surface energy modified substrates
JP2008170515A (ja) * 2007-01-09 2008-07-24 Konica Minolta Holdings Inc 表面処理材料、基板、基板表面の処理方法、薄膜トランジスタ及び半導体デバイスの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283103A (ja) * 2002-03-22 2003-10-03 Seiko Epson Corp パターン形成方法および装置並びにデバイスの製造方法およびデバイス
JP4096868B2 (ja) * 2003-11-25 2008-06-04 セイコーエプソン株式会社 膜形成方法、デバイス製造方法および電気光学装置
GB0410921D0 (en) 2004-05-14 2004-06-16 Plastic Logic Ltd Self-aligned active layer island
US7629026B2 (en) * 2004-09-03 2009-12-08 Eastman Kodak Company Thermally controlled fluidic self-assembly

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001A (en) * 1850-01-08 Thomas Hoyt Improvement in curing tobacco-stems
JP2004512974A (ja) * 2000-11-08 2004-04-30 アプライド ナノシステムズ ベー.フェー. 温度勾配を使用してフィルム中にパターンを形成させる方法および装置
JP2004273851A (ja) * 2003-03-10 2004-09-30 Ricoh Co Ltd パターン形成方法、電子素子、電子素子アレイ及び画像表示装置
JP2007096129A (ja) * 2005-09-29 2007-04-12 Kyoto Univ 分子トランジスタおよびその製造方法、並びにそれを用いた不揮発性メモリおよび圧電センサ
GB2432044A (en) * 2005-11-04 2007-05-09 Seiko Epson Corp Patterning of electronic devices by brush painting onto surface energy modified substrates
JP2007129227A (ja) * 2005-11-04 2007-05-24 Seiko Epson Corp 電子装置の製造方法、巻き取り製造工程、薄膜トランジスタ及び塗布装置
JP2008170515A (ja) * 2007-01-09 2008-07-24 Konica Minolta Holdings Inc 表面処理材料、基板、基板表面の処理方法、薄膜トランジスタ及び半導体デバイスの製造方法

Also Published As

Publication number Publication date
JP5670141B2 (ja) 2015-02-18
FR2950562A1 (fr) 2011-04-01
TW201133970A (en) 2011-10-01
EP2306542A1 (fr) 2011-04-06
US20110076797A1 (en) 2011-03-31
US8048712B2 (en) 2011-11-01
FR2950562B1 (fr) 2012-01-06
KR20110035898A (ko) 2011-04-06

Similar Documents

Publication Publication Date Title
Pierre et al. All‐printed flexible organic transistors enabled by surface tension‐guided blade coating
Choi et al. Printed oxide thin film transistors: a mini review
US8372731B2 (en) Device fabrication by ink-jet printing materials into bank structures, and embossing tool
CN100429800C (zh) 聚合物设备的固态压花
TWI511862B (zh) 製造有機電子或光電子裝置之方法
EP1584115B1 (en) Semiconducting island as active layer in a fet
JP4730623B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
US20170010060A1 (en) Heterogeneous surfaces for patterned bubble arrays, enhanced heat transfer, & advanced heat exhanger applications
BR0304104B1 (pt) Método de modelar um substrato e método de mascarar um substrato
US8413576B2 (en) Method of fabricating a structure
TWI380489B (en) Electroluminescent display panel
US10262860B2 (en) Method of fabricating electrodes, method of fabricating thin film transistor, method of fabricating array substrate, thin film transistor, array substrate, and display apparatus
JP5670141B2 (ja) 局在パターンの作成方法
JP2006339625A (ja) 平板表示装置及びその製造方法
JP2005064409A (ja) 有機トランジスタ
JP5071643B2 (ja) 電子装置の製造方法
TWI305684B (en) Organic semiconductor device and method of fabricating the same
TWI313513B (en) Thin-film transistor and fabrication method thereof
EP3318110B1 (en) Method of printing ultranarrow line
WO2009093698A4 (ja) カーボンナノチューブ分散膜の形成方法及び半導体素子の製造方法
WO2009142704A1 (en) Method of etching
JP2014138106A (ja) 電子デバイス及びその製造方法
JP2009038185A (ja) 導電膜パターンの形成方法、および配線基板、表示装置
JP2011054720A (ja) トランジスタ、その製造方法及び回路基板
JP2017183561A (ja) 表面濡れ性制御媒体、表面濡れ性制御方法、印刷配線基板、及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141217

R150 Certificate of patent or registration of utility model

Ref document number: 5670141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees