[go: up one dir, main page]

JP2011129762A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2011129762A
JP2011129762A JP2009287803A JP2009287803A JP2011129762A JP 2011129762 A JP2011129762 A JP 2011129762A JP 2009287803 A JP2009287803 A JP 2009287803A JP 2009287803 A JP2009287803 A JP 2009287803A JP 2011129762 A JP2011129762 A JP 2011129762A
Authority
JP
Japan
Prior art keywords
layer
film
capacitor
capacitor contact
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009287803A
Other languages
English (en)
Inventor
Keiichi Tsuchiya
圭一 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2009287803A priority Critical patent/JP2011129762A/ja
Priority to US12/965,380 priority patent/US20110147889A1/en
Publication of JP2011129762A publication Critical patent/JP2011129762A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H10W20/069—
    • H10W20/0698—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】容量コンタクトプラグとキャパシタとの間の重ねマージンを十分に確保して、接続信頼性の高い半導体装置を提供する。
【解決手段】埋め込みゲート電極２３Ａと、半導体基板１上に設けられてビット線３０を有する絶縁層３３と、絶縁層３３を貫通するように設けられた容量コンタクトプラグ４１と、絶縁層３３上に設けられて容量コンタクトプラグ４１及びキャパシタの下部電極４６と接続される容量コンタクトパッド４２とを備え、容量コンタクトプラグ４１が、半導体基板１側からポリシリコン層３８ａ、シリサイド層３９ａ、金属層からなる積層構造であり、容量コンタクトパッド４２の底面と金属層の上面との接続部分以外の当該金属層の上面が、絶縁層３３の上面からリセスされるとともに、シリサイド層３９ａの上面が、金属層によって被覆されていることを特徴とする半導体装置を選択する。
【選択図】図２

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。
従来の基板表面をチャネルとして用いるプレーナ構造のトランジスタでは、半導体装置の微細化に伴い、短チャネル効果の抑制が困難となり所望のトランジスタ特性が得られなくなってきた。この問題を回避するために特許文献１及び特許文献２に記載されている溝ゲート型のトランジスタが用いられるようになってきた。
特許文献１及び特許文献２に記載されている溝ゲート型のトランジスタでは、半導体基板の内部に形成した溝の表面をチャネルとして用いる。したがって、平面寸法の縮小分を溝の深さ方向の寸法拡大で補償することができるので、短チャネル効果を抑制することができる。
しかし、特許文献１及び特許文献２に記載された従来の溝ゲートトランジスタでは、ゲート電極が半導体基板の表面より上方まで突き出した構成となっており、溝に対するゲート電極加工時の合わせズレによるトランジスタ特性の劣化が問題となっている。また、特に、ゲート電極をワード線として用い、ワード線に交差する方向に配設するビット線を用いて構成されるＤＲＡＭ（Dynamic Random Access Memory）では、半導体基板と上層配線とを接続するコンタクトプラグを最小加工寸法で形成される各々のワード線の間に形成しなければならず、このコンタクトプラグの形成の困難さがＤＲＡＭの微細化の大きな障害となっていた。
そこで、上記コンタクトプラグの形成を容易にする目的で、ゲート電極が半導体基板表面より上方に突き出すことなく、溝内に完全に埋め込まれた埋め込みゲート型トランジスタが検討されている。埋め込みゲート型トランジスタでは、ワード線が半導体基板内に埋め込まれているので、メモリセルを構成する配線として半導体基板表面より上方に位置するのはビット線だけとなり、メモリセル形成工程における加工の困難さを軽減できる利点がある。埋め込みゲート型トランジスタは、半導体基板に形成した溝の内部に埋め込み形成されたゲート電極（ワード線）と、溝の内部でゲート電極の上面を保護し半導体基板表面とほぼ同じ上面を有するキャップ絶縁膜と、半導体基板表面を覆う層間絶縁膜を介して上方に形成されるビット線とを少なくとも含む構成となる。
特開２００６−３３９４７６号公報 特開２００７−０８１０９５号公報
上記の埋め込みゲート型トランジスタの上方には例えばシリンダ型等の縦型のキャパシタが設けられ、半導体基板表面を覆う層間絶縁膜を貫通して設けられた容量コンタクトによってトランジスタのソース領域とキャパシタとが接続される。
しかしながら、ＤＲＡＭの微細化にともなってキャパシタの形成が困難となり、キャパシタ間の絶縁を確保するために容量コンタクトプラグとキャパシタとをずらして配置されるため、容量コンタクトプラグとキャパシタとの重ねマージンが少なくなるという問題があった。
そこで、容量コンタクトプラグとキャパシタとの重ねマージンを増やすために、容量コンタクトパッドとキャパシタとの間に、容量コンタクトパッドが形成されるのが一般的である。また、容量コンタクトパッドには通常ポリシリコンが用いられるが、容量コンタクトパッドと容量コンタクトプラグとの間には、コンタクト抵抗を下げるためにシリサイドを形成する必要がある。
しかしながら、容量コンタクトパッドはキャパシタと位置合せして設けられているため、容量コンタクトパッドと重ならない部分の容量コンタクトプラグの上面に設けられたシリサイドが露出してしまうことになる。そして、容量コンタクトパッドから露出するシリサイドは、容量コンタクトパッドの形成時、あるいはキャパシタ形成のシリンダ開口時のウェット処理の際に溶け出してしまうという問題があった。
また、ＤＲＡＭの微細化にともなって、メモリセル領域内では容量コンタクトパッドとしてドットパターンを形成し、周辺回路領域の同層はラインパターンを使用することになるため、リソプロセス的にドットパターンとラインパターンの同時形成が困難であった。そのため、ドットパターンとラインパターンの形成には、２回のフォトリソ工程が必要であり、コストが増加するという問題点があった。
本発明の半導体装置は、メモリセル領域に、半導体基板に埋め込むように設けられた埋め込みゲート電極と、前記半導体基板上に設けられ、ビットコンタクトプラグとビット線とを有する絶縁層と、を少なくとも有する埋め込みゲート型トランジスタを備える半導体装置であって、前記絶縁層を貫通するように設けられた容量コンタクトプラグと、前記絶縁層上に設けられ、前記容量コンタクトプラグ及びキャパシタの下部電極と接続される容量コンタクトパッドと、を備え、前記容量コンタクトプラグが、前記半導体基板側からポリシリコン層、シリサイド層、金属層からなる積層構造であり、前記容量コンタクトパッドの底面と前記金属層の上面との接続部分以外の当該金属層の上面が、前記絶縁層の上面からリセスされるとともに、前記シリサイド層の上面が、前記金属層によって被覆されていることを特徴とする。
本発明の半導体装置によれば、メモリセル領域において容量コンタクトプラグとキャパシタの下部電極との間に容量コンタクトパッドを配置する構成であるため、上記容量コンタクトプラグと上記キャパシタとの間の重ねマージンを十分に確保して、接続信頼性を高めることができる。また、容量コンタクトプラグが半導体基板側からポリシリコン層、シリサイド層、金属層からなる積層構造であり、容量コンタクトパッドの底面と金属層の上面との接続部分以外の当該金属層の上面が絶縁層の上面からリセスされ、シリサイド層の上面が金属層によって被覆された構成となっている。このように、ポリシリコン層と金属層とのコンタクトをとるシリサイド層の位置が絶縁層の上面からリセスさせるとともにシリサイド層の上面が金属層で被覆されているため、ウェット処理によるシリサイド層の溶け出しが抑制される。したがって、接続信頼性の高い半導体装置を提供することができる。
本発明を適用した半導体装置の一実施形態を示す平面図である。 本発明を適用した一実施形態である半導体装置のメモリセルを示す図であり、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図、（ｃ）は周辺回路領域の断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図、（ｃ）は周辺回路領域の断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図、（ｃ）は周辺回路領域の断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図、（ｃ）は周辺回路領域の断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図、（ｃ）は周辺回路領域の断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図、（ｃ）は周辺回路領域の断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図、（ｃ）は周辺回路領域の断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図、（ｃ）は周辺回路領域の断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図、（ｃ）は周辺回路領域の断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した一実施形態である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した他の例である半導体装置のメモリセルを示す図であり、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図であり、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した他の例である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。 本発明を適用した他の例である半導体装置の製造方法を説明するための工程断面図であって、（ａ）は図１中に示すＡ−Ａ’線に沿った断面図、（ｂ）は図１中に示すＢ−Ｂ’線に沿った断面図である。
以下、本発明を適用した一実施形態である半導体装置について、図面を参照して詳細に説明する。本実施形態では、例えば半導体装置としてＤＲＡＭ（Dynamic Random Access Memory）に、本発明を適用した場合を例に挙げて説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
先ず、本発明を適用した一実施形態であるＤＲＡＭ（半導体装置）の構成について説明する。本実施形態のＤＲＡＭは、図１に示すメモリセル領域と、図示略の周辺回路領域とから構成されている。
図１に示すように、本実施形態のＤＲＡＭ（半導体装置）６０のメモリセル領域には、ＳＴＩ素子分離膜８からなる素子分離領域に囲まれて区画された活性領域１ａが、所定方向に所定間隔で複数形成されている。また、活性領域１ａを縦断するように、ワード線となる埋め込みゲート電極２３Ａ及び素子分離用の埋め込み配線２３Ｂが所定方向（図１中に示すＹ方向）に所定の間隔で埋め込み形成されている。さらに、埋め込みゲート電極２３Ａ及び埋め込み配線２３Ｂと直交する方向（図１中に示すＸ方向）に、複数のビット線３０が所定の間隔で配置されている。そして、埋め込みゲート電極２３Ａと活性領域１ａとが交差する領域にそれぞれメモリセルが形成されている。
埋め込みゲート電極（ワード線）２３Ａ及び埋め込み配線２３Ｂは、同一の構造を有しているが、機能が異なっている。ここで、埋め込みゲート電極２３Ａがメモリセルのゲート電極として用いられるのに対して、素子分離用の埋め込み配線２３Ｂは、所定の電位をかけて隣接するトランジスタ間を分離するために設けられている。すなわち、同一の活性領域１ａ上で隣接するトランジスタ間は、素子分離用の埋め込み配線２３Ｂを所定の電位に維持することで、寄生トランジスタをオフ状態として分離する。
また、メモリセル領域全体には、複数のメモリセルが形成されており、個々のメモリセルには、それぞれキャパシタ素子（図示略）が設けられている。それらの容量コンタクトパッド４２は、図１に示すように、それぞれが重ならないように、メモリセル領域内に所定の間隔で配置されている。
なお、本実施形態のＤＲＡＭ６０は、図１に示すように、６Ｆ２セル配置（Ｆは最小加工寸法）とされている。
次に、本実施形態のＤＲＡＭ６０を構成するメモリセル領域について説明する。
本実施形態のＤＲＡＭ６０を構成するメモリセル領域には、上述したように複数のメモリセルが形成されている。図２（ａ）及び図２（ｂ）に示すように、本実施形態のメモリセルは、ワード線が半導体基板内に完全に埋め込まれた埋め込みゲート型トランジスタ、キャパシタ、配線層が形成された積層構造体である。
埋め込みゲート型トランジスタは、図２（ａ）及び図２（ｂ）に示すように、表層がシリコンからなる半導体基板１と、半導体基板１に形成された埋め込み絶縁膜からなるＳＴＩ素子分離膜８と、ＳＴＩ素子分離膜８によって区画形成された活性領域１ａと、ゲート電極溝１３の底部にゲート絶縁膜１５を介して埋め込み形成された埋め込みゲート電極２３Ａと、ゲート電極溝１３の内部で埋め込みゲート電極２３Ａの上面を保護するとともに半導体基板１の表面とほぼ同じ高さの上面を有するキャップ絶縁膜２２と、半導体基板１の表面を覆う第１層間絶縁膜（層間絶縁膜）２４を介して上方に形成されるビット線３０と、から概略構成されている。
また、埋め込みゲート型トランジスタは、埋め込みゲート電極２３Ａの幅方向両側の活性領域１ａにイオンを注入することによって形成された拡散領域２５，３７を備えており、上記拡散領域２５と上記ビット線３０とが接続されている。
また、本実施形態の埋め込みゲート型トランジスタは、図２（ａ）に示すように、埋め込み配線２３Ｂの底面の一部が、当該埋め込み配線２３Ｂの長手方向に配置された隣接するＳＴＩ素子分離膜８の間に埋め込む構成となっている。これにより、ＳＴＩ素子分離膜８と、埋め込み配線２３Ｂの埋め込まれた底面の一部の側面部分との間には、薄膜状のシリコン部１４がサイドウォール形状に設けられている。
ここで、埋め込みゲート電極２３Ａと埋め込み配線２３Ｂとは同じ構造を有していることから、埋め込みゲート電極２３Ａの底面の一部においても同様の薄膜状のシリコン部１４が設けられている。この薄膜状のシリコン部１４は、ソース領域とドレイン領域との電位差が閾値を超えたとき、チャネルとして機能させることができる。このように、本実施形態の埋め込みゲート型トランジスタは、薄膜状のシリコン部１４のようなチャネル領域を有するリセスチャネル型トランジスタを構成する。
埋め込みゲート型トランジスタが形成された基板上には、ビットコンタクトプラグと一体化されたビット線３０を被覆する絶縁層３３等を介してキャパシタが設けられている。具体的には、絶縁層３３上には、埋め込みゲート型トランジスタの拡散領域３７と容量コンタクトプラグ４１を介して接続される容量コンタクトパッド４２が設けられている。そして、この容量コンタクトパッド４２上に、ストッパー膜４３及び第３層間絶縁膜４４を貫通するように設けられた下部電極４６、容量絶縁膜４７及び上部電極４８から構成されるキャパシタが形成されている。
より具体的には、容量コンタクトプラグ４１は、半導体基板１側からポリシリコン層３８ａ、コバルトシリサイド層（シリサイド層）３９ａ、チタン合金層４０ａ及びタングステン層４０ｂから構成される金属層からなる積層構造体（ハイブリッドプラグ）であり、絶縁層３３を貫通するように設けられている。すなわち、コバルトシリサイド層３９ａの上面が、チタン合金層４０ａ及びタングステン層４０ｂから構成される金属層によって被覆されている。
また、容量コンタクトパッド４２は、絶縁層３３上に設けられており、絶縁層３３側からチタン合金層及びタングステン層からなる積層構造を有している。そして、容量コンタクトパッド４２は、その底面において容量コンタクトプラグ４１の上面と接続されるとともに、上面においてキャパシタを構成する下部電極４６の底面と接続される。これにより、容量コンタクトプラグ４１とキャパシタとの接続マージンを確保することができる。
ここで、本実施形態のＤＲＡＭ６０では、容量コンタクトパッド４２と容量コンタクトプラグ４１の上部を構成する金属層とが同一の材料から構成されるとともに一体形成されていることを特徴とする。
また、容量コンタクトパッド４２の底面と、容量コンタクトプラグ４１の金属層（チタン合金層４０ａ及びタングステン層４０ｂ）の上面との接続部分以外の当該金属層の上面が、絶縁層３３の上面からリセスされている。すなわち、容量コンタクトプラグ４１の上面が絶縁層３３の上面よりも低い位置となるように設けられている。
これにより、図２（ｂ）に示すように、容量コンタクトプラグ４１と容量コンタクトパッド４２とをずらして接続する場合であっても、容量コンタクトプラグ４１と容量コンタクトパッド４２との接続信頼性を確保することができる。また、キャパシタの下部電極４６と、隣接するメモリセルの容量コンタクトプラグ４１との短絡を抑制することができる。
なお、本実施形態のキャパシタ素子は、下部電極４６の内壁のみを電極として利用するシリンダ型を一例として記載しているが、これに限定されるものではない。例えば、下部電極の内壁及び外壁を電極として利用するクラウン型キャパシタに変更することも可能である。
配線層は、上記キャパシタ上に第４層間絶縁膜４９を介して設けられており、上部金属配線５０及び保護膜５１から構成されている。本実施形態では、配線層が１層配線構造の場合を一例として記載しているが、これに限定されるものではない。例えば、複数の配線層及び層間絶縁膜から構成される多層配線構造に変更することも可能である。
ところで、本実施形態のＤＲＡＭ６０を構成する周辺回路領域には、図２（ｃ）に示すように、半導体基板１上にゲート絶縁膜１１５を介して設けられたゲート電極１２３と、このゲート電極１２３を被覆する絶縁層３３と、を少なくとも有する周辺回路用トランジスタが形成されている。
本実施形態のＤＲＡＭ６０では、図２（ａ）〜図２（ｃ）に示すように、絶縁層３３が、メモリセル領域及び周辺回路領域にわたって半導体基板１上に設けられている。そして、この絶縁層３３上には、メモリセル領域に上述した容量コンタクトパッド４２が設けられており、周辺回路領域には配線層１３０が設けられている。すなわち、メモリセル領域のドットパターンである容量コンタクトパッド４２と、周辺回路領域のラインパターンである配線層１３０とが同一階層（同一配線高さ）に設けられている。なお、周辺回路領域の配線層１３０は、メモリセル領域の容量コンタクトパッド４２と同一の材料構成とされている。
続いて、上記構成を有するＤＲＡＭ（半導体装置）６０の製造方法について、図３〜図３０を参照しながら説明する。ここで、図３〜図３０は、本実施形態のＤＲＡＭの製造方法を説明するための図であり、（ａ）は図１（ａ）に示すＡ−Ａ’線に沿った断面を、（ｂ）は図１（ａ）に示すＢ−Ｂ’線に沿った断面をそれぞれ示している。
また、図２０〜図２７中の（ｃ）は、周辺回路領域の断面図をそれぞれ示している。
本実施形態のＤＲＡＭ（半導体装置）６０の製造方法は、素子分離領域の形成工程と、埋め込みゲート電極の形成工程と、ビット線の形成工程と、容量コンタクトプラグの形成工程と、キャパシタの形成工程と、配線層の形成工程と、を備えて概略構成されている。
より具体的には、本実施形態のＤＲＡＭ６０の製造方法は、半導体基板のメモリセル領域に埋め込みゲート電極を形成する工程と、半導体基板の上面のメモリセル領域にビットコンタクト及びビット線を形成するとともに、周辺回路領域にゲート電極を形成する工程と、メモリセル領域及び周辺回路領域にわたって半導体基板上に絶縁層を形成する工程と、メモリセル領域の前記絶縁層を貫通するように、コンタクトホールを形成する工程と、コンタクトホール内をポリシリコンで埋め込んだ後、上面が絶縁層の上面からリセスするようにエッチバックしてポリシリコン層を形成する工程と、コンタクトホール内のポリシリコン層上に、シリサイド層を形成する工程と、コンタクトホール内を金属材料で埋め込むとともに、メモリセル領域及び周辺回路領域にわたって絶縁層上に金属膜を形成する工程と、金属膜をパターニングする工程と、を備えており、金属膜をパターニングする工程が、メモリセル領域にシリサイド層の上面を被覆する金属層及び容量コンタクトパッドを、周辺回路領域に配線層を一括形成するとともに、容量コンタクトパッドの底面と金属層の上面との接続部分以外の当該金属層の上面を、絶縁層の上面からリセスさせることを特徴とする。
以下、各工程について詳細に説明する。
（素子分離領域の形成工程）
先ず、シリコン基板（半導体基板）１の表面に、活性領域１ａを分離するための素子分離領域を形成する。素子分離領域の形成は、先ず、図３（ａ）及び図３（ｂ）に示すように、例えばＰ型のシリコン基板（半導体基板）１上に、シリコン酸化膜（ＳｉＯ２）２とマスク用のシリコン窒化膜（Ｓｉ３Ｎ４）３とを順次堆積する。次に、フォトリソグラフィ技術およびドライエッチング技術を用いて、シリコン窒化膜３、シリコン窒化膜２、およびシリコン基板１のパターニングを順次行ない、シリコン基板１に活性領域１ａを区画するための素子分離溝（トレンチ）４を形成する。また、シリコン基板１の活性領域１ａとなるシリコン表面は、マスク用のシリコン窒化膜３で覆われている。
次に、図４（ａ）及び図４（ｂ）に示すように、素子分離溝４内に露出するシリコン基板１の表面にシリコン酸化膜５を形成する。具体的には、素子分離溝４内のシリコン基板１の表面とともにシリコン基板１の活性領域１ａを被覆するシリコン窒化膜２及びシリコン窒化膜３の表面に、熱酸化によってシリコン酸化膜５を形成する。次に、窒化シリコンを素子分離溝４の内部を充填するように堆積した後、エッチバックを行なって、素子分離溝４の内部の底部にシリコン窒化膜６を残存させる。
次に、図５（ａ）及び図５（ｂ）に示すように、例えばＣＶＤ法によって、酸化シリコンを素子分離溝４の内部を充填するように堆積した後、マスク用のシリコン窒化膜３が露出するまでＣＭＰを行なって基板の表面を平坦化し、シリコン酸化膜７を形成する。このように、素子分離溝４の内部を下層のシリコン窒化膜６と上層のシリコン酸化膜７との２層構造で埋め込むことにより、上記素子分離溝４の幅が非常に狭い場合であっても当該素子分離溝４内に絶縁膜を確実に充填することができる。
次に、図６（ａ）及び図６（ｂ）に示すように、例えばウェットエッチングによって、マスク用のシリコン窒化膜３およびシリコン酸化膜２を除去する。これにより、素子分離溝４の表面（すなわち、シリコン酸化膜７の表面）とシリコン基板１の表面とを概略同等の高さとなる。このようにして、素子分離領域を構成するＳＴＩ（Shallow Trench Isolation）素子分離膜８を形成する。また、この素子分離領域により、シリコン基板１に活性領域１ａが区画形成される。
次に、シリコン基板１の表面に不純物拡散層を形成する。不純物拡散層の形成は、先ず、図６（ａ）及び図６（ｂ）に示すように、露出したシリコン基板１の表面に、熱酸化によってシリコン酸化膜９を形成する。次に、このシリコン酸化膜９をマスクとしてシリコン基板１の活性領域１ａに低濃度のＮ型不純物（リン等）をイオン注入する。このようにして、シリコン基板１の表面近傍にＮ型不純物拡散層１０を形成する。このＮ型不純物拡散層１０は、トランジスタのソース・ドレイン領域の一部として機能する。
（埋め込みゲート電極の形成工程）
次に、埋め込みゲート電極（ワード線）を形成する。埋め込みゲート電極の形成は、先ず、図７（ａ）及び図７（ｂ）に示すように、シリコン酸化膜９上にマスク用のシリコン窒化膜１１及びカーボン膜（アモルファス・カーボン膜）１２を順次堆積した後、カーボン膜１２、シリコン窒化膜１１及びシリコン酸化膜９を順次パターニングしてゲート電極溝（トレンチ）を形成するためのハードマスクを形成する。
次に、図８（ａ）及び図８（ｂ）に示すように、ドライエッチングによって上記ハードマスクから露出するシリコン基板１をエッチングすることにより、ゲート電極溝（トレンチ）１３を形成する。このゲート電極溝１３は、活性領域１ａと交差する所定の方向（例えば、図１中のＹ方向）に延在するライン状のパターンとして形成される。また、図８（ａ）に示すように、ゲート電極溝１３を形成する際に、ＳＴＩ素子分離膜８の表面の高さが、シリコン基板１の表面の高さよりも高くなるように、ＳＴＩ素子分離膜８の部分よりもシリコン層の部分を深くエッチングする。これにより、ＳＴＩ素子分離膜８と接するゲート電極溝１３の側面部分には、サイドウォール状に薄膜状のシリコン部１４が残存する。この薄膜状のシリコン部１４がトランジスタのチャネル領域として機能する。
次に、図９（ａ）及び図９（ｂ）に示すように、ゲート電極溝１３の内壁面及び基板の表面を覆うようにゲート絶縁膜１５を形成する。ゲート絶縁膜１５としては、例えば、熱酸化で形成したシリコン酸化膜等を利用することができる。次に、ゲート絶縁膜１５上にゲート電極材料を順次堆積して、ゲート電極溝１３内に埋め込み形成する。具体的には、ゲート電極材料として、例えば、窒化チタン（ＴｉＮ）とタングステン（Ｗ）とを用いて、ゲート電極溝１３内に窒化チタン膜１６及びタングステン膜１７を埋め込み形成する。
ところで、従来のゲート電極の形成方法では、ゲート絶縁膜１５と接する部分に導電性のポリシリコンを用いていた。しかしながら、微細化された埋め込みゲート電極にポリシリコンを用いるとゲート電極の抵抗値が高くなってしまうため、好ましくはない。したがって、本実施形態では、ポリシリコンを用いずに窒化チタン及びタングステンのみでゲート電極溝１３内を埋め込んでいる。
次に、図１０（ａ）及び図１０（ｂ）に示すように、ゲート電極溝１３内に埋め込み形成した窒化チタン膜１６及びタングステン膜１７をエッチバックして、ゲート電極溝１３の底部にのみ窒化チタン膜１６及びタングステン膜１７を残存させる。このようにして、シリコン基板１に設けられたゲート電極溝１３内に、埋め込みゲート電極（ワード線）２３Ａ及び埋め込み配線２３Ｂを埋め込み形成する。なお、上記エッチバック量は、ゲート電極を埋め込み形成するために、ゲート電極溝１３内の埋め込みゲート電極２３Ａを構成するタングステン膜１７の上面がシリコン基板１のシリコン層よりも低い（深い）位置となるように調整する。
次に、図１１（ａ）及び図１１（ｂ）に示すように、残存するタングステン膜１７上及びゲート電極溝１３の内壁を覆うように、例えばシリコン窒化膜等でライナー膜１８を形成する。次に、上記ライナー膜１８上に、埋め込み絶縁膜１９を形成する。ここで、埋め込み絶縁膜１９としては、例えば、ＣＶＤ法で形成したシリコン酸化膜、塗布膜であるＳＯＤ（Spin On Dielectric）膜や、それらの積層膜を利用することができる。また、埋め込み絶縁膜１９としてＳＯＤ膜を用いた場合には、ライナー膜１８上にＳＯＤ膜を塗布した後に高温の水蒸気（Ｈ２Ｏ）雰囲気中でアニール処理を行って、固体の膜に改質する。
次に、図１２（ａ）及び図１２（ｂ）に示すように、ＣＭＰ処理を行って、マスク用のシリコン窒化膜１１上に形成されたライナー膜１８が露出するまで基板の表面を平坦化した後に、シリコン基板１のシリコン表面が露出するように、マスク用のシリコン窒化膜１１と、埋め込み絶縁膜１９及びライナー膜１８の一部と、をエッチングによって除去する（エッチバック）。このようにして、埋め込みゲート電極（ワード線）２３Ａ及び埋め込み配線２３Ｂの上部に、ライナー膜１８及び埋め込み絶縁膜１９からなるキャップ絶縁膜２２を形成する。なお、上述したように、シリコン窒化膜１１と、埋め込み絶縁膜１９及びライナー膜１８の一部と、をエッチバックしてキャップ絶縁膜２２を形成する際には、埋め込み絶縁膜１９の表面の高さ（図１２（ａ）参照）と、シリコン基板１のシリコン表面の高さ（図１２（ｂ）参照）とが概略同じ高さとなるようにエッチングを行なうことが好ましい。
（ビット線の形成工程）
次に、ビット線３０を形成する。ビット線３０の形成は、先ず、シリコン基板１の表面及びキャップ絶縁膜２２の表面を覆うように第１層間絶縁膜２４を形成する。次に、図１３（ａ）及び図１３（ｂ）に示すように、フォトリソグラフィ技術及びドライエッチング技術を用いて、第１層間絶縁膜２４の一部を除去して、ビットコンタクト開口部２４ａを形成する。ビットコンタクト開口部２４ａは、例えば図１に示すように、ワード線２３Ａと同一の方向（図１中に示すＹ方向）に延在するライン状の開口パターン２４ｂとして形成する。また、ビットコンタクトの開口パターン２４ｂと活性領域１ａとが交差する部分では、図１３（ｂ）に示すように、ビットコンタクト開口部２４ａからシリコン基板１のシリコン表面が露出する。
次に、図１３（ａ）及び図１３（ｂ）に示すように、第１層間絶縁膜２４をマスクとし、ビットコンタクト開口部２４ａから露出するシリコン基板１の表面に例えばヒ素等のＮ型の不純物をイオン注入する。これにより、シリコン基板１の表面近傍にＮ型の不純物拡散層を形成する。このＮ型の不純物拡散層は、トランジスタのソース・ドレイン領域の一方（本実施形態では、ドレイン領域）として機能する拡散領域２５となる。また、本実施形態の拡散領域２５では、上述したＮ型の不純物拡散層１０を形成する際のイオン注入量（Ｎ）よりも、イオン注入量（Ｎ＋）を若干多くして濃度勾配を設け、ＬＤＤ構造（Lightly Doped Drain）とすることが好ましい。
次に、図１４（ａ）及び図１４（ｂ）に示すように、リン等のＮ型の不純物を含有するポリシリコンを第１層間絶縁膜２４の上に堆積させてポリシリコン膜２６を形成する。この際、ビットコンタクト開口部２４ａ内に、ポリシリコンを確実に埋め込むようにする。次に、このポリシリコン膜２６の上にタングステンシリサイド（ＷＳｉ）、タングステン及びシリコン窒化膜を順次堆積して、タングステンシリサイド膜２７、タングステン膜２８及びシリコン窒化膜２９をそれぞれ形成する。
次に、図１５（ａ）及び図１５（ｂ）に示すように、ポリシリコン膜２６、タングステンシリサイド膜２７、タングステン膜２８、シリコン窒化膜２９からなる積層膜をライン形状にパターニングして、ビット線３０を形成する。
このビット線３０は、ビットコンタクト開口部２４ａ内において、ソース・ドレイン領域の一方となる拡散領域２５と接続される。すなわち、ビット線３０を構成するポリシリコン膜２６と、ビットコンタクト開口部２４ａから露出しているシリコン基板１の表面部分に形成された拡散領域２５とが接続される。このように、本実施形態のビット線３０は、ソース・ドレイン領域の一方となる拡散領域２５と接続するコンタクトプラグの機能を兼ねるものである。そして、本実施形態の製造方法では、コンタクトプラグの機能を兼ねるビット線３０を一回のリソグラフィー工程で形成（一括形成）する。
本実施形態では、ビットコンタクトプラグとビット配線とを一回のリソグラフィー及びドライエッチングで形成する。これにより、ビットコンタクトプラグの径がビット配線幅よりも大きくなってしまうといった、ビットコンタクトプラグとビット配線との合わせズレが生じないため、他の導体とのショートの問題を抑制することができる。
また、ビット線３０は、ワード線２３Ａ及び埋め込み配線２３Ｂと交差する方向（図１中に示すＸ方向）に延在するパターンとして形成される。なお、図１に示すようにビット線３０は、ワード線２３Ａと直交する直線形状の例を示しているが、これに限定されるものではない。例えば、ビット線３０は、一部を湾曲させた形状として配置してもよい。
次に、図１６（ａ）及び図１６（ｂ）に示すように、第１層間絶縁膜２４上に、ビット線３０の表面を覆うようにシリコン窒化膜３１を形成した後、このシリコン窒化膜３１の表面を覆うようにライナー膜３２を積層して形成する。ライナー膜３２としては、例えばシリコン窒化膜（Ｓｉ３Ｎ４）やシリコン酸窒化膜（ＳｉＯＮ）等を用いることができる。
本実施形態のＤＲＡＭ６０は、上述したように、図１に示すメモリセル領域の周辺領域に図示略の周辺回路領域を備えている。この周辺回路領域には、図２（ｃ）に示すように、周辺回路用トランジスタとして、例えばプレーナ型ＭＯＳトランジスタが形成されている場合には、上記積層膜からなるビット線３０を形成する際に、上記周辺回路用トランジスタのゲート電極１２３を同時に形成する。また、ビット線３０の側面を覆うシリコン窒化膜３１及びライナー膜３２からなる積層膜は、上記周辺回路用トランジスタにおいてゲート電極１２３のサイドウォールの一部として用いることができる。
（容量コンタクトプラグ及び容量コンタクトパッドの形成工程）
次に、容量コンタクトプラグ４１及び容量コンタクトパッド４２を形成する。具体的には、先ず、図１７（ａ）及び図１７（ｂ）に示すように、ライナー膜３２の上にＳＯＤを塗布してビット線３０間の空間を充填した後、蒸気（Ｈ２Ｏ）雰囲気中でアニール処理を行なって固体の膜に改質することにより、ＳＯＤ膜（絶縁層）３３を形成する。次に、ライナー膜３２の上面が露出するまでＣＭＰを行って基板の表面を平坦化した後に、ＳＯＤ膜３３及びライナー膜３２の上面を覆うように第２層間絶縁膜３４を形成する。第２層間絶縁膜３４としては、例えば、ＣＶＤ法で形成したシリコン酸化膜を用いることができる。
ここで、本実施形態の製造方法では、基板上に上記ＳＯＤ膜３３をメモリセル領域と図示略の周辺回路領域とにわたって同時に形成する。
次に、図１８（ａ）及び図１８（ｂ）に示すように、フォトリソグラフィ技術およびドライエッチング技術を用いて、容量コンタクト開口部（コンタクトホール）３５を形成する。この容量コンタクト開口部３５は、ビット線３０の側面に形成されたシリコン窒化膜３１及びライナー膜３２をサイドウォールとして用いたＳＡＣ（Self Alignment Contact）法によって形成する。
具体的には、図３０に示すように、先ず、第２層間絶縁膜３４に、例えばワード線２３Ａと同一の方向（図３０中に示すＹ方向）に延在するライン状の開口パターン３４ａを形成する。この開口パターン３４ａの形成する際に、第２層間絶縁膜３４と同時にＳＯＤ膜３３をドライエッチングすると、ＳＯＤ膜３３にはビット線３０の側面に形成されたシリコン窒化膜３１及びライナー膜３２に幅方向が規制された開口が自己整合的に形成される。次に、この開口から露出するライナー膜３２、シリコン窒化膜３１及び第１層間絶縁膜２４を順次エッチングによって除去することにより、容量コンタクト開口部３５を形成する。
また、図３０に示すように、容量コンタクト開口部３５と活性領域１ａとが重なる部分では、図１８（ｂ）に示すように、容量コンタクト開口部３５からシリコン基板１のシリコン表面が露出する。
次に、図１８（ａ）及び図１８（ｂ）に示すように、容量コンタクト開口部３５の内壁部に、例えばシリコン窒化膜からなるサイドウォール（ＳＷ）３６を形成する。次に、第２層間絶縁膜３４をマスクとして、容量コンタクト開口部３５から露出するシリコン基板１の表面に、例えばリン等のＮ型の不純物をイオン注入する。これにより、シリコン基板１のシリコン表面近傍にＮ型の不純物拡散層を形成する。このＮ型の不純物拡散層は、トランジスタのソース・ドレイン領域の他方（本実施形態では、ソース領域）として機能する拡散領域３７となる。
次に、図１９（ａ）及び図１９（ｂ）に示すように、第２層間絶縁膜３４上に、容量コンタクト開口部３５内を埋め込むようにしてリンを含有したポリシリコン３８を堆積させる。
また、図示略の周辺回路領域上にわたって、ポリシリコン３８を堆積させる。
次に、図２０（ａ）及び図２０（ｂ）に示すように、ＣＭＰによってシリコン窒化膜２９及びＳＯＤ膜３３の表面が露出するまで表面の平坦化を行ない、容量コンタクト開口部３５の内部にポリシリコンを残存させる。
また、図２０（ｃ）に示すように、周辺回路領域においても、ＣＭＰによってシリコン窒化膜２９及びＳＯＤ膜３３の表面が露出するまで表面の平坦化を行なって、ポリシリコン３８を除去する。
次に、図２１（ｂ）に示すように、ポリシリコンの上面がＳＯＤ膜（絶縁層）３３の上面からリセスするようにエッチバックしてポリシリコン層３８ａを形成する。
ここで、ポリシリコン層３８ａの上面の、ＳＯＤ膜３３の上面からのリセス量は、後述するコバルトシリサイド層３９ａ、チタン合金層４０ａ及びタングステン層４０ｂの層厚みによって、適宜選択することができる。
次に、図２１（ｃ）に示すように、周辺回路領域のＳＯＤ膜３３を貫通するように、コンタクトホール１２４を形成する。このコンタクトホール１２４から、シリコン基板１の表面が露出する。
次に、図２２（ａ）〜図２２（ｃ）に示すように、スパッタ法等によってメモリセル領域及び周辺回路領域にわたって基板上にコバルト（Ｃｏ）膜３９を形成する。
この際、図２２（ｂ）に示すように、メモリセル領域では容量コンタクト開口部３５の内部及びポリシリコン層３８ａの上面をコバルト膜３９で被覆する。
また、図２２（ｃ）に示すように、周辺回路領域ではコンタクトホール１２４の内部及び露出するシリコン基板１の表面上をコバルト膜３９で被覆する。
次に、熱処理を行なってコバルト膜３９をシリサイド化した後、シリサイド化されないコバルト膜３９をエッチング除去する。これにより、図２３（ｂ）に示すように、メモリセル領域において容量コンタクト開口部３５の内部であってポリシリコン層３８ａの上面にコバルトシリサイド（ＣｏＳｉ）層３９ａを形成する。また、図２３（ｃ）に示すように、周辺回路領域においてコンタクトホール１２４の内部のシリコン表面上にコバルトシリサイド層１３９ａを形成する。
次に、メモリセル領域の容量コンタクト開口部３５の内部及び周辺回路領域のコンタクトホール１２４の内部を金属材料で埋め込むとともに、メモリセル領域及び周辺回路領域にわたってＳＯＤ膜３３上に金属膜を形成する。
具体的には、図２４（ａ）〜図２４（ｃ）に示すように、メモリセル領域及び周辺回路領域にわたって基板上に窒化チタン（ＴｉＮ）、チタン（Ｔｉ）を順次積層したチタン積層膜４０Ａを形成した後、このチタン積層膜４０Ａ上にタングステン（Ｗ）膜４０Ｂを積層して形成する。
この際、図２４（ｂ）に示すように、メモリセル領域では容量コンタクト開口部３５の内部及びコバルトシリサイド層３９ａの上面を窒化チタン、チタンを順次積層して形成したチタン積層膜４０Ａで被覆した後、容量コンタクト開口部３５の内部を充填するようにタングステン膜４０Ｂを形成する。
また、図２４（ｃ）に示すように、周辺回路領域ではコンタクトホール１２４の内部及びコバルトシリサイド層１３９ａの上面をチタン積層膜４０Ａで被覆した後、コンタクトホール１２４の内部を充填するようにタングステン膜４０Ｂを形成する。
なお、本実施形態の製造方法では、金属材料として窒化チタン、チタン、タングステンの３層構造を例示しているが、これに限定されるものではない。例えば、タングステンのみの単層構造としてもよいし、２層以上の複数層で構成してもよい。
次に、図２５（ａ）〜図２５（ｃ）に示すように、メモリセル領域及び周辺回路領域の基板上に形成されたチタン積層膜４０Ａ及びタングステン膜４０Ｂを一括してパターニングする。
本実施形態の製造方法によれば、メモリセル領域において、図２５（ａ）及び図２５（ｂ）に示すように、容量コンタクトプラグ４１及び容量コンタクトパッド４２を一括形成（同時に形成）することができる。
ここで、図１に示すように、メモリセル領域に容量コンタクトパッド４２を均等な間隔で形成する必要がある。このため、図２５（ｂ）に示すように、容量コンタクトパッド４２は、容量コンタクトプラグ４１の直上からずらした位置に形成される。しかしながら、本実施形態のＤＲＡＭ６０によれば、容量コンタクトパッド４２の底面と容量コンタクトプラグ４１の上面とが一体形成されているため、平面視で容量コンタクトパッド４２と容量コンタクトプラグ４１とが重なる部分で接続される。
また、本実施形態の製造方法によれば、図２５（ｂ）に示すように、容量コンタクト開口部３５内に埋め込まれたチタン積層膜４０Ａ及びタングステン膜４０Ｂの上面の一部が上記パターニングの際に除去されて、チタン合金層４０ａ及びタングステン層４０ｂが形成される。
すなわち、本実施形態の容量コンタクトプラグ４１は、ポリシリコン層３８ａ、コバルトシリサイド層３９ａ、チタン合金層４０ａ及びタングステン層４０ｂからなる金属層によって構成されたハイブリッドプラグであり、コンタクトとなるコバルトシリサイド層３９ａの上面が上記金属層によって被覆された構成となる。これにより、チタン積層膜４０Ａ及びタングステン膜４０Ｂのパターニングの際のウェット処理によるコバルトシリサイド層３９ａの溶け出しを抑制して、接続信頼性を向上させることができる。
また、本実施形態の製造方法では、容量コンタクトプラグ４１を構成するチタン合金層４０ａ及びタングステン層４０ｂからなる金属層は、上述したように容量コンタクトパッド４１の一部と一体形成されている。このように、容量コンタクトプラグ４１及び容量コンタクトパッド４２を一括形成するとともに容量コンタクトプラグ４１を構成する金属層と容量コンタクトパッド４２を一体形成することにより、コンタクト抵抗を抑制しつつ接続信頼性を向上することができる。
さらに、本実施形態の製造方法によれば、容量コンタクトパッド４２の底面と容量コンタクトプラグ４１を構成するチタン合金層４０ａ及びタングステン層４０ｂからなる金属層の上面との接続部分以外の当該金属層の上面（すなわち容量コンタクト開口部３５から露出する金属層の上面）を、基板上に設けられたＳＯＤ膜３３からなる絶縁層の上面からリセスさせることが好ましい。これにより、容量コンタクトプラグ４１とずらして接続する容量コンタクトパッド４２が、微細化により密集してレイアウトされる場合であっても、容量コンタクトパッド４２と隣接するキャパシタの容量コンタクトプラグ４１との間のショート不良を低減することができる。
ここで、上記金属層のＳＯＤ膜３３からなる絶縁層の上面からのリセス量ｄは、特に限定されるものではなく、例えば１００ｎｍ程度とすることができる。
一方、周辺回路領域では、図２５（ｃ）に示すように、基板上に設けられた図示略の拡散領域と接続されるコンタクトプラグを含む周辺回路用の配線層１３０を形成することができる。
以上説明したように、本実施形態の製造方法によれば、従来同時形成が困難であった容量コンタクトパッド４２等のドットパターンと、周辺回路用の配線層１３０等のラインパターンとを１回のフォトリソグラフィ工程によって同時形成することができる。また、同時形成された容量コンタクトパッド４２等のドットパターン及び周辺回路用の配線層１３０等のラインパターンは、同じ配線高さとなる。
このようにして、容量コンタクトプラグ４１及び容量コンタクトパッド４２を形成する。
（キャパシタの形成工程）
次に、キャパシタを形成する。キャパシタの形成は、図２６（ａ）〜図２６（ｃ）に示すように、メモリセル領域及び周辺回路領域にわたって基板上に、例えばシリコン窒化膜等を用いてストッパー膜４３を形成する。このストッパー膜４３により、メモリセル領域の容量コンタクトパッド４２及び周辺回路領域の配線層１３０を被覆する。次に、このストッパー膜４３の上に、例えばシリコン酸化膜等を用いて第３層間絶縁膜４４を形成する。
次に、図２７（ａ）及び図２７（ｂ）に示すように、メモリセル領域の第３層間絶縁膜４４と容量コンタクトパッド４２上のストッパー膜４３とを貫通するコンタクトホール４５を形成して、容量コンタクトパッド４２の上面の一部を露出させる。次に、コンタクトホール４５の内壁面と露出する容量コンタクトパッド４２の上面とを覆うようにして、例えば窒化チタン等を用いてキャパシタ素子の下部電極４６を形成する。これにより、下部電極４６の底部は、容量コンタクトパッド４２の上面と接続される。
なお、周辺回路領域については、以降の説明を省略する。
次に、図２８（ａ）及び図２８（ｂ）に示すように、第３層間絶縁膜４４の上に、下部電極４６の表面を覆うようにして容量絶縁膜４７を形成する。容量絶縁膜４７としては、例えば、酸化ジルコニウム（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）及びこれらの積層膜を用いることができる。次に、容量絶縁膜４７の表面を覆うように、例えば窒化チタン等を用いてキャパシタ素子の上部電極４８を形成する。このようにして、メモリセル領域にキャパシタを形成する。
（配線層の形成工程）
次に、キャパシタ素子を介してシリコン基板１の上に配線層を形成する。配線層の形成は、先ず、図２９（ａ）及び図２９（ｂ）に示すように、上部電極４８の上に、この上部電極４８を覆うようにして、例えばシリコン酸化膜等からなる第４層間絶縁膜４９を形成する。次に、第４層間絶縁膜４９の上に、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）等で上部金属配線５０を形成する。その後、上部金属配線５０を覆うように保護膜５１を形成することにより、ＤＲＡＭのメモリセルが完成する。
以上のようにして、本実施形態のＤＲＡＭ６０を製造する。
以上説明したように、本実施形態のＤＲＡＭ（半導体装置）６０によれば、メモリセル領域において容量コンタクトプラグ４１とキャパシタの下部電極４６との間に容量コンタクトパッド４２を配置する構成であるため、容量コンタクトプラグ４１とキャパシタとの間の重ねマージンを十分に確保して、接続信頼性を高めることができる。また、容量コンタクトプラグ４１が半導体基板１側からポリシリコン層３８ａ、コバルトシリサイド層３９ａ、チタン合金層４０ａ及びタングステン層４０ｂから構成される金属層からなる積層構造であり、容量コンタクトパッド４１の底面と金属層の上面との接続部分以外の当該金属層の上面が絶縁層３３の上面からリセスされ、コバルトシリサイド層３９ａの上面が金属層によって被覆された構成となっている。このように、ポリシリコン層３８ａと金属層とのコンタクトをとるコバルトシリサイド層３９ａの位置が絶縁層３３の上面からリセスさせるとともに、コバルトシリサイド層３９ａの上面が金属層で被覆されているため、ウェット処理の際のコバルトシリサイド層３９ａの溶け出しが抑制される。したがって、接続信頼性の高いＤＲＡＭ６０を提供することができる。
また、本実施形態のＤＲＡＭ（半導体装置）６０の製造方法によれば、メモリセル領域の絶縁層（ＳＯＤ膜）３３を貫通するように、容量コンタクト開口部（コンタクトホール）３５を形成する工程と、この容量コンタクト開口部３５内をポリシリコンで埋め込んだ後、上面が絶縁層３３の上面からリセスするようにエッチバックしてポリシリコン層３８ａを形成する工程と、ポリシリコン層３８ａ上に、コバルトシリサイド層（シリサイド層）３９ａを形成する工程と、容量コンタクト開口部３５内を埋め込むとともに、メモリセル領域及び周辺回路領域にわたって絶縁層３３上に窒化チタン（ＴｉＮ）、チタン（Ｔｉ）を順次積層したチタン積層膜４０Ａ及びタングステン（Ｗ）膜４０Ｂからなる金属膜を形成する工程と、金属膜をパターニングする工程とを備えており、コバルトシリサイド層３９ａの上面を被覆する金属層を形成しつつ、メモリセル領域に容量コンタクトプラグ４１及び容量コンタクトパッド４２を、周辺回路領域に配線層１３０を一括形成する構成となっている。これにより、従来同時形成が困難であった容量コンタクトパッド４２等のドットパターンと、配線層１３０等のラインパターンとを１回のフォトリソグラフィ工程によって同時形成することができる。したがって、製造コストを低減することができる。
また、金属膜をパターニングする際に、コバルトシリサイド層３９ａの上面を被覆する金属層が形成されるため、コバルトシリサイド層３９ａへのエッチャントによるダメージを抑制することができる。
さらに、容量コンタクトパッド４２の底面と容量コンタクトプラグ４１の上部を構成する金属層の上面との接続部分以外の当該金属層の上面を、絶縁層３３の上面からリセスさせるため、隣接するメモリセルの絶縁層３３上に形成される容量コンタクトパッド４２との短絡を抑制することができる。
更にまた、本実施形態のＤＲＡＭ６０の製造方法によれば、ビットコンタクトプラグとビット配線３０とを一回のリソグラフィー及びドライエッチングで形成することにより、ビットコンタクトプラグの径がビット配線幅よりも大きくなってしまうといった、ビットコンタクトプラグとビット配線との合わせズレが生じない。このため、他の導体とのショートの問題を抑制することができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、上述した実施形態のＤＲＡＭでは、メモリセルの構成に、ワード線が半導体基板内に完全に埋め込まれた埋め込み型トランジスタとしてリセスチャネル型トランジスタを用いる例を示したが、本発明はこれに限定されるものではなく、種々の埋め込み型トランジスタを適用することができる。
具体的には、図３１（ａ）及び図３１（ｂ）に示すようなメモリセルの構成を例示することができる。この例のメモリセルは、上記実施形態と同様に、ワード線が半導体基板内に完全に埋め込まれた埋め込みゲート型トランジスタ、キャパシタ、配線層が形成された積層構造体であり、埋め込みゲート型トランジスタの構成以外については上記実施形態と同一である。したがって、以下の説明においては、上記実施形態の半導体装置と同一の構成部分については同じ符号を付すると共に説明を省略する。
図３１（ａ）及び図３１（ｂ）に示すように、本例の埋め込みゲート型トランジスタは、図３１（ａ）に示すように、埋め込み配線２２３Ｂの底面の一部が、当該埋め込み配線２２３Ｂの長手方向に配置された各ＳＴＩ素子分離膜２０８の上面に埋め込まれた構成となっている。すなわち、ＳＴＩ素子分離膜２０８の上面の高さが、隣接する当該ＳＴＩ素子分離膜２０８間の、シリコン基板１の表面の高さよりも低くなるように構成されている。これにより、シリコン基板１の上面には、埋め込み配線２２３Ｂの底面の、ＳＴＩ素子分離膜２０８への埋め込み部分とゲート絶縁膜１５を介して隣接するサドル形状のシリコン部２１４が設けられる。
ここで、埋め込みゲート電極２２３Ａと埋め込み配線２２３Ｂとは同じ構造を有していることから、埋め込みゲート電極２２３Ａにおいても同様のサドル形状のシリコン部２１４が設けられている。このサドル形状のシリコン部２１４は、ソース領域とドレイン領域との電位差が閾値を超えたとき、チャネルとして機能させることができる。このように、本例の埋め込みゲート型トランジスタは、サドル形状のシリコン部２１４のようなチャネル領域を有するサドルフィン型トランジスタを構成する。
続いて、上記構成を有するサドルフィン型トランジスタの製造方法について説明する。
素子分離領域の形成工程（図３〜図６を参照）及び埋め込みゲート電極の形成工程におけるハードマスクの形成（図７を参照）は、上記実施形態と同一である。
次に、図３２（ａ）及び図３２（ｂ）に示すように、ドライエッチングによって上記ハードマスクから露出するシリコン基板１をエッチングすることにより、ゲート電極溝（トレンチ）２１３を形成する。また、図３２（ａ）に示すように、ゲート電極溝２１３を形成する際に、シリコン基板１のシリコン層の部分よりもＳＴＩ素子分離膜２０８の部分を深くエッチングする。これにより、ＳＴＩ素子分離膜２０８の上面よりも高いシリコン層の部分であってゲート電極溝２１３と接する部分には、サドル状のシリコン部２１４が残存する。このサドル状のシリコン部２１４がトランジスタのチャネル領域として機能する。
次に、図９（ａ）及び図９（ｂ）に示すように、ゲート電極溝２１３の内壁面及び基板の表面全体にゲート絶縁膜１５を形成した後、このゲート絶縁膜１５上にゲート電極材料を順次堆積して、ゲート電極溝２１３内に埋め込み形成する。
次に、図３３（ａ）及び図３３（ｂ）に示すように、ゲート電極溝２１３内に埋め込み形成した窒化チタン膜１６及びタングステン膜１７をエッチバックして、ゲート電極溝２１３の底部にのみ窒化チタン膜１６及びタングステン膜１７を残存させる。このようにして、シリコン基板１に設けられたゲート電極溝２１３内に埋め込まれる埋め込みゲート電極（ワード線）２２３Ａ及び埋め込み配線２２３Ｂを形成する。
これ以降の工程は、上記実施形態と同様である。
本例で説明したように、埋め込みゲート型トランジスタとしてサドルフィン型トランジスタを適用することにより、オン電流が大きくなるという利点がある。
１・・・シリコン基板（半導体基板）
１ａ・・・活性領域
２，５，７，９・・・シリコン酸化膜
３，６，１１，２９，３１・・・シリコン窒化膜
４・・・素子分離溝（トレンチ）
８・・・ＳＴＩ素子分離膜
１０・・・Ｎ型不純物拡散層
１２・・・カーボン膜（アモルファス・カーボン膜）
１３・・・ゲート電極溝
１４・・・シリコン部
１５・・・ゲート絶縁膜
１６・・・窒化チタン膜
１７，２８・・・タングステン膜
１８，３２・・・ライナー膜
１９・・・埋め込み絶縁膜
２２・・・キャップ絶縁膜
２３Ａ・・・埋め込みゲート電極（ワード線）
２３Ｂ・・・埋め込み配線
２４・・・第１層間絶縁膜（層間絶縁膜）
２４ａ・・・ビットコンタクト開口部
２４ｂ・・・開口パターン
２５，３７・・・拡散領域
２６・・・ポリシリコン膜
２７・・・タングステンシリサイド膜
３０・・・ビット線
３３・・・絶縁層（ＳＯＤ膜）
３４・・・第２層間絶縁膜
３４ａ・・・開口パターン
３５・・・容量コンタクト開口部（コンタクトホール）
３６・・・サイドウォール（ＳＷ）
３８ａ・・・ポリシリコン層
３９ａ・・・コバルトシリサイド層（シリサイド層）
４０Ａ・・・チタン積層膜
４０ａ・・・チタン合金層
４０Ｂ・・・タングステン膜
４０ｂ・・・タングステン層
４１・・・容量コンタクトプラグ
４２・・・容量コンタクトパッド
４３・・・ストッパー膜
４４・・・第３層間絶縁膜
４５・・・コンタクトホール
４６・・・下部電極
４７・・・容量絶縁膜
４８・・・上部電極
４９・・・第４層間絶縁膜
５０・・・上部金属配線
５１・・・保護膜
６０・・・ＤＲＡＭ（半導体装置）
１１５・・・ゲート絶縁膜
１２３・・・ゲート電極
１３０・・・配線層

Claims (8)

  1. メモリセル領域に、
    半導体基板に埋め込むように設けられた埋め込みゲート電極と、
    前記半導体基板上に設けられ、ビットコンタクトプラグとビット線とを有する絶縁層と、を少なくとも有する埋め込みゲート型トランジスタを備える半導体装置であって、
    前記絶縁層を貫通するように設けられた容量コンタクトプラグと、
    前記絶縁層上に設けられ、前記容量コンタクトプラグ及びキャパシタの下部電極と接続される容量コンタクトパッドと、を備え、
    前記容量コンタクトプラグが、前記半導体基板側からポリシリコン層、シリサイド層、金属層からなる積層構造であり、
    前記容量コンタクトパッドの底面と前記金属層の上面との接続部分以外の当該金属層の上面が、前記絶縁層の上面からリセスされるとともに、
    前記シリサイド層の上面が、前記金属層によって被覆されていることを特徴とする半導体装置。
  2. 前記容量コンタクトパッド及び前記金属層が同一の材料から構成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記容量コンタクトパッドと前記金属層とが一体形成されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記容量コンタクトパッド及び前記金属層が、複数の金属層から構成されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 周辺回路領域に、
    前記半導体基板上に設けられたゲート電極と、
    前記ゲート電極を被覆する前記絶縁層と、を少なくとも有する周辺回路用トランジスタをさらに備え、
    前記絶縁層が、メモリセル領域及び周辺回路領域にわたって前記半導体基板上に設けられ、
    メモリセル領域の前記絶縁層上に前記容量コンタクトパッドが設けられるとともに周辺回路領域の前記絶縁層上に配線層が設けられており、
    前記容量コンタクトパッドと前記配線層とが同一階層に設けられていることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
  6. 前記配線層が、前記容量コンタクトパッドと同一の材料から構成されていることを特徴とする請求項５に記載の半導体装置。
  7. 前記容量コンタクトパッドがドットパターンであり、前記配線層がラインパターンであることを特徴とする請求項５又は６に記載の半導体装置。
  8. 半導体基板のメモリセル領域に埋め込みゲート電極を形成する工程と、
    前記半導体基板の上面のメモリセル領域にビットコンタクト及びビット線を形成するとともに、周辺回路領域にゲート電極を形成する工程と、
    メモリセル領域及び周辺回路領域にわたって前記半導体基板上に絶縁層を形成する工程と、を備えた半導体装置の製造方法であって、
    メモリセル領域の前記絶縁層を貫通するように、コンタクトホールを形成する工程と、
    前記コンタクトホール内をポリシリコンで埋め込んだ後、上面が前記絶縁層の上面からリセスするようにエッチバックしてポリシリコン層を形成する工程と、
    前記コンタクトホール内のポリシリコン層上に、シリサイド層を形成する工程と、
    前記コンタクトホール内を金属材料で埋め込むとともに、メモリセル領域及び周辺回路領域にわたって前記絶縁層上に金属膜を形成する工程と、
    前記金属膜をパターニングする工程と、を備え、
    前記金属膜をパターニングする工程が、メモリセル領域に前記シリサイド層の上面を被覆する金属層及び容量コンタクトパッドを、周辺回路領域に配線層を一括形成するとともに、
    前記容量コンタクトパッドの底面と前記金属層の上面との接続部分以外の当該金属層の上面を、前記絶縁層の上面からリセスさせることを特徴とする半導体装置の製造方法。
JP2009287803A 2009-12-18 2009-12-18 半導体装置及び半導体装置の製造方法 Pending JP2011129762A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009287803A JP2011129762A (ja) 2009-12-18 2009-12-18 半導体装置及び半導体装置の製造方法
US12/965,380 US20110147889A1 (en) 2009-12-18 2010-12-10 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009287803A JP2011129762A (ja) 2009-12-18 2009-12-18 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011129762A true JP2011129762A (ja) 2011-06-30

Family

ID=44149888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009287803A Pending JP2011129762A (ja) 2009-12-18 2009-12-18 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20110147889A1 (ja)
JP (1) JP2011129762A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101933044B1 (ko) 2012-03-30 2018-12-28 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101916221B1 (ko) 2012-09-14 2018-11-08 삼성전자 주식회사 반도체 소자 및 그 제조 방법
KR102001417B1 (ko) 2012-10-23 2019-07-19 삼성전자주식회사 반도체 장치
KR102032369B1 (ko) * 2013-05-06 2019-10-15 삼성전자주식회사 랜딩 패드를 구비하는 반도체 소자
KR102185661B1 (ko) 2014-02-07 2020-12-02 삼성전자주식회사 비트 라인 구조체 및 스토리지 컨택 플러그를 포함하는 반도체 소자
KR102370284B1 (ko) 2015-07-24 2022-03-07 에스케이하이닉스 주식회사 반도체장치의 패턴 형성 방법
KR102757528B1 (ko) 2019-10-28 2025-01-22 삼성전자주식회사 반도체 메모리 소자

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04177760A (ja) * 1990-11-09 1992-06-24 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US6791131B1 (en) * 1993-04-02 2004-09-14 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
US6025226A (en) * 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
KR101368803B1 (ko) * 2007-10-02 2014-02-28 삼성전자주식회사 반도체 기억 장치 및 그 형성 방법
JP2010034198A (ja) * 2008-07-28 2010-02-12 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20110147889A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
JP5731858B2 (ja) 半導体装置及び半導体装置の製造方法
US8409955B2 (en) Method of forming a semiconductor device
US9147686B2 (en) Method for forming semiconductor device
JP5717943B2 (ja) 半導体装置およびその製造方法
TWI841912B (zh) 半導體記憶體裝置
US20070296031A1 (en) Semiconductor device and manufacture method thereof
US20090101968A1 (en) Structure of semiconductor device and manufacturing method of the same
JP2009158591A (ja) 半導体装置およびその製造方法
US20110183488A1 (en) Semiconductor device and method of fabricating the same
JP2010016220A (ja) 半導体装置及びその製造方法
US20120119278A1 (en) Semiconductor device and method of forming the same
JP2013254815A (ja) 半導体装置およびその製造方法
US11664435B2 (en) Dynamic random access memory and method of fabricating the same
US20100109062A1 (en) Semiconductor device
US8013373B2 (en) Semiconductor device having MOS-transistor formed on semiconductor substrate and method for manufacturing thereof
JP2011129762A (ja) 半導体装置及び半導体装置の製造方法
US8581315B2 (en) Semiconductor device having cylindrical lower electrode of capacitor and manufacturing method thereof
US20160086956A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2011159739A (ja) 半導体装置および半導体装置の製造方法
WO2014069213A1 (ja) 半導体装置およびその製造方法
JP2007294618A (ja) 半導体装置の製造方法及び半導体装置
US20080211018A1 (en) Semiconductor device and method of manufacturing the same
JP2011129761A (ja) 半導体装置の製造方法
JP2011171507A (ja) 半導体装置の製造方法
WO2014123176A1 (ja) 半導体装置及びその製造方法