JP2011129689A - Terminal electrode and method of manufacturing terminal electrode - Google Patents
Terminal electrode and method of manufacturing terminal electrode Download PDFInfo
- Publication number
- JP2011129689A JP2011129689A JP2009286475A JP2009286475A JP2011129689A JP 2011129689 A JP2011129689 A JP 2011129689A JP 2009286475 A JP2009286475 A JP 2009286475A JP 2009286475 A JP2009286475 A JP 2009286475A JP 2011129689 A JP2011129689 A JP 2011129689A
- Authority
- JP
- Japan
- Prior art keywords
- terminal electrode
- ceramic body
- metal
- film
- underlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】端子電極の形成に伴うセラミック素体の性能低下を十分に抑制し、信頼性に優れる電子部品を製造することが可能な端子電極の製造方法を提供すること。
【解決手段】第1の金属成分とガラス成分とを含むペーストを、電子部品用のセラミック素体上に塗布する塗布工程と、セラミック素体上のペーストを焼成して下地層を形成する焼成工程と、下地層の上に、乾式製膜法によって第2の金属成分を含む皮膜を形成して、下地層及び下地層を被覆する皮膜を有する端子電極を得る製膜工程と、を有する、端子電極の製造方法。
【選択図】なし
The present invention provides a method of manufacturing a terminal electrode that can sufficiently suppress the performance degradation of a ceramic body due to the formation of the terminal electrode and can manufacture an electronic component having excellent reliability.
An application step of applying a paste containing a first metal component and a glass component on a ceramic body for an electronic component, and a firing step of firing the paste on the ceramic body to form an underlayer. And a film forming step of forming a film containing the second metal component on the underlayer by a dry film forming method to obtain a terminal electrode having the underlayer and a film covering the underlayer. Electrode manufacturing method.
[Selection figure] None
Description
本発明は、端子電極及び電子部品の製造方法に関する。 The present invention relates to a method for manufacturing terminal electrodes and electronic components.
フェライトコアや積層型電子部品に設けられる端子電極としては、金属からなる下地層の上にめっき膜が形成されたものが用いられている。このような端子電極は、各種情報機器用の基板に、ハンダを用いて実装されるため、良好なハンダ付け性を有することが求められる。 As a terminal electrode provided in a ferrite core or a multilayer electronic component, an electrode in which a plating film is formed on a base layer made of metal is used. Since such a terminal electrode is mounted on a substrate for various information devices using solder, it is required to have good solderability.
例えば、特許文献1では、フェライトコアに設けられる端子電極を、銀、銀合金又は銅からなる金属層の上に、Ni,Sn,Sn−Pb等のめっき皮膜を形成して端子電極を製造することが提案されている。 For example, in Patent Document 1, a terminal electrode provided on a ferrite core is manufactured by forming a plating film such as Ni, Sn, Sn-Pb on a metal layer made of silver, a silver alloy, or copper. It has been proposed.
フェライトコアや積層型電子部品などの電子部品は、これらが実装される電子機器の高機能化及び高品質化に伴って、一層の性能向上が要求されており、素材の有する特性を十分に活用することが求められる。 Electronic parts such as ferrite cores and multilayer electronic parts are required to have further improved performance as the electronic equipment on which they are mounted has been improved in function and quality. It is required to do.
しかしながら、特許文献1のような端子電極の製造方法では、めっき皮膜の形成に伴って、電子部品の性能が低下することが懸念される。例えば、チップ素体に端子電極を形成して積層型セラミックコンデンサを作製する際に、端子電極の表面層をニッケルめっき皮膜及びSnめっき皮膜をバレルめっき法等によって形成すると、めっき液がチップ素体を構成するセラミック素体の内部に侵入する可能性がある。このような事象が発生すると、セラミック素体内部において、金属の析出や電解液の残留が生じ、その結果短絡が発生してしまうことが懸念される。 However, in the method of manufacturing a terminal electrode as in Patent Document 1, there is a concern that the performance of the electronic component is degraded as the plating film is formed. For example, when a terminal electrode is formed on a chip body to produce a multilayer ceramic capacitor, if the surface layer of the terminal electrode is formed by a nickel plating film and an Sn plating film by a barrel plating method or the like, the plating solution is removed from the chip body. May enter the inside of the ceramic body constituting the. When such an event occurs, there is a concern that metal deposits and electrolyte remain inside the ceramic body, resulting in a short circuit.
また、端子電極の下地層の形成が不十分なために内部電極がニッケルめっき皮膜を形成する面に一部露出しているような場合、めっき形成時に、ニッケルめっき皮膜が水素を吸蔵してしまい、この水素がSnめっき膜に閉じ込められて、絶縁抵抗値の低下の要因となり得る。さらに、めっき工程時にセラミック素体又はチップ素体同士が接触し、これによって生じたクラック等が、セラミック素体内部へのめっき液の侵入の要因になることも考えられる。 Also, if the internal electrode is partially exposed on the surface on which the nickel plating film is formed due to insufficient formation of the base layer of the terminal electrode, the nickel plating film occludes hydrogen during plating formation. This hydrogen is confined in the Sn plating film, which may cause a decrease in the insulation resistance value. Furthermore, it is also conceivable that ceramic bodies or chip bodies are brought into contact with each other during the plating process, and cracks or the like caused by this contact may cause the plating solution to enter the ceramic body.
また、特許文献1のようにめっき皮膜の下地となる下地層を、金属からなる金属層とする場合、当該金属層を形成するために、高温で焼成することが必要となる。これによって、金属層に含まれる金属元素がセラミック素体中に拡散してしまい、セラミック素体の磁気特性や電気特性が低下してしまうことが懸念される。 Moreover, when making the base layer used as the base of a plating film into a metal layer which consists of a metal like patent document 1, in order to form the said metal layer, it is necessary to bake at high temperature. As a result, there is a concern that the metal element contained in the metal layer diffuses into the ceramic body and the magnetic characteristics and electrical characteristics of the ceramic body deteriorate.
本発明は上記事情に鑑みてなされたものであり、端子電極の形成に伴うセラミック素体の性能低下を十分に抑制し、信頼性に優れる電子部品を製造することが可能な端子電極の製造方法及び電子部品の製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and a method of manufacturing a terminal electrode capable of sufficiently suppressing the performance degradation of the ceramic body associated with the formation of the terminal electrode and manufacturing an electronic component having excellent reliability. And it aims at providing the manufacturing method of an electronic component.
上記目的を達成するため、本発明は、一つの側面において、電子部品のセラミック素体上に設けられる端子電極の製造方法であって、第1の金属成分とガラス成分とを含むペーストを、セラミック素体上に塗布する塗布工程と、セラミック素体上のペーストを焼成して下地層を形成する焼成工程と、下地層の上に、乾式製膜法によって第1の金属成分とは異なる第2の金属成分を含む皮膜を形成して、下地層及び下地層を被覆する皮膜を有する端子電極を得る製膜工程と、を有する、端子電極の製造方法を提供する。 In order to achieve the above object, according to one aspect of the present invention, there is provided a method for manufacturing a terminal electrode provided on a ceramic body of an electronic component, wherein a paste containing a first metal component and a glass component is ceramic. A coating step for coating on the base body, a firing step for firing the paste on the ceramic body to form an underlayer, and a second metal layer different from the first metal component on the underlayer by a dry film forming method. Forming a film containing the metal component, and obtaining a terminal electrode having a base layer and a film covering the base layer.
上記本発明では、下地層を、第1の金属成分とガラス成分とを含むペーストを用いて形成しているため、第1の金属成分としてNi等の高融点金属を用いた場合であっても、密着性に優れる下地層を十分に低い焼成温度で形成することができる。また、乾式製膜法によって皮膜を形成していることから、セラミック素体へのめっき液の侵入を防止することができる。これらの要因によって、セラミック素体の電気特性や磁気特性の低下が十分に抑制され、信頼性に優れる電子部品を得ることが可能な端子電極を製造することができる。 In the present invention, since the underlayer is formed using a paste containing the first metal component and the glass component, even if a refractory metal such as Ni is used as the first metal component, An underlayer having excellent adhesion can be formed at a sufficiently low firing temperature. Moreover, since the film is formed by the dry film forming method, it is possible to prevent the plating solution from entering the ceramic body. Due to these factors, it is possible to manufacture a terminal electrode that can sufficiently suppress the deterioration of the electrical characteristics and magnetic characteristics of the ceramic body and obtain an electronic component with excellent reliability.
本発明の製造方法では、焼成工程の後に、下地層の表面をブラストする表面処理工程を有することが好ましい。これによって、焼成工程時に下地層にガラス浮きが生じた場合に、下地層の表面に析出したガラスを除去することができ、下地層と、その後に形成される皮膜との密着性とを向上させることができる。 In the manufacturing method of this invention, it is preferable to have the surface treatment process of blasting the surface of a base layer after a baking process. This makes it possible to remove the glass deposited on the surface of the underlayer when glass floats in the underlayer during the firing process, and to improve the adhesion between the underlayer and the film formed thereafter. be able to.
本発明の製造方法の製膜工程における乾式製膜法はコールドスプレー法であることが好ましい。コールドスプレー法によれば、焼成工程時に下地層の表面にガラス浮きが生じた場合であっても、第2の金属成分を含む材料粒子が下地層の表面に衝突することにより、下地層の表面におけるガラスを除去しながら材料粒子を付着させて皮膜を形成することができる。このため、下地層と皮膜との密着性に優れる端子電極を効率的に製造することができる。 The dry film forming method in the film forming step of the manufacturing method of the present invention is preferably a cold spray method. According to the cold spray method, even when glass float occurs on the surface of the underlayer during the firing process, the material particles containing the second metal component collide with the surface of the underlayer, so that the surface of the underlayer A film can be formed by adhering material particles while removing the glass. For this reason, the terminal electrode excellent in the adhesiveness of a base layer and a membrane | film | coat can be manufactured efficiently.
本発明における第1の金属成分は、Ni,Ti,Ag及びCuの少なくとも一種を含む金属、又は当該金属を含む合金を含有することが好ましい。これによって、比較的低温で焼成して下地層を形成しても、密着性に優れた端子電極を製造することができる。 The first metal component in the present invention preferably contains a metal containing at least one of Ni, Ti, Ag and Cu, or an alloy containing the metal. As a result, even if the base layer is formed by firing at a relatively low temperature, a terminal electrode having excellent adhesion can be produced.
また、本発明における第2の金属成分は、Sn及びAuの少なくとも一種を含む金属、又は当該金属を含む合金を含有することが好ましい。これによって、ハンダぬれ性及びハンダとの接続強度が一層向上し、一層信頼性に優れる電子部品を得ることができる。 Moreover, it is preferable that the 2nd metal component in this invention contains the metal containing at least 1 type of Sn and Au, or the alloy containing the said metal. As a result, the solder wettability and the connection strength with the solder are further improved, and an electronic component with further improved reliability can be obtained.
また、本発明は、別の側面において、第1の金属成分とガラス成分とを含むペーストを、セラミック素体上に塗布する塗布工程と、セラミック素体上のペーストを焼成して下地層を形成する焼成工程と、下地層の上に、乾式製膜法によって第2の金属成分を含む皮膜を形成して、下地層及び下地層を被覆する皮膜を有する端子電極を得る製膜工程と、を有する、セラミック素体とその上に端子電極とを備える電子部品の製造方法を提供する。 Further, according to another aspect of the present invention, in another aspect, an application step of applying a paste containing a first metal component and a glass component onto a ceramic body, and firing the paste on the ceramic body to form an underlayer And a film-forming step of forming a film containing the second metal component on the base layer by a dry film-forming method to obtain a terminal electrode having a base layer and a film covering the base layer. An electronic component manufacturing method comprising a ceramic body and a terminal electrode thereon is provided.
上記本発明では、下地層を、第1の金属成分とガラス成分とを含むペーストを用いて形成しているため、第1の金属成分としてNi等の高融点金属を用いた場合であっても、密着性に優れる下地層を十分に低い焼成温度で形成することができる。また、乾式製膜法によって皮膜を形成していることから、セラミック素体表面のめっき液による腐食及び素体内部へのめっき液の侵入を防止することができる。これらの要因によって、セラミック素体の電気特性や磁気特性の低下が十分に抑制され、信頼性に優れる電子部品を製造することができる。 In the present invention, since the underlayer is formed using a paste containing the first metal component and the glass component, even if a refractory metal such as Ni is used as the first metal component, An underlayer having excellent adhesion can be formed at a sufficiently low firing temperature. Further, since the film is formed by the dry film forming method, it is possible to prevent corrosion of the ceramic body surface by the plating solution and invasion of the plating solution into the inside of the body. Due to these factors, it is possible to manufacture a highly reliable electronic component in which the electrical characteristics and magnetic characteristics of the ceramic body are sufficiently suppressed.
本発明によれば、端子電極の形成に伴うセラミック素体の性能低下を十分に抑制し、信頼性に優れる電子部品を製造することが可能な端子電極の製造方法及び電子部品の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the terminal electrode which can suppress the performance fall of the ceramic element body accompanying formation of a terminal electrode, and can manufacture the electronic component which is excellent in reliability, and the manufacturing method of an electronic component are provided. can do.
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一または同等の要素には同一の符号を付与し、重複する説明を省略する。 In the following, preferred embodiments of the present invention will be described with reference to the drawings as the case may be. In the drawings, the same or equivalent elements are denoted by the same reference numerals, and redundant description is omitted.
<第1実施形態>
図1は、本実施形態の製造方法によって得られるセラミックコアの斜視図である。セラミックコア100は、図1に示すようにドラム形状を有している。
<First Embodiment>
FIG. 1 is a perspective view of a ceramic core obtained by the manufacturing method of the present embodiment. The
図2は、図1のセラミックコアのII−II線における模式断面図である。セラミックコア100は、図1及び図2に示すように、巻芯部12と、当該巻芯部12の軸方向の両端に形成された一対の鍔部14とを有するドラム形状のセラミック素体10と、該セラミック素体10の一方の鍔部14上に設けられる一対の端子電極20とを備える。
2 is a schematic cross-sectional view taken along line II-II of the ceramic core of FIG. As shown in FIGS. 1 and 2, the
図1及び図2に示すように、セラミック素体10の巻芯部12及び鍔部14は、ともに円柱形状を有しており、巻芯部12と鍔部14とは、一体的に形成されている。一対の端子電極20は、それぞれセラミック素体10の鍔部14における周側面16の一部と端面18の一部を覆うように設けられている。端子電極20は、セラミック素体10側から、下地層22と皮膜24とが積層された積層構造を有している。
As shown in FIGS. 1 and 2, both the
本実施形態の製造方法は、セラミックコア用のセラミック素体10上に端子電極20を製造する、端子電極20の製造方法である。この製造方法は、セラミックコア100用のセラミック素体10を作製する準備工程と、第1の金属成分とガラス成分とを含むペーストを、セラミック素体10の上に塗布する塗布工程と、セラミック素体10の上のペーストを焼成して下地層22を形成する焼成工程と、下地層22の表面をブラストする表面処理工程と、下地層22の上に、乾式製膜法によって第2の金属成分を含む皮膜24を形成して、下地層22が皮膜24によって被覆された端子電極20を得る製膜工程と、を有する。この製造方法は、電子部品の一種である、セラミック素体10と該セラミック素体10の上に端子電極20とを備えるセラミックコア100の製造方法でもある。以下、適宜図面を参照しつつ各工程の詳細について説明する。
The manufacturing method of this embodiment is a manufacturing method of the
準備工程では、セラミックコア用のセラミック素体10を作製する。このセラミック素体10は、公知の方法で作製することができる。例えば、セラミックコア100がフェライトコアである場合、Ni−Cu−Zn系、Ni−Zn系、又はMn−Zn系のフェライト粉末、バインダ及び添加物を配合して混合し、必要に応じて加熱して造粒する。得られた造粒粉をプレス成形して成形体を作製し、所定の温度に加熱して脱脂した後、焼成してフェライトコア用のセラミック素体10を作製することができる。焼成温度は、例えば1000〜1200℃、焼成時間は、例えば1〜3時間に設定することができる。なお、セラミックコア100が非磁性体コアである場合は、例えばアルミナ等の粉末を用いて公知の方法でセラミック素体10を作製することができる。
In the preparation step, the
塗布工程では、セラミック素体10の上に、第1の金属成分とガラス成分とを含むペーストを塗布する。ここで用いるペーストは、第1の金属成分を含む市販の金属粉、ガラス粉、バインダ及び溶剤を配合して調製することができる。第1の金属成分は、好ましくはNi,Ti,Ag及びCuの少なくとも一種を含む金属、又は当該金属を含む合金であり、より好ましくはNi又はNiを含む合金である。金属粉としては、これらの金属又は合金を含む粉末を用いることができる。
In the application step, a paste containing the first metal component and the glass component is applied on the
第1の金属成分のうち、Niは、優れた拡散防止機能を有しており、ハンダ食われや、ハンダや皮膜24に含まれる金属成分(Snなど)がセラミック素体10に拡散するのを十分に抑制することができる。また、Niは、表1に示すとおり、拡散防止機能を有すると考えられる金属の中で、最も融点が低いため、ガラス成分を用いることとの相乗作用によって、下地層22形成時の焼成温度の低減にも寄与する。このように、Niを含む金属粉末を用いることによって、金属元素の拡散や熱によるセラミック素体10の性能低下を十分に抑制することができる。
Of the first metal components, Ni has an excellent anti-diffusion function, and prevents the metal components (such as Sn) contained in the solder and the
第1の金属成分に用いられるNi合金としては、Niと、Pd,Pt,Co,Fe,Cr,Ti,W,Mo及びNbから選ばれる少なくとも一種の金属元素との合金が挙げられる。このような合金は、ハンダや皮膜24からセラミック素体10への金属元素の拡散を、十分に抑制することができる。また、Ni合金を用いることによって、下地層22の焼成温度、焼成時の収縮挙動、及び焼成時の線膨張係数等を調整することができる。
Examples of the Ni alloy used for the first metal component include alloys of Ni and at least one metal element selected from Pd, Pt, Co, Fe, Cr, Ti, W, Mo, and Nb. Such an alloy can sufficiently suppress the diffusion of the metal element from the solder or
なお、Ag及びCuは融点が低いため、第1の金属成分として、Ag又はCuを用いると、下地層22を形成する際に、焼成温度を低くすることができる。ただし、Ag及びCuは、Ni等に比べると拡散しやすい。このため、例えば、下地層22の拡散防止機能が損なわれない程度に、第1の金属成分がAg及びCuを含有してもよい。これによって、セラミック素体10への金属元素の拡散防止機能を維持しつつ、焼成温度の低減及び端子電極20の低抵抗化を図ることができる。
Since Ag and Cu have a low melting point, when Ag or Cu is used as the first metal component, the firing temperature can be lowered when the
ペーストにおける第1の金属成分の含有率は、第1の金属成分とガラス成分との合計を基準として、好ましくは60〜95質量%、より好ましくは70〜95質量%、さらに好ましくは80〜93質量%である。第1の金属成分の含有率が高くなり過ぎると、下地層22の焼成温度が高くなる傾向にある。一方、第1の金属成分の含有率が低くなり過ぎると、下地層22の拡散防止機能が損なわれる傾向にある。
The content of the first metal component in the paste is preferably 60 to 95% by mass, more preferably 70 to 95% by mass, and still more preferably 80 to 93%, based on the total of the first metal component and the glass component. % By mass. When the content rate of the first metal component becomes too high, the firing temperature of the
ペーストの調製に用いるガラス粉末に特に制限はないが、軟化温度が好ましくは700℃以下、より好ましくは600℃以下のものが好ましい。このように軟化温度の低いガラス粉末を用いることによって、焼成温度を低くすることが可能となり、第1の金属成分の酸化やセラミック素体10の性能低下を十分に抑制することができる。バインダとしては、アクリル、ブチラール、又はポリビニルアルコール等の樹脂を用いることができる。溶剤としては、エタノール、キシレン、ブチルカルビトール又はターピネオール等を用いることができる。ガラス粉末は、後述する表面処理工程におけるブラスト性を良好にする観点から、アルカリ金属酸化物を含むガラスからなるものであることが好ましい。
Although there is no restriction | limiting in particular in the glass powder used for preparation of a paste, A softening temperature becomes like this. Preferably it is 700 degrees C or less, More preferably, it is 600 degrees C or less. By using glass powder having a low softening temperature in this manner, the firing temperature can be lowered, and the oxidation of the first metal component and the performance degradation of the
本実施形態の製造方法は、塗布工程と焼成工程の間に、セラミック素体の上に塗布したペーストを加熱して脱脂する脱脂工程を有することが好ましい。脱脂工程では、ペーストに含まれるバインダを大気中で燃焼することによって除去する。脱脂工程における加熱温度は、バインダの種類によって異なり、例えば300〜500℃であることが好ましい。 It is preferable that the manufacturing method of this embodiment has a degreasing process of heating and degreasing the paste apply | coated on the ceramic base body between the application | coating process and a baking process. In the degreasing step, the binder contained in the paste is removed by burning in the atmosphere. The heating temperature in the degreasing step varies depending on the type of the binder, and is preferably 300 to 500 ° C, for example.
焼成工程では、セラミック素体10の上のペーストを焼成して下地層22を形成する。焼成時の雰囲気は、必要に応じて例えば窒素ガスやアルゴンガス等の不活性ガス雰囲気とし、焼成温度は、ペーストに含まれるガラス粉末の軟化温度以上とする。具体的には、焼成温度は、好ましくは500〜700℃、より好ましくは550〜650℃とする。焼成時間は、好ましくは0.1〜10時間、より好ましくは0.5〜5時間とする。このような焼成条件で焼成することによって、熱や元素拡散によるセラミック素体10の性能低下を抑制しつつ、密着性に優れる下地層22を形成することができる。焼成温度が高過ぎると、セラミック素体10と下地層22との界面付近における残留応力が大きくなり、セラミック素体10のクラックの発生、または密着性の低下が生じ易くなる傾向にある。一方、焼成温度が低過ぎると、下地層22の焼結が十分に進行せず、下地層22とセラミック素体10との密着性が損なわれる傾向にある。
In the firing step, the
下地層22の厚みは、好ましくは0.5〜20μm、より好ましくは2〜10μm、さらに好ましくは3〜8μmである。下地層22の厚みが小さくなり過ぎると、皮膜24からの元素拡散を十分に抑制することが困難になる傾向にある。一方、下地層22の厚みが大きくなり過ぎると、セラミックコア100が大型化する傾向にある。
The thickness of the
表面処理工程では、下地層22の表面をブラストする。本実施形態の製造方法では、ガラス粉と金属粉とを含むペーストを焼成して下地層22を形成しているため、焼成条件に応じて、下地層22の表面にガラスが析出するガラス浮きが発生して、下地層22と皮膜との十分な密着性が損なわれる場合がある。そこで、表面処理工程によって、下地層22の表面に存在するガラスをブラストすれば、下地層22と皮膜24との密着性を向上することができる。ブラストの方法は特に制限されず、例えば金属粒子を下地層22の表面に衝突させることによって、下地層22の表面にあるガラスを排除することができる。
In the surface treatment step, the surface of the
製膜工程では、下地層22の上に、乾式製膜法によって第2の金属成分を含む皮膜24を形成して、下地層22が皮膜24によって被覆された端子電極20を形成する。乾式製膜法としては、蒸着、イオンプレーティング、スパッタリング、CVD、プラズマCVD、溶射、又はコールドスプレーが挙げられる。本実施形態の製造方法では、このような乾式製膜によって皮膜24を形成するため、セラミック素体10にめっき液等を付着させる必要がない。したがって、めっき液によるセラミック素体10の表面の腐食、及びめっき液等の侵入に伴うセラミック素体10の性能低下を防止することができる。
In the film forming step, the
上述の乾式製膜法は、通常の条件によって行うことができる。なお、下地層22が形成されていないセラミック素体10の表面に皮膜24が形成されることを防止するために、蒸着、イオンプレーティング及びスパッタリングの場合は、セラミック素体10の表面をマスキングする必要がある。一方、溶射及びコールドスプレーの場合は、適切な条件を選定することによって、マスキングをしなくても下地層22の上のみに皮膜24を形成することができる。このため、工程簡略化の観点から、溶射及びコールドスプレーによって製膜することが好ましい。また、上述の表面処理工程と製膜工程とを同時に行うことができる点で、コールドスプレーが最も好ましい。つまり、コールドスプレーによれば、第2の金属成分を含む金属粒子や合金粒子の粒径、ノズルからの噴出速度、下地層22に衝突する際の速度(衝突速度)及びワーキングディスタンス(噴出口から下地層22までの距離)を調整することによって、下地層22の表面に析出したガラスを排除しながら、下地層22の表面上に粒子を付着及び堆積させて、皮膜24を形成することができる。コールドスプレーは、通常のコールドスプレー装置を用いて行うことができる。
The dry film forming method described above can be performed under normal conditions. In order to prevent the
コールドスプレーによって下地層22の表面上に皮膜24を形成する場合、吹き付ける粒子の種類、粒子の粒径、下地層22の材質等に応じて、コールドスプレー用のノズルの寸法や、粒子の噴出速度、ワーキングディスタンスなどを、適宜調整することが好ましい。粒子の種類としては、第2の金属成分を含有する金属粒子や合金粒子を用いることができる。
When the
コールドスプレーに用いる粒子の粒径は、好ましくは1〜30μm、より好ましくは1〜20μm、さらに好ましくは2〜10μm、最も好ましくは2〜5μmである。粒子の粒径が1μm未満であると、粒子を加速すること及びその噴出速度の安定性を確保することが困難になる傾向にある。一方、粒子の粒径が30μmを超えると、皮膜24の薄膜化が困難になる傾向にある。
The particle size of the particles used for the cold spray is preferably 1 to 30 μm, more preferably 1 to 20 μm, still more preferably 2 to 10 μm, and most preferably 2 to 5 μm. If the particle size is less than 1 μm, it tends to be difficult to accelerate the particles and to ensure the stability of the ejection speed. On the other hand, if the particle diameter exceeds 30 μm, it is difficult to reduce the thickness of the
コールドスプレーに用いる粒子の粒径は、小さいほど付着効率が高くなり、下地層22との密着性が向上する傾向にある。薄くて密着性の良好な金属層からなる皮膜24を形成する観点からは、できるだけ小さい粒径の粒子を用いることが好ましい。また金属層の厚さは、コールドスプレーに用いる粒子の平均粒径の0.5倍以上であることが好ましく、1倍以上であることがより好ましい。金属層の厚さが粒子の平均粒径の0.5倍未満であると、金属層の連続性の確保が困難になる傾向にある。
The smaller the particle size of the particles used for the cold spray, the higher the adhesion efficiency and the better the adhesion with the
吹き付ける粒子として、粒径1〜30μmのスズ粒子又はスズを含有する合金粒子を用いる場合、粒子の噴出速度は好ましくは100〜1000m/秒、衝突速度は好ましくは50〜800m/秒、より好ましくは360〜800m/秒である。衝突速度が大き過ぎると、下地層22が削られる場合があり、衝突速度が小さ過ぎると粒子の塑性変形が十分に進行せず、皮膜24の緻密さ及び均一性が損なわれる傾向にある。また、スズ粒子又はスズを含有する合金粒子のコールドスプレーによる供給量は、好ましくは1〜10g/分である。該供給量が1g/分未満であると、皮膜24の均一性が損なわれる傾向にあり、該供給量が10g/分を超えるとコールドスプレーのフィーダー等が閉塞する可能性がある。
When the particles to be sprayed are tin particles having a particle size of 1 to 30 μm or alloy particles containing tin, the ejection speed of the particles is preferably 100 to 1000 m / second, and the collision speed is preferably 50 to 800 m / second, more preferably 360 to 800 m / sec. If the impact speed is too high, the
コールドスプレーによってスズ皮膜又はスズ合金皮膜を形成する場合、セラミックス素体上におけるスズ又はスズ合金の堆積速度を、金属上におけるスズ又はスズ合金の堆積速度よりも大幅に小さくすることができる。このため、コールドスプレーの条件を調整すれば、マスクレスでスズ皮膜又はスズ合金皮膜を下地層22上のみに形成することができる。
When a tin film or a tin alloy film is formed by cold spraying, the deposition rate of tin or tin alloy on the ceramic body can be made significantly smaller than the deposition rate of tin or tin alloy on the metal. For this reason, if the conditions of cold spray are adjusted, a tin film or a tin alloy film can be formed only on the
コールドスプレーのキャリアガスとしては、不活性であり且つガス密度が小さいものが好ましい。これは、ガス密度が小さい方が体積膨張が大きく、容易に粒子を加速できるためである。具体的には、ヘリウムガス、ネオンガス、アルゴンガス、窒素ガス又はこれらの混合ガスが挙げられる。 The carrier gas for cold spray is preferably inert and has a low gas density. This is because the smaller the gas density, the larger the volume expansion, and the particles can be easily accelerated. Specifically, helium gas, neon gas, argon gas, nitrogen gas, or a mixed gas thereof can be used.
コールドスプレーによれば、常温でも皮膜24が形成可能であるため、溶射法に比べて皮膜24中の残留応力を十分に小さくすることができる。また、セラミック素体10の熱による性能低下を十分に抑制することができ、また、湿式めっきのようにめっき液を付着させる必要がないため、セラミック素体10の性能低下を十分に抑制することができる。さらに、下地層22の導電性の有無にかかわらず、緻密な皮膜24を効率よく形成することができる。なお、下地層22をセラミック素体10が熱によって性能低下しない程度に加熱してコールドスプレーを行えば、皮膜24の密着性及び粒子の付着確率を向上させることができる。
According to cold spray, since the
第2の金属成分は第1の金属成分とは異なるものであり、例えば、Sn及びAuの少なくとも一種を含む金属、又は当該金属を含む合金を含有することが好ましい。このため、皮膜24の形成には、このような金属や合金からなる金属粒子を用いることが好ましい。また、上述の第2の金属成分は、ハンダとの密着性を一層向上させる観点から、Sn又はSn合金を含有することがより好ましい。また、製造コストの観点からは、Snがさらに好ましい。
The second metal component is different from the first metal component. For example, the second metal component preferably contains a metal containing at least one of Sn and Au, or an alloy containing the metal. For this reason, it is preferable to use metal particles made of such a metal or alloy for forming the
Sn合金としては、Snと、Pt,Au,Pd,Ag及びCuから選ばれる少なくとも一種の金属元素との合金が挙げられる。このようなSn合金を用いることによって、ハンダのぬれ性、及びハンダとの密着性を一層向上させることができる。同様の観点から、Sn合金のうち、ハンダ用金属と同様の組成を有する成分がより好ましく、Sn−3.5Ag−0.5Cuが特に好ましい。 Examples of the Sn alloy include an alloy of Sn and at least one metal element selected from Pt, Au, Pd, Ag, and Cu. By using such an Sn alloy, the wettability of the solder and the adhesiveness with the solder can be further improved. From the same viewpoint, among the Sn alloys, a component having the same composition as the solder metal is more preferable, and Sn-3.5Ag-0.5Cu is particularly preferable.
皮膜24が第2の金属成分としてSn又はSn合金を含み、下地層22がNi又はNi合金を含んでいると、皮膜24からセラミック素体10への元素拡散を十分に抑制することができるため、セラミック素体10の性能低下が十分に抑制されるとともに、ハンダぬれ性及びハンダとの密着性に一層優れた端子電極20とすることができる。
If the
皮膜24の厚みは、好ましくは0.2〜20μm、より好ましくは1〜10μm、さらに好ましくは2〜6μmである。皮膜24の厚みが小さくなり過ぎると、ハンダぬれ性やハンダとの優れた密着性が損なわれる傾向にある。一方、皮膜24の厚みが大きくなり過ぎると、製造コストが上昇するとともにセラミックコア100が大型化する傾向にある。
The thickness of the
上述の工程によって、セラミック素体10と、該セラミック素体10の一方の鍔部14の表面上に設けられた端子電極20と、からなるセラミックコア100を得ることができる。この端子電極20は、第1の金属成分とガラス成分とを含む下地層と、第2の金属成分を含む皮膜とが積層された構造を有しているため、セラミック素体10との密着性、ハンダぬれ性及びハンダとの密着性に優れている。
Through the above-described steps, a
端子電極20の厚みT1は、好ましくは0.7〜40μm、より好ましくは3〜20μm、さらに好ましくは5〜15μmである。これによって、セラミックコア100の大型化を回避しつつ、ハンダぬれ及びハンダとの密着性に一層優れた端子電極20とすることができる。
The thickness T1 of the
端子電極20は、下地層22を1000℃以下の低温で焼成して形成しても、セラミック素体10との密着性に十分優れている。このように低温で焼成することができるため、セラミック素体10が有する性能を十分に維持することができる。すなわち、本実施形態の製造方法によれば、端子電極の形成に伴うセラミック素体の性能低下を十分に抑制し、信頼性に優れるセラミックコアを製造することができる。
Even if the
図3は、本実施形態の製造方法によって得られる電子部品の一種であるコイル部品の模式断面図である。コイル部品150は、上述の製造方法によって得られたセラミックコア100の巻芯部12に導電性材料からなる巻線50を巻回し、当該巻線の先端及び後端を、それぞれハンダ52を用いて端子電極20に接続することによって製造することができる。コイル部品150は、例えばチョークコイル、トランス、又はコモンモードチョークコイルであってもよい。
FIG. 3 is a schematic cross-sectional view of a coil component which is a kind of electronic component obtained by the manufacturing method of the present embodiment. The
<第2実施形態>
図4は、本発明の別の実施形態の製造方法によって得られる積層セラミックコンデンサを示す斜視図である。図4に示す積層セラミックコンデンサ200は、略直方体形状を有しており、例えば、長手方向(横)の長さが2.0mm程度、幅方向の長さ及び奥行き方向の長さが1.2mm程度である。
Second Embodiment
FIG. 4 is a perspective view showing a multilayer ceramic capacitor obtained by the manufacturing method of another embodiment of the present invention. The multilayer
積層型電子部品の一種である積層セラミックコンデンサ200は、略直方体形状のチップ素体1と、チップ素体1の両端部にそれぞれ形成された一対の端子電極20と、を備えている。チップ素体1は、互いに対向する端面11a及び端面11b(以下、纏めて「端面11」という。)と、端面11に垂直で互いに対向する側面13a及び13b(以下、纏めて「側面13」という。)と、端面11に垂直で互いに対向する側面15a及び側面15b(以下、纏めて「側面15」という。)とを有する。側面13と側面15とは互いに垂直である。
A multilayer
チップ素体1は、端面11と側面13aとの間の稜部R3、端面11と側面13bとの間の稜部R4、端面11と側面15aとの間の稜部R5、端面11と側面15bとの間の稜部R6を有している。稜部R3〜R6は、チップ素体1が研磨されてR形状を成している部分である。このようなR形状を有することによって、チップ素体1の稜部R3〜R6における破損の発生を抑制することができる。チップ素体1における稜部の曲率半径は、例えば、積層セラミックコンデンサ200の幅方向の長さの3〜15%とすることができる。
The chip body 1 includes a ridge portion R3 between the
端子電極20は、チップ素体1における端面11、稜部R3、稜部R4、稜部R5及び稜部R6を覆うとともに、側面13,15の端面11側の一部を一体的に覆うように設けられている。すなわち、端子電極20は、チップ素体1の頂部42を覆うように設けられている。
The
図5は、図4の積層セラミックコンデンサ200のV−V線における断面図である。すなわち、図5は、図4に示す積層セラミックコンデンサ200を、側面13に垂直で側面15に平行な面で切断した場合の断面構造を示す図である。
FIG. 5 is a cross-sectional view taken along line VV of the multilayer
端子電極20は、端面11、稜部R3〜R6及び頂部42の上において、チップ素体1側から順に下地層となる下地電極層23、及び皮膜24がこの順で積層された積層構造を有する。下地電極層23は、ガラス成分と第1の金属成分とを含有し、皮膜24は、第2の金属成分を含有する。
The
チップ素体1は、セラミック素体である複数の誘電体層7と複数の内部電極9とが交互に積層されて構成されている。この積層方向は、端子電極20が設けられている一対の端面11の対向方向に垂直であり、一対の側面13の対向方向に平行である。なお、説明の都合上、図5では、誘電体層7及び内部電極9の積層数を図面上で容易に視認できる程度の数としているが、所望の電気特性に応じて、誘電体層7及び内部電極9の積層数を適宜変更してもよい。積層数は、例えば、誘電体層7及び内部電極9を、それぞれ数十層としてもよく、100〜500層程度としてもよい。また、誘電体層7は、互いの間の境界が視認できない程度に一体化されていてもよい。
The chip body 1 is configured by alternately laminating a plurality of
内部電極9aは、一方の端面11a側の端子電極20と電気的に接続されており、他方の端面11b側の端子電極20とは電気的に絶縁されている。また、内部電極9bは、他方の端面11b側の端子電極20と電気的に接続されており、一方の端面11a側の端子電極20とは電気的に絶縁されている。内部電極9a及び内部電極9bは、誘電体層7を挟んで交互に積層されている。本実施形態の積層セラミックコンデンサ200は、端面11a側の端子電極20と内部電極9bとの絶縁信頼性、及び端面11b側の端子電極20と内部電極9aとの絶縁信頼性に優れている。
The
本実施形態の製造方法は、積層セラミックコンデンサ用のチップ素体1の端面11及び側面13,15の一部の上に設けられる端子電極20の製造方法であって、チップ素体1を作製する準備工程と、第1の金属成分とガラス成分とを含むペーストを、チップ素体1の端面11及び側面13,15の一部の上に塗布する塗布工程と、チップ素体1の端面11及び側面13,15の一部の上に塗布されたペーストを焼成して下地電極層23を形成する焼成工程と、下地電極層23の表面をブラストする表面処理工程と、下地電極層23の上に、乾式製膜法によって第2の金属成分を含む皮膜24を形成して、下地電極層23が皮膜24によって被覆された端子電極20を得る製膜工程と、を有する。すなわち、本実施形態の製造方法は、積層セラミックコンデンサ200の製造方法でもある。以下、適宜図面を参照しつつ各工程の詳細について説明する。
The manufacturing method of this embodiment is a manufacturing method of the
準備工程では、チップ素体1を以下に述べるような通常の方法で作製する。まず、誘電体層7となるセラミックグリーンシートを形成する。セラミックグリーンシートは、ドクターブレード法等を用いてセラミックスラリーをPETフィルム上に、塗布後、乾燥させて形成することができる。セラミックスラリーは、例えば、チタン酸バリウムを主成分とする誘電体材料に溶剤、及び可塑剤等を加え、混合することによって得ることができる。形成したセラミックグリーンシートに、内部電極9となる電極パターンをスクリーン印刷し、乾燥させる。電極パターンのスクリーン印刷には、Cu粉末又はNi粉末にバインダや溶剤等を混合した電極ペーストを用いることができる。
In the preparation step, the chip body 1 is manufactured by a normal method as described below. First, a ceramic green sheet to be the
このようにして複数の電極パターン付グリーンシート形成し、積層する。続いて、電極パターン付グリーンシートの積層体を積層方向と垂直に切断して直方体形状の積層チップを形成し、加熱処理を行って脱バインダを行う。加熱処理は、180〜400℃で0.5〜30時間行うことが好ましい。加熱処理して得られた積層チップを800〜1400℃で0.5〜8.0時間焼成し、バレル研磨して面取りを行い、直方体形状の稜部をR状にする。これによって、チップ素体1を得ることができる。 In this manner, a plurality of green sheets with electrode patterns are formed and laminated. Subsequently, the stacked body of green sheets with electrode patterns is cut perpendicularly to the stacking direction to form a rectangular parallelepiped stacked chip, and heat treatment is performed to remove the binder. The heat treatment is preferably performed at 180 to 400 ° C. for 0.5 to 30 hours. The laminated chip obtained by the heat treatment is baked at 800 to 1400 ° C. for 0.5 to 8.0 hours, barrel-polished to be chamfered, and the rectangular parallelepiped ridge is made into an R shape. Thereby, the chip body 1 can be obtained.
塗布工程では、第1の金属成分とガラス成分とを含むペーストを、チップ素体1の端面11上と、側面13,15の端面11側の一部の上に塗布する。ペーストは、第1実施形態と同様のものを用いることができる。
In the application step, a paste containing the first metal component and the glass component is applied on the
焼成工程では、チップ素体1の端面11及び側面13,15の上に塗布されたペーストを焼成して下地電極層23を形成する。この場合、下地電極層23は内部電極9と端子電極20の電気的導通を確保する機能を有する。焼成温度は、ペーストに含まれるガラス成分の軟化温度以上であり、且つペーストに含まれる第1の金属成分が十分に焼結して下地電極層23の電気抵抗を小さくすることが可能な温度にすることが好ましい。焼成時の雰囲気は、第1実施形態と同様とすることができる。これによって、熱や元素拡散によるチップ素体1における誘電体層7の性能低下を抑制しつつ、密着性及び内部電極9との電気導通性に優れる下地電極層23を形成することができる。
In the firing step, the
下地電極層23の厚みは、好ましくは0.5〜20μm、より好ましくは2〜10μm、さらに好ましくは3〜8μmである。下地電極層23の厚みが小さくなり過ぎると、後述する工程で作製する皮膜24からの元素拡散を十分に抑制することが困難になる傾向にある。一方、下地電極層23の厚みが大きくなり過ぎると、積層セラミックコンデンサ200が大型化する傾向にある。
The thickness of the
表面処理工程では、下地電極層23の表面をブラストする。本実施形態の製造方法では、ガラス粉と金属粉とを含むペーストを焼成して下地電極層23を形成しているため、焼成条件に応じて、下地電極層23の表面にガラスが析出するガラス浮きが発生して、下地電極層23と皮膜との十分な密着性及び電気導通性が損なわれる場合がある。そこで、表面処理工程によって、下地電極層23の表面に存在するガラスをブラストすれば、下地電極層23と皮膜24との密着性及び電気伝導性を向上することができる。下地電極層23の表面全体を基準として、ガラスによって被覆される面積は、密着性及び電気導通性の向上の観点から、好ましくは10%以下である。ブラストの方法は特に制限されず、例えば金属粒子を下地電極層23の表面に衝突させることによって、下地電極層23の表面のガラスを排除することができる。
In the surface treatment step, the surface of the
上述のブラストによって、下地電極層23の表面を粗化することができる。これによって、下地電極層23と第2の金属成分を含む皮膜24との密着性を向上することができる。下地電極層23の表面粗さは、好ましくはRa(中心線平均粗さ)で0.3〜5μmである。Raが0.3μm以下であると、下地電極層23と皮膜24との密着性向上の効果が不十分となる傾向にある。一方、Raが5μm以上であると、下地電極層23の連続性が損なわれ易くなる傾向にある。
The surface of the
下地電極層23の構造は、皮膜24側の表面のガラス被覆面積が全表面の10%以下であり、且つ表面粗さがRaで0.3〜5μmであることが好ましい。これらは、ブラストの条件を適切に設定することにより、容易に上述の構造を有する下地電極層23を形成することができる。下地電極層23とチップ素体1(セラミック素体)との界面における密着性を向上させる観点から、下地電極層23は、電気導通性を損なわない範囲でガラス成分の含有量を多くすることが好ましい。すなわち、下地電極層23と第2の金属成分を含む皮膜24との界面よりも下地電極層23とチップ素体1との界面の方がガラス被覆面積の割合が高い方が好ましい。
As for the structure of the
製膜工程では、下地電極層23の上に、乾式製膜法によって第2の金属成分を含む皮膜24を形成して、下地電極層23が皮膜24によって被覆された端子電極20を形成する。乾式製膜法としては、第1実施形態と同様の方法を採用することができる。したがって、めっき液等の侵入に伴うチップ素体1の腐食を防止することができる。また、この場合、製膜中に水素が発生しない乾式工法を選ぶことが好ましい。製膜工程で水素が発生すると、水素がチップ素体1におけるセラミック素体中に吸蔵され、IR低下等の電気的特性の劣化を引き起こす場合がある。このため、CVD法を用いる場合は製膜中に水素が発生しない原料を用いることが好ましい。
In the film forming step, the
皮膜24の厚みは、好ましくは0.2〜20μm、より好ましくは1〜10μm、さらに好ましくは2〜6μmである。皮膜24の厚みが小さくなり過ぎると、ハンダぬれ性やハンダとの優れた密着性が損なわれる傾向にある。一方、皮膜24の厚みが大きくなり過ぎると、製造コストが上昇するとともに積層セラミックコンデンサ200が大型化する傾向にある。
The thickness of the
上述の工程によって、チップ素体1と、該チップ素体1の端面11及び側面13,15の一部の上に設けられた端子電極20と、からなる積層セラミックコンデンサ200を得ることができる。この端子電極20は、第1の金属成分とガラス成分とを含む下地電極層23と、第2の金属成分を含む皮膜とが積層された構造を有しているため、チップ素体1との密着性、ハンダぬれ性及びハンダとの密着性に優れている。
The multilayer
端子電極20の厚みT1は、好ましくは0.7〜40μm、より好ましくは3〜20μm、さらに好ましくは5〜15μmである。これによって、積層セラミックコンデンサ200の大型化を回避しつつ、ハンダぬれ及びハンダとの密着性に一層優れた端子電極20とすることができる。
The thickness T1 of the
端子電極20は、1000℃以下の低温で焼成しても密着性に十分優れていることから、誘電体層7の性能を十分に維持することができる。すなわち、本実施形態の製造方法によれば、端子電極の形成に伴う誘電体層7の性能低下を十分に抑制し、信頼性に優れる積層セラミックコンデンサを製造することができる。
Since the
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。上記各実施形態では、電子部品としてセラミックコア、コイル部品及び積層セラミックコンデンサを挙げたが、本発明の製造方法は、上述の電子部品に限定されるものではない。本発明の製造方法は、例えば、セラミック焼結体の素体を含むバリスタ、サーミスタ(PTC,NTC)、インダクタ又はこれらの複合部品等の電子部品の製造方法にも適用可能である。これらの電子部品は単層であってもよく、上述の第2実施形態のように積層型の電子部品であってもよい。製造する電子部品に応じて、セラミック素体として磁性体や誘電体を適宜用いることができる。 The preferred embodiment of the present invention has been described above, but the present invention is not limited to the above embodiment. In each said embodiment, although the ceramic core, the coil component, and the multilayer ceramic capacitor were mentioned as an electronic component, the manufacturing method of this invention is not limited to the above-mentioned electronic component. The manufacturing method of the present invention can also be applied to a manufacturing method of electronic parts such as a varistor including a ceramic sintered body, a thermistor (PTC, NTC), an inductor, or a composite part thereof. These electronic components may be a single layer, or may be stacked electronic components as in the second embodiment described above. Depending on the electronic component to be manufactured, a magnetic body or a dielectric can be appropriately used as the ceramic body.
本発明の製造方法において、表面処理工程は必ずしも行う必要はなく、また、制膜工程と表面処理工程とを同時に行ってもよい。また、セラミック素体と下地層の間、又は下地層と皮膜の間に他の材料からなる層が存在していてもよい。また、下地層や皮膜の製造を複数回繰り返して、複数の下地層や複数の皮膜が積層した積層構造を有する端子電極としてもよい。 In the production method of the present invention, the surface treatment step is not necessarily performed, and the film-controlling step and the surface treatment step may be performed simultaneously. Further, a layer made of another material may exist between the ceramic body and the base layer, or between the base layer and the coating. Moreover, it is good also as a terminal electrode which has the laminated structure which repeated manufacture of the base layer and the film | membrane several times, and laminated | stacked the several base layer and the some film.
実施例及び比較例を参照して本発明の内容をより詳細に説明するが、本発明は下記の実施例に限定されるものではない。 The contents of the present invention will be described in more detail with reference to examples and comparative examples, but the present invention is not limited to the following examples.
[実施例1]
<端子電極の形成>
図1に示すようなNi−Cu−Zn系フェライトからなるドラム型のセラミック素体を準備した。また、これとは別に、市販のニッケル粉末(平均粒径:1μm)と、市販のガラス粉末(平均粒径:1μm、軟化温度:550℃)とを混合して、ガラス粉末に対するニッケル粉末の質量比が9.0である混合粉末を得た。これにバインダ(ポリビニルアルコール)及び溶剤を加えてペーストを調製した。
[Example 1]
<Formation of terminal electrode>
A drum-type ceramic body made of Ni—Cu—Zn ferrite as shown in FIG. 1 was prepared. Separately, commercially available nickel powder (average particle size: 1 μm) and commercially available glass powder (average particle size: 1 μm, softening temperature: 550 ° C.) are mixed, and the mass of the nickel powder relative to the glass powder. A mixed powder having a ratio of 9.0 was obtained. To this was added a binder (polyvinyl alcohol) and a solvent to prepare a paste.
上述のセラミック素体の所定部分に、上述の通り調製したペーストを塗布し、大気中、600℃で焼成して、セラミック素体の表面上に厚みが5μmである下地層を形成した。 The paste prepared as described above was applied to a predetermined portion of the ceramic body, and fired at 600 ° C. in the atmosphere to form a base layer having a thickness of 5 μm on the surface of the ceramic body.
下地層が形成されていないセラミック素体の表面に、カプトンテープ製のマスキングを施し、セラミック素体の表面上に形成された下地層に、コールドスプレーによってスズ粒子を衝突させて、下地層の上に、平均膜厚5μmのスズ皮膜を形成した。コールドスプレーは、以下の条件で行った。 The surface of the ceramic body on which the underlayer is not formed is masked with Kapton tape, and tin particles collide with the underlayer formed on the surface of the ceramic body by cold spraying. Then, a tin film having an average film thickness of 5 μm was formed. Cold spraying was performed under the following conditions.
・キャリアガス:Heガス
・ガス圧力:0.5MPa
・スズ粒子の平均粒径:20μm
・スズ粒子の供給量:2g/分
・スズ粒子の噴出速度:400m/秒
・ワーク温度:室温(約20℃)
・スキャン速度(500mm/秒)
・ Carrier gas: He gas ・ Gas pressure: 0.5 MPa
-Average particle size of tin particles: 20 μm
-Tin particle supply rate: 2 g / min-Tin particle ejection speed: 400 m / sec-Work temperature: Room temperature (about 20 ° C)
・ Scanning speed (500mm / sec)
以上の工程によって、セラミック素体の上に、下地層と、該下地層を被覆するスズ皮膜とからなる端子電極を形成し、図1に示すようなフェライトコアを得た。同様の製造を繰り返し行って、端子電極が形成されたフェライトコアを20個作製した。 Through the above steps, a terminal electrode made of a base layer and a tin film covering the base layer was formed on the ceramic body, and a ferrite core as shown in FIG. 1 was obtained. The same production was repeated to produce 20 ferrite cores on which terminal electrodes were formed.
<評価>
(ハンダぬれ性の評価)
端子電極が形成されたフェライトコア20個を、鉛フリーハンダ(千住金属工業製、商品名:エコソルダーM705,組成:Sn−3.5Ag−0.5Cu)を用いて、電極を有するプリント基板上に実装して評価用サンプルを作製した。この評価用サンプルを用いて、ハンダぬれ性を目視により以下の基準で評価した。
<Evaluation>
(Evaluation of solder wettability)
On a printed circuit board having electrodes, 20 ferrite cores on which terminal electrodes are formed are used with lead-free solder (Senju Metal Industry, trade name: Ecosolder M705, composition: Sn-3.5Ag-0.5Cu). The sample for evaluation was produced by mounting it. Using this evaluation sample, the solder wettability was visually evaluated according to the following criteria.
A:ハンダぬれ性がよく、フェライトコアの端子電極とプリント基板の電極との間に滑らかなフィレットを形成することができた。
B:ハンダぬれ性が悪く、フェライトコアの端子電極とプリント基板の電極との間に滑らかなフィレットを形成することができなかった。
A: The solder wettability was good, and a smooth fillet could be formed between the ferrite core terminal electrode and the printed circuit board electrode.
B: The solder wettability was poor, and a smooth fillet could not be formed between the ferrite core terminal electrode and the printed circuit board electrode.
その結果、20個全てのサンプルの評価が「A」であり、実施例1のフェライトコアにおける端子電極は、ハンダぬれ性に優れることが確認された。 As a result, the evaluation of all 20 samples was “A”, and it was confirmed that the terminal electrode in the ferrite core of Example 1 was excellent in solder wettability.
(端子電極の信頼性の評価)
上述のハンダぬれ性の評価を行った後、プリント基板上に実装したフェライトコアに横方向(プリント基板とフェライトコアの対向方向に垂直な方向)の力を加える横押試験を行って、破壊が生じた際の破壊箇所を以下の基準で評価した。
(Evaluation of terminal electrode reliability)
After conducting the solder wettability evaluation described above, a lateral pressing test was performed to apply a lateral force (direction perpendicular to the opposing direction of the printed circuit board and the ferrite core) to the ferrite core mounted on the printed circuit board. The fracture location when it occurred was evaluated according to the following criteria.
A:フェライトコア自体が破壊した。
B:ハンダと端子電極の間、又は、端子電極がセラミック素体から剥離した。
A: The ferrite core itself was broken.
B: Between the solder and the terminal electrode or the terminal electrode peeled from the ceramic body.
評価が「A」のフェライトコアは、ハンダと端子電極及びセラミック素体と端子電極との密着力が大きく、信頼性に優れている。一方、評価が「B」のフェライトコアは、ハンダと端子電極又はセラミック素体と端子電極との密着力が小さく、評価「A」のフェライトコアよりも信頼性が劣っている。評価の結果、20個全てのサンプルが評価「A」であり、実施例1のフェライトコアの端子電極は、信頼性に優れることが確認された。 The ferrite core evaluated as “A” has high adhesion between the solder and the terminal electrode and between the ceramic body and the terminal electrode, and is excellent in reliability. On the other hand, the ferrite core evaluated as “B” has low adhesion between the solder and the terminal electrode or the ceramic body and the terminal electrode, and is less reliable than the ferrite core evaluated as “A”. As a result of the evaluation, all 20 samples were evaluated as “A”, and it was confirmed that the terminal electrode of the ferrite core of Example 1 was excellent in reliability.
[比較例1]
ガラス粉末を含まず且つニッケル粉末を含むペーストを用いて、実施例1と同様にしてセラミック素体上に下地層を形成したこと以外は、実施例1と同様にしてセラミック素体の表面上に厚みが5μmである下地層を形成した。そして、下地層が形成されていないセラミック素体の表面に、カプトンテープ製のマスキングを施した。その後、実施例1と同様にして、セラミック素体の表面上に形成された下地層に、コールドスプレーによって、スズ粒子を衝突させたところ、下地層がセラミック素体から剥離した。このため、セラミック素体上に端子電極を形成することができなかった。
[Comparative Example 1]
On the surface of the ceramic body in the same manner as in Example 1, except that the base layer was formed on the ceramic body in the same manner as in Example 1 using a paste containing no glass powder and containing nickel powder. An underlayer having a thickness of 5 μm was formed. Then, masking made of Kapton tape was applied to the surface of the ceramic body on which the underlayer was not formed. Thereafter, in the same manner as in Example 1, when the tin particles were made to collide with the base layer formed on the surface of the ceramic body by cold spray, the base layer was peeled off from the ceramic body. For this reason, the terminal electrode could not be formed on the ceramic body.
[比較例2]
下地層を形成しなかったこと以外は、実施例1と同様にして端子電極を形成した。コールドスプレーによるフェライトコアへのスズ粒子の付着割合(コールドスプレーで供給したスズ粒子全量に対する割合)は、5質量%であり、十分な厚みを有する端子電極を形成することができなかった。また、コールドスプレーによって、セラミック素体の一部が100μm以上エッチングされていた。
[Comparative Example 2]
A terminal electrode was formed in the same manner as in Example 1 except that the base layer was not formed. The adhesion ratio of tin particles to the ferrite core by cold spray (ratio to the total amount of tin particles supplied by cold spray) was 5% by mass, and a terminal electrode having a sufficient thickness could not be formed. In addition, a part of the ceramic body was etched by 100 μm or more by cold spray.
[比較例3]
コールドスプレー法によってスズ皮膜を形成したことに代えて、湿式めっき(バレルめっき)法によって下地層の上にニッケルめっき皮膜及びスズめっき皮膜を順次形成し、セラミック素体の上に、下地層と、該下地層を被覆するめっき皮膜とからなる端子電極を形成した。めっき処理を施した下地層の表面の面積全体を基準として、めっき皮膜が形成された下地層の面積の割合は、10%以下であり、均一なめっき皮膜を形成することができなかった。これは、下地層のガラス浮きによって生じた下地層表面におけるガラスの影響であると考えられる。
[Comparative Example 3]
Instead of forming a tin film by the cold spray method, a nickel plating film and a tin plating film are sequentially formed on the base layer by a wet plating (barrel plating) method, and the base layer is formed on the ceramic body. A terminal electrode comprising a plating film covering the underlayer was formed. The ratio of the area of the base layer on which the plating film was formed was 10% or less on the basis of the entire surface area of the base layer subjected to the plating treatment, and a uniform plating film could not be formed. This is considered to be the influence of the glass on the surface of the underlayer caused by the glass floating of the underlayer.
[実施例2]
ニッケル粉末に代えて、市販のチタン粉末を用いたこと以外は、実施例1と同様にしてセラミック素体上に端子電極を形成してフェライトコアを得た。そして、実施例1と同様にして評価用サンプルを作製して評価を行った。その結果、ハンダぬれ性及び信頼性の評価は、ともに20個全てのサンプルが「A」であった。
[Example 2]
A ferrite core was obtained by forming a terminal electrode on the ceramic body in the same manner as in Example 1 except that a commercially available titanium powder was used instead of the nickel powder. Then, evaluation samples were prepared and evaluated in the same manner as in Example 1. As a result, the evaluation of solder wettability and reliability was “A” for all 20 samples.
[実施例3]
コールドスプレー法で用いる金属粒子として、スズ粒子に代えて、Sn−3.5Ag−0.5Cuの組成を有する合金粒子を用いたこと以外は、実施例1と同様にして、セラミック素体の上に、下地層と、該下地層を被覆する合金皮膜とからなる端子電極を形成し、フェライトコアを得た。そして、実施例1と同様にして評価を行った。その結果、ハンダぬれ性及び信頼性の評価は、ともに20個全てのサンプルが「A」であった。
[Example 3]
In the same manner as in Example 1, except that alloy particles having a composition of Sn-3.5Ag-0.5Cu were used instead of tin particles as metal particles used in the cold spray method, A terminal electrode composed of a base layer and an alloy film covering the base layer was formed to obtain a ferrite core. Then, evaluation was performed in the same manner as in Example 1. As a result, the evaluation of solder wettability and reliability was “A” for all 20 samples.
[実施例4]
<端子電極の形成>
所定の寸法(縦1mm×横0.5mm×厚さ0.5mm)を有し、内部電極であるニッケル電極層とセラミック素体の層とが交互に積層されたチップ素体の両端部に、実施例1で用いたニッケル粉末とガラス粉末とを含有するペーストを塗布し、大気中、600℃で焼成して、厚みが5μmであるニッケルとガラスとを含有する下地電極層を形成した。
[Example 4]
<Formation of terminal electrode>
The chip body has a predetermined dimension (vertical 1 mm × width 0.5 mm × thickness 0.5 mm), and nickel electrode layers and ceramic element layers that are internal electrodes are alternately stacked on both ends of the chip element body. A paste containing nickel powder and glass powder used in Example 1 was applied and baked at 600 ° C. in the atmosphere to form a base electrode layer containing nickel and glass having a thickness of 5 μm.
この下地電極層の上に、実施例1と同様にして、コールドスプレー法によって、厚み4μmのスズ皮膜を形成し、チップ素体の両端部に、下地電極層と該下地電極層を覆うスズ皮膜とからなる端子電極を形成し、積層型セラミックコンデンサを得た。なお、コールドスプレーは、マスキングをせずに行ったため、下地電極層が形成されていないチップ素体表面にもスズ粒子が衝突したが、チップ素体の表面にスズ粒子は付着しなかった。 On this base electrode layer, a tin film having a thickness of 4 μm is formed by a cold spray method in the same manner as in Example 1, and the base electrode layer and the tin film covering the base electrode layer are formed on both ends of the chip body. A terminal electrode consisting of the following was formed to obtain a multilayer ceramic capacitor. In addition, since cold spraying was performed without masking, the tin particles collided with the surface of the chip body on which the base electrode layer was not formed, but the tin particles did not adhere to the surface of the chip body.
<評価>
(ハンダぬれ性の評価)
積層型セラミックコンデンサ20個を、鉛フリーハンダ(千住金属工業製、商品名:エコソルダーM705,組成:Sn−3.5Ag−0.5Cu)を用いて、電極を有するプリント基板上に実装して評価用サンプルを作製した。実装後、ハンダぬれ性を目視によって以下の基準で評価した。
<Evaluation>
(Evaluation of solder wettability)
20 multilayer ceramic capacitors were mounted on a printed circuit board having electrodes using lead-free solder (trade name: Ecosolder M705, composition: Sn-3.5Ag-0.5Cu) manufactured by Senju Metal Industry. An evaluation sample was produced. After mounting, the solder wettability was visually evaluated according to the following criteria.
A:ハンダぬれ性がよく、積層型セラミックコンデンサの端子電極とプリント基板の電極との間に滑らかなフィレットを形成することができた。
B:ハンダぬれ性が悪く、積層型セラミックコンデンサの端子電極とプリント基板の電極との間に滑らかなフィレットを形成することができなかった。
A: The solder wettability was good, and a smooth fillet could be formed between the terminal electrode of the multilayer ceramic capacitor and the electrode of the printed board.
B: The solder wettability was poor, and a smooth fillet could not be formed between the terminal electrode of the multilayer ceramic capacitor and the electrode of the printed circuit board.
その結果、20個全てのサンプルの評価が「A」であり、実施例4の積層型セラミックコンデンサの端子電極は、ハンダぬれ性に優れることが確認された。 As a result, the evaluation of all 20 samples was “A”, and it was confirmed that the terminal electrode of the multilayer ceramic capacitor of Example 4 was excellent in solder wettability.
(IR特性の評価)
同様の手順で、積層型セラミックコンデンサを1000個作製し、絶縁不良の発生率を評価した。具体的には、内部電極間の抵抗が1×109Ω以下のものを不良品と判定した。その結果、1000個の積層型セラミックコンデンサのうち、不良品は0個であった。
(Evaluation of IR characteristics)
In the same procedure, 1000 multilayer ceramic capacitors were produced and the occurrence rate of insulation failure was evaluated. Specifically, one having a resistance between internal electrodes of 1 × 10 9 Ω or less was determined as a defective product. As a result, out of 1000 multilayer ceramic capacitors, there were 0 defective products.
[比較例4]
実施例4と同様にして、チップ素体の両端部にニッケルとガラスとを含有する下地電極層を形成した。この下地電極層の表面を、ブラストして、下地電極層の表面に析出したガラスを除去し、湿式めっき(中性Snめっき)で、下地電極層上に、膜厚4μmのスズめっき膜を形成し、チップ素体の両端部に、下地電極層と該下地電極層を覆うスズめっき膜とからなる端子電極を形成して、積層型セラミックコンデンサを得た。
[Comparative Example 4]
In the same manner as in Example 4, base electrode layers containing nickel and glass were formed on both ends of the chip body. The surface of the base electrode layer is blasted to remove the glass deposited on the surface of the base electrode layer, and a 4 μm thick tin plating film is formed on the base electrode layer by wet plating (neutral Sn plating). And the terminal electrode which consists of a base electrode layer and the tin plating film which covers this base electrode layer was formed in the both ends of a chip | tip body, and the multilayer ceramic capacitor was obtained.
実施例4と同様にしてハンダぬれ性及びIR特性の評価を行った。その結果、ハンダぬれ性は、20個のサンプルの評価が全て「A」であったものの、IR特性の評価では、1000個の積層型セラミックコンデンサのうち、不良品が7個発生した。 In the same manner as in Example 4, solder wettability and IR characteristics were evaluated. As a result, the solder wettability was evaluated as “A” for all 20 samples, but in the evaluation of IR characteristics, 7 defective products were generated out of 1000 multilayer ceramic capacitors.
比較例4は、ブラストを行ったため、下地電極の表面全体にスズめっき膜が形成され、良好なハンダぬれ性を有していた。しかしながら、ブラスト実施等の要因によって、下地電極層にクラック等が発生し、湿式めっき時に当該クラックよりめっき液が侵入して、絶縁不良が発生したものと考えられる。したがって、実施例4の積層型セラミックコンデンサの端子電極は、比較例4の端子電極よりも優れた信頼性を有することが確認された。 In Comparative Example 4, since blasting was performed, a tin plating film was formed on the entire surface of the base electrode and had good solder wettability. However, it is considered that due to factors such as blasting, cracks or the like occurred in the base electrode layer, and the plating solution entered from the cracks during wet plating, resulting in poor insulation. Therefore, it was confirmed that the terminal electrode of the multilayer ceramic capacitor of Example 4 had higher reliability than the terminal electrode of Comparative Example 4.
1…チップ素体、7…誘電体層、9,9a,9b…内部電極、10…セラミック素体、11,11a,11b…端面、12…巻芯部、13,15…側面、14…鍔部、16…周側面、18…端面、20…端子電極、22…下地層、23…下地電極層、24…皮膜、42…頂部、50…巻線、52…ハンダ、100…フェライトコア、150…コイル部品、200…積層セラミックコンデンサ。 DESCRIPTION OF SYMBOLS 1 ... Chip body, 7 ... Dielectric layer, 9, 9a, 9b ... Internal electrode, 10 ... Ceramic body, 11, 11a, 11b ... End surface, 12 ... Core part, 13, 15 ... Side surface, 14 ... 鍔, 16 ... peripheral side, 18 ... end face, 20 ... terminal electrode, 22 ... base layer, 23 ... base electrode layer, 24 ... coating, 42 ... top, 50 ... winding, 52 ... solder, 100 ... ferrite core, 150 ... coil parts, 200 ... multilayer ceramic capacitors.
Claims (6)
前記セラミック素体上の前記ペーストを焼成して下地層を形成する焼成工程と、
前記下地層の上に、乾式製膜法によって前記第1の金属成分とは異なる第2の金属成分を含む皮膜を形成して、前記下地層及び前記下地層を被覆する前記皮膜を有する端子電極を得る製膜工程と、を有する、端子電極の製造方法。 An application step of applying a paste containing a first metal component and a glass component on a ceramic body for an electronic component;
A firing step of firing the paste on the ceramic body to form an underlayer;
A terminal electrode having the coating for covering the base layer and the base layer by forming a film containing a second metal component different from the first metal component on the base layer by a dry film forming method. And a film forming step for obtaining a terminal electrode.
前記セラミック素体上の前記ペーストを焼成して下地層を形成する焼成工程と、
前記下地層の上に、乾式製膜法によって第2の金属成分を含む皮膜を形成して、前記下地層及び前記下地層を被覆する前記皮膜を有する端子電極を得る製膜工程と、を有する、前記セラミック素体と前記端子電極とを備える電子部品の製造方法。
An application step of applying a paste containing a first metal component and a glass component on the ceramic body;
A firing step of firing the paste on the ceramic body to form an underlayer;
Forming a film containing a second metal component on the base layer by a dry film forming method to obtain a terminal electrode having the base layer and the film covering the base layer; A method of manufacturing an electronic component comprising the ceramic body and the terminal electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009286475A JP5141676B2 (en) | 2009-12-17 | 2009-12-17 | Manufacturing method of terminal electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009286475A JP5141676B2 (en) | 2009-12-17 | 2009-12-17 | Manufacturing method of terminal electrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011129689A true JP2011129689A (en) | 2011-06-30 |
| JP5141676B2 JP5141676B2 (en) | 2013-02-13 |
Family
ID=44291973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009286475A Active JP5141676B2 (en) | 2009-12-17 | 2009-12-17 | Manufacturing method of terminal electrode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5141676B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2732967A4 (en) * | 2011-07-11 | 2015-02-18 | Nhk Spring Co Ltd | LAYER BODY AND MANUFACTURING METHOD FOR BODY BODIES |
| JP2020007631A (en) * | 2018-07-12 | 2020-01-16 | 国立大学法人信州大学 | Film formation method |
| CN110858516A (en) * | 2018-08-23 | 2020-03-03 | 三星电机株式会社 | Multilayer ceramic electronic component and method for manufacturing the same |
| JP2020087549A (en) * | 2018-11-19 | 2020-06-04 | ニチコン株式会社 | Heater unit and manufacturing method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2874159A3 (en) * | 2013-05-14 | 2015-10-07 | Longke Electronics (Huiyang) Co., Ltd. | Base metal combination electrode of electronic ceramic component and manufacturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04357807A (en) * | 1991-06-04 | 1992-12-10 | Rohm Co Ltd | Laminated ceramic capacitor comprising many integrated capacitor items |
| JPH0696986A (en) * | 1992-07-28 | 1994-04-08 | Tokin Corp | Multilayer ceramic capacitor and production thereof |
| JPH10294239A (en) * | 1997-04-21 | 1998-11-04 | Murata Mfg Co Ltd | Multilayer ceramic electronic component and its manufacture |
| JP2008091465A (en) * | 2006-09-29 | 2008-04-17 | Nippon Chemicon Corp | Capacitor |
| JP2008091764A (en) * | 2006-10-04 | 2008-04-17 | Toyota Motor Corp | Electronic components and film capacitors |
-
2009
- 2009-12-17 JP JP2009286475A patent/JP5141676B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04357807A (en) * | 1991-06-04 | 1992-12-10 | Rohm Co Ltd | Laminated ceramic capacitor comprising many integrated capacitor items |
| JPH0696986A (en) * | 1992-07-28 | 1994-04-08 | Tokin Corp | Multilayer ceramic capacitor and production thereof |
| JPH10294239A (en) * | 1997-04-21 | 1998-11-04 | Murata Mfg Co Ltd | Multilayer ceramic electronic component and its manufacture |
| JP2008091465A (en) * | 2006-09-29 | 2008-04-17 | Nippon Chemicon Corp | Capacitor |
| JP2008091764A (en) * | 2006-10-04 | 2008-04-17 | Toyota Motor Corp | Electronic components and film capacitors |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2732967A4 (en) * | 2011-07-11 | 2015-02-18 | Nhk Spring Co Ltd | LAYER BODY AND MANUFACTURING METHOD FOR BODY BODIES |
| JP2020007631A (en) * | 2018-07-12 | 2020-01-16 | 国立大学法人信州大学 | Film formation method |
| WO2020012924A1 (en) * | 2018-07-12 | 2020-01-16 | 国立大学法人信州大学 | Film forming method |
| JP7088469B2 (en) | 2018-07-12 | 2022-06-21 | 国立大学法人信州大学 | Film formation method |
| CN110858516A (en) * | 2018-08-23 | 2020-03-03 | 三星电机株式会社 | Multilayer ceramic electronic component and method for manufacturing the same |
| CN110858516B (en) * | 2018-08-23 | 2022-09-23 | 三星电机株式会社 | Multilayer ceramic electronic component and method for manufacturing the same |
| JP2020087549A (en) * | 2018-11-19 | 2020-06-04 | ニチコン株式会社 | Heater unit and manufacturing method thereof |
| JP7061553B2 (en) | 2018-11-19 | 2022-04-28 | ニチコン株式会社 | Heater unit and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5141676B2 (en) | 2013-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8631549B2 (en) | Method for manufacturing multilayer electronic component | |
| JP4683052B2 (en) | Ceramic element | |
| JP3904024B1 (en) | Laminated electronic components | |
| US9328014B2 (en) | Ceramic electronic component and glass paste | |
| KR100826388B1 (en) | Electronic parts and method for manufacture thereof | |
| JP2007281400A (en) | Surface mounted ceramic electronic component | |
| JPWO2013132966A1 (en) | Method for forming electronic component and bonded structure of electronic component and object to be bonded | |
| JP5141676B2 (en) | Manufacturing method of terminal electrode | |
| JP2015026815A (en) | Ceramic electronic component and manufacturing method thereof | |
| JP5423977B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP2012009556A (en) | Ceramic electronic component and method of manufacturing the same | |
| JP2013197509A (en) | Ceramic electronic component | |
| JP2007208112A (en) | Laminated ceramic capacitor and manufacturing method therefor | |
| JP2012243998A (en) | Chip-like electronic component | |
| JP5146442B2 (en) | Electronic components and terminal electrodes | |
| JP3698032B2 (en) | Terminal electrode paste for multilayer ceramic electronic components | |
| JP4427785B2 (en) | Conductive paste for terminal electrodes of multilayer ceramic electronic components | |
| JP2023071558A (en) | Laminated varistor and manufacturing method thereof | |
| JP5998785B2 (en) | Laminated electronic components | |
| JP2005159121A (en) | Multilayer ceramic electronic components | |
| JP5177452B2 (en) | Manufacturing method of multilayer electronic component | |
| JPH0650703B2 (en) | Paste composition and method for manufacturing laminated ceramic capacitor | |
| JP2013093462A (en) | Manufacturing method of lamination electronic component and manufacturing method of lamination unit used in the same | |
| JPH11232927A (en) | Conductive paste | |
| JP2002198252A (en) | Conductive paste, method of manufacturing the same, and laminated ceramic electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5141676 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |