[go: up one dir, main page]

JP2011128370A - 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置 - Google Patents

画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置 Download PDF

Info

Publication number
JP2011128370A
JP2011128370A JP2009286704A JP2009286704A JP2011128370A JP 2011128370 A JP2011128370 A JP 2011128370A JP 2009286704 A JP2009286704 A JP 2009286704A JP 2009286704 A JP2009286704 A JP 2009286704A JP 2011128370 A JP2011128370 A JP 2011128370A
Authority
JP
Japan
Prior art keywords
image data
voltage
control signal
pixel circuit
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009286704A
Other languages
English (en)
Other versions
JP5667359B2 (ja
Inventor
Makoto Ishii
良 石井
Hirofumi Katsuse
浩文 勝瀬
Kazuhiro Matsumoto
一浩 松元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Priority to JP2009286704A priority Critical patent/JP5667359B2/ja
Publication of JP2011128370A publication Critical patent/JP2011128370A/ja
Application granted granted Critical
Publication of JP5667359B2 publication Critical patent/JP5667359B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】超低消費電力の電気光学装置の駆動方法を提供する。
【解決手段】画素内に保持した画像データに基づいて画像データを更新する電気光学装置において、画素回路内の画像データ更新手段を制御するための複数の信号のうち1本の信号をアクティブ前にプリセットすることにより、複数の信号のインアクティブ電圧を一定にし、かつ必要とされる電圧レベルを削減することが可能となる。さらに複数の信号のアクティブタイミングを定期的であるとともにアクティブ期間幅を一定とすることによって、電源回路、信号生成回路等の周辺回路構成を簡素化が実現でき、さらには電気光学素子への長期的な直流印加を防止し、電気光学素子の寿命を延ばすことができる。
【選択図】図7

Description

本発明は、画素回路の駆動方法に関する。具体的には、超低消費電力のアクティブマトリクス型電気光学装置の駆動方法に関する。
超低消費電力の電気光学装置(例えばLCDなど)を実現する技術として、各画素にSRAM(Static Random Access Memory)ベースのメモリ回路を内蔵したMIP(Memory In Pixel)技術が知られている。しかし、従来のSRAMベースのMIPでは、画素に少なくとも6素子以上のトランジスタが必要となり、例えばスマートフォン等で求められる表示画像の更なる高精細化要求に対応することが出来ない。また、CMOS構成ではプロセスマスク枚数削減も困難であり、低コスト要求に応えることも難しい。
そのような中で特表2006−523323号公報には、画素内部トランジスタ3個という簡便な画素回路構成で超低消費電力アクティブマトリクスアレイ装置を実現可能であるとする発明が開示されている。
特表2006−523323号公報
しかし、特許文献1(特表2006−523323号公報)に記載された先行技術のACタイミングでは正常に動作させることが出来ず、発明の実施は困難である。また、オフ画素に対するリフレッシュ動作が行われないためにオフ画素に書き込まれた画像データを保持し続けることが出来ない。さらに、LCDのように極性反転駆動を行う場合、電気光学素子への印加電圧の正極方向への反転(以下、正極性リフレッシュと称する)、印加電圧の負極方向への反転(以下、負極性リフレッシュと称する)毎に各制御信号のアクティブタイミングが異なっている。そのため、周辺回路、特に走査線駆動回路の構成が複雑となり、走査線駆動回路を制御するための制御回路の回路規模も増大することから、小型化が難しくなるとともに無駄な電力が消費されてしまう。また、正極性リフレッシュから負極性リフレッシュの期間と、負極性リフレッシュから正極性リフレッシュの期間、すなわち電気光学素子の端子間電圧が正極性である期間と、負極性である期間が異なるため、長期的には液晶層への直流電圧が印加されることとなり液晶寿命に悪影響を与えることになる。さらに、前記先行技術においては、電気光学素子の一端をコモン電極に接続し、保持容量の一端を固定電圧としていることから、液晶層への直流印加が発生し、液晶寿命に悪影響を及ぼすことになる。
本発明は、これらの問題点を鑑みてなされたものである。
本発明では、ACタイミングを改善することにより、周辺回路の簡素化を図るとともに、低消費電力制御をすることにより、無駄な消費電力を削減する。さらに、各制御信号に必要な電圧レベルを削減することで、周辺回路のさらなる簡略化を実現し、さらなる低消費電力化を図る。そして、電気光学素子への直流印加がより少なく電気光学素子の長寿命化が実現できる駆動方法を提供し、もって超低消費電力の電気光学装置を実現することを目的とする。
本発明における複数の制御信号により制御される画素回路は、一端が対向電極に接続された電気光学素子と、前記電気光学素子に保持された電圧レベルをサンプリングするために第1制御信号線上のサンプリング制御信号により制御される第1スイッチ素子と、第2制御信号線上の画像データリフレッシュ制御信号により制御される第2スイッチ素子と、画像データを取り込むために第3制御信号線上の画像データ取り込み制御信号により制御される第3スイッチ素子と、前記サンプリング制御信号によりサンプリングされる電圧レベルを保持する第1容量素子と、を具備し、前記第2スイッチ素子は、前記第3スイッチ素子を介して取り込まれた画像データの電気光学素子への書き込みを制御し、前記第2制御信号線上の画像データリフレッシュ制御信号は、該画像データリフレッシュ制御信号がアクティブになる前に、所定の電圧レベルでプリセットされることを特徴とする。
本発明における複数の制御信号により制御される画素回路の駆動方法は、前記画素回路内の電気光学素子に画像データを書き込む第1の駆動ステップと、前記書き込まれた画像データをリフレッシュする第2の駆動ステップと、を具備し、前記第2の駆動ステップは、サンプリング制御信号により制御される第1スイッチ素子を介して、前記画素回路内に保持された画像データに対応する電圧レベルをサンプリングするステップと、前記サンプリングされた画像データに対応する電圧レベルと画像データリフレッシュ制御信号の電圧レベルとにより制御される第2スイッチ素子を介して供給される電圧を前記電気光学素子に印加することにより、画素回路内に保持された画像データのリフレッシュを行なうステップと、を具備し、前記画像データリフレッシュ制御信号は、該画像データリフレッシュ制御信号がアクティブになる前に、所定の電圧レベルでプリセットされることを特徴とする。
本発明における複数の制御信号により制御される画素回路の駆動回路は、前記画素回路内の電気光学素子に画像データを書き込む第1の駆動手段と、前記書き込まれた画像データをリフレッシュする第2の駆動手段と、を具備し、前記第2の駆動手段は、サンプリング制御信号により制御される第1スイッチ素子を介して、前記画素回路内に保持された画像データに対応する電圧レベルをサンプリングする手段と、前記サンプリングされた画像データに対応する電圧レベルと画像データリフレッシュ制御信号の電圧レベルとにより制御される第2スイッチ素子を介して供給される電圧を前記電気光学素子に印加することにより、画素回路内に保持された画像データのリフレッシュを行なう手段と、を具備し、前記画像データリフレッシュ制御信号は、該画像データリフレッシュ制御信号がアクティブになる前に、所定の電圧レベルでプリセットされることを特徴とする。
本発明における電気光学装置は、前記画素回路がマトリクス状に配置されたアクティブマトリクスアレイ回路と、前記画素回路を駆動する前記画素回路の駆動回路と、を具備することを特徴とする。
本発明では、画像データリフレッシュ制御信号を、該画像データリフレッシュ制御信号がアクティブになる前に、所定の電圧レベルでプリセットすることにより、各制御信号に必要な電圧レベルを削減する効果を奏する。
また、前記プリセットにより、スイッチ素子の特性および電気光学素子の特性に応じた制御をすることが可能となる効果を奏する。
さらに低消費電力期間においては、通常表示期間である通常駆動期間中に各電気光学素子に書き込まれた画像データの保持が、制御信号のアクティブ回数が通常表示時より少ない定期的なリフレッシュ動作により可能となることから、大幅に消費電力を削減できるという効果を奏する。
また、通常表示では常に周辺回路を動作し続けなければならないが、本発明の低消費電力期間においては、前記書き込まれた画像データを定期的にリフレッシュする期間のみ駆動させればよいため、それ以外の期間においては周辺回路の動作を停止することが可能となる。これにより、周辺回路の消費電流も静止電流レベルとなるため、さらに大幅な消費電力削減が可能となるという効果を奏する。
そして、前記画素回路がマトリクス状に配置されたアクティブマトリクスアレイ回路では、低消費電力駆動期間において、それぞれの画素回路のデータ線へ入力されるデータ信号を、全画素において共通信号とできる。この点においても消費電力削減が可能となるという効果を奏する。
本発明の一実施形態によるアクティブマトリクス型電気光学装置のブロック図である。 本発明の一実施形態による画素回路構成図である。 図2の画素回路における基本動作原理を説明する図である。 従来発明によるアクティブマトリクス型電気光学装置の制御において不具合の可能性を示すタイミングチャートである。 本発明の第1実施形態における第1ACタイミングチャートである。 本発明の第2実施形態における第2ACタイミングチャートである。 本発明の第3実施形態における第3ACタイミングチャートである。
(1)第1実施形態
図1は、本願発明の第1実施形態による画素回路を用いたアクティブマトリクス型電気光学装置のブロック図を示している。
前記アクティブマトリクス型電気光学装置は、画素回路がアレイ状に配置されているアクティブマトリクスアレイ回路100と、走査線駆動回路101と、データ線駆動回路102と、駆動電圧生成回路103と、画像処理回路104と、制御回路105と、を具備する。
前記制御回路105は、前記走査線駆動回路101と、前記データ線駆動回路102と、前記駆動電圧生成回路103と、前記画像処理回路104と、を制御することで、前記アクティブマトリクスアレイ回路100を駆動する。
前記駆動電圧生成回路103は、前記画素回路を制御する制御信号の電圧レベルV,V,V,Vを生成し、前記走査線駆動回路101に供給する。また、データ信号の高電圧レベルVDHおよび低電圧レベルVDLを生成し、前記データ線駆動回路102に供給する。さらに対向電極電圧信号VCOMを生成し、図示しない対向電極および前記アクティブマトリクスアレイ回路100に供給するとともにその電圧レベルを制御する。
前記画像処理回路104は、前記電気光学装置の外部から入力される画像データDINを処理し、前記電気光学装置に適した画像データDOUTを生成するとともに前記データ線駆動回路102に供給する。
前記走査線駆動回路101は、前記駆動電圧生成回路103において生成された複数の電圧レベルを有する電圧が入力されるとともに前記制御回路105により制御され前記アクティブマトリクスアレイ回路100を駆動する制御信号を生成する。
前記データ線駆動回路102は、前記画像処理回路104により処理された画像データが入力されるとともに前記制御回路105により制御される。
ここで、前記アクティブマトリクス型電気光学装置における1画素は、RGBのサブ画素からなり、それぞれのサブ画素は同一の前記画素回路を備えている。
図2は、本発明の第1実施形態による前記アクティブマトリクスアレイ回路100の1サブ画素である画素回路の構成図を示している。
図2において、回路201は前記アクティブマトリクスアレイ回路100の奇数行における画素回路の1つであり、回路202は偶数行における画素回路の1つである。本実施形態においてそれぞれの画素回路は同一であってよい。
前記画素回路201,202は、スイッチ素子SW,SW,SWと、静電容量がCSMPであるサンプリングキャパシタCと、静電容量がCSTである保持キャパシタCと、静電容量CLCを備えた電気光学素子LCと、を具備する。前記電気光学素子LCと保持キャパシタCとは、並列に接続されており、一端には、前記スイッチ素子SW、SWを介してデータ信号DATAが供給され、前記保持キャパシタCの他端には、共通信号供給線から対向電極電圧信号VCOMが供給され、前記電気光学素子LCの他端には、対向電極から対向電極電圧信号VCOMが供給される。図2における実施形態では、前記スイッチ素子SW,SW,SWは、n型チャネルトランジスタで構成されているが、これに限定されるものではなく他のスイッチ素子で構成してもよい。例えば、p型チャネルトランジスタで構成する場合には、入力信号の極性等を見直すことにより適用可能である。また、前記電気光学素子LCは液晶として構成されているが、これに限定されるものではなく有機ELなどであってもよい。
なお、特許文献1(特表2006−523323号公報)に記載の先行技術においては、電気光学素子と保持キャパシタである第1容量性サブ素子とは、一端は本発明と同様に共通に接続され、該一端にデータ信号が供給され、電気光学素子の他端は、対向電極(コモン電極)に接続されている。しかし、第1容量性サブ素子の他端は、本発明とは異なり、例えば次列のアドレス指定導体に接続されることが述べられている。
前記画素回路201,202には、データ信号DATAと、電気光学素子LCの対向電極電圧信号VCOMと、データ信号DATAの前記画素回路内への供給を制御する画像データ取り込み制御信号G、Gと、ノードNの電圧レベルに対応する電圧レベルをサンプリングキャパシタCにサンプリングするタイミングを制御するサンプリング制御信号ENA、ENAと、前記画素回路201,202内の電気光学素子LCおよび保持キャパシタCをリフレッシュするタイミングを制御する画像データリフレッシュ制御信号SET、SETと、が入力され、前記画素回路201,202を制御する。ここで、各制御信号の符号最後の1,2は奇数行に対する制御信号(1)か、偶数行に対する制御信号(2)か、を示している。
詳細な制御、動作は、後述するが、前記スイッチ素子SWは、サンプリング制御信号ENAにより制御され、ノードNの電圧レベルに対応する電圧レベルをサンプリングキャパシタCにサンプリングする。前記スイッチ素子SWは、前記画像データリフレッシュ制御信号SETと前記サンプリングキャパシタCの電圧レベルにより制御される。前記スイッチ素子SWは、画像データ取り込み制御信号Gにより制御され、データ信号DATAを前記画素回路201,202内に供給する。
なお、サンプリングキャパシタCの静電容量CSMPは、保持キャパシタCの静電容量CSTと電気光学素子LCの静電容量CLCの合計の容量に対して、1/10以下にすることが望ましい。これは、サンプリング時に保持キャパシタCと電気光学素子LCの静電容量CLCとに保持された電荷の変動が表示に影響を与えないようにするためには、可能な限り小さい容量であることが望ましいが、一方でスイッチ素子を駆動するための十分な電圧レベルを確保するためには一定以上の容量が必要となるからである。
次に、本発明の第1実施形態による前記画素回路の制御動作原理を、図2、図3を参照しながら説明する。前記画素回路201,202は同一回路であるので、ここでは、奇数行における1サブ画素の画素回路201における動作を基に説明する。
図3の(a)から(c)は、前記画素回路の制御動作原理を示すものである。ただし、図3はあくまでも原理的なものであり、実際の制御については図5以降のACタイミングにおいてさらに詳しく説明する。
図3の(a)に示されている通常表示においては、画像データ取り込み制御信号であるG信号および画像データ書き換え制御信号(リフレッシュ動作中は画像データリフレッシュ制御信号)であるSET信号をアクティブにすることにより、スイッチ素子SW、SWをオンにする。したがって、スイッチ素子SW,SWを介して、データ信号DATAの電圧レベルを保持キャパシタCと電気光学素子LCへ印加することが可能となる。前記保持キャパシタCと電気光学素子LCの静電容量CLCが前記データ信号レベルに対応する電圧レベルまでチャージされた後、画像データ取り込み制御信号Gおよび画像データ書き換え制御信号SETをインアクティブにして、スイッチ素子SW、SWをオフにする。なお、スイッチ素子SWを確実に制御するために、画像データ取り込み制御信号Gおよび画像データ書き換え制御信号SETをアクティブにする前に、予めサンプリング制御信号ENAをアクティブにしておくことが望ましい。
通常表示が終了後、図3の(b)に示されているサンプリング動作を行なう。前記サンプリング動作では、サンプリング制御信号ENAをアクティブにすることによりスイッチ素子SWをオンにする。これにより、保持キャパシタCおよび電気光学素子LCの静電容量CLCに保持しているデータに対応する電圧レベルが、サンプリングキャパシタCにサンプリングされる。サンプリング後、サンプリング制御信号ENAをインアクティブにすることで、スイッチ素子SWをオフにする。
前記サンプリング動作の後、図3の(c)に示されているリフレッシュ動作を行なう。リフレッシュ動作では、画像データリフレッシュ制御信号SETを所定のアクティブレベルにし、その電圧レベルとサンプリングキャパシタCに保持された電圧レベルとに基づき、スイッチ素子SWのオン/オフ制御を行なう。スイッチ素子SWのオン/オフ状態に応じて、データ信号DATAの電圧レベルを保持キャパシタCと電気光学素子LCへ印加する。
そして、前記サンプリング動作とリフレッシュ動作を定期的に適宜繰り返す期間(以下、低消費電力期間と称する)においては、各画素の自己保存データに基づいた画像データのリフレッシュが行われるため、全画素同時のリフレッシュが可能である。このため、サンプリング動作とリフレッシュ動作以外の前記低消費電力期間においては、周辺回路動作を停止することができ、かつデータ書き換えに伴うDATA線の充放電電流も生じないため、消費電力が削減可能となる。
以上の動作原理に基づき、特許文献1(特表2006−523323号公報)の先行技術における回路および各種制御信号による制御を検討すると、後述する(5)、(6)式を満たさないため、オフ画素のリフレッシュ動作中に、本来オフとならなければならないスイッチ素子SWがオフとならない場合が生じ、その結果、オフ画素がリフレッシュ動作後にオン画素となってしまう誤動作が生じる可能性があることが判明した(図4)。
また、前記特許文献1においては、保持キャパシタである第1容量性サブ素子の一端が各走査線上で共通化または隣接する走査線に接続されている。しかし、そのような構成では、電気光学素子のコモン電極に供給されるVCOM電圧と前記第1容量性サブ素子の前記一端から供給される信号電圧との差分電圧と、前記第1容量性サブ素子の静電容量と電気光学素子である第2容量性サブ素子の静電容量との容量比に応じて生じる電圧とが、電気光学素子の両端電圧に直流電圧として重畳されてしまい、電気光学素子の表示に不具合を生じることになる。さらに、特に電気光学素子が液晶である場合には、直流電圧の重畳が、液晶寿命に悪影響を及ぼすことは言うまでもない。
そこで本発明の実施形態においては、前記画素回路201の制御信号の1つである画像データリフレッシュ制御信号SETに、該制御信号のアクティブ前に所定の電圧をプリセットすることで、オフ画素における誤動作を回避するとともに制御に必要な電圧レベル数を削減する。
また、保持キャパシタCの一端を全画素で共通化して対向電極電圧信号VCOMを供給することにより、電気光学素子LCの一端に供給される対向電極電圧信号VCOMとの差分電圧と、前記保持キャパシタCの静電容量と電気光学素子LCの静電容量との容量比に応じて生じる電圧とを解消する。これにより、電気光学素子の端子間電圧VLCに不要な直流電圧が重畳されることはなくなり、フリッカを防止することができ、さらに、電気光学素子の長寿命化が実現できる。
以下に、本発明の第1実施形態による第1ACタイミングについて、図2、図5を参照しながら詳細に説明する。
図5は、図2に示されている本発明の一実施形態による画素回路201,202を制御する制御信号の第1ACタイミングチャートを示している。本発明の第1実施形態における動作に必要な制御信号のタイミングおよび必要な電圧を明確にするために、この図5を参照して以下に詳述する。
ここで、図5では、結果としてライン反転駆動となるように、制御信号ENA、G,SETによる奇数行毎の駆動と、制御信号ENA、G,SETによる偶数行毎の駆動とに、グループに分けて駆動を行う例を示している。フレーム反転駆動を行う場合には、図5に示す奇数行への制御信号を偶数行にも入力することにより実現できることは言うまでもない。
今、スイッチ素子SW,SW,SWは、それぞれスレッショルド電圧Vthが1[V]であるトランジスタであると仮定する。そして、電気光学素子LCにオン電圧が4[V]の垂直配向液晶を用い、対向電極電圧信号VCOMおよびデータ信号DATAの高電圧レベルVDHおよび低電圧レベルVDLをそれぞれVDH=4[V]、VDL=0[V]と仮定する。さらに各制御信号が取り得る電圧レベルは、V=12[V]、V=4[V]、V=0[V]、V=−4[V]に設定されるが、これらの電圧設定に限定されるものではない。
例えば、電圧レベルVはデータ信号DATAの低電圧レベルVDL(=0[V])−対向電極電圧信号VCOMの振幅電圧(=4[V])+スレッショルド電圧Vth(=1[V])以下となればよく、Vはデータ信号DATAの高電圧レベルVDH(=4[V])+対向電極電圧信号VCOMの振幅電圧(=4[V])+スレッショルド電圧Vth(=1[V])以上となればよい。
さらに、トランジスタのスレッショルド電圧Vthに応じて、データ信号DATAの電圧レベルVDL,VDHをオフセットさせ、それに応じて電圧レベルV,V,V,Vの設定を適宜変更してもよい。また、トランジスタSWやトランジスタSWがオフする際のキックバック電圧等により、液晶層に直流電圧が重畳されると、フリッカ等が生じることがある。この場合には、対向電極電圧信号VCOMおよびデータ信号DATAの電圧レベルを各々独立に制御してオフセット電圧を加えてもよい。
なお、図5に示す電圧レベルVは、上記の各電圧レベルVDH,VDL,V,V,V,Vの電圧設定に応じて必然的に定まるものであり、この場合V=8[V]となる。
図2に示す本発明の一実施形態である画素回路201を制御するための各制御信号の設定に必要な条件を以下に列挙する。図5に示す第1ACタイミングは、この設定条件に基づいて、各制御信号のタイミングおよび電圧を設定したものである。
・VCOM信号(対向電極電圧信号)
サンプリング&リフレッシュ期間中、対向電極電圧信号VCOMは、Lレベルの期間とHレベルの期間を有すること。
・DATA信号(データ信号)
(a)サンプリング&リフレッシュ期間中、データ信号DATAは、対向電極電圧信号VCOMがLレベルの期間に少なくとも1回HレベルからLレベルへ遷移すること。
(b)サンプリング&リフレッシュ期間中、データ信号DATAは、対向電極電圧信号VCOMがHレベルの期間に少なくとも1回HレベルからLレベルへ遷移すること。
・ENA信号(サンプリング制御信号)
(a)サンプリング制御信号ENAは、画像データ取り込み制御信号Gがアクティブ前、かつ、対向電極電圧信号VCOMがHレベルの期間中にアクティブとなることが望ましい。対向電極電圧信号VCOMがLレベルの期間では、ノードNでの電圧レベルと、制御信号のインアクティブ電圧レベルが同レベルの場合があり、このときにサンプリング制御信号ENAをアクティブにすると、サンプリング容量Cに電荷をチャージできなくなる場合が生じるためである。
(b)サンプリング制御信号ENAのアクティブ電圧は、電圧Vとすることが望ましい。これは、ノードNの電圧レベルが最大で、データ信号DATAの高電圧レベルVDH(=4[V])+対向電極電圧信号VCOMの振幅電圧(=4[V])の電圧レベルV(=8[V])となるため、アクティブ電圧としてはそれよりもスレッショルド電圧Vth分以上高い電圧レベルが必要だからである。またアクティブ電圧を他の制御信号と一律で電圧Vとすることにより、周辺回路を簡素化することが可能となるためである。
(c)サンプリング制御信号ENAのインアクティブ電圧は、電圧Vとすることが望ましい。これは、他の制御信号のインアクティブ電圧と同一にすることにより、周辺回路を簡素化することが可能となるためである。
・G信号(画像データ取り込み制御信号)
(a)サンプリング&リフレッシュ期間中、画像データ取り込み制御信号Gは、データ信号DATAのHレベル、Lレベル両方を包含する期間でアクティブとなること。
(b)正極性リフレッシュ期間では、データ信号DATAの極性と対向電極電圧信号VCOMの極性が逆極性である期間においてアクティブとなり、データ信号DATAの極性と対向電極電圧信号VCOMの極性が同極性である期間においてインアクティブとなること(図5におけるリフレッシュ期間RP1,RP2)。
(c)負極性リフレッシュ期間では、データ信号DATAの極性と対向電極電圧信号VCOMの極性が同極性である期間においてアクティブとなり、データ信号DATAの極性と対向電極電圧信号VCOMの極性が逆極性である期間においてインアクティブとなること(図5におけるリフレッシュ期間RN1,RN2)。
(d)画像データ取り込み制御信号Gのアクティブ電圧は、電圧Vとすることが望ましい。これは、サンプリング制御信号ENAのアクティブ電圧と同一とすることにより、周辺回路の簡素化が可能となるためである。
(e)画像データ取り込み制御信号Gのインアクティブ電圧は、電圧Vとすることが望ましい。これは、他の制御信号のインアクティブ電圧と同一にすることで周辺回路を簡素化することが可能となるためである。
・SET信号(画像データ書き換え制御信号/画像データリフレッシュ制御信号)
(a)サンプリング&リフレッシュ期間中、画像データリフレッシュ制御信号SETは、データ信号DATAがHレベルであり、かつ画像データ取り込み制御信号Gがアクティブの期間において、アクティブとなること。
(b)画像データリフレッシュ制御信号SETは、リフレッシュ期間前に、該制御信号のインアクティブ電圧とサンプリング期間におけるノードNの電圧の中間レベルにプリセットすることが望ましい。
より詳しくは、正極性リフレッシュ期間前にオンの画像データを保持している場合(ノードNの電圧がVN1=0[V])、プリセット電圧VPSTは、該制御信号の立ち下がり時にスイッチ素子SWをオフさせるために、
PST>−(Vth+VDL)+VN1+V ・・・・(1)
となり、正極性リフレッシュ期間前にオフの画像データを保持している場合(ノードNの電圧がVN1=4[V])、プリセット電圧VPSTは、該制御信号の立ち下がり時にスイッチ素子SWをオンさせるために、
PST≦−(Vth+VDL)+VN1+V ・・・・(2)
となる。よって、(1)、(2)式と上述の電圧設定条件より、正極性リフレッシュ期間におけるVPSTの設定可能な電圧範囲は、
−1[V]≧VPST>−5[V] ・・・・(3)
となる。図5のサンプリング期間Samp,Sampでは、(3)式の電圧範囲に基づいて、プリセット電圧VPSTを適宜設定すればよいが、電圧V=−4[V]に設定することが、より望ましい。これは、他の制御信号の電圧レベルと同一にすることで周辺回路を簡素化することが可能となるためである。
一方、負極性リフレッシュ期間前にオンの画像データを保持している場合(ノードNの電圧がVN1=8[V])、プリセット電圧VPSTは、該制御信号の立ち下がり時にスイッチ素子SWをオンさせるために、
PST≦−(Vth+VDL)+VN1+V ・・・・(4)
となり、負極性リフレッシュ期間前にオフの画像データを保持している場合(ノードNの電圧がVN1=4[V])、プリセット電圧VPSTは、該制御信号の立ち下がり時にスイッチ素子SWをオフさせるために、
PST>−(Vth+VDL)+VN1+V ・・・・(5)
となる。よって、(4)、(5)式と上述の電圧設定条件より、負極性リフレッシュ期間におけるVPSTの設定可能な電圧範囲は、
3[V]≧VPST>−1[V] ・・・・(6)
となる。図5のサンプリング期間Samp,Sampでは、(6)式の設定可能な電圧範囲に基づいて、プリセット電圧VPSTを適宜設定すればよいが、電圧V=0[V]に設定することが、より望ましい。これは、他の制御信号の電圧レベルと同一にすることで周辺回路を簡素化することが可能となるためである。
このプリセット動作を行わない場合には、負極性リフレッシュ時における画像データリフレッシュ制御信号SETのアクティブ後のインアクティブ電圧を電圧Vより低い電圧レベルに下げる必要が生じる。しかし、予め上述の条件に基づいてプリセットすることにより、画像データリフレッシュ制御信号SETのインアクティブ電圧は電圧Vに統一され、制御信号の電圧レベル数を削減することが可能になるとともに周辺回路を簡素化できる。
(c)画像データリフレッシュ制御信号SETのアクティブ電圧VSETは、該制御信号の立ち上がり時にスイッチ素子SWをオンさせるために、
SET≧Vth+VDH−VN1+VPST ・・・・(7)
となる。
正極性リフレッシュ期間前にオンの画像データを保持している場合(ノードNの電圧がVN1=0[V])、上述のとおりプリセット電圧VPSTを電圧V=−4[V]に設定すれば、
SET≧1[V] ・・・・(8)
となり、正極性リフレッシュ期間前にオフの画像データを保持している場合(ノードNの電圧がVN1=4[V])、上述のとおりプリセット電圧VPSTを電圧V=−4[V]に設定すれば、
SET≧−3[V] ・・・・(9)
となる。よって、(8)、(9)式より、画像データリフレッシュ制御信号SETのアクティブ電圧VSETは、
SET≧1[V] ・・・・(10)
となる。図5の正極性リフレッシュ期間RP1,RP2では、(10)式の設定可能な電圧範囲に基づいて、画像データリフレッシュ制御信号SETのアクティブ電圧VSETを適宜設定すればよいが、電圧V=4[V]に設定することが、より望ましい。これは、該制御信号のアクティブ電圧レベルを同一にすることで周辺回路を簡素化することが可能となるためである。
一方、負極性リフレッシュ期間前にオンの画像データを保持している場合(ノードNの電圧がVN1=8[V])、上述のとおりプリセット電圧VPSTを電圧V=0[V]に設定すれば、
SET≧−3[V] ・・・・(11)
となり、負極性リフレッシュ期間前にオフの画像データを保持している場合(ノードNの電圧がVN1=4[V])、上述のとおりプリセット電圧VPSTを電圧V=0[V]に設定すれば、
SET≧1[V] ・・・・(12)
となる。よって、(11)、(12)式より、画像データリフレッシュ制御信号SETのアクティブ電圧VSETは、
SET≧1[V] ・・・・(13)
となる。図5の負極性リフレッシュ期間RN1,RN2では、(13)式の設定可能な電圧範囲に基づいて、画像データリフレッシュ制御信号SETのアクティブ電圧VSETを適宜設定すればよいが、電圧V=4[V]に設定することが、より望ましい。これは、該制御信号のアクティブ電圧レベルを同一にすることで周辺回路を簡素化することが可能となるためである。
(d)画像データリフレッシュ制御信号SETのインアクティブ電圧は、電圧Vとすることが望ましい。これは、他の制御信号のインアクティブ電圧と同一にすることで周辺回路を簡素化することが可能となるためである。
以上を基に、図2、図5を参照しながら、各制御信号のタイミングおよび電圧レベルについて説明する。
まず通常表示期間NDでは、通常のライン反転駆動による動画階調表示または静止画低消費電力表示のデータ書き込みが行われる。ここで、制御信号であるENA信号、G信号、SET信号のアクティブ電圧は、サンプリング期間およびリフレッシュ期間における制御信号のアクティブ電圧Vであり、同様にインアクティブ電圧もサンプリング期間およびリフレッシュ期間における制御信号のインアクティブ電圧Vとする。はじめにENA信号をアクティブにすることでスイッチ素子SWをオンにし、ノードNとノードNの電圧レベルを等しくする。その後G信号とSET信号を同時にアクティブにすることで、スイッチ素子SWとSWをオンにする。このような電圧設定および制御タイミングにより、前記データ書き込み前におけるノードN、ノードNの保持電圧に係わらず、所望の電圧をスイッチ素子SW、SWを介して保持キャパシタCと電気光学素子LCの静電容量CLCに保持させることができる。
なお、制御信号であるENA信号、G信号、SET信号の電圧レベルについてはアクティブ電圧を電圧V、インアクティブ電圧を電圧Vとしたが、これに限られるものではない。しかし、電圧V、Vを用いることにより周辺回路の簡素化が図れるという点において優位である。
前記通常表示期間NDによるデータの書き込み後、サンプリング動作および正極性/負極性リフレッシュ動作が行なわれる。そして、正極性/負極性リフレッシュ動作においては、画像データリフレッシュ制御信号SET,SETのアクティブ電圧は、電圧Vとする。
まず、サンプリング期間Sampでは、対向電極電圧信号VCOMがHレベル(電圧VDH)の期間において、サンプリング制御信号ENAをアクティブにし、スイッチ素子SWをオンにする。これにより、ノードNの電圧(オン画素の場合は電圧V、オフ画素の場合には電圧V)が、サンプリングキャパシタCにサンプリングされる。サンプリングキャパシタCに、ノードNの電圧に対応する電荷がチャージされた後、サンプリング制御信号ENAはインアクティブとなり、スイッチ素子SWはオフとなる。
その後、正極性リフレッシュ動作または負極性リフレッシュ動作を行なうリフレッシュ期間に入る。図5では、サンプリング期間Sampの次には、奇数行において正極性リフレッシュ動作を行なうリフレッシュ期間RP1が示されている。
正極性リフレッシュ期間RP1では、対向電極電圧信号VCOMがLレベル(電圧VDL)かつデータ信号DATAがHレベル(電圧VDH)からLレベル(電圧VDL)に遷移する期間において、画像データ取り込み制御信号Gをアクティブにし、スイッチ素子SWをオンにする。これにより、ノードNには、スイッチ素子SWを介してデータ信号DATAが到達する。
そして、データ信号DATAがHレベルの期間において、画像データリフレッシュ制御信号SETを該制御信号のインアクティブ電圧である電圧Vから該制御信号のアクティブ電圧である電圧Vにすることで、ノードNの電圧を画像データリフレッシュ制御信号SETの電圧変動(=8[V])+サンプリングキャパシタCの充電電圧だけ変化させる。
このとき、オン画素であれば、ノードNの電圧は電圧Vとなる。これは、ノードNにおける電圧、すなわち、スイッチ素子SWを通過してきたデータ信号DATAの電圧VDH(=電圧V)よりも十分に高い電圧である。したがって、スイッチ素子SWがオンとなる。これにより、データ信号DATAの電圧VDH(=電圧V)が、スイッチ素子SW、SWを介して保持キャパシタCと電気光学素子LCの静電容量CLCに印加される。
オフ画素の場合には、ノードNの電圧は電圧Vとなる。これは、ノードNにおける電圧、すなわち、スイッチ素子SWを通過してきたデータ信号DATAの電圧VDH(=電圧V)よりも十分に高い電圧である。したがって、スイッチ素子SWがオンとなる。これにより、データ信号DATAの電圧VDH(=電圧V)が、スイッチ素子SW、SWを介して保持キャパシタCと電気光学素子LCの静電容量CLCに印加される。
その後、データ信号DATAがLレベルの期間において、画像データリフレッシュ制御信号SETを該制御信号のアクティブ電圧である電圧Vからインアクティブ電圧である電圧Vにすることで、ノードNの電圧を、画像データリフレッシュ制御信号SETの電圧変動(=-8[V])+サンプリングキャパシタCの充電電圧だけ変化させる。
このとき、オン画素であれば、ノードNの電圧は電圧Vとなる。これは、ノードNにおける電圧、すなわち、スイッチ素子SWを通過してきたデータ信号DATAの電圧VDL(=電圧V)と同電圧である。したがって、スイッチ素子SWがオフとなり、ノードNがデータ信号DATAと切断されるため、保持キャパシタCと電気光学素子LCの静電容量CLCにより、ノードNの電圧は、保持された電圧である電圧Vに維持される。
ここで、電気光学素子LCの端子間電圧VLCは、ノードNの電圧−対向電極電圧信号VCOMの電圧である。対向電極電圧信号VCOMはLレベルの区間であるため、電気光学素子LCの端子間電圧VLCは、ノードNの電圧である電圧V(4[V])−対向電極電圧信号VCOMの電圧VDL(0[V])、すなわち+4[V]となり、オン画素の正極性リフレッシュ動作が終了する。
オフ画素の場合には、ノードNの電圧は電圧Vとなり、ノードNにおける電圧、すなわち、スイッチ素子SWを通過してきたデータ信号DATAの電圧VDL(=電圧V)よりも十分に高い電圧である。したがって、スイッチ素子SWがオンとなる。これにより、データ信号DATAの電圧VDL(=電圧V)が、スイッチ素子SW、SWを介して保持キャパシタCと電気光学素子LCの静電容量CLCに印加される。その後、画像データ取り込み制御信号Gがインアクティブとなり、スイッチ素子SWをオフにする。これにより、ノードNがデータ信号DATAと切断されるため、保持キャパシタCと電気光学素子LCの静電容量CLCにより、ノードNの電圧は、保持した電圧Vに維持される。
ここで、対向電極電圧信号VCOMはLレベルの区間であるため、電気光学素子LCの端子間電圧VLCは、ノードNの電圧である電圧V(0[V])−対向電極電圧信号VCOMの電圧VDL(0[V])、すなわち0[V]となり、オフ画素の正極性リフレッシュ動作が終了する。
次に、偶数行の負極性リフレッシュ動作のためのサンプリングを行うサンプリング期間Sampとなる。
サンプリング期間Sampでは、対向電極電圧信号VCOMがHレベル(電圧VDH)の期間において、画像データリフレッシュ制御信号SETを電圧Vにプリセットするとともに、サンプリング制御信号ENAをアクティブにし、スイッチ素子SWをオンにする。これにより、ノードNの電圧(オン画素の場合は電圧V、オフ画素の場合には電圧V)が、サンプリングキャパシタCにサンプリングされる。サンプリングキャパシタCに、ノードNの電圧に対応する電荷がチャージされた後、サンプリング制御信号ENAはインアクティブとなり、スイッチ素子SWはオフとなる。
サンプリング期間Sampの終了後、偶数行において負極性リフレッシュ動作をおこなう負極性リフレッシュ期間RN2に入る。
負極性リフレッシュ期間RN2では、対向電極電圧信号VCOMがHレベル(電圧VDH)かつデータ信号DATAがHレベル(電圧VDH)からLレベル(電圧VDL)に遷移する期間において、画像データ取り込み制御信号Gをアクティブにし、スイッチ素子SWをオンにする。これにより、ノードNには、スイッチ素子SWを介してデータ信号DATAが到達する。
そして、データ信号DATAがHレベルの期間において、画像データリフレッシュ制御信号SETを該制御信号のプリセット電圧である電圧Vから該制御信号のアクティブ電圧である電圧Vにすることで、ノードNの電圧を画像データリフレッシュ制御信号SETの電圧変動(=4[V])+サンプリングキャパシタCの充電電圧だけ変化させる。
このとき、オフ画素であれば、ノードNの電圧は電圧Vとなる。これは、ノードNにおける電圧、すなわち、スイッチ素子SWを通過してきたデータ信号DATAの電圧VDH(=電圧V)よりも十分に高い電圧である。したがって、スイッチ素子SWがオンとなる。これにより、データ信号DATAの電圧VDH(=電圧V)が、スイッチ素子SW、SWを介して保持キャパシタCと電気光学素子LCの静電容量CLCに印加される。
オン画素の場合には、ノードNの電圧は電圧Vとなる。これは、ノードNにおける電圧、すなわち、スイッチ素子SWを通過してきたデータ信号DATAの電圧VDH(=電圧V)よりも十分に高い電圧である。したがって、スイッチ素子SWがオンとなる。これにより、データ信号DATAの電圧VDH(=電圧V)が、スイッチ素子SW、SWを介して保持キャパシタCと電気光学素子LCの静電容量CLCに印加される。
その後、データ信号DATAがLレベルの期間において、画像データリフレッシュ制御信号SETを該制御信号のアクティブ電圧である電圧Vからインアクティブ電圧である電圧Vにすることで、ノードNの電圧を、画像データリフレッシュ制御信号SETの電圧変動(=-8[V])+サンプリングキャパシタCの充電電圧だけ変化させる。
このとき、オフ画素であれば、ノードNの電圧は電圧Vとなる。これは、ノードNにおける電圧、すなわち、スイッチ素子SWを通過してきたデータ信号DATAの電圧VDL(=電圧V)と同電圧である。したがって、スイッチ素子SWがオフとなり、ノードNがデータ信号DATAと切断されるため、保持キャパシタCと電気光学素子LCの静電容量CLCにより、ノードNの電圧は、保持された電圧である電圧Vに維持される。
ここで、対向電極電圧信号VCOMはHレベルの区間であるため、電気光学素子LCの端子間電圧VLCは、ノードNの電圧である電圧V(4[V])−対向電極電圧信号VCOMの電圧VDH(4[V])、すなわち0[V]となり、オフ画素の負極性リフレッシュ動作が終了する。
オン画素の場合には、ノードNの電圧は電圧Vとなり、ノードNにおける電圧、すなわち、スイッチ素子SWを通過してきたデータ信号DATAの電圧VDL(=電圧V)よりも十分に高い電圧である。したがって、スイッチ素子SWがオンとなる。これにより、データ信号DATAの電圧VDL(=電圧V)が、スイッチ素子SW、SWを介して保持キャパシタCと電気光学素子LCの静電容量CLCに印加される。その後、画像データ取り込み制御信号Gがインアクティブとなり、スイッチ素子SWをオフにする。これにより、ノードNがデータ信号DATAと切断されるため、保持キャパシタCと電気光学素子LCの静電容量CLCにより、ノードNの電圧は、保持した電圧Vに維持される。
ここで、対向電極電圧信号VCOMはHレベルの区間であるため、電気光学素子LCの端子間電圧VLCは、ノードNの電圧である電圧V(0[V])−対向電極電圧信号VCOMの電圧VDH(4[V])、すなわち−4[V]となり、オン画素の負極性リフレッシュ動作が終了する。
正極性/負極性リフレッシュ動作終了後から、次のサンプリング動作、リフレッシュ動作までの一定期間は、周辺駆動回路を停止させる。
その後、偶数行のサンプリング期間Samp、偶数行の正極性リフレッシュ期間RP2、奇数行のサンプリング期間Samp、奇数行の負極性リフレッシュ期間RN1において、それぞれ上述と同様の制御をする。そして、以降は、同様の制御を繰り返すことになる。
なお、負極性リフレッシュ動作において、画像データリフレッシュ制御信号SETのプリセットは、サンプリング制御信号ENAのアクティブと同時としたが、これに限定されるものではない。正極性リフレッシュ動作終了後から、次の負極性リフレッシュ動作における画像データリフレッシュ制御信号SETがアクティブになる前までの期間であって、かつサンプリング制御信号ENAがインアクティブである期間ならば、適宜プリセット可能である。しかし、画像データリフレッシュ制御信号SETのプリセットは、サンプリング制御信号ENAに同期させる方が周辺回路の簡素化の観点から望ましい。
以上説明した各制御信号のタイミング設定および電圧設定によれば、オン画素だけでなく、オフ画素へもオフ電圧を書き込み、それを維持する制御が行なわれる。これにより、特許文献1で懸念されるオフ画素電圧が不定になる問題点が解消できる。
また、奇数行が、あるリフレッシュ期間において正極性リフレッシュを行った場合には、偶数行は負極性リフレッシュを行い、次のリフレッシュ期間では奇数行が負極性リフレッシュを行い、偶数行が正極性リフレッシュを行うことにより、液晶印加電圧波形の交流化およびライン反転駆動が実現されている。
上記の制御信号による駆動方法によれば、定期的なリフレッシュ動作を行うことにより通常表示期間NDに各画素に書き込まれたデータを保持することが可能となるため、消費電力を削減することができる。例えばVGA(640×480)の電気光学装置をライン反転駆動する場合を考える。ここで、消費電力Pは一般にP=CFVで表せる。通常表示においては、各走査線に接続された各画素へのデータ書き込みのためにデータ線に入力されるデータ信号は、1フレームの間に240回振幅する。一方、本発明の駆動方法では、1フレーム(=奇数行/偶数行のサンプリングおよびリフレッシュ動作から次のサンプリングおよびリフレッシュ動作までの間)に入力されるデータ信号の振幅は2回のみとなる。したがって、本発明においては周波数Fが、通常表示よりも1/120となるため、他のC、Vを同じとすれば消費電力Pも1/120となり、大幅に消費電力を削減できる。
さらに、通常表示では周辺回路を常に動作させておかなければならないが、本発明では、サンプリング動作、リフレッシュ動作の期間のみ駆動させればよく、それ以外の期間においては周辺回路の動作を停止させることが出来る。このため、周辺回路の消費電流も静止電流レベルとなるため、同様に大幅な消費電力削減ができる。
また、各データ線へ入力されるデータ信号も、サンプリング動作、リフレッシュ動作においてはアクティブマトリクスアレイ回路上の全画素において共通信号でよく、この点においても消費電力が削減可能となる。
(2)第2実施形態
第2実施形態において回路構成は第1実施形態と同一であるので説明を省略する。
図6は、本発明の第2実施形態による制御信号の第2ACタイミングチャートを示している。
図5の第1ACタイミングでは、正極性リフレッシュのための制御信号ENA,G,SETがアクティブとなってから、次の負極性リフレッシュのための制御信号ENA,G,SETがアクティブとなるまでのそれぞれの間隔と、負極性リフレッシュのための制御信号ENA,G,SETがアクティブとなってから、次の正極性リフレッシュのための制御信号ENA,G,SETがアクティブとなるまでのそれぞれの間隔が異なっている。
そのため、電気光学素子の端子間電圧が正極性である区間P1、P2と、負極性である区間N1,N2の間隔が異なってしまう。したがって、この間隔の差が長期的には電気光学素子への直流印加となり、液晶寿命に影響する。またこのようなタイミングの制御信号で制御するには、走査線駆動回路の構成が複雑となってしまうため好ましくない。
そこで、図6に示す第2ACタイミングでは対向電極電圧信号VCOM、データ信号DATAの極性反転タイミングを調整することにより、サンプリング制御信号ENA、画像データ取り込み制御信号G、画像データリフレッシュ制御信号SETのアクティブタイミングの間隔を一定に保つようにした。
これにより、第1ACタイミングでのアクティブタイミングの間隔のズレに伴い生じていた液晶印加電圧への直流印加を防止でき、液晶の寿命をさらに延ばす効果がある。また、走査線駆動回路の構成を簡便化することも可能となる。
具体的な動作は、第1実施形態で説明したものと同様であるため、ここでは、説明は省く。
(3)第3実施形態
第3実施形態において回路構成は第1実施形態と同一であるので説明を省略する。
図7は、本発明の第3実施形態による制御信号の第3ACタイミングチャートを示している。
図7の第3ACタイミングではさらに、サンプリング制御信号ENAのアクティブ時間を画像データ取り込み制御信号Gのアクティブ時間と同一になるよう、対向電極電圧信号VCOM、データ信号DATAの極性反転タイミングを調整した。このようにすることにより、走査線駆動回路の構成をさらに簡便化することが可能となり、不要な部品を削減できる。これにより従来よりもさらに消費電力を抑えることができるとともに、製造コストの削減にもつながる。
また、図6の第2ACタイミングにおける制御と同様に、図5の第1ACタイミングでのアクティブタイミングの間隔のズレに伴い生じていた液晶印加電圧への直流印加を防止でき、液晶の寿命をさらに延ばす効果もある。
なお、本発明の電気光学装置を携帯電話といった携帯機器に用いた場合、待ち受け画面表示や時計表示など頻繁な画面書き換えを必要としない表示を行う際に、消費電力を大幅に削減することが可能となる。
以上、図面を参照して本発明の実施形態について詳述してきたが、本発明の権利範囲はこれらの実施形態に限られるものではない。当業者にとり、本発明の精神および範囲から逸脱することなく、多くの変形および改良が可能であり、これらもまた本発明の権利範囲に属することは当然である。
100 アクティブマトリクスアレイ回路
101 走査線駆動回路
102 データ線駆動回路
103 駆動電圧生成回路
104 画像処理回路
105 制御回路
201,202 画素回路
COM 対向電極電圧信号
DATA データ信号
ENA サンプリング制御信号
G 画像データ取り込み制御信号
SET 画像データ書き換え制御信号/画像データリフレッシュ制御信号
SW、SW,SW スイッチ素子
保持キャパシタ
サンプリングキャパシタ
LC 電気光学素子
SMP サンプリングキャパシタの静電容量
ST 保持キャパシタの静電容量
LC 電気光学素子の静電容量
LC 電気光学素子の端子間電圧

Claims (15)

  1. 複数の制御信号により制御される画素回路において、
    一端が対向電極に接続された電気光学素子と、
    前記電気光学素子に保持された電圧レベルをサンプリングするために第1制御信号線上のサンプリング制御信号により制御される第1スイッチ素子と、
    第2制御信号線上の画像データリフレッシュ制御信号により制御される第2スイッチ素子と、
    画像データを取り込むために第3制御信号線上の画像データ取り込み制御信号により制御される第3スイッチ素子と、
    前記サンプリング制御信号によりサンプリングされる電圧レベルを保持する第1容量素子と、
    を具備し、
    前記第2スイッチ素子は、前記第3スイッチ素子を介して取り込まれた画像データの電気光学素子への書き込みを制御し、
    前記第2制御信号線上の画像データリフレッシュ制御信号は、該画像データリフレッシュ制御信号がアクティブになる前に、所定の電圧レベルでプリセットされることを特徴とする画素回路。
  2. 前記画素回路は、一端が前記電気光学素子の他端と接続され、他端が共通信号供給線に接続されている第2容量素子をさらに含み、前記対向電極に供給される信号と前記共通信号供給線に供給される信号が同一であることを特徴とする請求項1に記載の画素回路。
  3. 複数の制御信号により制御される画素回路の駆動方法において、
    前記駆動方法は、
    前記画素回路内の電気光学素子に画像データを書き込む第1の駆動ステップと、
    前記書き込まれた画像データをリフレッシュする第2の駆動ステップと、
    を具備し、
    前記第2の駆動ステップは、
    サンプリング制御信号により制御される第1スイッチ素子を介して、前記画素回路内に保持された画像データに対応する電圧レベルをサンプリングするステップと、
    前記サンプリングされた画像データに対応する電圧レベルと画像データリフレッシュ制御信号の電圧レベルとにより制御される第2スイッチ素子を介して供給される電圧を前記電気光学素子に印加することにより、画素回路内に保持された画像データのリフレッシュを行なうステップと、
    を具備し、
    前記画像データリフレッシュ制御信号は、該画像データリフレッシュ制御信号がアクティブになる前に、所定の電圧レベルでプリセットされることを特徴とする画素回路の駆動方法。
  4. 前記画素回路内に保持された画像データをリフレッシュするステップは、画像データ取り込み制御信号により制御される第3スイッチ素子を介して前記画素回路へ画像データを供給するステップをさらに含むことを特徴とする請求項3に記載の画素回路の駆動方法。
  5. 前記プリセットされる所定の電圧レベルは、前記第2スイッチ素子の特性に応じた電圧レベルであることを特徴とする請求項3または請求項4に記載の画素回路の駆動方法。
  6. 前記プリセットされる所定の電圧レベルは、前記画像データリフレッシュ制御信号のインアクティブ電圧と前記画素回路内に保持された画像データに対応する電圧レベルとの中間電圧であることを特徴とする請求項5に記載の画素回路の駆動方法。
  7. 前記画像データをリフレッシュするステップは、第1のリフレッシュ動作と第2のリフレッシュ動作の2つの動作を有し、
    前記プリセットされる所定の電圧レベルは、前記第1のリフレッシュ動作と前記第2のリフレッシュ動作とで異なる電圧レベルであることを特徴とする請求項3から請求項6のいずれか1項に記載の画素回路の駆動方法。
  8. 前記第1、第2のリフレッシュ動作の各々が、負極性から正極性への極性反転を行うリフレッシュ動作と、正極性から負極性への極性反転を行うリフレッシュ動作であることを特徴とする請求項7に記載の画素回路の駆動方法。
  9. 前記サンプリング制御信号と、前記画像データリフレッシュ制御信号と、前記画像データ取り込み制御信号のインアクティブ電圧が同レベルであることを特徴とする請求項4から請求項8のいずれか1項に記載の画素回路の駆動方法。
  10. 前記サンプリング制御信号と前記画像データ取り込み制御信号のアクティブ電圧が同レベルであることを特徴とする請求項4から請求項9のいずれか1項に記載の画素回路の駆動方法。
  11. 前記サンプリング制御信号により前記第1スイッチ素子をアクティブにする時間と前記画像データ取り込み制御信号により前記第3スイッチ素子をアクティブにする時間幅が等しいことを特徴とする請求項4から請求項10のいずれか1項に記載の画素回路の駆動方法。
  12. 前記画素回路内に保持された画像データをリフレッシュするステップは、一定期間毎に前記リフレッシュ動作を行うことを特徴とする請求項3から請求項11のいずれか1項に記載の画素回路の駆動方法。
  13. 複数の制御信号により制御される画素回路の駆動回路において、
    前記駆動回路は、
    前記画素回路内の電気光学素子に画像データを書き込む第1の駆動手段と、
    前記書き込まれた画像データをリフレッシュする第2の駆動手段と、
    を具備し、
    前記第2の駆動手段は、
    サンプリング制御信号により制御される第1スイッチ素子を介して、前記画素回路内に保持された画像データに対応する電圧レベルをサンプリングする手段と、
    前記サンプリングされた画像データに対応する電圧レベルと画像データリフレッシュ制御信号の電圧レベルとにより制御される第2スイッチ素子を介して供給される電圧を前記電気光学素子に印加することにより、画素回路内に保持された画像データのリフレッシュを行なう手段と、
    を具備し、
    前記画像データリフレッシュ制御信号は、該画像データリフレッシュ制御信号がアクティブになる前に、所定の電圧レベルでプリセットされることを特徴とする画素回路の駆動回路。
  14. 前記画素回路内に保持された画像データのリフレッシュ後に前記画素回路の周辺回路の動作を停止させる手段をさらに具備することを特徴とする請求項13に記載の画素回路の駆動回路。
  15. 請求項1に記載の画素回路がマトリクス状に配置されたアクティブマトリクスアレイ回路と、
    前記画素回路を駆動する請求項13に記載の画素回路の駆動回路と、
    を具備することを特徴とする電気光学装置。
JP2009286704A 2009-12-17 2009-12-17 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置 Active JP5667359B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009286704A JP5667359B2 (ja) 2009-12-17 2009-12-17 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009286704A JP5667359B2 (ja) 2009-12-17 2009-12-17 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置

Publications (2)

Publication Number Publication Date
JP2011128370A true JP2011128370A (ja) 2011-06-30
JP5667359B2 JP5667359B2 (ja) 2015-02-12

Family

ID=44291033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009286704A Active JP5667359B2 (ja) 2009-12-17 2009-12-17 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置

Country Status (1)

Country Link
JP (1) JP5667359B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012056804A1 (ja) * 2010-10-26 2012-05-03 シャープ株式会社 表示装置
CN102890907A (zh) * 2011-07-18 2013-01-23 群康科技(深圳)有限公司 像素元件及其显示面板与控制方法
JP2013037358A (ja) * 2011-08-04 2013-02-21 Innocom Technology (Shenzhen) Co Ltd ディスプレイパネル及びその動作方法
CN103745681A (zh) * 2013-11-28 2014-04-23 苏州长风航空电子有限公司 一种基于综合可编程器件的图形发生器
CN109559689A (zh) * 2017-09-27 2019-04-02 卡西欧计算机株式会社 驱动装置、电子表、驱动方法以及记录介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523323A (ja) * 2003-04-09 2006-10-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリクスアレイ装置、電子的装置及びアクティブマトリクスアレイ装置の作動方法
JP2007502068A (ja) * 2003-08-08 2007-02-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 信号増幅用回路、及びアクティブマトリクス装置における同回路の使用
JP2010160376A (ja) * 2009-01-09 2010-07-22 Toppoly Optoelectronics Corp アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523323A (ja) * 2003-04-09 2006-10-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリクスアレイ装置、電子的装置及びアクティブマトリクスアレイ装置の作動方法
JP2007502068A (ja) * 2003-08-08 2007-02-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 信号増幅用回路、及びアクティブマトリクス装置における同回路の使用
JP2010160376A (ja) * 2009-01-09 2010-07-22 Toppoly Optoelectronics Corp アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012056804A1 (ja) * 2010-10-26 2012-05-03 シャープ株式会社 表示装置
US8767136B2 (en) 2010-10-26 2014-07-01 Sharp Kabushiki Kaisha Display device
CN102890907A (zh) * 2011-07-18 2013-01-23 群康科技(深圳)有限公司 像素元件及其显示面板与控制方法
CN102890907B (zh) * 2011-07-18 2015-08-26 群康科技(深圳)有限公司 像素元件及其显示面板与控制方法
JP2013037358A (ja) * 2011-08-04 2013-02-21 Innocom Technology (Shenzhen) Co Ltd ディスプレイパネル及びその動作方法
CN103745681A (zh) * 2013-11-28 2014-04-23 苏州长风航空电子有限公司 一种基于综合可编程器件的图形发生器
CN103745681B (zh) * 2013-11-28 2016-06-01 苏州长风航空电子有限公司 一种基于综合可编程器件的图形发生器
CN109559689A (zh) * 2017-09-27 2019-04-02 卡西欧计算机株式会社 驱动装置、电子表、驱动方法以及记录介质
JP2019061123A (ja) * 2017-09-27 2019-04-18 カシオ計算機株式会社 駆動装置、電子時計、駆動方法及びプログラム
CN109559689B (zh) * 2017-09-27 2021-07-27 卡西欧计算机株式会社 驱动装置、电子表、驱动方法以及记录介质

Also Published As

Publication number Publication date
JP5667359B2 (ja) 2015-02-12

Similar Documents

Publication Publication Date Title
US8952955B2 (en) Display driving circuit, display device and display driving method
JP5351974B2 (ja) 表示装置
CN102598107B (zh) 像素电路和显示装置
JP2010107732A (ja) 液晶表示装置
KR100668544B1 (ko) 액정 표시 장치
CN102498510A (zh) 像素电路和显示装置
CN102498509B (zh) 像素电路和显示装置
US8890856B2 (en) Display driving circuit, display device and display driving method
JP5667359B2 (ja) 画素回路、画素回路の駆動方法および駆動回路並びに電気光学装置
US8866719B2 (en) Memory device and liquid crystal display device equipped with memory device
JPWO2011089781A1 (ja) 表示装置
US8797310B2 (en) Display driving circuit, device and method for polarity inversion using retention capacitor lines
US8780017B2 (en) Display driving circuit, display device and display driving method
US20120200549A1 (en) Display Device And Drive Method For Display Device
US20120176393A1 (en) Memory device, display device equipped with memory device, drive method for memory device, and drive method for display device
US20110169790A1 (en) Display driving circuit, display device, and display driving method
US20130320348A1 (en) Analog Memory Cell Circuit for the LTPS TFT-LCD
WO2011033824A1 (ja) 表示装置および表示装置の駆動方法
JP5268117B2 (ja) ディスプレイ装置及びこれを備える電子機器
JP4605199B2 (ja) 液晶表示装置及びその駆動方法
JP2005250034A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2005091781A (ja) 表示装置およびその駆動方法
US9076400B2 (en) Liquid crystal display device and method for driving same
JP5670155B2 (ja) 表示装置及び表示装置の駆動方法
JP5670154B2 (ja) 表示装置及び表示装置の駆動方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140716

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141212

R150 Certificate of patent or registration of utility model

Ref document number: 5667359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250