[go: up one dir, main page]

JP2011119655A - Printed circuit board and method of manufacturing the same - Google Patents

Printed circuit board and method of manufacturing the same Download PDF

Info

Publication number
JP2011119655A
JP2011119655A JP2010213345A JP2010213345A JP2011119655A JP 2011119655 A JP2011119655 A JP 2011119655A JP 2010213345 A JP2010213345 A JP 2010213345A JP 2010213345 A JP2010213345 A JP 2010213345A JP 2011119655 A JP2011119655 A JP 2011119655A
Authority
JP
Japan
Prior art keywords
insulating substrate
mounting portion
solder resist
hole
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010213345A
Other languages
Japanese (ja)
Inventor
Hironori Nishi
裕紀 西
Hideaki Maniwa
秀明 馬庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2010213345A priority Critical patent/JP2011119655A/en
Publication of JP2011119655A publication Critical patent/JP2011119655A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a printed circuit board which allows excellently connecting an electrode terminal of a semiconductor device with a connection pad for the semiconductor device, and a method of manufacturing the same. <P>SOLUTION: A solder resist layer 6 covering on an lower surface side of an insulating substrate 1 fills the inside of a through hole 2 provided in the insulating substrate 1, and the solder resist layer 6 covering on an upper surface of the insulating substrate 1 has an opening for exposing the through hole 2 in a loading section 1a. Alternatively, a thickness in the loading section 1a of the solder resist layer 6 covering on the upper surface of the insulating substrate 1 is thinner than that outside the loading section 1a. Alternatively, a thickness of the solder resist layer 6 covering on the upper surface of the insulating substrate 1 is thinner than that of the solder resist layer 6 covering on the lower surface of the insulating substrate 1. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体素子を搭載するための配線基板およびその製造方法に関するものである。   The present invention relates to a wiring board for mounting a semiconductor element and a manufacturing method thereof.

従来、図10に示すように、下面外周部に電極端子Tがペリフェラル配置された半導体素子Sをフリップチップ接続により搭載する配線基板として、多数のスルーホール12を有する絶縁基板11の上面の中央部に半導体素子Sを搭載するための搭載部11aを設けるとともに、絶縁基板11の上面からスルーホール12内を介して下面に導出する複数の配線導体13を被着させ、この配線導体13の一部を搭載部11aの外周部において半導体素子Sの電極端子Tに接続するための半導体素子接続パッド14として配置するとともに絶縁基板11の下面において外部電気回路基板と接続するための外部接続パッド15として配置し、さらに絶縁基板11の上下面およびスルーホール12内に半導体素子接続パッド14および外部接続パッド15を露出させる開口16aおよび16bを有するソルダーレジスト層16を被着させてなる配線基板が知られている。   Conventionally, as shown in FIG. 10, the central portion of the upper surface of an insulating substrate 11 having a large number of through-holes 12 is used as a wiring substrate on which a semiconductor element S having peripherally arranged electrode terminals T is mounted by flip-chip connection. A mounting portion 11 a for mounting the semiconductor element S is provided on the substrate, and a plurality of wiring conductors 13 led out from the upper surface of the insulating substrate 11 to the lower surface through the inside of the through holes 12 are attached. Is disposed as a semiconductor element connection pad 14 for connecting to the electrode terminal T of the semiconductor element S on the outer peripheral portion of the mounting portion 11a, and is disposed as an external connection pad 15 for connecting to an external electric circuit board on the lower surface of the insulating substrate 11. Furthermore, the semiconductor element connection pads 14 and the external connection pads are provided in the upper and lower surfaces of the insulating substrate 11 and the through holes 12. 5 wiring substrate made by depositing a solder resist layer 16 having openings 16a and 16b are exposed has been known.

そして、このような配線基板においては、図11に示すように、搭載部11aに設けた半導体素子接続パッド14と半導体素子Sの電極端子Tとを向かい合わせに圧接して接合するとともに半導体素子Sと搭載部11aとの間にアンダーフィルと呼ばれる封止樹脂17を充填することによって半導体素子Sが実装される。   In such a wiring board, as shown in FIG. 11, the semiconductor element connection pad 14 provided on the mounting portion 11 a and the electrode terminal T of the semiconductor element S are pressure-contacted to face each other and joined. The semiconductor element S is mounted by filling a sealing resin 17 called underfill between the mounting portion 11a and the mounting portion 11a.

なお、この従来の配線基板において、絶縁基板11の上下面およびスルーホール12内にソルダーレジスト層16を被着させるには、ソルダーレジスト層用の感光性を有する樹脂ペーストをスクリーン印刷法により絶縁基板11の上下面に塗布すると同時にスルーホール12に充填し、しかる後、
塗布および充填された樹脂ペーストを開口16aおよび16bを有するように露光・現像するとともに熱硬化および紫外線硬化させる方法が採用されている。
In this conventional wiring board, in order to deposit the solder resist layer 16 on the upper and lower surfaces of the insulating substrate 11 and in the through holes 12, a resin paste having photosensitivity for the solder resist layer is applied by screen printing. 11 is applied to the upper and lower surfaces of the resin 11 and filled into the through-holes 12 at the same time.
A method is employed in which the applied and filled resin paste is exposed and developed so as to have openings 16a and 16b, and is thermally cured and ultraviolet-cured.

しかしながら、この従来の配線基板においては、絶縁基板11の上下面およびスルーホール12内にソルダーレジスト層16を被着させる際に、スルーホール12内に充填された樹脂ペーストによりスルーホール12上の樹脂ペーストが外側に押されてスルーホール12上のソルダーレジスト層16に凸部が生じやすい。   However, in this conventional wiring board, when the solder resist layer 16 is deposited on the upper and lower surfaces of the insulating substrate 11 and in the through hole 12, the resin on the through hole 12 is filled with the resin paste filled in the through hole 12. The paste is pushed outward, and the solder resist layer 16 on the through hole 12 tends to have a convex portion.

そして、搭載部11aにおけるソルダーレジスト層16に大きな凸部が形成されている場合、搭載部11aに設けた半導体素子接続パッド14上に半導体素子Sの電極端子Tを向かい合わせにして圧接する際、半導体素子Sの下面とソルダーレジスト層16の凸部とが接触し、その結果、半導体素子Sの電極端子Tと半導体素子接続パッド14とが強固に圧接されずに両者間の接続を良好に行うことが困難となってしまうという問題点を有していた。   And when the large convex part is formed in the soldering resist layer 16 in the mounting part 11a, when making the electrode terminal T of the semiconductor element S face to face on the semiconductor element connection pad 14 provided in the mounting part 11a, The lower surface of the semiconductor element S and the convex portion of the solder resist layer 16 are in contact with each other. As a result, the electrode terminal T of the semiconductor element S and the semiconductor element connection pad 14 are not firmly pressed together, and the connection between the two is performed satisfactorily. It has the problem that it becomes difficult.

特開2006−66517号公報JP 2006-66517 A

本発明の課題は、下面外周部に電極端子がペリフェラル配置された半導体素子をフリップチップ接続により搭載する配線基板において、半導体素子の電極端子と半導体素子接続パッドとの接続を良好に行なうことが可能な配線基板およびその製造方法を提供することにある。   An object of the present invention is to provide a good connection between a semiconductor element electrode terminal and a semiconductor element connection pad in a wiring board on which a semiconductor element having electrode terminals arranged peripherally on the lower surface outer periphery is mounted by flip chip connection. And providing a manufacturing method thereof.

本発明の一番目の配線基板は、上面に半導体素子が搭載される搭載部を有するとともに、該搭載部を含む上面から下面にかけて複数のスルーホールが形成されて成る絶縁基板と、該絶縁基板の上面から前記スルーホール内面を介して前記絶縁基板の下面にかけて被着されており、前記搭載部の外周部に前記半導体素子の電極端子が接続される複数の半導体素子接続パッドを有するとともに前記絶縁基板の下面に外部電気回路基板の配線導体が接続される外部接続パッドを有する配線導体と、前記絶縁基板の上下面および前記スルーホール内に、前記半導体素子接続パッドおよび前記外部接続パッドを露出させるとともに前記スルーホール内を充填するように被着されたソルダーレジスト層とを備えて成る配線基板であって、前記スルーホール内は前記絶縁基板の下面側に被着されたソルダーレジスト層により充填されているとともに、前記絶縁基板の上面に被着されたソルダーレジスト層は前記搭載部における前記スルーホールを露出させる開口部を有することを特徴とするものである。   A first wiring board according to the present invention has a mounting portion on which a semiconductor element is mounted on an upper surface, and an insulating substrate formed with a plurality of through holes from the upper surface including the mounting portion to the lower surface, and the insulating substrate. The insulating substrate has a plurality of semiconductor element connection pads that are attached from the upper surface to the lower surface of the insulating substrate through the inner surface of the through hole, and to which the electrode terminals of the semiconductor element are connected to the outer peripheral portion of the mounting portion. A wiring conductor having an external connection pad to which a wiring conductor of an external electric circuit board is connected to the lower surface of the semiconductor substrate, and exposing the semiconductor element connection pad and the external connection pad in the upper and lower surfaces of the insulating substrate and the through hole. A wiring substrate comprising a solder resist layer deposited so as to fill the inside of the through hole, wherein the through hole Is filled with a solder resist layer deposited on the lower surface side of the insulating substrate, and the solder resist layer deposited on the upper surface of the insulating substrate has an opening that exposes the through hole in the mounting portion. It is characterized by this.

本発明の二番面の配線基板は、上面に半導体素子が搭載される搭載部を有するとともに、該搭載部を含む上面から下面にかけて複数のスルーホールが形成されて成る絶縁基板と、該絶縁基板の上面から前記スルーホール内面を介して前記絶縁基板の下面にかけて被着されており、前記搭載部の外周部に前記半導体素子の電極端子が接続される複数の半導体素子接続パッドを有するとともに前記絶縁基板の下面に外部電気回路基板の配線導体が接続される外部接続パッドを有する配線導体と、前記絶縁基板の上下面および前記スルーホール内に、前記半導体素子接続パッドおよび前記外部接続パッドを露出させるとともに前記スルーホール内を充填するように被着されたソルダーレジスト層とを備えて成る配線基板であって、前記スルーホール内は前記絶縁基板の下面側に被着されたソルダーレジスト層により充填されているとともに、前記絶縁基板の上面に被着されたソルダーレジスト層は前記搭載部における厚みが該搭載部よりも外側における厚みよりも薄いことを特徴とするものである。   The second wiring board of the present invention has a mounting portion on which a semiconductor element is mounted on the upper surface, and an insulating substrate in which a plurality of through holes are formed from the upper surface to the lower surface including the mounting portion, and the insulating substrate And a plurality of semiconductor element connection pads to which electrode terminals of the semiconductor element are connected to an outer peripheral portion of the mounting portion. A wiring conductor having an external connection pad to which a wiring conductor of an external electric circuit board is connected to the lower surface of the substrate, and the semiconductor element connection pad and the external connection pad are exposed in the upper and lower surfaces of the insulating substrate and the through hole. And a solder resist layer deposited so as to fill the inside of the through hole, the wiring board comprising: Is filled with a solder resist layer deposited on the lower surface side of the insulating substrate, and the solder resist layer deposited on the upper surface of the insulating substrate has a thickness on the outer side of the mounting portion. It is characterized by being thinner.

本発明の三番目の配線基板は、上面に半導体素子が搭載される搭載部を有するとともに、該搭載部を含む上面から下面にかけて複数のスルーホールが形成されて成る絶縁基板と、該絶縁基板の上面から前記スルーホール内面を介して前記絶縁基板の下面にかけて被着されており、前記搭載部の外周部に前記半導体素子の電極端子が接続される複数の半導体素子接続パッドを有するとともに前記絶縁基板の下面に外部電気回路基板の配線導体が接続される外部接続パッドを有する配線導体と、前記絶縁基板の上下面および前記スルーホール内に、前記半導体素子接続パッドおよび前記外部接続パッドを露出させるとともに前記スルーホール内を充填するように被着されたソルダーレジスト層とを備えて成る配線基板であって、前記スルーホール内は前記絶縁基板の下面側に被着されたソルダーレジスト層により充填されているとともに、前記絶縁基板の上面に被着されたソルダーレジスト層は前記下面に被着されたソルダーレジスト層よりも薄いことを特徴とするものである。   A third wiring board of the present invention has a mounting portion on which a semiconductor element is mounted on the upper surface, and an insulating substrate formed with a plurality of through holes from the upper surface including the mounting portion to the lower surface, and the insulating substrate. The insulating substrate has a plurality of semiconductor element connection pads that are attached from the upper surface to the lower surface of the insulating substrate through the inner surface of the through hole, and to which the electrode terminals of the semiconductor element are connected to the outer peripheral portion of the mounting portion. A wiring conductor having an external connection pad to which a wiring conductor of an external electric circuit board is connected to the lower surface of the semiconductor substrate, and exposing the semiconductor element connection pad and the external connection pad in the upper and lower surfaces of the insulating substrate and the through hole. A wiring substrate comprising a solder resist layer deposited so as to fill the inside of the through hole, wherein the through hole Is filled with a solder resist layer deposited on the lower surface side of the insulating substrate, and the solder resist layer deposited on the upper surface of the insulating substrate is thinner than the solder resist layer deposited on the lower surface. It is characterized by.

本発明の一番目の配線基板の製造方法は、上面に半導体素子が搭載される搭載部を有するとともに該搭載部を含む上面から下面にかけて複数のスルーホールが形成されており、かつ上面から前記スルーホール内面を介して下面にかけて被着された配線導体を有する絶縁基板を準備する工程と、前記絶縁基板の下面にソルダーレジスト層用の樹脂ペーストを塗布するとともに該樹脂ペーストを下面側から前記スルーホール内に充填する工程と、前記絶縁基板の上面に前記搭載部における前記スルーホールを露出させる開口部を有するようにソルダーレジスト層用の樹脂ペーストを塗布する工程と、前記絶縁基板の上下面および前記スルーホール内の前記樹脂ペーストを露光および現像した後に硬化させることにより、前記上面に被着された配線導体の一部を前記半導体素子の電極端子に接続される複数の半導体素子接続パッドとして前記搭載部の外周部に露出させるとともに前記搭載部における前記スルーホールを露出させる開口部を有する上面側のソルダーレジスト層および、前記下面に被着された配線導体の一部を外部電気回路基板の配線導体に接続される外部接続パッドとして露出させる開口部を有する下面側のソルダーレジスト層を形成する工程とを順に行なうことを特徴とするものである。   A first method for manufacturing a wiring board according to the present invention has a mounting portion on which a semiconductor element is mounted on an upper surface, and a plurality of through holes are formed from the upper surface to the lower surface including the mounting portion. A step of preparing an insulating substrate having a wiring conductor deposited on the lower surface through the inner surface of the hole; and applying a resin paste for a solder resist layer to the lower surface of the insulating substrate and applying the resin paste from the lower surface side to the through hole Filling in, a step of applying a resin paste for a solder resist layer so as to have an opening exposing the through hole in the mounting portion on the upper surface of the insulating substrate, the upper and lower surfaces of the insulating substrate, and the Wiring attached to the upper surface by curing after exposing and developing the resin paste in the through hole A solder on the upper surface side having an opening for exposing a part of the body to the outer peripheral part of the mounting part as a plurality of semiconductor element connection pads connected to the electrode terminals of the semiconductor element and exposing the through hole in the mounting part Forming a resist layer and a solder resist layer on the lower surface side having an opening that exposes a part of the wiring conductor attached to the lower surface as an external connection pad connected to the wiring conductor of the external electric circuit board; It is characterized by performing in order.

本発明の二番目の配線基板の製造方法は、上面に半導体素子が搭載される搭載部を有するとともに該搭載部を含む上面から下面にかけて複数のスルーホールが形成されており、かつ上面から前記スルーホール内面を介して下面にかけて被着された配線導体を有する絶縁基板を準備する工程と、前記絶縁基板の下面にソルダーレジスト層用の樹脂ペーストを塗布するとともに該樹脂ペーストを下面側から前記スルーホール内に充填する工程と、前記絶縁基板の上面にソルダーレジスト層用の樹脂ペーストを、前記搭載部においては前記下面に塗布された前記樹脂ペーストよりも薄くなるとともに搭載部よりも外側においては前記搭載部におけるよりも厚くなるように塗布する工程と、前記絶縁基板の上下面および前記スルーホール内の前記樹脂ペーストを露光および現像した後に硬化させることにより、前記上面に被着された配線導体の一部を前記半導体素子の電極端子に接続される複数の半導体素子接続パッドとして前記搭載部の外周部に露出させる開口部を有する上面側のソルダーレジスト層および、前記下面に被着された配線導体の一部を外部電気回路基板の配線導体に接続される外部接続パッドとして露出させる開口部を有する下面側のソルダーレジスト層を形成する工程とを順に行なうことを特徴とするものである。   The second wiring board manufacturing method of the present invention has a mounting portion on which a semiconductor element is mounted on the upper surface, and a plurality of through holes are formed from the upper surface to the lower surface including the mounting portion, and the through-hole is formed from the upper surface. A step of preparing an insulating substrate having a wiring conductor deposited on the lower surface through the inner surface of the hole; and applying a resin paste for a solder resist layer to the lower surface of the insulating substrate and applying the resin paste from the lower surface side to the through hole Filling the inside with a resin paste for the solder resist layer on the upper surface of the insulating substrate, and the mounting portion is thinner than the resin paste applied to the lower surface and the mounting portion is outside the mounting portion. A step of coating so as to be thicker than in the portion, and the upper and lower surfaces of the insulating substrate and the resin in the through hole A portion of the wiring conductor deposited on the upper surface is exposed to the outer peripheral portion of the mounting portion as a plurality of semiconductor element connection pads connected to the electrode terminals of the semiconductor element by curing after the exposure and development of the wafer. A solder resist layer on the upper surface side having an opening to be exposed, and a lower surface side having an opening that exposes a part of the wiring conductor attached to the lower surface as an external connection pad connected to the wiring conductor of the external electric circuit board. And a step of forming a solder resist layer in order.

本発明の三番目の配線基板の製造方法は、上面に半導体素子が搭載される搭載部を有するとともに該搭載部を含む上面から下面にかけて複数のスルーホールが形成されており、かつ上面から前記スルーホール内面を介して下面にかけて被着された配線導体を有する絶縁基板を準備する工程と、前記絶縁基板の下面にソルダーレジスト層用の樹脂ペーストを塗布するとともに該樹脂ペーストを下面側から前記スルーホール内に充填する工程と、前記絶縁基板の上面にソルダーレジスト層用の樹脂ペーストを、前記下面に塗布された前記樹脂ペーストよりも薄くなるように塗布する工程と、前記絶縁基板の上下面および前記スルーホール内の前記樹脂ペーストを露光および現像した後に硬化させることにより、前記上面に被着された配線導体の一部を前記半導体素子の電極端子に接続される複数の半導体素子接続パッドとして前記搭載部の外周部に露出させる開口部を有する上面側のソルダーレジスト層および、前記下面に被着された配線導体の一部を外部電気回路基板の配線導体に接続される外部接続パッドとして露出させる開口部を有する下面側のソルダーレジスト層を形成する工程とを順に行なうことを特徴とするものである。   According to a third method of manufacturing a wiring board of the present invention, a plurality of through holes are formed from a top surface to a bottom surface including a mounting portion on which a semiconductor element is mounted on the top surface. A step of preparing an insulating substrate having a wiring conductor deposited on the lower surface through the inner surface of the hole; and applying a resin paste for a solder resist layer to the lower surface of the insulating substrate and applying the resin paste from the lower surface side to the through hole Filling the inside, applying a solder resist layer resin paste on the upper surface of the insulating substrate so as to be thinner than the resin paste applied to the lower surface, upper and lower surfaces of the insulating substrate and the One of the wiring conductors deposited on the top surface is cured by exposing and developing the resin paste in the through hole and then curing. A plurality of semiconductor element connection pads connected to the electrode terminals of the semiconductor element, and a solder resist layer on the upper surface side having an opening that is exposed to the outer peripheral portion of the mounting portion, and one of the wiring conductors deposited on the lower surface Forming a solder resist layer on the lower surface side having an opening that exposes the portion as an external connection pad connected to the wiring conductor of the external electric circuit board.

本発明の一番目の配線基板によれば、スルーホール内が絶縁基板の下面側に被着されたソルダーレジスト層により充填されているとともに、絶縁基板の上面に被着されたソルダーレジスト層は搭載部におけるスルーホール上を露出させる開口部を有していることから、スルーホール内がソルダーレジストにより良好に充填されるとともに、スルーホール内に充填されたソルダーレジストが例えスルーホール上に突出したとしても、絶縁基板の搭載部においては、搭載される半導体素子の下面に接触するようなソルダーレジスト層の大きな凸部が形成されることはない。したがって、搭載部に設けた半導体素子接続パッド上に半導体素子の電極端子を向かい合わせにして圧接する際、半導体素子の下面と搭載部におけるソルダーレジスト層とが接触することはなく、半導体素子の電極端子と半導体素子接続パッドとの接続を良好に行なうことができる。   According to the first wiring board of the present invention, the inside of the through hole is filled with the solder resist layer deposited on the lower surface side of the insulating substrate, and the solder resist layer deposited on the upper surface of the insulating substrate is mounted. Since the through-hole is exposed in the part, the inside of the through-hole is satisfactorily filled with the solder resist, and the solder resist filled in the through-hole protrudes above the through-hole, for example. However, in the mounting portion of the insulating substrate, a large convex portion of the solder resist layer that contacts the lower surface of the semiconductor element to be mounted is not formed. Therefore, when the electrode terminal of the semiconductor element is pressed face-to-face on the semiconductor element connection pad provided in the mounting portion, the lower surface of the semiconductor element and the solder resist layer in the mounting portion do not come into contact with each other. The connection between the terminal and the semiconductor element connection pad can be performed satisfactorily.

本発明の二番目の配線基板によれば、スルーホール内が絶縁基板の下面側に被着されたソルダーレジスト層により充填されているとともに、絶縁基板の上面に被着されたソルダーレジスト層は搭載部における厚みが搭載部よりも外側における厚みよりも薄いことから、スルーホール内がソルダーレジストにより良好に充填されるとともに、スルーホール内に充填されたソルダーレジストが例えスルーホール上に突出したとしても、絶縁基板の搭載部においては、搭載される半導体素子の下面に接触するようなソルダーレジスト層の大きな凸部が形成されることはない。したがって、搭載部に設けた半導体素子接続パッド上に半導体素子の電極端子を向かい合わせにして圧接する際、半導体素子の下面と搭載部におけるソルダーレジスト層とが接触することはなく、半導体素子の電極端子と半導体素子接続パッドとの接続を良好に行なうことができる。   According to the second wiring board of the present invention, the inside of the through hole is filled with the solder resist layer deposited on the lower surface side of the insulating substrate, and the solder resist layer deposited on the upper surface of the insulating substrate is mounted. Because the thickness of the part is thinner than the thickness outside the mounting part, the inside of the through hole is filled with the solder resist well, and even if the solder resist filled in the through hole protrudes over the through hole In the mounting portion of the insulating substrate, a large convex portion of the solder resist layer that contacts the lower surface of the mounted semiconductor element is not formed. Therefore, when the electrode terminal of the semiconductor element is pressed face-to-face on the semiconductor element connection pad provided in the mounting portion, the lower surface of the semiconductor element and the solder resist layer in the mounting portion do not come into contact with each other. The connection between the terminal and the semiconductor element connection pad can be performed satisfactorily.

本発明の三番目の配線基板によれば、スルーホール内が絶縁基板の下面側に被着されたソルダーレジスト層により充填されているとともに、絶縁基板の上面に被着されたソルダーレジスト層は下面に被着されたソルダーレジスト層よりも薄いことから、スルーホール内がソルダーレジストにより良好に充填されるとともに、スルーホール内に充填されたソルダーレジストが例えスルーホール上に突出したとしても、絶縁基板の搭載部においては、搭載される半導体素子の下面に接触するようなソルダーレジスト層の大きな凸部が形成されることはない。したがって、搭載部に設けた半導体素子接続パッド上に半導体素子の電極端子を向かい合わせにして圧接する際、半導体素子の下面と搭載部におけるソルダーレジスト層とが接触することはなく、半導体素子の電極端子と半導体素子接続パッドとの接続を良好に行なうことができる。   According to the third wiring board of the present invention, the inside of the through hole is filled with the solder resist layer deposited on the lower surface side of the insulating substrate, and the solder resist layer deposited on the upper surface of the insulating substrate is the lower surface. The through hole is filled with the solder resist well, and even if the solder resist filled in the through hole protrudes over the through hole, the insulating substrate In the mounting portion, a large convex portion of the solder resist layer that contacts the lower surface of the semiconductor element to be mounted is not formed. Therefore, when the electrode terminal of the semiconductor element is pressed face-to-face on the semiconductor element connection pad provided in the mounting portion, the lower surface of the semiconductor element and the solder resist layer in the mounting portion do not come into contact with each other. The connection between the terminal and the semiconductor element connection pad can be performed satisfactorily.

本発明の一番目の配線基板の製造方法によれば、前記絶縁基板の下面にソルダーレジスト層用の樹脂ペーストを塗布するとともに該樹脂ペーストを下面側から前記スルーホール内に充填し、次に前記絶縁基板の上面に前記搭載部における前記スルーホールを露出させる開口部を有するようにソルダーレジスト層用の樹脂ペーストを塗布することから、スルーホール内がソルダーレジストにより良好に充填されるとともに、スルーホール内に充填されたソルダーレジストが例えスルーホール上に突出したとしても、絶縁基板の搭載部においては、搭載される半導体素子の下面に接触するようなソルダーレジスト層の大きな凸部が形成されることはない。したがって、搭載部に設けた半導体素子接続パッド上に半導体素子の電極端子を向かい合わせにして圧接する際、半導体素子の下面と搭載部におけるソルダーレジスト層とが接触することはなく、半導体素子の電極端子と半導体素子接続パッドとの接続を良好に行なうことが可能な配線基板を提供することができる。   According to the first method of manufacturing a wiring board of the present invention, the resin paste for the solder resist layer is applied to the lower surface of the insulating substrate and the resin paste is filled into the through hole from the lower surface side, Since the resin paste for the solder resist layer is applied on the upper surface of the insulating substrate so as to have an opening that exposes the through hole in the mounting portion, the inside of the through hole is satisfactorily filled with the solder resist, and the through hole Even if the solder resist filled inside protrudes through the through-hole, a large convex portion of the solder resist layer is formed in the mounting portion of the insulating substrate so as to be in contact with the lower surface of the mounted semiconductor element. There is no. Therefore, when the electrode terminal of the semiconductor element is pressed face-to-face on the semiconductor element connection pad provided in the mounting portion, the lower surface of the semiconductor element and the solder resist layer in the mounting portion do not come into contact with each other. It is possible to provide a wiring board capable of satisfactorily connecting the terminals and the semiconductor element connection pads.

本発明の二番目の配線基板の製造方法によれば、前記絶縁基板の下面にソルダーレジスト層用の樹脂ペーストを塗布するとともに該樹脂ペーストを下面側から前記スルーホール内に充填し、次に前記絶縁基板の上面にソルダーレジスト層用の樹脂ペーストを、前記搭載部においては前記下面に塗布された前記樹脂ペーストよりも薄くなるとともに搭載部よりも外側においては前記搭載部におけるよりも厚くなるように塗布することから、スルーホール内がソルダーレジストにより良好に充填されるとともに、スルーホール内に充填されたソルダーレジストが例えスルーホール上に突出したとしても、絶縁基板の搭載部においては、搭載される半導体素子の下面に接触するようなソルダーレジスト層の大きな凸部が形成されることはない。したがって、搭載部に設けた半導体素子接続パッド上に半導体素子の電極端子を向かい合わせにして圧接する際、半導体素子の下面と搭載部におけるソルダーレジスト層とが接触することはなく、半導体素子の電極端子と半導体素子接続パッドとの接続を良好に行なうことが可能な配線基板を提供することができる。   According to the second method of manufacturing a wiring board of the present invention, the resin paste for the solder resist layer is applied to the lower surface of the insulating substrate and the resin paste is filled into the through-hole from the lower surface side. A resin paste for the solder resist layer is formed on the upper surface of the insulating substrate so that the mounting portion is thinner than the resin paste applied to the lower surface and is thicker outside the mounting portion than in the mounting portion. Since the inside of the through hole is satisfactorily filled with the solder resist because it is applied, even if the solder resist filled in the through hole protrudes over the through hole, it is mounted on the mounting portion of the insulating substrate. A large convex portion of the solder resist layer that contacts the lower surface of the semiconductor element is not formed. Therefore, when the electrode terminal of the semiconductor element is pressed face-to-face on the semiconductor element connection pad provided in the mounting portion, the lower surface of the semiconductor element and the solder resist layer in the mounting portion do not come into contact with each other. It is possible to provide a wiring board capable of satisfactorily connecting the terminals and the semiconductor element connection pads.

本発明の三番目の配線基板の製造方法によれば、前記絶縁基板の下面にソルダーレジスト層用の樹脂ペーストを塗布するとともに該樹脂ペーストを下面側から前記スルーホール内に充填し、次に前記絶縁基板の上面にソルダーレジスト層用の樹脂ペーストを、前記下面に塗布された前記樹脂ペーストよりも薄くなるように塗布することから、スルーホール内がソルダーレジストにより良好に充填されるとともに、スルーホール内に充填されたソルダーレジストが例えスルーホール上に突出したとしても、絶縁基板の搭載部においては、搭載される半導体素子の下面に接触するようなソルダーレジスト層の大きな凸部が形成されることはない。したがって、搭載部に設けた半導体素子接続パッド上に半導体素子の電極端子を向かい合わせにして圧接する際、半導体素子の下面と搭載部におけるソルダーレジスト層とが接触することはなく、半導体素子の電極端子と半導体素子接続パッドとの接続を良好に行なうことが可能な配線基板を提供することができる。   According to the third method of manufacturing a wiring board of the present invention, a resin paste for a solder resist layer is applied to the lower surface of the insulating substrate, and the resin paste is filled into the through-hole from the lower surface side. Since the resin paste for the solder resist layer is applied to the upper surface of the insulating substrate so as to be thinner than the resin paste applied to the lower surface, the inside of the through hole is satisfactorily filled with the solder resist, and the through hole Even if the solder resist filled inside protrudes through the through-hole, a large convex portion of the solder resist layer is formed in the mounting portion of the insulating substrate so as to be in contact with the lower surface of the mounted semiconductor element. There is no. Therefore, when the electrode terminal of the semiconductor element is pressed face-to-face on the semiconductor element connection pad provided in the mounting portion, the lower surface of the semiconductor element and the solder resist layer in the mounting portion do not come into contact with each other. It is possible to provide a wiring board capable of satisfactorily connecting the terminals and the semiconductor element connection pads.

図1は、本発明の配線基板における第一の実施形態例を示す概略断面図である。FIG. 1 is a schematic sectional view showing a first embodiment of a wiring board according to the present invention. 図2は、図1に示す配線基板に半導体素子を実装した場合を示す概略断面図である。FIG. 2 is a schematic cross-sectional view showing a case where a semiconductor element is mounted on the wiring board shown in FIG. 図3は、図1に示す配線基板の製造方法を説明するための工程毎の概略断面図である。FIG. 3 is a schematic cross-sectional view for each step for explaining the method of manufacturing the wiring board shown in FIG. 図4は、本発明の配線基板における第二の実施形態例を示す概略断面図である。FIG. 4 is a schematic sectional view showing a second embodiment of the wiring board of the present invention. 図5は、図4に示す配線基板に半導体素子を実装した場合を示す概略断面図である。FIG. 5 is a schematic cross-sectional view showing a case where a semiconductor element is mounted on the wiring board shown in FIG. 図6は、図4に示す配線基板の製造方法を説明するための工程毎の概略断面図である。FIG. 6 is a schematic cross-sectional view for each step for explaining the method of manufacturing the wiring board shown in FIG. 図7は、本発明の配線基板における第三の実施形態例を示す概略断面図である。FIG. 7 is a schematic cross-sectional view showing a third embodiment of the wiring board of the present invention. 図8は、図7に示す配線基板に半導体素子を実装した場合を示す概略断面図である。FIG. 8 is a schematic cross-sectional view showing a case where a semiconductor element is mounted on the wiring board shown in FIG. 図9は、図7に示す配線基板の製造方法を説明するための工程毎の概略断面図である。FIG. 9 is a schematic cross-sectional view for each step for explaining the method of manufacturing the wiring board shown in FIG. 図10は、従来の配線基板を示す概略断面図である。FIG. 10 is a schematic cross-sectional view showing a conventional wiring board. 図11は、図10に示す配線基板に半導体素子を実装した場合を示す概略断面図である。11 is a schematic cross-sectional view showing a case where a semiconductor element is mounted on the wiring board shown in FIG.

次に、本発明の配線基板およびその製造方法における第一の実施形態例について図1〜図3を基にして説明する。図1に示すように、本例の配線基板は、主として絶縁基板1と、配線導体3と、ソルダーレジスト層6とから形成されている。   Next, a first embodiment of the wiring board and the manufacturing method thereof according to the present invention will be described with reference to FIGS. As shown in FIG. 1, the wiring substrate of this example is mainly formed of an insulating substrate 1, a wiring conductor 3, and a solder resist layer 6.

絶縁基板1は、例えばガラスクロス基材にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて熱硬化させた電気絶縁材料板から成り、その上面中央部に半導体素子Sが搭載される搭載部1aを有するとともに、搭載部1aを含む上面から下面にかけて複数のスルーホール2が形成されている。このような絶縁基板1は、ガラスクロス基材に未硬化の熱硬化性樹脂組成物を含浸させて半硬化させるとともに、その上下面に配線導体3の一部となる金属箔を貼着して熱硬化させて電気絶縁材料板となし、しかる後、その電気絶縁材料板に上下面の金属箔ごとドリル加工を施してスルーホール2を穿孔することにより形成される。   The insulating substrate 1 is made of an electrically insulating material plate that is thermoset by impregnating a glass cloth base material with a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin, and a semiconductor element S is mounted on the center of the upper surface thereof. A plurality of through holes 2 are formed from the upper surface to the lower surface including the mounting portion 1a. Such an insulating substrate 1 is obtained by impregnating a glass cloth base material with an uncured thermosetting resin composition and semi-curing it, and attaching a metal foil to be a part of the wiring conductor 3 on the upper and lower surfaces thereof. It is formed by thermally curing to form an electric insulating material plate, and then drilling the electric insulating material plate together with the upper and lower metal foils and drilling through holes 2.

絶縁基板1の上面からスルーホール2の内面を介して下面にかけては、複数の配線導体3が被着されている。配線導体3は、半導体素子Sの電極端子Tを図示しない外部電気回路基板の配線導体に接続するための導電路として機能し、絶縁基板1上面の搭載部1a外周部に半導体素子Sの電極端子Tが接続される半導体素子接続パッド4を有しているとともに絶縁基板1下面に外部電気回路基板の配線導体に接続される外部接続パッド5を有している。このような配線導体3は、銅箔や銅めっき層等の良電導材料から成り、例えば絶縁基板1用の電気絶縁材料板の上下面に配線導体3の一部となる薄い銅箔を貼着しておくとともにこの電気絶縁材料板に銅箔ごとスルーホール2を形成した後、スルーホール2の内面および銅箔の表面に無電解銅めっきを施した後、その無電解銅めっき上に電解銅めっきおよび電解錫めっきを配線導体3に対応する所定のパターンに被着させ、しかる後、錫めっきで覆われていない部分の無電解銅めっきおよび銅箔を選択的にエッチング除去し、最後に電解銅めっき上の錫めっきを選択的にエッチング除去することにより形成される。   A plurality of wiring conductors 3 are attached from the upper surface of the insulating substrate 1 through the inner surface of the through hole 2 to the lower surface. The wiring conductor 3 functions as a conductive path for connecting the electrode terminal T of the semiconductor element S to a wiring conductor of an external electric circuit board (not shown), and the electrode terminal of the semiconductor element S is provided on the outer periphery of the mounting portion 1a on the upper surface of the insulating substrate 1. It has a semiconductor element connection pad 4 to which T is connected, and an external connection pad 5 connected to the wiring conductor of the external electric circuit board on the lower surface of the insulating substrate 1. Such a wiring conductor 3 is made of a good conductive material such as a copper foil or a copper plating layer. For example, a thin copper foil that is a part of the wiring conductor 3 is attached to the upper and lower surfaces of the electrically insulating material plate for the insulating substrate 1. In addition, after forming the through hole 2 together with the copper foil on the electrically insulating material plate, the electroless copper plating is applied to the inner surface of the through hole 2 and the surface of the copper foil, and then the electrolytic copper is deposited on the electroless copper plating. Plating and electrolytic tin plating are applied to a predetermined pattern corresponding to the wiring conductor 3, and then the electroless copper plating and copper foil not selectively covered with tin plating are selectively removed by etching, and finally electrolysis is performed. It is formed by selectively etching away the tin plating on the copper plating.

絶縁基板1の上下面には厚みが20〜25μm程度のソルダーレジスト層6が被着されているとともに下面側に被着されたソルダーレジスト層6によりスルーホール2内が充填されており、これらのソルダーレジスト層6に設けられた開口部6aおよび6bから半導体素子接続パッド4および外部接続パッド5が露出している。ソルダーレジスト層6は、配線導体3を保護するためのものであり、例えばアクリル変性エポキシ樹脂等の光硬化性および熱硬化性の樹脂基材に酸化ケイ素等の無機絶縁フィラーを分散させた電気絶縁材料から成る。このようなソルダーレジスト層6は、例えば感光性を有するアクリル変性エポキシ樹脂を含有する電気絶材料の樹脂ペーストをスクリーン印刷法により印刷することにより絶縁基板1の上下面にそれぞれ印刷塗布するとともにスルーホール2内に充填し、しかる後、その樹脂ペーストを所定のパターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。   A solder resist layer 6 having a thickness of about 20 to 25 μm is deposited on the upper and lower surfaces of the insulating substrate 1 and the inside of the through hole 2 is filled with the solder resist layer 6 deposited on the lower surface side. The semiconductor element connection pads 4 and the external connection pads 5 are exposed from the openings 6 a and 6 b provided in the solder resist layer 6. The solder resist layer 6 is for protecting the wiring conductor 3. For example, electrical insulation in which an inorganic insulating filler such as silicon oxide is dispersed in a photocurable and thermosetting resin substrate such as an acrylic-modified epoxy resin. Made of material. Such a solder resist layer 6 is printed and applied to the upper and lower surfaces of the insulating substrate 1 by printing a resin paste of an electroless material containing, for example, a photosensitive acrylic-modified epoxy resin by a screen printing method. Then, the resin paste is exposed and developed in a predetermined pattern, and then cured by ultraviolet curing and heat curing.

そして、本例の配線基板においては、スルーホール2内は絶縁基板1の下面側に被着されたソルダーレジスト層6により充填されているとともに、絶縁基板1の上面に被着されたソルダーレジスト層6は半導体素子接続パッド4を露出させるとともに搭載部1aにおけるスルーホール2を露出させる開口部6aを有している。このように本例の配線基板においては、スルーホール2内が絶縁基板1の下面側に被着されたソルダーレジスト層6により充填されているとともに、絶縁基板1の上面に被着されたソルダーレジスト層6が半導体素子接続パッド4を露出させるとともに搭載部1aにおけるスルーホール2を露出させる開口部6aを有していることから、搭載部1aにおけるスルーホール2上に上面側のソルダーレジスト層6がないにもかかわらず、スルーホール2内が下面側のソルダーレジスト層6により良好に充填されるとともに、スルーホール6内に充填されたソルダーレジスト層6が例えスルーホール2上に突出したとしても、絶縁基板1の搭載部1aにおいては、搭載される半導体素子Sの下面に接触するようなソルダーレジスト層6の大きな凸部が形成されることはない。   In the wiring board of this example, the through hole 2 is filled with the solder resist layer 6 deposited on the lower surface side of the insulating substrate 1 and the solder resist layer deposited on the upper surface of the insulating substrate 1. 6 has an opening 6a for exposing the semiconductor element connection pad 4 and exposing the through hole 2 in the mounting portion 1a. Thus, in the wiring substrate of this example, the inside of the through hole 2 is filled with the solder resist layer 6 deposited on the lower surface side of the insulating substrate 1 and the solder resist deposited on the upper surface of the insulating substrate 1. Since the layer 6 has the opening 6a that exposes the semiconductor element connection pad 4 and the through hole 2 in the mounting portion 1a, the solder resist layer 6 on the upper surface side is formed on the through hole 2 in the mounting portion 1a. Even though the through hole 2 is satisfactorily filled with the solder resist layer 6 on the lower surface side, even if the solder resist layer 6 filled in the through hole 6 protrudes over the through hole 2, In the mounting portion 1a of the insulating substrate 1, a large convex portion of the solder resist layer 6 that contacts the lower surface of the semiconductor element S to be mounted. It will not be formed.

そして、本例の配線基板においては、図2に示すように、搭載部1aに設けた半導体素子接続パッド4上に半導体素子Sの電極端子Tを向かい合わせにして圧接して接合した後、半導体素子Sと絶縁基板1との間にアンダーフィルと呼ばれる封止樹脂7を充填することによって半導体素子Sが実装される。このとき、絶縁基板1の搭載部1aにおいては、搭載される半導体素子Sの下面に接触するようなソルダーレジスト層6の大きな凸部は形成されていないので、本例の配線基板によれば、半導体素子Sの電極端子Tと半導体素子接続パッド4との接続を良好に行なうことができる。このとき、半導体素子Sと絶縁基板1との間には封止樹脂7が充填されることから、絶縁基板1の搭載部1a上にソルダーレジスト層6が存在しないものの、搭載部1a上の配線導体3は封止樹脂7で良好に保護される。   Then, in the wiring board of this example, as shown in FIG. 2, the electrode terminal T of the semiconductor element S is pressed and bonded to the semiconductor element connection pad 4 provided in the mounting portion 1a so as to face each other. The semiconductor element S is mounted by filling a sealing resin 7 called underfill between the element S and the insulating substrate 1. At this time, in the mounting portion 1a of the insulating substrate 1, since the large convex portion of the solder resist layer 6 that contacts the lower surface of the semiconductor element S to be mounted is not formed, according to the wiring substrate of this example, The electrode terminal T of the semiconductor element S and the semiconductor element connection pad 4 can be connected well. At this time, since the sealing resin 7 is filled between the semiconductor element S and the insulating substrate 1, the solder resist layer 6 does not exist on the mounting portion 1a of the insulating substrate 1, but the wiring on the mounting portion 1a. The conductor 3 is well protected by the sealing resin 7.

なお、搭載部1a上の配線導体3は、半導体素子接続パッド4を除く表面を粗化面または酸化面の少なくとも一方としておくことが好ましい。搭載部1a上の配線導体3における半導体素子接続パッド4を除く表面を粗化面または酸化面の少なくとも一方としておくことにより、搭載部1a上の配線導体3と封止樹脂7とを粗化面または酸化面の少なくとも一方を介して極めて強固に密着させることができる。この場合、半導体素子接続パッド4の表面には半導体素子Sの電極Tとの接合を良好なものとするために金等の耐食性に優れた金属をめっきにより被着させておくか、プリフラックス処理を施しておくことが好ましい。   Note that the surface of the wiring conductor 3 on the mounting portion 1a except for the semiconductor element connection pads 4 is preferably at least one of a roughened surface and an oxidized surface. The surface of the wiring conductor 3 on the mounting portion 1a excluding the semiconductor element connection pads 4 is set as at least one of a roughened surface and an oxidized surface, whereby the wiring conductor 3 and the sealing resin 7 on the mounting portion 1a are roughened. Or it can adhere | attach very firmly through at least one of an oxidation surface. In this case, a metal having excellent corrosion resistance such as gold is deposited on the surface of the semiconductor element connection pad 4 by plating in order to improve the bonding with the electrode T of the semiconductor element S, or a preflux treatment is performed. It is preferable to give.

次に、上述した第一の実施形態例の配線基板を本発明の製造方法により製造する方法について図3を基にして説明する。   Next, a method for manufacturing the wiring board of the first embodiment described above by the manufacturing method of the present invention will be described with reference to FIG.

まず、図3(a)に示すように、上面中央部に半導体素子が搭載される搭載部1aを有するとともに、搭載部1aを含む上面から下面にかけて複数のスルーホール2が形成されており、かつ上面からスルーホール2の内面を介して下面にかけて被着された配線導体3を有する絶縁基板1を準備する。なお、このとき配線導体3の表面は粗化面としておくことが好ましい。配線導体3の表面を粗化面とするには、例えば蟻酸を含む酸性の粗化液で配線導体3の表面を粗化処理する方法が採用される。   First, as shown in FIG. 3 (a), the semiconductor device has a mounting portion 1a on which a semiconductor element is mounted at the center of the upper surface, and a plurality of through holes 2 are formed from the upper surface to the lower surface including the mounting portion 1a. An insulating substrate 1 having a wiring conductor 3 deposited from the upper surface to the lower surface through the inner surface of the through hole 2 is prepared. At this time, the surface of the wiring conductor 3 is preferably a roughened surface. In order to make the surface of the wiring conductor 3 roughened, for example, a method of roughening the surface of the wiring conductor 3 with an acidic roughening solution containing formic acid is employed.

次に、図3(b)に示すように、絶縁基板1の下面にソルダーレジスト層用の樹脂ペースト6P1を塗布するとともに樹脂ペースト6P1をスルーホール2内に充填する。このとき、スルーホール2内に充填された樹脂ペースト6P1が絶縁基板1の上面側に大きく突出しない厚みで塗布する。樹脂ペースト6P1の塗布および充填にはスクリーン印刷法を用いる。   Next, as shown in FIG. 3B, a solder paste layer resin paste 6 </ b> P <b> 1 is applied to the lower surface of the insulating substrate 1, and the resin paste 6 </ b> P <b> 1 is filled into the through holes 2. At this time, the resin paste 6 </ b> P <b> 1 filled in the through hole 2 is applied with a thickness that does not protrude significantly from the upper surface side of the insulating substrate 1. A screen printing method is used for application and filling of the resin paste 6P1.

次に、絶縁基板1の下面およびスルーホール2内の樹脂ペースト6P1を乾燥させた後、図3(c)に示すように、絶縁基板1の下面に塗布した樹脂ペースト6P1の上からソルダーレジスト層用の樹脂ペースト6P2を塗布する。この塗布により絶縁基板1の下面のソルダーレジスト層6の厚みを20〜25μm程度の十分に厚いものとすることができる。もし、絶縁基板1の下面に樹脂ペースト6P1のみを塗布することにより絶縁基板1の下面に十分な厚みのソルダーレジスト層6を得ようとすると、スルーホール2内に充填される樹脂ペースト6P1が絶縁基板1の上面側に大きく突出してしまう危険性が高くなる。したがって、このように、スルーホール2内に充填した樹脂ペースト6P1が絶縁基板1の上面側に大きく突出しないような薄い厚みで絶縁基板1の下面に樹脂ペースト6P1を塗布して乾燥させた後、絶縁基板1の下面のソルダーレジスト層6の厚みを十分なものとするための樹脂ペースト6P2を重ね塗りすることが好ましい。なお、樹脂ペースト6P2としては、樹脂ペースト6P1と同様のものを用いればよい。また、樹脂ペースト6P2の塗布には樹脂ペースト6P1の場合と同様にスクリーン印刷法を用いればよいが、スクリーン印刷に用いるスクリーンやスキージー等は樹脂ペースト6P1の場合と異なるものを用いてもよい。   Next, after drying the lower surface of the insulating substrate 1 and the resin paste 6P1 in the through hole 2, as shown in FIG. 3C, a solder resist layer is formed on the lower surface of the insulating substrate 1 from above the resin paste 6P1. A resin paste 6P2 is applied. By this application, the thickness of the solder resist layer 6 on the lower surface of the insulating substrate 1 can be made sufficiently thick, such as about 20 to 25 μm. If an attempt is made to obtain a solder resist layer 6 having a sufficient thickness on the lower surface of the insulating substrate 1 by applying only the resin paste 6P1 to the lower surface of the insulating substrate 1, the resin paste 6P1 filled in the through hole 2 is insulated. There is a high risk that the substrate 1 protrudes greatly on the upper surface side. Therefore, after applying the resin paste 6P1 to the lower surface of the insulating substrate 1 in such a thin thickness that the resin paste 6P1 filled in the through hole 2 does not protrude greatly to the upper surface side of the insulating substrate 1, and then drying it, It is preferable that the resin paste 6P2 for making the solder resist layer 6 on the lower surface of the insulating substrate 1 have a sufficient thickness is overcoated. The resin paste 6P2 may be the same as the resin paste 6P1. The resin paste 6P2 may be applied by a screen printing method as in the case of the resin paste 6P1, but a screen, a squeegee, or the like used for the screen printing may be different from that in the case of the resin paste 6P1.

次に、樹脂ペースト6P1の上に塗布した樹脂ペースト6P2を乾燥させた後、図3(d)に示すように、絶縁基板1の上面に搭載部1aにおけるスルーホール2を露出させる開口部6P3aを有するようにソルダーレジスト層用の樹脂ペースト6P3を塗布する。樹脂ペースト6P3としては、樹脂ペースト6P1や6P2と同様のものを用いればよい。また、樹脂ペースト6P3の塗布には樹脂ペースト6P1や6P2の場合と同様にスクリーン印刷法を用いればよいが、スクリーン印刷に用いるスクリーンは、開口部6P3aに対応する部分がマスキングされたものを用いる。   Next, after drying the resin paste 6P2 applied on the resin paste 6P1, as shown in FIG. 3D, an opening 6P3a for exposing the through hole 2 in the mounting portion 1a is formed on the upper surface of the insulating substrate 1. The resin paste 6P3 for the solder resist layer is applied so as to have it. The resin paste 6P3 may be the same as the resin paste 6P1 or 6P2. The resin paste 6P3 may be applied by a screen printing method as in the case of the resin pastes 6P1 and 6P2, but the screen used for the screen printing is a masked portion corresponding to the opening 6P3a.

次に、絶縁基板1の上面に塗布した樹脂ペースト6P3を乾燥させた後、図3(e)に示すように、樹脂ペースト6P1,6P2,6P3をフォトリソグラフィ技術を採用して所定のパターンに露光および現像した後、紫外線硬化および熱硬化させることにより、半導体素子接続パッド4および搭載部1aにおけるスルーホール2を露出させる開口部6aを有する上面側のソルダーレジスト層6と、外部接続パッド5を露出させる開口部6bを有する下面側のソルダーレジスト層6とを形成することにより本例の配線基板が完成する。   Next, after drying the resin paste 6P3 applied to the upper surface of the insulating substrate 1, as shown in FIG. 3E, the resin pastes 6P1, 6P2, and 6P3 are exposed to a predetermined pattern using a photolithography technique. Then, after the development, the semiconductor element connection pad 4 and the solder resist layer 6 on the upper surface side having the opening 6a exposing the through hole 2 in the mounting portion 1a and the external connection pad 5 are exposed by ultraviolet curing and heat curing. By forming the solder resist layer 6 on the lower surface side having the opening 6b to be formed, the wiring board of this example is completed.

このとき、本例の配線基板の製造方法によれば、絶縁基板1の下面にソルダーレジスト層用の樹脂ペースト6P1,6P2を順次塗布するとともに樹脂ペースト6P1を下面側からスルーホール2内に充填し、次に絶縁基板1の上面に搭載部1aにおけるスルーホール2を露出させる開口部6P3aを有するようにソルダーレジスト層用の樹脂ペースト6P3を塗布することから、スルーホール2内がソルダーレジスト6により良好に充填されるとともに、スルーホール2内に充填されたソルダーレジスト6が例えスルーホール2上に突出したとしても、絶縁基板1の搭載部1aにおいては、搭載される半導体素子Sの下面に接触するようなソルダーレジスト層6の大きな凸部が形成されることはない。したがって、搭載部1aに設けた半導体素子接続パッド4上に半導体素子Sの電極端子Tを向かい合わせにして圧接する際、半導体素子Sの下面と搭載部1aにおけるソルダーレジスト層6とが接触することがなく、半導体素子Sの電極端子Tと半導体素子接続パッド4との接続を良好に行なうことが可能な配線基板を提供することができる。   At this time, according to the method of manufacturing the wiring board of this example, the resin pastes 6P1 and 6P2 for the solder resist layer are sequentially applied to the lower surface of the insulating substrate 1 and the resin paste 6P1 is filled into the through holes 2 from the lower surface side. Next, since the resin paste 6P3 for the solder resist layer is applied on the upper surface of the insulating substrate 1 so as to have the opening 6P3a exposing the through hole 2 in the mounting portion 1a, the inside of the through hole 2 is better due to the solder resist 6 Even if the solder resist 6 filled in the through hole 2 protrudes above the through hole 2, the mounting portion 1a of the insulating substrate 1 contacts the lower surface of the semiconductor element S to be mounted. Such a large convex portion of the solder resist layer 6 is not formed. Accordingly, when the electrode terminal T of the semiconductor element S is brought into pressure contact with the semiconductor element connection pad 4 provided in the mounting portion 1a, the lower surface of the semiconductor element S and the solder resist layer 6 in the mounting portion 1a are in contact with each other. Therefore, it is possible to provide a wiring board capable of satisfactorily connecting the electrode terminal T of the semiconductor element S and the semiconductor element connection pad 4.

なお、開口部6a内に露出する搭載部1a上の配線導体3は、半導体素子接続パッド4を除く表面を粗化面または酸化面の少なくとも一方としておくことが好ましい。搭載部1a上の配線導体3における半導体素子接続パッド4を除く表面を粗化面または酸化面の少なくとも一方としておくことにより、搭載部1a上の配線導体3と封止樹脂7とを粗化面または酸化面の少なくとも一方を介して極めて強固に密着させることが可能な配線基板を提供することができる。開口部6a内に露出する搭載部1a上の配線導体3の表面を粗化面とするには、前述したように配線導体3の表面を粗化液で粗化処理する方法が採用される。また、開口部6a内に露出する搭載部1a上の配線導体3の表面を酸化面とするには、絶縁基板1の上下面にソルダーレジスト層6を形成した後、配線導体3の表面が酸化しやすい環境中に放置する方法が採用される。この場合、半導体素子接続パッド4の表面には半導体素子Sの電極Tとの接合を良好なものとするために金等の耐食性に優れた金属をめっきにより被着させておくか、プリフラックス処理を施しておくことが好ましい。   The wiring conductor 3 on the mounting portion 1a exposed in the opening 6a preferably has at least one of a roughened surface and an oxidized surface on the surface excluding the semiconductor element connection pads 4. The surface of the wiring conductor 3 on the mounting portion 1a excluding the semiconductor element connection pads 4 is set as at least one of a roughened surface and an oxidized surface, whereby the wiring conductor 3 and the sealing resin 7 on the mounting portion 1a are roughened. Alternatively, it is possible to provide a wiring substrate that can be adhered extremely firmly through at least one of the oxidized surfaces. In order to make the surface of the wiring conductor 3 on the mounting portion 1a exposed in the opening 6a a roughened surface, a method of roughening the surface of the wiring conductor 3 with a roughening solution as described above is employed. Further, in order to make the surface of the wiring conductor 3 on the mounting portion 1a exposed in the opening 6a an oxidized surface, after forming the solder resist layer 6 on the upper and lower surfaces of the insulating substrate 1, the surface of the wiring conductor 3 is oxidized. A method of leaving it in an easy-to-use environment is adopted. In this case, a metal having excellent corrosion resistance such as gold is deposited on the surface of the semiconductor element connection pad 4 by plating in order to improve the bonding with the electrode T of the semiconductor element S, or a preflux treatment is performed. It is preferable to give.

次に、本発明の配線基板およびその製造方法における第二の実施形態例について図4〜図6を基にして説明する。なお、本例において上述の第一の実施形態例と同様の箇所には同様の符号を付し、煩雑を避けるためその詳細な説明は省略する。   Next, a second embodiment of the wiring board and the manufacturing method thereof according to the present invention will be described with reference to FIGS. In addition, in this example, the same code | symbol is attached | subjected to the location similar to the above-mentioned 1st embodiment, and the detailed description is abbreviate | omitted in order to avoid complexity.

図4に示すように、本例の配線基板においては、スルーホール2内は絶縁基板1の下面側に被着されたソルダーレジスト層6により充填されているとともに、絶縁基板1の上面に被着されたソルダーレジスト層6は、搭載部1aにおける厚みが5〜11μm程度でありその外側における厚み20〜25μm程度よりも薄くなっている。このように、本例の配線基板によれば、スルーホール2内が絶縁基板1の下面側に被着されたソルダーレジスト層6により充填されているとともに、絶縁基板1の上面に被着されたソルダーレジスト層6は搭載部1aにおける厚みがその外側における厚みよりも薄くなっていることから、搭載部1aにおけるソルダーレジスト層6が5〜11μmと薄いにもかかわらず、スルーホール2内が下面側のソルダーレジスト層6により良好に充填されるとともに、スルーホール6内に充填されたソルダーレジスト層6が例えスルーホール2上に突出したとしても、絶縁基板1の搭載部1aにおいては、搭載される半導体素子Sの下面に接触するようなソルダーレジスト層6の大きな凸部が形成されることはない。   As shown in FIG. 4, in the wiring substrate of this example, the inside of the through hole 2 is filled with a solder resist layer 6 deposited on the lower surface side of the insulating substrate 1 and is deposited on the upper surface of the insulating substrate 1. The solder resist layer 6 thus formed has a thickness of about 5 to 11 μm in the mounting portion 1a and is thinner than a thickness of about 20 to 25 μm on the outside thereof. As described above, according to the wiring board of this example, the inside of the through hole 2 is filled with the solder resist layer 6 deposited on the lower surface side of the insulating substrate 1 and is deposited on the upper surface of the insulating substrate 1. Since the thickness of the solder resist layer 6 in the mounting portion 1a is thinner than the thickness on the outside thereof, the inside of the through hole 2 is on the lower surface side even though the solder resist layer 6 in the mounting portion 1a is as thin as 5 to 11 μm. The solder resist layer 6 is satisfactorily filled, and even if the solder resist layer 6 filled in the through hole 6 protrudes over the through hole 2, it is mounted on the mounting portion 1a of the insulating substrate 1. A large convex portion of the solder resist layer 6 that contacts the lower surface of the semiconductor element S is not formed.

したがって、本例の配線基板によれば、図5に示すように、搭載部1aに設けた半導体素子接続パッド4上に半導体素子Sの電極端子Tを向かい合わせにして圧接して接合した後、半導体素子Sと絶縁基板1との間に封止樹脂7を充填することによって半導体素子Sを実装すると、絶縁基板1の搭載部1aにおいては、搭載される半導体素子Sの下面に接触するようなソルダーレジスト層6の大きな凸部は形成されていないので、半導体素子Sの電極端子Tと半導体素子接続パッド4との接続を良好に行なうことができる。なお、このとき、半導体素子Sと絶縁基板1との間には封止樹脂7が充填されることから、絶縁基板1の搭載部1a上のソルダーレジスト層6は薄いものの、搭載部1a上の配線導体3は封止樹脂7で良好に保護される。   Therefore, according to the wiring board of this example, as shown in FIG. 5, after the electrode terminal T of the semiconductor element S is pressed and bonded to the semiconductor element connection pad 4 provided in the mounting portion 1a facing each other, When the semiconductor element S is mounted by filling the sealing resin 7 between the semiconductor element S and the insulating substrate 1, the mounting portion 1 a of the insulating substrate 1 comes into contact with the lower surface of the mounted semiconductor element S. Since the large convex portion of the solder resist layer 6 is not formed, the electrode terminal T of the semiconductor element S and the semiconductor element connection pad 4 can be connected well. At this time, since the sealing resin 7 is filled between the semiconductor element S and the insulating substrate 1, the solder resist layer 6 on the mounting portion 1a of the insulating substrate 1 is thin, but on the mounting portion 1a. The wiring conductor 3 is well protected by the sealing resin 7.

次に、上述した第二の実施形態例の配線基板を本発明の製造方法により製造する方法について図6を基にして説明する。   Next, a method of manufacturing the wiring board of the second embodiment described above by the manufacturing method of the present invention will be described with reference to FIG.

まず、図6(a)に示すように、上面中央部に半導体素子が搭載される搭載部1aを有するとともに、搭載部1aを含む上面から下面にかけて複数のスルーホール2が形成されており、かつ上面からスルーホール2の内面を介して下面にかけて被着された配線導体3を有する絶縁基板1を準備する。   First, as shown in FIG. 6 (a), it has a mounting portion 1a on which a semiconductor element is mounted at the center of the upper surface, and a plurality of through holes 2 are formed from the upper surface including the mounting portion 1a to the lower surface, and An insulating substrate 1 having a wiring conductor 3 deposited from the upper surface to the lower surface through the inner surface of the through hole 2 is prepared.

次に、図6(b)に示すように、絶縁基板1の下面にソルダーレジスト層用の樹脂ペースト6P1を塗布するとともに樹脂ペースト6P1をスルーホール2内に充填する。このとき、スルーホール2内に充填された樹脂ペースト6P1が絶縁基板1の上面側に大きく突出しない厚みで塗布する。   Next, as shown in FIG. 6B, a solder paste layer resin paste 6 </ b> P <b> 1 is applied to the lower surface of the insulating substrate 1 and the resin paste 6 </ b> P <b> 1 is filled into the through holes 2. At this time, the resin paste 6 </ b> P <b> 1 filled in the through hole 2 is applied with a thickness that does not protrude significantly from the upper surface side of the insulating substrate 1.

次に、絶縁基板1の下面およびスルーホール2内の樹脂ペースト6P1を乾燥させた後、図6(c)に示すように、絶縁基板1の下面に塗布した樹脂ペースト6P1の上からソルダーレジスト層用の樹脂ペースト6P2を塗布する。この塗布により絶縁基板1の下面のソルダーレジスト層6の厚みを20〜25μm程度の十分に厚いものとすることができる。   Next, after drying the lower surface of the insulating substrate 1 and the resin paste 6P1 in the through hole 2, as shown in FIG. 6C, a solder resist layer is formed on the lower surface of the insulating substrate 1 from above the resin paste 6P1. A resin paste 6P2 is applied. By this application, the thickness of the solder resist layer 6 on the lower surface of the insulating substrate 1 can be made sufficiently thick, such as about 20 to 25 μm.

次に、樹脂ペースト6P1の上に塗布した樹脂ペースト6P2を乾燥させた後、図6(d)に示すように、絶縁基板1の上面にソルダーレジスト層用の樹脂ペースト6P3を、絶縁基板1の下面に塗布した樹脂ペースト6P1および6P2の合計厚みよりも薄く塗布する。樹脂ペースト6P3の厚みは5〜11μm程度が好ましい。樹脂ペースト6P3の厚みが11μmよりも厚いと、スルーホール2内に充填した樹脂ペースト6P1が絶縁基板1の上面から突出した場合に、絶縁基板1の上面側のソルダーレジスト層6に半導体素子Sと接触するような大きな凸部が形成される危険性がある。なお、樹脂ペースト6P3に含有される無機絶縁フィラーは、その粒径が10μm以下であることがこのましい。樹脂ペースト6P3に含有される無機絶縁フィラーの粒径が10μmを超えると、塗布された樹脂ペースト6P3にピンホールが形成される危険性が大きくなる。   Next, after drying the resin paste 6P2 applied on the resin paste 6P1, the resin paste 6P3 for the solder resist layer is applied to the upper surface of the insulating substrate 1 as shown in FIG. It is applied thinner than the total thickness of the resin pastes 6P1 and 6P2 applied to the lower surface. The thickness of the resin paste 6P3 is preferably about 5 to 11 μm. When the thickness of the resin paste 6P3 is larger than 11 μm, the semiconductor element S and the solder resist layer 6 on the upper surface side of the insulating substrate 1 are formed when the resin paste 6P1 filled in the through hole 2 protrudes from the upper surface of the insulating substrate 1. There is a risk of forming a large convex portion that comes into contact. The inorganic insulating filler contained in the resin paste 6P3 preferably has a particle size of 10 μm or less. If the particle size of the inorganic insulating filler contained in the resin paste 6P3 exceeds 10 μm, the risk of pinholes being formed in the applied resin paste 6P3 increases.

次に、絶縁基板1の上面に塗布した樹脂ペースト6P3を乾燥させた後、図6(e)に示すように、絶縁基板1の上面に塗布した樹脂ペースト6P3上の搭載部1aよりも外側の部分にソルダーレジスト層用の樹脂ペースト6P4を塗布する。樹脂ペースト6P4としては、樹脂ペースト6P1や6P2、6P3と同様のものを用いればよい。また、樹脂ペースト6P4の塗布には樹脂ペースト6P1や6P2、6P3の場合と同様にスクリーン印刷法を用いればよいが、スクリーン印刷に用いるスクリーンは搭載部1aに対応する部分がマスキングされたものを用いる。   Next, after drying the resin paste 6P3 applied to the upper surface of the insulating substrate 1, as shown in FIG. 6E, the outer side of the mounting portion 1a on the resin paste 6P3 applied to the upper surface of the insulating substrate 1 is provided. The solder paste layer resin paste 6P4 is applied to the portion. The resin paste 6P4 may be the same as the resin paste 6P1, 6P2, 6P3. The resin paste 6P4 may be applied by screen printing as in the case of the resin pastes 6P1, 6P2, and 6P3. However, the screen used for screen printing uses a masked portion corresponding to the mounting portion 1a. .

次に、絶縁基板1の上面に塗布した樹脂ペースト6P4を乾燥させた後、図6(f)に示すように、樹脂ペースト6P1,6P2,6P3,6P4をフォトリソグラフィ技術を採用して所定のパターンに露光および現像した後、紫外線硬化および熱硬化させることにより、半導体素子接続パッド4を露出させる開口部6aを有する上面側のソルダーレジスト層6と、外部接続パッド5を露出させる開口部6bを有する下面側のソルダーレジスト層6とを形成することにより本例の配線基板が完成する。   Next, after the resin paste 6P4 applied on the upper surface of the insulating substrate 1 is dried, as shown in FIG. 6F, the resin pastes 6P1, 6P2, 6P3, and 6P4 are applied with a predetermined pattern using a photolithography technique. After the exposure and development, the upper surface side solder resist layer 6 having the opening 6a for exposing the semiconductor element connection pad 4 and the opening 6b for exposing the external connection pad 5 are obtained by ultraviolet curing and thermal curing. The wiring board of this example is completed by forming the solder resist layer 6 on the lower surface side.

このとき、本例の配線基板の製造方法によれば、絶縁基板1の下面にソルダーレジスト層用の樹脂ペースト6P1,6P2を順次塗布するとともに樹脂ペースト6P1を下面側からスルーホール2内に充填し、次に絶縁基板1の上面にソルダーレジスト層用の樹脂ペースト6P3,6P4を、搭載部1aにおいては絶縁基板1の下面に塗布された樹脂ペースト6P1および6P2の合計厚みよりも薄くなるとともに搭載部1aよりも外側においては搭載部1aにおけるよりも厚くなるように順次塗布することから、スルーホール2内がソルダーレジスト6により良好に充填されるとともに、スルーホール2内に充填されたソルダーレジスト6が例えスルーホール2上に突出したとしても、絶縁基板1の搭載部1aにおいては、搭載される半導体素子Sの下面に接触するようなソルダーレジスト層6の大きな凸部が形成されることはない。したがって、搭載部1aに設けた半導体素子接続パッド4上に半導体素子Sの電極端子Tを向かい合わせにして圧接する際、半導体素子Sの下面と搭載部1aにおけるソルダーレジスト層6とが接触することはなく、半導体素子Sの電極端子Tと半導体素子接続パッド4との接続を良好に行なうことが可能な配線基板を提供することができる。   At this time, according to the method of manufacturing the wiring board of this example, the resin pastes 6P1 and 6P2 for the solder resist layer are sequentially applied to the lower surface of the insulating substrate 1 and the resin paste 6P1 is filled into the through holes 2 from the lower surface side. Next, the resin paste 6P3, 6P4 for the solder resist layer is formed on the upper surface of the insulating substrate 1, and the mounting portion 1a is thinner than the total thickness of the resin pastes 6P1 and 6P2 applied to the lower surface of the insulating substrate 1, and the mounting portion. Since the coating is sequentially performed so as to be thicker on the outer side than 1a than on the mounting portion 1a, the inside of the through hole 2 is satisfactorily filled with the solder resist 6, and the solder resist 6 filled in the through hole 2 is formed. Even if it protrudes through the through hole 2, the mounted semiconductor 1 is mounted on the mounting portion 1 a of the insulating substrate 1. Is not a large protrusion of the solder resist layer 6 so as to contact with the lower surface of the element S is formed. Accordingly, when the electrode terminal T of the semiconductor element S is brought into pressure contact with the semiconductor element connection pad 4 provided in the mounting portion 1a, the lower surface of the semiconductor element S and the solder resist layer 6 in the mounting portion 1a are in contact with each other. However, it is possible to provide a wiring board capable of satisfactorily connecting the electrode terminal T of the semiconductor element S and the semiconductor element connection pad 4.

次に、本発明の配線基板およびその製造方法における第三の実施形態例について図7〜図9を基にして説明する。なお、本例において上述の第一および第二の実施形態例と同様の箇所には同様の符号を付し、煩雑を避けるためその詳細な説明は省略する。   Next, a third embodiment of the wiring board and the manufacturing method thereof according to the present invention will be described with reference to FIGS. In addition, in this example, the same code | symbol is attached | subjected to the location similar to the above-mentioned 1st and 2nd embodiment example, and in order to avoid complexity, the detailed description is abbreviate | omitted.

図7に示すように、本例の配線基板においては、スルーホール2内は絶縁基板1の下面側に被着されたソルダーレジスト層6により充填されているとともに、絶縁基板1の上面に被着されたソルダーレジスト層6は厚みが5〜11μmであり、絶縁基板1の下面に被着されたソルダーレジスト層6の厚み20〜25μmよりも薄くなっている。このように、本例の配線基板によれば、スルーホール2内が絶縁基板1の下面側に被着されたソルダーレジスト層6により充填されているとともに、絶縁基板1の上面に被着されたソルダーレジスト層6は絶縁基板1下面に被着されたソルダーレジスト層6よりも薄くなっていることから、搭載部1aにおけるスルーホール2上に上面側のソルダーレジスト層6が5〜11μmと薄いにもかかわらず、スルーホール2内が下面側のソルダーレジスト層6により良好に充填されるとともに、スルーホール6内に充填されたソルダーレジスト層6が例えスルーホール2上に突出したとしても、絶縁基板1の搭載部1aにおいては、搭載される半導体素子Sの下面に接触するようなソルダーレジスト層6の大きな凸部が形成されることはない。   As shown in FIG. 7, in the wiring board of this example, the inside of the through hole 2 is filled with a solder resist layer 6 deposited on the lower surface side of the insulating substrate 1 and is deposited on the upper surface of the insulating substrate 1. The solder resist layer 6 thus formed has a thickness of 5 to 11 μm, and is thinner than the thickness 20 to 25 μm of the solder resist layer 6 deposited on the lower surface of the insulating substrate 1. As described above, according to the wiring board of this example, the inside of the through hole 2 is filled with the solder resist layer 6 deposited on the lower surface side of the insulating substrate 1 and is deposited on the upper surface of the insulating substrate 1. Since the solder resist layer 6 is thinner than the solder resist layer 6 deposited on the lower surface of the insulating substrate 1, the solder resist layer 6 on the upper surface side is as thin as 5 to 11 μm on the through hole 2 in the mounting portion 1a. Nevertheless, the inside of the through hole 2 is satisfactorily filled with the solder resist layer 6 on the lower surface side, and even if the solder resist layer 6 filled in the through hole 6 protrudes over the through hole 2, the insulating substrate In one mounting portion 1a, a large convex portion of the solder resist layer 6 that contacts the lower surface of the semiconductor element S to be mounted is not formed.

したがって、本例の配線基板によれば、図8に示すように、搭載部1aに設けた半導体素子接続パッド4上に半導体素子Sの電極端子Tを向かい合わせにして圧接して接合した後、半導体素子Sと絶縁基板1との間にアンダーフィルと呼ばれる封止樹脂7を充填することによって半導体素子Sを実装すると、絶縁基板1の搭載部1aにおいては、搭載される半導体素子Sの下面に接触するようなソルダーレジスト層6の大きな凸部は形成されていないので、半導体素子Sの電極端子Tと半導体素子接続パッド4との接続を良好に行なうことができる。なお、このとき、半導体素子Sと絶縁基板1との間には封止樹脂7が充填されることから、絶縁基板1の搭載部1a上のソルダーレジスト層6は薄いものの、搭載部1a上の配線導体3は封止樹脂7で良好に保護される。   Therefore, according to the wiring board of this example, as shown in FIG. 8, after the electrode terminal T of the semiconductor element S is pressed and bonded to the semiconductor element connection pad 4 provided in the mounting portion 1a facing each other, When the semiconductor element S is mounted by filling a sealing resin 7 called underfill between the semiconductor element S and the insulating substrate 1, the mounting portion 1 a of the insulating substrate 1 has a lower surface of the semiconductor element S to be mounted. Since the large convex portions of the solder resist layer 6 that are in contact with each other are not formed, the electrode terminal T of the semiconductor element S and the semiconductor element connection pad 4 can be well connected. At this time, since the sealing resin 7 is filled between the semiconductor element S and the insulating substrate 1, the solder resist layer 6 on the mounting portion 1a of the insulating substrate 1 is thin, but on the mounting portion 1a. The wiring conductor 3 is well protected by the sealing resin 7.

次に、上述した第三の実施形態例の配線基板を本発明の製造方法により製造する方法について図9を基にして説明する。   Next, a method of manufacturing the wiring board of the third embodiment described above by the manufacturing method of the present invention will be described with reference to FIG.

まず、図9(a)に示すように、上面中央部に半導体素子が搭載される搭載部1aを有するとともに、搭載部1aを含む上面から下面にかけて複数のスルーホール2が形成されており、かつ上面からスルーホール2の内面を介して下面にかけて被着された配線導体3を有する絶縁基板1を準備する。   First, as shown in FIG. 9 (a), the semiconductor device has a mounting portion 1a on which a semiconductor element is mounted at the center of the upper surface, and a plurality of through holes 2 are formed from the upper surface to the lower surface including the mounting portion 1a. An insulating substrate 1 having a wiring conductor 3 deposited from the upper surface to the lower surface through the inner surface of the through hole 2 is prepared.

次に、図9(b)に示すように、絶縁基板1の下面にソルダーレジスト層用の樹脂ペースト6P1を塗布するとともに樹脂ペースト6P1をスルーホール2内に充填する。このとき、スルーホール2内に充填された樹脂ペースト6P1が絶縁基板1の上面側に大きく突出しない厚みで塗布する。   Next, as shown in FIG. 9B, a solder resist layer resin paste 6P1 is applied to the lower surface of the insulating substrate 1, and the resin paste 6P1 is filled into the through holes 2. Next, as shown in FIG. At this time, the resin paste 6 </ b> P <b> 1 filled in the through hole 2 is applied with a thickness that does not protrude significantly from the upper surface side of the insulating substrate 1.

次に、絶縁基板1の下面およびスルーホール2内の樹脂ペースト6P1を乾燥させた後、図9(c)に示すように、絶縁基板1の下面に塗布した樹脂ペースト6P1の上からソルダーレジスト層用の樹脂ペースト6P2を塗布する。この塗布により絶縁基板1の下面のソルダーレジスト層6の厚みを20〜25μm程度の十分に厚いものとすることができる。   Next, after drying the lower surface of the insulating substrate 1 and the resin paste 6P1 in the through hole 2, as shown in FIG. 9C, a solder resist layer is formed on the lower surface of the insulating substrate 1 from above the resin paste 6P1. A resin paste 6P2 is applied. By this application, the thickness of the solder resist layer 6 on the lower surface of the insulating substrate 1 can be made sufficiently thick, such as about 20 to 25 μm.

次に、樹脂ペースト6P1の上に塗布した樹脂ペースト6P2を乾燥させた後、図9(d)に示すように、絶縁基板1の上面にソルダーレジスト層用の樹脂ペースト6P3を、絶縁基板1の下面に塗布した樹脂ペースト6P1および6P2の合計厚み20〜25μmよりも薄い5〜11μmの厚みに塗布する。樹脂ペースト6P3の厚みが11μmよりも厚いと、スルーホール2内に充填した樹脂ペースト6P1が絶縁基板1の上面から突出した場合に、絶縁基板1の上面側のソルダーレジスト層6に半導体素子Sと接触するような大きな凸部が形成される危険性がある。なお、樹脂ペースト6P3に含有される無機絶縁フィラーは、その粒径が10μm以下であることがこのましい。樹脂ペースト6P3に含有される無機絶縁フィラーの粒径が10μmを超えると、塗布された樹脂ペースト6P3にピンホールが形成される危険性が大きくなる。   Next, after drying the resin paste 6P2 applied on the resin paste 6P1, the resin paste 6P3 for the solder resist layer is applied to the upper surface of the insulating substrate 1 as shown in FIG. The resin paste 6P1 and 6P2 applied to the lower surface is applied to a thickness of 5 to 11 μm, which is thinner than the total thickness of 20 to 25 μm. When the thickness of the resin paste 6P3 is larger than 11 μm, the semiconductor element S and the solder resist layer 6 on the upper surface side of the insulating substrate 1 are formed when the resin paste 6P1 filled in the through hole 2 protrudes from the upper surface of the insulating substrate 1. There is a risk of forming a large convex portion that comes into contact. The inorganic insulating filler contained in the resin paste 6P3 preferably has a particle size of 10 μm or less. If the particle size of the inorganic insulating filler contained in the resin paste 6P3 exceeds 10 μm, the risk of pinholes being formed in the applied resin paste 6P3 increases.

次に、絶縁基板1の上面に塗布した樹脂ペースト6P3を乾燥させた後、図9(e)に示すように、樹脂ペースト6P1,6P2,6P3をフォトリソグラフィ技術を採用して所定のパターンに露光および現像した後、紫外線硬化および熱硬化させることにより、半導体素子接続パッド4を露出させる開口部6aを有する上面側のソルダーレジスト層6と、外部接続パッド5を露出させる開口部6bを有する下面側のソルダーレジスト層6とを形成することにより本例の配線基板が完成する。   Next, after the resin paste 6P3 applied on the upper surface of the insulating substrate 1 is dried, as shown in FIG. 9E, the resin pastes 6P1, 6P2, 6P3 are exposed to a predetermined pattern using a photolithography technique. Then, after development, the upper surface side solder resist layer 6 having the opening 6a exposing the semiconductor element connection pad 4 and the lower surface side having the opening 6b exposing the external connection pad 5 are exposed by ultraviolet curing and heat curing. The wiring board of this example is completed by forming the solder resist layer 6.

このとき、本例の配線基板の製造方法によれば、絶縁基板1の下面にソルダーレジスト層用の樹脂ペースト6P1,6P2を順次塗布するとともに樹脂ペースト6P1を下面側からスルーホール2内に充填し、次に絶縁基板1の上面にソルダーレジスト層用の樹脂ペースト6P3を、絶縁基板1の下面に塗布された樹脂ペースト6P1および6P2の合計厚みよりも薄くなるように塗布することから、スルーホール2内がソルダーレジスト6により良好に充填されるとともに、スルーホール2内に充填されたソルダーレジスト6が例えスルーホール2上に突出したとしても、絶縁基板1の搭載部1aにおいては、搭載される半導体素子Sの下面に接触するようなソルダーレジスト層6の大きな凸部が形成されることはない。したがって、搭載部1aに設けた半導体素子接続パッド4上に半導体素子Sの電極端子Tを向かい合わせにして圧接する際、半導体素子Sの下面と搭載部1aにおけるソルダーレジスト層6とが接触することはなく、半導体素子Sの電極端子Tと半導体素子接続パッド4との接続を良好に行なうことが可能な配線基板を提供することができる。   At this time, according to the method of manufacturing the wiring board of this example, the resin pastes 6P1 and 6P2 for the solder resist layer are sequentially applied to the lower surface of the insulating substrate 1 and the resin paste 6P1 is filled into the through holes 2 from the lower surface side. Next, since the solder paste layer resin paste 6P3 is applied to the upper surface of the insulating substrate 1 so as to be thinner than the total thickness of the resin pastes 6P1 and 6P2 applied to the lower surface of the insulating substrate 1, the through-hole 2 Even if the inside is satisfactorily filled with the solder resist 6 and the solder resist 6 filled in the through hole 2 protrudes over the through hole 2, the semiconductor to be mounted is mounted on the mounting portion 1 a of the insulating substrate 1. A large convex portion of the solder resist layer 6 that contacts the lower surface of the element S is not formed. Accordingly, when the electrode terminal T of the semiconductor element S is brought into pressure contact with the semiconductor element connection pad 4 provided in the mounting portion 1a, the lower surface of the semiconductor element S and the solder resist layer 6 in the mounting portion 1a are in contact with each other. However, it is possible to provide a wiring board capable of satisfactorily connecting the electrode terminal T of the semiconductor element S and the semiconductor element connection pad 4.

1 絶縁基板
1a 搭載部
2 スルーホール
3 配線導体
4 半導体素子接続パッド
5 外部接続パッド
6 ソルダーレジスト層
6P1,6P2,6P3,6P4 ソルダーレジスト層用の樹脂ペースト
S 半導体素子
T 半導体素子の電極端子
DESCRIPTION OF SYMBOLS 1 Insulation board | substrate 1a Mounting part 2 Through-hole 3 Wiring conductor 4 Semiconductor element connection pad 5 External connection pad 6 Solder resist layer 6P1, 6P2, 6P3, 6P4 Resin paste for solder resist layers S Semiconductor element T Semiconductor element electrode terminal

Claims (10)

上面に半導体素子が搭載される搭載部を有するとともに、該搭載部を含む上面から下面にかけて複数のスルーホールが形成されて成る絶縁基板と、該絶縁基板の上面から前記スルーホール内面を介して前記絶縁基板の下面にかけて被着されており、前記搭載部の外周部に前記半導体素子の電極端子が接続される複数の半導体素子接続パッドを有するとともに前記絶縁基板の下面に外部電気回路基板の配線導体が接続される外部接続パッドを有する配線導体と、前記絶縁基板の上下面および前記スルーホール内に、前記半導体素子接続パッドおよび前記外部接続パッドを露出させるとともに前記スルーホール内を充填するように被着されたソルダーレジスト層とを備えて成る配線基板であって、前記スルーホール内は前記絶縁基板の下面側に被着されたソルダーレジスト層により充填されているとともに、前記絶縁基板の上面に被着されたソルダーレジスト層は前記搭載部における前記スルーホールを露出させる開口部を有することを特徴とする配線基板。   An insulating substrate having a mounting portion on which a semiconductor element is mounted on an upper surface, and a plurality of through holes formed from an upper surface including the mounting portion to a lower surface, and the upper surface of the insulating substrate through the inner surface of the through hole A wiring conductor of an external electric circuit board is provided on the lower surface of the insulating substrate and has a plurality of semiconductor element connection pads that are attached to the lower surface of the insulating substrate and are connected to electrode portions of the semiconductor elements on the outer peripheral portion of the mounting portion. A wiring conductor having an external connection pad connected to the semiconductor substrate, an upper and lower surfaces of the insulating substrate, and the through-hole so that the semiconductor element connection pad and the external connection pad are exposed and filled in the through-hole. A wiring board comprising a solder resist layer attached thereto, wherein the through-hole is formed on a lower surface side of the insulating board. Together are filled with been solder resist layer, the wiring board solder resist layer deposited on the upper surface of the insulating substrate is characterized by having an opening that exposes the through hole in the mounting portion. 前記搭載部における前記半導体素子接続パッドを除く前記配線導体の表面が粗化面または酸化面の少なくとも一方とされていることを特徴とする請求項1記載の配線基板。   The wiring board according to claim 1, wherein a surface of the wiring conductor excluding the semiconductor element connection pad in the mounting portion is at least one of a roughened surface and an oxidized surface. 上面に半導体素子が搭載される搭載部を有するとともに、該搭載部を含む上面から下面にかけて複数のスルーホールが形成されて成る絶縁基板と、該絶縁基板の上面から前記スルーホール内面を介して前記絶縁基板の下面にかけて被着されており、前記搭載部の外周部に前記半導体素子の電極端子が接続される複数の半導体素子接続パッドを有するとともに前記絶縁基板の下面に外部電気回路基板の配線導体が接続される外部接続パッドを有する配線導体と、前記絶縁基板の上下面および前記スルーホール内に、前記半導体素子接続パッドおよび前記外部接続パッドを露出させるとともに前記スルーホール内を充填するように被着されたソルダーレジスト層とを備えて成る配線基板であって、前記スルーホール内は前記絶縁基板の下面側に被着されたソルダーレジスト層により充填されているとともに、前記絶縁基板の上面に被着されたソルダーレジスト層は前記搭載部における厚みが該搭載部よりも外側における厚みよりも薄いことを特徴とする配線基板。   An insulating substrate having a mounting portion on which a semiconductor element is mounted on an upper surface, and a plurality of through holes formed from an upper surface including the mounting portion to a lower surface, and the upper surface of the insulating substrate through the inner surface of the through hole A wiring conductor of an external electric circuit board is provided on the lower surface of the insulating substrate and has a plurality of semiconductor element connection pads that are attached to the lower surface of the insulating substrate and are connected to electrode portions of the semiconductor elements on the outer peripheral portion of the mounting portion. A wiring conductor having an external connection pad connected to the semiconductor substrate, an upper and lower surfaces of the insulating substrate, and the through-hole so that the semiconductor element connection pad and the external connection pad are exposed and filled in the through-hole. A wiring board comprising a solder resist layer attached thereto, wherein the through-hole is formed on a lower surface side of the insulating board. And a solder resist layer deposited on the upper surface of the insulating substrate, wherein the thickness of the mounting portion is thinner than the thickness outside the mounting portion. . 上面に半導体素子が搭載される搭載部を有するとともに、該搭載部を含む上面から下面にかけて複数のスルーホールが形成されて成る絶縁基板と、該絶縁基板の上面から前記スルーホール内面を介して前記絶縁基板の下面にかけて被着されており、前記搭載部の外周部に前記半導体素子の電極端子が接続される複数の半導体素子接続パッドを有するとともに前記絶縁基板の下面に外部電気回路基板の配線導体が接続される外部接続パッドを有する配線導体と、前記絶縁基板の上下面および前記スルーホール内に、前記半導体素子接続パッドおよび前記外部接続パッドを露出させるとともに前記スルーホール内を充填するように被着されたソルダーレジスト層とを備えて成る配線基板であって、前記スルーホール内は前記絶縁基板の下面側に被着されたソルダーレジスト層により充填されているとともに、前記絶縁基板の上面に被着されたソルダーレジスト層は前記下面に被着されたソルダーレジスト層よりも薄いことを特徴とする配線基板。   An insulating substrate having a mounting portion on which a semiconductor element is mounted on an upper surface, and a plurality of through holes formed from an upper surface including the mounting portion to a lower surface, and the upper surface of the insulating substrate through the inner surface of the through hole A wiring conductor of an external electric circuit board is provided on the lower surface of the insulating substrate and has a plurality of semiconductor element connection pads that are attached to the lower surface of the insulating substrate and are connected to electrode portions of the semiconductor elements on the outer peripheral portion of the mounting portion. A wiring conductor having an external connection pad connected to the semiconductor substrate, an upper and lower surfaces of the insulating substrate, and the through-hole so that the semiconductor element connection pad and the external connection pad are exposed and filled in the through-hole. A wiring board comprising a solder resist layer attached thereto, wherein the through-hole is formed on a lower surface side of the insulating board. Together they are filled with been solder resist layer, the wiring substrate applied to the solder resist layer on the upper surface of the insulating substrate, characterized in that thinner than the solder resist layer deposited on the lower surface. 上面に半導体素子が搭載される搭載部を有するとともに該搭載部を含む上面から下面にかけて複数のスルーホールが形成されており、かつ上面から前記スルーホール内面を介して下面にかけて被着された配線導体を有する絶縁基板を準備する工程と、前記絶縁基板の下面にソルダーレジスト層用の樹脂ペーストを塗布するとともに該樹脂ペーストを下面側から前記スルーホール内に充填する工程と、前記絶縁基板の上面に前記搭載部における前記スルーホールを露出させる開口部を有するようにソルダーレジスト層用の樹脂ペーストを塗布する工程と、前記絶縁基板の上下面および前記スルーホール内の前記樹脂ペーストを露光および現像した後に硬化させることにより、前記上面に被着された配線導体の一部を前記半導体素子の電極端子に接続される複数の半導体素子接続パッドとして前記搭載部の外周部に露出させるとともに前記搭載部における前記スルーホールを露出させる開口部を有する上面側のソルダーレジスト層および、前記下面に被着された配線導体の一部を外部電気回路基板の配線導体に接続される外部接続パッドとして露出させる開口部を有する下面側のソルダーレジスト層を形成する工程とを順に行なうことを特徴とする配線基板の製造方法。   A wiring conductor having a mounting portion on which a semiconductor element is mounted on the upper surface, a plurality of through holes formed from the upper surface including the mounting portion to the lower surface, and deposited from the upper surface to the lower surface via the inner surface of the through hole A step of preparing an insulating substrate having the following: applying a resin paste for a solder resist layer to the lower surface of the insulating substrate and filling the resin paste into the through-hole from the lower surface side; and an upper surface of the insulating substrate After applying the resin paste for the solder resist layer so as to have an opening that exposes the through hole in the mounting portion, and after exposing and developing the resin paste in the upper and lower surfaces of the insulating substrate and in the through hole By curing, a part of the wiring conductor deposited on the upper surface becomes an electrode terminal of the semiconductor element. A solder resist layer on the upper surface side having an opening that exposes the through hole in the mounting portion and is exposed to the outer peripheral portion of the mounting portion as a plurality of connected semiconductor element connection pads, and the wiring attached to the lower surface And a step of forming a solder resist layer on the lower surface side having an opening exposing a part of the conductor as an external connection pad connected to the wiring conductor of the external electric circuit board. . 前記搭載部における前記半導体素子接続パッドを除く前記配線導体の表面を粗化面または酸化面の少なくとも一方とする工程を含むことを特徴とする請求項5記載の配線基板の製造方法。   6. The method of manufacturing a wiring board according to claim 5, further comprising a step of making the surface of the wiring conductor excluding the semiconductor element connection pad in the mounting portion at least one of a roughened surface and an oxidized surface. 上面に半導体素子が搭載される搭載部を有するとともに該搭載部を含む上面から下面にかけて複数のスルーホールが形成されており、かつ上面から前記スルーホール内面を介して下面にかけて被着された配線導体を有する絶縁基板を準備する工程と、前記絶縁基板の下面にソルダーレジスト層用の樹脂ペーストを塗布するとともに該樹脂ペーストを下面側から前記スルーホール内に充填する工程と、前記絶縁基板の上面にソルダーレジスト層用の樹脂ペーストを、前記搭載部においては前記下面に塗布された前記樹脂ペーストよりも薄くなるとともに搭載部よりも外側においては前記搭載部におけるよりも厚くなるように塗布する工程と、前記絶縁基板の上下面および前記スルーホール内の前記樹脂ペーストを露光および現像した後に硬化させることにより、前記上面に被着された配線導体の一部を前記半導体素子の電極端子に接続される複数の半導体素子接続パッドとして前記搭載部の外周部に露出させる開口部を有する上面側のソルダーレジスト層および、前記下面に被着された配線導体の一部を外部電気回路基板の配線導体に接続される外部接続パッドとして露出させる開口部を有する下面側のソルダーレジスト層を形成する工程とを順に行なうことを特徴とする配線基板の製造方法。   A wiring conductor having a mounting portion on which a semiconductor element is mounted on the upper surface, a plurality of through holes formed from the upper surface including the mounting portion to the lower surface, and deposited from the upper surface to the lower surface via the inner surface of the through hole A step of preparing an insulating substrate having the following: applying a resin paste for a solder resist layer to the lower surface of the insulating substrate and filling the resin paste into the through-hole from the lower surface side; and an upper surface of the insulating substrate Applying a resin paste for the solder resist layer to be thinner than the resin paste applied to the lower surface in the mounting portion and to be thicker than that in the mounting portion outside the mounting portion; Cured after exposing and developing the resin paste in the upper and lower surfaces of the insulating substrate and in the through hole. Thus, a part of the wiring conductor deposited on the upper surface is exposed on the outer peripheral portion of the mounting portion as a plurality of semiconductor element connection pads connected to the electrode terminals of the semiconductor element. Forming a solder resist layer and a solder resist layer on the lower surface side having an opening that exposes a part of the wiring conductor attached to the lower surface as an external connection pad connected to the wiring conductor of the external electric circuit board; A method of manufacturing a wiring board, wherein the steps are sequentially performed. 前記絶縁基板の上面に前記樹脂ペーストを塗布する工程において、前記搭載部においては一回塗りにより前記樹脂ペーストを塗布し、前記搭載部の外側においては重ね塗りにより前記樹脂ペーストを塗布することを特徴とする請求項7に記載の配線基板の製造方法。   In the step of applying the resin paste on the upper surface of the insulating substrate, the mounting portion is applied with the resin paste by a single application, and the outer side of the mounting portion is applied with the resin paste by overcoating. A method for manufacturing a wiring board according to claim 7. 上面に半導体素子が搭載される搭載部を有するとともに該搭載部を含む上面から下面にかけて複数のスルーホールが形成されており、かつ上面から前記スルーホール内面を介して下面にかけて被着された配線導体を有する絶縁基板を準備する工程と、前記絶縁基板の下面にソルダーレジスト層用の樹脂ペーストを塗布するとともに該樹脂ペーストを下面側から前記スルーホール内に充填する工程と、前記絶縁基板の上面にソルダーレジスト層用の樹脂ペーストを、前記下面に塗布された前記樹脂ペーストよりも薄くなるように塗布する工程と、前記絶縁基板の上下面および前記スルーホール内の前記樹脂ペーストを露光および現像した後に硬化させることにより、前記上面に被着された配線導体の一部を前記半導体素子の電極端子に接続される複数の半導体素子接続パッドとして前記搭載部の外周部に露出させる開口部を有する上面側のソルダーレジスト層および、前記下面に被着された配線導体の一部を外部電気回路基板の配線導体に接続される外部接続パッドとして露出させる開口部を有する下面側のソルダーレジスト層を形成する工程とを順に行なうことを特徴とする配線基板の製造方法。   A wiring conductor having a mounting portion on which a semiconductor element is mounted on the upper surface, a plurality of through holes formed from the upper surface including the mounting portion to the lower surface, and deposited from the upper surface to the lower surface via the inner surface of the through hole A step of preparing an insulating substrate having the following: applying a resin paste for a solder resist layer to the lower surface of the insulating substrate and filling the resin paste into the through-hole from the lower surface side; and an upper surface of the insulating substrate After applying the resin paste for the solder resist layer so as to be thinner than the resin paste applied to the lower surface, and exposing and developing the resin paste in the upper and lower surfaces of the insulating substrate and the through hole By curing, a part of the wiring conductor deposited on the upper surface is connected to the electrode terminal of the semiconductor element. A solder resist layer on the upper surface side having an opening exposed to the outer peripheral portion of the mounting portion as a plurality of semiconductor element connection pads, and a part of the wiring conductor deposited on the lower surface is connected to the wiring conductor of the external electric circuit board And a step of forming a solder resist layer on the lower surface side having an opening exposed as an external connection pad, in order. 前記絶縁基板の下面に前記樹脂ペーストを塗布するとともに該樹脂ペーストを下面側から前記スルーホール内に充填する前記工程において、前記スルーホール内には一回塗りで前記樹脂ペーストを充填するとともに前記下面には重ね塗りにより前記樹脂ペーストを塗布することを特徴とする請求項5乃至9のいずれかに記載の配線基板の製造方法。   In the step of applying the resin paste to the lower surface of the insulating substrate and filling the resin paste into the through-hole from the lower surface side, the through-hole is filled with the resin paste by a single coating and the lower surface. The method of manufacturing a wiring board according to claim 5, wherein the resin paste is applied by overcoating.
JP2010213345A 2009-10-30 2010-09-24 Printed circuit board and method of manufacturing the same Pending JP2011119655A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010213345A JP2011119655A (en) 2009-10-30 2010-09-24 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009250506 2009-10-30
JP2009250506 2009-10-30
JP2010213345A JP2011119655A (en) 2009-10-30 2010-09-24 Printed circuit board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2011119655A true JP2011119655A (en) 2011-06-16

Family

ID=44284588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010213345A Pending JP2011119655A (en) 2009-10-30 2010-09-24 Printed circuit board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2011119655A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048205A (en) * 2011-07-25 2013-03-07 Ngk Spark Plug Co Ltd Method of manufacturing wiring board
CN112868273A (en) * 2018-10-16 2021-05-28 株式会社富士 Circuit forming method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048205A (en) * 2011-07-25 2013-03-07 Ngk Spark Plug Co Ltd Method of manufacturing wiring board
CN112868273A (en) * 2018-10-16 2021-05-28 株式会社富士 Circuit forming method
CN112868273B (en) * 2018-10-16 2023-08-29 株式会社富士 circuit forming method

Similar Documents

Publication Publication Date Title
JP4361826B2 (en) Semiconductor device
KR100811034B1 (en) Manufacturing Method of Printed Circuit Board with Electronic Device
US7790270B2 (en) Wiring board and semiconductor device
WO1997022146A1 (en) Semiconductor package with multilayered circuit and semiconductor device
CN103416108B (en) Printed circuit board and manufacturing method thereof
JP2012054297A (en) Wiring board and method of manufacturing the same
JP4769022B2 (en) Wiring board and manufacturing method thereof
JP2013065811A (en) Printed circuit board and method for manufacturing the same
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2011119655A (en) Printed circuit board and method of manufacturing the same
JP2004200412A (en) Wiring board with solder bumps and method of manufacturing the same
JP2009212160A (en) Wiring board and manufacturing method therefor
KR20090049330A (en) Package Board Manufacturing Method
CN101241868A (en) Packaging process and packaging structure of embedded semiconductor assembly
JP2004140248A (en) Wiring board with bump and method of manufacturing the same
JP2004165238A (en) Plastic package and its manufacturing method
JP2012248786A (en) Wiring board and manufacturing method of the same
JP2007059588A (en) Wiring board manufacturing method and wiring board
JP4899904B2 (en) Manufacturing method of circuit component built-in module and circuit component built-in module
KR100688697B1 (en) Manufacturing Method of Package Substrate
JP2004119464A (en) Wiring board with solder bumps and method of manufacturing the same
JP4439248B2 (en) Wiring substrate and semiconductor device using the same
JP3777687B2 (en) Chip carrier
JP4139185B2 (en) Wiring board manufacturing method
JP3940655B2 (en) Wiring board with solder bump, electronic device, and method for manufacturing wiring board with solder bump