JP2011119365A - Semiconductor manufacturing apparatus - Google Patents
Semiconductor manufacturing apparatus Download PDFInfo
- Publication number
- JP2011119365A JP2011119365A JP2009273973A JP2009273973A JP2011119365A JP 2011119365 A JP2011119365 A JP 2011119365A JP 2009273973 A JP2009273973 A JP 2009273973A JP 2009273973 A JP2009273973 A JP 2009273973A JP 2011119365 A JP2011119365 A JP 2011119365A
- Authority
- JP
- Japan
- Prior art keywords
- row
- plate
- chuck
- semiconductor
- semiconductor chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 520
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 106
- 238000003825 pressing Methods 0.000 claims abstract description 23
- 239000011159 matrix material Substances 0.000 claims abstract description 22
- 239000002313 adhesive film Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 12
- 230000001427 coherent effect Effects 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000007246 mechanism Effects 0.000 description 12
- 238000001816 cooling Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Landscapes
- Dicing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、半導体ウェハから半導体チップをピックアップする半導体製造方法に関し、特に、ダイシングにより大量の半導体チップが形成された半導体ウェハから、半導体チップをピックアップしてマトリクス状に整列配置する半導体製造方法に関する。 The present invention relates to a semiconductor manufacturing method for picking up semiconductor chips from a semiconductor wafer, and more particularly to a semiconductor manufacturing method for picking up semiconductor chips from a semiconductor wafer on which a large number of semiconductor chips are formed by dicing and arranging them in a matrix.
現在、半導体ウェハに形成される半導体チップは、その外形寸法が0.24×0.42mm程度の極めて小さな形状であるから、例えば、4インチの半導体ウェハには、6万〜8万個にも及ぶ大量の半導体チップが形成されている。この半導体ウェハから半導体チップを取り出し、回路基板に実装するために、まず、半導体ウェハをダイシングで分割して、半導体チップの密着した集合体を形成する。 Currently, the semiconductor chip formed on a semiconductor wafer has an extremely small external dimension of about 0.24 × 0.42 mm. For example, there are as many as 60,000 to 80,000 on a 4-inch semiconductor wafer. A large number of semiconductor chips are formed. In order to take out a semiconductor chip from the semiconductor wafer and mount it on a circuit board, first, the semiconductor wafer is divided by dicing to form an aggregated body of semiconductor chips.
そして、この半導体チップの密着した集合体を回路基板に実装する方法として、1個ずつ半導体チップをピックアップして実装する方法と、密着した半導体チップの間隔を広げてマトリクス状の集合体に配置変換し、そのマトリクス状の半導体チップの集合体を一括して回路基板に実装する、いわゆる、集合体実装の方法がある。
回路基板に一括して半導体チップを集合体実装する方法が量産性に優れているため、半導体チップの密着した集合体をマトリクス状に配置変換する装置、及び、製造方法が種々提案されている。
Then, as a method of mounting the semiconductor chip in close contact with the circuit board, a method of picking up and mounting the semiconductor chips one by one, and widening the space between the close semiconductor chips to change the arrangement into a matrix-like assembly. In addition, there is a so-called assembly mounting method in which an assembly of the matrix-like semiconductor chips is collectively mounted on a circuit board.
Since the method of collectively mounting semiconductor chips on a circuit board is excellent in mass productivity, various apparatuses and manufacturing methods for arranging and converting an assembly of semiconductor chips in close contact with each other in a matrix form have been proposed.
このような従来技術の製造方法として、上述した半導体チップの密着した集合体を、マトリクス状に間隔を広げ、集合体実装を行う製造方法が開示されている。(例えば、特許文献1)。
以下この従来技術の製造方法について図11に基づいて簡単に説明する。
As a manufacturing method of such a prior art, a manufacturing method is disclosed in which an assembly in which the above-described semiconductor chips are in close contact with each other is widened in a matrix to perform assembly mounting. (For example, patent document 1).
The prior art manufacturing method will be briefly described below with reference to FIG.
図11(a)に示すように、大口径半導体ウェハ112は、スクライブ加工されてスクライブライン108が形成された状態で、粘着フィルム109に貼着されている。そのスクライブライン108入りの大口径半導体ウェハ112を、平行性を維持してX軸方向である矢印Aの方向へエキスパンドし、X軸に対して予め定められた間隔を有した後、Y軸方向である矢印Bの方向へエキスパンドする。或いは、X、Y軸へのエキスパンドを同時に実施する。従って、大口径半導体ウェハ112は、スクライブライン108で分離され、粘着フィルム109上の各半導体チップ101は平行性を維持して、マトリクス状に縦横に等間隔に同一向きに並んで広げられる。このとき平行性を維持してX、Y軸方向へエキスパンドされることから、粘着フィルム109の面は吸着コレット113の吸着面、及び大口径回路基板114の接着面に対して平行になっている。
As shown in FIG. 11A, the large-
このように、X軸とY軸方向にエキスパンドすることによって、図11(b)に示すように、粘着フィルム109上の各半導体チップ101は、吸着コレット113及び回路基板114に対してそれぞれ平行に位置付けられ、各半導体チップ101のピッチは、吸着コレット113の各コレットのピッチと等しく、またこのピッチは、大口径回路基板114上にダイシングライン111により形成された格子状の各チップに対応する。
In this way, by expanding in the X-axis and Y-axis directions, each
図11(c)に示すように、吸着コレット113は縦横に等間隔に並んだ半導体チップ101を真空吸着して、回路基板114に接着する。その後、ダイシング等により回路基板114のダイシングライン111に沿って1チップごとに分離する。
これによって、大口径半導体ウェハ112に作成された半導体チップ101に対する半導体装置の組み立て方法は、一度に全部、或いは任意のブロックずつの実施が可能である。
As shown in FIG. 11C, the
As a result, the method for assembling the semiconductor device with respect to the
以上のような構成、工程としたので、一度に大量の半導体チップを回路基板へ集合体実装としてボンディングすることができ、これによって、従来の組み立てのように、半導体チップをチップトレイに並べる必要がなくなり1チップ毎に組み立てを行わなくともよく作業時間が短縮され、作業が容易になる。 Since the configuration and process are as described above, a large number of semiconductor chips can be bonded to the circuit board as an assembly mounting at a time, and thus it is necessary to arrange the semiconductor chips on a chip tray as in the conventional assembly. There is no need to assemble every chip, and the work time is shortened and the work becomes easy.
一方、ダイシングされた半導体ウェハから、半導体チップをピックアップする技術を工夫したピックアップ装置が開示されている。(例えば、特許文献2)。
以下この従来技術のピックアップ装置について図12に基づいて簡単に説明する。
On the other hand, there has been disclosed a pickup device in which a technique for picking up a semiconductor chip from a diced semiconductor wafer is devised. (For example, patent document 2).
This prior art pickup device will be briefly described below with reference to FIG.
図12において、従来技術のピックアップ装置は、温度活性粘着剤を用いた粘着フィルム204の上に接着された半導体ウェハからダイシングにより分離して得られた半導体チップ202を、粘着フィルム204を介して突き上げピン207で突き上げ、ピックアップチャック208で真空吸着するピックアップ装置であって、突き上げピン207を駆動する突き上げ機構206と、突き上げ機構206に組み込まれた冷却配管209とにより構成されている。そして、冷却配管209は、半導体チップ202真下の粘着フィルム204を冷却するように、冷却装置210に接続され冷却媒体が循環されている。
In FIG. 12, the pickup device of the prior art pushes up a
従って、このピックアップ装置は、半導体チップ202真下の粘着フィルム204を、冷却配管209を介して冷却し、粘着フィルム204の接着力を弱め、そして、突き上げピン207を少ない力で突き上げ、半導体チップ202に加えられる機械的なストレスを低減しながら、粘着フィルム204から半導体チップ202をピックアップチャック208で吸着して分離するものである。
Therefore, this pickup apparatus cools the
以上のように構成されるので、半導体チップを粘着フィルムから分離する際の、半導体チップに加わる機械的な力、ストレスを低減でき、また半導体チップ裏面に接着剤の残渣が残るのを防止できるので、半導体チップの割れを防止できるとともに機械的なストレスが残ることによる信頼性の低下を防止でき、結果として半導体製品の歩留まりを向上できる効果がある。 Since it is configured as described above, the mechanical force and stress applied to the semiconductor chip when separating the semiconductor chip from the adhesive film can be reduced, and the adhesive residue can be prevented from remaining on the back surface of the semiconductor chip. In addition, the semiconductor chip can be prevented from cracking and the reliability can be prevented from being lowered due to the remaining mechanical stress. As a result, the yield of the semiconductor product can be improved.
更に、半導体チップをピックアップする他の従来技術として、半導体チップを真空吸着する吸着面に斜面を形成したピックアップチャックが開示されている。(例えば、特許文献3)。 Further, as another conventional technique for picking up a semiconductor chip, a pickup chuck is disclosed in which an inclined surface is formed on a suction surface for vacuum-sucking a semiconductor chip. (For example, patent document 3).
図13(a)において、ピックアップチャック315を転置した状態を示している。ピックアップチャック315のブロック330の中心部には、ノズル331が設けられており、ノズル331の先端部は、半導体チップを真空吸着する吸着孔332となっている。ノズル331の外側には、ブロック330を加工して略4角錐上の凹部が設けられている。この凹部は4辺の傾斜面333A、333B、334A、334Bより形成されており、相対する2辺、即ち傾斜面333Aと333B、334Aと334Bはそれぞれ対称形状となっている。
FIG. 13A shows a state where the
図13(b)に示すように、位置決めを要する矩形形状の半導体チップ309Aの各辺がブロック330の傾斜面333A、333B、334A、334Bに接した状態で、半導体チップ309A上面の平坦面とノズル331の下端部との隙間Gが所定隙間以下となるような状態で吸着孔332から真空吸引される。従って、半導体チップ309Aは、傾斜面333A、333B、334A、334Bによって位置決めされた状態で真空吸着される。所定隙間Gは、半導体チップ309Aの吸着保持が不可能となるような過大の真空リークを発生させないための上限の隙間として設定されるのである。
As shown in FIG. 13B, the flat surface of the upper surface of the
図13(c)に示すように、ノズル331の吸着孔332に半導体チップ309Bを直接当接させて真空吸着した状態を示している。このように、吸着孔332によって真空吸着するためには、半導体チップ309Bがブロック330の傾斜面333A、333B(334A、334Bも同様)に接触することなく吸着孔332の先端に当接可能な寸法・形状であればよい。即ち、ピックアップチャック315は、平坦部を有しこのような特定寸法・形状を有する一群の半導体チップの平坦部に当接して真空吸着することができる。
As shown in FIG. 13C, the
ピックアップチャック315は、上記の条件を満たすような特定寸法・形状を有する一群の矩形状の半導体チップ309Aと、上面に平端部を有する他の一群の特定寸法・形状の半導体チップ309Bとを単一のピックアップチャックで真空吸着して保持することが出来る。
The
従って、複数種類の半導体チップを突き上げピン(図示せず)で突き上げ同一のピックアップチャックでピックアップすることができるので、複数種類の半導体チップをボンディングする場合も複数の吸着ツールを備えたマルチタイプの移動ヘッドを使用することなく、単一の移載ヘッドを用いて効率的なボンディングを行うことが出来る。 Therefore, a plurality of types of semiconductor chips can be pushed up by a push-up pin (not shown) and picked up by the same pickup chuck. Therefore, even when a plurality of types of semiconductor chips are bonded, a multi-type movement having a plurality of suction tools is provided. Efficient bonding can be performed using a single transfer head without using a head.
しかしながら、特許文献1に示した従来技術において、粘着フィルムに粘着された密着した集合体の半導体チップは、粘着フィルムを矢印A方向、矢印B方向にエキスパンドして、マトリクス状に等間隔の配列を目的としても、矢印Aと矢印Bの90°異なる方向にテンションを掛けるため、平面を形成している粘着フィルムに歪が発生し、半導体チップが精度良く一定間隔で整列配置され難く、更に、粘着フィルムの伸度限界により所望の寸法のピッチ間隔で半導体チップを整列配置出来ない問題があった。
However, in the prior art shown in
特許文献2と特許文献3は、突き上げピンとピックアップチャックからなる構造を形成している。それは、ダイシングされた半導体ウェハに形成される半導体チップが互いに密着した集合体を形成し、隣り合った密着した半導体チップ同士の荒れたダイシング面の干渉や摩擦があり、その半導体チップをピックアップチャックの吸引力だけでピックアップすることは、不可能である。そのため、半導体ウェハを粘着フィルムに貼着し、粘着フィルムをエキスパンドして隣り合った半導体チップ間に隙間を形成し、ダイシング面の干渉や摩擦を排し、半導体チップを突き上げピンで粘着フィルムから引き剥がし、ピックアップする構造を形成している。従って、微小な半導体チップを1個1個ピックアップするため、組立工数が掛かり量産性に問題があった。
また、特許文献2に示した従来技術は、冷却機構を持つ突き上げピンが粘着フィルムを突き破って、半導体チップを突き上げ、そして、ピックアップチャックで半導体チップを吸着する構造のため、突き上げピン部に特殊な構造を要し、かつ、突き上げピンによる力が外力として半導体チップにストレスを加え、半導体チップの品質や信頼性に影響を与える問題があった。更に、半導体チップが微小になると、突き上げピンで突き破られた粘着フィルムの変形が、周囲の半導体チップの整列を乱し、突き上げ位置精度やピックアップ位置精度に問題が生じた。
In addition, the conventional technique shown in
更に、特許文献3に示した従来技術は、ピックアップチャックの吸着孔内側の凹部に形成した4つの斜面は、異なった寸法の半導体チップを1個ずつ吸着する機能を持つものの、斜面には半導体チップを劈開分離する機能、及び、ピックアップする機能がなく、量産性に寄与するものではなかった。
Furthermore, in the prior art disclosed in
本発明は、上記問題に鑑みなされたもので、ダイシングされた半導体ウェハに形成された大量の半導体チップの密着した集合体から、1列分或いは1行分の複数個の半導体チップを一度にピックアップして、マトリクス状に所定の間隔で整列配置した集合体に配列変換して、回路基板への集合体実装を可能にする、量産性のある半導体製造方法を提供することを目的とするものである。 The present invention has been made in view of the above problems, and picks up a plurality of semiconductor chips for one column or one row at a time from a close assembly of a large number of semiconductor chips formed on a diced semiconductor wafer. An object of the present invention is to provide a mass-produced semiconductor manufacturing method that enables array mounting on a circuit board by converting the array into an array arranged in a matrix at a predetermined interval. is there.
半導体チップ押えが、列方向に劈開分離するダイシングラインに沿って、第1プレートに載置された半導体ウェハの端部の少なくとも1列を露出させる状態に押圧する列方向押圧工程である第1工程、
列方向ピックアップチャックが、半導体ウェハ端部から列方向のダイシングラインに沿った1列分の半導体チップを劈開分離して真空吸着する列方向ピックアップ工程である第2工程、
列方向ピックアップチャックが1列分の半導体チップを真空吸着後、列方向ピックアップチャックをダイシングラインから遠ざける方向に移動する列方向ピックアップチャック移動工程である第3工程、
列方向ピックアップチャックで真空吸着した1列分の半導体チップを第2プレートに載置する列方向載置工程である第4工程と、
第1工程から第4工程を繰り返すことにより、第2プレート上に行方向に一定間隔で半導体チップ列を配列し、
第2プレート上に配列された半導体チップ列に対し行方向に劈開分離するダイシングラインに沿って、半導体チップ列の端部の少なくとも1行分の半導体チップを露出させる状態に、半導体チップ押えで押圧する行方向押圧工程である第5工程、
行方向ピックアップチャックが前記第2プレートに整列載置した半導体チップ列端部から1行分の半導体チップをダイシングラインに沿って劈開分離して真空吸着する行方向ピックアップ工程である第6工程、
行方向ピックアップチャックが1行分の半導体チップを真空吸着後、行方向ピックアップチャックをダイシングラインから遠ざける方向に移動する行方向ピックアップチャック移動工程である第7工程、
行方向ピックアップチャックで真空吸着した半導体チップ1行分を第3プレートに載置する行方向載置工程である第8工程と、
第5工程から第8工程を繰り返すことにより、
第3プレート上に半導体チップをマトリックス状に配列する事を特徴とする。
The first step is a row direction pressing step in which the semiconductor chip presser is pressed in a state in which at least one row of the end portion of the semiconductor wafer placed on the first plate is exposed along a dicing line that is cleaved and separated in the row direction. ,
A second step which is a column direction pickup step in which the column direction pickup chuck cleaves and separates one row of semiconductor chips along the column direction dicing line from the edge of the semiconductor wafer and vacuum-sucks the semiconductor chip;
A third step which is a column direction pickup chuck moving step in which the column direction pickup chuck moves the column direction pickup chuck away from the dicing line after vacuum suction of the semiconductor chips for one column;
A fourth step which is a row direction placement step of placing the semiconductor chips for one row vacuum-adsorbed by the row direction pickup chuck on the second plate;
By repeating the first step to the fourth step, the semiconductor chip columns are arranged at regular intervals in the row direction on the second plate,
A semiconductor chip retainer is pressed to expose at least one row of semiconductor chips at the end of the semiconductor chip row along a dicing line that is cleaved and separated in the row direction with respect to the semiconductor chip row arranged on the second plate. A fifth step which is a row direction pressing step,
A sixth step which is a row direction pickup step in which a row direction pickup chuck cleaves and separates one row of semiconductor chips along a dicing line from a semiconductor chip row end portion aligned and mounted on the second plate;
A seventh step which is a row direction pickup chuck moving step in which the row direction pickup chuck moves the row direction pickup chuck away from the dicing line after vacuum suction of the semiconductor chips for one row;
An eighth step which is a row direction placement step of placing one row of semiconductor chips vacuum-adsorbed by the row direction pickup chuck on the third plate;
By repeating the fifth to eighth steps,
The semiconductor chips are arranged in a matrix on the third plate.
第1、第2、第3プレートは多孔質プレートからなり、半導体チップを真空吸着するようになっていてもよい。 The first, second, and third plates may be porous plates, and the semiconductor chip may be vacuum-sucked.
第1工程から第4行程と、第5工程から第8工程とは同じピックアップチャックとピックアップチャック移動手段を用いて行われるようになっていてもよい。 The first to fourth steps and the fifth to eighth steps may be performed using the same pickup chuck and pickup chuck moving means.
列方向ピックアップチャックが、共有プレートに載置された半導体ウェハ端部から列方向のダイシングラインに沿った1列分の半導体チップを劈開分離して真空吸着する列方向ピックアップ工程である第1工程、
列方向ピックアップチャックが1列分の半導体チップを真空吸着後、列方向ピックアップチャックをダイシングラインから遠ざける方向に移動する列方向ピックアップチャック移動工程である第2工程、
列方向ピックアップチャックで真空吸着した1列分の半導体チップを共有プレートに載置する列方向載置工程である第3工程と、
第1工程から第3工程を繰り返すことにより、共有プレート上に行方向に一定間隔で半導体チップ列を配列し、
共有プレート上に配列された半導体チップ列に対し、行方向ピックアップチャックが共有プレートに整列載置した半導体チップ列端部から1行分の半導体チップをダイシングラインに沿って劈開分離して真空吸着する行方向ピックアップ工程である第4工程、
行方向ピックアップチャックが1行分の半導体チップを真空吸着後、行方向ピックアップチャックをダイシングラインから遠ざける方向に移動する行方向ピックアップチャック移動工程である第5工程、
行方向ピックアップチャックで真空吸着した半導体チップ1行分を共有プレートに載置する行方向載置工程である第6工程と、
第4工程から第6工程を繰り返すことにより、
共有プレート上に半導体チップをマトリックス状に配列する事を特徴とする。
A first step which is a column-direction pickup step in which the column-direction pickup chuck cleaves and separates one row of semiconductor chips along a column-direction dicing line from the end portion of the semiconductor wafer placed on the shared plate and vacuum-sucks the semiconductor chip;
A second step which is a column direction pickup chuck moving step in which the column direction pickup chuck moves the column direction pickup chuck away from the dicing line after vacuum suction of the semiconductor chips for one column;
A third step which is a row direction placement step of placing one row of semiconductor chips vacuum-adsorbed by the row direction pickup chuck on the common plate;
By repeating the first to third steps, the semiconductor chip columns are arranged at regular intervals in the row direction on the shared plate,
For the semiconductor chip rows arranged on the shared plate, the row direction pickup chuck cleaves and separates the semiconductor chips for one row from the end of the semiconductor chip row aligned and placed on the shared plate along the dicing line and vacuum-sucks the semiconductor chips. A fourth step which is a row direction pickup step;
A fifth step which is a row direction pickup chuck moving step in which the row direction pickup chuck moves the row direction pickup chuck away from the dicing line after vacuum suction of one row of semiconductor chips;
A sixth step which is a row direction placement step of placing one row of semiconductor chips vacuum-adsorbed by the row direction pickup chuck on a common plate;
By repeating the fourth to sixth steps,
The semiconductor chip is arranged in a matrix on the shared plate.
共有プレートは、同一のプレートであって、共有プレートの上面には弱粘着膜が形成されていてもよい。 The shared plate may be the same plate, and a weak adhesive film may be formed on the upper surface of the shared plate.
以上のように本発明の製造方法によれば、1列分或いは1行分の複数個の半導体チップをそれぞれ一度にピックアップして、半導体チップの密着した集合体を配列変換してマトリクス状の集合体を形成することが可能である。従って、回路基板に集合体実装することが可能な本発明の製造方法は、半導体チップを1個ずつピックアップして回路基板に整列する製造工程に比べて、はるかに製造工数の短縮が可能で量産性の優れた製造方法が提供できる。更に、半導体チップのマトリクス状の集合体の間隔精度は、XY軸ステージなどのマイクロメータ送りにより高精度の送りが実現可能であるから、次工程の回路基板との集合体実装において、位置合わせ精度が良好で、従って、不良の極めて少ない集合体実装が提供可能である。 As described above, according to the manufacturing method of the present invention, a plurality of semiconductor chips for one column or one row are picked up at a time, and an assembly in which the semiconductor chips are closely attached is rearranged to form a matrix-like assembly. It is possible to form a body. Therefore, the manufacturing method of the present invention capable of being assembled and mounted on a circuit board can greatly reduce the number of manufacturing steps and can be mass-produced compared to a manufacturing process in which semiconductor chips are picked up one by one and aligned on the circuit board. A manufacturing method with excellent properties can be provided. Furthermore, since the spacing accuracy of the matrix-like assembly of semiconductor chips can be realized with high accuracy by micrometer feed such as an XY axis stage, the positioning accuracy can be achieved in assembly mounting with the circuit board in the next process. As a result, it is possible to provide an assembly mounting with a very low number of defects.
以下、本発明の具体的実施形態について、図面に基づき説明する。
図1から図4は、本発明の実施例1の半導体製造装置の構成を説明するための図面である。図1は、半導体製造装置の外観を示す斜視図で、プレートスライド部が左端に固定された図であり、図2は、半導体製造装置の外観を示す斜視図で、プレートスライド部が右端に固定された図である。図3は、半導体製造装置のピックアップ部の斜視図と分解斜視図、そして、部分拡大図である。図4は、列方向ピックアップ、行方向ピックアップを説明するための図で半導体製造装置のピックアップ部とプレート支持台を抜き出した右側面図である。
各図において同一の構成部材は同一の番号を付して、重複する説明は省略する。
Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.
1 to 4 are drawings for explaining a configuration of a semiconductor manufacturing apparatus according to a first embodiment of the present invention. FIG. 1 is a perspective view showing an external appearance of a semiconductor manufacturing apparatus, in which a plate slide portion is fixed to the left end. FIG. 2 is a perspective view showing an external appearance of the semiconductor manufacturing apparatus, and the plate slide portion is fixed to the right end. FIG. FIG. 3 is a perspective view, an exploded perspective view, and a partially enlarged view of the pickup unit of the semiconductor manufacturing apparatus. FIG. 4 is a right side view in which the pickup unit and the plate support of the semiconductor manufacturing apparatus are extracted for explaining the column direction pickup and the row direction pickup.
In each figure, the same component is given the same number, and the overlapping description is omitted.
(実施例1)
[実施例1の全体構成及び機能:図1−図4]
図1に示すように、半導体製造装置1は、ベースプレート部2、カメラ部3、プレートスライド部4、ピックアップ部5から構成されている。
Example 1
[Overall Configuration and Function of Embodiment 1: FIGS. 1 to 4]
As shown in FIG. 1, the
まず、上記構成部の機能を概略説明し、詳細は後述する。
ベースプレート部2は、半導体製造装置1の基台を形成して、カメラ部3、プレートスライド部4、ピックアップ部5を支持し、そして、ガイドする部材で構成されている。
カメラ部3は、ダイシングされた半導体ウェハ、即ち、半導体チップの密着した集合体(以後、半導体チップ密着集合体とする)を、定められた位置に初期設定する画像を提供する。
First, the functions of the above-described components will be outlined, and details will be described later.
The
The
プレートスライド部4は、半導体チップ密着集合体からマトリクス状の集合体に配列を変換する移動元のプレートと移動先のプレートを、半導体チップをピックアップするピックアップ部5の直下に、交互に切り替え可能な機構を有している。
The
ピックアップ部5は、押圧部とピックアップ部を有し、押圧部は、半導体チップをピックアップする1列分或いは1行分を露出して押える機構を有し、ピックアップ部は、複数個の半導体チップの1列分或いは1行分を吸着してピックアップする機構を有している。
The
本実施例においては、半導体ウェハをダイシングして半導体チップ密着集合体を形成するダイシング方法は、ステルスダイシングを用いることが望ましい。即ち、ステルスダイシングは、従来のダイシングに比べウェハ表層部へダメージがなく、アクティブ領域への熱影響やデブリ汚染がなく、チップエッジにおけるマイクロクラック発生による抗折強度低下等の信頼性低下を防ぐことが可能なのである In the present embodiment, it is desirable to use stealth dicing as a dicing method for dicing a semiconductor wafer to form a semiconductor chip adhesion assembly. In other words, stealth dicing has no damage to the surface layer of the wafer compared to conventional dicing, there is no thermal effect on the active area, no debris contamination, and prevention of reliability degradation such as reduction in bending strength due to microcracks occurring at the chip edge. Is possible
以下、半導体製造装置1を構成する各構成部を詳細に説明する。
図1において、ベースプレート部2は、ベースプレート21と、ベースプレート21上に位置決めしネジ止めされたスライドガイド22と、ベースプレート21の左右の端部に設置された右ストッパ23、左ストッパ24から構成されている。
Hereinafter, each component which comprises the
In FIG. 1, the
カメラ部3は、カメラ支柱31とカメラ支柱ステー32とカメラ33から構成されている。カメラ支柱31は、その下端がベースプレート21に立てて固定され、上端部にカメラ支柱ステー32を位置決め配置している。カメラ33は、カメラ支柱ステー32に固定され、第1プレート43上に載置された半導体ウェハの画像を表示する。
The
[プレートスライド部4の説明]
プレートスライド部4は、図1、図2に示すように、スライドベース41と、ストッパステー49と、第1プレート支持台42と、第2プレート支持台44と、第1プレート43と、第2プレート45と、により構成されている。
[Description of Plate Slide 4]
As shown in FIGS. 1 and 2, the
そして、プレートスライド部4は、第1プレート43と第2プレート45をピックアップ部5の直下の定位置に交互に移動し、半導体チップを第1プレート43から第2プレート45に移動し配列することを可能にし、そして、第1プレート42と第2プレート45が載置される第1プレート支持台42と第2プレート支持台44のX軸ステージによって、列と行方向に位置精度のよい配列を可能にしている。
And the
スライドベース41は、ベースプレート21に設置されたスライドガイド22のブロック(図示せず)にネジ止め固着され、スライドガイド22に沿ってX軸方向(左右方向)の直動が可能に形成されている。このプレートスライド部4の移動方向が図1に示す座標軸のX軸として実施例1の半導体製造装置の基準となっている。
The
更に、スライドベース41は、その上面の左右の端部に、第1プレート支持台42と第2プレート支持台44が配置されている。第1プレート支持台42は、XYθ軸ステージを備え、その上に半導体チップの移動元である第1プレート43が設置されている。第2プレート支持台44は、X軸ステージを備え、その上に半導体チップの移動先である第2プレート45が設置されている。そして、第1プレート43と第2プレート45は、多孔質プレートからなり、載置される半導体チップは、真空吸着されることで位置が固定され、真空吸着を停止されることで位置固定が解除され、移動やピックアップされることが可能となる。尚、真空吸着するパイプが配管されているが、本実施例では図示を省略する。実施例1においては多孔質プレートの例で説明するが弱粘着膜をプレート上に形成しても位置がずれないようにすることも可能である。
Further, the
第1プレート支持台42のXYθ軸ステージは、初期設定としてカメラ部3による半導体チップの出力画像を基に、半導体チップ密着集合体のダイシングラインとX軸方向の平行度調整と初期位置の設定を行い、更に、X軸方向の送りにより、ピックアップ部5が1列分又は1行分の複数個の半導体チップをピックアップする位置に第1プレート43を移動する機能を有している。第2プレート支持台44のX軸ステージは、ピックアップ部5によりピックアップされた1列分又は1行分の複数個の半導体チップを第2プレート45上に一定間隔に載置する送り量を設定する機能を有している。
The XYθ axis stage of the first
第1プレート43及び第2プレート45は、第1プレート支持台42と第2プレート支持台44に着脱自在で互換性があり、かつ、プレート平面上で90°回転しても着脱可能の構造を形成している。
The
プレートスライド部4の左右(X軸)方向への直動を固定する機構として、ストッパステー49がスライドベース41の側面にネジ止め固定されて、溝部がクランプ48と係合している。クランプ48のネジを締め付けることでストッパステー49がベースプレート21に固着され、スライドベース41をベースプレート21に固定することを可能にしている。
As a mechanism for fixing the linear movement of the
従って、ベースプレート21の左右の端部に配設された右ストッパ23、左ストッパ24とスライドベース41を当接して、クランプ48のネジを締め付けることで、ベーススライド部4は、左右の両端で、定められた位置に固定することが可能である。
Therefore, the
図1においては、スライドベース41が左ストッパ24に当接した位置で、クランプ48で固定して位置決めしており、カメラ部3が第1プレート43の真上に、ピックアップ部5が移動先の第2プレート45の真上に位置決めされている。
図2においては、スライドベース41が右ストッパ23に当接して、クランプ48で固定して位置決めしており、ピックアップ部5が移動元の第1プレート43の真上に位置決めされている。
In FIG. 1, the
In FIG. 2, the
従って、ピックアップ部5は、ピックアップした1列分、或いは、1行分の半導体チップを第1プレートから第2プレートに移動する手段を保有しないが、その代わりに、プレートスライド部4がピックアップ部5の下で第1プレートと第2プレートを移動する手段を構成し、1列分、或いは、1行分の半導体チップを第1プレートから第2プレートに移動する手段を構成する。
Therefore, the
即ち、プレートスライド部4の左端位置(図1に示す)と右端位置(図2に示す)において、左端位置(図1参照)でカメラ部3の下で半導体チップ密着集合体の初期位置設定を行い、右端位置(図2参照)でピックアップ部5が第1プレート43上の半導体チップ密着集合体から1列分の半導体チップを吸着し劈開分離してピックアップし、左端位置(図1参照)に戻り、1列分の半導体チップを第2プレート45に載置し、真空吸着して固定し、また、右端位置(図2参照)で半導体チップをピックアップ、左端位置で半導体チップを第2プレート45の上面に一定間隔で載置し真空吸着して固定、を繰り返して、半導体チップ密着集合体から、一定間隔で整列する複数列の半導体チップを整列する。
That is, at the left end position (shown in FIG. 1) and the right end position (shown in FIG. 2) of the
[実施例1のピックアップ部5の説明]
図1に示すように、ピックアップ部5は、ベースプレート21から立ち上げられたピックアップ支柱51、ピックアップ支柱ステー52を介してピックアップベースプレート53にネジ止め固定されて、プレートスライド部4の第1プレート43、或いは、第2プレート45の真上に当たる位置に取り付けられている。
[Description of
As shown in FIG. 1, the
図3により、ピックアップ部5の構造を説明する。
図3(a)は、半導体製造装置1からピックアップ部5を取り出し右側面後方より見た外観の斜視図であり、図3(b)は、ピックアップ部5の図3(a)の拡大分解斜視図であり、図3(c)は、ピックアップ部5のピックアップチャック先端部を更に拡大した部分拡大斜視図である。
The structure of the
3A is a perspective view of the appearance of the
図3(a)に示すように、ピックアップ部5は、ピックアップスライド部6、ピックアップチャック部7、半導体チップ押え部8から構成されている。そして、ピックアップスライド部6と半導体チップ押さえ部8は、それぞれが後述するスライドガイドを介してピックアップベースプレート53にネジ止め固着されている。ピックアップチャック部7は、ピックアップスライド部6にこれも後述するスライドガイドを介してネジ止め固着されている。
As shown in FIG. 3A, the
ピックアップ部5の各部の機能を概略説明する。ピックアップスライド部6は、ピックアップチャック部7を上下(Z軸)方向に移動して半導体チップの吸着位置と退避位置に配置する機能と、ピックアップチャック部7をY軸方向に移動して1列分の半導体チップの吸着又は1行分の半導体チップの吸着の切替の機能を有する。
The function of each part of the
ピックアップチャック部7は、本発明の主眼となる構造を形成している。即ち、1列分又は1行分の複数の半導体チップを吸着そして載置する2種類の列チャックと行チャックを有し、しかも、列チャック71aと行チャック71bの先端には斜面54が形成され斜面54に吸着孔55が形成されており、更に、列チャック71aと行チャック71bが斜め45°方向に上下移動が可能な機構が形成されている。
The
半導体チップ押え部8は、移動元の第1(第2)プレート上の半導体チップを浮きのないように平面的に押え、第1プレートの真空吸着が解除されても、半導体チップを配置された位置に固定する機能を有する。そして、更に、ピックアップチャック部7に対しては、ピックアップチャック部7で吸着する1列分又は1行分の半導体チップを露出して、それ以外の半導体チップを覆って押圧する位置関係にある。
The
以下、図3(b)の分解斜視図において、ピックアップスライド部6、ピックアップチャック部7、半導体チップ押え部8の構成を詳細に説明する。
Hereinafter, in the exploded perspective view of FIG. 3B, the configuration of the
[実施例1のピックアップスライド部6の説明]
ピックアップスライド部6は、Z軸スライドガイド61、Z軸スライドガイドのブロック62、Z軸スライドプレート63、Z軸マイクロメータヘッドステー64、Z軸マイクロメータ65、行・列切替スライドガイド66、行・列切替スライドガイドのブロック67、チャックスライドベース68から構成されている。
[Description of
The
Z軸スライドガイド61は、ピックアップベースプレート53にネジ止め固定され、直動スライドするZ軸スライドガイドのブロック62がZ軸方向に平行に移動可能になっている。Z軸スライドプレート63は、上端面にZ軸マイクロメータ65が取り付けられたZ軸マイクロメータヘッドステー64がネジ止め固定されている。従って、Z軸スライドプレート63は、Z軸マイクロメータ65の送りでZ軸方向(垂直方向)に精度良く直動可能となっている。
The Z-
そして、Z軸スライドプレート63は、下端部に前面63aの平面に対して45°傾斜した面(YZ面に対しY軸を回転軸として45°の傾斜面)を形成して、その面に行・列切替スライドガイド66とブロック67が取り付けられている。そして、行・列切替スライドガイド66の両端、即ち、Z軸スライドプレート63の両端面に右サイドストッパ69a、左サイドストッパ69bがネジ止め固定されている。従って、行・列切替スライドガイド66のブロック67は、Z軸スライドプレート63の前面63aに対し45°の傾斜を持ってY軸方向に直動可能に構成されている。
The Z-
チャックスライドベース68は、行・列切替スライドガイドのブロック67にネジ止め固着される。従って、チャックスライドベース68は、その前面68aがZ軸スライドプレートの前面63aに対して45°の傾斜を保ったまま、Y軸方向に直動可能に構成されている。更に、チャックスライドベース68の待機位置は、左右サイドストッパ69a、69bのどちらかに当接して固定される。詳細は図4で説明する。
The
チャックスライドベース68の前面68aには、列ピックアップチャック部7aと行ピックアップチャック部7bのために2個のチャックスライドガイド77が平行にネジ止めして取り付けられ、チャックスライドガイド77のブロック78がチャックスライドベース68の直動方向に直角な方向に直動可能に設置されている。従って、ブロック78は、Z軸スライドプレートの前面63aに対して45°の傾斜を持って直動可能に設置されている。
Two chuck slide guides 77 are attached in parallel to the
[実施例1のピックアップチャック部7の説明]
ピックアップチャック部7は、列ピックアップチャック部7aと行ピックアップチャック部7bから構成されている。
列ピックアップチャック部7aと行ピックアップチャック部7bは、ミニチュア管継手73、チャックスライダ74、マイクロメータヘッドステー75、ピックアップマイクロメータ76、チャックスライドガイド77、チャックスライドガイドのブロック78の6部品が共通部品で構成され、先端部分の列チャック71a、列チャックステー72aを加えて列ピックアップチャック部7aが形成され、行チャック71b、行チャックステー72bを加えて行ピックアップチャック部7bが形成されている。
[Description of
The
The column
チャックスライダ74は、上端部にピックアップマイクロメータ76が取り付けられたマイクロメータヘッドステー75がネジ止め固着され、下端部に列及び行チャック71a、71bとミニチュア管継手73を備えた列及び行チャックステー72a、72bがネジ止め固着されている。そして更に、チャックスライダ74は、チャックスライドガイドのブロック78にネジ止め固着され、チャックスライドガイド77に沿って、ピックアップマイクロメータ76の送りで精度の良い直動が可能となっている。
The
従って、列及び行ピックアップチャック部7a、7bは、チャックスライドガイド77がチャックスライドベース68に搭載され固着されているので、Z軸スライドプレート63の前面63aに対し45°の傾斜を持ってピックアップマイクロメータ76の送りで精度の良い上下の直動が可能となっている。
Accordingly, since the chuck slide guide 77 is mounted on and fixed to the
列ピックアップチャック部7aにおいて、列チャック71aの先端は、図3(c)に示すように、第1或いは第2プレート(図1、2参照)の上面に対しα°=7°〜11°の傾きを持つ斜面54が形成され、斜面54に列方向の半導体チップの個数に合致した複数個の吸着孔55が形成されている。そして、この斜面54の傾斜の方向は、半導体チップを吸着する際に劈開分離するダイシングラインに近い側が半導体チップとの間隙が狭く、ダイシングラインから遠ざかるに従って間隙が開く方向に形成されている。
In the column
そして、列チャック71aは、列チャックステー72aの先端に接着にて固着され、列ミニチュア管継手73と吸着孔55(図3(c)参照)が真空配管される。尚、ミニチュア管継手73には真空吸引するパイプが配管されているが、本実施例では図示を省略する。
The
列チャック71aに配置された吸着孔55は、ミニチュア管継手73からの真空吸引により、1列分の複数個の半導体チップを斜面54に吸着する。斜面54に吸着することにより、列チャック71aは、半導体チップ密着集合体から1列分の半導体チップをダイシングラインに沿って吸着し劈開分離する。
The suction holes 55 arranged in the
従って、列チャック71aが1列分の半導体チップを吸着し劈開分離した後、ピックアップマイクロメータ76の送りで、ダイシングラインから離れる斜め上方向に列チャック71aを移動すると、1列分の半導体チップは45°傾いた斜め上方に移動するため、ダイシングラインに沿って残された半導体チップと接触し干渉することなくピックアップが可能となる。
Therefore, after the
行ピックアップチャック部7bは、前述したように、列ピックアップチャック部7aに対して、行チャック71bと行チャックステー72bが異なるだけで、他の構成部品は全く同一の共通部品で構成され、その構造と機能も同一であるので、説明を省略する。
行チャック71bの先端(図示せず)も、列チャック71aの先端と同様に、第1或いは第2プレートの上面に対しα°=7°〜11°の傾きを持つ斜面が形成され、そして、斜面には行方向の半導体チップの個数に合致した複数個の吸着孔が形成されている。
尚、列ピックアップチャック部7aと行ピックアップチャック部7bの位置関係は、図4(a)(b)で詳細に説明する。
As described above, the row
Similarly to the front end of the
The positional relationship between the column
従って、列ピックアップチャック部7aと同様に、ダイシングラインに沿って1行分の半導体チップを斜面54に吸着することにより、行方向に整列した半導体チップの集合体から1行分の半導体チップを劈開分離し、そして、45°斜め上方にピックアップすることで、ダイシングラインに沿った残された半導体チップと接触し干渉することなくピックアップが可能となる。
Therefore, similarly to the column
[実施例1の半導体チップ押え部8の説明]
半導体チップ押え部8は、チップ押え81、チップ押ステー82、押スライドプレート83、アッパープレート84、レベルプレート85、押スライドガイド86、押スライドガイドのブロック87から構成されている。
[Description of
The
押スライドガイド86は、Z軸スライドガイド61と隣接して平行に並んで、ピックアップベースプレート53にネジ止め固定され、押スライドガイドのブロック87がZ軸スライドガイドのブロック62と同様に、第1プレート43或いは第2プレート45(図1、2参照)の上面に垂直な方向に直動可能に形成されている。
The
押スライドガイドのブロック87にネジ止め固着されている押スライドプレート83は、上端面にアッパープレート84がネジ止め固着され、ピックアップベースプレート53の上端面にネジ止め固着されたレベルプレート85に設置された送りネジ(図示せず)と当接している。送りネジを回転することでアッパープレート84を上下動することが可能で、押スライドプレート83をZ軸方向(上下方向)に直動可能に構成されている。
The
更に、押スライドプレート83の下端部にはチップ押ステー82がネジ止め固着され、チップ押ステー82の伸長した腕の端面に、チップ押え81がネジ止め固着されている。そして、チップ押え81の下面は、第1プレート43及び第2プレート45(図1、2参照)の上面と平行な平面に形成され、そして、第1、第2プレートに載置された半導体チップの集合体を押えるのに充分な面積を形成している。
Further, a tip press stay 82 is fixed to the lower end portion of the
従って、チップ押え81の下面は、レベルプレート85に設置された送りネジを回転することで、第1、第2プレートの上面に平行にZ軸方向(上下方向)に移動することが可能である。即ち、第1、第2プレートに載置された半導体チップをチップ押え81の下面で浮きのないように平面的に押さえることで、第1、第2プレートの真空吸着を停止し、かつ、1列或いは1行分の半導体チップを劈開分離する外力が加わっても、押圧した半導体チップの位置ずれを防止することが可能である。
Accordingly, the lower surface of the
なお、多孔質プレートからなる第1、第2プレートの真空吸着の停止は、半導体チップを第1、第2プレートに固定する吸着力を解除することであるから、ピックアップ部5による1列分、或いは、1行分の複数の半導体チップをダイシングラインに沿って吸着し劈開分離することが容易となる。 The stop of vacuum suction of the first and second plates made of porous plates is to release the suction force that fixes the semiconductor chip to the first and second plates. Or it becomes easy to adsorb | suck and cleave-separate several semiconductor chips for 1 row along a dicing line.
そして、上記各部の構成の説明から明らかなように、半導体製造装置1の座標軸(XYZ軸)は、ベースプレート部2の移動方向をX軸方向、ピックアップ部5のZ軸スライドプレート63、及び、押スライドプレートの移動方向をZ軸方向、チャックスライドベース68の移動方向をY軸方向として形成されている。
As is clear from the description of the configuration of each part described above, the coordinate axes (XYZ axes) of the
[実施例1の列及び行のピックアップチャック部7a、7b切替機構の説明]
図4は、半導体製造装置の列及び行のピックアップチャック部7a、7bの切替機構を示す右側面図であり、図4(a)は、1列分の半導体チップをピックアップするピック列アップチャック部7aと第2プレート支持台との位置関係を説明するための図であり、図4(b)は、1行分の半導体チップをピックアップする行ピックアップチャック部7bと第2プレート支持台との位置関係を説明するための図である。
[Description of Column and
FIG. 4 is a right side view showing the switching mechanism of the column and row
図4(a)は、1列分の複数個の半導体チップをピックアップして配列変換する製造工程において、列ピックアップチャック部7aの第2プレート45に対する配置を示している。列及び行ピックアップチャック部7a、7bが搭載されたチャックスライドベース68が、行・列切替スライドガイド66のガイドで右方向に移動され、右サイドストッパ69aに当接して固着されている。そして、列ピックアップチャックチャック部7aは、第2プレート45の中心線44aに列ピックアップチャックチャック部7aの中心線が一致して、1列分の複数個の半導体チップを吸着する適正位置に配置されることになる。
FIG. 4A shows the arrangement of the column
そして、図4(b)においては、1行分の複数個の半導体チップをピックアップして配列変換する製造工程において、行ピックアップチャック部7bの第2プレート45に対する配置を示している。チャックスライドベース68が、行・列切替スライドガイド66のガイドで左方向に移動され、左サイドストッパ69bに当接して固着されている。そして、行ピックアップチャックチャック部7bは、第2プレート45の中心線44aに列ピックアップチャックチャック部7bの中心線が一致して、1行分の複数個の半導体チップを吸着する適正位置に配置されることになる。
FIG. 4B shows the arrangement of the row
このように、ピックアップチャック部7を列及び行のピックアップチャック部7a、7bを同一の半導体製造装置に搭載し、簡単な切替機構で列及び行のピックアップ切替が可能なので、一つの半導体製造装置で半導体チップ密着集合体から半導体チップのマトリクス状の集合体(以後、半導体チップマトリクス状集合体とする)を形成することが可能である。
In this way, the
なお、列チャック71aの幅は、半導体チップ密着集合体の密着した1列分を吸着ピックアップする幅を有し、行チャック71bの幅は、一定間隔に広がって整列した半導体チップ列を1行分として吸着ピックアップ幅を有するため、列チャック71aより広い幅で形成されている。従って、アスペクト比が1に近い半導体チップをピックアップする場合には、行チャック71bは、列チャック71aの代わりとして、或いは、共通のチャックとして使用可能であり、列ピックアップチャック部7aと行ピックアップチャック部7bの切替が不要となる。
Note that the width of the
次に、実施例1の半導体製造装置1による、半導体チップ密着集合体から半導体チップマトリクス状集合体を製造する製造工程を説明する。
以下において、まず、ピックアップの動作として、1列分をピックアップする実施例でピックアップチャックや押圧部の動作、及び、列チャックの斜面の機能を説明し、次に、製造工程を説明する。
Next, a manufacturing process for manufacturing a semiconductor chip matrix-like assembly from a semiconductor chip adhesion assembly by the
In the following, the operation of the pick-up chuck and the pressing portion and the function of the inclined surface of the row chuck will be described first in the embodiment for picking up one row as the pick-up operation, and then the manufacturing process will be explained.
[実施例1の製造方法:図5−図8]
図5は、実施例1において、ピックアップ動作を説明するための図として、ピックアップチャック部先端を拡大した部分拡大図であり、図6は、図5の続きのピックアップ動作を説明するための図の部分拡大図である。
[Production Method of Example 1: FIGS. 5 to 8]
5 is a partially enlarged view in which the tip of the pickup chuck portion is enlarged as a diagram for explaining the pickup operation in the first embodiment, and FIG. 6 is a diagram for explaining the pickup operation subsequent to FIG. It is a partial enlarged view.
図7と図8は、上記図5、図6で説明したピックアップ動作を1列分、そして、1行分の半導体チップに適用してピックアップ、移動、載置の製造工程を繰り返して半導体チップ密着集合体から半導体チップマトリクス状集合体を形成する製造工程を説明するための平面図である。特に、図7は、半導体チップ密着集合体から半導体チップ列を形成する製造工程を説明するための平面図であり、図8は、図7の続きの製造工程で、半導体チップ列から半導体チップマトリクス状集合体を形成する製造工程を説明するための平面図である。
図5乃至図8の半導体チップと第1、第2、第3プレートの外形形状は、模式的に示し、半導体チップの個数も、同様である。
7 and 8 show that the pickup operation described in FIGS. 5 and 6 is applied to the semiconductor chip for one column and one row, and the manufacturing process of picking up, moving, and placing is repeated to make the semiconductor chip contact. It is a top view for demonstrating the manufacturing process which forms a semiconductor chip matrix-like aggregate from an aggregate. In particular, FIG. 7 is a plan view for explaining a manufacturing process for forming a semiconductor chip row from a semiconductor chip contact assembly, and FIG. 8 is a continuation of FIG. It is a top view for demonstrating the manufacturing process which forms a shape assembly.
The outer shapes of the semiconductor chip of FIGS. 5 to 8 and the first, second, and third plates are schematically shown, and the number of semiconductor chips is the same.
[1列分の複数個の半導体チップのピックアップ動作の説明]
図5のST01とST02において、列方向押圧工程の第1工程を説明する。
ST01に示すように、初期位置設定された半導体チップ密着集合体9が移動元の第1プレート43の上面に真空吸着がONで設定位置に固着され、ピックアップ部5のチップ押え81、列チャック71aが半導体チップ密着集合体9の真上に位置し、待機位置にある(半導体製造装置1は図2の状態である。)。
[Description of Pickup Operation of Multiple Semiconductor Chips for One Row]
In ST01 and ST02 of FIG. 5, the first step of the column direction pressing step will be described.
As shown in ST01, the initial set semiconductor
次に、ST02に示すように、チップ押え81を降下し、半導体チップ密着集合体9をチップ押え81で押圧する。押圧する位置は、半導体チップ密着集合体9の端部の1列分の半導体チップ91aとそのダイシングライン92aを露出し、次の列から残りの半導体チップ密着集合体9全体を押圧するように、第1プレート支持台42(図1参照)のXYθステージのX軸マイクロメータの送りで調整し設定されている。そして、第1プレート43の上面に半導体チップ密着集合体9を真空吸着ONで固着状態が継続されている。列チャック71aは、待機位置にある。
Next, as shown in ST02, the
次に、図5のST03とST04において、列方向ピックアップ工程の第2工程を説明する。
ST03に示すように、列チャック71aがZ軸マイクロメータ65(図3参照)の送りによりチップ押え81から露出した1列分の半導体チップ91aに降下し、そして、列チャック71aの斜面54が、1列分の半導体チップ91aのダイシングライン92aに沿って、ほぼ一致する位置に配置される。移動元の第1プレート43は、半導体チップ密着集合体9を真空吸着ONで固着が継続される。
Next, in ST03 and ST04 of FIG. 5, the second step of the column direction pickup step will be described.
As shown in ST03, the
そして、ST04に示すように、第1プレート43による半導体チップ密着集合体9の真空吸着がOFFして停止され、列チャック71aの吸着孔55の真空吸着の吸引力により、1列分の半導体チップ91aがダイシングラインに沿って列チャック71aの斜面54に吸着され劈開分離される。チップ押え81は、残りの半導体チップ密着集合体9を継続して第1プレート43上で押圧し、真空吸着が解除された半導体チップ密着集合体9の位置ずれを防止する。
ST04の部分拡大図に示すように、劈開分離された部分には斜面54の角度α°(=7°〜11°)に相当する楔状の隙間56が形成される。
Then, as shown in ST04, the vacuum suction of the semiconductor
As shown in the partial enlarged view of ST04, a wedge-shaped
次に、図6のST05とST06において、列方向ピックアップチャック移動工程の第3工程を説明する。
ST05に示すように、列チャック71aは、ピックアップチャック部7の列ピックアップマイクロメータ76(図3参照)の送りにより、矢印Wの45°斜め上方に移動する。真上でなく斜め上方に移動することにより、劈開分離した1列分の半導体チップ91aは、楔状の隙間56(図5のST04の部分拡大図参照)の先端部分のダイシングライン部分で干渉することなく、容易に分離する。そして、第1プレート43に残された半導体チップ密着集合体9は、チップ押え81で押圧されている状態で、再び、第1プレート43上面に真空吸着がONになり、初期設定位置を保持し固着される。
Next, the third step of the column direction pickup chuck moving step will be described in ST05 and ST06 of FIG.
As shown in ST05, the
そして、ST06に示すように、チップ押え81は、上方に退避し待機位置に戻り、そして、列チャック71aは、1列分の半導体チップ91aを斜面54に吸着した状態で、Z軸マイクロメータ65の送りによってチップ押え81と同様に、上方に退避しワーク待機位置で待機する。第1プレート43の上面に残された半導体チップ密着集合体9は、チップ押え81が待機位置に戻っても、真空吸着がONであるから、初期設定位置を保持し固着されている。
Then, as shown in ST06, the
次に、ST07乃至ST09において、列方向載置工程の第4工程を説明する。
ST07は、前のST06における第1プレート43が第2プレート45に置換されている。即ち、ST07においては、プレートスライド部4が右端位置(図1参照)から左端位置(図2参照)に移動し固定されることで、1列分の半導体チップ91aを斜面54に吸着しワーク待機位置にある列チャック71aの直下に、第2プレート45が移動して固定されている。
Next, in ST07 to ST09, the fourth step of the column direction placement step will be described.
In ST07, the
次に、ST08に示すように、列チャック71aに吸着されている1列分の半導体チップ91aは、Z軸マイクロメータ65(図3参照)の送りによって移動先の第2プレート45上の定められた位置に降ろされる。そして、1列分の半導体チップ91aは、第2プレート45の真空吸着ONによる吸引力と列チャック71aの真空吸着OFFにより列チャック71aの斜面54から離れて第2プレートの上面に吸着載置される。
Next, as shown in ST08, the
次に、ST09に示すように、チップ押え81は、待機位置にあり、列チャック71aは、再び、上方に退避して第2プレート45の真上で待機位置に戻る。第2プレート45の上面には1列分の半導体チップ91aが吸着載置されて、定められた位置に保持されている。
Next, as shown in ST09, the
次に、第2プレート45が第1プレート43と置換し、待機位置にあるチップ押え81と列チャック71aの直下の位置に第1プレート43が移動し固定される。即ち、図2における半導体製造装置1のように、プレートスライド部4が右端部に直動して右ストッパ23に当接して固定された位置にして、ST01に戻り、待機状態となる。
Next, the
従って、上記図5、図6で説明したST01からST09の製造工程の第1工程から第4工程を繰り返すことにより、移動元の第1プレート43から移動先の第2プレート45に、半導体チップ密着集合体9を1列ずつ、1列分の半導体チップを一定間隔で整列配置することが可能である。
Therefore, by repeating the first to fourth steps of the manufacturing process of ST01 to ST09 described with reference to FIGS. 5 and 6, the semiconductor chip adheres from the
以上のように、本発明の実施例1によれば、ステルスダイシングされた半導体ウェハは、列チャック71a及び行チャック71bの先端に形成された斜面54に、1列分或いは1行分の半導体チップが吸着されてダイシングラインで劈開分離され、そして、劈開分離した部分は、斜面54と同じ角度の楔状の隙間56が形成される。この楔状の隙間は、ピックアップする際、隣接部との干渉が極めて少なく摩擦や引っ掛かりによるピックアップ不良がない。更に、列チャック71a及び行チャック71bがダイシングラインから斜め上の遠ざかる方向に移動可能な機構を有しているので、劈開分離した楔状の隙間の先端部も全く干渉することなく分離可能でピックアップ不良が発生することがない。
As described above, according to the first embodiment of the present invention, the stealth-diced semiconductor wafer is formed on the
1列分の半導体チップをピックアップして整列する製造工程について説明したが、1行分の半導体チップをピックアップして整列する製造工程に関しても同様な製造工程で整列することが可能である。即ち、行方向押圧工程の第5工程は、列方向押圧工程の第1工程に相当し、行方向ピックアップ工程の第6工程は、列方向ピックアップ工程の第2工程に相当し、行方向ピックアップチャック移動工程の第7工程は、列方向ピックアップチャック移動工程の第3工程に相当し、行方向載置工程の第8工程は、列方向載置工程の第4工程に相当する。詳細な説明は重複するので省略する。
次に、上記の製造工程を繰り返して、半導体チップ密着集合体9から半導体チップマトリクス状集合体を形成する製造工程を詳細に説明する。
The manufacturing process for picking up and aligning semiconductor chips for one column has been described, but the manufacturing process for picking up and aligning semiconductor chips for one row can also be arranged in the same manufacturing process. That is, the fifth step of the row direction pressing step corresponds to the first step of the column direction pressing step, and the sixth step of the row direction pickup step corresponds to the second step of the column direction pickup step. The seventh step of the moving step corresponds to the third step of the column direction pickup chuck moving step, and the eighth step of the row direction placing step corresponds to the fourth step of the column direction placing step. Detailed description will be omitted because it overlaps.
Next, the manufacturing process for forming the semiconductor chip matrix-like assembly from the semiconductor
[半導体チップマトリクス状集合体の製造工程の説明]
次に、上記のピックアップ動作を繰り返して、半導体チップ密着集合体9から半導体チップマトリクス状集合体を形成する製造工程を詳細に説明する。
図7において、図5と図6で説明した1列分の半導体チップを整列する製造工程に基づいて、第1プレート43上の半導体チップ密着集合体9から第2プレート45上に一定間隔に整列した半導体チップ列を形成する前半の製造工程として、第1工程から第4工程とその繰り返しの製造工程で説明し、図8において、第2プレート45上に一定間隔に整列した半導体チップ列から第3プレート46上に半導体チップマトリクス状集合体を形成する後半の製造工程として、第5工程から第8工程とその繰り返しの製造工程を説明する。
[Description of Manufacturing Process of Semiconductor Chip Matrix Assembly]
Next, a manufacturing process for forming a semiconductor chip matrix-like assembly from the semiconductor
In FIG. 7, the semiconductor
図7と図8は、半導体製造装置1の第1プレート43と第2プレート45、第3プレート46の平面図であって、列チャック71a、行チャック71b、チップ押え81による1列分或いは1行分の複数個の半導体チップをピックアップして整列する製造工程を説明するための図である。その他の構成部材は省略してある。
7 and FIG. 8 are plan views of the
従って、図7においては、第1プレート43と、第1プレート43上に配置された半導体チップ密着集合体9と、第2プレート45と、列チャック71a(2点鎖線で示す)と、チップ押え81(2点鎖線で示す)を示す。
Accordingly, in FIG. 7, the
図7(a)は、移動元の第1プレート43上にステルスダイシングされた半導体ウェハ、即ち、半導体チップ密着集合体9が載置された平面図である。
図7(b)は、移動先の第2プレート45上に、ピックアップされた1列目の半導体チップが載置された平面図である。
図7(c)は、移動元の第1プレート43上で2列目の半導体チップをピックアップする状態の平面図である。
図7(d)は、移動先の第2プレート45上にピックアップされた1列目と2列目の半導体チップが載置された平面図である。
図7(e)は、移動元の第1プレート43上で最終列の半導体チップをピックアップする状態の平面図である。
図7(f)は、移動先の第2プレート45上にピックアップされた半導体チップ列が全て載置された平面図である。
なお、半導体チップ1個1個それぞれに1から20の番号を付して、移動元の第1プレート上の半導体チップと移動先の第2プレート45上の半導体チップとの対応を示す。
FIG. 7A is a plan view on which the semiconductor wafer stealth-diced, that is, the semiconductor
FIG. 7B is a plan view in which the picked-up first row semiconductor chips are placed on the
FIG. 7C is a plan view showing a state in which the second row of semiconductor chips are picked up on the movement-source
FIG. 7D is a plan view on which the first row and second row semiconductor chips picked up on the
FIG. 7E is a plan view showing a state in which the last row of semiconductor chips is picked up on the movement-source
FIG. 7F is a plan view in which all the picked-up semiconductor chip rows are placed on the
Each semiconductor chip is numbered from 1 to 20 to indicate the correspondence between the semiconductor chip on the first plate of the movement source and the semiconductor chip on the
図7(a)に示すように、第1プレート43上の半導体チップ密着集合体9は、ステルスダイシングにより、列方向のダイシングライン92a、92b、92cと、行方向のダイシングライン94a、94b、94c、94dが形成されている。このダイシングラインに沿って劈開分離することで、No1からNo20の半導体チップが形成される。
As shown in FIG. 7A, the semiconductor
1列目の半導体チップ91aは半導体チップNo1、2、3、4、5で構成され、2列目の半導体チップ91bは、半導体チップNo6、7、8、9、10で構成され、3列目の半導体チップ91cは、半導体チップNo11、12、13、14、15で構成され、4列目の半導体チップ91dは、半導体チップNo16、17、18、19、20で構成されている。
The first row of
初期位置設定により、半導体チップ密着集合体9は、行方向のダイシングライン94a、94b、94c、94dが第1プレート43の座標軸のX軸に平行に調整され、第1プレート43上の設定位置に真空吸着により固着されている。そして、1列目の半導体チップ91aは、第1プレート支持台42のXYθ軸ステージのX軸方向の送りで、待機状態にある列チャック71a(2点鎖線で示す)の直下に配置される。チップ押え81も2点鎖線で示す位置で待機状態にある。
With the initial position setting, the dicing
前述した列方向押圧工程の第1工程で、チップ押え81(2点鎖線)は、1列目の半導体チップ91a(半導体チップNo1、2、3、4、5)と列方向ダイシングライン92aを露出して、次の列91b(半導体チップNo6、7、8、9、10)から残りの半導体チップ密着集合体9全体を押圧する。
In the first step of the row direction pressing step described above, the chip retainer 81 (two-dot chain line) exposes the first row of
次に、前述した列方向ピックアップ工程の第2工程で、1列目の半導体チップ91aは、半導体チップ密着集合体9に降下した列チャック71a(2点鎖線)に吸着されて列方向ダイシングライン92aに沿って劈開分離される。そして、1列目の半導体チップ91aと2列目の半導体チップ91bとの間に楔状の隙間56(図5のST04の部分拡大図参照)が形成される。
Next, in the second step of the above-described column direction pick-up step, the
次に、前述した列方向ピックアップチャック移動工程の第3工程で、列チャック71aに吸着された1列目の半導体チップ91aが、ピックアップマイクロメータ76(図3参照)の送りにより列方向ダイシングライン92aから斜め上方に遠ざかることで、隣り合った2列目の半導体チップ91bと楔状の隙間の先端が干渉することなく分離する。チップ押え81は、待機位置に戻り、列チャック71aは、1列目の半導体チップ91aを吸着したままZ軸マイクロメータ65の送りでワーク待機位置に退避する(図6、ST06参照)。
Next, in the third step of the above-described row direction pickup chuck moving step, the first row of
次に、前述した列方向載置工程の第4工程において、スライドベース41(図1参照)を右端から左端に直動して固定し、列チャック71aの直下の第1プレート43を第2プレート45に切り替える。
そして、図7(b)に示すように、第2プレート支持台(図1参照)のX軸ステージの送りにより第2プレート45を移動して、列チャック71aの直下の位置と1列目の半導体チップ91aの載置する位置を一致させる。
Next, in the fourth step of the row direction mounting step described above, the slide base 41 (see FIG. 1) is moved from the right end to the left end and fixed, and the
Then, as shown in FIG. 7B, the
次に、Z軸マイクロメータ65の送りで列チャック71aを降下し、列チャック71aの真空吸着OFFと第2プレート45の真空吸着ONによる吸引力により、1列目の半導体チップ91aが第2プレート45上の定められた位置に載置され吸着固定される。
Next, the
次に、列チャック71aを待機位置に戻し、チップ押え81と共にピックアップ部は待機状態に戻る。そして、スライドベース41が左端から右端に直動しストッパで固定され、列チャック71aの直下の第2プレート45を第1プレート43に切り替える。そして、半導体チップ列をピックアップする次の製造工程に継続する。
Next, the
次に、第1工程に戻り、図7(c)に示すように、第1プレート43が、X軸方向に列方向ダイシングラインの間隔に等しい距離を送られ、2列目の半導体チップ91b(半導体チップNo6、7、8、9、10)が列チャック71aの直下に位置付けられる。
Next, returning to the first step, as shown in FIG. 7C, the
そして、2点鎖線で示すチップ押え81は、2列目の半導体チップ91bと列方向ダイシングライン92bを露出して、次の列91c(半導体チップNo11、12、13、14、15)から残りの半導体チップ密着集合体9全体を押圧する。
The
次に、第2工程で、1列目と同様に、2列目の半導体チップ91bは、列チャック71aに吸着され、列方向ダイシングライン92bで劈開分離される。そして、2列目の半導体チップ91bと3列目の半導体チップ91cとの間に楔状の隙間が形成される。
Next, in the second step, similarly to the first row, the second row of
次に第3工程で、1列目と同様に、2列目の半導体チップ91bがピックアップマイクロメータ76(図3参照)の送りにより列方向ダイシングライン92bから斜め上方に遠ざかることで、隣り合った3列目の半導体チップ91cと楔状の隙間の先端が干渉することなく分離する。チップ押え81は、待機位置に戻り、列チャック71aは、ワーク待機位置に退避する。
Next, in the third step, as in the first row, the
次に、図7(d)に示すように、第4工程において、1列目と同様、スライドベース41を右端から左端に直動して固定し、列チャック71aの直下の第1プレート43を第2プレート45に切り替える。2列目の半導体チップ91bを1列目の半導体チップ91aから一定間隔離れた位置に載置するため、第2プレート支持台(図示せず)のX軸ステージで第2プレート45を一定間隔移動する。そして、列チャック71aを降下し、2列目の半導体チップ91bが第2プレート45上の定められた位置に載置され吸着固定される。
Next, as shown in FIG. 7D, in the fourth step, as in the first row, the
次に、列チャック71aが上方に退避して待機位置に戻り、そして、スライドベース41を左端から右端に直動し固定して、列チャック71aの直下の第2プレート45を第1プレート43に切り替えて、半導体チップ列をピックアップする次の製造工程に継続する。
Next, the
図7(e)に示すように、第1プレート43上には、第1工程から第4工程の製造工程を繰り返し、最後の半導体チップ列91d(半導体チップNo16、17、18、19、20)が列チャック71aの直下に位置付けられ、列チャック71aによるピックアップ状態を示している。
As shown in FIG. 7E, the first to fourth manufacturing steps are repeated on the
図7(f)において、第2プレート45は、最後の半導体チップ列91dがピックアップされて、第2プレート45の定められた位置に載置固定された状態を示す。
その結果、図7(a)に示した半導体チップ密着集合体9が第2プレート45上に一定間隔で行方向に配列する半導体チップ列91a、91b、91c、91dに配列変換され、前半の製造工程を終了する。
In FIG. 7F, the
As a result, the semiconductor
次に、上記の半導体チップ列を更に配列変換して、半導体チップマトリクス状集合体を形成する後半の製造工程を説明する。
後半の製造工程の初期設定は、前半の製造工程で半導体チップ列が行方向に一定間隔で配列された第2プレート45を90°座標回転して移動元の第1プレート支持台42(図1参照)に置き換え、移動先の第2プレート支持台44(図1参照)に新しく第3プレート46を搭載することである。
Next, the latter half of the manufacturing process in which the semiconductor chip array is further rearranged to form a semiconductor chip matrix assembly will be described.
The initial setting of the latter half of the manufacturing process is performed by rotating the
そして、図8は、図7の続きの製造工程で、図7と同様に、第2プレート45と、第2プレート45上に配列された半導体チップ列と、第3プレート46と、行チャック71b(2点鎖線で示す)と、チップ押え81(2点鎖線で示す)を示す。
FIG. 8 is a manufacturing process subsequent to FIG. 7, and similarly to FIG. 7, the
図8(a)は、移動元の第2プレート45上に、行方向に一定間隔で整列した半導体チップ列が載置された平面図である。
図8(b)は、移動先の第3プレート46にピックアップされた1行目の半導体チップが載置された平面図である。
図8(c)は、移動元の第2プレート45上で2行目の半導体チップをピックアップする状態の平面図である。
図8(d)は、移動先の第3プレート46にピックアップされた1行目と2行目の半導体チップが載置された平面図である。
図8(e)は、移動元の第2プレート45上で最終行の半導体チップをピックアップする状態の平面図である。
図8(f)は、移動先の第3プレート46上に半導体チップマトリクス状集合体が形成された平面図である。
FIG. 8A is a plan view in which semiconductor chip columns aligned at a constant interval in the row direction are placed on the
FIG. 8B is a plan view on which the first row of semiconductor chips picked up by the
FIG. 8C is a plan view showing a state in which the semiconductor chips in the second row are picked up on the
FIG. 8D is a plan view on which the semiconductor chips in the first and second rows picked up by the
FIG. 8E is a plan view showing a state in which the semiconductor chip in the last row is picked up on the
FIG. 8F is a plan view in which a semiconductor chip matrix-like assembly is formed on the
図8(a)において、第2プレート45の半導体チップ列は、1行目の半導体チップ93aが半導体チップNo5、10、15、20で構成され、2行目の半導体チップ93bが半導体チップNo4、9、14、19で構成され、3行目の半導体チップ93cが半導体チップNo3、8、13、18で構成され、4行目の半導体チップ93dが半導体チップNo2、7、12、17で構成され、5行目の半導体チップ93eが半導体チップNo1、6、11、16で構成されている。
8A, in the semiconductor chip row of the
そして、1行目と2行目の半導体チップ間にダイシングライン94aが形成され、2行目と3行目の半導体チップ間にダイシングライン94bが形成され、同様にダイシングライン94c、94dが半導体チップ列に形成されている。
A dicing
以下、図8において、図7で説明した前製造工程に引き続き半導体チップ列の配列を変換して行方向に整列する製造工程を説明する。
行方向押圧工程の第5工程は、図8(a)に示すように、列方向押圧工程の第1工程と同様に、2点鎖線で示すチップ押え81が、第2プレート45上の半導体チップNo5、10、15、20からなる1行目の半導体チップ93aと行方向ダイシングライン94aを露出して、次の行93b(半導体チップNo4、9、14、19)から残りの半導体チップ列全体を押圧する。
In the following, referring to FIG. 8, a manufacturing process for converting the arrangement of the semiconductor chip columns and aligning them in the row direction will be described following the previous manufacturing process described in FIG.
As shown in FIG. 8A, in the fifth step of the row direction pressing step, as in the first step of the column direction pressing step, the
次に、行方向ピックアップ工程の第6工程で、列方向ピックアップ工程の第2工程と同様に、1行目の半導体チップ93aが、2点鎖線で示す行チャック71bに吸着され、行方向ダイシングライン94aで劈開分離される。そして、1行目の半導体チップ93aと2行目の半導体チップ93bとの間に楔状の隙間が形成される。
Next, in the sixth step of the row direction pickup step, the
次に、行方向ピックアップチャック移動工程の第7工程で、列方向ピックアップチャック移動工程の第3工程と同様に、1行目の半導体チップ93aは、行方向ダイシングライン94aから斜め上方に遠ざかることで、隣り合った2行目の半導体チップ93bと楔状の隙間の先端が干渉することなく分離される。行チャック71bは、1行目の半導体チップ93aを吸着したままワーク待機位置に退避する。
Next, in the seventh step of the row direction pickup chuck moving step, as in the third step of the column direction pickup chuck moving step, the
次に、行方向載置工程の第8工程において、列方向載置工程の第4工程と同様に、スライドベース41を右端から左端に直動して固定し、行チャック71bの直下の第2プレート45を第3プレート46に切り替える。
図8(b)に示すように、第3プレート46上に定められている1行目の半導体チップの載置位置に、第2プレート支持台(図示せず)のX軸ステージの送りにより、行チャック71b(2点鎖線)を一致させて、降下させ、1行目の半導体チップ93aが第3プレート46上の定められた位置に載置され吸着固定される。
Next, in the eighth step of the row direction placement step, as in the fourth step of the column direction placement step, the
As shown in FIG. 8B, the X-axis stage of the second plate support (not shown) is fed to the mounting position of the first row of semiconductor chips defined on the
行チャック71bは待機位置に戻り、チップ押え81と共にピックアップ部は待機状態に戻る。そして、スライドベース41が左端から右端に直動しストッパで固定され、行チャック71bの直下の第3プレート46が第2プレート45に切り替えられ、1行分の半導体チップがピックアップ可能な状態に戻る。
The
次に、図8(c)に示すように、第5工程に戻り、第2プレート45は、X軸方向に行方向ダイシングラインの間隔に等しい距離を送られ、行チャック71bの直下に、半導体チップNo4、9、14、19からなる2行目の半導体チップ93bが位置付けられる。
Next, as shown in FIG. 8C, returning to the fifth step, the
そして、2点鎖線で示すチップ押え81は、2行目の半導体チップ93bと行方向ダイシングライン94bを露出して、次の行93c(半導体チップNo3、8、13、18)から残りの半導体チップ列全体を押圧する。
Then, the
次に、第6工程において、2行目の半導体チップ93bは、行チャック71bに吸着され、行方向ダイシングライン94bで劈開分離され、そして、2行目の半導体チップ93bと3行目の半導体チップ93cとの間に楔状の隙間が形成される。
Next, in the sixth step, the second
次に第7工程で、2行目の半導体チップ93bが行方向ダイシングライン94bから斜め上方に遠ざかることで、隣り合った3行目の半導体チップ93cと楔状の隙間の先端が干渉することなく行方向ダイシングライン94bで分離する。チップ押え81は、待機位置に戻り、行チャック71bは、2行目の半導体チップ93bを吸着したままワーク待機位置に退避する。
Next, in the seventh step, the
図8(d)に示すように、第8工程において、スライドベース41を右端から左端に直動して固定し、行チャック71bの直下の第2プレート45を第3プレート46に切り替える。2行目の半導体チップ93bを1行目の半導体チップ93aと一定間隔離れた位置に載置するため、第2プレート支持台(図示せず)のX軸ステージで第3プレート46を一定間隔移動する。そして、行チャック71bを降下し、2行目の半導体チップ93bが第3プレート46上に載置され吸着固定される。
As shown in FIG. 8D, in the eighth step, the
次に、行チャック71bは、上方に退避して待機位置に戻り、そして、スライドベース41を左端から右端に直動して固定し、行チャック71bの直下の第3プレート46を第2プレート45に切り替え、1行分の半導体チップをピックアップする次の製造工程に継続する。
Next, the
図8(e)に示すように、第5工程から第8工程の製造工程を繰り返し、第2プレート45は、最後の行の半導体チップ93e(半導体チップNo1、6、11、16)が行チャック71b直下に位置付けられ、行チャック71bによるピックアップ状態を示している。
As shown in FIG. 8E, the manufacturing steps from the fifth step to the eighth step are repeated, and the
図8(f)において、第3プレート46は、最後の行の半導体チップ93eがピックアップされて、第3プレート46の定められた位置に載置固定された状態を示す。
その結果、図8(a)に示した第2プレート45上の半導体チップ列が、第3プレート46上に一定間隔で配列変換され半導体チップマトリクス状集合体を形成し、全ての製造工程を終了する。
In FIG. 8F, the
As a result, the semiconductor chip array on the
以上のように本発明の製造方法によれば、1列分そして1行分の複数個の半導体チップを、一度にピックアップして、マトリクス状の集合体を形成し、回路基板に集合体実装が可能であるから、半導体チップを1個ずつピックアップして整列する製造工程に比べて、はるかに製造工数の短縮が可能で量産性の優れた製造方法が提供できる。更に、半導体チップのマトリクス状の集合体の配置精度は、XY軸ステージのマイクロメータ送りの高精度であるから、次工程の回路基板との集合体実装において、位置合わせ精度が良好で、従って、不良の極めて少ない集合体実装が提供可能である。 As described above, according to the manufacturing method of the present invention, a plurality of semiconductor chips for one column and one row are picked up at a time to form a matrix-like assembly, and the assembly is mounted on the circuit board. Therefore, compared with a manufacturing process in which semiconductor chips are picked up one by one and aligned, the manufacturing process can be significantly reduced and a manufacturing method with excellent mass productivity can be provided. Furthermore, since the arrangement accuracy of the semiconductor chip matrix assembly is high accuracy of micrometer feed of the XY axis stage, in the assembly mounting with the circuit board in the next process, the alignment accuracy is good. Aggregate implementation with very few defects can be provided.
(実施例2)
次に、本発明に係る半導体製造装置の実施例2の製造方法について説明する。
実施例2は、実施例1と同一の構造であり、異なる点は、半導体チップを載置する第1プレートと第2プレートと第3プレートが同一の共有プレートであり、移動元のプレートと移動先のプレートを兼ねている。
即ち、第1プレート支持台に載置した共有プレート上において、半導体チップ密着集合体を半導体チップマトリクス状集合体に配列変換するものである。実施例2において実施例1と同一の構成部材は同一の番号を付して、重複する説明は省略する。そして、図9、図10の半導体チップと共有プレートの外形形状及び半導体チップの個数は、実施例1と同様、模式的に示す。
(Example 2)
Next, the manufacturing method of Example 2 of the semiconductor manufacturing apparatus according to the present invention will be described.
The second embodiment has the same structure as that of the first embodiment, except that the first plate, the second plate, and the third plate on which the semiconductor chip is placed are the same shared plate, and the moving plate is moved. Also serves as a plate.
That is, on the shared plate placed on the first plate support, the semiconductor chip adhesion aggregate is converted into a semiconductor chip matrix aggregate. In the second embodiment, the same constituent members as those in the first embodiment are denoted by the same reference numerals, and redundant description is omitted. The outer shapes of the semiconductor chip and the shared plate and the number of semiconductor chips in FIGS. 9 and 10 are schematically shown as in the first embodiment.
[実施例2の製造方法:図9、図10]
図9は本発明の実施例2において、半導体チップ密着集合体から半導体チップ列を形成する製造工程を説明するための平面図であって、更に詳しくは、図9(a)は、共有プレート47上にステルスダイシングされた半導体ウェハ、即ち、半導体チップ密着集合体9が載置された平面図である。
図9(b)は、1列目の半導体チップが共有プレート47上で配列変換された平面図である。
図9(c)は、2列目の半導体チップをピックアップする状態の平面図である。
図9(d)は、2列目の半導体チップが共有プレート47上で配列変換された平面図である。
図9(e)は、3列目の半導体チップをピックアップする状態の平面図である。
図9(f)は、共有プレート47上で半導体チップ密着集合体9が半導体チップ列に配列変換された平面図である。
[Production Method of Example 2: FIGS. 9 and 10]
FIG. 9 is a plan view for explaining a manufacturing process for forming a semiconductor chip row from a semiconductor chip contact assembly in Example 2 of the present invention. More specifically, FIG. It is the top view on which the semiconductor wafer stealth-diced on the upper side, ie, the semiconductor chip contact | adherence aggregate |
FIG. 9B is a plan view in which the first row of semiconductor chips are arrayed on the shared
FIG. 9C is a plan view showing a state in which the second row of semiconductor chips are picked up.
FIG. 9D is a plan view in which the second row of semiconductor chips are arrayed on the shared
FIG. 9E is a plan view showing a state in which the third row of semiconductor chips are picked up.
FIG. 9F is a plan view in which the semiconductor
共有プレート47は、実施例1の多孔質プレートからなる第1、第2、第3プレートと異なり、弱粘着膜が上面に形成されているプレートである。弱粘着膜は、列チャックや行チャックによる半導体チップの真空吸着に対し抵抗力が弱く、載置された半導体チップの位置が安定して保持される程度の粘着力を保有している。従って、実施例1の製造工程にあって、第1プレートの吸着解除の際に半導体チップの位置ずれを防ぐ列方向及び行方向押圧工程が必要であったが、実施例2においては、列方向及び行方向押圧工程は不要であり、半導体チップ押え部8も不要となる。尚、半導体チップ密着集合体9は、図7、図8と同一の構成であり、同一の番号を付して、重複する説明を省略する。
Unlike the 1st, 2nd, 3rd plate which consists of a porous plate of Example 1, the shared
図9(a)に示すように、半導体チップ密着集合体9は、行方向のダイシングライン94a、94b、94c、94dが共有プレート47の座標軸のX軸に平行に調整され、弱粘着膜が形成された共有プレート47上の設定位置に固着される。そして、共有プレート47上の1列目の半導体チップ91aが、第1プレート支持台42のXYθ軸ステージ(図示せず)のX軸方向の送りで、2点鎖線で示す列チャック71aと一致する位置に設定され待機状態にある。
As shown in FIG. 9A, in the semiconductor
列方向ピックアップ工程の第1工程で、1列目の半導体チップ91aは、列チャック71a(2点鎖線)に吸着されて列方向ダイシングライン92aで劈開分離される。そして、1列目の半導体チップ91aと2列目の半導体チップ91bとの間に楔状の隙間56(図5のST04の部分拡大図参照)が形成される。
In the first step of the column direction pickup step, the first row of
次に、列方向ピックアップチャック移動工程の第2工程で、列チャック71a(2点鎖線)に吸着された1列目の半導体チップ91aが、列方向ダイシングライン92aから斜め上方に遠ざかることで、隣り合った2列目の半導体チップ91bと楔状の隙間の先端が干渉することなく分離する。列チャック71aは、1列目の半導体チップ91aを吸着したままワーク待機位置に退避する。
Next, in the second step of the column direction pick-up chuck moving step, the first row of
次に、図9(b)に示すように、列方向載置工程の第3工程において、第1プレート支持台42のXYθ軸ステージ(図示せず)のX軸方向の送りにより、共有プレート47を移動して、予め決められている載置位置に列チャック71aを一致させて降下し、そして、1列目の半導体チップ91a(半導体チップNo1、2、3、4、5)が共有プレート47上に載置される。載置後、共有プレート47の弱粘着膜に1列目の半導体チップ91aを確実に固着するため、列チャック71aで僅かに押圧することが望ましい。
Next, as shown in FIG. 9B, in the third step of the column direction mounting step, the
次に、図9(c)に示すように、列方向ピックアップ工程の第1工程で、共有プレート47は、第1プレート支持台42のXYθ軸ステージでX軸方向に送られ、2列目の半導体チップ91bの真上に列チャック71aが位置するように設定される。
Next, as shown in FIG. 9C, in the first step of the column direction pickup step, the shared
次に、2列目の半導体チップ91b(半導体チップNo6、7、8、9、10)は、列チャック71aに吸着され、列方向ダイシングライン92bで劈開分離される。そして、2列目の半導体チップ91bと3列目の半導体チップ91cとの間に楔状の隙間が形成される。
Next, the second row of
次に列方向ピックアップチャック移動工程の第2工程で、列チャック71a(2点鎖線)に吸着された2列目の半導体チップ91bが、列方向ダイシングライン92bから斜め上方に遠ざかることで、隣り合った3列目の半導体チップ91cと楔状の隙間の先端が干渉することなく分離する。列チャック71aは、2列目の半導体チップ91bを吸着したままワーク待機位置に退避する。
Next, in the second step of the column direction pick-up chuck moving step, the second
次に、図9(d)に示すように、列方向載置の工程第3工程において、第1プレート支持台42のXYθ軸ステージ(図示せず)のX軸方向の送りにより、共有プレート47を移動して、予め決められている2列目の載置位置に列チャック71aを一致させて降下し、2列目の半導体チップ91b(半導体チップNo6、7、8、9、10)が共有プレート47上に載置される。
Next, as shown in FIG. 9 (d), in the third step of the column direction placement step, the
次に、図9(e)に示すように、列方向ピックアップ工程の第1工程で、共有プレート47は、第1プレート支持台42のXYθ軸ステージでX軸方向に送られ、3列目の半導体チップ91cの真上に列チャック71aが位置するように設定される。
Next, as shown in FIG. 9 (e), in the first step of the column direction pickup step, the shared
次に、3列目の半導体チップ91c(半導体チップNo11、12、13、14、15)は、列チャック71aに吸着され、列方向ダイシングライン92cで劈開分離される。そして、3列目の半導体チップ91cと4列目の半導体チップ91dとの間に楔状の隙間が形成される。
Next, the third row of
以下、同様に、第1工程から第3工程の製造工程を繰り返し、図9(f)に示すように、同じ共有プレート47上で半導体チップ密着集合体9(図9(a)に示す)から半導体チップ列91a、91b、91c、91dを行方向に一定間隔で配列変換して前半の製造工程を終了する。
Hereinafter, similarly, the manufacturing steps from the first step to the third step are repeated, and as shown in FIG. 9F, from the semiconductor chip adhesion assembly 9 (shown in FIG. 9A) on the same shared
上記、共有プレート47上で、1列分の半導体チップをピックアップして一定間隔の半導体チップ列に配置変換する前半の製造工程について説明したが、1行分の半導体チップをピックアップしてマトリクス状に整列する後半の製造工程に関しても同様な製造工程で整列することが可能である。即ち、次の行方向ピックアップ工程は列方向ピックアップ工程(第1工程)に相当した第4工程であり、次の行方向ピックアップチャック移動工程は列方向ピックアップチャック移動工程(第2工程)に相当した第5工程であり、次の行方向載置工程は列方向載置工程(第3工程)に相当した第6工程となる。詳細な説明は重複するので省略する。
The first half of the manufacturing process of picking up one row of semiconductor chips on the shared
図10は、図9の続きの製造工程であって、図9(f)において、半導体チップ列が行方向に一定間隔で配列された共有プレート47を90°座標回転して、1行分の半導体チップを一定間隔に載置整列し直し、半導体チップマトリクス状集合体を形成する製造工程を説明するための平面図である。
FIG. 10 is a manufacturing process subsequent to FIG. 9, and in FIG. 9F, the
図10(a)は、図9(f)の共有プレート47を90°座標回転した平面図であって、後半の製造工程の初期状態の図である。
図10(b)は、1行目の半導体チップが共有プレート47上で配列変換された平面図である。
図10(c)は、2行目の半導体チップをピックアップする状態の平面図である。
図10(d)は、2行目の半導体チップが共有プレート47上で配列変換された平面図である。
図10(e)は、3行目の半導体チップをピックアップする状態の平面図である。
図10(f)は、共有プレート47上で全ての半導体チップ列が配列変換され半導体チップマトリクス状集合体を形成した平面図である。
FIG. 10A is a plan view obtained by rotating the shared
FIG. 10B is a plan view in which the semiconductor chips in the first row are converted on the shared
FIG. 10C is a plan view showing a state where the semiconductor chip in the second row is picked up.
FIG. 10D is a plan view in which the semiconductor chips in the second row are converted on the shared
FIG. 10E is a plan view showing a state where the semiconductor chip in the third row is picked up.
FIG. 10F is a plan view in which all semiconductor chip rows are rearranged on the shared
図10(a)に示すように、行方向ピックアップ工程の第4工程で、列方向ピックアップ工程の第1工程と同様に、共有プレート47上の1行目の半導体チップ93a(半導体チップNo5、10、15、20)は、2点鎖線で示す行チャック71bに吸着され、行方向ダイシングライン94aで劈開分離される。そして、1行目の半導体チップ93aと2行目の半導体チップ93bとの間に楔状の隙間が形成される。
As shown in FIG. 10A, in the fourth step of the row direction pickup step, the first row of
次に、行方向ピックアップチャック移動工程の第5工程で、列方向ピックアップチャック移動工程の第2工程と同様に、1行目の半導体チップ93aが列方向ダイシングライン94aから斜め上方に遠ざかることで、隣り合った2行目の半導体チップ93bと楔状の隙間の先端が干渉することなく分離する。行チャック71bは、1行目の半導体チップ93aを吸着したままワーク待機位置に退避する。
Next, in the fifth step of the row direction pickup chuck moving step, as in the second step of the column direction pickup chuck moving step, the
次に、図10(b)に示すように、行方向載置工程の第6工程において、列方向載置工程の第3工程と同様に、第1プレート支持台42のXYθ軸ステージ(図示せず)のX軸方向の送りにより、共有プレート47を移動して、予め決められている載置位置に行チャック71bを降下し、1行目の半導体チップ93aが共有プレート47上の定められた位置に載置される。
Next, as shown in FIG. 10B, in the sixth step of the row direction placement step, the XYθ-axis stage (not shown) of the
次に、図10(c)に示すように、第4工程に戻り、共有プレート47は、第1プレート支持台42のXYθ軸ステージでX軸方向に送られ、2行目の半導体チップ93b(半導体チップNo4、9、14、19)の真上に行チャック71bが位置するように設定される。
Next, as shown in FIG. 10C, returning to the fourth step, the shared
2行目の半導体チップ93bは、行チャック71bに吸着され行方向ダイシングライン94bで劈開分離される。そして、2行目の半導体チップ93bと3行目の半導体チップ93cとの間に楔状の隙間が形成される。
The
次に第5工程で、行チャック71bに吸着された2行目の半導体チップ93bが行方向ダイシングライン94bから斜め45°上方に遠ざかることで、隣り合った3行目の半導体チップ93cと楔状の隙間の先端が干渉することなく分離する。そして、行チャック71bは、2行目の半導体チップ93bを吸着したままワーク待機位置に退避する。
Next, in the fifth step, the second row of
次に、図10(d)に示すように、行方向載置工程の第6工程において、第1プレート支持台42のXYθ軸ステージ(図示せず)のX軸方向の送りにより、共有プレート47を移動して、予め決められている2行目の載置位置に行チャック71bを一致させて降下し、2行目の半導体チップ93bが共有プレート47上の定められた位置に載置される。
Next, as shown in FIG. 10D, in the sixth step of the row direction mounting step, the
次に、図10(e)に示すように、第4工程に戻り、共有プレート47は、第1プレート支持台42のXYθ軸ステージでX軸方向に送られ、3行目の半導体チップ93c(半導体チップNo2、7、12、17)の真上に行チャック71bが位置するように設定される。
Next, as shown in FIG. 10E, returning to the fourth step, the shared
以下、同様に、第4工程から第6工程の製造工程を繰り返し、図10(f)に示すように、1行分の半導体チップを一定間隔で共有プレート47上に整列し固定して、1行分の半導体チップ93a、93b、93c、93d,93eを共有プレート47の定められた位置に載置固定して、半導体チップマトリクス状集合体が形成される。
Hereinafter, similarly, the manufacturing steps from the fourth step to the sixth step are repeated, and as shown in FIG. 10F, the semiconductor chips for one row are aligned and fixed on the
以上のように本発明の製造方法によれば、1列分そして1行分の複数個の半導体チップを、一度にピックアップして、半導体チップを載置する移動元のプレートと移動先のプレートを同一プレートにしてもマトリクス状の集合体を形成することが可能であるから、プレートの移動量が少なく、工数の削減が可能であり、また、同一プレート上で半導体チップを移動するため、マトリクス状の半導体チップの位置精度の向上が図れる。従って、回路基板に集合体実装においても、位置合わせ精度が良好で、不良の極めて少ない集合体実装が提供可能である。 As described above, according to the manufacturing method of the present invention, a plurality of semiconductor chips for one column and one row are picked up at a time, and a source plate and a destination plate on which the semiconductor chips are placed are placed. Since it is possible to form a matrix-like assembly even on the same plate, the amount of movement of the plate is small, man-hours can be reduced, and semiconductor chips are moved on the same plate. The position accuracy of the semiconductor chip can be improved. Therefore, it is possible to provide an assembly mounting with good alignment accuracy and extremely few defects even in the assembly mounting on the circuit board.
以上、本発明の好ましい実施の態様を説明してきたが、上述した実施例に限定されることなく、それらの全てを行う必要もなく、特許請求の範囲の各請求項に記載した内容の範囲で種々に変更や省略をすることが出来ることは言うまでもない。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and it is not necessary to perform all of them. The scope of the contents described in each claim of the claims. It goes without saying that various changes and omissions can be made.
1:半導体製造装置
2:ベースプレート部
3:カメラ部
4:プレートスライド部
5:ピックアップ部
6:ピックアップスライド部
7:ピックアップチャック部
7a:列ピックアップチャック部
7b:行ピックアップチャック部
8:半導体チップ押え部
9:半導体チップ密着集合体
21:ベースプレート
22:スライドガイド
23:右ストッパ
24:左ストッパ
33:カメラ
41:スライドベース
42:第1プレート支持台
43:第1プレート
44:第2プレート支持台
45:第2プレート
46:第3プレート
47:共有プレート
48:クランプ
49:ストッパステー
53:ピックアップベースプレート
54:斜面
55:吸着孔
56:楔状の隙間
61:Z軸スライドガイド
65:Z軸マイクロメータ
66:行・列切替スライドガイド
71a:列チャック
71b:行チャック
76:ピックアップマイクロメータ
81:チップ押え
1: Semiconductor manufacturing apparatus 2: Base plate unit 3: Camera unit 4: Plate slide unit 5: Pickup unit 6: Pickup slide unit 7:
Claims (5)
列方向ピックアップチャックが、半導体ウェハ端部から列方向のダイシングラインに沿った1列分の半導体チップを劈開分離して真空吸着する列方向ピックアップ工程である第2工程、
前記列方向ピックアップチャックが1列分の半導体チップを真空吸着後、前記列方向ピックアップチャックをダイシングラインから遠ざける方向に移動する列方向ピックアップチャック移動工程である第3工程、
列方向ピックアップチャックで真空吸着した1列分の半導体チップを第2プレートに載置する列方向載置工程である第4工程と、
前記第1工程から第4工程を繰り返すことにより、第2プレート上に行方向に一定間隔で半導体チップ列を配列し、
前記第2プレート上に配列された半導体チップ列に対し行方向に劈開分離するダイシングラインに沿って、前記半導体チップ列の端部の少なくとも1行分の半導体チップを露出させる状態に、前記半導体チップ押えで押圧する行方向押圧工程である第5工程、
行方向ピックアップチャックが前記第2プレートに整列載置した前記半導体チップ列端部から1行分の半導体チップをダイシングラインに沿って劈開分離して真空吸着する行方向ピックアップ工程である第6工程、
前記行方向ピックアップチャックが1行分の半導体チップを真空吸着後、前記行方向ピックアップチャックをダイシングラインから遠ざける方向に移動する行方向ピックアップチャック移動工程である第7工程、
前記行方向ピックアップチャックで真空吸着した半導体チップ1行分を第3プレートに載置する行方向載置工程である第8工程と、
前記第5工程から第8工程を繰り返すことにより、
第3プレート上に半導体チップをマトリックス状に配列する事を特徴とする半導体装置の製造方法。 The first step is a row direction pressing step in which the semiconductor chip presser is pressed in a state in which at least one row of the end portion of the semiconductor wafer placed on the first plate is exposed along a dicing line that is cleaved and separated in the row direction. ,
A second step which is a column direction pickup step in which the column direction pickup chuck cleaves and separates one row of semiconductor chips along the column direction dicing line from the edge of the semiconductor wafer and vacuum-sucks the semiconductor chip;
A third step which is a column direction pickup chuck moving step in which the column direction pickup chuck moves the column direction pickup chuck away from the dicing line after the column direction pickup chucks vacuum-suck the semiconductor chips for one column;
A fourth step which is a row direction placement step of placing the semiconductor chips for one row vacuum-adsorbed by the row direction pickup chuck on the second plate;
By repeating the first to fourth steps, semiconductor chip columns are arranged at regular intervals in the row direction on the second plate,
The semiconductor chip in a state in which at least one row of semiconductor chips at the end of the semiconductor chip row is exposed along a dicing line that is cleaved and separated in the row direction with respect to the semiconductor chip row arranged on the second plate. A fifth step which is a row direction pressing step of pressing with a presser;
A sixth step which is a row direction pickup step in which a row direction pickup chuck cleaves and separates the semiconductor chips for one row from the end of the semiconductor chip row aligned and mounted on the second plate along a dicing line and vacuum-sucks;
A seventh step which is a row direction pickup chuck moving step in which the row direction pickup chuck moves the row direction pickup chuck away from the dicing line after the row direction pickup chucks vacuum-suck the semiconductor chips for one row;
An eighth step which is a row direction placement step of placing one row of semiconductor chips vacuum-adsorbed by the row direction pickup chuck on a third plate;
By repeating the fifth to eighth steps,
A method of manufacturing a semiconductor device, wherein semiconductor chips are arranged in a matrix on a third plate.
前記列方向ピックアップチャックが1列分の半導体チップを真空吸着後、前記列方向ピックアップチャックをダイシングラインから遠ざける方向に移動する列方向ピックアップチャック移動工程である第2工程、
列方向ピックアップチャックで真空吸着した1列分の半導体チップを前記共有プレートに載置する列方向載置工程である第3工程と、
前記第1工程から前記第3工程を繰り返すことにより、前記共有プレート上に行方向に一定間隔で半導体チップ列を配列し、
前記共有プレート上に配列された半導体チップ列に対し、行方向ピックアップチャックが前記共有プレートに整列載置した前記半導体チップ列端部から1行分の半導体チップをダイシングラインに沿って劈開分離して真空吸着する行方向ピックアップ工程である第4工程、
前記行方向ピックアップチャックが1行分の半導体チップを真空吸着後、前記行方向ピックアップチャックをダイシングラインから遠ざける方向に移動する行方向ピックアップチャック移動工程である第5工程、
前記行方向ピックアップチャックで真空吸着した半導体チップ1行分を前記共有プレートに載置する行方向載置工程である第6工程と、
前記第4工程から第6工程を繰り返すことにより、
前記共有プレート上に半導体チップをマトリックス状に配列する事を特徴とする半導体装置の製造方法。 A first step which is a column-direction pickup step in which the column-direction pickup chuck cleaves and separates one row of semiconductor chips along a column-direction dicing line from the end portion of the semiconductor wafer placed on the shared plate and vacuum-sucks the semiconductor chip;
A second step which is a column direction pickup chuck moving step in which the column direction pickup chuck moves the column direction pickup chuck away from the dicing line after the column direction pickup chucks vacuum-suck the semiconductor chips for one column;
A third step which is a row direction placement step of placing one row of semiconductor chips vacuum-adsorbed by a row direction pickup chuck on the shared plate;
By repeating the first step to the third step, semiconductor chip columns are arranged at regular intervals in the row direction on the shared plate,
With respect to the semiconductor chip rows arranged on the shared plate, a row direction pickup chuck cleaves and separates one row of semiconductor chips along the dicing line from the end of the semiconductor chip row aligned and mounted on the shared plate. A fourth step which is a row direction pickup step for vacuum suction;
A fifth step which is a row direction pickup chuck moving step in which the row direction pickup chuck moves the row direction pickup chuck away from the dicing line after the row direction pickup chuck vacuum-sucks one row of semiconductor chips;
A sixth step which is a row direction placement step of placing one row of semiconductor chips vacuum-adsorbed by the row direction pickup chuck on the shared plate;
By repeating the fourth to sixth steps,
A method of manufacturing a semiconductor device, wherein semiconductor chips are arranged in a matrix on the shared plate.
The semiconductor manufacturing method according to claim 4, wherein the shared plate is the same plate, and a weak adhesive film is formed on an upper surface of the shared plate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009273973A JP5466493B2 (en) | 2009-12-01 | 2009-12-01 | Semiconductor manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009273973A JP5466493B2 (en) | 2009-12-01 | 2009-12-01 | Semiconductor manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011119365A true JP2011119365A (en) | 2011-06-16 |
| JP5466493B2 JP5466493B2 (en) | 2014-04-09 |
Family
ID=44284373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009273973A Expired - Fee Related JP5466493B2 (en) | 2009-12-01 | 2009-12-01 | Semiconductor manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5466493B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3509094A1 (en) * | 2018-01-09 | 2019-07-10 | Acer Incorporated | Micro device transfer equipment and related method |
| CN110027124A (en) * | 2017-12-08 | 2019-07-19 | 株式会社迪思科 | Cutting apparatus |
| CN110071062A (en) * | 2018-01-24 | 2019-07-30 | 宏碁股份有限公司 | Micromodule transfer equipment and correlation technique |
| CN111883424A (en) * | 2020-07-16 | 2020-11-03 | 安徽大衍半导体科技有限公司 | Silicon wafer scribing process |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677317A (en) * | 1992-08-26 | 1994-03-18 | Mitsubishi Electric Corp | Assembly of semiconductor device |
| JPH09167779A (en) * | 1995-12-14 | 1997-06-24 | Toshiba Corp | Semiconductor manufacturing equipment |
| JPH11163097A (en) * | 1997-11-28 | 1999-06-18 | Nec Yamagata Ltd | Semiconductor chip pickup apparatus and method |
| JP2001345368A (en) * | 2000-05-31 | 2001-12-14 | Fujitsu Ltd | Semiconductor chip peeling / transporting method and apparatus |
| JP2003273136A (en) * | 2002-03-12 | 2003-09-26 | Seiko Epson Corp | Pickup device, pickup method, and method of manufacturing semiconductor device |
-
2009
- 2009-12-01 JP JP2009273973A patent/JP5466493B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677317A (en) * | 1992-08-26 | 1994-03-18 | Mitsubishi Electric Corp | Assembly of semiconductor device |
| JPH09167779A (en) * | 1995-12-14 | 1997-06-24 | Toshiba Corp | Semiconductor manufacturing equipment |
| JPH11163097A (en) * | 1997-11-28 | 1999-06-18 | Nec Yamagata Ltd | Semiconductor chip pickup apparatus and method |
| JP2001345368A (en) * | 2000-05-31 | 2001-12-14 | Fujitsu Ltd | Semiconductor chip peeling / transporting method and apparatus |
| JP2003273136A (en) * | 2002-03-12 | 2003-09-26 | Seiko Epson Corp | Pickup device, pickup method, and method of manufacturing semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110027124A (en) * | 2017-12-08 | 2019-07-19 | 株式会社迪思科 | Cutting apparatus |
| TWI770322B (en) * | 2017-12-08 | 2022-07-11 | 日商迪思科股份有限公司 | cutting device |
| EP3509094A1 (en) * | 2018-01-09 | 2019-07-10 | Acer Incorporated | Micro device transfer equipment and related method |
| US10505070B2 (en) | 2018-01-09 | 2019-12-10 | Acer Incorporated | Micro device transfer equipment and related method |
| CN110071062A (en) * | 2018-01-24 | 2019-07-30 | 宏碁股份有限公司 | Micromodule transfer equipment and correlation technique |
| CN111883424A (en) * | 2020-07-16 | 2020-11-03 | 安徽大衍半导体科技有限公司 | Silicon wafer scribing process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5466493B2 (en) | 2014-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1983539B (en) | Die Bonding Method | |
| EP3223305B1 (en) | Intermediate structure for transfer of semiconductor micro-devices, method for preparing semiconductor micro-devices for transfer and processing array of semiconductor micro-devices | |
| JP4137471B2 (en) | Dicing method, integrated circuit chip inspection method, and substrate holding apparatus | |
| US8361268B2 (en) | Method of transferring device | |
| US8132608B2 (en) | Die bonding apparatus | |
| JP5466493B2 (en) | Semiconductor manufacturing method | |
| JP2009525601A (en) | Wafer piece cutting support | |
| KR102158024B1 (en) | Cutting apparatus, method of attaching semiconductor package and manufacturing method of electronic component | |
| JP4794624B2 (en) | Probe card manufacturing method and manufacturing apparatus | |
| JP6266275B2 (en) | Die bonder and bonding method | |
| TWI287841B (en) | Method and apparatus for mounting semiconductor chips | |
| JP5414486B2 (en) | Semiconductor manufacturing equipment | |
| TW202107657A (en) | Die pickup method | |
| CN219677236U (en) | Split layout type LED chip detection sorting machine | |
| JP5953068B2 (en) | Electronic component placement table and die bonder equipped with the same table | |
| JPS5940543A (en) | Transferring process of semiconductor pellet | |
| TW202030804A (en) | Semiconductor Element Bonding Device | |
| JP4184592B2 (en) | Method and apparatus for sucking and arranging conductive balls | |
| JP2021158329A (en) | Stamp tool holding device and manufacturing method of element array | |
| JP2005056901A (en) | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method | |
| CN223244755U (en) | Chip testing equipment | |
| CN222190634U (en) | Laser de-bonding platform suitable for multi-specification sheet rings | |
| CN113299591B (en) | Rapid mass transfer method for microchip | |
| KR102411450B1 (en) | Gripper for gripping a substrate and die bonding apparatus having the same | |
| JP7708585B2 (en) | Pick-up method and pickup device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140124 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5466493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |