[go: up one dir, main page]

JP2011114059A - Spiral inductor and method of manufacturing spiral inductor - Google Patents

Spiral inductor and method of manufacturing spiral inductor Download PDF

Info

Publication number
JP2011114059A
JP2011114059A JP2009267326A JP2009267326A JP2011114059A JP 2011114059 A JP2011114059 A JP 2011114059A JP 2009267326 A JP2009267326 A JP 2009267326A JP 2009267326 A JP2009267326 A JP 2009267326A JP 2011114059 A JP2011114059 A JP 2011114059A
Authority
JP
Japan
Prior art keywords
substrate
layer
spiral inductor
spiral
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009267326A
Other languages
Japanese (ja)
Inventor
Koichi Tamura
航一 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009267326A priority Critical patent/JP2011114059A/en
Publication of JP2011114059A publication Critical patent/JP2011114059A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】誘電損を回避でき、挿入損失を小さくすることが可能なスパイラルインダクタを提供する
【解決手段】接地導体を設けた半絶縁性の基板2と、この基板2上に形成された誘電体膜3と、それぞれこの誘電体膜3上に形成された複数の支持体4と、これらの支持体4によって支持され、基板2上でスパイラル形状の導体パターンを有し、一方の端部7aから入力された信号を他方の端部7bへ通過させるマイクロストリップライン導体5と、を備え、このマイクロストリップライン導体5は、それぞれ導体パターンの形状に沿って設けられた複数の支持体4によってパターン裏面を支持される架橋構造を有する。
【選択図】図1
Provided is a spiral inductor capable of avoiding dielectric loss and reducing insertion loss. A semi-insulating substrate 2 provided with a ground conductor, and a dielectric formed on the substrate 2 The film 3, a plurality of supports 4 formed on the dielectric film 3, respectively, and supported by these supports 4, have a spiral conductor pattern on the substrate 2, and have one end 7 a A microstrip line conductor 5 that allows an input signal to pass to the other end 7b. The microstrip line conductor 5 is provided on the back surface of the pattern by a plurality of supports 4 provided along the shape of the conductor pattern. Has a crosslinked structure.
[Selection] Figure 1

Description

本発明はスパイラルインダクタおよびスパイラルインダクタの製造方法に関する。   The present invention relates to a spiral inductor and a method for manufacturing a spiral inductor.

MMIC(モニリシックマイクロ波集積回路)に設けられたスパイラルインダクタは、基板上に平面スパイラル形状の配線を形成し、この配線のパターンによって所望のインダクタンスを得るようにしている。   A spiral inductor provided in an MMIC (monicric microwave integrated circuit) forms a planar spiral wiring on a substrate and obtains a desired inductance by the wiring pattern.

誘電体基板上に形成されるスパイラルインダクタは、直接誘電体基板上、もしくは誘電体基板上の誘電体膜上に、金属層が蒸着により形成されている。   In a spiral inductor formed on a dielectric substrate, a metal layer is directly formed on the dielectric substrate or a dielectric film on the dielectric substrate by vapor deposition.

従来、それぞれスパイラル形状のストリップ線路が2層に積層された構造を有し、高周波状態における信号電流を各ストリップ線路に均等に流すようにしたスパイラルインダクタが提案されている(特許文献1参照)。特許文献1に記載のスパイラルインダクタは、半絶縁性基板上に形成されたスパイラル形状の第1ストリップ線路と、この第1ストリップ線路の上面に積層されこの上面から鉛直方向に所定間隔で形成される複数のスルーホールを備えたスルーホール形成線路と、このスルーホール形成線路の上面に積層されたスパイラル形状の第2ストリップ線路とを有する。   2. Description of the Related Art Conventionally, a spiral inductor has been proposed that has a structure in which spiral strip lines are laminated in two layers so that a signal current in a high frequency state can be evenly passed through each strip line (see Patent Document 1). The spiral inductor disclosed in Patent Document 1 is formed on a spiral-shaped first strip line formed on a semi-insulating substrate, and is stacked on the upper surface of the first strip line at a predetermined interval from the upper surface in the vertical direction. A through hole forming line having a plurality of through holes and a spiral-shaped second strip line laminated on the upper surface of the through hole forming line.

また、スパイラル配線部が、基板に平行に設けられ且つ基板に接触する基板接触部と、基板に対して所定の間隙を有する配線中空部とからなるスパイラルインダクタも知られている(特許文献2参照)。このスパイラルインダクタでは、基板接触部が導電性の柱を介して基板に接触している。特許文献2は、基板接触部の面積より、基板に接触せず中空に浮いている中空部分の面積が大きい点を開示する。   A spiral inductor is also known in which a spiral wiring portion is provided in parallel with a substrate and includes a substrate contact portion that contacts the substrate and a wiring hollow portion having a predetermined gap with respect to the substrate (see Patent Document 2). ). In this spiral inductor, the substrate contact portion is in contact with the substrate via a conductive column. Patent Document 2 discloses that the area of the hollow portion that is not in contact with the substrate and floats in the air is larger than the area of the substrate contact portion.

特開2004−214414号公報JP 2004-214414 A 特開2000−21635号公報JP 2000-21635 A

しかし、半絶縁性の誘電体基板と、基板表面上もしくはその面上に形成された誘電体膜上の金属パターンと、基板裏面の接地パターンとから形成されたマイクロストリップ構造の線路をマイクロ波が伝播すると、その半絶縁基板もしくは誘電体膜に固有の誘電率に起因する誘電損が生じ、その結果、挿入損失が大きくなり、Q値が低下するという問題がある。Q値とは等価回路のインピーダンスの虚数部係数の実数部係数に対する比率を指す。   However, the microwave is transmitted through a microstrip line formed of a semi-insulating dielectric substrate, a metal pattern on the dielectric film formed on or on the substrate surface, and a ground pattern on the back surface of the substrate. Propagation causes a dielectric loss due to the intrinsic dielectric constant of the semi-insulating substrate or dielectric film, resulting in a problem that the insertion loss increases and the Q value decreases. The Q value refers to the ratio of the impedance of the equivalent circuit to the real part coefficient of the imaginary part coefficient.

そこで、本発明は、上記の課題に鑑み、誘電損を回避でき、挿入損失を小さくすることが可能なスパイラルインダクタおよびスパイラルインダクタの製造方法を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a spiral inductor capable of avoiding dielectric loss and reducing insertion loss and a method of manufacturing the spiral inductor.

このような課題を解決するため、本発明の一態様によれば、接地導体を設けた半絶縁性の基板と、それぞれこの基板上に形成された複数の支持体と、これらの支持体によって支持され、前記基板上でスパイラル形状の導体パターンを有し、一方の端部から入力された信号を他方の端部へ通過させるマイクロストリップライン導体と、を備え、このマイクロストリップライン導体は、それぞれ前記導体パターンの形状に沿って設けられた前記複数の支持体によってパターン裏面を支持される架橋構造を有することを特徴とするスパイラルインダクタが提供される。   In order to solve such a problem, according to one aspect of the present invention, a semi-insulating substrate provided with a ground conductor, a plurality of supports each formed on the substrate, and supported by these supports A microstrip line conductor having a spiral conductor pattern on the substrate and allowing a signal input from one end to pass to the other end. There is provided a spiral inductor characterized by having a bridging structure in which the back surface of the pattern is supported by the plurality of supports provided along the shape of the conductor pattern.

また、本発明の別の一態様によれば、接地導体を設けた半絶縁性の基板上に配線層を形成し、この配線層の上に第1レジスト層を形成してから、前記基板面上の複数の箇所に開口部を形成する工程と、各開口部から基板面に直交する方向に延びる複数のメタル層を積層形成する工程と、これらのメタル層上に第2レジスト層を形成し、この第2レジスト層に開口をパターニング形成して前記複数のメタル層が露出するようにエッチングする工程と、これらのメタル層を成長させる工程と、成長させた前記複数のメタル層上に配線パターン層を、この配線パターン層の上面視パターンがスパイラル状になるように形成する工程と、この配線パターン層と前記基板面との間に中空部が形成されるようにして、前記第1レジスト層および前記第2レジスト層を除去する工程と、を備え、それぞれ前記複数のメタル層のうちのいずれか2つと、2つの前記メタル層によって支持される前記配線パターン層とからなる架橋構造を有するマイクロストリップラインを作成することを特徴とするスパイラルインダクタの製造方法が提供される。   According to another aspect of the present invention, a wiring layer is formed on a semi-insulating substrate provided with a ground conductor, a first resist layer is formed on the wiring layer, and then the substrate surface Forming a plurality of metal layers extending from each opening in a direction perpendicular to the substrate surface, and forming a second resist layer on the metal layers. Etching the second resist layer so as to expose the plurality of metal layers, growing the metal layers, and wiring patterns on the grown metal layers. Forming a layer so that a pattern in a top view of the wiring pattern layer is spiral, and forming a hollow portion between the wiring pattern layer and the substrate surface, the first resist layer And the second Forming a microstrip line having a cross-linking structure composed of any two of the plurality of metal layers and the wiring pattern layer supported by the two metal layers. A method for manufacturing a spiral inductor is provided.

本発明によれば、架橋構造により、マイクロストリップライン導体層の下方は空気になるため、基板又は基板上に形成される誘電体に起因する誘電損を回避することができ、挿入損失を小さくすることができる。また、インダクタのQ値を高くすることができるようになる。   According to the present invention, air is formed below the microstrip line conductor layer by the bridging structure, so that it is possible to avoid the dielectric loss due to the substrate or the dielectric formed on the substrate, and to reduce the insertion loss. be able to. In addition, the Q value of the inductor can be increased.

本発明の実施の形態に係るスパイラルインダクタの上面図である。It is a top view of the spiral inductor which concerns on embodiment of this invention. (a)は図1のV−V′線に沿った部分断面図であり、(b)は同図のW−W′線に沿った部分断面図である。(A) is the fragmentary sectional view along the VV 'line of FIG. 1, (b) is the fragmentary sectional view along the WW' line of the same figure. スパイラルインダクタの製造工程途中での上面図である。It is a top view in the middle of the manufacturing process of a spiral inductor. マイクロストリップラインの導体パターンを示す上面図である。It is a top view which shows the conductor pattern of a microstrip line. 本発明の実施の形態に係るスパイラルインダクタの断面構造と従来例によるスパイラルインダクタの断面構造とを比較するための図である。It is a figure for comparing the cross-sectional structure of the spiral inductor which concerns on embodiment of this invention, and the cross-sectional structure of the spiral inductor by a prior art example. 実施例及び従来例による各スパイラルインダクタのQ値の周波数特性を比較するための図である。It is a figure for comparing the frequency characteristic of Q value of each spiral inductor by an Example and a prior art example. 実施例及び従来例による各スパイラルインダクタの挿入損失の周波数特性を比較するための図である。It is a figure for comparing the frequency characteristic of the insertion loss of each spiral inductor by an Example and a prior art example. (a)、(b)はそれぞれスパイラルインダクタの引出し配線の作成方法を説明するための図である。(A), (b) is a figure for demonstrating the preparation method of the lead wiring of a spiral inductor, respectively. (a)から(d)はそれぞれスパイラルインダクタの製造工程を説明するための図である。(A)-(d) is a figure for demonstrating the manufacturing process of a spiral inductor, respectively. (a)から(c)はそれぞれメタル層を成長させる工程を説明するための図である。(A)-(c) is a figure for demonstrating the process of growing a metal layer, respectively. (a)、(b)はそれぞれ本発明の実施の形態の変形例に係るスパイラルインダクタの断面構造と従来例によるスパイラルインダクタの断面構造とを比較するための図である。(A), (b) is a figure for comparing the cross-sectional structure of the spiral inductor which concerns on the modification of embodiment of this invention, and the cross-sectional structure of the spiral inductor by a prior art example, respectively.

以下、本発明の実施の形態に係るスパイラルインダクタおよびスパイラルインダクタの製造方法について、図1乃至図11を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。   Hereinafter, a spiral inductor according to an embodiment of the present invention and a method for manufacturing the spiral inductor will be described with reference to FIGS. In the drawings, the same portions are denoted by the same reference numerals, and redundant description is omitted.

本発明の実施の形態に係るスパイラルインダクタは、主にマイクロ波帯域で動作するMMICの平面スパイラル状のインダクタである。本実施形態に係るスパイラルインダクタの製造方法は、このスパイラルインダクタをこのMMICに形成するための方法である。   The spiral inductor according to the embodiment of the present invention is an MMIC planar spiral inductor that mainly operates in the microwave band. The method for manufacturing a spiral inductor according to the present embodiment is a method for forming the spiral inductor in the MMIC.

図1は本実施形態に係るスパイラルインダクタの上面図である。図2(a)は同図のV−V′線に沿った部分断面図であり、図2(b)は同図のW−W′線に沿った部分断面図である。スパイラルインダクタ1は、半絶縁性の基板2と、この基板2上に形成された誘電体膜3と、それぞれこの誘電体膜3上に柱状に形成された複数個の第1金属層4(支持体)と、スパイラル形状の導体パターンを有し、これらの第1金属層4によって支持されたマイクロストリップライン5(マイクロマイクロストリップライン導体)とを備えている。   FIG. 1 is a top view of a spiral inductor according to this embodiment. 2A is a partial cross-sectional view taken along the line VV ′ of FIG. 2, and FIG. 2B is a partial cross-sectional view taken along the line WW ′ of FIG. The spiral inductor 1 includes a semi-insulating substrate 2, a dielectric film 3 formed on the substrate 2, and a plurality of first metal layers 4 (supports) each formed in a column shape on the dielectric film 3. Body) and a microstrip line 5 (micro microstrip line conductor) having a spiral conductor pattern and supported by these first metal layers 4.

基板2には半絶縁性の化合物半導体基板が用いられる。半絶縁性とは電子の移動度が大きく、且つ不純物密度が十分低く高い抵抗値を有することを指す。化合物半導体としてGaAs(ガリウムヒ素)が用いられる。基板2は図示しない接地層又は接地配線(接地導体)を有する。   For the substrate 2, a semi-insulating compound semiconductor substrate is used. Semi-insulating means that the electron mobility is high, the impurity density is sufficiently low, and the resistance value is high. GaAs (gallium arsenide) is used as the compound semiconductor. The substrate 2 has a ground layer or ground wiring (ground conductor) (not shown).

第1金属層4はそれぞれこのマイクロストリップライン5の導体パターンの形状に沿って島状に配置されて形成されている。第1金属層4はレジスト膜を誘電体膜3上に塗布した後、このレジスト膜に複数の開口部を形成しパターニングされて得られたものである。図3に、第1金属層4が島状に形成された工程後の基板2の上面図を示す。複数個の小四角形により表される開口部に金(Au)を蒸着して金メッキ層を成長させ、それぞれの支持柱を形成させる。次にレジスト膜の塗布、パターニングを行って、各支持柱の柱頭部を互いに金蒸着により配線する。その後、全てのレジスト膜を除去すると、基板2上に第2金属層6が残留し、上面視スパイラル状にマイクロストリップライン5が得られるようになっている。図4に、第2金属層6からなるマイクロストリップライン5が形成された後の導体パターンを示す。導電率に優れた金を蒸着することにより、基板2に電磁的な影響を与えないようになっている。   The first metal layers 4 are each formed in an island shape along the shape of the conductor pattern of the microstrip line 5. The first metal layer 4 is obtained by applying a resist film on the dielectric film 3 and then patterning the resist film by forming a plurality of openings. In FIG. 3, the top view of the board | substrate 2 after the process in which the 1st metal layer 4 was formed in island shape is shown. Gold (Au) is vapor-deposited in openings represented by a plurality of small squares to grow a gold plating layer, and respective support pillars are formed. Next, a resist film is applied and patterned, and the column heads of the support columns are wired to each other by gold vapor deposition. Thereafter, when all the resist films are removed, the second metal layer 6 remains on the substrate 2, and the microstrip line 5 is obtained in a spiral shape when viewed from above. FIG. 4 shows the conductor pattern after the microstrip line 5 made of the second metal layer 6 is formed. By depositing gold having excellent conductivity, the substrate 2 is not affected electromagnetically.

また、図1において斜線を付した箇所で表されるように、マイクロストリップライン5のパターン裏面は、複数箇所でそれぞれ各第1金属層4の柱頭によって支持されている。支持柱である各第1金属層4が橋脚又は橋台として機能しており、いずれか2箇所の第1金属層4の間のマイクロストリップライン5の導体パターンが橋桁として機能している。マイクロストリップライン5は、それぞれこのマイクロストリップライン5を支持する複数本の支持柱と、これらの支持柱の部分を除いては導体パターンの形状に沿って隣接する支持柱間を掛け渡すブリッジとから成る架橋構造を有する。   Further, as represented by the hatched portions in FIG. 1, the pattern back surface of the microstrip line 5 is supported by the stigma of each first metal layer 4 at a plurality of locations. Each first metal layer 4 that is a support column functions as a pier or abutment, and the conductor pattern of the microstrip line 5 between any two first metal layers 4 functions as a bridge girder. Each of the microstrip lines 5 includes a plurality of support columns that support the microstrip lines 5 and a bridge that spans between adjacent support columns along the shape of the conductor pattern except for the portions of the support columns. Having a crosslinked structure.

また、スパイラルインダクタ1はスパイラル巻線の外方に配置された外部端7aと、スパイラル巻線の内方に配置された内部端7bとを有する。この内部端7bには、マイクロストリップライン5の導体パターンよりも下方に予め形成された引出し配線8が接続されている。この導体パターンと、引出し配線8との間には絶縁膜が成膜されている。引出し配線8を導体パターンの下に通すことによって、2つの導体が短絡せずに立体的に交叉可能に形成されている。   The spiral inductor 1 has an outer end 7a disposed outside the spiral winding, and an inner end 7b disposed inside the spiral winding. A lead wire 8 formed in advance below the conductor pattern of the microstrip line 5 is connected to the inner end 7b. An insulating film is formed between the conductor pattern and the lead wiring 8. By passing the lead-out wiring 8 under the conductor pattern, the two conductors can be crossed in a three-dimensional manner without being short-circuited.

このような構成のスパイラルインダクタ1がインピーダンス整合回路に用いられる場合の一例を述べると、マイクロストリップライン5の一端部を接地層に接地させてインダクタとして機能させる。マイクロストリップライン5の外部端7a又は引出し配線8の配線端部9から入力された高周波信号を、このマイクロストリップライン5の他方の端部、即ち配線端部9又は外部端7aへ通過させる。基板2には接地配線に接続される図示しない配線層が形成されており、この配線層とマイクロストリップライン5の導体パターンのいずれか一端部とが接触するようになっている。信号電圧に対してインダクタ成分を作用させる。   An example in which the spiral inductor 1 having such a configuration is used in an impedance matching circuit will be described. One end of the microstrip line 5 is grounded to a ground layer to function as an inductor. A high frequency signal input from the external end 7a of the microstrip line 5 or the wiring end 9 of the lead-out wiring 8 is passed to the other end of the microstrip line 5, that is, the wiring end 9 or the external end 7a. A wiring layer (not shown) connected to the ground wiring is formed on the substrate 2, and this wiring layer is in contact with one end portion of the conductor pattern of the microstrip line 5. An inductor component acts on the signal voltage.

図5(a)は図4の線A−A′線に沿った断面構造を示す図である。図5(b)は比較例としての従来のスパイラルインダクタを、線A−A′線に対応する箇所に沿って切断した場合の断面構造を示す図である。比較例としてのスパイラルインダクタは、半絶縁性の基板2、この基板2上の誘電体膜3、誘電体膜3上に形成された第1金属層50及び第1金属層50上に形成された第2金属層51からなり、この第2金属層51が上面視スパイラル形状に配置されている。   FIG. 5A is a diagram showing a cross-sectional structure taken along line AA ′ of FIG. FIG. 5B is a diagram showing a cross-sectional structure when a conventional spiral inductor as a comparative example is cut along a portion corresponding to the line AA ′. The spiral inductor as a comparative example was formed on the semi-insulating substrate 2, the dielectric film 3 on the substrate 2, the first metal layer 50 formed on the dielectric film 3, and the first metal layer 50. It consists of the 2nd metal layer 51, and this 2nd metal layer 51 is arrange | positioned in the top view spiral shape.

従来技術では、A−A’の断面図は図5(b)のようであるが、本実施形態では、まず、図3のように、第1金属層4(小四角形で表したもの)を島状に配置し、その後に、第2金属層6で架橋構造を形成する。このとき、本実施形態に係るスパイラルインダクタ1のA−A’の断面図は図5(a)のようになる。架橋構造の部分は、空中に配置されているため、基板2もしくは誘電体膜3に起因する誘電損が減少する。   In the prior art, the cross-sectional view of AA ′ is as shown in FIG. 5B. In this embodiment, first, as shown in FIG. 3, the first metal layer 4 (represented by a small square) is formed. It arrange | positions at island shape and forms a crosslinked structure in the 2nd metal layer 6 after that. At this time, a cross-sectional view taken along the line A-A ′ of the spiral inductor 1 according to the present embodiment is as shown in FIG. Since the bridging structure portion is disposed in the air, the dielectric loss due to the substrate 2 or the dielectric film 3 is reduced.

従来技術は、図5(b)に示すように、基板2上の誘電体膜3上に形成された第1金属層50の上に、めっき金属層51を有している。それに対して、本実施形態に係るスパイラルインダクタ1では、第1金属層4を島状に配置し、各島を第2金属層6で架橋させている。この構造により、第2金属層6の下は空気になるため、誘電体に起因する誘電損を回避することができ、挿入損失を小さくすることができる。また、これにより高いQ値のインダクタを得ることができる。   In the prior art, as shown in FIG. 5B, a plated metal layer 51 is provided on the first metal layer 50 formed on the dielectric film 3 on the substrate 2. On the other hand, in the spiral inductor 1 according to this embodiment, the first metal layer 4 is arranged in an island shape, and each island is bridged by the second metal layer 6. With this structure, air below the second metal layer 6 becomes air, so that dielectric loss due to the dielectric can be avoided and insertion loss can be reduced. This also makes it possible to obtain an inductor with a high Q value.

図6は実施例によるQ値の周波数特性と、比較例によるQ値の周波数特性とを示す図である。図7は実施例による挿入損失の周波数特性と、比較例による挿入損失の周波数特性とを示す図である。図6では高周波領域で縦軸のQ値が大きいほど信号の損失が小さい。図7の縦軸のMAG(Maximum Available Gain)は最大有能利得を表す。本実施例によれば、図6、図7に示すように挿入損失とQ値とを改善することができる。   FIG. 6 is a diagram illustrating the frequency characteristic of the Q value according to the example and the frequency characteristic of the Q value according to the comparative example. FIG. 7 is a diagram illustrating frequency characteristics of insertion loss according to the embodiment and frequency characteristics of insertion loss according to the comparative example. In FIG. 6, the larger the Q value on the vertical axis in the high frequency region, the smaller the signal loss. MAG (Maximum Available Gain) on the vertical axis in FIG. 7 represents the maximum available gain. According to the present embodiment, the insertion loss and the Q value can be improved as shown in FIGS.

このような構造のスパイラルインダクタ1の製造方法を図8から図10を参照して説明する。   A manufacturing method of the spiral inductor 1 having such a structure will be described with reference to FIGS.

図8(a)はスパイラルインダクタ1の製造工程途中において引出し配線8とする部分の上面図であり、図8(b)は製造工程終了後の引出し配線8の長手方向に直交する面での断面構造を示す図である。既出の符号は上述したそれらと同じ要素を表す。   FIG. 8A is a top view of a portion used as the lead wiring 8 during the manufacturing process of the spiral inductor 1, and FIG. It is a figure which shows a structure. The above-described symbols represent the same elements as those described above.

基板2上に誘電体膜3を形成し、この誘電体膜3にパターンニングを行って開口を設ける。誘電体膜3上に金属を蒸着等してパターンニングを行う等により、引出し配線8を形成する工程を行う。その後、引出し配線8を含む誘電体膜3上にシリコン窒化膜(SiN)10を形成する。レジストのパターニングを使用してシリコン窒化膜10に穴開けを行う。引出し配線8の露出部が誘電体膜3を介して基板2と接続され、配線層として機能する。   A dielectric film 3 is formed on the substrate 2, and the dielectric film 3 is patterned to provide openings. A step of forming the lead wiring 8 is performed by performing patterning by depositing metal on the dielectric film 3 or the like. Thereafter, a silicon nitride film (SiN) 10 is formed on the dielectric film 3 including the lead wiring 8. Holes are formed in the silicon nitride film 10 using resist patterning. An exposed portion of the lead wiring 8 is connected to the substrate 2 through the dielectric film 3 and functions as a wiring layer.

続いて、窒化膜層上の全面にレジストを塗布する。   Subsequently, a resist is applied to the entire surface of the nitride film layer.

図9(a)から図9(d)はそれぞれスパイラルインダクタ1の製造工程を説明するための図である。既出の符号は上述したそれらと同じ要素を表す。図9(a)のように、レジスト層11(第1レジスト層)上に、それぞれ橋脚位置とする複数の箇所に穴開けを行う。   FIG. 9A to FIG. 9D are diagrams for explaining the manufacturing process of the spiral inductor 1. The above-described symbols represent the same elements as those described above. As shown in FIG. 9 (a), holes are formed in a plurality of locations on the resist layer 11 (first resist layer), each serving as a pier position.

即ち、基板2上に配線層が形成され、この配線層上にレジスト層11を形成してから、架橋脚とする複数の箇所に開口部12が形成される。   That is, a wiring layer is formed on the substrate 2, and after the resist layer 11 is formed on the wiring layer, the openings 12 are formed at a plurality of locations serving as bridging legs.

開口部12を有するレジスト層11にチタン/白金/金(Ti/Pt/Au)、あるいは金(Au)を堆積させる。即ち、各開口部12から基板2面に直交する方向に延びる複数のパッドメタル(メタル層)がメッキにより積層形成される。図9(b)に示すように、島状に点在したメタル13が基板2上で上方から視認される。   Titanium / platinum / gold (Ti / Pt / Au) or gold (Au) is deposited on the resist layer 11 having the openings 12. That is, a plurality of pad metals (metal layers) extending from each opening 12 in a direction orthogonal to the surface of the substrate 2 are formed by plating. As shown in FIG. 9B, the metal 13 scattered in an island shape is visually recognized from above on the substrate 2.

図9(c)に示すように、これらのメタル13を覆うようにして第2のレジスト層14(第2レジスト層)を形成する。その後、各メタル13の箇所に位置決めされたパターンをマスクに用いてエッチングを行い、第2のレジスト層14に開口部を形成して下地のメタル13を露出させる。即ち、第2のレジスト層14に開口をパターニング形成して複数箇所のメタル層が露出するようにエッチングする。メタル13が露出した状態を図9(d)に示す。   As shown in FIG. 9C, a second resist layer 14 (second resist layer) is formed so as to cover these metals 13. Thereafter, etching is performed using a pattern positioned at each metal 13 as a mask to form an opening in the second resist layer 14 to expose the underlying metal 13. That is, openings are patterned in the second resist layer 14 and etched so that a plurality of metal layers are exposed. FIG. 9D shows a state where the metal 13 is exposed.

次に、開口パターンを有する第2のレジスト層14にチタン/白金/金等を蒸着し、各メタル層を成長させる。図10(a)は第2のレジスト層14を形成した状態の基板断面構造を示す図である。既出の符号は同じものである。メタル層15上のメッキ層16に電極を接続し、この電極からメッキ層16へ電圧を印加し、メッキ層16を基板面と直交する上方向に向けて成長させる。17は配線層を表す。図10(b)に、メッキ層16を成長させた状態の基板断面構造を示す。   Next, titanium / platinum / gold or the like is vapor-deposited on the second resist layer 14 having an opening pattern to grow each metal layer. FIG. 10A is a view showing a substrate cross-sectional structure in a state where the second resist layer 14 is formed. The above-mentioned codes are the same. An electrode is connected to the plating layer 16 on the metal layer 15, and a voltage is applied from the electrode to the plating layer 16 to grow the plating layer 16 in an upward direction perpendicular to the substrate surface. Reference numeral 17 denotes a wiring layer. FIG. 10B shows a substrate cross-sectional structure in a state where the plating layer 16 is grown.

そして、成長させた各メッキ層16上に配線パターン層を、この配線パターン層の上面視パターンがスパイラル状になるように形成する。これによって、配線パターン層が、マイクロストリップライン5として図4のように得られる。   Then, a wiring pattern layer is formed on each of the grown plating layers 16 so that the pattern of the wiring pattern layer viewed from above is spiral. Thereby, the wiring pattern layer is obtained as the microstrip line 5 as shown in FIG.

最後に、図10(c)に示すように、スパイラル形状の配線パターン層と、基板2面との間に中空部が形成されるようにして、第1レジスト層11および第2のレジスト層14をエッチングにより除去する。メッキ層16が第2金属層6として機能する。   Finally, as shown in FIG. 10C, the first resist layer 11 and the second resist layer 14 are formed so that a hollow portion is formed between the spiral wiring pattern layer and the surface of the substrate 2. Are removed by etching. The plating layer 16 functions as the second metal layer 6.

このようにしてメッキ層16のうちのいずれか2つと、配線パターン層とからなる架橋構造を有するマイクロストリップライン5が作成される。   In this way, the microstrip line 5 having a cross-linking structure including any two of the plating layers 16 and the wiring pattern layer is created.

本実施形態に係るスパイラルインダクタの製造方法によれば、中空の構造が得られ、第2金属層6の下は空気になるため、誘電体に起因する誘電損を回避することができ、挿入損失を小さくすることができる。また、インダクタのQ値を高くすることができるようになる。   According to the method for manufacturing a spiral inductor according to the present embodiment, a hollow structure is obtained, and air under the second metal layer 6 becomes air, so that dielectric loss due to the dielectric can be avoided, and insertion loss Can be reduced. In addition, the Q value of the inductor can be increased.

(変形例)
図1、図2の例では、基板2上に誘電体膜3を成膜した後に、この誘電体膜3上に第1金属層4を形成しているが、本発明の実施の形態に係るスパイラルインダクタは、基板2上に支持体としての第1金属層4を直接形成してもよい。
(Modification)
In the example of FIG. 1 and FIG. 2, the first metal layer 4 is formed on the dielectric film 3 after the dielectric film 3 is formed on the substrate 2, but according to the embodiment of the present invention. In the spiral inductor, the first metal layer 4 as a support may be directly formed on the substrate 2.

図11(a)は変形例に係るスパイラルインダクタを信号伝送方向に直交する面で切断したときの断面構造を示す図である。図11(b)は比較例としての従来のスパイラルインダクタの導体パターンのうち、図11(a)の導体パターンと同じ箇所の断面構造を示す図である。既出の符号は上述したそれらと同じ要素を表す。   FIG. 11A is a diagram showing a cross-sectional structure when a spiral inductor according to a modification is cut along a plane orthogonal to the signal transmission direction. FIG. 11B is a view showing a cross-sectional structure of the same portion of the conductor pattern of the conventional spiral inductor as a comparative example as the conductor pattern of FIG. The above-described symbols represent the same elements as those described above.

図11(b)では基板2上に第1金属層50が形成されている。この変形例に係るスパイラルインダクタでも、基板2上に同図では図示しない第1金属層4が島状に配置され、各島が第2金属層6で架橋される。この構造により、第2金属層6の下は空気になるため、基板2に起因する誘電損を回避することができ、挿入損失を小さくすることができる。また、高いQ値のインダクタを得ることができる。   In FIG. 11B, the first metal layer 50 is formed on the substrate 2. Also in the spiral inductor according to this modification, the first metal layer 4 (not shown in the figure) is arranged in an island shape on the substrate 2, and each island is bridged by the second metal layer 6. With this structure, air below the second metal layer 6 becomes air, so that dielectric loss due to the substrate 2 can be avoided and insertion loss can be reduced. In addition, an inductor having a high Q value can be obtained.

尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage.

上記の実施形態では、スパイラルの形状は、方形に限らず、円形に近い八角形など多角形でもよい。支持体としての第1金属層4(支持柱又は橋脚)の横断面形状は四角形であったが、この横断面形状はレジスト膜の開口形状に応じて種々変更できる。支持体には柱体以外の構造体を用いても良い。   In the above embodiment, the shape of the spiral is not limited to a square, but may be a polygon such as an octagon close to a circle. The cross-sectional shape of the first metal layer 4 (support column or pier) as a support was a quadrangle, but this cross-sectional shape can be variously changed according to the opening shape of the resist film. A structure other than the column may be used as the support.

また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

1…スパイラルインダクタ、2…基板、3…誘電体膜、4…第1金属層、5…マイクロストリップライン(マイクロストリップライン導体)、6…第2金属層、7a…外部端、7b…内部端、8…引出し配線、9…配線端部、10…シリコン窒化膜、11…レジスト層(第1レジスト層)、12…開口部、13…メタル、14…レジスト層(第2レジスト層)、15…メタル層、16…メッキ層、17…配線層。   DESCRIPTION OF SYMBOLS 1 ... Spiral inductor, 2 ... Board | substrate, 3 ... Dielectric film, 4 ... 1st metal layer, 5 ... Microstrip line (microstrip line conductor), 6 ... 2nd metal layer, 7a ... Outer end, 7b ... Inner end , 8 ... Lead wiring, 9 ... Wiring edge, 10 ... Silicon nitride film, 11 ... Resist layer (first resist layer), 12 ... Opening, 13 ... Metal, 14 ... Resist layer (second resist layer), 15 ... Metal layer, 16 ... Plating layer, 17 ... Wiring layer.

Claims (2)

接地導体を設けた半絶縁性の基板と、
それぞれこの基板上に形成された複数の支持体と、
これらの支持体によって支持され、前記基板上でスパイラル形状の導体パターンを有し、一方の端部から入力された信号を他方の端部へ通過させるマイクロストリップライン導体と、を備え、
このマイクロストリップライン導体は、それぞれ前記導体パターンの形状に沿って設けられた前記複数の支持体によってパターン裏面を支持される架橋構造を有することを特徴とするスパイラルインダクタ。
A semi-insulating substrate provided with a ground conductor;
A plurality of supports each formed on the substrate;
A microstrip line conductor supported by these supports, having a spiral-shaped conductor pattern on the substrate, and allowing a signal input from one end to pass to the other end,
The microstrip line conductor has a bridge structure in which a back surface of a pattern is supported by the plurality of supports provided along the shape of the conductor pattern.
接地導体を設けた半絶縁性の基板上に配線層を形成し、この配線層の上に第1レジスト層を形成してから、前記基板面上の複数の箇所に開口部を形成する工程と、
各開口部から基板面に直交する方向に延びる複数のメタル層を積層形成する工程と、
これらのメタル層上に第2レジスト層を形成し、この第2レジスト層に開口をパターニング形成して前記複数のメタル層が露出するようにエッチングする工程と、
これらのメタル層を成長させる工程と、
成長させた前記複数のメタル層上に配線パターン層を、この配線パターン層の上面視パターンがスパイラル状になるように形成する工程と、
この配線パターン層と前記基板面との間に中空部が形成されるようにして、前記第1レジスト層および前記第2レジスト層を除去する工程と、を備え、
それぞれ前記複数のメタル層のうちのいずれか2つと、2つの前記メタル層によって支持される前記配線パターン層とからなる架橋構造を有するマイクロストリップラインを作成することを特徴とするスパイラルインダクタの製造方法。
Forming a wiring layer on a semi-insulating substrate provided with a ground conductor, forming a first resist layer on the wiring layer, and then forming openings at a plurality of locations on the substrate surface; ,
A step of laminating and forming a plurality of metal layers extending from each opening in a direction perpendicular to the substrate surface;
Forming a second resist layer on these metal layers, patterning openings in the second resist layer, and etching to expose the plurality of metal layers;
Growing these metal layers,
Forming a wiring pattern layer on the plurality of grown metal layers so that a top view pattern of the wiring pattern layer is spiral;
A step of removing the first resist layer and the second resist layer so that a hollow portion is formed between the wiring pattern layer and the substrate surface,
A method for manufacturing a spiral inductor, characterized in that a microstrip line having a bridge structure composed of any two of the plurality of metal layers and the wiring pattern layer supported by the two metal layers is formed. .
JP2009267326A 2009-11-25 2009-11-25 Spiral inductor and method of manufacturing spiral inductor Pending JP2011114059A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009267326A JP2011114059A (en) 2009-11-25 2009-11-25 Spiral inductor and method of manufacturing spiral inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009267326A JP2011114059A (en) 2009-11-25 2009-11-25 Spiral inductor and method of manufacturing spiral inductor

Publications (1)

Publication Number Publication Date
JP2011114059A true JP2011114059A (en) 2011-06-09

Family

ID=44236180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009267326A Pending JP2011114059A (en) 2009-11-25 2009-11-25 Spiral inductor and method of manufacturing spiral inductor

Country Status (1)

Country Link
JP (1) JP2011114059A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143411A (en) * 2012-12-27 2014-08-07 Tdk Corp Winding component
CN111063659A (en) * 2019-11-28 2020-04-24 福建省福联集成电路有限公司 Passive device with double-layer structure and manufacturing method
JP2020088058A (en) * 2018-11-20 2020-06-04 太陽誘電株式会社 Inductor, filter, and multiplexer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143411A (en) * 2012-12-27 2014-08-07 Tdk Corp Winding component
JP2020088058A (en) * 2018-11-20 2020-06-04 太陽誘電株式会社 Inductor, filter, and multiplexer
JP7266996B2 (en) 2018-11-20 2023-05-01 太陽誘電株式会社 Inductors, filters and multiplexers
CN111063659A (en) * 2019-11-28 2020-04-24 福建省福联集成电路有限公司 Passive device with double-layer structure and manufacturing method

Similar Documents

Publication Publication Date Title
US6757178B2 (en) Electronic circuit equipment using multilayer circuit board
US20030122647A1 (en) Inductor formed on a silicon substrate and method of manufacturing the same
JP2000277693A (en) Integrated circuit incorporating inductive elements and method of manufacturing such an integrated circuit
US20040066266A1 (en) High-frequency coil device and method of manufacturing the same
KR100420948B1 (en) Spiral inductor having parallel-branch structure
JP2007149827A (en) Electronic component manufacturing method and electronic component
US20050093668A1 (en) Coil on a semiconductor substrate and method for its production
JP2011114059A (en) Spiral inductor and method of manufacturing spiral inductor
KR100469248B1 (en) MicroInductor for Wireless Communication Module
JP2005340573A (en) Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
US6781229B1 (en) Method for integrating passives on-die utilizing under bump metal and related structure
JP2010114283A (en) Spiral inductor
US6864581B1 (en) Etched metal trace with reduced RF impendance resulting from the skin effect
JPH08222695A (en) Inductor element and manufacturing method thereof
US20080120828A1 (en) High Density Planarized Inductor And Method Of Making The Same
JPH08139503A (en) Substrate for high frequency semiconductor device
KR100881005B1 (en) Electronic parts
JPH0661058A (en) Semiconductor integrated circuit device
JP2007134359A (en) Semiconductor device and manufacturing method thereof
JP2002280219A (en) Inductor and / or circuit wiring near the inductor and method for manufacturing the same
JP4324352B2 (en) Planar transformer and manufacturing method thereof
US20200373225A1 (en) Semiconductor integrated circuit and circuit layout method thereof
JP7529155B2 (en) Electronic Components
JP4872341B2 (en) Integrated inductor and manufacturing method thereof
KR100465233B1 (en) Inductor element having high quality factor and a fabrication method thereof