JP2011199993A - 充電制御装置、負荷駆動装置 - Google Patents

Abstract

【課題】充電電流や駆動電流の定電流制御を適切に行うことが可能な充電制御装置ないしは負荷駆動装置を提供する。
【解決手段】充電制御装置１００は、電源と二次電池ＢＡＴとの間に接続された出力段Ｎ１、Ｎ２、Ｌ１、Ｄ１、Ｃ１、Ｃ２を制御することにより、二次電池ＢＡＴの充電制御を行うものであって、所定の第１基準電圧Ｖｒｅｆ１と、電源から出力段に供給される一次側電流Ｉａｄｐに応じた第１帰還電圧Ｖｆｂ１との差分に基づいて、第１誤差電圧Ｖｅｒｒ１を生成する第１エラーアンプ１０１と、所定の第２基準電圧Ｖｒｅｆ２及び第１誤差電圧Ｖｅｒｒ１のいずれか一と、出力段から二次電池ＢＡＴに供給される充電電流Ｉｃｈｇに応じた第２帰還電圧Ｖｆｂ２との差分に基づいて、第２誤差電圧Ｖｅｒｒ２を生成する第２エラーアンプ１０２と、第２誤差電圧Ｖｅｒｒ２に基づいて、出力段の制御信号を生成する制御信号生成部１０４〜１０６と、を有する。
【選択図】図１

Description

本発明は、充電電流や駆動電流の定電流制御機能を備えた充電制御装置ないしは負荷駆動装置に関するものである。

図６は、充電制御装置の一従来例を示す図である。本従来例の充電制御装置は、アダプタから供給されるアダプタ電流Ｉａｄｐ（すなわち、電源から供給される一次側電流）を定電流制御するための第１帰還ループと、二次電池ＢＡＴに供給される充電電流Ｉｃｈｇを定電流制御するための第２帰還ループと、二次電池ＢＡＴの充電電圧Ｖｂａｔを定電圧制御するための第３帰還ループと、を並列的に有し、各帰還ループに各々設けられている第１エラーアンプＥＲＲ１〜第３エラーアンプＥＲＲ３の各出力をダイオードＯＲ回路経由で出力制御回路ＣＴＲＬに送出する構成とされていた。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２０００−２９９９４４号公報

確かに、上記従来の充電制御装置であれば、例えば、二次電池ＢＡＴの充電中にシステム電流Ｉｓｙｓが急増した場合でも、第１帰還ループによるアダプタ電流Ｉａｄｐの定電流制御によって、アダプタ電流Ｉａｄｐが所定の上限値に制限されるので、アダプタ（不図示）の電流供給能力を超えてしまうことはない。

しかしながら、上記従来の充電制御装置において、第１帰還ループによってアダプタ電流Ｉａｄｐが所定の上限値に制限されている場合、当然のことながら、充電電流Ｉｃｈｇは、第２帰還ループで設定されている本来の目標値よりも小さく抑えられる。その結果、第２帰還ループでは、より大きな充電電流Ｉｃｈｇを流すように、第２エラーアンプＥＲＲ２の出力レベルが振り切った状態となる。

このような状況の下でシステム電流Ｉｓｙｓが急減し、第１帰還ループによるアダプタ電流Ｉａｄｐの定電流制御が解除された場合には、より大きな充電電流Ｉｃｈｇを流すように、第２エラーアンプＥＲＲ２の出力レベルが振り切った状態から、第２帰還ループによる充電電流Ｉｃｈｇの定電流制御が再開されてしまうため、第２帰還ループで設定されている本来の目標値よりも大きな充電電流Ｉｃｈｇが二次電池ＢＡＴに対して一気に流れ込むおそれがあり、何らかの対策回路（ソフトスタート回路など）が必要となっていた。

図７は、上記従来の充電制御装置におけるアダプタ電流Ｉａｄｐ、充電電流Ｉｃｈｇ、及び、システム電流Ｉｓｙｓの挙動を示す波形図である。図７では、時刻ｔ３において、第１帰還ループによるアダプタ電流Ｉａｄｐの定電流制御が解除され、第２帰還ループによる充電電流Ｉｃｈｇの定電流制御が再開された直後に、充電電流Ｉｃｈｇのオーバーシュートを生じた様子が描写されている。

なお、上記では、充電制御装置を例に挙げて従来課題の説明を行ったが、駆動電流の定電流制御機能を備えた負荷駆動装置（例えばＬＥＤ駆動装置やモータ駆動装置）についても、同様の課題が存在する。

本発明は、上記の問題点に鑑み、充電電流や駆動電流の定電流制御を適切に行うことが可能な充電制御装置ないしは負荷駆動装置を提供することを目的とする。

上記目的を達成するために、本発明に係る充電制御装置は、電源と二次電池との間に接続された出力段を制御することにより、前記二次電池の充電制御を行う充電制御装置であって、所定の第１基準電圧と、前記電源から前記出力段に供給される一次側電流に応じた第１帰還電圧との差分に基づいて、第１誤差電圧を生成する第１エラーアンプと；所定の第２基準電圧及び前記第１誤差電圧のいずれか一と、前記出力段から前記二次電池に供給される充電電流に応じた第２帰還電圧との差分に基づいて、第２誤差電圧を生成する第２エラーアンプと；前記第２誤差電圧に基づいて、前記出力段の制御信号を生成する制御信号生成部と；を有する構成（第１の構成）とされている。

なお、上記第１の構成から成る充電制御装置は、前記二次電池の充電電圧に応じた第３帰還電圧と、所定の第３基準電圧との差分に基づいて、第３誤差電圧を生成する第３エラーアンプをさらに有し、前記第２エラーアンプは、所定の第２基準電圧、前記第１誤差電圧、及び、前記第３誤差電圧のいずれか一と、前記第２帰還電圧との差分に基づいて、第２誤差電圧を生成する構成（第２の構成）にするとよい。

また、上記第２の構成から成る充電制御装置は、外部入力されるアナログ電圧から、前記第１基準電圧、前記第２基準電圧、及び、前記第３基準電圧の少なくとも一を生成する演算回路をさらに有する構成（第３の構成）にするとよい。

また、上記第３の構成から成る充電制御装置において、前記アナログ電圧は、外部基準電圧の影響を受けてその電圧値が変動するものであり、前記演算回路は、前記アナログ電圧を前記外部基準電圧で除算した上で、所定の内部基準電圧を乗算することにより、前記第１基準電圧、前記第２基準電圧、及び、前記第３基準電圧の少なくとも一を生成する構成（第４の構成）にするとよい。

また、上記目的を達成するために、本発明に係る負荷駆動装置は、電源と負荷との間に接続された出力段を制御することにより、前記負荷の駆動制御を行う負荷駆動装置であって、所定の第１基準電圧と、前記電源から前記出力段に供給される一次側電流に応じた第１帰還電圧との差分に基づいて、第１誤差電圧を生成する第１エラーアンプと；所定の第２基準電圧及び前記第１誤差電圧のいずれか一と、前記出力段から前記負荷に供給される駆動電流に応じた第２帰還電圧との差分に基づいて、第２誤差電圧を生成する第２エラーアンプと；前記第２誤差電圧に基づいて、前記出力段の制御信号を生成する制御信号生成部と；を有する構成（第５の構成）とされている。

なお、上記第５の構成から成る負荷駆動装置は、前記負荷に印加される駆動電圧に応じた第３帰還電圧と、所定の第３基準電圧との差分に基づいて、第３誤差電圧を生成する第３エラーアンプをさらに有し、前記第２エラーアンプは、所定の第２基準電圧、前記第１誤差電圧、及び、前記第３誤差電圧のいずれか一と、前記第２帰還電圧との差分に基づいて、第２誤差電圧を生成する構成（第６の構成）にするとよい。

また、上記第６の構成から成る負荷駆動装置は、外部入力されるアナログ電圧から、前記第１基準電圧、前記第２基準電圧、及び、前記第３基準電圧の少なくとも一を生成する演算回路をさらに有する構成（第７の構成）にするとよい。

また、上記第７の構成から成る負荷駆動装置において、前記アナログ電圧は、外部基準電圧の影響を受けてその電圧値が変動するものであり、前記演算回路は、前記アナログ電圧を前記外部基準電圧で除算した上で、所定の内部基準電圧を乗算することにより、前記第１基準電圧、前記第２基準電圧、及び、前記第３基準電圧の少なくとも一を生成する構成（第８の構成）にするとよい。

また、上記第５〜第８いずれかの構成から成る負荷駆動装置において、前記負荷は、発光ダイオードである構成（第９の構成）にするとよい。

また、上記第５〜第８いずれかの構成から成る負荷駆動装置において、前記負荷は、モータである構成（第１０の構成）にするとよい。

本発明に係る充電制御装置ないしは負荷駆動装置であれば、充電電流や駆動電流の定電流制御を適切に行うことが可能となる。

本発明に係る充電制御装置の一実施形態を示す図 アダプタ電流Ｉａｄｐ、充電電流Ｉｃｈｇ、及び、システム電流Ｉｓｙｓの挙動を示す波形図 第２基準電圧Ｖｒｅｆ２の第１生成手法を示す図 第２基準電圧Ｖｒｅｆ２の第２生成手法を示す図 出力段として降圧回路を用いた様子を示す図 出力段として昇圧回路を用いた様子を示す図 出力段として昇降圧回路を用いた様子を示す図 充電制御装置への適用例を示す図 ＬＥＤ駆動装置への適用例を示す図 モータ駆動装置への適用例を示す図 充電制御装置の一従来例を示す図 アダプタ電流Ｉａｄｐ、充電電流Ｉｃｈｇ、及び、システム電流Ｉｓｙｓの挙動を示す波形図

図１は、本発明に係る充電制御装置（充電制御ＩＣ）の一実施形態を示す図である。図１に示すように、本実施形態の充電制御ＩＣ１００は、第１エラーアンプ１０１と、第２エラーアンプ１０２と、第３エラーアンプ１０３と、ＰＷＭ［Pulse Width Modulation］コンパレータ１０４と、上側ドライバ１０５と、下側ドライバ１０６と、抵抗１０７及び１０８と、レベルシフタ１０９及び１１０と、レギュレータ１１１と、を集積化した半導体装置であり、ノートパソコンなどの電子機器に搭載される。

また、充電制御ＩＣ１００は、外部との電気的な接続を確立するための端子として、ＤＣＩＮ端子（電源端子）、ＬＤＯ端子（５．２Ｖ内部電源端子）、ＣＳＳＰ端子（一次側電流検出端子（＋））、ＣＳＳＮ端子（一次側電流検出端子（−））、ＢＡＴＴ端子（バッテリ電圧モニタ端子）、ＣＳＩＮ端子（充電電流検出端子（−））、ＣＳＩＰ端子（充電電流検出端子（＋））、ＢＳＴ端子（ハイサイドＭＯＳＦＥＴ駆動用昇圧端子）、ＨＤＲＶ端子（ハイサイドＭＯＳＦＥＴ駆動出力端子）、ＬＸ端子（インダクタ（コイル）接続端子）、ＰＬＡＯ端子（パワーＬＤＯ入力端子）、ＬＤＲＶ端子（ローサイドＭＯＳＦＥＴ駆動出力端子）、ＰＧＮＤ端子（パワーＧＮＤ端子（０．０Ｖ接続））、ＣＣＩ端子（定電流充電帰還誤差アンプ出力端子）、ＩＣＴＬ端子（定電流充電設定入力端子）、ＣＣＳ端子（一次側電流帰還誤差アンプ出力端子）、ＳＣＴＬ端子（一次側制限電流設定端子）、ＣＣＶ端子（定電圧充電帰還誤差アンプ出力端子）、及び、ＶＣＴＬ端子（定電圧充電設定入力端子）を有する。

また、充電制御ＩＣ１００の外部には、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１及びＮ２と、コイルＬ１と、抵抗Ｒ１〜Ｒ５と、コンデンサＣ１〜Ｃ５と、ダイオードＤ１と、二次電池ＢＡＴと、が接続されている。

トランジスタＮ１のドレインは、ＣＳＳＮ端子に接続されている。トランジスタＮ１のソース及びバックゲートは、ＬＸ端子に接続されている。トランジスタＮ１のゲートは、ＨＤＲＶ端子に接続されている。トランジスタＮ２のドレインは、ＬＸ端子に接続されている。トランジスタＮ２のソース及びバックゲートは、ＰＧＮＤ端子に接続されている。トランジスタＮ２のゲートは、ＬＤＲＶ端子に接続されている。コイルＬ１の第１端は、ＬＸ端子に接続されている。コイルＬ１の第２端は、ＣＳＩＰ端子に接続されている。抵抗Ｒ１の第１端は、ＤＣＩＮ端子とＣＳＳＰ端子に接続されている。抵抗Ｒ１の第２端はＣＳＳＮ端子に接続されている。抵抗Ｒ２の第１端は、ＣＳＩＰ端子に接続されている。抵抗Ｒ２の第２端は、ＣＳＩＮ端子に接続されている。コンデンサＣ１の第１端は、ＣＳＩＮ端子に接続されている。コンデンサＣ１の第２端は、接地端に接続されている。コンデンサＣ２の第１端は、ＢＳＴ端子に接続されている。コンデンサＣ２の第２端は、ＬＸ端子に接続されている。ダイオードＤ１のカソードは、ＢＳＴ端子に接続されている。ダイオードＤ１のアノードは、ＬＤＯ端子に接続されている。二次電池ＢＡＴの正極端子はＣＳＩＮ端子とＢＡＴＴ端子に接続されている。二次電池ＢＡＴの負極端子は、接地端に接続されている。ＤＣＩＮ端子は、アダプタ（電源）に接続されている。ＬＤＯ端子は、ＰＬＡＯ端子に接続されている。なお、充電制御ＩＣ１００を搭載したシステム自体によって消費されるシステム電流Ｉｓｙｓは、ＣＳＳＮ端子（抵抗Ｒ１の第２端）から引き出されている。

このように、アダプタと二次電池ＢＡＴとの間には、トランジスタＮ１及びＮ２、コイルＬ１、コンデンサＣ１及びＣ２、並びに、ダイオードＤ１を備え、アダプタ電圧Ｖａｄｐから二次電池ＢＡＴの充電電圧Ｖｂａｔを生成する降圧型の出力段が形成されている。ただし、コンデンサＣ２とダイオードＤ１は、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１をオンさせるときに必要となるハイレベル電圧を生成するためのブートストラップ回路を形成するディスクリート素子である。そのため、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１に代えて、Ｐチャネル型ＭＯＳ電界効果トランジスタを用いる場合には、コンデンサＣ２とダイオードＤ１を省略することができる。

また、抵抗Ｒ１は、アダプタから前記出力段に供給されるアダプタ電流Ｉａｄｐ（一次側電流）を検出するためのセンス抵抗であり、抵抗Ｒ２は、前記出力段から二次電池ＢＡＴに供給される充電電流Ｉｃｈｇを検出するためのセンス抵抗である。ただし、電流検出手法はこれに限定されるものではなく、アダプタから二次電池ＢＡＴに至るメインの電流経路とは別に、電流検出専用にサブの電流経路を用意しておき、そこに流れる電流を検出するようにしてもよい。

一方、ＣＣＩ端子と接地端との間には、抵抗Ｒ３とコンデンサＣ３が直列接続されており、第２エラーアンプ１０２の位相補償回路が形成されている。ＣＣＳ端子と接地端との間には、抵抗Ｒ４とコンデンサＣ５が直列接続されており、第１エラーアンプ１０１の位相補償回路が形成されている。ＣＣＶ端子と接地端との間には、抵抗Ｒ５とコンデンサＣ５が直列接続されており、第３エラーアンプ１０３の位相補償回路が形成されている。

次に、充電制御ＩＣ１００の内部に設けられている回路要素について詳細に説明する。

第１エラーアンプ１０１は、所定の第１基準電圧Ｖｒｅｆ１と、アダプタ電流Ｉａｄｐに応じた第１帰還電圧Ｖｆｂ１との差分に基づいて電流出力を行い、ＣＣＳ端子に第１誤差電圧Ｖｅｒｒ１を発生させるｇｍアンプ（トランスコンダクタンスアンプ）である。第１エラーアンプ１０１の非反転入力端（＋）は、第１基準電圧Ｖｒｅｆ１の印加端（ＳＣＴＬ端子）に接続されている。第１エラーアンプ１０１の反転入力端（−）は、第１帰還電圧Ｖｆｂ１の印加端（レベルシフタ１０９の出力端）に接続されている。第１エラーアンプ１０１の出力端は、ＣＣＳ端子に接続されている。なお、第１基準電圧Ｖｒｅｆ１はアダプタ電流Ｉａｄｐの上限値を設定するための基準電圧であり、第１帰還電圧Ｖｆｂ１が上昇して第１基準電圧Ｖｒｅｆ１に近付くほど、第１誤差電圧Ｖｅｒｒ１は低くなる。このように、第１エラーアンプ１０１は、アダプタ電流Ｉａｄｐを定電流制御するための第１帰還ループを形成する回路要素の一つであると言える。

第２エラーアンプ１０２は、所定の第２基準電圧Ｖｒｅｆ２、先述の第１誤差電圧Ｖｅｒｒ１、及び、後述の第３誤差電圧Ｖｅｒｒ３のいずれか一（より具体的には電圧値が最も低いもの）と、充電電流Ｉｃｈｇに応じた第２帰還電圧Ｖｆｂ２との差分に基づいて電流出力を行い、ＣＣＩ端子に第２誤差電圧Ｖｅｒｒ２を発生させるｇｍアンプ（トランスコンダクタンスアンプ）である。第２エラーアンプ１０２の第１非反転入力端（＋）は、第２基準電圧Ｖｒｅｆ２の印加端（ＩＣＴＬ端子）に接続されている。第２エラーアンプ１０２の第２非反転入力端（＋）は、第１誤差電圧Ｖｅｒｒ１の印加端（ＣＣＳ端子）に接続されている。第２エラーアンプ１０２の第３非反転入力端（＋）は、第３誤差電圧Ｖｅｒｒ３の印加端（ＣＣＶ端子）に接続されている。第２エラーアンプ１０２の反転入力端（−）は第２帰還電圧Ｖｆｂ２の印加端（レベルシフタ１１０の出力端）に接続されている。第２エラーアンプ１０２の出力端は、ＣＣＩ端子に接続されている。なお、第２基準電圧Ｖｒｅｆ２は、充電電流Ｉｃｈｇの上限値（目標値）を設定するための基準電圧であり、第２帰還電圧Ｖｆｂ２が上昇して第２基準電圧Ｖｒｅｆ２に近付くほど、第２誤差電圧Ｖｅｒｒ２は低くなる。このように、第２エラーアンプ１０２は、充電電流Ｉｃｈｇを定電流制御するための第２帰還ループを形成する回路要素の一つであると言える。ただし、第２基準電圧Ｖｒｅｆ２よりも第１誤差電圧Ｖｅｒｒ１または第３誤差電圧Ｖｅｒｒ３の方が低い場合には、より低い電圧と第２帰還電圧Ｖｆｂ２との差分に基づいて、第２誤差電圧Ｖｅｒｒ２が生成される。従って、第２エラーアンプ１０２は、第２帰還ループを形成する回路要素の一つであるとともに、先述の第１帰還ループ、及び、後述の第３帰還ループを各々形成する回路要素の一つであるとも言える。

第３エラーアンプ１０３は、所定の第３基準電圧Ｖｒｅｆ３と、充電電圧Ｖｂａｔに応じた第３帰還電圧Ｖｆｂ３との差分に基づいて電流出力を行い、ＣＣＶ端子に第３誤差電圧Ｖｅｒｒ３を発生させるｇｍアンプ（トランスコンダクタンスアンプ）である。第３エラーアンプ１０３の非反転入力端（＋）は、第３基準電圧Ｖｒｅｆ３の印加端（ＶＣＴＬ端子）に接続されている。第３エラーアンプ１０３の反転入力端（−）は、第３帰還電圧Ｖｆｂ３の印加端（抵抗１０７と抵抗１０８との接続ノード）に接続されている。第３エラーアンプ１０３の出力端は、ＣＣＶ端子に接続されている。なお、第３基準電圧Ｖｒｅｆ３は、充電電圧Ｖｂａｔの上限値（目標値）を設定するための基準電圧であり、第３帰還電圧Ｖｆｂ３が上昇して第３基準電圧Ｖｒｅｆ３に近付くほど、第３誤差電圧Ｖｅｒｒ３は低くなる。このように、第３エラーアンプ１０３は、充電電圧Ｖｂａｔを定電圧制御するための第３帰還ループを形成する回路要素の一つであると言える。

ただし、上記の第１エラーアンプ１０１、第２エラーアンプ１０２、及び、第３エラーアンプ１０３としては、電流出力型のｇｍアンプ（トランスコンダクタンスアンプ）に代えて、電圧出力型のオペアンプを用いても構わない。

ＰＷＭコンパレータ１０４は、第２誤差電圧Ｖｅｒｒ２と所定周波数の三角波電圧ＯＳＣとを比較して、パルス幅変調信号ＰＷＭを生成する。ＰＷＭコンパレータ１０４の反転入力端（−）は、第２誤差電圧Ｖｅｒｒ２の印加端（第２エラーアンプ１０２の出力端）に接続されている。ＰＷＭコンパレータ１０４の非反転入力端（＋）は、三角波電圧ＯＳＣの印加端に接続されている。従って、パルス幅変調信号ＰＷＭは、第２誤差電圧Ｖｅｒｒ２が三角波電圧ＯＳＣよりも低いときにハイレベルとなり、前者が後者よりも高いときにローレベルとなる。すなわち、パルス幅変調信号ＰＷＭのパルス幅（ハイレベル期間）は、第２誤差電圧Ｖｅｒｒ２が低いほど長くなり、第２誤差電圧Ｖｅｒｒ２が高いほど短くなる。なお、ＰＷＭコンパレータ１０４の出力端は、上側ドライバ１０５及び下側ドライバ１０６に接続されている。

上側ドライバ１０５は、パルス幅変調信号ＰＷＭに基づいて、トランジスタＮ１のゲート信号を生成する。より具体的に述べると、上側ドライバ１０５は、パルス幅変調信号ＰＷＭがハイレベルであるときには、トランジスタＮ１のゲート信号をローレベルとして、トランジスタＮ１をオフとし、逆に、パルス幅変調信号ＰＷＭがローレベルであるときには、トランジスタＮ１のゲート信号をハイレベルとしてトランジスタＮ１をオンとする。

下側ドライバ１０６は、パルス幅変調信号ＰＷＭに基づいて、トランジスタＮ２のゲート信号を生成する。より具体的に述べると、下側ドライバ１０６は、パルス幅変調信号ＰＷＭがハイレベルであるときには、トランジスタＮ２のゲート信号をハイレベルとして、トランジスタＮ２をオンとし、逆に、パルス幅変調信号ＰＷＭがローレベルであるときには、トランジスタＮ２のゲート信号をローレベルとしてトランジスタＮ２をオフとする。

ただし、上側ドライバ１０５と下側ドライバ１０６は、トランジスタＮ１とトランジスタＮ２の同時オンを防止すべく、パルス幅変調信号がローレベルからハイレベルに立ち上がる際には、トランジスタＮ１をオフとしてからトランジスタＮ２をオンとするように、逆に、パルス幅変調信号がハイレベルからローレベルに立ち下がる際には、トランジスタＮ２をオフとしてからトランジスタＮ１をオンとするように、互いに適切なタイミング制御を行う構成とされている。

なお、上記のＰＷＭコンパレータ１０４、上側ドライバ１０５、及び、下側ドライバ１０６は、第２誤差電圧Ｖｅｒｒ２に基づいて前記出力段の制御信号（すなわち、トランジスタＮ１及びＮ２のゲート信号）を生成する制御信号生成部に相当する。

抵抗１０７及び抵抗１０８は、ＢＡＴＴ端子と接地端との間に接続されており、充電電圧Ｖｂａｔを所定の分圧比（例えば１０分の１）で分圧することにより、第３帰還電圧Ｖｆｂ３を生成する。

レベルシフタ１０９は、ＣＳＳＰ端子とＣＳＳＮ端子との間の端子間電圧、すなわち、抵抗Ｒ１の両端間電圧を所定倍（例えば１０倍）することにより、第１帰還電圧Ｖｆｂ１を生成する。

レベルシフタ１１０は、ＣＳＩＰ端子とＣＳＩＮ端子との間の端子間電圧、すなわち、抵抗Ｒ２の両端間電圧を所定倍（例えば１０倍）することにより、第２帰還電圧Ｖｆｂ２を生成する。

レギュレータ１１１は、ＤＣＩＮ端子に入力されるアダプタ電圧Ｖａｄｐを降圧して、所定の内部電源電圧（例えば５．２５Ｖ）を生成し、これをＬＤＯ端子に出力する。

上記構成から成る充電制御ＩＣ１００は、アダプタ（電源）と二次電池ＢＡＴとの間に接続された出力段を制御することにより、二次電池ＢＡＴの充電制御を行う。以下では、充電制御ＩＣ１００の動作について具体的に説明する。

まず、第１帰還ループによってアダプタ電流Ｉａｄｐが所定の上限値に制限される場合の動作について具体的に説明する。なお、第１帰還ループが有効となる状況としては、例えば、二次電池ＢＡＴの充電中にシステム電流Ｉｓｙｓが急増して、アダプタ電流Ｉａｄｐが所定の上限値に近付き、第２エラーアンプ１０２の３系統の非反転入力端（＋）に各々入力される第２基準電圧Ｖｒｅｆ２、第１誤差電圧Ｖｅｒｒ１、及び、第３誤差電圧Ｖｅｒｒ３のうち、第１エラーアンプ１０１から出力される第１誤差電圧Ｖｅｒｒ１が最も低い電圧値となった状況を想定することができる。

このような状況下では、第２エラーアンプ１０２において、第１誤差電圧Ｖｅｒｒ１と第２帰還電圧Ｖｆｂ２との差分に基づく第２誤差電圧Ｖｅｒｒ２が生成されるため、充電電流Ｉｃｈｇが第２基準電圧Ｖｒｅｆ２に応じて設定される本来の上限値（目標値）よりも小さく制限され、延いては、アダプタ電流Ｉａｄｐが第１基準電圧Ｖｒｅｆ１に応じて設定される所定の上限値に制限される。

ここで、例えば、第１基準電圧Ｖｒｅｆ１が３７５ｍＶに設定され、かつ、第１帰還電圧Ｖｆｂ１が抵抗Ｒ１の両端間電圧の１０倍に設定されている場合には、第１帰還ループにより、抵抗Ｒ１の両端間電圧が３７．５ｍＶとなるように、アダプタ電流Ｉａｄｐの定電流制御が行われる。なお、抵抗Ｒ１の抵抗値が１５ｍΩである場合、アダプタ電流Ｉａｄｐの上限値は、２．５Ａ（＝３７．５ｍＶ／１５ｍΩ）となる。

このように、第１帰還ループによってアダプタ電流Ｉａｄｐを所定の上限値に制限する構成とすることにより、二次電池ＢＡＴの充電中にシステム電流Ｉｓｙｓが急増した場合でも、アダプタの電流供給能力を超えてしまうことはない。

次に、第３帰還ループによってバッテリ電圧Ｖｂａｔが所定の上限値（目標値）に制限される場合の動作について具体的に説明する。なお、第３帰還ループが有効となる状況としては、二次電池ＢＡＴの充電が進んで、充電電圧Ｖｂａｔが所定の上限値に近付き、第２エラーアンプ１０２の３系統の非反転入力端（＋）に各々入力される第２基準電圧Ｖｒｅｆ２、第１誤差電圧Ｖｅｒｒ１、及び、第３誤差電圧Ｖｅｒｒ３のうち、第３エラーアンプ１０３から出力される第３誤差電圧Ｖｅｒｒ３が最も低い電圧値となった状況を想定することができる。

このような状況下では、第２エラーアンプ１０２において、第３誤差電圧Ｖｅｒｒ３と第２帰還電圧Ｖｆｂ２との差分に基づく第２誤差電圧Ｖｅｒｒ２が生成されるため、充電電流Ｉｃｈｇが第２基準電圧Ｖｒｅｆ２に応じて設定される本来の上限値（目標値）よりも小さく制限され、延いては、充電電圧Ｖｂａｔが第３基準電圧Ｖｒｅｆ３に応じて設定される所定の上限値（目標値）に制限される。

ここで、例えば、第３基準電圧Ｖｒｅｆ３が０．８４Ｖに設定され、かつ、第３帰還電圧Ｖｆｂ３が充電電圧Ｖｂａｔの１０分の１に設定されている場合には、第３帰還ループにより、充電電圧Ｖｂａｔが８．４Ｖとなるように、充電電圧Ｖｂａｔの定電圧制御が行われる。なお、第３基準電圧Ｖｒｅｆ３は、二次電池ＢＡＴのセル数（直列段数）に応じて適宜変更が可能な構成にしておくことが望ましい。例えば、二次電池ＢＡＴとして、１セルの満充電電圧が４．２Ｖであるリチウムイオン電池を用いる場合には、二次電池ＢＡＴのセル数（例えば１セル〜４セル）に応じて、０．４２Ｖ、０．８４Ｖ、１．２６Ｖ、及び、１．６８Ｖのいずれか一を第３基準電圧Ｖｒｅｆ３として選択する構成としておくことにより、二次電池ＢＡＴのセル数が変化した場合にも柔軟に対応することができる。

このように、第３帰還ループによって充電電圧Ｖｂａｔを所定の上限値（目標値）に制限する構成とすることにより、二次電池ＢＡＴの過充電を防止することが可能となる。

次に、第２帰還ループによって充電電流Ｉｃｈｇが所定の上限値（目標値）に制限される場合の動作について具体的に説明する。なお、第２帰還ループが有効となる状況としては、例えば、アダプタ電流Ｉａｄｐが所定の上限値よりも小さく、また、二次電池ＢＡＴも満充電状態には至っていないことから、第２エラーアンプ１０２の３系統の非反転入力端（＋）に各々入力される第２基準電圧Ｖｒｅｆ２、第１誤差電圧Ｖｅｒｒ１、及び、第３誤差電圧Ｖｅｒｒ３のうち、所定の第２基準電圧Ｖｒｅｆ２が最も低い電圧値となっている状況を想定することができる。

このような状況下では、第２エラーアンプ１０２において、第２基準電圧Ｖｒｅｆ２と第２帰還電圧Ｖｆｂ２との差分に基づく第２誤差電圧Ｖｅｒｒ２が生成されるため、充電電流Ｉｃｈｇは、第２基準電圧Ｖｒｅｆ２に応じて設定される本来の上限値（目標値）となるように定電流制御される。

ここで、例えば、第２基準電圧Ｖｒｅｆ２が３７５ｍＶに設定され、かつ、第２帰還電圧Ｖｆｂ２が抵抗Ｒ２の両端間電圧の１０倍に設定されている場合には、第２帰還ループにより、抵抗Ｒ２の両端間電圧が３７．５ｍＶとなるように、充電電流Ｉｃｈｇの定電流制御が行われる。なお、抵抗Ｒ２の抵抗値が１５ｍΩである場合、充電電流Ｉｃｈｇの上限値（目標値）は、２．５Ａ（＝３７．５ｍＶ／１５ｍΩ）となる。

このように、第２帰還ループによって充電電流Ｉｃｈｇを所定の上限値（目標値）に制限する構成とすることにより、二次電池ＢＡＴに過大な電流が流れ込むことを防止して、二次電池ＢＡＴを安全に充電することが可能となる。

以上で詳細に説明したように、本実施形態の充電制御ＩＣ１００は、充電電流Ｉｃｈｇの定電流制御を行う第２帰還ループを主軸に据えた上で、アダプタ電流Ｉａｄｐや充電電圧Ｖｂａｔが所定の上限値に近付いた場合には、充電電流Ｉｃｈｇを本来の上限値（目標値）よりも引き下げるように、アダプタ電流Ｉａｄｐの定電流制御を行う第１帰還ループや、充電電圧Ｖｂａｔの定電圧制御を行う第３帰還ループを付加した構成とされている。

このような構成であれば、第１〜第３帰還ループを並列的に有していた従来構成と異なり、第１帰還ループによってアダプタ電流Ｉａｄｐが所定の上限値に制限されている場合であっても、第２帰還ループに含まれる第２エラーアンプ１０２の出力レベルが振り切った状態となることはないので、第１帰還ループによるアダプタ電流Ｉａｄｐの定電流制御が解除され、第２帰還ループによる充電電流Ｉｃｈｇの定電流制御が再開されるときに、過大な充電電流Ｉｃｈｇが二次電池ＢＡＴに対して一気に流れ込むこと（いわゆる電流オーバーシュート）を防止することができ、ソフトスタート回路などを要することなく、二次電池ＢＡＴを安全に充電することが可能となる。

また、本実施形態の充電制御ＩＣ１００であれば、充電電流Ｉｃｈｇの定電流制御を行う第２帰還ループを主軸に据えたことにより、第２帰還ループが有効となる定電流モードと、第３帰還ループが有効となる定電圧モードのいずれにおいても、出力段のＬＣフィルタ（２次ＬＰＦ［Low Pass Filter］）による位相遅れをキャンセルすることができるので、帰還ループ系を安定とすることができる。すなわち、本実施形態の充電制御ＩＣ１００であれば、充電電圧Ｖｂａｔの定電圧制御を行う第３帰還ループを主軸に据えた構成と比べて位相補償が容易となる。

なお、エラーアンプとは異なる複数のｇｍアンプを用いて、帰還ループ間のスムーズな移行を実現する構成も考えられるが、このような構成では、回路規模の増大が招かれるほか、別途追加された複数のｇｍアンプ同士でｇｍ値のペアリングを取らなければならず、その作業が困難であるという課題がある。これに対して、本実施形態の充電制御ＩＣ１００のであれば、このような課題は一切存在せず、小規模かつ容易な構成で、帰還ループ間のスムーズな移行を実現することができる。

図２は、本実施形態の充電制御ＩＣ１００におけるアダプタ電流Ｉａｄｐ、充電電流Ｉｃｈｇ、及び、システム電流Ｉｓｙｓの挙動を示す波形図である。

時刻ｔ１では、二次電池ＢＡＴの充電が開始され、時刻ｔ１〜ｔ２では、第２帰還ループによる充電電流Ｉｃｈｇの定電流制御が行われている。時刻ｔ２では、システム電流Ｉｓｙｓが急増し、時刻ｔ２〜ｔ３では、第１帰還ループによるアダプタ電流Ｉａｄｐの定電流制御が行われている。時刻ｔ３では、システム電流Ｉｓｙｓが急減して、第１帰還ループによるアダプタ電流Ｉａｄｐの定電流制御が解除され、時刻ｔ３以降では、第２帰還ループによる充電電流Ｉｃｈｇの定電流制御が再開されている。

図２と図７を比較すれば分かるように、本実施形態の充電制御ＩＣ１００であれば、時刻ｔ３における第１帰還ループから第２帰還ループへの移行に際して、過大な充電電流Ｉｃｈｇが二次電池ＢＡＴに対して一気に流れ込むこと（いわゆる電流オーバーシュート）を防止することが可能となる。

次に、第２基準電圧Ｖｒｅｆ２の生成手法について、図３Ａ及び図３Ｂを参照しながら詳細に説明する。

図３Ａは、第２基準電圧Ｖｒｅｆ２の第１生成手法を示す図であり、第２基準電圧Ｖｒｅｆ２を外部設定するための制御信号として、マイコン２００のＰＷＭ信号生成部２０１からＰＷＭ信号Ｓ１が出力されるシステムの一例が描写されている。

ＰＷＭ信号生成部２０１は、外部基準電圧ＲＥＦＩＮの入力を受けて動作し、デューティＡ（×１００）［％］（ただし０≦Ａ≦１）のＰＷＭ信号Ｓ１を出力する。なお、ＰＷＭ信号Ｓ１のハイレベルは基準電圧ＲＥＦＩＮ［ｍＶ］であり、ローレベルは０である。

平滑回路３００は、ＰＷＭ信号Ｓ１を平滑してアナログ電圧Ｓ２を生成する。なお、アナログ電圧Ｓ２の電圧値は、Ａ×ＲＥＦＩＮ［ｍＶ］となる。すなわち、アナログ電圧Ｓ２は、外部基準電圧ＲＥＦＩＮ［ｍＶ］の影響を受けてその電圧値が変動する。

充電制御ＩＣ１００には、外部入力されるアナログ電圧Ｓ２から、第２基準電圧Ｖｒｅｆ２を生成する演算回路１１２が内蔵されている。この演算回路１１２は、アナログ電圧Ｓ２を外部基準電圧ＲＥＦＩＮ［ｍＶ］で除算した上で、さらに、所定の内部基準電圧Ｂ［ｍＶ］を乗算することにより、第２基準電圧Ｖｒｅｆ２を生成する。従って、第２基準電圧Ｖｒｅｆ２の電圧値は、Ａ×Ｂ［ｍＶ］となる。すなわち、第２基準電圧Ｖｒｅｆ２は、外部基準電圧ＲＥＦＩＮ［ｍＶ］の影響を何ら受けることなく、ＰＷＭ信号Ｓ１のデューティＡ（×１００）［％］と内部基準電圧Ｂ［ｍＶ］に応じて決定される。

図３Ｂは、第２基準電圧Ｖｒｅｆ２の第２生成手法を示す図であり、第２基準電圧Ｖｒｅｆ２を外部設定するための制御信号として、マイコン２００のデジタル／アナログコンバータ２０２からアナログ電圧Ｓ４が出力されるシステムの一例が描写されている。ただし、デジタル／アナログコンバータ２０２については、充電制御ＩＣ１００に内蔵しても構わない。

デジタル／アナログコンバータ２０２は、外部基準電圧ＲＥＦＩＮの入力を受けて動作し、ｎビット（ただしｎは自然数）のデジタル信号Ｓ３（０≦Ｓ３≦２^n-1）をアナログ電圧Ｓ４に変換して出力する。なお、アナログ信号Ｓ４の電圧値は、Ａ×ＲＥＦＩＮ［ｍＶ］（ただし０≦Ａ＝Ｓ３／２^n-1≦１）となる。すなわち、アナログ電圧Ｓ４は、外部基準電圧ＲＥＦＩＮ［ｍＶ］の影響を受けてその電圧値が変動する。

充電制御ＩＣ１００には、外部入力されるアナログ電圧Ｓ４から、第２基準電圧Ｖｒｅｆ２を生成する演算回路１１２が内蔵されている。この演算回路１１２は、アナログ電圧Ｓ４を外部基準電圧ＲＥＦＩＮ［ｍＶ］で除算した上で、さらに、所定の内部基準電圧Ｂ［ｍＶ］を乗算することにより、第２基準電圧Ｖｒｅｆ２を生成する。従って、第２基準電圧Ｖｒｅｆ２の電圧値は、Ａ×Ｂ［ｍＶ］となる。すなわち、第２基準電圧Ｖｒｅｆ２は、外部基準電圧ＲＥＦＩＮ［ｍＶ］の影響を何ら受けることなく、デジタル信号Ｓ３に応じた係数Ａ（＝Ｓ３／２^n-1）と内部基準電圧Ｂ［ｍＶ］に応じて決定される。

なお、上記では、第２基準電圧Ｖｒｅｆ２の生成手法を例に挙げて説明を行ったが、第１基準電圧Ｖｒｅｆ１や第３基準電圧Ｖｒｅｆ３についても、同様の手法で生成することが可能であることは言うまでもない。

また、上記の実施形態では、充電制御ＩＣ１００の直接的な制御対象である出力段として、降圧回路を用いた構成を例示して詳細な説明を行ったが、本発明の構成はこれに限定されるものではない。すなわち、出力段として降圧回路（図４Ａを参照）を用いた構成以外にも、昇圧回路（図４Ｂを参照）や昇降圧回路（図４Ｃを参照）などを出力段として用いることが可能である。

また、上記の実施形態では、充電制御装置に本発明を適用した構成を例に挙げて詳細な説明を行ったが、本発明の適用対象はこれに限定されるものではない。すなわち、本発明は、充電電流の定電流制御機能を備えた充電制御ＩＣ１００（図５Ａを参照）以外にも、ＬＥＤドライバＩＣ１００−２（図５Ｂを参照）やモータドライバＩＣ１００−３（図５Ｃを参照）など、駆動電流の定電流制御機能を備えた負荷駆動装置について、広く適用することが可能である。

このように、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、例えば、充電電流や駆動電流の定電流制御機能を備えた充電制御装置ないしは負荷駆動装置の安全性を高めるために有用な技術である。

１００ 充電制御装置（充電制御ＩＣ）
１００−２ ＬＥＤ駆動装置（ＬＥＤドライバＩＣ）
１００−３ モータ駆動装置（モータドライバＩＣ）
１０１ 第１エラーアンプ
１０２ 第２エラーアンプ
１０３ 第３エラーアンプ
１０４ ＰＷＭコンパレータ
１０５ 上側ドライバ
１０６ 下側ドライバ
１０７、１０８ 抵抗
１０９、１１０ レベルシフタ
１１１ レギュレータ
１１２ 演算回路
２００ マイコン
２０１ ＰＷＭ信号生成部
２０２ デジタル／アナログコンバータ（ＤＡＣ）
３００ 平滑回路
Ｎ１、Ｎ２ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｌ１ コイル
Ｒ１〜Ｒ５ 抵抗
Ｃ１〜Ｃ５ コンデンサ
ＢＡＴ 二次電池

Claims (10)

1. 電源と二次電池との間に接続された出力段を制御することにより、前記二次電池の充電制御を行う充電制御装置であって、
   所定の第１基準電圧と、前記電源から前記出力段に供給される一次側電流に応じた第１帰還電圧との差分に基づいて、第１誤差電圧を生成する第１エラーアンプと；
   所定の第２基準電圧及び前記第１誤差電圧のいずれか一と、前記出力段から前記二次電池に供給される充電電流に応じた第２帰還電圧との差分に基づいて、第２誤差電圧を生成する第２エラーアンプと；
   前記第２誤差電圧に基づいて、前記出力段の制御信号を生成する制御信号生成部と；
   を有することを特徴とする充電制御装置。
2. 前記二次電池の充電電圧に応じた第３帰還電圧と、所定の第３基準電圧との差分に基づいて、第３誤差電圧を生成する第３エラーアンプをさらに有し、
   前記第２エラーアンプは、所定の第２基準電圧、前記第１誤差電圧、及び、前記第３誤差電圧のいずれか一と、前記第２帰還電圧との差分に基づいて、第２誤差電圧を生成することを特徴とする請求項１に記載の充電制御装置。
3. 外部入力されるアナログ電圧から、前記第１基準電圧、前記第２基準電圧、及び、前記第３基準電圧の少なくとも一を生成する演算回路をさらに有することを特徴とする請求項２に記載の充電制御装置。
4. 前記アナログ電圧は、外部基準電圧の影響を受けてその電圧値が変動するものであり、
   前記演算回路は、前記アナログ電圧を前記外部基準電圧で除算した上で、所定の内部基準電圧を乗算することにより、前記第１基準電圧、前記第２基準電圧、及び、前記第３基準電圧の少なくとも一を生成することを特徴とする請求項３に記載の充電制御装置。
5. 電源と負荷との間に接続された出力段を制御することにより、前記負荷の駆動制御を行う負荷駆動装置であって、
   所定の第１基準電圧と、前記電源から前記出力段に供給される一次側電流に応じた第１帰還電圧との差分に基づいて、第１誤差電圧を生成する第１エラーアンプと；
   所定の第２基準電圧及び前記第１誤差電圧のいずれか一と、前記出力段から前記負荷に供給される駆動電流に応じた第２帰還電圧との差分に基づいて、第２誤差電圧を生成する第２エラーアンプと；
   前記第２誤差電圧に基づいて、前記出力段の制御信号を生成する制御信号生成部と；
   を有することを特徴とする負荷駆動装置。
6. 前記負荷に印加される駆動電圧に応じた第３帰還電圧と、所定の第３基準電圧との差分に基づいて、第３誤差電圧を生成する第３エラーアンプをさらに有し、
   前記第２エラーアンプは、所定の第２基準電圧、前記第１誤差電圧、及び、前記第３誤差電圧のいずれか一と、前記第２帰還電圧との差分に基づいて、第２誤差電圧を生成することを特徴とする請求項５に記載の負荷駆動装置。
7. 外部入力されるアナログ電圧から、前記第１基準電圧、前記第２基準電圧、及び、前記第３基準電圧の少なくとも一を生成する演算回路をさらに有することを特徴とする請求項６に記載の負荷駆動装置。
8. 前記アナログ電圧は、外部基準電圧の影響を受けてその電圧値が変動するものであり、
   前記演算回路は、前記アナログ電圧を前記外部基準電圧で除算した上で、所定の内部基準電圧を乗算することにより、前記第１基準電圧、前記第２基準電圧、及び、前記第３基準電圧の少なくとも一を生成することを特徴とする請求項７に記載の負荷駆動装置。
9. 前記負荷は、発光ダイオードであることを特徴とする請求項５〜請求項８のいずれかに記載の負荷駆動装置。
10. 前記負荷は、モータであることを特徴とする請求項５〜請求項８のいずれかに記載の負荷駆動装置。

Images