JP2011188148A - 固体撮像装置 - Google Patents

Abstract

【課題】高感度画素と低感度画素の２種の画素で単位画素を形成した構成において、高照射時における低感度画素の飽和を抑制してダイナミックレンジの更なる拡大をはかる。
【解決手段】半導体基板内に一定ピッチで２次元配置された複数の画素を有する固体撮像装置であって、各画素は、入射光を光電変換し蓄積するための第１のフォトダイオード３１ａと、入射光を光電変換し蓄積するための第１のフォトダイオード３１ａよりも飽和電荷量が大きい第２のフォトダイオード３１ｂと、第１のフォトダイオード３１ａに光を集光するための第１のマイクロレンズ３３ａと、第２のフォトダイオード３１ｂに光を集光するための第１のマイクロレンズ３３ａよりも開口の小さい第２のマイクロレンズ３３ｂとを備えた。
【選択図】 図１

Description

本発明は、高感度画素と低感度画素の２種の画素で単位画素を構成した固体撮像装置に関する。

近年、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の固体撮像装置において、撮像領域内に高感度画素と低感度の画素を隣接して設けることによってダイナミックレンジを拡大する技術が提案されている（例えば、特許文献１参照）。この装置では、単体ユニットセルの中に同じフォトダイオードサイズの高感度画素と低感度画素が配列されており、高感度画素の上には面積が大きなマイクロレンズが配置され、低感度画素の上には面積の小さなマイクロレンズが配置されている。

しかしながら、この種の装置にあっては次のような問題があった。即ち、低照射時（暗時）は発生する信号電荷量が少ないため、フォトダイオードが飽和することはないが、高照射時（明時）は入射光量が多いため、低感度画素のフォトダイオードも飽和する可能性が高い。そして、低感度画素の飽和はダイナミックレンジを低下させる要因となる。

特開２００８−９９０７３号公報

本発明の目的は、高感度画素と低感度画素の２種の画素で単位画素を形成した構成において、高照射時における低感度画素の飽和を抑制してダイナミックレンジの拡大をはかり得る固体撮像装置を提供することにある。

本発明の一態様は、半導体基板内に一定ピッチで２次元配置された複数の画素を有する固体撮像装置であって、前記各画素は、入射光を光電変換し蓄積するための第１のフォトダイオードと、入射光を光電変換し蓄積するための前記第１のフォトダイオードよりも飽和電荷量が大きい第２のフォトダイオードと、前記第１のフォトダイオードに光を集光するための第１のマイクロレンズと、前記第２のフォトダイオードに光を集光するための前記第１のマイクロレンズよりも開口の小さい第２のマイクロレンズと、を具備したことを特徴とする。

本発明によれば、高感度画素と低感度画素の２種の画素で単位画素を形成した構成において、高照射時における低感度画素の飽和を抑制することにより、ダイナミックレンジの更なる拡大をはかることができる。

第１の実施形態に係わるＣＭＯＳイメージセンサの単位画素の構成を示す断面図。 第２の実施形態に係わるＣＭＯＳイメージセンサの概略構成を示すブロック図。 図２のＣＭＯＳイメージセンサにおけるレイアウトイメージの一部を概略的に示す図。 図２のＣＭＯＳイメージセンサの動作タイミング及びポテンシャル電位を説明するための図（高照射モード）。 図２のＣＭＯＳイメージセンサの動作タイミング及びポテンシャル電位を説明するための図（低照射モード）。 図２のＣＭＯＳイメージセンサにおけるダイナミックレンジ拡大効果を説明するための特性図。 第３の実施形態に係わるＣＭＯＳイメージセンサの単位画素の構成を示す断面図。

以下、本発明の詳細を図示の実施形態によって説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係わるＣＭＯＳイメージセンサの単位画素の構成を示す断面図である。

基板３０上に、フォトダイオード３１，カラーフィルタ３２，及びマイクロレンズ３３からなる単位画素が、一定ピッチで２次元配置されている。フォトダイオード３１とカラーフィルタ３２との間には、複数の単位画素間に跨る配線３４が設けられている。

単位画素は、基板３０の表面部に形成された、面積の小さな（飽和電荷量小）第１のフォトダイオード３１ａと面積の大きな（飽和電荷量大）第２のフォトダイオード３１ｂで構成されている。第１のフォトダイオード３１ａは高感度画素に相当し、第２のフォトダイオード３１ｂは低感度画素に相当するものである。基板３０上には、例えば３層構造の配線３４が設けられている。配線３４の最上層に、各々のフォトダイオード３１ａ，３１ｂに対応するカラーフィルタ３２ａ，３２ｂが設けられている。そして、カラーフィルタ３２ａ上には、第１のフォトダイオード３１ａに光を集光するための第１のマイクロレンズ３３ａが設けられ、カラーフィルタ３２ｂ上には、第２のフォトダイオード３１ｂに光を集光するための第２のマイクロレンズ３３ｂが設けられている。

ここで、第１のフォトダイオード３１ａに対するカラーフィルタ３２ａ及びマイクロレンズ３３ａは面積が大きく、第２のフォトダイオード３１ｂに対するカラーフィルタ３２ｂ及びマイクロレンズ３３ｂは面積が小さくなっている。即ち、第１のマイクロレンズ３３ａの開口は第２のマイクロレンズ３３ｂの開口よりも大きくなっている。

単位画素における信号読み出しは、信号電荷が少ない低照射時（暗時）は、高感度画素３１ａと低感度画素３１ｂの信号の両方を読み出し、信号電荷が多い高照射時（明時）は低感度画素３１ｂの信号のみを読み出すようにしている。

このように本実施形態では、単体ユニット画素の中に、高感度画素３１ａと低感度画素３１ｂを設け、低照射時（暗時）は、高感度画素３１ａと低感度画素３１ｂの信号を両方使用し、高照射時（明時）は低感度画素３１ｂの信号のみを使用することにより、ダイナミックレンジの拡大をはかることができる。

しかも、本実施形態では、高感度画素３１ａの面積を小さくし低感度画素３１ｂの面積を大きくしているので、高感度画素３１ａの飽和電荷量は小さくなるが、低感度画素３１ｂの飽和電荷量は大きくなる。従って、高照射時における低感度画素３１ｂの飽和を抑制することができ、ダイナミックレンジの更なる拡大をはかることができる。なお、高感度画素３１ａの面積を小さくしているが、低照射時は光量が少ないため高感度画素３１ａが飽和することは殆どない。また、高照射時は高感度画素３１ａが飽和しても、低感度画素３１ｂの信号のみを読み出すため、高感度画素３１ａの飽和は問題とならない。

このように本実施形態によれば、高感度画素のフォトダイオード３１ａを小さくし、その分、低感度画素のフォトダイオード３１ｂを大きくすることで、信号電荷量の飽和量を増加させることができ、ダイナミックレンジの更なる拡大をはかることができる。

（第２の実施形態）
図２は、本発明の第２の実施形態に係わるＣＭＯＳイメージセンサの概略構成を示すブロックである。

この実施形態は、先に説明した第１の実施形態を本発明者らが既に提案した先願（特願２００９−１５７９５５号）に適用したものである。

撮像領域１０はｍ行ｎ列に配置された複数の単位画素（ユニットセル）１（ｍ，ｎ）を含む。ここでは、各単位画素のうち、ｍ行目ｎ列目の１つの単位画素１（ｍ，ｎ）、及び撮像領域の各カラムに対応して列方向に形成された垂直信号線のうちの１本の垂直信号線１１（ｎ）を代表的に示す。

撮像領域１０の一端側（図中左側）には、撮像領域の各行に ADRES(m)，RESET(m)，READ1(m)，READ2(m) などの画素駆動信号を供給する垂直シフトレジスタ（Vertical Shift Register）１２が配置されている。

撮像領域１０の上端側（図中上側）には、各カラムの垂直信号線１１（ｎ）に接続されている電流源１３が配置されており、画素ソースフォロワ回路の一部として動作する。

撮像領域の下端側（図中下側）には、各カラムの垂直信号線１１（ｎ）に接続されている相関二重サンプリング（Correlated double Sampling：ＣＤＳ）回路＆アナログ・デジタル変換回路（Analog Digital Convert：ＡＤＣ）回路を含むＣＤＳ＆ＡＤＣ１４と、水平シフトレジスタ（Horizontal Shift Register）１５が配置されている。ＣＤＳ＆ＡＤＣ１４は、画素のアナログ出力をＣＤＳ処理し、デジタル出力に変換する。

信号レベル判定回路１６は、ＣＤＳ＆ＡＤＣ１４でデジタル化された出力信号のレベルに基づいて単位画素の出力信号ＶＳＩＧ（ｎ）が所定値より小さいか大きいかを判定し、判定出力をタイミング発生回路（Timing Generator）１７に供給すると共に、ＣＤＳ＆ＡＤＣ１４にアナログゲイン（Analog Gain）制御信号として供給する。

タイミング発生回路１７は、フォトダイオードの蓄積時間を制御する電子シャッタ制御信号や動作モード切替用の制御信号等をそれぞれ所定のタイミングで発生し、垂直シフトレジスタ１２に供給する。

各単位画素は同一の回路構成を有しており、本実施形態では、各単位画素の中に、高感度画素と低感度画素を一つずつ配置している。ここで、図２中の単位画素１（ｍ，ｎ）の構成を説明する。

単位画素１（ｍ，ｎ）は、入射光を光電変換して蓄積する第１のフォトダイオードＰＤ１と、第１のフォトダイオードＰＤ１に接続され、第１のフォトダイオードＰＤ１の信号電荷を読み出し制御する第１の読み出しトランジスタＲＥＡＤ１と、第１のフォトダイオードＰＤ１よりも光感度が小さく、入射光を光電変換して蓄積する第２のフォトダイオードＰＤ２と、第２のフォトダイオードＰＤ２に接続され、第２のフォトダイオードＰＤ２の信号電荷を読み出し制御する第２の読み出しトランジスタＲＥＡＤ２と、第１及び第２の読み出しトランジスタＲＥＡＤ１，ＲＥＡＤ２の各一端に接続され、第１及び第２の読み出しトランジスタＲＥＡＤ１，ＲＥＡＤ２により読み出された信号電荷を一時的に蓄積するフローティングディフュージョンＦＤと、フローティングディフュージョンＦＤにゲートが接続され、フローティングディフュージョンＦＤの信号を増幅して垂直信号線１１（ｎ）に出力する増幅トランジスタＡＭＰと、増幅トランジスタＡＭＰのゲート電位（ＦＤ電位）にソースが接続されてゲート電位をリセットするリセットトランジスタＲＳＴと、垂直方向における所望水平位置の単位画素を選択制御するために増幅トランジスタＡＭＰに電源電圧を供給制御する選択トランジスタＡＤＲを有する。なお、各トランジスタは、本例ではｎ型のＭＯＳＦＥＴである。

選択トランジスタＡＤＲ、リセットトランジスタＲＳＴ、第１の読み出しトランジスタＲＥＡＤ１、第２の読み出しトランジスタＲＥＡＤ２は、それぞれ対応する行の信号線 ADRES(m)，RESET(m)，READ1(m)，READ2(m) により制御される。また、増幅トランジスタＡＭＰの一端は、対応する列の垂直信号線１１（ｎ）に接続されている。

図３（ａ）は、図１のＣＭＯＳイメージセンサの撮像領域における一部分を取り出して素子形成領域及びゲートのレイアウトイメージを概略的に示す図である。図３（ｂ）は、図１のＣＭＯＳイメージセンサにおける撮像領域の一部を取り出して色フィルタ・マイクロレンズのレイアウトイメージを概略的に示す図である。色フィルタ・マイクロレンズの配列は、通常のＲＧＢベイヤー配列を採用している。

図３（ａ）（ｂ）において、Ｒ（１），Ｒ（２）はＲ用画素、Ｂ（１），Ｂ（２）はＢ用画素、Ｇｂ（１），Ｇｂ（２），Ｇｒ（１），Ｇｒ（２）はＧ用画素に対応する領域を示している。Ｒ（１），Ｂ（１），Ｇｂ（１），Ｇｒ（１）が面積の小さな高感度画素３１ａ、Ｒ（２），Ｂ（２），Ｇｂ（２），Ｇｒ（２）が面積の大きな低感度画素３１ｂに対応するものである。Ｄはドレイン領域を示している。また、信号線との対応関係を示すために、ｍ行目の信号線 ADRES(m)，RESET(m)，READ1(m)，READ2(m) 及び（ｍ＋１）行目の信号線 ADRES(m+1)，RESET(m+1)，READ1(m+1)，READ2(m+1)、ｎ列目の垂直信号線１１（ｎ）、（ｎ＋１）列目の垂直信号線１１（ｎ＋１）を示している。

なお、図３（ａ）では、説明を簡単にするために各種信号線が画素に重なっているように示すが、実際には各種信号線は画素に重ならないように画素の周辺を通るようにしている。

図３（ａ）（ｂ）に示したように、単位画素の中に高感度画素と低感度画素が配置され、高感度画素上には面積の大きな色フィルタ及びマイクロレンズ２０が配置され、低感度画素上には面積の小さな色フィルタ及びマイクロレンズ３０が配置されている。

図４は、図２のＣＭＯＳイメージセンサにおいて、第１及び第２のフォトダイオードＰＤ１，ＰＤ２に蓄積される信号電荷量が多い場合（明時）に適した低感度モードにおける画素の動作タイミング、リセット動作（Reset Operation）時における半導体基板内のポテンシャル（Potential）電位及び読み出し動作（Read Operation）時のポテンシャル電位の一例を示す図である。信号電荷量が多い場合は、センサの感度を落として、センサがなるべく飽和しないようにして、ダイナミックレンジを拡大することが求められる。

まず、リセットトランジスタＲＳＴをオンさせてリセット動作を行うことにより、リセット動作を行った直後のフローティングディフュージョンＦＤの電位はドレイン（画素の電源）と同じ電位レベルに設定される。リセット動作の終了後は、リセットトランジスタＲＳＴをオフする。すると、垂直信号線１１には、フローティングディフュージョンＦＤの電位に応じた電圧が出力される。この電圧値をＣＤＳ＆ＡＤＣ１４内のＣＤＳ回路に取り込んでおく（暗時レベル）。

次に、第１の読み出しトランジスタＲＥＡＤ１或いは第２の読み出しトランジスタＲＥＡＤ２をオンさせて、それまでにフォトダイオードＰＤ１或いはＰＤ２に蓄積された信号電荷をＦＤに転送する。低感度モードでは、第２の読み出しトランジスタＲＥＡＤ２のみをオンし、より感度の低い第２のフォトダイオードＰＤ２で蓄積した信号電荷のみをフローティングディフュージョンＦＤに転送する読出し動作を行う。この信号電荷の転送に伴って、ＦＤ電位が変化する。垂直信号線１１には、フローティングディフュージョンＦＤの電位に応じた電圧が出力されるので、この電圧値をＣＤＳ回路に取り込む（信号レベル）。その後、ＣＤＳ回路で信号レベルから暗時レベルを引き算することにより、増幅トランジスタＡＭＰのＶｔｈ（閾値）ばらつき等のノイズをキャンセルし、純粋な信号成分のみを取り出す（ＣＤＳ動作）。

なお、低感度モードでは、説明簡便のため、第１のフォトダイオードＰＤ１と第１の読み出しトランジスタＲＥＡＤ１の動作に関しては説明を省略している。実際は、第１のフォトダイオードＰＤ１の信号電荷がフローティングディフュージョンＦＤに溢れてくるのを防止するため、フローティングディフュージョンＦＤのリセット動作を行う直前に第１の読み出しトランジスタＲＥＡＤ１をオンさせ、第１のフォトダイオードＰＤ１に蓄積された信号電荷を排出すると良い。また、フローティングディフュージョンＦＤのリセット動作と第２のフォトダイオードＰＤ２からの信号の読出し動作を行っている期間以外は、常に第１の読み出しトランジスタＲＥＡＤ１をオンさせてもよい。

一方、図５は、図１のＣＭＯＳイメージセンサにおいて、フローティングディフュージョンＦＤに蓄積される信号電荷量が少ない場合（暗時）に適した高感度モードにおける画素の動作タイミング、リセット動作時における半導体基板内のポテンシャル電位及び読み出し動作時のポテンシャル電位の一例を示す図である。フローティングディフュージョンＦＤの信号電荷量が少ない場合は、ＣＭＯＳイメージセンサの感度を上げてＳ／Ｎ比を向上させることが求められる。

まず、リセットトランジスタＲＳＴをオンさせてリセット動作を行うことにより、リセット動作を行った直後のフローティングディフュージョンＦＤの電位（Potential）はドレイン（画素の電源）と同じ電位レベルに設定される。リセット動作の終了後は、リセットトランジスタＲＳＴをオフする。すると、垂直信号線１１には、フローティングディフュージョンＦＤの電位に応じた電圧が出力される。この電圧値をＣＤＳ＆ＡＤＣ１４内のＣＤＳ回路に取り込んでおく（暗時レベル）。

次に、第１及び第２の読み出しトランジスタＲＥＡＤ１，ＲＥＡＤ２をオンさせて、それまでに第１及び第２のフォトダイオードＰＤ１，ＰＤ２に蓄積された信号電荷をフローティングディフュージョンＦＤに転送する。高感度モードでは、第１及び第２の読み出しトランジスタＲＥＡＤ１，ＲＥＡＤ２の両方をオンさせて、暗い状態で取得した信号電荷の全てをフローティングディフュージョンＦＤに転送する読出し動作を行う。この信号電荷の転送に伴って、ＦＤ電位が変化する。垂直信号線１１には、フローティングディフュージョンＦＤの電位に応じた電圧が出力されるので、この電圧値をＣＤＳ回路に取り込む（信号レベル）。その後、信号レベルから暗時レベルを引き算することにより、増幅トランジスタＡＭＰのＶｔｈばらつき等のノイズをキャンセルし、純粋な信号成分のみを取り出す（ＣＤＳ動作）。

一般に、ＣＭＯＳイメージセンサでは、発生する全ノイズの中で、増幅トランジスタＡＭＰで発生する熱雑音や１／ｆノイズが大きな割合を占めている。従って、本実施形態のＣＭＯＳイメージセンサのように、ノイズが発生する前にフローティングディフュージョンＦＤに転送する段階で信号を加算して信号レベルを大きくすることは、Ｓ／Ｎ比を向上させる上で有利である。また、フローティングディフュージョンＦＤに転送する段階で信号を加算することにより、画素数が減少するので、ＣＭＯＳイメージセンサのフレームレートを上げ易いという効果が得られる。

なお、フローティングディフュージョンＦＤで信号電荷を加算することに限定されるものではない。第１及び第２のフォトダイオードＰＤ１，ＰＤ２の信号電荷を、別々に画素ソースフォロワ回路を用いて出力してもよい。この場合、ＣＭＯＳセンサの外部の信号処理回路において、第１及び第２のフォトダイオードＰＤ１，ＰＤ２の信号電荷の単純加算ではなく、例えば２：１の比率で重み付け加算を行うようにしてもよい。

上述したように、本実施形態ではＣＭＯＳイメージセンサにおける単位画素中に、高感度画素と低感度画素をそれぞれ一つ設ける。そして、信号電荷量の少ない時は、高感度画素と低感度画素の信号を両方使用する。その際、単位画素の中で信号電荷を加算して読み出すと良い。また、信号電荷量が多い時は、低感度画素の信号のみを読み出す。このように、二つの動作モードを使い分ける。

本実施形態では単位画素の中に高感度画素と低感度画素を一つずつ配置するので、次式（１）の関係が成り立つと考えてよい。即ち、従来画素の光感度／飽和レベル、高感度画素の光感度／飽和レベル、低感度画素の光感度／飽和レベルを
従来画素の光感度：SENS
従来画素の飽和レベル：VSAT
高感度画素の光感度：SENS1
高感度画素の飽和レベル：VSAT1
低感度画素の光感度：SENS2
低感度画素の飽和レベル：VSAT2
で表すと、
SENS = SENS1 + SENS2
VSAT = VSAT1 + VSAT2 …（１）
高感度画素が飽和して低感度モードに切り替わると、得られる信号電荷量が減少してＳ／Ｎが低下する。高感度画素が飽和する光量は、VSAT1／SENS1 で表される。この光量での低感度画素の信号出力は、VSAT1 × SENS2／SENS1 となる。従って、この光量での信号出力の低下率は、
(VSAT1×SENS2／SENS1)／(VSAT1×SENS／SENS1) ＝ SENS2／SENS …（２）
となる。高感度／低感度モード切替時の信号低下は避けたいので、SENS2／SENS は、１０％から５０％の間に設定するのが妥当と考えられる。本実施形態では、SENS2／SENS＝１／４＝２５％に設定している。

一方、ダイナミックレンジの拡大効果は、低感度モードでの最大入射光量 VSAT2／SENS2 と従来画素の最大入射光量（ダイナミックレンジ）VSAT／SENS との比をとり、
(VSAT2／VSAT)×(SENS／SENS2) …（３）
となる。この式（３）より明らかなように、VSAT2／VSAT は可能な限り大きくした方が良い。これは、高感度画素と低感度画素の飽和レベルは、低感度画素の方を大きくした方が良いということを意味している。数式で表すと、
VSAT1／SENS1 ＜ VSAT2／SENS2 …（４）
を満たすと、ダイナミックレンジを拡大することができる。

図６は、本実施形態のＣＭＯＳイメージセンサにおけるダイナミックレンジ拡大効果を説明するために特性の一例を示す図である。図６中、横軸は入射光量を示し、縦軸はフォトダイオードに発生した信号電荷量を示している。ここでは、高感度画素（ＰＤ１）の特性Ａ、低感度画素（ＰＤ２）の特性Ｂ、従来の単位画素中の画素（従来画素）の特性Ｃを示している。

本実施形態では、高感度画素（ＰＤ１）の光感度は従来画素の３／４に設定され、低感度画素（ＰＤ２）の光感度は従来画素の１／４に設定されている。ここで、比較例として高感度画素と低感度画素の大きさは同じとし、高感度画素（ＰＤ１）の飽和レベルは従来画素の１／２に設定され、低感度画素（ＰＤ２）の飽和レベルは従来画素の１／２に設定されているものとする。

この場合、図６（ａ）から分かるように、高感度画素（ＰＤ１）の光感度は、従来画素と比べて３／４に設定され、低感度画素（ＰＤ２）の光感度は従来画素と比べて１／４に設定されているので、高感度画素（ＰＤ１）と低感度画素（ＰＤ２）の出力を加算する高感度モードでは、信号電荷量は従来の単位画素と同等である。

また、低感度画素（ＰＤ２）は、従来画素と比べて飽和レベルは１／２、光感度は１／４であるので、結果として、低感度画素（ＰＤ２）が飽和しないで動作する範囲は従来画素と比較して２倍広がっている。即ち、低感度画素（ＰＤ２）の出力を用いる低感度モードでは、ダイナミックレンジは従来画素と比較して２倍拡大していることが分かる。

一方、高感度画素の飽和レベルを小さくし低感度画素の飽和レベルを大きくした場合、高感度画素（ＰＤ１）の飽和レベルは従来画素の１／２よりも小さくなり、低感度画素（ＰＤ２）の飽和レベルは従来画素の１／２よりも大きくなる。

この場合、図６（ｂ）に示すように、低感度画素の飽和レベルを大きくしたことにより、低感度モードである高照射時（明時）において、低感度画素が飽和レベルに達する照射量を高めることができる。従って、ダイナミックレンジの更なる拡大をはかることが可能となる。

（第３の実施形態）
図７は、本発明の第３の実施形態に係わるＣＭＯＳイメージセンサの単位画素の構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。

この実施形態は、低感度画素の飽和電荷量を高感度画素の飽和電荷量よりも大きくすると云う考えを、裏面照射型のＣＭＯＳイメージセンサに適用した例である。

基本的な構成は先の第１の実施形態と同様であり、第１の実施形態と異なる点は、マイクロレンズ３３及びカラーフィルタ３２を基板３０の裏面側に配置したことである。高感度画素３１ａ及び低感度画素３１ｂとマイクロレンズ３３ａ，３３ｂとの関係は、先の第１の実施形態と同じである。

このような構成であっても、先の第１の実施形態と同様の効果が得られるのは勿論のことである。

（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、ＣＭＯＳイメージセンサの例で説明したが、本発明はＣＭＯＳイメージセンサに限らずＣＣＤイメージセンサに適用することも可能である。また、図２に示した回路構成は一例であり、本発明は高感度画素と低感度画素を備えた各種の固体撮像装置に適用することができる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

１…単位画素、ＰＤ１，ＰＤ２…フォトダイオード、ＦＤ…フローティングディフュージョン、ＲＥＡＤ１，ＲＥＡＤ２…読み出しトランジスタ、ＡＭＰ…増幅トランジスタ、ＲＳＴ…リセットトランジスタ、ＡＤＲ…選択トランジスタ、１０…撮像領域、１１…垂直信号線、１２…垂直シフトレジスタ、１３…電流源、１４…サンプリング＆アナログ・デジタル変換回路、１５…水平シフトレジスタ、１６…信号レベル判定回路、１７…タイミング発生回路、３１…フォトダイオード、３１ａ…高感度画素（第１のフォトダイオード）、３１ｂ…低感度画素（第２のフォトダイオード）、３２カラーフィルタ、３３…マイクロレンズ、３３ａ…第１のマイクロレンズ、３３ｂ…第２のマイクロレンズ、３４…配線。

Claims (6)

1. 半導体基板内に一定ピッチで２次元配置された複数の画素を有する固体撮像装置であって、前記各画素は、
   入射光を光電変換し蓄積するための第１のフォトダイオードと、
   入射光を光電変換し蓄積するための前記第１のフォトダイオードよりも飽和電荷量が大きい第２のフォトダイオードと、
   前記第１のフォトダイオードに光を集光するための第１のマイクロレンズと、
   前記第２のフォトダイオードに光を集光するための前記第１のマイクロレンズよりも開口の小さい第２のマイクロレンズと、
   を具備したことを特徴とする固体撮像装置。
2. 前記第１のフォトダイオードに接続され、信号電荷を読み出す第１の読み出しトランジスタと、
   前記第２のフォトダイオードに接続され、信号電荷を読み出す第２の読み出しトランジスタと、
   前記第１及び第２の読み出しトランジスタに接続され信号電荷を蓄積するフローティングディフュージョンと、
   前記フローティングディフュージョンの電位をリセットするリセットトランジスタと、
   前記フローティングディフュージョンの電位を増幅する増幅トランジスタと、
   を更に有することを特徴とする請求項１記載の固体撮像装置。
3. 前記第１のフォトダイオードの信号電荷と前記第２のフォトダイオードの信号電荷とを前記フローティングディフュージョンで加算した電位を増幅して信号を出力する第１の動作モードと、
   前記第２のフォトダイオードの信号電荷が前記第２の読出しトランジスタにより読み出された前記フローティングディフュージョンの電位を増幅して信号を出力する第２の動作モードと、
   を有することを特徴とする請求項２記載の固体撮像装置。
4. 前記第１のフォトダイオードの信号電荷と前記第２のフォトダイオードの信号電荷とを、別々に読み出して信号を出力する第１の動作モードと、
   前記第２のフォトダイオードの信号電荷を読み出して信号を出力する第２の動作モードと、
   を有することを特徴とする請求項２記載の固体撮像装置。
5. 前記第１のフォトダイオードの光感度をSENS1、飽和レベルをVSAT1、前記第２のフォトダイオードの光感度をSENS2、飽和レベルをVSAT2で表すと、
   VSAT1／SENS1 ＜ VSAT2／SENS2
   の関係式を満たすことを特徴とする請求項３又は４記載の固体撮像装置。
6. 前記第１のマイクロレンズと前記第２のマイクロレンズは互いに市松模様状に配置されていることを特徴とする請求項１〜５の何れか１項に記載の固体撮像装置。

Images