[go: up one dir, main page]

JP2011171697A - 高周波半導体装置 - Google Patents

高周波半導体装置 Download PDF

Info

Publication number
JP2011171697A
JP2011171697A JP2010211207A JP2010211207A JP2011171697A JP 2011171697 A JP2011171697 A JP 2011171697A JP 2010211207 A JP2010211207 A JP 2010211207A JP 2010211207 A JP2010211207 A JP 2010211207A JP 2011171697 A JP2011171697 A JP 2011171697A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
output
input
matching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010211207A
Other languages
English (en)
Inventor
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010211207A priority Critical patent/JP2011171697A/ja
Priority to US12/913,170 priority patent/US8106503B2/en
Publication of JP2011171697A publication Critical patent/JP2011171697A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W44/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/035—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon carbide [SiC] technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H10W44/226—
    • H10W44/234—
    • H10W72/5445—
    • H10W90/754—

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ＦＥＴセルごとに電源を用意・制御することなく、所望の出力電力値に合わせて、出力電力値を調整可能な高周波半導体装置を提供する。
【解決手段】分配・入力整合回路３２と入力伝送線路パターン３６とを搭載した分配・入力整合回路基板１４と、複数の入力キャパシタセル４０を搭載した入力キャパシタ基板１６と、複数の電界効果トランジスタセルを搭載した半導体基板１８と、複数の出力キャパシタセル４１を搭載した出力キャパシタ基板２０と、出力伝送線路パターン３８と合成・出力整合回路３４とを搭載した合成・出力整合回路基板２２とを備え、所望の出力電力値に合わせて複数のセルからなる電界効果トランジスタのセル数を接続・非接続により、総ゲート電極長を実質的に変化させて、出力電力値を調整可能な高周波半導体装置３０。
【選択図】図１

Description

本発明は、高周波半導体装置に関し、特に、マイクロ波帯の高周波用半導体装置において、所望の出力に応じて、駆動するＦＥＴセル数を変化させ、出力電力値を調整可能な高周波半導体装置に関する。
従来の高周波半導体装置においては、所望の出力電力を得るためには、その出力電力値に合わせて、その都度、総ゲート電極長を変更した専用の電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）を設計する必要がある。
また、所望の出力電力を得るための別の方法としては、マルチセル構成のＦＥＴを形成し、各ＦＥＴセルに対して、個別に電源を用意し、所望の出力電力値が小さいときは、いくつかのＦＥＴセルに対して供給電圧を変えて非動作とし、所望の出力電力値が大きいときは、すべてのＦＥＴセルに対して所定の供給電圧を供給して、所望の出力電力値を得るという方法が取られている（例えば、特許文献１参照。）。
特許第３９５４１１４号公報
しかしながら、その都度ＦＥＴを設計する従来の方法は、量産効果が得られず、コストを抑えることが難しい。また、供給電圧をＦＥＴセルごとに変える従来の方法は、電源を複数用意し、個別に制御しなければならず、システムが複雑になり、コストを抑えることが難しい。
本発明の目的は、ＦＥＴセルごとに電源を用意・制御することなく、所望の出力電力値に合わせて複数のセルからなるＦＥＴのセル数を接続・非接続により、総ゲート電極長を実質的に変化させて、出力電力値を低コストで調整可能な高周波用半導体装置を提供することにある。
上記目的を達成するための本発明の一態様によれば、分配・入力整合回路と、入力伝送線路パターンとを搭載した分配・入力整合回路基板と、前記分配・入力整合回路基板に隣接して配置され、複数の入力キャパシタセルを搭載した入力キャパシタ基板と、前記入力キャパシタ基板に隣接して配置され、複数の電界効果トランジスタセルを搭載した半導体基板と、前記半導体基板に隣接して配置され、複数の出力キャパシタセルを搭載した出力キャパシタ基板と、前記出力キャパシタ基板に隣接して配置され、出力伝送線路パターンと、合成・出力整合回路とを搭載した合成・出力整合回路基板とを備え、所望の出力電力値に合わせて複数のセルからなる電界効果トランジスタのセル数を接続・非接続により、総ゲート電極長を実質的に変化させて、出力電力値を調整する高周波半導体装置が提供される。
本発明によれば、ＦＥＴセルごとに電源を用意・制御することなく、所望の出力電力値に合わせて複数のセルからなるＦＥＴのセル数を接続・非接続により、総ゲート電極長を実質的に変化させて、出力電力値を低コストで調整可能な高周波用半導体装置を提供することができる。
本発明の第１の実施の形態に係る高周波半導体装置の模式的平面パターン構成図。 図１のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第１の実施の形態に係る高周波半導体装置において、１００％接続時の模式的平面パターン構成図。 本発明の第１の実施の形態に係る高周波半導体装置において、６０％接続時の模式的平面パターン構成図。 本発明の第１の実施の形態に係る高周波半導体装置において、１００％接続時の模式的回路構成図。 本発明の第１の実施の形態に係る高周波半導体装置において、６０％接続時の模式的回路構成図。 第１の実施の形態に係る高周波半導体装置において、ドレイン電流Ｉｄｓを飽和ドレイン電流Ｉｄｓｓの５０％に設定した場合の三次相互変調歪ＩＭ３（ｄＢｃ）と効率ＰＡＥ（％）の出力電力Ｐout_s.c.l(ｄＢｍ)に対する特性例。 第１の実施の形態に係る高周波半導体装置において、ドレイン電流Ｉｄｓを飽和ドレイン電流Ｉｄｓｓの５０％に設定した場合の三次相互変調歪ＩＭ３（ｄＢｃ）と効率ＰＡＥ（％）の出力電力Ｐout_s.c.l(ｄＢｍ)に対する特性例。 第１の実施の形態に係る高周波半導体装置において、ドレイン電流Ｉｄｓを飽和ドレイン電流Ｉｄｓｓの３５％に設定した場合の三次相互変調歪ＩＭ３（ｄＢｃ）と効率ＰＡＥ（％）の出力電力Ｐout_s.c.l(ｄＢｍ)に対する特性例。 第１の実施の形態に係る高周波半導体装置において、ドレイン電流Ｉｄｓを飽和ドレイン電流Ｉｄｓｓの５０％に設定し、かつ総ゲート電極長ＷＧを３０％小さくした場合の三次相互変調歪ＩＭ３（ｄＢｃ）と効率ＰＡＥ（％）の出力電力Ｐout_s.c.l(ｄＢｍ)に対する特性例。 （ａ）本発明の第１の実施の形態に係る高周波半導体装置において、半導体基板の模式的平面パターン構成の拡大図、（ｂ）図１１（ａ）のＪ部分の拡大図。 本発明の第１の実施の形態に係る高周波半導体装置の構成例１であって、図１１（ｂ）のＩＩ−ＩＩ線に沿う模式的断面構造図。 本発明の第１の実施の形態に係る高周波半導体装置の構成例２であって、図１１（ｂ）のＩＩ−ＩＩ線に沿う模式的断面構造図。 本発明の第１の実施の形態に係る高周波半導体装置の構成例３であって、図１１（ｂ）のＩＩ−ＩＩ線に沿う模式的断面構造図。 本発明の第１の実施の形態に係る高周波半導体装置の構成例４であって、図１１（ｂ）のＩＩ−ＩＩ線に沿う模式的断面構造図。 本発明の第１の実施の形態に係る高周波半導体装置の模式的鳥瞰図。 本発明の第２の実施の形態に係る高周波半導体装置の模式的平面パターン構成図。 本発明の第２の実施の形態に係る高周波半導体装置において、１００％接続時の模式的平面パターン構成図。 本発明の第２の実施の形態に係る高周波半導体装置において、６０％接続時の模式的平面パターン構成図。 本発明の第３の実施の形態に係る高周波半導体装置の模式的平面パターン構成図。 本発明の第３の実施の形態に係る高周波半導体装置において、１００％接続時の模式的平面パターン構成図。 本発明の第３の実施の形態に係る高周波半導体装置において、６０％接続時の模式的平面パターン構成図。 本発明の第４の実施の形態に係る高周波半導体装置の模式的平面パターン構成図。 本発明の第４の実施の形態に係る高周波半導体装置において、１００％接続時の模式的平面パターン構成図。 本発明の第４の実施の形態に係る高周波半導体装置において、６０％接続時の模式的平面パターン構成図。
次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（高周波半導体装置）
本発明の第１の実施の形態に係る高周波半導体装置の模式的平面パターン構成は、図１に示すように表され、図１のＩ−Ｉ線に沿う模式的断面構造は、図２に示すように表される。
本発明の第１の実施の形態に係る高周波半導体装置３０は、パッケージ基板１０上に配置されたフレーム部材１２内に配置され、図１および図２に示すように、分配・入力整合回路３２と、入力伝送線路パターン３６とを搭載した分配・入力整合回路基板１４と、分配・入力整合回路基板１４に隣接して配置され、複数の入力キャパシタセル４０を搭載した入力キャパシタ基板１６と、入力キャパシタ基板１６に隣接して配置され、複数のＦＥＴセルＦＥＴ１〜ＦＥＴ１０を搭載した半導体基板１８と、半導体基板１８に隣接して配置され、複数の出力キャパシタセル４１を搭載した出力キャパシタ基板２０と、出力キャパシタ基板２０に隣接して配置され、出力伝送線路パターン３８と、合成・出力整合回路３４とを搭載した合成・出力整合回路基板２２とを備える。
第１の実施の形態に係る高周波半導体装置３０においては、所望の出力電力値に合わせて複数のＦＥＴセルＦＥＴ１〜ＦＥＴ１０からなるＦＥＴのセル数を接続・非接続により、総ゲート電極長ＷＧを実質的に変化させて、出力電力値を調整することができる。
ここで、ＦＥＴセルユニットのゲート電極長をＷｇ、ＦＥＴセルユニットの１セルのゲート本数をＮｇ、ＦＥＴセルユニットのセル数をＮｃとすると、総ゲート電極長ＷＧは、Ｗｇ×Ｎｇ×Ｎｃに等しい。
図１のＩ−Ｉ線に沿う模式的断面構造は、図２に示すように、パッケージ基板１０と、パッケージ基板１０上に配置された絶縁層２４と、絶縁層２４上に配置された入力ストリップライン２６および出力ストリップライン２８と、それぞれパッケージ基板１０上に配置された分配・入力整合回路基板１４と、入力キャパシタ基板１６と、半導体基板１８と、出力キャパシタ基板２０と、合成・出力整合回路基板２２とを備える。入力ストリップライン２６は、第１端子Ｐ１に接続され、出力ストリップライン２８は、第２端子Ｐ２に接続される。尚、図２においては、フレーム部材１２は図示を省略している。
また、分配・入力整合回路基板１４上には、分配・入力整合回路３２に隣接して、複数のＦＥＴセル数の変化に対応してインピーダンス整合調整のためのインピーダンス整合調整パターン４２ａ，４２ｂ，４４ａ，４４ｂを備えていても良い。また、合成・出力整合回路基板２２上には、合成・出力整合回路３４に隣接して、複数のＦＥＴセル数の変化に対応してインピーダンス整合調整のためのインピーダンス整合調整パターン４６ａ，４６ｂ，４８ａ，４８ｂおよび５０を備えていても良い。
第１の実施の形態に係る高周波半導体装置３０において、ボンディングワイヤ５２，５４，５６，５８を１００％接続時の模式的平面パターン構成は、図３に示すように表される。ここで、ボンディングワイヤ５２は、ボンディングワイヤ５２1・５２2・…・５２10を総称し、ボンディングワイヤ５４は、ボンディングワイヤ５４1・５４2・…・５４10を総称し、ボンディングワイヤ５６は、ボンディングワイヤ５６1・５６2・…・５６10を総称し、ボンディングワイヤ５８は、ボンディングワイヤ５８1・５８2・…・５８10を総称している。
ボンディングワイヤ５２，５４，５６，５８を６０％接続時の模式的平面パターン構成は、図４に示すように表される。この場合、図４に示すように、ボンディングワイヤ５２2・５２3・５２4・５２7・５２8・５２9、ボンディングワイヤ５４2・５４3・５４4・５４7・５４8・５４9、ボンディングワイヤ５６2・５６3・５６4・５６7・５６8・５６9、ボンディングワイヤ５８2・５８3・５８4・５８7・５８8・５８9のみが接続されている。
第１の実施の形態に係る高周波半導体装置３０においては、ＦＥＴセルを１０個搭載した半導体基板１８を用いていることから、分配・入力整合回路３２と、入力伝送線路パターン３６との接続点を中心に、かつ左右対称に、それぞれ１本、３本、５本ボンディングワイヤを接続することで、例えば、２０％、６０％。１００％の接続形式を形成することができる。同様に、出力伝送線路パターン３８と、合成・出力整合回路３４との接続点を中心に、かつ左右対称に、それぞれ１本、３本、５本ボンディングワイヤを接続することで、例えば、２０％、６０％。１００％の接続形式を形成することができる。
このように、分配・入力整合回路３２と、入力伝送線路パターン３６との接続点を中心に、かつ左右対称に、それぞれ１本、３本、５本ボンディングワイヤを接続する理由は、ウィルキンソン型回路などで形成される分配・入力整合回路３２からの分岐が均等になるようにするためである。同様に、出力伝送線路パターン３８と、合成・出力整合回路３４との接続点を中心に、かつ左右対称に、それぞれ１本、３本、５本ボンディングワイヤを接続する理由は、ウィルキンソン型回路などで形成される合成・出力整合回路３４からの分岐が均等になるようにするためである。
第１の実施の形態に係る高周波半導体装置３０において、例えば、ＦＥＴセルを２０個搭載した半導体基板１８を用いる場合には、分配・入力整合回路３２と、入力伝送線路パターン３６との接続点を中心に、かつ左右対称に、それぞれ１本、３本、５本ボンディングワイヤを接続することで、例えば、１０％、３０％。５０％の接続形式を形成することができる。同様に、出力伝送線路パターン３８と、合成・出力整合回路３４との接続点を中心に、かつ左右対称に、それぞれ１本、３本、５本ボンディングワイヤを接続することで、例えば、１０％、３０％。５０％の接続形式を形成することができる。
また、第１の実施の形態に係る高周波半導体装置３０において、ボンディングワイヤ５２，５４，５６，５８を１００％接続時の模式的回路構成は、図５に示すように表され、ボンディングワイヤ５２，５４，５６，５８を６０％接続時の模式的回路構成は、図６に示すように表される。すなわち、第１端子Ｐ１に分配・入力整合回路３２が接続され、分配・入力整合回路３２に対して入力伝送線路パターン３６が接続される。さらに、キャパシタンスＣ１と２個のインダクタンスＬ１で表された入力整合回路は、入力伝送線路パターン３６とＦＥＴセルＱu1,Ｑu2,…，Ｑu5,Ｑd1,Ｑd2,…，Ｑd5間に接続される。ここで、キャパシタンスＣ１は、入力キャパシタ基板１６上に配置された入力キャパシタセル４０に対応するキャパシタンスであり、２個のインダクタンスＬ１は、ボンディングワイヤ５２，５４に対応するインダクタンスである。
同様に、第２端子Ｐ２に合成・出力整合回路３４が接続され、合成・出力整合回路３４に対して出力伝送線路パターン３８が接続される。さらに、キャパシタンスＣ２と２個のインダクタンスＬ２で表された出力整合回路は、出力伝送線路パターン３８とＦＥＴセルＱu1,Ｑu2,…，Ｑu5,Ｑd1,Ｑd2,…，Ｑd5間に接続される。ここで、キャパシタンスＣ２は、出力キャパシタ基板２０上に配置された出力キャパシタセル４１に対応するキャパシタンスであり、２個のインダクタンスＬ２は、ボンディングワイヤ５６，５８に対応するインダクタンスである。
第１の実施の形態に係る高周波半導体装置３０においては、入力伝送線路パターン３６と複数の入力キャパシタセル４０間、複数の入力キャパシタセル４０と複数のＦＥＴセルＦＥＴ１〜ＦＥＴ１０間、複数のＦＥＴセルＦＥＴ１〜ＦＥＴ１０と複数の出力キャパシタセル４１間、および複数の出力キャパシタセル４１と出力伝送線路パターン３８間をそれぞれボンディングワイヤ５２，５４，５６および５８で接続するに際し、所望の出力電力値に合わせて複数のＦＥＴセルＦＥＴ１〜ＦＥＴ１０のいくつかを非接続とし、非動作にすることで実質的にゲート電極長を調整することができる。
また、第１の実施の形態に係る高周波半導体装置３０においては、入力伝送線路パターン３６と複数の入力キャパシタセル４０間、複数の入力キャパシタセル４０と複数のＦＥＴセルＦＥＴ１〜ＦＥＴ１０間、複数のＦＥＴセルＦＥＴ１〜ＦＥＴ１０と複数の出力キャパシタセル４１間、および複数の出力キャパシタセル４１と出力伝送線路パターン３８間をそれぞれボンディングワイヤ５２，５４，５６および５８で接続するに際し、所望の出力電力値が小さいときは、複数のＦＥＴセルＦＥＴ１〜ＦＥＴ１０のいくつかに対して接続ボンディングワイヤを外して、非動作とすることで実質的にゲート電極長を短縮することもできる。例えば、図６においては、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈで示される部分のボンディングワイヤを外すことで、実質的にゲート電極長を４０％短縮して、出力電力値を６０％に調整することができる。
尚、図３および図４において、第１端子Ｐ１における入力ストリップライン２６と分配・入力整合回路３２間は、ボンディングワイヤ６０で接続され、第２端子Ｐ２における出力ストリップライン２８と合成・出力整合回路３４間は、ボンディングワイヤ６２で接続されている。
（実験結果）
三次相互変調歪ＩＭ３（ｄＢｃ）と効率ＰＡＥ（％）の出力電力Ｐout_s.c.l(ｄＢｍ)に対する特性を図７〜図１０に示す。ここで、三次相互変調歪ＩＭ３は、高周波半導体装置に、周波数がほぼ等しい２つの入力信号(周波数ｆ１、ｆ２；ｆ１−ｆ２＝数１０ＭＨｚ)を供給したときに、デバイスの非線形性によって(２ｆ２−ｆ１)、および(２ｆ１−ｆ２)という周波数の信号が出力されるが、この信号レベルを基本波(ｆ１またはｆ２)の信号レベルに対する比で表記している。
第１の実施の形態に係る高周波半導体装置において、ドレイン電流Ｉｄｓを飽和ドレイン電流Ｉｄｓｓの５０％に設定した場合の三次相互変調歪ＩＭ３（ｄＢｃ）と効率ＰＡＥ（％）の出力電力Ｐout_s.c.l(ｄＢｍ)に対する特性例は、図７に示すように表される。図７において、所望の出力電力Ｐout_s.c.l(ｄＢｍ)が２８ｄＢｍのときは、三次相互変調歪ＩＭ３＜−４０ｄＢｃを満たしながら、効率ＰＡＥ＝９％が得られることがわかる。
一方、図８に示すように、図７と同じ特性例において、所望の出力電力Ｐout_s.c.l(ｄＢｍ)が２６．５ｄＢｍのときは、三次相互変調歪ＩＭ３の値は、−４２ｄＢｃを満たしながら、効率ＰＡＥ＝７％に低下することがわかる。すなわち、図８に示すように、所望の出力電力Ｐout_s.c.l(ｄＢｍ)の値が２８ｄＢｍから２６．５ｄＢｍに低下した場合、三次相互変調歪ＩＭ３の値は、共に−４０ｄＢｃ以下を過剰に満たすが、効率ＰＡＥが、９％から７％に低下してしまうということがわかる。
第１の実施の形態に係る高周波半導体装置において、ドレイン電流Ｉｄｓを飽和ドレイン電流Ｉｄｓｓの３５％に設定した場合の三次相互変調歪ＩＭ３（ｄＢｃ）と効率ＰＡＥ（％）の出力電力Ｐout_s.c.l(ｄＢｍ)に対する特性例は、図９に示すように表される。図９上には、比較のためにドレイン電流Ｉｄｓを飽和ドレイン電流Ｉｄｓｓの５０％に設定した場合の図７に対応する特性例も示されている。図９において、所望の出力電力Ｐout_s.c.l(ｄＢｍ)が２６．５ｄＢｍのときは、効率ＰＡＥ＝９％を維持するために、ドレイン電流Ｉｄｓを飽和ドレイン電流Ｉｄｓｓの３５％に絞ると、三次相互変調歪ＩＭ３の値は、−３８ｄＢｃまで劣化することがわかる。すなわち、図９に示すように、所望の出力電力Ｐout_s.c.l(ｄＢｍ)を２６．５ｄＢｍに保持しつつ、効率ＰＡＥの値を７％から９％に上昇させるために、ドレイン電流Ｉｄｓを飽和ドレイン電流Ｉｄｓｓの値の５０％から３５％に低下させると、三次相互変調歪ＩＭ３の値は、−４２ｄＢｃから−３８ｄＢｃまで劣化してしまうということがわかる。
第１の実施の形態に係る高周波半導体装置において、ドレイン電流Ｉｄｓを飽和ドレイン電流Ｉｄｓｓの３５％に設定し、かつ総ゲート電極長ＷＧを３０％小さくした場合の三次相互変調歪ＩＭ３（ｄＢｃ）と効率ＰＡＥ（％）の出力電力Ｐout_s.c.l(ｄＢｍ)に対する特性例は、図１０に示すように表される。比較のためにドレイン電流Ｉｄｓを飽和ドレイン電流Ｉｄｓｓの３５％に設定し、総ゲート電極長ＷＧを１００％とした場合の図９に対応する特性例も示されている。図１０において、所望の出力電力Ｐout_s.c.l(ｄＢｍ)が２６．５ｄＢｍのときは、総ゲート電極長ＷＧを３０％小さくすることで、三次相互変調歪ＩＭ３＜−４０ｄＢｃを満たしながら、効率ＰＡＥ＝９％以上が得られることがわかる。すなわち、図９に示すように、所望の出力電力Ｐout_s.c.l(ｄＢｍ)を２６．５ｄＢｍに保持しつつ、効率ＰＡＥの値を７％から９％に上昇させるために、ドレイン電流Ｉｄｓを飽和ドレイン電流Ｉｄｓｓの値の５０％から３５％に低下させると、三次相互変調歪ＩＭ３の値は、−４２ｄＢｃから−３８ｄＢｃまで劣化してしまうが、図１０に示すように、所望の出力電力Ｐout_s.c.l(ｄＢｍ)を２６．５ｄＢｍに保持しつつ、総ゲート電極長ＷＧを１００％から７０％に減少させると、三次相互変調歪ＩＭ３の値は、−３８ｄＢｃから−４０ｄＢｃまで改善され、かつ効率ＰＡＥ＝９％以上が得られることがわかる。
以上の実験結果をまとめると、第１の実施の形態に係る高周波半導体装置においては、所望の出力電力Ｐout_s.c.l(ｄＢｍ)が２８ｄＢｍのときは、ＩＭ３＜−４０ｄＢｃを満たしながら、ＰＡＥ＝９％が得られるが、２６．５ｄＢｍのときは、ＩＭ３＜−４０ｄＢｃを過剰に満たしながら、ＰＡＥ＝７％に落ち、ＰＡＥ＝９％を維持するために、電流を絞ると、ＩＭ３は−３８ｄＢｃまで劣化する。一方、所望の出力電力Ｐout_s.c.l(ｄＢｍ)が２６．５ｄＢｍに保持しつつ、総ゲート電極長ＷＧを３０％小さくすることで、ＩＭ３＜−４０ｄＢｃを満たしながら、ＰＡＥ＝９％以上が得られることがわかる。
第１の実施の形態に係る高周波半導体装置においては、ドレイン電流Ｉｄｓを飽和ドレイン電流Ｉｄｓｓに対して低下させるのではなく、総ゲート電極長ＷＧを小さくすることによって、三次相互変調歪ＩＭ３の値は、−４０ｄＢｃの低歪みを満たしながら、９％以上の高効率を得ることができる。
通常のマイクロ波半導体パワーデバイスでは、特定の出力レベルおよびバイアス条件で効率ＰＡＥおよび三次相互変調歪ＩＭ３が最適化されるように設計されている。すなわち、その出力レベルおよびバイアス点でこそデバイス本来の性能が引き出される。
運用するパワーレベルが異なる場合、バイアス点、特に電流設定値を移動させて、効率ＰＡＥを維持することができるが、三次相互変調歪ＩＭ３が劣化する。つまり、最適なバイアス点から移動させるとデバイス本来の性能を引き出すことができない。
これに対して、運用するパワーレベルに対して、バイアス電流レベルを変化させるのではなく、総ゲート電極長ＷＧを変化させることにより、運用するパワーレベルにおいて、デバイス本来の性能、つまりは最大効率・最低歪み率を引き出すことができる。
（素子構造）
第１の実施の形態に係る高周波半導体装置において、半導体基板１８の模式的平面パターン構成の拡大図は、図１１（ａ）に示すように表され、図１１（ａ）のＪ部分の拡大図は、図１１（ｂ）に示すように表される。また、第１の実施の形態に係る高周波半導体装置の構成例１〜４であって、図１１（ｂ）のＩＩ−ＩＩ線に沿う模式的断面構成例１〜４は、それぞれ図１２〜図１５に示すように表される。また、第１の実施の形態に係る高周波半導体装置の模式的鳥瞰構造は、図１６に示すように表される。
第１の実施の形態に係る高周波半導体装置において、複数のＦＥＴセルＦＥＴ１〜ＦＥＴ１０は、図１１および図１６に示すように、半絶縁性基板１１０と、半絶縁性基板１１０の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２と、半絶縁性基板１１０の第１表面に配置され,ゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極Ｇ１〜Ｇ１０、複数のソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２およびドレイン端子電極Ｄ１〜Ｄ１０と、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２の下部に配置されたＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２と、半絶縁性基板１１０の第１表面と反対側の第２表面に配置され、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２に対してＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２を介して接続された接地電極１２５とを備える。
図１６に示すように、ゲート端子電極Ｇには、ボンディングワイヤ５４が接続され、ドレイン端子電極Ｄには、ボンディングワイヤ５６が接続され、ソース端子電極Ｓの下部には、ＶＩＡホールＳＣが形成され、ＶＩＡホールＳＣの内壁に形成された電極層（図示省略）を介してソース端子電極Ｓを接地電極１２５に接続している。
ＦＥＴセルユニットのゲート電極長は、図１１に示すように、Ｗｇで表される。ＦＥＴセルＦＥＴ１〜ＦＥＴ１０の各１セルのゲート本数Ｎｇは、１０本であり、ＦＥＴセルユニットのセル数Ｎｃは１０個である。したがって、図１１に示す例では、総ゲート電極長ＷＧ＝Ｗｇ×Ｎｇ×Ｎｃ＝Ｗｇ×１０本×１０個＝１００Ｗｇに等しい。
半絶縁性基板は、ＧａＡｓ基板、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。
（構造例１）
図１１（ｂ）のＩＩ−ＩＩ線に沿う模式的断面構成として、第１の実施の形態に係る半導体装置の構成例１は、図１２に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上に配置されたソースフィンガー電極１２０，ゲートフィンガー電極１２４およびドレインフィンガー電極１２２とを備える。窒化物系化合物半導体層１１２とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８との界面には、２次元電子ガス（２ＤＥＧ：Two Dimensional Electron Gas）層１１６が形成されている。図１２に示す構成例１では、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が示されている。
（構造例２）
図１１（ｂ）のＩＩ−ＩＩ線に沿う模式的断面構成として、第１の実施の形態に係る半導体装置の構成例２は、図１３に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたソース領域１２６およびドレイン領域１２８と、ソース領域１２６上に配置されたソースフィンガー電極１２０，窒化物系化合物半導体層１１２上に配置されたゲートフィンガー電極２４およびドレイン領域１２８上に配置されたドレインフィンガー電極１２２とを備える。窒化物系化合物半導体層１１２とゲートフィンガー電極１２４との界面には、ショットキーコンタクト（Schottky Contact）が形成されている。図１３に示す構成例２では、金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ：Metal Semiconductor Field Effect Transistor）が示されている。
（構造例３）
図１１（ｂ）のＩＩ−ＩＩ線に沿う模式的断面構成として、第１の実施の形態に係る半導体装置の構成例３は、図１４に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上に配置されたソースフィンガー電極１２０およびドレインフィンガー電極１２２と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上のリセス部に配置されたゲートフィンガー電極１２４とを備える。窒化物系化合物半導体層１１２とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８との界面には、２ＤＥＧ層１１６が形成されている。図１４に示す構成例３では、ＨＥＭＴが示されている。
（構造例４）
図１１（ｂ）のＩＩ−ＩＩ線に沿う模式的断面構成として、第１の実施の形態に係る半導体装置の構成例４は、図１５に示すように、半絶縁性基板１１０と、半絶縁性基板１１０上に配置された窒化物系化合物半導体層１１２と、窒化物系化合物半導体層１１２上に配置されたアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上に配置されたソースフィンガー電極１２０およびドレインフィンガー電極１２２と、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８上の２段リセス部に配置されたゲートフィンガー電極１２４とを備える。窒化物系化合物半導体層１１２とアルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１１８との界面には、２ＤＥＧ層１１６が形成されている。図１５に示す構成例４では、ＨＥＭＴが示されている。
また、上記の実施形態においては、活性領域以外の窒化物系化合物半導体層１１２を電気的に不活性な素子分離領域として用いている。ここで、活性領域とは、ソースフィンガー電極１２０、ゲートフィンガー電極１２４およびドレインフィンガー電極１２２の直下の２ＤＥＧ層１１６、ソースフィンガー電極１２０とゲートフィンガー電極１２４間およびドレインフィンガー電極１２２とゲートフィンガー電極１２４間の２ＤＥＧ層１１６からなる。上記の実施形態においては、この活性領域以外の窒化物系化合物半導体層１１２を電気的に不活性な素子分離領域として用いている。
素子分離領域の他の形成方法としては、アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）１８および窒化物系化合物半導体層１１２の深さ方向の一部まで、イオン注入により形成することもできる。イオン種としては、例えば、窒素（Ｎ）、アルゴン（Ａｒ）などを適用することができる。また、イオン注入に伴うドーズ量は、例えば、約１×１０14（ｉｏｎｓ／ｃｍ2）であり、加速エネルギーは、例えば、約１００ｋｅＶ〜２００ｋｅＶである。
素子分離領域上およびデバイス表面上には、パッシベーション用の絶縁層（図示省略）が形成されている。この絶縁層としては、例えば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法によって堆積された窒化膜、アルミナ（Ａｌ2Ｏ3）膜、酸化膜（ＳｉＯ2）、酸窒化膜（ＳｉＯＮ）などで形成することができる。
ソースフィンガー電極１２０およびドレインフィンガー電極１２２は、例えば、Ｔｉ／Ａｌなどで形成される。ゲートフィンガー電極１２４は、例えばＮｉ／Ａｕなどで形成することができる。
接地電極１２５は、バリア金属層と、バリア金属層上に配置された接地用金属層を備えるが、図１６においては、図示を省略している。バリア金属層は、例えば、Ｔｉ層若しくはＴｉ／Ｐｔ層からなり、接地用金属層は、例えば、Ａｕ層からなる。
したがって、接地電極１２５は、Ａｕ層、Ｔｉ／Ａｕ層、Ｔｉ／Ｗ／Ａｕ層、Ｔｉ／Ｐｔ／Ａｕ層の内、いずれかの構成を備えていても良い。接地電極１２５の厚さは、例えば、約５μｍ〜３０μｍ程度である。
なお、第１の実施の形態に係る高周波半導体装置において、ゲートフィンガー電極１２４、ソースフィンガー電極１２０およびドレインフィンガー電極１２２の長手方向のパターン長は、マイクロ波／ミリ波／サブミリ波と動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約２５μｍ〜５０μｍである。
また、ソースフィンガー電極１２０の幅は、例えば、約４０μｍ程度であり、ソース端子電極Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２，…，Ｓ１０１，Ｓ１０２の幅は、例えば、約１００μｍ程度である。また、ＶＩＡホールＳＣ１１，ＳＣ１２，ＳＣ２１，ＳＣ２２，…，ＳＣ１０１，ＳＣ１０２の形成幅は、例えば、約１０μｍ〜４０μｍ程度である。
第１の実施の形態に係る高周波半導体装置によれば、ＦＥＴセルごとに電源を用意・制御することなく、所望の出力電力値に合わせて複数のセルからなるＦＥＴのセル数を接続・非接続により、総ゲート電極長を実質的に変化させて、出力電力値を低コストで調整することができる。
また、第１の実施の形態に係る高周波半導体装置によれば、システムが簡単化され、量産効果が得られ、コストを抑えることができる。
[第２の実施の形態]
第２の実施の形態に係る高周波半導体装置３０の模式的平面パターン構成は、図１７に示すように表される。
第２の実施の形態に係る高周波半導体装置３０において、１００％接続時の模式的平面パターン構成は、図１８に示すように表され、６０％接続時の模式的平面パターン構成は、図１９に示すように表される。
第２の実施の形態に係る高周波半導体装置３０においては、図１７〜図１９に示すように、入力伝送線路パターン３６にスリットを入れ接続若しくは非接続可能とし、出力伝送線路パターン３８にスリットＫ１〜Ｋ４を入れ接続若しくは非接続可能としている。スリットＭ１〜Ｍ４を電気的に接続する場合には、図１８に示すように、それぞれボンディングワイヤ５９ａ，６１ａ，６１ｂ，５９ｂを用いる。同様に、スリットＫ１〜Ｋ４を電気的に接続する場合には、図１８に示すように、それぞれボンディングワイヤ６３ａ，６４ａ，６４ｂ，６３ｂを用いる。
また、第２の実施の形態に係る高周波半導体装置３０においては、図１７〜図１９に示すように、分配・入力整合回路３２の中央部および合成・出力整合回路３４の中央部においてもパターンが分割されている。したがって、図１８および図１９において、第１端子Ｐ１における入力ストリップライン２６と分割された分配・入力整合回路３２間は、２本のボンディングワイヤ６０で接続され、第２端子Ｐ２における出力ストリップライン２８と分割された合成・出力整合回路３４間は、２本のボンディングワイヤ６２で接続されている。その他の構成は、第１の実施の形態と同様であるため、重複説明は省略する。
第２の実施の形態に係る高周波半導体装置によれば、ＦＥＴセルごとに電源を用意・制御することなく、入力伝送線路パターン３６にスリットＭ１〜Ｍ４を入れ接続若しくは非接続可能とし、出力伝送線路パターン３８にスリットＫ１〜Ｋ４を入れ接続若しくは非接続可能として、所望の出力電力値に合わせて複数のセルからなるＦＥＴのセル数を接続・非接続により、総ゲート電極長を実質的に変化させて、出力電力値を低コストで調整することができる。
また、第２の実施の形態に係る高周波半導体装置によれば、システムが簡単化され、量産効果が得られ、コストを抑えることができる。
[第３の実施の形態]
第３の実施の形態に係る高周波半導体装置３０の模式的平面パターン構成は、図２０に示すように表される。
第３の実施の形態に係る高周波半導体装置３０において、１００％接続時の模式的平面パターン構成は、図２１に示すように表され、６０％接続時の模式的平面パターン構成は、図２２に示すように表される。
また、第３の実施の形態に係る高周波半導体装置３０においては、分配・入力整合回路基板１４上に配置されるインピーダンス整合調整パターンを省略しており、また、合成・出力整合回路３４上に配置されるインピーダンス整合調整パターンを省略して、平面パターン構成を簡単化している。その他の構成は、第１の実施の形態と同様であるため、重複説明は省略する。
第３の実施の形態によれば、ＦＥＴセルごとに電源を用意・制御することなく、所望の出力電力値に合わせて複数のセルからなるＦＥＴのセル数を接続・非接続により、総ゲート電極長を実質的に変化させて、出力電力値を低コストで調整することができ、かつ平面パターン構成が簡単化された高周波半導体装置を提供することができる。
また、第３の実施の形態に係る高周波半導体装置によれば、システムが簡単化され、量産効果が得られ、コストを抑えることができる。
[第４の実施の形態]
第４の実施の形態に係る高周波半導体装置３０の模式的平面パターン構成は、図２３に示すように表される。
第４の実施の形態に係る高周波半導体装置３０において、１００％接続時の模式的平面パターン構成は、図２４に示すように表され、６０％接続時の模式的平面パターン構成は、図２５に示すように表される。
第４の実施の形態に係る高周波半導体装置３０においては、図２３〜図２５に示すように、入力伝送線路パターン３６にスリットＭ１〜Ｍ４を入れ接続若しくは非接続可能とし、出力伝送線路パターン３８にスリットＫ１〜Ｋ４を入れ接続若しくは非接続可能としている。スリットＭ１〜Ｍ４を電気的に接続する場合には、図２４に示すように、それぞれボンディングワイヤ５９ａ，６１ａ，６１ｂ，５９ｂを用いる。同様に、スリットＫ１〜Ｋ４を電気的に接続する場合には、図２４に示すように、それぞれボンディングワイヤ６３ａ，６４ａ，６４ｂ，６３ｂを用いる。
また、第４の実施の形態に係る高周波半導体装置３０においては、分配・入力整合回路基板１４上に配置されるインピーダンス整合調整パターンを省略しており、また、合成・出力整合回路３４上に配置されるインピーダンス整合調整パターンを省略して、平面パターン構成を簡単化している。その他の構成は、第１の実施の形態と同様であるため、重複説明は省略する。
第４の実施の形態によれば、ＦＥＴセルごとに電源を用意・制御することなく、入力伝送線路パターン３６にスリットを入れ接続若しくは非接続可能とし、出力伝送線路パターン３８にスリットＫ１〜Ｋ４を入れ接続若しくは非接続可能として、所望の出力電力値に合わせて複数のセルからなるＦＥＴのセル数を接続・非接続により、総ゲート電極長を実質的に変化させて、出力電力値を低コストで調整することができ、かつ平面パターン構成が簡単化された高周波半導体装置を提供することができる。
また、第４の実施の形態に係る高周波半導体装置によれば、システムが簡単化され、量産効果が得られ、コストを抑えることができる。
以上説明した実施形態によれば、ＦＥＴセルごとに電源を用意・制御することなく、所望の出力電力値に合わせて複数のセルからなるＦＥＴのセル数を接続・非接続により、総ゲート電極長を実質的に変化させて、出力電力値を低コストで調整可能な高周波用半導体装置を提供することができ、また、量産効果が得られ、システムが簡単化され、コストを抑えることができる。
[その他の実施の形態]
上記のように、本発明は第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
なお、本発明の高周波半導体装置に適用する素子としては、ＦＥＴ、ＨＥＭＴに限らず、ＬＤＭＯＳ（Laterally Doped Metal-Oxide-Semiconductor Field Effect Transistor）やヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）などの増幅素子、メムス（ＭＥＭＳ：Micro Electro Mechanical Systems）素子なども適用できることは言うまでもない。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明の高周波半導体装置は、内部整合型電力増幅素子、電力ＭＭＩＣ（Monolithic Microwave Integrated Circuits）、マイクロ波電力増幅器、ミリ波電力増幅器、高周波ＭＥＭＳ素子などの幅広い分野に適用可能である。
１０…パッケージ基板
１２…フレーム部材
１４…分配・入力整合回路基板
１６…入力キャパシタ基板
１８…半導体基板
２０…出力キャパシタ基板
２２…合成・出力整合回路基板
２４…絶縁層
２６…入力ストリップライン
２８…出力ストリップライン
３０…高周波半導体装置
３２…分配・入力整合回路
３４…合成・出力整合回路
３６…入力伝送線路パターン
３８…出力伝送線路パターン
４０…入力キャパシタセル
４１…出力キャパシタセル
４２ａ，４２ｂ，４４ａ，４４ｂ，４６ａ，４６ｂ，４８ａ，４８ｂ，５０…インピーダンス整合調整パターン
５２・５２1・５２2・…・５２10，５４・５４1・５４2・…・５４10，５６・５６1・５６2・…・５６10，５８・５８1・５８2・…・５８10，５９ａ，５９ｂ，６０，６１ａ，６１ｂ，６２，６３ａ，６３ｂ，６４ａ，６４ｂ…ボンディングワイヤ
１１０…半絶縁性基板
１１２…窒化物系化合物半導体層（ＧａＮエピタキシャル成長層）
１１６…２次元電子ガス（２ＤＥＧ）層
１１８…アルミニウム窒化ガリウム層（ＡｌxＧａ1-xＮ）（０．１≦ｘ≦１）
１２０…ソースフィンガー電極
１２２…ドレインフィンガー電極
１２４…ゲートフィンガー電極
１２５…接地電極
１２６…ソース領域
１２８…ドレイン領域
Ｐ１…第１端子
Ｐ２…第２端子
Ｇ，Ｇ１，Ｇ２，…，Ｇ１０…ゲート端子電極
Ｓ，Ｓ１１，Ｓ１２，…，Ｓ１０１，Ｓ１０２…ソース端子電極
Ｄ，Ｄ１，Ｄ２，…，Ｄ１０…ドレイン端子電極
ＳＣ，ＳＣ１１，ＳＣ１２，…，ＳＣ９１，ＳＣ９２，ＳＣ１０１，ＳＣ１０２…ＶＩＡホール
Ｌ１，Ｌ２…インダクタンス
Ｃ１，Ｃ２…キャパシタンス
Ｑu1,Ｑu2,…，Ｑu5，Ｑd1,Ｑd2,…，Ｑd5…電界効果トランジスタ（ＦＥＴ）セル
Ｋ１〜Ｋ４，Ｍ１〜Ｍ４…スリット部
ＷＧ…総ゲート電極長
Ｗｇ…ユニットのゲート電極長
Ｎｇ…セルのゲート本数
Ｎｃ…セル数

Claims (6)

  1. 分配・入力整合回路と、入力伝送線路パターンとを搭載した分配・入力整合回路基板と、
    前記分配・入力整合回路基板に隣接して配置され、複数の入力キャパシタセルを搭載した入力キャパシタ基板と、
    前記入力キャパシタ基板に隣接して配置され、複数の電界効果トランジスタセルを搭載した半導体基板と、
    前記半導体基板に隣接して配置され、複数の出力キャパシタセルを搭載した出力キャパシタ基板と、
    前記出力キャパシタ基板に隣接して配置され、出力伝送線路パターンと、合成・出力整合回路とを搭載した合成・出力整合回路基板と
    を備え、所望の出力電力値に合わせて複数のセルからなる電界効果トランジスタのセル数を接続・非接続により、総ゲート電極長を実質的に変化させて、出力電力値を調整することを特徴とする高周波半導体装置。
  2. 前記分配・入力整合回路基板上には、前記分配・入力整合回路に隣接して、前記複数の電界効果トランジスタセル数の変化に対応してインピーダンス整合調整のための第１インピーダンス整合調整パターンを備え、前記合成・出力整合回路基板上には、前記合成・出力整合回路に隣接して、前記複数の電界効果トランジスタセル数の変化に対応してインピーダンス整合調整のための第２インピーダンス整合調整パターンを備えることを特徴とする請求項１に記載の高周波半導体装置。
  3. 前記入力伝送線路パターンと前記複数の入力キャパシタセル間、前記複数の入力キャパシタセルと前記複数の電界効果トランジスタセル間、前記複数の電界効果トランジスタセルと前記複数の出力キャパシタセル間、および前記複数の出力キャパシタセルと前記出力伝送線路パターン間をボンディングワイヤで接続すると共に、所望の出力電力値が小さいときは、前記複数の電界効果トランジスタセルのいくつかに対して接続ボンディングワイヤを外して、非動作にすることで実質的に総ゲート電極長を短縮することを特徴とする請求項１または２に記載の高周波半導体装置。
  4. 前記入力伝送線路パターンにスリットを入れ接続若しくは非接続可能とし、前記出力伝送線路パターンにスリットを入れ接続若しくは非接続可能としたことを特徴とする請求項１〜３のいずれか１項に記載の高周波半導体装置。
  5. 前記複数の電界効果トランジスタセルは、
    半絶縁性基板と、
    前記半絶縁性基板の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、
    前記半絶縁性基板の第１表面に配置され,前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極、複数のソース端子電極およびドレイン端子電極と、
    前記ソース端子電極の下部に配置されたＶＩＡホールと、
    前記半絶縁性基板の第１表面と反対側の第２表面に配置され、前記ソース端子電極に対して前記ＶＩＡホールを介して接続された接地電極と
    を備えることを特徴とする請求項１〜４のいずれか１項に記載の高周波半導体装置。
  6. 前記半絶縁性基板は、ＧａＡｓ基板、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかであることを特徴とする請求項５に記載の高周波半導体装置。
JP2010211207A 2010-01-22 2010-09-21 高周波半導体装置 Pending JP2011171697A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010211207A JP2011171697A (ja) 2010-01-22 2010-09-21 高周波半導体装置
US12/913,170 US8106503B2 (en) 2010-01-22 2010-10-27 High frequency semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010012261 2010-01-22
JP2010012261 2010-01-22
JP2010211207A JP2011171697A (ja) 2010-01-22 2010-09-21 高周波半導体装置

Publications (1)

Publication Number Publication Date
JP2011171697A true JP2011171697A (ja) 2011-09-01

Family

ID=44308512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010211207A Pending JP2011171697A (ja) 2010-01-22 2010-09-21 高周波半導体装置

Country Status (2)

Country Link
US (1) US8106503B2 (ja)
JP (1) JP2011171697A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105978A (ja) * 2011-11-16 2013-05-30 Toshiba Corp 高周波半導体装置
JP2013105977A (ja) * 2011-11-16 2013-05-30 Toshiba Corp 高周波半導体装置
JP2013153097A (ja) * 2012-01-26 2013-08-08 Toshiba Corp 広帯域増幅器
JP2015213297A (ja) * 2014-04-14 2015-11-26 株式会社東芝 並列キャパシタおよび高周波半導体装置
JP6566148B1 (ja) * 2018-05-28 2019-08-28 三菱電機株式会社 増幅器
KR20210122768A (ko) * 2018-09-19 2021-10-12 아카시 시스템즈, 인크. 위성 통신을 위한 시스템들 및 방법들
JP2023521014A (ja) * 2020-04-03 2023-05-23 ウルフスピード インコーポレイテッド Ｒｆ増幅器パッケージ
US12074123B2 (en) 2020-04-03 2024-08-27 Macom Technology Solutions Holdings, Inc. Multi level radio frequency (RF) integrated circuit components including passive devices
US12113490B2 (en) 2020-04-03 2024-10-08 Macom Technology Solutions Holdings, Inc. Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2475007A1 (en) * 2011-01-05 2012-07-11 Nxp B.V. Rf-power device
JP6051814B2 (ja) 2012-11-27 2016-12-27 三菱電機株式会社 高周波装置
KR102163725B1 (ko) * 2013-12-03 2020-10-08 삼성전자주식회사 반도체 소자 및 그 제조방법
EP4445428A2 (en) * 2021-12-09 2024-10-16 Ecole Polytechnique Federale De Lausanne (Epfl) Electronic metadevice

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276658A (ja) * 1985-09-30 1987-04-08 Toshiba Corp マイクロ波半導体装置
JPH01173761A (ja) * 1987-12-28 1989-07-10 Fujitsu Ltd 高周波用トランジスタ
JPH03117901A (ja) * 1989-09-29 1991-05-20 Fujitsu Ltd 高周波増幅器用調整パターン
JPH06164266A (ja) * 1992-11-27 1994-06-10 Toshiba Corp マイクロ波増幅器
JP2001230640A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
JP2001292010A (ja) * 2000-04-07 2001-10-19 Matsushita Electric Ind Co Ltd 整合回路のインピーダンス調整方法及びその装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069525A (en) 1997-04-17 2000-05-30 Qualcomm Incorporated Dual-mode amplifier with high efficiency and high linearity
US6414389B1 (en) * 2000-01-28 2002-07-02 Ericsson Inc. Alignment pedestals in an LDMOS power package
JP2003068919A (ja) * 2001-08-27 2003-03-07 Nec Yamagata Ltd 半導体装置
US7015570B2 (en) * 2002-12-09 2006-03-21 International Business Machines Corp. Electronic substrate with inboard terminal array, perimeter terminal array and exterior terminal array on a second surface and module and system including the substrate
JP4012840B2 (ja) * 2003-03-14 2007-11-21 三菱電機株式会社 半導体装置
DE102005028951B4 (de) * 2005-06-22 2018-05-30 Infineon Technologies Ag Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102006003931B3 (de) * 2006-01-26 2007-08-02 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontakten und Verfahren zur Herstellung desselben
JP2007274182A (ja) 2006-03-30 2007-10-18 Toshiba Corp 高周波回路
DE102006020243B3 (de) * 2006-04-27 2008-01-17 Infineon Technologies Austria Ag Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben
DE102007012154B4 (de) * 2007-03-12 2014-05-08 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
US8358005B2 (en) * 2007-06-04 2013-01-22 International Rectifier Corporation Packaged gallium nitride material transistors and methods associated with the same
US20090251119A1 (en) * 2007-08-13 2009-10-08 Goran Stojcic Three chip package
JP5106041B2 (ja) 2007-10-26 2012-12-26 株式会社東芝 半導体装置
CN201156862Y (zh) * 2008-01-28 2008-11-26 鸿富锦精密工业（深圳）有限公司 具有导风板的网络设备
US8431973B2 (en) 2008-12-10 2013-04-30 Kabushiki Kaisha Toshiba High frequency semiconductor device
US7994630B2 (en) * 2009-02-09 2011-08-09 Infineon Technologies Ag Power transistor package with integrated bus bar

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276658A (ja) * 1985-09-30 1987-04-08 Toshiba Corp マイクロ波半導体装置
JPH01173761A (ja) * 1987-12-28 1989-07-10 Fujitsu Ltd 高周波用トランジスタ
JPH03117901A (ja) * 1989-09-29 1991-05-20 Fujitsu Ltd 高周波増幅器用調整パターン
JPH06164266A (ja) * 1992-11-27 1994-06-10 Toshiba Corp マイクロ波増幅器
JP2001230640A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
JP2001292010A (ja) * 2000-04-07 2001-10-19 Matsushita Electric Ind Co Ltd 整合回路のインピーダンス調整方法及びその装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105978A (ja) * 2011-11-16 2013-05-30 Toshiba Corp 高周波半導体装置
JP2013105977A (ja) * 2011-11-16 2013-05-30 Toshiba Corp 高周波半導体装置
JP2013153097A (ja) * 2012-01-26 2013-08-08 Toshiba Corp 広帯域増幅器
JP2015213297A (ja) * 2014-04-14 2015-11-26 株式会社東芝 並列キャパシタおよび高周波半導体装置
US9576737B2 (en) 2014-04-14 2017-02-21 Kabushiki Kaisha Toshiba Parallel capacitor and high frequency semiconductor device
JP6566148B1 (ja) * 2018-05-28 2019-08-28 三菱電機株式会社 増幅器
WO2019229795A1 (ja) * 2018-05-28 2019-12-05 三菱電機株式会社 増幅器
US11496102B2 (en) 2018-05-28 2022-11-08 Mitsubishi Electric Corporation Amplifier
JP2022502842A (ja) * 2018-09-19 2022-01-11 アカーシュ・システムズ・インコーポレイテッド 衛星通信のためのシステム及び方法
KR20210122768A (ko) * 2018-09-19 2021-10-12 아카시 시스템즈, 인크. 위성 통신을 위한 시스템들 및 방법들
JP7314257B2 (ja) 2018-09-19 2023-07-25 アカーシュ・システムズ・インコーポレイテッド 衛星通信のためのシステム及び方法
KR102602505B1 (ko) * 2018-09-19 2023-11-14 아카시 시스템즈, 인크. 위성 통신을 위한 시스템들 및 방법들
JP2023521014A (ja) * 2020-04-03 2023-05-23 ウルフスピード インコーポレイテッド Ｒｆ増幅器パッケージ
JP7474349B2 (ja) 2020-04-03 2024-04-24 ウルフスピード インコーポレイテッド Ｒｆ増幅器パッケージ
US12074123B2 (en) 2020-04-03 2024-08-27 Macom Technology Solutions Holdings, Inc. Multi level radio frequency (RF) integrated circuit components including passive devices
US12113490B2 (en) 2020-04-03 2024-10-08 Macom Technology Solutions Holdings, Inc. Group III nitride-based radio frequency transistor amplifiers having source, gate and/or drain conductive vias
US12394733B2 (en) 2020-04-03 2025-08-19 Macom Technology Solutions Holdings, Inc. Stacked RF circuit topology

Also Published As

Publication number Publication date
US20110181350A1 (en) 2011-07-28
US8106503B2 (en) 2012-01-31

Similar Documents

Publication Publication Date Title
JP2011171697A (ja) 高周波半導体装置
EP2388819B1 (en) Low noise amplifier including group III nitride based transistors
US11749726B2 (en) Field effect transistor with source-connected field plate
US11791389B2 (en) Radio frequency transistor amplifiers having widened and/or asymmetric source/drain regions for improved on-resistance performance
CN118872067A (zh) 用于rf集成电路的半导体器件
JP5631607B2 (ja) マルチチップモジュール構造を有する高周波回路
WO2022245422A2 (en) Field effect transistor with selective channel layer doping
JP5439415B2 (ja) Ｍｍｉｃ用パッケージ
JP7709528B2 (ja) 半導体装置およびその製造方法
JP5185041B2 (ja) 安定化回路および安定化回路を備える半導体装置
KR20240009459A (ko) 매립된 p층 및 제어된 게이트 전압을 갖는 회로 및 3족 질화물 트랜지스터와 그 방법
JP5513991B2 (ja) 高周波モジュールおよびその動作方法
KR102875641B1 (ko) 소스 접속된 필드 플레이트를 갖는 전계 효과 트랜지스터
JP2010245351A (ja) 半導体装置
JP5734727B2 (ja) 半導体装置
JP2010182830A (ja) 半導体装置
WO2025034211A1 (en) Hemt structures grown on miscut substrates
JP2010182829A (ja) 半導体装置
JP5443769B2 (ja) 半導体装置
JP2013235913A (ja) 高周波半導体用パッケージ
JP2010245350A (ja) 半導体装置
Freitag et al. Wideband 3 and 10 watt class e X-band GaN power MMICs with up to 75% power-added efficiency
JP5759777B2 (ja) Ｍｍｉｃ用パッケージ
JP2011250360A (ja) 高周波モジュール
JP2013070403A (ja) 安定化回路を備える半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009