JP2011171368A - 半導体発光素子 - Google Patents

Abstract

【課題】内部量子効率が高く、光取り出し効率が高い半導体発光素子を提供する。
【解決手段】窒化物半導体を含むｎ型半導体層１０と、窒化物半導体を含むｐ型半導体層２０と、ｎ型半導体層とｐ型半導体層との間に設けられ、交互に積層された、複数の障壁層３１と、複数の井戸層３２と、を有する発光部３０と、を備えた半導体発光素子が提供される。ｐ型半導体層に最も近い井戸層及び障壁層におけるｐ側端平均Ｉｎ組成比は、ｎ型半導体層に最も近い井戸層及び障壁層におけるｎ側端平均Ｉｎ組成比よりも大きく、ｎ側端平均Ｉｎ組成比の５倍以下である。
【選択図】図１

Description

本発明は、半導体発光素子に関する。

窒化ガリウム（ＧａＮ）などの窒化物系ＩＩＩ−Ｖ族化合物半導体を応用して、高輝度の紫外〜青色・緑色発光ダイオード（ＬＥＤ：Light Emitting Diode）や青紫色〜青色・緑色レーザダイオード（ＬＤ：Laser Diode）などの半導体発光素子が開発されている。

ＬＥＤの高効率化のためには、ＧａＮ系半導体の結晶性を高め、結晶の内部量子効率を高めることが重要である。
また、ＧａＮ系半導体、及び、基板として用いられるサファイアなどは、屈折率が非常に高いため、半導体発光素子のチップ内部で多重反射し、光取り出し効率が低くなりやすい。

特許文献１には、内部量子効率と輝度を改善し動作電圧を低減するために、ｎ型窒化物半導体層に隣接した量子井戸層のエネルギーバンドギャップをｐ型窒化物半導体層に隣接した量子井戸層よりも大きくする構成が提案されている。
しかしながら、この技術においても効率の向上には改良の余地がある。

特開２００７−１２３８７８号公報

本発明は、内部量子効率が高く、光取り出し効率が高い半導体発光素子を提供する。

本発明の一態様によれば、窒化物半導体を含むｎ型半導体層と、窒化物半導体を含むｐ型半導体層と、前記ｎ型半導体層と前記ｐ型半導体層との間に設けられ、交互に積層された、複数の障壁層と、複数の井戸層と、を有する発光部と、を備え、前記複数の井戸層のうちで前記ｎ型半導体層に最も近いｎ側端井戸層は、Ｉｎ_ｗｎＧａ_１−ｗｎＮを含み、層厚ｔ_ｗｎ（ナノメートル）を有し、前記複数の障壁層のうちで前記ｎ型半導体層に最も近いｎ側端障壁層は、Ｉｎ_ｂｎＧａ_１−ｂｎＮを含み、層厚ｔ_ｂｎ（ナノメートル）を有し、前記複数の井戸層のうちで前記ｐ型半導体層に最も近いｐ側端井戸層は、Ｉｎ_ｗｐＧａ_１−ｗｐＮを含み、層厚ｔ_ｗｐ（ナノメートル）を有し、前記ｐ側端井戸層よりも前記ｎ型半導体層の側において、前記複数の障壁層のうちで前記ｐ型半導体層に最も近いｐ側端障壁層は、Ｉｎ_ｂｐＧａ_１−ｂｐＮを含み、層厚ｔ_ｂｐ（ナノメートル）を有し、ｎ側端平均Ｉｎ組成比を（ｗｎ×ｔ_ｗｎ＋ｂｎ×ｔ_ｂｎ）／（ｔ_ｗｎ＋ｔ_ｂｎ）とし、ｐ側端平均Ｉｎ組成比を（ｗｐ×ｔ_ｗｐ＋ｂｐ×ｔ_ｂｐ）／（ｔ_ｗｐ＋ｔ_ｂｐ）としたとき、前記ｐ側端平均Ｉｎ組成比は、前記ｎ側端平均Ｉｎ組成比よりも大きく、前記ｎ側端平均Ｉｎ組成比の５倍以下であること特徴とする半導体発光素子が提供される。

本発明によれば、内部量子効率が高く、光取り出し効率が高い半導体発光素子が提供される。

半導体発光素子を示す模式的断面図である。 半導体発光素子の一部を示す模式的断面図である。 半導体発光素子に関する実験結果を示すグラフ図である。 実施形態及び比較例の半導体発光素子の特性を示すグラフ図である。

以下、本発明の実施の形態について図面を参照して詳細に説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（実施の形態）
図１は、本発明の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図２は、本発明の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図１に表したように、本発明の実施形態に係る半導体発光素子１１０は、窒化物半導体を含むｎ型半導体層１０と、窒化物半導体を含むｐ型半導体層２０と、ｎ型半導体層１０とｐ型半導体層２０との間に設けられた発光部３０と、を備える。

発光部３０は、交互に積層された、複数の障壁層３１と、複数の井戸層３２と、を有する。例えば、発光部３０は、複数の障壁層３１と、複数の障壁層３１それぞれの間に設けられた井戸層３２と、を有する。

図１に例示したように、ｎ型半導体層１０、発光部３０及びｐ型半導体層２０は、Ｚ軸方向に沿って積層される。

図１に例示したように、ｎ型半導体層１０は、例えば、ｎ型ＧａＮ層１１と、ｎ型ＧａＮ層１１と発光部３０との間に設けられたｎ型ガイド層１２と、を有することができる。ｎ型ガイド層１２には、例えば、Ｓｉなどのｎ型不純物がドープされたＧａＮやＩｎＧａＮが用いられる。

ｐ型半導体層２０は、例えば、ｐ型ＧａＮコンタクト層２２と、ｐ型ＧａＮコンタクト層２２と発光部３０との間に設けられた第１ｐ型ガイド層２１ａと、ｐ型ＧａＮコンタクト層２２と第１ｐ型ガイド層２１ａとの間に設けられた第２ｐ型ガイド層２１ｂと、第１ｐ型ガイド層２１ａと第２ｐ型ガイド層２１ｂとの間に設けられた第３ｐ型ガイド層２１ｃと、を有することができる。第３ｐ型ガイド層２１ｃは、例えば、電子オーバーフロー層として機能する。ｐ型半導体層２０には、例えばＭｇなどのｐ型不純物がドープされる。

図１に表したように、本実施形態に係る半導体発光素子１１０は、例えばサファイアからなる基板５と、その上に設けられたバッファ層６と、バッファ層６の上に設けられたｎ型ＧａＮ層１１と、ｎ型ＧａＮ層１１の上に設けられたｎ型ガイド層１２と、を含むことができる。

そして、ｎ型ガイド層１２の上に発光部３０（障壁層３１及び井戸層３２）が設けられる。

発光部３０の上に第１ｐ型ガイド層２１ａが設けられ、第１ｐ型ガイド層２１ａの上に第３ｐ型ガイド層２１ｃが設けられ、第３ｐ型ガイド層２１ｃの上に第２ｐ型ガイド層２１ｂが設けられ、第２ｐ型ガイド層２１ｂの上にｐ型ＧａＮコンタクト層２２が設けられる。

上記のような構成を有する積層構造体のｐ型半導体層２０の側の第１主面において、ｎ型半導体層１０の一部と、発光部３０と、ｐ型半導体層２０と、の一部が除去され、第１主面の側においてｎ型半導体層１０が露出している。露出したｎ型半導体層１０に接してｎ側電極７１が設けられ、ｐ型半導体層２０に接してｐ側電極８１が設けられる。さらに、ｐ側電極８１に接してｐ側パッド電極８２を設けることができる。

図２に表したように、半導体発光素子１１０の発光部３０においては、複数の障壁層３１と複数の井戸層３２とが、互いに交互に積層される。

複数の井戸層３２のうちでｎ型半導体層１０に最も近いｎ側端井戸層３２ｎ１は、Ｉｎ_ｗｎＧａ_１−ｗｎＮを含む。すなわち、ｎ側端井戸層３２ｎ１のＩｎ組成比は、ｗｎである。そして、ｎ側端井戸層３２ｎ１のＺ軸方向に沿った厚さを、層厚ｔ_ｗｎ（ｎ側端井戸層厚ｔ_ｗｎ、ナノメートル）とする。

また、複数の障壁層３１のうちでｎ型半導体層１０に最も近いｎ側端障壁層３１ｎ１は、Ｉｎ_ｂｎＧａ_１−ｂｎＮを含む。すなわち、ｎ側端障壁層３１ｎ１のＩｎ組成比は、ｂｎである。そして、ｎ側端障壁層３１ｎ１のＺ軸方向に沿った厚さを、層厚ｔ_ｂｎ（ｎ側端障壁層厚ｔ_ｂｎ、ナノメートル）とする。

また、複数の井戸層３２のうちでｐ型半導体層２０に最も近いｐ側端井戸層３２ｐ１は、Ｉｎ_ｗｐＧａ_１−ｗｐＮを含む。すなわち、ｐ側端井戸層３２ｐ１のＩｎ組成比は、ｗｐである。そして、ｐ側端井戸層３２ｐ１のＺ軸方向に沿った厚さを、層厚ｔ_ｗｐ（ｐ側端井戸層厚ｔ_ｗｐ、ナノメートル）とする。

また、ｐ側端井戸層３２ｐ１よりもｎ型半導体層１０の側において、複数の障壁層３１のうちでｐ型半導体層２０に最も近いｐ側端障壁層３１ｐ１は、Ｉｎ_ｂｐＧａ_１−ｂｐＮを含む。すなわち、ｐ側端障壁層３１ｐ１のＩｎ組成比は、ｗｐである。ｐ側端障壁層３１ｐ１のＺ軸方向に沿った厚さを層厚ｔ_ｂｐ（ｐ側端障壁層厚ｔ_ｂｐ、ナノメートル）とする。

なお、本具体例では、ｐ側端井戸層３２ｐ１とｐ型半導体層２０との間に、もう１つの障壁層３２として、ｐ側端対向障壁層３１ｐ０が設けられている。このため、ｐ側端障壁層３１ｐ１は、複数の障壁層３１のうちで２番目にｐ型半導体層２０に近いことになる。なお、ｐ側端対向障壁層３１ｐ０は必要に応じて設けられ、場合によっては、省略可能である。

そして、ｎ側端平均Ｉｎ組成比Ａｎを（ｗｎ×ｔ_ｗｎ＋ｂｎ×ｔ_ｂｎ）／（ｔ_ｗｎ＋ｔ_ｂｎ）とする。
そして、ｐ側端平均Ｉｎ組成比Ａｐを（ｗｐ×ｔ_ｗｐ＋ｂｐ×ｔ_ｂｐ）／（ｔ_ｗｐ＋ｔ_ｂｐ）とする。
本実施形態に係る半導体発光素子１１０においては、ｐ側端平均Ｉｎ組成比Ａｐは、ｎ側端平均Ｉｎ組成比Ａｎよりも大きく、ｎ側端平均Ｉｎ組成比Ａｎの５倍以下に設定される。

このように、Ｉｎ平均組成比ｐｎ比Ａｐ／Ａｎを１よりも大きく５以下にすることで、内部量子効率を向上し、光取り出し効率を向上できる。

すなわち、ｐ側端平均Ｉｎ組成比Ａｐをｎ側端平均Ｉｎ組成比Ａｎよりも大きくすることで、ｐ側端井戸層３２ｐ１に適切な歪みが印加される。そして、ｎ側端平均Ｉｎ組成比Ａｎを低くすることで、ｎ側端井戸層３２ｎ１における光吸収を抑制することができる。また、ｐ側端井戸層３２ｐ１から、２番目にｐ型半導体層２０に近い井戸層３２ｐ２への正孔の注入効率が向上する。これにより、内部量子効率を向上し、光取り出し効率を向上できる。

このような半導体発光素子１１０は、例えば以下のようにして製造される。
まず、サファイアからなる基板５の上に、バッファ層６を形成した後、ｎ型不純物がドープされたｎ型ＧａＮ層１１を結晶成長させる。ｎ型ＧａＮ層１１の厚さは、例えば４μｍ（マイクロメートル）程度である。

結晶成長には、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）が用いられる。この他、結晶成長には、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などを用いることができる。ｎ型不純物には、例えば、Ｓｉ、Ｇｅ及びＳｎなど種々の元素を用いることが可能である。本具体例では、Ｓｉを用いる。Ｓｉのドーピング量として、例えば、２×１０^１８ｃｍ^−３程度が採用される。基板５には、サファイアの他、ＧａＮ、ＳｉＣ、Ｓｉ及びＧａＡsなど様々なものを用いることができる。

次に、ｎ型ＧａＮ層１１の上にｎ型ガイド層１２を結晶成長させる。ｎ型ガイド層１２には、例えば、ｎ型不純物が１×１０^１８ｃｍ^−３程度でドープされたＧａＮが用いられる。ｎ型ガイド層１２の厚さは、例えば、０．１μｍ程度とされる。

ｎ型ＧａＮ層１１及びｎ型ガイド層１２を成長させる際の成長温度は、いずれも例えば、１０００℃〜１１００℃である。

また、ｎ型ガイド層１２として、ＧａＮの他に、Ｉｎ_０．０１Ｇａ_０．９９Ｎを用いることもできる。ｎ型ガイド層１２にＩｎ_０．０１Ｇａ_０．９９Ｎを用いる場合の成長温度は、例えば７００℃〜８００℃である。なお、ｎ型ガイド層１２にＩｎ_０．０１Ｇａ_０．９９Ｎを用いる場合においても、ｎ型ガイド層１２の厚さとして、例えば０．１μｍが採用できる。

次に、ｎ型ガイド層１２の上に、発光部３０を形成する。例えば、障壁層３１と井戸層３２とを交互に積層して形成する。これにより、多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造が形成される。障壁層３１及び井戸層３２の構成は上記のように設定される。障壁層３１及び井戸層３２の成長温度は、例えば７００℃〜８００℃である。なお、障壁層３１には、ｎ型不純物を１×１０^１８ｃｍ^−３程度でドープしても良く、障壁層３１は、アンドープでも良い。

発光部３０の上に、第１ｐ型ガイド層２１ａを成長させる。第１ｐ型ガイド層２１ａにはＧａＮが用いられる。第１ｐ型ガイド層２１ａの厚さは、３０ｎｍ程度以下とされる。第１ｐ型ガイド層２１ａとなるＧａＮの成長温度は、例えば１０００℃〜１１００℃である。ｐ型不純物としては、例えば、ＭｇやＺｎなど種々の元素を用いることが可能である。ここではＭｇを用いるものとする。Ｍｇのドーピング量は、４×１０^１８ｃｍ^−３程度とされる。また、第１ｐ型ガイド層２１ａとして、例えば、Ｉｎ_０．０１Ｇａ_０．９９Ｎを用いることができる。このときの第１ｐ型ガイド層２１ａの厚さは、３０ｎｍ程度とされる。Ｉｎ_０．０１Ｇａ_０．９９Ｎを用いても良い。第１ｐ型ガイド層２１ａとして、Ｉｎ_０．０１Ｇａ_０．９９Ｎを用いる場合の成長温度は、例えば７００℃〜８００℃とされる。

次に、第１ｐ型ガイド層２１ａの上に、第３ｐ型ガイド層２１ｃを形成する。第３ｐ型ガイド層２１ｃには、ｐ型不純物がドープされたＡｌ_０．２Ｇａ_０．８Ｎを用いることができる。このときもｐ型不純物として、Ｍｇを用いることができる。Ｍｇのドーピング量は、例えば、４×１０^１８ｃｍ^−３程度とされる。第３ｐ型ガイド層２１ｃの厚さは、例えば、１０ｎｍ程度とされる。第３ｐ型ガイド層２１ｃは、電子オーバーフロー防止層として機能することができる。なお、第３ｐ型ガイド層２１ｃに用いられるＡｌ_０．２Ｇａ_０．８Ｎの成長温度は１０００〜１１００℃である。

次に、第３ｐ型ガイド層２１ｃの上に、第２ｐ型ガイド層２１ｂを成長させる。第２ｐ型ガイド層２１ｂには、例えば、ｐ型ＧａＮ層が用いられる。この場合もｐ型不純物としてＭｇを用いることができる。Ｍｇは、例えば１×１０^１９ｃｍ^−３程度でドープされる。第２ｐ型ガイド層２１ｂの厚さは、例えば、５０ｎｍ程度とされる。第２ｐ型ガイド層２１ｂに用いられるＧａＮ層の成長温度は、例えば１０００℃〜１１００℃である。

次に、第２ｐ型ガイド層２１ｂの上に、ｐ型ＧａＮコンタクト層２２を形成する。ｐ型ＧａＮコンタクト層２２には、例えば、Ｍｇが１×１０^２０ｃｍ^−３程度でドープされたＧａＮ層が用いられる。ｐ型ＧａＮコンタクト層２２の厚さは、例えば６０ｎｍ程度とされる。

このような順次結晶成長を行ったウェーハに対して、以下のデバイスプロセスが実施される。
ｐ型ＧａＮコンタクト層２２の上に、例えば酸化インジウム錫（ＩＴＯ）からなるｐ側電極８１が形成される。ＩＴＯの厚さは、例えば０．２μｍである。ＩＴＯの一部の上にはｐ側パッド電極８２として、厚さが例えば１．０μｍのＡｕ膜が形成される。

ｐ側電極８１（及びｐ側パッド電極８２）の形成の後、上記の積層構造体の一部にドライエッチングを施し、ｎ型ＧａＮ層１１の一部を露出させ、ｎ型ＧａＮ層１１の露出した部分にｎ側電極７１を形成する。ｎ側電極７１としては、例えば、チタン−白金−金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜が用いられる。このＴｉ膜の厚さは例えば０．０５μｍ程度であり、Ｐｔ膜の厚さは例えば０．０５μｍ程度であり、Ａｕ膜の厚さは例えば１．０μｍ程度である。

このようにして、半導体発光素子１１０が作製される。
そして、発光部３０において、ｐ側端平均Ｉｎ組成比Ａｐをｎ側端平均Ｉｎ組成比Ａｎよりも大きくし、ｎ側端平均Ｉｎ組成比Ａｎの５倍以下とすることで、内部量子効率が高く、光取り出し効率が高い半導体発光素子が提供できる。

以下、上記のような実施形態の構成を創出する基となった実験結果について説明する。 発明者は、以下のように、発光部３０の構成が異なる２種の半導体発光素子１１１及び半導体発光素子１１９を作製し、それらの特性を評価した。

半導体発光素子１１１は、本実施形態の構成を有するので、実施例の１つに対応する。一方、半導体発光素子１１９は、本実施形態の構成を有していないので比較例（第１比較例）に対応する。

半導体発光素子１１１は、上記の製造方法を適用して作製された。半導体発光素子１１１の発光部３０の構成及びその作製方法は以下である。
発光部３０においては、ｎ型ガイド層１２の上に、まず、Ｉｎ_０．０１Ｇａ_０．９９Ｎを含むｎ側端障壁層３１ｎ１を形成し、その上に、アンドープのＩｎ_０．07Ｇａ_０．９３Ｎを含むｎ側端井戸層３２ｎ１を形成した。その上に、さらに、Ｉｎ_０．０１Ｇａ_０．９９Ｎを含む障壁層３１と、アンドープのＩｎ_０．07Ｇａ_０．９３Ｎを含む井戸層３２と、交互に４ペア（計８層）形成した。このように、ｎ型半導体層１０の側にＩｎ_０．07Ｇａ_０．９３Ｎを含む井戸層３２が５層形成された。上記において井戸層３２の厚さは２．５ｎｍであり、障壁層３１の厚さは５．０ｎｍである。

さらに、その上に、Ｉｎ_０．０１Ｇａ_０．９９Ｎを含む障壁層３１と、アンドープのＩｎ_０．１５Ｇａ_０．８５Ｎを含む井戸層３２と、を交互に３ペア（計６層）形成した。このように、ｐ型半導体層２０の側にＩｎ_０．１５Ｇａ_０．８５Ｎを含む井戸層３２が３層形成された。そして、最もｐ型半導体層２０に近い井戸層３２の上に、さらに、ｐ側端対向障壁層３１ｐ０として、Ｉｎ_０．０１Ｇａ_０．９９Ｎ層を形成した。
この後、その上に、第１ｐ型ガイド層２１ａが上記の条件によって形成された。

このような半導体発光素子１１１においては、ｎ側端井戸層３２ｎ１のＩｎ組成比ｗｎは０．０７であり、ｎ側端井戸層厚ｔ_ｗｎは２．５ｎｍである。また、ｎ側端障壁層３１ｎ１のＩｎ組成比ｂｎは０．０１であり、ｎ側端障壁層厚ｔ_ｂｎは５．０ｎｍである。そして、ｐ側端井戸層３２ｐ１のＩｎ組成比ｗｐは０．１５であり、ｐ側端井戸層厚ｔ_ｗｐは２．５ｎｍである。また、また、ｐ側端障壁層３１ｐ１のＩｎ組成比ｗｐは、０．０１であり、ｐ側端障壁層厚ｔ_ｂｐは５．０ｎｍである。

従って、半導体発光素子１１１における、ｎ側端平均Ｉｎ組成比Ａｎ＝（ｗｎ×ｔ_ｗｎ＋ｂｎ×ｔ_ｂｎ）／（ｔ_ｗｎ＋ｔ_ｂｎ）は０．０３０であり、ｐ側端平均Ｉｎ組成比Ａｐ＝（ｗｐ×ｔ_ｗｐ＋ｂｐ×ｔ_ｂｐ）／（ｔ_ｗｐ＋ｔ_ｂｐ）は０．０５７となる。従って、半導体発光素子１１１におけるＩｎ平均組成比ｐｎ比Ａｐ／Ａｎは、１．９となる。

なお、上記の半導体発光素子１１１において、ｎ型半導体層１０の側に配置された井戸層３２（ｎ側端井戸層３２ｎ１などが含まれる）に用いられている厚さが２．５ｎｍのＩｎ_０．０７Ｇａ_０．９３Ｎ層から放出される光のピーク波長は、フォトルミネッセンスの評価結果から、４００ｎｍである。一方、ｐ型半導体層２０の側に配置された井戸層３２（ｐ側端井戸層３２ｐ１などが含まれる）に用いられている厚さが２．５ｎｍのＩｎ_０．１５Ｇａ_０．８Ｎ層から放出される光のピーク波長は、フォトルミネッセンスの評価結果から、４５０ｎｍである。

一方、半導体発光素子１１９においては、発光部３０の全ての障壁層３１が互いに同じ構成を有し、全ての井戸層３２が互いに同じ構成を有している。
すなわち、井戸層３２のＩｎ組成比は０．１５であり、井戸層３２はＩｎ_０．１５Ｇａ_０．８５Ｎである。そして、井戸層３２の厚さは２．５ｎｍである。そして、障壁層３１のＩｎ組成比は０．０１であり、障壁層３１はＩｎ_０．０１Ｇａ_０．０９Ｎである。そして、障壁層３１の厚さは５．０ｎｍである。これ以外は、半導体発光素子１１１と同様である。

半導体発光素子１１９においては、井戸層３２のＩｎ組成比ｗｎ及びＩｎ組成比ｗｐは、０．１５であり、ｎ側端井戸層厚ｔ_ｗｎは及びｐ側端井戸層厚ｔ_ｗｐは、２．５ｎｍである。障壁層３１のＩｎ組成比ｂｎ及びＩｎ組成比ｂｐは、０．０１であり、ｎ側端障壁層厚ｔ_ｂｎ及びｐ側端障壁層厚ｔ_ｂｐは、５．０ｎｍである。そして、Ｉｎ平均組成比ｐｎ比Ａｐ／Ａｎは、１である。
このような構成を有する半導体発光素子１１１及び１１９の特性を評価した。

図３は、半導体発光素子に関する実験結果を例示するグラフ図である。
すなわち、図３（ａ）及び図３（ｂ）は、半導体発光素子１１１及び１１９の特性の測定結果を例示している。これらの図において、横軸は波長λ（ｎｍ）であり、縦軸は、発光強度ＥＬＩ（ｍＷ／ｎｍ）である。

図３（ａ）に示したように、半導体発光素子１１１の発光強度ＥＬＩの最大値は、約０．７４ｍＷ／ｎｍである。一方、半導体発光素子１１９の発光強度ＥＬＩの最大値は、約０．６２ｍＷ／ｎｍである。このように、半導体発光素子１１１は、半導体発光素子１１９に比べて、発光強度ＥＬＩが高い。

さらに、図３（ａ）及び図３（ｂ）を比較すると、半導体発光素子１１１の発光強度ＥＬＩの半値全幅ＦＷＨＭは、半導体発光素子１１９よりも小さい。

このように、半導体発光素子１１１は半導体発光素子１１９に比べて良好な特性を示す。これは、半導体発光素子１１１において、内部量子効率が高く、光取り出し効率が高いことが原因であると考えられる。

一方、半導体発光素子１１１と半導体発光素子１１９の特性をさらに比較すると、図３（ａ）に例示した半導体発光素子１１１においては、波長λが４００ｎｍ程度に発光強度ＥＬＩの小さいピークが存在しているのみである。

既に説明したように、Ｉｎ_０．１５Ｇａ_０．８５Ｎ層のピーク波長は４５０ｎｍであるので、半導体発光素子１１９のピーク波長が４５０ｎｍであることは自然である。一方、ピーク波長が４５０ｎｍであるＩｎ_０．１５Ｇａ_０．８５Ｎ層を３層と、ピーク波長が４００ｎｍであるＩｎ_０．０７Ｇａ_０．９３Ｎ層を５層、積層した構成を有する半導体発光素子１１１において、４５０ｎｍの発光ピークの高さに比べて、４００ｎｍの発光ピークの高さは著しく小さい。

半導体発光素子１１１において、ピーク波長が４５０ｎｍであるＩｎ_０．１５Ｇａ_０．８５Ｎ層の数よりも、ピーク波長が４００ｎｍであるＩｎ_０．０７Ｇａ_０．９３Ｎ層の数が多いにもかかわらず、ｐ型半導体層２０の側に配置されているＩｎ_０．１５Ｇａ_０．８５Ｎ層のピーク波長である４５０ｎｍの発光強度ＥＬＩが著しく高い。このように、ｐ型半導体層２０に近接する井戸層３２の特性が、半導体発光素子の発光特性において支配的である。

このことから、ｐ型半導体層２０に近接する井戸層３２において、電子及び正孔の再結合が支配的に行われているものと推定できる。

この現象は、発明者により行われた、上記の半導体発光素子１１１及び１１９の特性の実測の結果から初めて見出された現象である。

本実施形態に係る半導体発光素子の構成は、この新たに見出された現象に基づいて構築されている。すなわち、ｐ型半導体層２０に近接する井戸層３２の特性（例えばピーク波長）を、半導体発光素子として要求される特性（例えばピーク波長）に合わせ、ｐ型半導体層２０から離れた井戸層３２の構成は、発光効率が向上し、また、光の吸収が小さくなるように制御する。これにより、半導体発光素子のピーク波長などの発光特性に悪影響を与えないで、内部量子効率を向上し、光取り出し効率を向上することができる。

すなわち、本実施形態に係る半導体発光素子１１０（半導体発光素子１１１）においては、ｐ側端平均Ｉｎ組成比Ａｐを、ｎ側端平均Ｉｎ組成比Ａｎよりも大きくし、ｎ側端平均Ｉｎ組成比Ａｎの５倍以下にする。これにより、ｐ側端井戸層３２ｐ１に適切な歪みを発生させ電子及び正孔の再結合をより促進させる。そして、ｎ側端平均Ｉｎ組成比Ａｎを低くすることで、ｎ側端井戸層３２ｎ１における光吸収を抑制する。また、ｐ側端井戸層３２ｐ１から、２番目にｐ型半導体層２０に近い井戸層３２ｐ２への正孔の注入効率を向上させる。これにより、内部量子効率を向上し、光取り出し効率を向上できる。

例えば、上記の第１比較例の半導体発光素子１１９においては、井戸層３２に用いられたＩｎ_０．１５Ｇａ_０．８５Ｎ層においては、４５０ｎｍの波長における吸収係数が５×１０^４ｃｍ^−１程度であるため、１つの井戸層３２当たりに１．２％程度の吸収がおき、光吸収が大きい。これに対し、半導体発光素子１１１においては、ｎ型半導体層１０の側の井戸層３２（例えばｎ側端井戸層３２ｎ１など）として、Ｉｎ組成比が小さいＩｎ_０．０７Ｇａ_０．９３Ｎ層を用いることで、これらの井戸層３２におけるエネルギー準位を短波長側へ（高エネルギー側へ）シフトさせている。これにより、４５０ｎｍの波長における吸収係数が５×１０^３ｃｍ^−１程度になり、１つの井戸層３２当たりに０．１２％程度の吸収しか起こらない。これにより、半導体発光素子１１１においては、光取り出し効率が上昇する。

ｐ側端平均Ｉｎ組成比Ａｐがｎ側端平均Ｉｎ組成比Ａｎ以下の場合には、ｐ型半導体層２０に最も近接するｐ側端井戸層３２ｐ１に大きな歪みが印加され、発光効率が低下し、また、光吸収が大きくなり、光取り出し効率が低下する。また、ｐ側端平均Ｉｎ組成比Ａｐがｎ側端平均Ｉｎ組成比Ａｎの５倍よりも大きいと、例えば結晶性が悪くなり易く、発光効率が低下する。

なお、特許文献１において、ｎ型窒化物半導体層に隣接した量子井戸層のエネルギーバンドギャップをｐ型窒化物半導体層に隣接した量子井戸層よりも大きくする構成が提案されているが、上記のようなｐ側端平均Ｉｎ組成比Ａｐと、ｎ側端平均Ｉｎ組成比Ａｎと、の関係については着目していない。このため、特許文献１に記載の技術では、本実施形態に係る半導体発光素子で実現できる高い内部量子効率と高い光取り出し効率を得ることは困難であると考えられる。

図４は、本発明の実施形態及び比較例の半導体発光素子の特性を例示するグラフ図である。
すなわち、同図は、以下に説明する実施形態に係る半導体発光素子１１０ａ〜１１０ｄ、及び、第２比較例の半導体発光素子１１９ａの特性のシミュレーション結果を例示している。

半導体発光素子１１０ａにおいては、ｎ側端井戸層３２ｎ１のＩｎ組成比ｗｎは０．０７であり、ｎ側端井戸層厚ｔ_ｗｎは２．５ｎｍである。ｎ側端障壁層３１ｎ１のＩｎ組成比ｂｎは０．０１であり、ｎ側端障壁層厚ｔ_ｂｎは５．０ｎｍである。また、ｐ側端井戸層３２ｐ１のＩｎ組成比ｗｐは０．１５であり、ｐ側端井戸層厚ｔ_ｗｐは、２．５ｎｍである。また、ｐ側端障壁層３１ｐ１のＩｎ組成比ｗｐは、０．０１であり、ｐ側端障壁層厚ｔ_ｂｐは、５．０ｎｍである。

そして、全部の井戸層３２の数（ｎ側端井戸層３２ｎ１及びｐ側端井戸層３２ｐ１を含む数）は、８である。そして、全部の障壁層３１の数（ｎ側端障壁層３１ｎ１、ｐ側端障壁層３１ｐ１及びｐ側端対向障壁層３１ｐ０を含む数）は、９である。そして、ｎ側端井戸層３２ｎ１及びｐ側端井戸層３２ｐ１を除く他の井戸層３２の構成は、ｎ側端井戸層３２ｎ１と同じとした。そして、ｐ側端対向障壁層３１ｐ０の構成は、ｐ側端障壁層３１ｐ１と同じとした。そして、ｎ側端障壁層３１ｎ１、ｐ側端障壁層３１ｐ１及びｐ側端対向障壁層３１ｐ０を除く障壁層３１の構成は、ｎ側端障壁層３１ｎ１と同じとした。

このように、半導体発光素子１１０ａにおいては、ｐ側端井戸層３２ｐ１におけるＩｎ組成比ｗｐは、ｎ側端井戸層３２ｎ１におけるＩｎ組成比ｗｎよりも高い。
半導体発光素子１１０ａにおける、ｎ側端平均Ｉｎ組成比Ａｎは０．０３０であり、ｐ側端平均Ｉｎ組成比Ａｐは０．０５７となる。従って、半導体発光素子１１０ａにおけるＩｎ平均組成比ｐｎ比Ａｐ／Ａｎは、１．９となる。

半導体発光素子１１０ｂにおいては、半導体発光素子１１０ａにおいて、ｐ側端井戸層３２ｐ１を、厚さが３．５ｎｍのＩｎ_０．１３Ｇａ_０．８７Ｎとしたものである。
このように、半導体発光素子１１０ｂにおいては、ｐ側端井戸層厚ｔ_ｗｐは、ｎ側端井戸層厚ｔ_ｗｎをよりも厚い。
半導体発光素子１１０ｂにおけるｎ側端平均Ｉｎ組成比Ａｎは、０．０３０であり、ｐ側端平均Ｉｎ組成比Ａｐは、０．０５９となる。従って、半導体発光素子１１０ｂにおけるＩｎ平均組成比ｐｎ比Ａｐ／Ａｎは、２．０となる。

半導体発光素子１１０ｃにおいては、半導体発光素子１１０ａにおいて、ｐ側端障壁層３１ｐ１のＩｎ組成比ｂｐを０．０３としたものである。
このように、半導体発光素子１１０ｃにおいては、ｐ側端障壁層３１ｐ１おけるＩｎ組成比ｂｐは、ｎ側端障壁層３１ｎ１におけるＩｎ組成比ｂｎよりも高い。
半導体発光素子１１０ｃにおけるｎ側端平均Ｉｎ組成比Ａｎは、０．０３０であり、ｐ側端平均Ｉｎ組成比Ａｐは、０．０７０となる。従って、半導体発光素子１１０ｄにおけるＩｎ平均組成比ｐｎ比Ａｐ／Ａｎは、２．３となる。

半導体発光素子１１０ｄにおいては、半導体発光素子１１０ａにおいて、ｐ側端障壁層３１ｐ１の厚さを４．０ｎｍとしたものである。
このように、半導体発光素子１１０ｄにおいては、ｐ側端障壁層厚ｔ_ｂｐは、ｎ側端障壁層厚ｔ_ｂｎよりも薄い。
半導体発光素子１１０ｄにおけるｎ側端平均Ｉｎ組成比Ａｎは、０．０３０であり、ｐ側端平均Ｉｎ組成比Ａｐは、０．０６４となる。従って、半導体発光素子１１０ｄにおけるＩｎ平均組成比ｐｎ比Ａｐ／Ａｎは、２．１となる。

一方、第２比較例の半導体発光素子１１９ａにおいては、発光部３０の全ての障壁層３１が同じ構成を有し、全ての井戸層３２が同じ構成を有している。すなわち、井戸層３２のＩｎ組成比は０．１５であり、井戸層３２の厚さは２．５ｎｍである。そして、障壁層３１のＩｎ組成比は０．０１であり、障壁層３１の厚さは５．０ｎｍである。このように、第２比較例の半導体発光素子１１９ａにおいては、Ｉｎ平均組成比ｐｎ比Ａｐ／Ａｎは、１である。

図４は、このような半導体発光素子１１０ａ〜１１０ｄ及び第２比較例の半導体発光素子１１９ａの特性を例示している。同図において、横軸は、各半導体発光素子に通電される電流Ｉｆであり、縦軸は、発光効率Ｅｆｆである。

図３に表したように、本実施形態に係る半導体発光素子１１０ａ〜１１０ｄのいずれも、第２比較例の半導体発光素子１１９ａに比べて、発光効率Ｅｆｆが高い。

第２比較例の半導体発光素子１１９ａにおいては、最も発光に寄与する、ｐ型半導体層２０に最も近接するｐ側端井戸層３２ｐ１に大きな歪みが印加され、このために、量子効率が低下すると考えられる。

これに対し、ｐ側端井戸層３２ｐ１におけるＩｎ組成比ｗｐがｎ側端井戸層３２ｎ１におけるＩｎ組成比ｗｎよりも高い半導体発光素子１１０ａ、及び、ｐ側端井戸層厚ｔ_ｗｐがｎ側端井戸層厚ｔ_ｗｎよりも厚い半導体発光素子１１０ｂにおいては、ｐ型半導体層２０に最も近接するｐ側端井戸層３２ｐ１に印加される歪みが適正化され、また、ｎ型半導体層１０の側の井戸層３２（例えばｎ側端井戸層３２ｎ１などを含む）における光吸収が抑制される。

また、ｐ側端障壁層３１ｐ１おけるＩｎ組成比ｂｐがｎ側端障壁層３１ｎ１におけるＩｎ組成比ｂｎよりも高い半導体発光素子１１０ｃ、及び、ｐ側端障壁層厚ｔ_ｂｐがｎ側端障壁層厚ｔ_ｂｎよりも薄い半導体発光素子１１０ｄにおいては、ｐ型半導体層２０に最も近接するｐ側端井戸層３２ｐ１に印加される歪みが適正化され、また、ｐ側端井戸層３２ｐ１から、２番目にｐ型半導体層２０に近い井戸層３２ｐ２（ｐ側端井戸層３２ｐ１に対してｎ型半導体層１０の側において隣接する井戸層３２）への正孔の注入効率が向上する。

なお、ｐ側端井戸層３２ｐ１におけるＩｎ組成比ｗｐをｎ側端井戸層３２ｎ１におけるＩｎ組成比ｗｎよりも高く設定し、かつ、ｐ側端井戸層厚ｔ_ｗｐをｎ側端井戸層厚ｔ_ｗｎよりも厚く設定した場合には、ｐ型半導体層２０に最も近接するｐ側端井戸層３２ｐ１に印加される歪みが適正化される。

このとき、目的とする発光波長との兼ね合いで、例えば青色ＬＥＤ（発光ピーク波長が例えば４４５ｎｍ〜４５５ｎｍ）の場合には、ｐ側端井戸層３２ｐ１のＩｎ組成比ｗｐは、０．１０以上０．２０以下で、ｐ側端井戸層厚ｔ_ｗｐは、１．０ｎｍ以上５．０ｎｍ以下とされることが望ましい。このとき、Ｉｎ組成比ｗｐが相対的に高い場合は、ｐ側端井戸層厚ｔ_ｗｐは相対的に薄く設定される。例えば、ｐ側端井戸層３２ｐ１のＩｎ組成比ｗｐは０．１５で、ｐ側端井戸層厚ｔ_ｗｐは２．５ｎｍ程度に設定される。

また、ｐ側端井戸層３２ｐ１におけるＩｎ組成比ｗｐをｎ側端井戸層３２ｎ１におけるＩｎ組成比ｗｎよりも高く設定し、かつ、ｐ側端障壁層３１ｐ１おけるＩｎ組成比ｂｐをｎ側端障壁層３１ｎ１におけるＩｎ組成比ｂｎよりも高く設定した場合には、ｐ型半導体層２０に最も近接するｐ側端井戸層３２ｐ１に印加される歪みが適正化され、また、ｐ側端井戸層３２ｐ１から、２番目にｐ型半導体層２０に近い井戸層３２ｐ２への正孔の注入効率が向上する。さらに、ｎ型半導体層１０の側の井戸層３２における光吸収を抑制することができる。

また、ｐ側端井戸層３２ｐ１におけるＩｎ組成比ｗｐをｎ側端井戸層３２ｎ１におけるＩｎ組成比ｗｎよりも高く設定し、かつ、ｐ側端障壁層厚ｔ_ｂｐをｎ側端障壁層厚ｔ_ｂｎよりも薄く設定した場合にも、ｐ型半導体層２０に最も近接するｐ側端井戸層３２ｐ１に印加される歪みが適正化され、また、ｐ側端井戸層３２ｐ１から、２番目にｐ型半導体層２０に近い井戸層３２ｐ２への正孔の注入効率が向上する。さらに、ｎ型半導体層１０の側の井戸層３２における光吸収を抑制することができる。

発光部３０が、Ｎ個（Ｎは２以上の整数）の井戸層３２を有し、Ｎ個の障壁層３１を有するとする。ここで、ｎ型半導体層１０からみて、ｉ番目（ｉは２以上、Ｎ以下の整数）の井戸層３２を、「井戸層３２_ｉ」と表記することにする。そして、ｎ型半導体層１０からみて、ｉ番目の障壁層３１を、「障壁層３１_ｉ」と表記することにする。そして、障壁層３１_ｉは、井戸層３２_ｉに対してｎ型半導体層の側において、井戸層３２_ｉに隣接するものとする。なお、最もｐ型半導体層２０に近い井戸層３２_Ｎ（すなわちｐ側端井戸層３２ｐ１）と、ｐ型半導体層２０と、の間に、ｐ側端対向障壁層３１ｐ０を設けることができ、ｐ側端対向障壁層３１ｐは、障壁層３１_Ｎ＋１に相当する。

この表記を用いると、井戸層３２_１は、Ｉｎ_ｗｎＧａ_１−ｗｎＮを含み、ｎ側端井戸層厚ｔ_ｗｎを有し、障壁層３１_１は、Ｉｎ_ｂｎＧａ_１−ｂｎＮを含み、ｎ側端障壁層厚ｔ_ｂｎを有し、井戸層３２_Ｎは、Ｉｎ_ｗｐＧａ_１−ｗｐＮを含み、ｐ側端井戸層厚ｔ_ｗｐを有し、障壁層３２_Ｎは、Ｉｎ_ｂｐＧａ_１−ｂｐＮを含み、ｐ側端障壁層厚ｔ_ｂｐを有する。そして、既に説明したように、これらの値を用いて、Ａｐ／Ａｎは、１よりも大きく、５以下とされる。

本実施形態において、ｉが２以上、（Ｎ−１）以下に対応する井戸層３２及び障壁層３１の構成は任意である。例えば、ｎ型半導体層１０からみて、ｊ番目（ｊは２以上、（Ｎ−１）以下の整数）の井戸層３２_ｊは、Ｉｎ_ｗｊＧａ_１−ｗｊＮを含み、井戸層厚ｔ_ｗｊを有し、ｊ番目の障壁層３１_ｊは、Ｉｎ_ｂｊＧａ_１−ｂｊＮを含み、障壁層厚ｔ_ｗｂｊを有するとする。このとき、平均Ｉｎ組成比Ａ_ｊを（ｗｊ×ｔ_ｗｊ＋ｂｊ×ｔ_ｂｊ）／（ｔ_ｗｊ＋ｔ_ｂｊ）とすると、平均Ｉｎ組成比Ａ_ｊは、任意である。平均Ｉｎ組成比Ａ_ｊは、例えば、ｎ側端平均Ｉｎ組成比Ａｎ以上で、ｐ側端平均Ｉｎ組成比Ａｐ以下の値に設定することが望ましい。

特に、上記のｊが（Ｎ−３）以下の場合においては、平均Ｉｎ組成比Ａ_ｊをｎ側端平均Ｉｎ組成比Ａｎ（低いＩｎ組成比）と実質的に同じにすることで、ｎ型半導体層１０の側における平均Ｉｎ組成比を低くし、光の吸収を抑制でき、望ましい。

なお、本明細書において「窒化物半導体」とは、Ｂ_ｘＩｎ_ｙＡｌ_ｚＧａ_{１−ｘ−ｙ−ｚ}Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれるｎ型半導体層、ｐ型半導体層、発光部、井戸層、障壁層、電極、基板、バッファ層各要素の具体的な構成の、形状、サイズ、材質、配置関係などに関して当業者が各種の変更を加えたものであっても、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

５…基板、 ６…バッファ層、 １０…ｎ型半導体層、 １１…ｎ型ＧａＮ層、 １２…ｎ型ガイド層、 ２０…ｐ型半導体層、 ２１ａ…第１ｐ型ガイド層、 ２１ｂ…第２ｐ型ガイド層、 ２１ｃ…第３ｐ型ガイド層、 ２２…ｐ型ＧａＮコンタクト層、 ３０…発光部、 ３１…障壁層、 ３１ｎ１…ｎ側端障壁層、 ３１ｐ０…ｐ側端対向障壁層、 ３１ｐ１…ｐ側端障壁層、 ３２、３２ｐ２…井戸層、 ３２ｎ１…ｎ側端井戸層、 ３２ｐ１…ｐ側端井戸層、 ７１…ｎ側電極、 ８１…ｐ側電極、 ８２…ｐ側パッド電極、 １１０、１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１１１、１１９、１１９ａ…半導体発光素子、 Ｉｆ…電流、 ＥＬＩ…発光強度、 Ｅｆｆ…発光効率、 ｔ_ｂｎ…層厚（ｎ側端障壁層厚）、 ｔ_ｂｐ…層厚（ｐ側端障壁層厚）、 ｔ_ｗｎ…層厚（ｎ側端井戸層厚）、 ｔ_ｗｐ…層厚（ｐ側端井戸層厚）

Claims (5)

1. 窒化物半導体を含むｎ型半導体層と、
   窒化物半導体を含むｐ型半導体層と、
   前記ｎ型半導体層と前記ｐ型半導体層との間に設けられ、
   交互に積層された、複数の障壁層と、複数の井戸層と、
   を有する発光部と、
   を備え、
   前記複数の井戸層のうちで前記ｎ型半導体層に最も近いｎ側端井戸層は、Ｉｎ_ｗｎＧａ_１−ｗｎＮを含み、層厚ｔ_ｗｎ（ナノメートル）を有し、
   前記複数の障壁層のうちで前記ｎ型半導体層に最も近いｎ側端障壁層は、Ｉｎ_ｂｎＧａ_１−ｂｎＮを含み、層厚ｔ_ｂｎ（ナノメートル）を有し、
   前記複数の井戸層のうちで前記ｐ型半導体層に最も近いｐ側端井戸層は、Ｉｎ_ｗｐＧａ_１−ｗｐＮを含み、層厚ｔ_ｗｐ（ナノメートル）を有し、
   前記ｐ側端井戸層よりも前記ｎ型半導体層の側において、前記複数の障壁層のうちで前記ｐ型半導体層に最も近いｐ側端障壁層は、Ｉｎ_ｂｐＧａ_１−ｂｐＮを含み、層厚ｔ_ｂｐ（ナノメートル）を有し、
   ｎ側端平均Ｉｎ組成比を（ｗｎ×ｔ_ｗｎ＋ｂｎ×ｔ_ｂｎ）／（ｔ_ｗｎ＋ｔ_ｂｎ）とし、
   ｐ側端平均Ｉｎ組成比を（ｗｐ×ｔ_ｗｐ＋ｂｐ×ｔ_ｂｐ）／（ｔ_ｗｐ＋ｔ_ｂｐ）としたとき、
   前記ｐ側端平均Ｉｎ組成比は、前記ｎ側端平均Ｉｎ組成比よりも大きく、前記ｎ側端平均Ｉｎ組成比の５倍以下であること特徴とする半導体発光素子。
2. 前記ｐ側端井戸層におけるＩｎ組成比ｗｐは、前記ｎ側端井戸層におけるＩｎ組成比ｗｎよりも高いことを特徴とする請求項１記載の半導体発光素子。
3. 前記層厚ｔ_ｗｐは、前記層厚ｔ_ｗｎをよりも厚いこと特徴とする請求項１または２に記載の半導体発光素子。
4. 前記ｐ側端障壁におけるＩｎ組成比ｂｐは、前記ｎ側端障壁層におけるＩｎ組成比ｂｎよりも高いこと特徴とする請求項１〜３のいずれか１つに記載の半導体発光素子。
5. 前記層厚ｔ_ｂｐは、前記層厚ｔ_ｂｎよりも薄いことを特徴とする請求項１〜４のいずれか１つに記載の半導体発光素子。

Images